TW201622010A - 半導體裝置的製造方法以及玻璃膜形成裝置 - Google Patents

半導體裝置的製造方法以及玻璃膜形成裝置 Download PDF

Info

Publication number
TW201622010A
TW201622010A TW104133355A TW104133355A TW201622010A TW 201622010 A TW201622010 A TW 201622010A TW 104133355 A TW104133355 A TW 104133355A TW 104133355 A TW104133355 A TW 104133355A TW 201622010 A TW201622010 A TW 201622010A
Authority
TW
Taiwan
Prior art keywords
electrode plate
semiconductor wafer
glass film
potential
semiconductor device
Prior art date
Application number
TW104133355A
Other languages
English (en)
Other versions
TWI584381B (zh
Inventor
Shinichi Nagase
Atsushi Ogasawara
Koji Ito
Original Assignee
Shindengen Electric Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Mfg filed Critical Shindengen Electric Mfg
Publication of TW201622010A publication Critical patent/TW201622010A/zh
Application granted granted Critical
Publication of TWI584381B publication Critical patent/TWI584381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的半導體裝置的製造方法包括： 玻璃膜形成工序，在第1電極板14和第2電極板16之間，安裝環狀電極板18，該環狀電極板18具有比半導體晶片W直徑小的直徑開口，同時，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加低於第2電極板16的電位的狀態下，在玻璃膜形成預定面形成玻璃膜。 按照本發明的半導體裝置的製造方法，作為半導體晶片，即使使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，進入玻璃膜形成工序後，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造可靠性高的半導體裝置。

Description

半導體裝置的製造方法以及玻璃膜形成裝置
本發明涉及一種半導體裝置的製造方法以及玻璃膜形成裝置。
已知一種包括採用電泳法在半導體晶片的表面形成玻璃膜的玻璃膜形成工序的半導體裝置的製造方法（例如，參考專利文獻一）。以往的半導體裝置的製造方法如圖15以及圖16所示，依次包括“半導體晶片準備工序”，“玻璃膜形成工序”，“氧化膜去除工序”，“粗面化區域形成工序”，“電極形成工序”及“半導體晶片切斷工序”。下面，按照工序順序，對以往的半導體裝置的製造方法進行說明。 (a)半導體晶片準備工序 　　首先，從n－型半導體晶片（n－型矽晶片）910一側的表面的p型雜質擴散形成p＋型擴散層912，同時，從另一側的表面的n型雜質擴散形成n＋型擴散層914，從而形成具有與主面平行的pn接面的半導體晶片。隨後，通過熱氧化在p＋型擴散層912及n＋型擴散層914的表面形成氧化膜916、918（參照圖15（a））。 　　隨後，通過光刻（photo etching）法在氧化膜916的預定部位形成規定的開口部。在氧化膜的蝕刻（etching）後，繼續進行半導體晶片的蝕刻，在半導體晶片一側的表面形成深度超過pn接面的溝道920（參照圖15（b））。 (b)玻璃膜形成工序 　　隨後，在溝道920的表面，通過電泳法在溝道920的內面及其旁邊的半導體晶片表面上形成玻璃膜924，同時，通過燒成該玻璃膜924，使玻璃膜924緻密化（參照圖15（c））。 　　另外，在以往的半導體裝置的製造方法中，通過電泳法形成玻璃膜924時，如圖17所示，在儲存有使玻璃微粒懸浮在溶媒裡的懸浮液的槽10的內部，連接負端子的第1電極板14和連接正端子的第2電極板16對向安裝，處於浸漬在懸浮液12中的狀態，同時，在第1電極板14和第2電極板16之間，安裝半導體晶片W，在該半導體晶片W的玻璃膜形成預定面（圖17是溝道的內面）朝向第1電極板14方向的狀態下，採用電泳法，在玻璃膜形成預定面形成玻璃膜924。作為玻璃微粒，採用例如氧化鉛PbO，三氧化二硼B2 O3 以及二氧化矽SiO2 為主要成分的硼矽鉛玻璃。 (c)氧化膜去除工序 　　在玻璃膜924的表面覆蓋形成光刻膠926後，把該光刻膠926作為掩膜進行氧化膜916的蝕刻，把形成鍍鎳電極膜的部位930的氧化膜916去除（參照圖15（d）及圖16（a））。 (d)粗面化區域形成工序 　　接著，在形成鍍鎳電極膜的部位930進行半導體晶片表面的粗面化處理，從而形成為了提高鍍鎳電極與半導體晶片的密合性的粗面化區域932（參照圖16（b））。 (e) 電極形成工序 　　接著，對半導體晶片進行鍍鎳，在粗面化區域932上形成陽極電極934，同時，在半導體晶片的另一側的表面上形成陰極電極936（參照圖16（c））。 (f) 半導體晶片切斷工序 　　接著，通過切割（dicing）等，在玻璃膜924的中央部將半導體晶片切斷，使半導體晶片片狀化，從而製成檯面型的半導體裝置（pn二極體）（參照圖16（d））。 　　根據以往的半導體裝置的製造方法，通過切斷在溝道920的內部已形成玻璃膜924的半導體晶片，能夠製造高可靠性的檯面型半導體裝置。   先行技術文獻 　　專利文獻 　　　專利文獻一  特開2004－87955號公報 　　　專利文獻二  國際公開第2013/168314號
可是，本發明的發明者們提出的方案是：在以往的半導體裝置的製造方法中，為了提高BT耐量（反偏壓高溫耐量），玻璃膜形成工序使用的半導體晶片是在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片（例如，參照專利文獻二）。 　　然而，通過本發明的發明者們的研究明白，按照上述工藝，會存在下述的問題：如上所述，在玻璃膜形成工序使用玻璃膜形成預定面已形成底層絕緣膜的半導體晶片時，由於半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，會降低半導體晶片的外周部被切斷分離後的半導體裝置的絕緣性（反向特性），從而使該半導體裝置的可靠性有時會降低，其結果，整塊半導體晶片難以製造高可靠性的半導體裝置，因此，存在著難以以高的生產效率，製造高可靠性的半導體裝置的問題。 　　為了解決上述問題而形成的本發明的目的是，即使在玻璃膜形成工序使用在玻璃膜形成預定面預先已形成底層絕緣膜的半導體晶片時，也能夠提供以高的生產效率，製造高可靠性的半導體裝置的製造方法以及玻璃膜形成裝置。 　　 本發明的半導體裝置的製造方法，包括：半導體晶片準備工序，半導體晶片準備工序是準備在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片；玻璃膜形成工序，在儲存有使玻璃微粒懸浮在溶媒裡的懸浮液的槽的內部，第1電極板和第2電極板對向安裝，處於浸漬在所述懸浮液中的狀態中，同時，在所述第1電極板和所述第2電極板之間，安裝所述半導體晶片，所述半導體晶片的所述玻璃膜形成預定面朝向所述第1電極板方向，採用電泳法，在所述玻璃膜形成預定面形成玻璃膜。其特徵在於：在所述玻璃膜形成工序中，在所述第1電極板和所述第2電極板之間，安裝環狀電極板，所述環狀電極板具有比所述半導體晶片直徑小的直徑開口，同時，在所述環狀電極板和所述第2電極板之間，安裝所述半導體晶片，向所述環狀電極板外加相對於所述第2電極板的電位的偏向所述第1電極板的電位，從而在所述玻璃膜形成預定面形成玻璃膜。 　　 在本發明的半導體裝置的製造方法中，理想的工藝是：在向所述環狀電極板外加與所述第1電極板的電位相同電位的狀態下，在所述玻璃膜形成預定面形成玻璃膜。 　　 在本發明的半導體裝置的製造方法中，理想的工藝是：在向所述環狀電極板外加所述第1電極板電位和第2電極板電位之間的電位的狀態下，在所述玻璃膜形成預定面形成玻璃膜。 　　 在本發明的半導體裝置的製造方法中，理想的工藝是：把所述半導體晶片的直徑作為D1（mm），把所述環狀電極板的開口直徑作為D2（mm）時，D2的設定值要滿足“D1（mm）－50mm ≦ D2（mm）≦ D1（mm）－1mm”的關係。 　　 在本發明的半導體裝置的製造方法中，理想的工藝是：所述環狀電極板具有包含滿足“D1（mm）≦ D3（mm）”關係的直徑D3（mm）的虛擬圓的外形形狀。 　　 在本發明的半導體裝置的製造方法中，理想的所述半導體晶片準備工序包括：準備具有主面平行pn接面的半導體晶片的工序；從所述半導體晶片一側的表面形成深度超過所述pn接面的溝道，從而在所述溝道的內部形成所述pn接面露出部的工序；以及，為了覆蓋所述pn接面露出部，在所述溝道的內部形成所述底層絕緣膜的工序。 　　 在本發明的半導體裝置的製造方法中，理想的所述半導體晶片準備工序包括：在半導體晶片表面形成所述pn接面露出部的工序；為了覆蓋所述pn接面露出部，在所述半導體晶片表面形成所述底層絕緣膜的工序。 　　 在本發明的半導體裝置的製造方法中，理想的所述底層絕緣膜的膜厚在5nm 至 60nm的範圍內。 　　 本發明的玻璃膜形成裝置是一種採用電泳法，為了在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片的表面形成玻璃膜的設備。其特徵在於，包括：槽，為了儲存使玻璃微粒懸浮在溶媒的懸浮液；以相互對向的狀態安裝在所述槽內的第1電極板和第2電極板；在所述第1電極板和所述第2電極板之間安裝環狀電極板，該環狀電極板具有比所述半導體晶片直徑小的直徑開口；半導體晶片安裝夾具，為了把半導體晶片安裝在所述環狀電極板和所述第2電極板之間的預定位置；以及，外加電位的電源裝置，用於向所述第1電極板，所述第2電極板以及所述環狀電極板外加電位，向所述環狀電極板外加的電位是相對於所述第2電極板的電位的偏向於所述第1電極板電位的電位。   發明效果 　　根據本發明的半導體裝置的製造方法，在第1電極板和第2電極板之間，安裝具有比半導體晶片直徑小的直徑開口的環狀電極板，同時，在環狀電極板和第2電極板之間，安裝半導體晶片，在向環狀電極板外加相對於第2電極板的電位的偏向於第1電極板電位的電位的狀態下，能夠在玻璃膜形成預定面形成玻璃膜（參照後述圖3及圖6），因此，在半導體晶片外周部，能夠把朝著半導體晶片的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片的玻璃膜形成預定面方向流動（參照後述圖5及圖9中的符號C表示的部分），其結果，根據本發明的半導體裝置的製造方法，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。 　　另外，根據本發明的玻璃膜形成裝置，在第1電極板和第2電極板之間，安裝具有比半導體晶片直徑小的直徑開口的環狀電極板，同時，在環狀電極板和第2電極板之間，安裝半導體晶片，在向環狀電極板外加相對於第2電極板的電位的偏向於第1電極板電位的電位的狀態下，能夠在玻璃膜形成預定面形成玻璃膜（參照後述圖3及圖6），因此，在半導體晶片外周部，能夠把朝著半導體晶片的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片的玻璃膜形成預定面流動（參照後述圖5及圖9中符號C表示的部分），其結果，根據本發明的玻璃膜形成裝置，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。
下面，就本發明的半導體裝置的製造方法以及玻璃膜形成裝置，按照附圖所示的實施方式進行說明。 實施方式一 　　實施方式一涉及的半導體裝置的製造方法，如圖1及圖2所示，按照“半導體晶片準備工序”，“玻璃膜形成工序”，“氧化膜去除工序”，“粗面化區域形成工序”，“電極形成工序”及“半導體晶片切斷工序”的順序實施。下面，按照工序順序，說明實施方式一涉及的半導體裝置的製造方法。 （a）半導體晶片準備工序 　　首先，從n－型半導體晶片（例如直徑4英寸的n－型矽晶片）110一側的表面的p型雜質擴散形成p＋型擴散層112，同時，從另一側的表面的n型雜質擴散形成n＋型擴散層114，從而準備了已經形成主面平行的pn接面的半導體晶片。隨後，通過熱氧化在p＋型擴散層112及n＋型擴散層114的表面形成氧化膜116，118（參照圖1（a））。 　　隨後，通過光刻法在氧化膜116的預定部位形成規定的開口部。在氧化膜的蝕刻後，繼續進行半導體晶片的蝕刻，在半導體晶片一側的表面形成深度超過pn接面的溝道120（參照圖1（b））。這時，在溝道的內面形成了pn接面露出部A。 　　接著，通過採用乾氧（Dry O2 ）的熱氧化法，在溝道120的內面形成由矽氧化膜構成的底層絕緣膜121（參照圖1（c））。底層絕緣膜121的厚度在5nm 至 60nm的範圍內（例如20nm）。底層絕緣膜121是把半導體晶片投入擴散爐後，在900℃溫度下流動氧氣，處理10分鐘形成的。底層絕緣膜121的厚度未達5nm時，有時不能獲得降低BT耐量的效果；反之，底層絕緣膜121的厚度超過60nm時，在下一道玻璃膜形成工序，採用電泳法，有時不能形成玻璃膜。 （b）玻璃膜形成工序 　　接著，採用電泳法，在溝道120的內面及附近的半導體晶片表面形成玻璃膜124，同時，通過燒成該玻璃膜124，使該玻璃膜124緻密化（參照圖1（d））。 　　在實施方式一涉及的半導體裝置的製造方法中，當採用電泳法形成玻璃膜124時，其工藝與以往的半導體裝置的製造方法基本相同，採用電泳法在玻璃膜形成預定面形成玻璃膜124。即如圖3所示，在儲存有使玻璃微粒懸浮在溶媒裡的懸浮液12的槽10的內部，連接負端子的第1電極板14和連接正端子的第2電極板16對向安裝，處於浸漬在懸浮液12中的狀態中，在第1電極板14和第2電極板16之間，安裝半導體晶片W，在半導體晶片W的玻璃膜形成預定面（在圖3是溝道的內面）朝向第1電極板14方向的狀態下，採用電泳法，在玻璃膜形成預定面形成玻璃膜124。 　　但是，在實施方式一涉及的半導體裝置的製造方法中，與以往的半導體裝置的製造方法不同的是，在第1電極板14和第2電極板16之間，安裝環狀電極板18，該環狀電極板18具有比半導體晶片W直徑小的直徑開口，同時，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向第1電極板14的電位V1的電位（比第2電極板16的電位V2低的電位）電位的狀態下，從而在玻璃膜形成預定面形成玻璃膜。 　　作為玻璃微粒，例如使用以氧化鉛PbO，三氧化二硼B2 O3 以及二氧化矽SiO2 為主要成分的硼矽鉛玻璃。作為溶媒，例如使用丙酮添加硝酸的物質。作為外加在第1電極板14和第2電極板16之間的電壓，為10V至800V（例如400V）。 　　在實施方式一涉及的半導體裝置的製造方法中，如圖3所示，在向環狀電極板18外加與第1電極板14的電位V1相同電位的狀態下，在玻璃膜形成預定面形成玻璃膜。 　　另外，在實施方式一涉及的半導體裝置的製造方法中，作為環狀電極板18的開口，把半導體晶片W的直徑作為D1（mm）（參照圖4（a）），把環狀電極板18的開口直徑作為D2（mm）（參照圖4（b））時，D2的設定值要滿足“D1（mm）－50mm ≦ D2（mm）≦ D1（mm）－1mm”的關係。 　　另外，環狀電極板的徑向寬度（環狀電極板18的外徑D3－環狀電極板18的開口直徑D2）的設定範圍是5mm至15mm。環狀電極板18的外徑D3要比第2電極板16的直徑D4（參照圖4（c））設定得小。 　　在實施玻璃膜形成工序時，使用的玻璃膜形成裝置（實施方式一涉及的玻璃膜形成裝置1）（參照圖3）的構成包括：儲存有使玻璃微粒懸浮在溶媒裡的懸浮液12的槽10；在互相對向的狀態下安裝在槽10中的第1電極板14和第2電極板16；安裝在第1電極板14和第2電極板16之間的，並且具有比半導體晶片W直徑小的直徑開口的環狀電極板18；為了在環狀電極板18和第2電極板16之間的規定位置安裝半導體晶片W的半導體晶片安裝夾具（未作圖示）；以及，外加電位的電源裝置，用於向第1電極板14，第2電極板16以及環狀電極板18外加電位，向環狀電極板18外加的電位是相對於第2電極板的電位的偏向於第1電極板電位的電位。 （c）氧化膜去除工序 　　接著，覆蓋玻璃膜124表面的光刻膠126形成後，把該光刻膠126作為掩膜進行氧化膜116的蝕刻，把形成鍍鎳電極膜的部位130的氧化膜916去除掉（參照圖2（a））。 （d）粗面化區域形成工序 　　接著，在形成鍍鎳電極膜的部位130進行半導體晶片表面的粗面化處理，從而形成為了提高鍍鎳電極與半導體晶片的密合性的粗面化區域132（參照圖2（b））。 （e）電極形成工序 　　接著，對半導體晶片進行鍍鎳，在粗面化區域132上形成陽極電極134，同時，在半導體晶片的另一側的表面上形成陰極電極136（參照圖2（c））。 （f）半導體晶片切斷工序 　　接著，通過切割（dicing）等，在玻璃膜124的中央部將半導體晶片切斷，使半導體晶片片狀化，從而製成檯面型的半導體裝置（pn二極體）100（參照圖2（d））。 　　如上述工藝，就能夠製造半導體裝置（檯面型的pn二極體）100。 　　下面，用圖5來說明實施方式一涉及的半導體裝置的製造方法以及玻璃膜形成裝置的效果。在圖5中，箭頭表示玻璃微粒的流向。 　　在比較例1涉及的半導體裝置的製造方法中，在半導體晶片溝道的內面不是形成底層絕緣膜，而是形成玻璃膜（參照圖5（a））。此外，在比較例2涉及的半導體裝置的製造方法中，在半導體晶片溝道的內面形成底層絕緣膜後，再在該底層絕緣膜上形成玻璃膜。但是，與實施方式一涉及的半導體裝置的製造方法不同的是，不安裝環狀電極板就形成玻璃膜（參照圖5（b））。與此相反，在實施方式一涉及的半導體裝置的製造方法中，是在安裝了環狀電極板的狀態下，形成玻璃膜的（參照圖5（c））。 　　在實施方式一涉及的半導體裝置的製造方法中，由於環狀電極板的作用，在半導體晶片W外周部，能夠把朝著半導體晶片W的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片W的玻璃膜形成預定面方向流動（參照圖5（b））及圖5（c）中的符號C表示的部分）。 　　綜上所述，根據實施方式一涉及的半導體裝置的製造方法，在第1電極板14和第2電極板16之間，安裝具有比半導體晶片W直徑小的直徑開口的環狀電極板18，同時，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（比第2電極板16的電位V2低的電位）的狀態下，在玻璃膜形成預定面形成玻璃膜（參照圖3），因此，在半導體晶片外周部，能夠把朝著半導體晶片的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片的玻璃膜形成預定面方向流動（參照圖5（b）及圖5（c）中的符號C表示的部分），其結果，根據實施方式一涉及的半導體裝置的製造方法，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。 　　此外，根據實施方式一涉及的半導體裝置的製造方法，由於在向環狀電極板18外加與第1電極板14的電位相同電位的狀態下，在玻璃膜形成預定面形成玻璃膜，因此，能夠使用簡易的電源裝置來形成玻璃膜。 　　此外，根據實施方式一涉及的半導體裝置的製造方法，由於環狀電極板18的開口直徑D2的大小要滿足“D1（mm）－50mm ≦ D2（mm）≦ D1（mm）－1mm”的關係，因此，能夠有效地矯正半導體晶片W外周部的玻璃微粒的流向。 　　根據實施方式一涉及的半導體裝置的製造方法，在第1電極板14和第2電極板16之間，安裝具有比半導體晶片W直徑小的直徑開口的環狀電極板18，同時，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（比第2電極板16的電位V2低的電位）的狀態下，在玻璃膜形成預定面形成玻璃膜（參照圖3），因此，在半導體晶片外周部，能夠把朝著半導體晶片的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片的玻璃膜形成預定面方向流動（參照圖5（b）及圖5（c）中的符號C表示的部分），其結果，根據實施方式一涉及的半導體裝置的製造方法，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。   實施方式二 　　實施方式二涉及的半導體裝置的製造方法基本上包括與實施方式一涉及的半導體裝置的製造方法相同的工序，但是，在玻璃膜形成工序，存在與實施方式一涉及的半導體裝置的製造方法不同的地方。在實施方式二涉及的半導體裝置的製造方法中，如圖6所示，在向環狀電極板18外加第1電極板14的電位V1（負電位）和第2電極板16的電位V2（正電位）之間的電位V3（例如，比V1高若干的負電位元）的狀態下，在玻璃膜形成預定面形成玻璃膜。 　　這樣，在實施方式二涉及的半導體裝置的製造方法中，雖然玻璃膜形成工序的內容與實施方式一涉及的半導體裝置的製造方法不同，但是，由於在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（比第2電極板16的電位V2低的電位）的狀態下，在玻璃膜形成預定面形成玻璃膜，因此，與實施方式一涉及的半導體裝置的製造方法一樣，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。 　　此外，根據實施方式二涉及的半導體裝置的製造方法，由於在向環狀電極板18外加第1電極板14的電位V1和第2電極板16的電位V2之間的電位V3的狀態下，在玻璃膜形成預定面形成玻璃膜，因此，通過把外加在環狀電極板18的電位V3控制在適宜的電壓，從而能夠進一步控制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。 　　在實施玻璃膜形成工序時，使用玻璃膜形成裝置2（實施方式二涉及的玻璃膜形成裝置2）。玻璃膜形成裝置2是把實施方式一使用的玻璃膜形成裝置1的電源裝置20替換成向環狀電極板18外加第1電極板14的電位V1和第2電極板16的電位V2之間的任意的電位V3的電源裝置22。   實施方式三 　　實施方式三涉及的半導體裝置的製造方法基本上包括與實施方式一涉及的半導體裝置的製造方法相同的工序，但是，與實施方式一涉及的半導體裝置的製造方法不同的地方是，製造平面型pn二極體的半導體裝置。與此對應，如圖7及圖8所示，半導體晶片準備工序包括：在半導體晶片W的表面形成pn接面露出部的工序；以及，為了覆蓋該pn接面露出部，在半導體晶片W的表面形成底層絕緣膜218的工序。 　　實施方式三涉及的半導體裝置的製造方法如圖7及圖8所示，按照下列工序實施：“半導體晶片準備工序”，“玻璃膜形成工序”，“蝕刻工序”，“電極形成工序”及“半導體晶片切斷工序”。下面，按照工序順序，對實施方式三涉及的半導體裝置的製造方法進行說明。  (a)半導體晶片準備工序 　　首先，準備在n＋型半導體晶片210上層疊有n－型外延層212的半導體晶片（參照圖7（a））。 　　接著，形成掩膜M1後，介於該掩膜M1，在n－型外延層212的表面規定的區域，採用離子注入法，導入p型雜質（例如，硼離子）。然後，通過熱擴散形成p＋型擴散層214（參照圖7（b））。這時，在半導體晶片W的表面已經形成pn接面露出部A。 　　接著，在除去掩膜M1的同時，形成掩膜M2後，介於該掩膜M2，在n－型外延層212的表面規定的區域，採用離子注入法，導入n型雜質（例如，砷離子）。然後，通過熱擴散形成n＋型擴散層216（參照圖7（c））。 　　接著，除去掩膜M2後，通過採用乾氧（Dry O2 ）的熱氧化法，在n－型外延層212的表面（以及n＋型矽基板210的反面）形成由矽氧化膜構成的底層絕緣膜128（參照圖7（d））。 　　底層絕緣膜218的厚度在5nm 至 60nm的範圍內（例如20nm）。底層絕緣膜218是把半導體晶片W投入擴散爐後，在900℃溫度下流動氧氣，處理10分鐘形成的。底層絕緣膜218的厚度未達5nm時，有時不能獲得降低BT耐量的效果；反之，底層絕緣膜218的厚度超過60nm時，在下一道玻璃膜形成工序，採用電泳法，有時不能形成玻璃膜。 （b）玻璃膜形成工序 　　接著，在底層絕緣膜218的表面，採用電泳法，形成與實施方式一相同的玻璃膜220，然後，通過燒成該玻璃膜220，使玻璃膜220緻密化（參照圖8（a）） 。 （c）蝕刻工序 　　接著，在玻璃膜220的表面形成掩膜M3後，進行玻璃膜220的蝕刻（參照圖8（b）），然後，繼續進行底層絕緣膜218的蝕刻（參照圖8（c）），通過上述兩次蝕刻，在n－型外延層212的表面規定的區域已經形成了底層絕緣膜218和玻璃膜220。 （d）電極形成工序 　　接著，除去掩膜M3後，在半導體晶片表面用玻璃膜220圍起來的區域裡形成陽極電極222，同時，在半導體晶片的反面形成陰極電極224。 （e）半導體晶片切斷工序 　　接著，通過切割等，將半導體晶片切斷，使半導體晶片片狀化，從而製成半導體裝置（平面型的pn二極體）200（參照圖8（d））。 　　如上述工藝，就能夠製造半導體裝置（平面型的pn二極體）200。 　　下面，用圖9來說明實施方式三涉及的半導體裝置的製造方法的效果。在圖9中，箭頭表示玻璃微粒的流向。 　　在比較例3涉及的半導體裝置的製造方法中，在半導體晶片表面不形成底層絕緣膜，而是在半導體晶片溝道的內面形成玻璃膜（參照圖9（a）） 。此外，在比較例2涉及的半導體裝置的製造方法中，半導體晶片表面形成底層絕緣膜後，在該底層絕緣膜上再形成玻璃膜。但是，與實施方式三涉及的半導體裝置的製造方法不同，不安裝環狀電極板就形成玻璃膜（參照圖9（b））。與此相反，在實施方式三涉及的半導體裝置的製造方法中，是在安裝了環狀電極板的狀態下，形成玻璃膜的（參照圖9（c））。 　　在實施方式三涉及的半導體裝置的製造方法中，由於環狀電極板的作用，在半導體晶片外周部，朝著半導體晶片的徑向外側方向，以很陡的角度流動著的玻璃微粒的流向被矯正到朝著半導體晶片的玻璃膜形成預定面方向流動（參照圖9（b）及圖9（c）中的符號C表示的部分）。 　　綜上所述，雖然實施方式三涉及的半導體裝置的製造方法在製造平面型的pn二極體的半導體裝置這點上，與實施方式一涉及的半導體裝置的製造方法不同，但是，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，向環狀電極板18外加相對於第2電極板16的電位V2的偏向第1電極板14的電位V1的電位（比第2電極板16的電位V2低的電位）的狀態下，從而在玻璃膜形成預定面形成玻璃膜，因此，在半導體晶片W外周部，能夠把朝著半導體晶片W的徑向外側的玻璃微粒的流動矯正到朝著半導體晶片W的玻璃膜形成預定面方向流動（參照圖9（b）及圖9（c）中的符號C表示的部分），其結果，根據實施方式三涉及的半導體裝置的製造方法，與實施方式一涉及的半導體裝置的製造方法相同，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。   實施方式四 　　實施方式四涉及的半導體裝置的製造方法基本上包括與實施方式一涉及的半導體裝置的製造方法相同的工序，但是，在玻璃膜形成工序使用的玻璃微粒的成分上，與實施方式一涉及的半導體裝置的製造方法不同。也就是說，在實施方式四涉及的半導體裝置的製造方法中，在玻璃膜形成工序，取代由硼矽鉛玻璃構成的玻璃微粒，採用由無鉛玻璃構成的玻璃微粒。另外，與此相適應，第1電極板14外加正電位，第2電極板16外加負電位，同時，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向第1電極板14的電位V1的電位（比第2電極板16的電位V2高的電位）的狀態下，從而在玻璃膜形成預定面形成玻璃膜。 　　綜上所述，雖然實施方式四涉及的半導體裝置的製造方法在玻璃膜形成工序使用的玻璃微粒的成分上，與實施方式一涉及的半導體裝置的製造方法不同，但是，在環狀電極板18和第2電極板16之間，安裝半導體晶片W，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（比第2電極板16的電位V2高的電位）的狀態下，在玻璃膜形成預定面形成玻璃膜，因此，與實施方式一涉及的半導體裝置的製造方法相同，即使在玻璃膜形成工序使用在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片，也可以抑制在半導體晶片外周部的玻璃微粒的覆蓋效率的低下，因此，能夠以高的生產效率，製造高可靠性的半導體裝置。 　　此外，根據實施方式四涉及的半導體裝置的製造方法，由於在玻璃膜形成工序，取代由硼矽鉛玻璃構成的玻璃微粒，採用由無鉛玻璃構成的玻璃微粒，因此，在燒成玻璃膜使之緻密化的過程中，可以抑制半導體晶片和玻璃膜之間的邊界面的氣泡的發生，同時，能夠獲得可以穩定製造反向漏電流低的半導體裝置的效果。 　　此外，在實施方式四涉及的半導體裝置的製造方法中，作為由無鉛玻璃構成的玻璃微粒，例如，如下的玻璃微粒，也就是說，至少在二氧化矽SiO2 ，三氧化二鋁Al2 O3 , 三氧化二硼B2 O3 ，氧化鋅ZnO,氧化鈣CaO,氧化鎂MgO以及氧化鋇BaO中間，至少含有兩種鹼土族金屬氧化物，並且，把實質上不含有鉛Pb、砷As、銻Sb、鋰Li、鈉Na、鉀K的原料熔融後獲得的融液製成的玻璃微粒。 　　作為所述玻璃微粒，適用的物質如下：二氧化矽SiO2 的含有量在41.1mol%至61.1mol%的範圍內；三氧化二鋁Al2 O3 的含有量在7.4mol%至17.4mol%的範圍內；三氧化二硼B2 O3 的含有量在5.8mol%至15.8mol%的範圍內；氧化鋅ZnO的含有量在3.0mol%至24.8mol%的範圍內；鹼土族金屬氧化物的含有量在5.5mol%至15.5mol%的範圍內；鎳氧化物的含有量在0.01mol%至2.0mol%的範圍內。此外，作為所述鹼土族金屬氧化物，適用的物質如下：氧化鈣CaO的含有量在2.8mol%至7.8mol%的範圍內；氧化鎂MgO的含有量在1.1mol%至3.1mol%的範圍內；氧化鋇BaO的含有量在1.7mol%至4.7mol%的範圍內。 　　作為溶媒，例如，採用異丙醇和乙酸乙酯的混合溶媒添加硝酸。 　　在實施方式四涉及的半導體裝置的製造方法中， 在實施玻璃膜形成工序時，作為玻璃膜形成裝置，使用在實施方式一使用的玻璃膜形成裝置1。但是，作為在玻璃膜形成工序使用玻璃微粒，因為由無鉛玻璃構成的玻璃微粒取代由硼矽鉛玻璃構成的玻璃微粒，所以，如上所述，第1電極板14外加正電位，第2電極板16外加負電位，同時，在向環狀電極板18外加相對於第2電極板16的電位V2的偏向第1電極板14的電位V1的電位（比第2電極板16的電位V2高的電位）的狀態下，從而在玻璃膜形成預定面形成玻璃膜。   [試驗例] 　　下面，根據試驗例，更加具體地說明本發明。 　　本試驗例是顯示環狀電極板效果的實施例。 配製試樣： (1)試樣1 　　首先，使4英寸矽晶片的表面熱氧化，從而在表面形成膜厚27nm的底層絕緣膜。接著，通過基本上與實施方式一所述的玻璃膜形成工序相同的玻璃膜形成工序，在所述矽晶片的底層絕緣膜上形成玻璃膜，把它作為試樣1（實施例）。 (2)試樣2 　　首先，使4英寸矽晶片的表面熱氧化，從而在表面形成膜厚27nm的底層絕緣膜。接著，除了不安裝環狀電極板之外，其他通過與試樣1相同的玻璃膜形成工序，在所述矽晶片的底層絕緣膜上形成玻璃膜，把它作為試樣2（比較例）。 (3) 試樣3 　　除了形成膜厚45nm的底層絕緣膜之外，其他與試樣1相同，製作試樣，把它作為試樣3（實施例）。 (4) 試樣4 　　除了形成膜厚45nm的底層絕緣膜之外，其他與試樣2相同，製作試樣，把它作為試樣4（比較例）。   評價方法： 　　使用顯微鏡觀察各個試樣（試樣1至試樣4）的表面，通過測定在晶片的外周部未形成玻璃膜的區域的寬度（玻璃膜非形成區域寬度），來評價環狀電極板的效果。   評價結果： 　　圖10是試樣1和試樣2的評價結果。 圖11是試樣3和4的評價結果。此外，所述圖中的符號B是玻璃膜非形成區域寬度。 　　如圖10及圖11表明的那樣，能夠確認：在安裝環狀電極板的狀態下形成玻璃膜的試樣（試樣1及試樣3）與不安裝環狀電極板形成玻璃膜的試樣（試樣2及試樣4）相比，前者的晶片外周部的玻璃膜非形成區域寬度B很窄，玻璃膜一直形成到晶片的最外周附近。 　　上面，根據所述的實施方式，說明了本發明的半導體裝置的製造方法以及玻璃膜形成裝置，但是，本發明並不受此限，在不脫離所述內容要點的範圍，能夠實施，例如下面的變形也是可能的。 　　(1)在所述各個實施方式中，作為環狀電極板18，採用具有比第2電極板16小的圓形外形形狀的環狀電極板，但是，本發明並不受此限。例如，如圖12（a）所示，也可以採用具有比第2電極板16大的圓形外形形狀的環狀電極板（變形例1）。此外，如圖12（b）所示，也可以採用具有比第2電極板16大的長方形外形形狀的環狀電極板（變形例2）。 　　(2) 在所述實施方式一，作為第1電極板14和第2電極板16，分別採用負電極板和正電極板；在所述實施方式四，作為第1電極板14和第2電極板16，分別採用正電極板和負電極板，至於本發明的第1電極板14和第2電極板16的哪個處於負電極板或者正電極板，這要根據玻璃微粒，溶媒，添加電解質的種類以及組合，能夠適宜決定。 　　(3) 在所述實施方式一，在向環狀電極板18外加與第1電極板14的電位V1相同電位的狀態下，形成玻璃膜；在所述實施方式二，在向環狀電極板18外加第1電極板14的電位V1和第2電極板16的電位V2之間的電位V3（比V1高若干的負電位元）的狀態下，形成玻璃膜，但是，本發明並不受此限。外加環狀電極板18的電位範圍並不受實施方式一以及實施方式二所述範圍的限定。 　　作為第1電極板14和第2電極板16，分別採用負電極板和正電極板時，如圖13（a）所示，也可以在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（例如，比第1電極板14的電位V1低的規定的電位；與第1電極板14的電位V1相同的電位；第1電極板14的電位V1和第2電極板16的電位V2之間的規定的電位（但是，與第2電極板16的電位V2相同的電位除外）的狀態下，形成玻璃膜。 　　另一方面，作為第1電極板14和第2電極板16，分別採用正電極板和負電極板時，如圖13（b）所示，也可以在向環狀電極板18外加相對於第2電極板16的電位V2的偏向於第1電極板14的電位V1的電位（例如，比第1電極板14的電位V1高的規定的電位；與第1電極板14的電位V1相同的電位；第1電極板14的電位V1和第2電極板16的電位V2之間的規定的電位（但是，與第2電極板16的電位V2相同的電位除外）的狀態下，形成玻璃膜。 　　(4) 在所述實施方式三，在半導體晶片的表面已形成底層絕緣膜的整體上面形成玻璃膜後，對於玻璃膜形成區域以外的區域，採用蝕刻去掉這部分玻璃膜，但是，本發明並不受此限。例如，也可以與實施方式三一樣，在半導體晶片的表面形成底層絕緣膜218（參照圖7（a）至圖7（d）），然後，在該底層絕緣膜218的表面的玻璃膜形成區域以外的區域形成掩膜M4後，介於該掩膜M4，在底層絕緣膜218的表面形成玻璃膜（參照變形例3，圖14（a）至圖14（d））。 　　(5) 在所述實施方式中，作為半導體晶片，都使用矽半導體晶片，但是，本發明並不受此限。例如，也可以使用由碳化矽SiC，氮化鎵GaN，氧化鎵GaO等構成的半導體晶片。
1，2，9‧‧‧玻璃膜形成裝置，
10‧‧‧槽，
12‧‧‧懸浮液，
14‧‧‧第1電極板，
16‧‧‧第2電極板，
18‧‧‧環狀電極板，
20，22‧‧‧電源裝置，
100，200，202，900‧‧‧半導體裝置，
110，910‧‧‧n－型半導體晶片，
112，912‧‧‧p＋型擴散層，
114，914‧‧‧n＋型擴散層，
116，118，916，918‧‧‧氧化膜，
120，920‧‧‧溝道，
121，218‧‧‧底層絕緣膜，
124，220，924‧‧‧玻璃膜，
126，926‧‧‧光刻膠，
130，930‧‧‧鍍鎳電極膜形成部位，
132，932‧‧‧粗面化區域，
134，934‧‧‧陽極電極，
136，936‧‧‧陰極電極，
210‧‧‧n＋型半導體晶片，
212‧‧‧n－型外延層，
214‧‧‧p＋型擴散層，
216‧‧‧n＋型擴散層，
222‧‧‧陽極電極，
224‧‧‧陰極電極，
B‧‧‧玻璃膜非形成區域寬度，
C‧‧‧玻璃膜形成預定面方向流動，
D1‧‧‧半導體晶片W的直徑，
D2‧‧‧環狀電極體18的開口直徑，
D3‧‧‧環狀電極體18的外徑，
D4‧‧‧第2電極板16的直徑，
M1，M2，M3，M4‧‧‧掩膜，
V1‧‧‧第1電極板的電位，
V2‧‧‧第2電極板的電位，
V3‧‧‧外加環狀電極板的電位，
W‧‧‧半導體晶片。
【圖1】為實施方式一涉及的半導體裝置的製造方法的示意圖。圖1（a）至圖1（d）為實施方式一涉及的半導體裝置的製造方法的各個工序的示意圖。 　　【圖2】為實施方式一涉及的半導體裝置的製造方法的示意圖。圖2（a）至圖2（d）為實施方式一涉及的半導體裝置的製造方法的各個工序的示意圖。 　　【圖3】為實施方式一涉及的半導體裝置的製造方法的玻璃膜形成工序的示意圖。圖3（a）為玻璃膜形成裝置1的橫向剖視圖。圖3（b）為從圖3（a）的A-A線方向看到的玻璃膜形成裝置1的剖視圖。 　　【圖4】為環狀電極板18的結構示意圖。圖4（a）為半導體晶片W的直徑D1的示意圖。圖4（b）為環狀電極體18的開口直徑D2以及環狀電極體18的外徑D3的示意圖。圖4（c）為第2電極板16的直徑D4的示意圖。 　　【圖5】為比較例1和比較例2以及實施方式一的玻璃微粒流向的示意圖。圖5（a）為比較例1的玻璃微粒流向的示意圖。圖5（b）為比較例2的玻璃微粒流向的示意圖。圖5（c）為實施方式一的玻璃微粒流向的示意圖。 　　【圖6】為實施方式二涉及的半導體裝置的製造方法的玻璃膜形成工序的示意圖。圖6（a）為從橫向看到的玻璃膜形成裝置2的剖視圖。圖6（b）為從圖6（a）的A-A線方向看到的玻璃膜形成裝置2的剖視圖。 　　【圖7】為實施方式三涉及的半導體裝置的製造方法的示意圖。圖7（a）至圖7（d）為實施方式三涉及的半導體裝置的製造方法的各個工序的示意圖。 　　【圖8】為實施方式三涉及的半導體裝置的製造方法的示意圖。圖8（a）至圖8（d）為實施方式三涉及的半導體裝置的製造方法的各個工序的示意圖。 　　【圖9】為比較例3和比較例4以及實施方式三的玻璃微粒流向的示意圖。圖9（a）為比較例3的玻璃微粒流向的示意圖。圖9（b）為比較例4的玻璃微粒流向的示意圖。圖9（c）為實施方式三的玻璃微粒流向的示意圖。 　　【圖10】為試驗例的結果。圖10（a）為試樣1（實施例）的結果。圖10（b）為試樣2（比較例）的結果。 　　【圖11】為試驗例的結果。圖11（a）為試樣3（實施例）的結果。圖11（b）為試樣4（比較例）的結果。 　　【圖12】為環狀電極板的變形例的示意圖。圖12（a）和圖12（b）為各個變形例（變形例1及變形例2）的示意圖。 　　【圖13】為外加在環狀電極板的電位V3的範圍示意圖。圖13（a）為把第1電極板的電位V1作為負電位，把第2電極板的電位V2作為正電位時的電位V3的範圍示意圖。圖13（b）為把第1電極板的電位V1作為正電位，把第2電極板的電位V2作為負電位時的電位V3的範圍示意圖。 　　【圖14】為變形例3涉及的半導體裝置的製造方法的示意圖。圖14（a）至圖14（d）為變形例3涉及的半導體裝置的製造方法的各個工序的示意圖。 　　【圖15】為以往的半導體裝置的製造方法的示意圖。圖15（a）至圖15（d）為以往的半導體裝置的製造方法的各個工序的示意圖。 　　【圖16】為以往的半導體裝置的製造方法的示意圖。圖16（a）至圖16（d）為以往的半導體裝置的製造方法的各個工序的示意圖。 　　【圖17】為以往的半導體裝置的製造方法的玻璃膜形成工序的示意圖。圖17（a）為玻璃膜形成裝置9的橫向剖視圖。圖17（b）為從圖17（a）的A-A線方向看到的玻璃膜形成裝置9的剖視圖。
1‧‧‧玻璃膜形成裝置
10‧‧‧槽
12‧‧‧懸浮液
14‧‧‧第1電極板
16‧‧‧第2電極板
18‧‧‧環狀電極板
20‧‧‧電源裝置
V1‧‧‧第1電極板的電位
V2‧‧‧第2電極板的電位
W‧‧‧半導體晶片

Claims (9)

  1. 一種半導體裝置的製造方法，包括： 　　半導體晶片準備工序，所述半導體晶片準備工序是準備在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片， 　　玻璃膜形成工序，在儲存有使玻璃微粒懸浮在溶媒裡的懸浮液的槽的內部，第1電極板和第2電極板對向安裝，處於浸漬在所述懸浮液中的狀態中，同時，在所述第1電極板和所述第2電極板之間，安裝所述半導體晶片，所述半導體晶片的所述玻璃膜形成預定面朝向所述第1電極板方向，採用電泳法，在所述玻璃膜形成預定面形成玻璃膜， 　　其特徵在於： 　　在所述玻璃膜形成工序中，在所述第1電極板和所述第2電極板之間，安裝環狀電極板，所述環狀電極板具有比所述半導體晶片直徑小的直徑開口，同時，在所述環狀電極板和所述第2電極板之間，安裝所述半導體晶片，向所述環狀電極板外加相對於所述第2電極板的電位的偏向所述第1電極板電位的狀態下，在所述玻璃膜形成預定面形成玻璃膜。
  2. 如請求項1所述的半導體裝置的製造方法，其特徵在於： 　　其中，在向所述環狀電極板外加與所述第1電極板相同的電位的狀態下，在所述玻璃膜形成預定面形成玻璃膜。
  3. 如請求項1所述的半導體裝置的製造方法，其特徵在於： 　　其中，在向所述環狀電極板外加所述第1電極板與所述第2電極板之間的電位的狀態下，在所述玻璃膜形成預定面形成玻璃膜。
  4. 如請求項1至請求項3任一項所述的半導體裝置的製造方法，其特徵在於： 　　其中，把所述半導體晶片的直徑作為D1（mm），把所述環狀電極板的開口直徑作為D2（mm）時，D2的設定值要滿足“D1（mm）－50mm ≦ D2（mm）≦ D1（mm）－1mm”的關係。
  5. 如請求項4所述的半導體裝置的製造方法，其特徵在於： 　　其中，所述環狀電極板具有包含滿足“D1（mm）≦ D3（mm）”關係的直徑D3（mm）的虛擬圓的外形形狀。
  6. 如請求項1至請求項5任一項所述的半導體裝置的製造方法，其特徵在於： 其中，所述半導體晶片準備工序包括： 準備具有主面平行pn接面的半導體晶片的工序； 　　從所述半導體晶片一側的表面形成深度超過所述pn接面的溝道，從而在所述溝道的內部形成所述pn接面露出部的工序；以及 為了覆蓋所述pn接面露出部，在所述溝道的內部形成所述底層絕緣膜的工序。
  7. 如請求項1至請求項5任一項所述的半導體裝置的製造方法，其特徵在於； 其中，所述半導體晶片準備工序包括： 在半導體晶片表面形成所述pn接面露出部的工序； 為了覆蓋所述pn接面露出部，在所述半導體晶片表面形成所述底層絕緣膜的工序。
  8. 如請求項1至請求項7任一項所述的半導體裝置的製造方法，其特徵在於： 　　其中，所述底層絕緣膜的膜厚在5nm 至60nm的範圍內。
  9. 一種玻璃膜形成裝置，採用電泳法，為了在玻璃膜形成預定面已形成底層絕緣膜的半導體晶片的表面形成玻璃膜， 其特徵在於，包括： 槽，為了儲存使玻璃微粒懸浮在溶媒的懸浮液； 以相互對向的狀態安裝在所述槽內的第1電極板和第2電極板； 　　在所述第1電極板和所述第2電極板之間安裝環狀電極板，該環狀電極板具有比所述半導體晶片直徑小的直徑開口； 　　半導體晶片安裝夾具，為了把半導體晶片安裝在所述環狀電極板和所述第2電極板之間的預定位置；以及 　　外加電位的電源裝置，用於向所述第1電極板，所述第2電極板以及所述環狀電極板外加電位，向所述環狀電極板外加的電位是相對於所述第2電極板的電位的偏向於所述第1電極板電位的電位。
TW104133355A 2014-11-13 2015-10-12 A method of manufacturing a semiconductor device, and a glass film forming apparatus TWI584381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/080041 WO2016075787A1 (ja) 2014-11-13 2014-11-13 半導体装置の製造方法及びガラス被膜形成装置

Publications (2)

Publication Number Publication Date
TW201622010A true TW201622010A (zh) 2016-06-16
TWI584381B TWI584381B (zh) 2017-05-21

Family

ID=55953900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133355A TWI584381B (zh) 2014-11-13 2015-10-12 A method of manufacturing a semiconductor device, and a glass film forming apparatus

Country Status (7)

Country Link
US (1) US9978882B2 (zh)
JP (1) JP6029771B2 (zh)
KR (1) KR101851884B1 (zh)
CN (1) CN105981141B (zh)
DE (1) DE112014005031B4 (zh)
TW (1) TWI584381B (zh)
WO (1) WO2016075787A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD209041S (zh) 2019-10-25 2020-12-21 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209199S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209200S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209201S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10295979B2 (en) * 2015-09-15 2019-05-21 Applied Materials, Inc. Scheduling in manufacturing environments
CN106129107B (zh) * 2016-07-01 2019-07-09 电子科技大学 半导体结构、半导体组件及功率半导体器件
CN109121423B (zh) * 2017-04-19 2020-05-19 新电元工业株式会社 半导体装置的制造方法
CN109037363B (zh) 2018-07-24 2024-07-26 浙江爱旭太阳能科技有限公司 具有防断栅功能的晶硅太阳能电池的正电极

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114238A (en) * 1981-01-07 1982-07-16 Toshiba Corp Manufacture of semiconductor device
JPS5832421A (ja) * 1981-08-20 1983-02-25 Nec Corp 半導体装置の製造方法
JPS6331125A (ja) * 1986-07-25 1988-02-09 Toshiba Components Kk 半導体装置の製造方法
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
USRE37749E1 (en) * 1990-08-01 2002-06-18 Jaime Poris Electrodeposition apparatus with virtual anode
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH08222558A (ja) * 1995-02-10 1996-08-30 Fuji Electric Co Ltd 半導体素子の製造方法
JP4433100B2 (ja) * 1997-06-20 2010-03-17 ニューヨーク ユニヴァーシティ チップ及びライブラリの大量製造における物質溶液の静電噴霧
US6159354A (en) * 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
US6156167A (en) * 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6126798A (en) * 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
FR2776538B1 (fr) * 1998-03-27 2000-07-21 Centre Nat Rech Scient Moyens de pulverisation electrohydrodynamique
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
US6077405A (en) * 1998-10-28 2000-06-20 International Business Machines Corporation Method and apparatus for making electrical contact to a substrate during electroplating
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6551483B1 (en) * 2000-02-29 2003-04-22 Novellus Systems, Inc. Method for potential controlled electroplating of fine patterns on semiconductor wafers
US8475636B2 (en) * 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
JP3379755B2 (ja) * 2000-05-24 2003-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属めっき装置
US6669833B2 (en) * 2000-10-30 2003-12-30 International Business Machines Corporation Process and apparatus for electroplating microscopic features uniformly across a large substrate
US6576488B2 (en) * 2001-06-11 2003-06-10 Lumileds Lighting U.S., Llc Using electrophoresis to produce a conformally coated phosphor-converted light emitting semiconductor
KR101027489B1 (ko) * 2002-07-18 2011-04-06 가부시키가이샤 에바라 세이사꾸쇼 도금장치 및 도금방법
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
US6890413B2 (en) * 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
WO2004107422A2 (en) * 2003-05-27 2004-12-09 Ebara Corporation Plating apparatus and plating method
JP4642771B2 (ja) * 2003-10-22 2011-03-02 ネックス システムズ インコーポレイテッド ワークピースを流体処理する方法及び装置
US7727366B2 (en) * 2003-10-22 2010-06-01 Nexx Systems, Inc. Balancing pressure to improve a fluid seal
WO2006067966A1 (ja) * 2004-12-20 2006-06-29 Konica Minolta Holdings, Inc. 液体吐出ヘッド、液体吐出装置および液体吐出方法
US8177944B2 (en) * 2007-12-04 2012-05-15 Ebara Corporation Plating apparatus and plating method
US8342120B2 (en) * 2008-03-14 2013-01-01 The Board Of Trustees Of The University Of Illinois Apparatuses and methods for applying one or more materials on one or more substrates
JP5238556B2 (ja) * 2009-03-10 2013-07-17 東京エレクトロン株式会社 基板処理方法
JP5683139B2 (ja) * 2009-06-23 2015-03-11 新電元工業株式会社 半導体装置およびその製造方法
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
EP2511092B1 (en) * 2010-07-28 2015-01-28 Nippon Electric Glass Co., Ltd. Glass film laminate
US8784618B2 (en) * 2010-08-19 2014-07-22 International Business Machines Corporation Working electrode design for electrochemical processing of electronic components
US9062388B2 (en) * 2010-08-19 2015-06-23 International Business Machines Corporation Method and apparatus for controlling and monitoring the potential
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
DE112012003178B4 (de) * 2012-05-08 2022-12-08 Shindengen Electric Manufacturing Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102012208900A1 (de) * 2012-05-25 2013-11-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen optoelektronischer Bauelemente und Vorrichtung zum Herstellen optoelektronischer Bauelemente
US9236318B1 (en) * 2013-03-29 2016-01-12 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD209041S (zh) 2019-10-25 2020-12-21 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209199S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209200S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片
TWD209201S (zh) 2019-10-25 2021-01-01 日商昭和電工材料股份有限公司 製造半導體裝置用的膜片

Also Published As

Publication number Publication date
CN105981141B (zh) 2018-09-18
DE112014005031B4 (de) 2019-04-25
WO2016075787A1 (ja) 2016-05-19
US20160322512A1 (en) 2016-11-03
JPWO2016075787A1 (ja) 2017-04-27
CN105981141A (zh) 2016-09-28
US9978882B2 (en) 2018-05-22
KR101851884B1 (ko) 2018-04-24
DE112014005031T5 (de) 2016-08-11
TWI584381B (zh) 2017-05-21
JP6029771B2 (ja) 2016-11-24
KR20160075562A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI584381B (zh) A method of manufacturing a semiconductor device, and a glass film forming apparatus
TWI424472B (zh) Method for fabricating glass for semiconductor bonding, method for manufacturing semiconductor device, and semiconductor device
US9318401B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
JP6588028B2 (ja) 半導体装置の製造方法及びレジストガラス
TWI521602B (zh) Semiconductor composite material for semiconductor bonding, semiconductor device manufacturing method, and semiconductor device
TWI657512B (zh) 半導體裝置的製造方法
JP6235190B1 (ja) 半導体装置の製造方法
WO2012160961A1 (ja) 半導体装置の製造方法及び半導体装置
JP2011029608A (ja) 半導体装置およびその製造方法
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置