CN105981141B - 半导体装置的制造方法以及玻璃覆盖膜形成装置 - Google Patents

半导体装置的制造方法以及玻璃覆盖膜形成装置 Download PDF

Info

Publication number
CN105981141B
CN105981141B CN201480075169.1A CN201480075169A CN105981141B CN 105981141 B CN105981141 B CN 105981141B CN 201480075169 A CN201480075169 A CN 201480075169A CN 105981141 B CN105981141 B CN 105981141B
Authority
CN
China
Prior art keywords
electrode plate
cover film
glass cover
semiconductor wafer
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480075169.1A
Other languages
English (en)
Other versions
CN105981141A (zh
Inventor
长濑真
长濑真一
小笠原淳
伊东浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN105981141A publication Critical patent/CN105981141A/zh
Application granted granted Critical
Publication of CN105981141B publication Critical patent/CN105981141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/22—Servicing or operating apparatus or multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的半导体装置的制造方法包括：玻璃覆盖膜形成工序，在第一电极板14和第二电极板16之间设置具有直径比半导体晶片W的直径小的开口的换装电极板18，同时，在环状电极板18和第二电极板16之间配置半导体晶片W，在向环状电极板18外加低于第二电极板16的电位的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜。根据本发明的半导体装置的制造方法，作为半导体晶片，即使使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片来进行玻璃覆盖膜形成工序，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率制造可靠性高的半导体装置。

Description

半导体装置的制造方法以及玻璃覆盖膜形成装置
技术领域
本发明涉及一种半导体装置的制造方法以及玻璃覆盖膜形成装置。
背景技术
以往，众所周知有一种包含采用电泳法在半导体晶片(Wafer)的表面形成玻璃覆盖膜的玻璃覆盖膜形成工序的半导体装置的制造方法(例如，参考专利文献一)。以往的半导体装置的制造方法如图15以及图16所示，依次包括“半导体晶片准备工序”，“玻璃覆盖膜形成工序”，“氧化膜去除工序”，“粗化区域形成工序”，“电极形成工序”及“半导体晶片切割工序”。下面，按照工序顺序，对以往的半导体装置的制造方法进行说明。
(a)半导体晶片准备工序
首先，从n－型半导体晶片(n－型硅晶片(Silicon wafer))910一侧的表面的p型杂质扩散形成p+型扩散层912，同时，从另一侧的表面的n型杂质扩散形成n+型扩散层914，从而形成具有与主面平行的pn结的半导体晶片。随后，通过热氧化在p+型扩散层912及n+型扩散层914的表面形成氧化膜916、918(参照图15(a))。
随后，通过光刻(photo etching)法在氧化膜916的预定部位形成规定的开口部。在氧化膜的蚀刻(etching)后，继续进行半导体晶片的蚀刻，在半导体晶片一侧的表面形成深度超过pn结的沟道920(参照图15(b))。
(b)玻璃覆盖膜形成工序
随后，在沟道920的表面，通过电泳法在沟道920的内面及其旁边的半导体晶片表面上形成玻璃覆盖膜924，同时，通过烧成该玻璃覆盖膜924，使玻璃覆盖膜924致密化(参照图15(c))。
另外，在以往的半导体装置的制造方法中，通过电泳法形成玻璃覆盖膜924时，如图17所示，在储留有使玻璃微粒悬浊在溶媒里的悬浊液的槽10的内部，连接负端子的第一电极板14和连接正端子的第二电极板16对向设置，处于浸渍在悬浊液12中的状态，同时，在第一电极板14和第二电极板16之间，设置半导体晶片W，在该半导体晶片W的玻璃覆盖膜形成预定面(图17是沟道的内面)朝向第一电极板14方向的状态下，采用电泳法，在玻璃覆盖膜形成预定面形成玻璃覆盖膜924。作为玻璃微粒，采用例如PbO(氧化铅)，B2O3(三氧化二硼)以及SiO2(二氧化硅)为主要成分的硼硅铅玻璃。
(c)氧化膜去除工序
在玻璃覆盖膜924的表面覆盖形成光刻胶926后，把该光刻胶926作为掩膜进行氧化膜916的蚀刻，把形成镀镍电极膜的部位930的氧化膜916去除(参照图15(d)及图16(a))。
(d)粗化区域形成工序
接着，在形成镀镍电极膜的部位930进行半导体晶片表面的粗化处理，从而形成为了提高镀镍电极与半导体晶片的密合性的粗化区域932(参照图16(b))。(e)电极形成工序
接着，对半导体晶片进行镀镍，在粗化区域932上形成阳极电极934，同时，在半导体晶片的另一侧的表面上形成阴极电极936(参照图16(c))。
(f)半导体晶片切割工序
接着，通过切割(dicing)等，在玻璃覆盖膜924的中央部将半导体晶片切割，使半导体晶片片状化，从而制成台面型的半导体装置(pn二极管)(参照图16(d))。
根据以往的半导体装置的制造方法，通过切割在沟道920的内部已形成玻璃覆盖膜924的半导体晶片，能够制造高可靠性的台面型半导体装置。
先行技术文献
专利文献
专利文献一 特开2004－87955号公报
专利文献二 国际公开第二013/168314号
发明内容
可是，本发明的发明者们提出的方案是：在以往的半导体装置的制造方法中，为了提高BT耐量(反偏压高温耐量)，玻璃覆盖膜形成工序使用的半导体晶片是在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片(例如，参照专利文献二)。
然而，通过本发明的发明者们的研究明白，按照上述工艺，会存在下述的问题：如上所述，在玻璃覆盖膜形成工序使用玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片时，由于半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，会降低半导体晶片的外周部被切割分离后的半导体装置的绝缘性(反向特性)，从而使该半导体装置的可靠性有时会降低，其结果，整块半导体晶片难以制造高可靠性的半导体装置，因此，存在着难以以高的生产效率，制造高可靠性的半导体装置的问题。
鉴于以上问题，本发明的目的是提供即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面预先已形成底层绝缘膜的半导体晶片时，也能够以高的生产效率，制造高可靠性的半导体装置的制造方法以及玻璃覆盖膜形成装置。
[1]本发明的半导体装置的制造方法，其特征在于，包括：半导体晶片准备工序，半导体晶片准备工序是准备在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片；玻璃覆盖膜形成工序，在储留有使玻璃微粒悬浊在溶媒里的悬浊液的槽的内部，第一电极板和第二电极板对向设置，处于浸渍在所述悬浊液中的状态中，同时，在所述第一电极板和所述第二电极板之间，设置所述半导体晶片，所述半导体晶片的所述玻璃覆盖膜形成预定面朝向所述第一电极板方向，采用电泳法，在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。其中，在所述玻璃覆盖膜形成工序中，在所述第一电极板和所述第二电极板之间设置具有开口的直径小于所述半导体晶片的直径的环状电极板，同时，在所述环状电极板和所述第二电极板之间设置所述半导体晶片，在向所述环状电极板外加比所述第二电极板的电位更偏向于所述第一电极板的电位一侧的电位的状态下在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
[2]在本发明的半导体装置的制造方法中，最好是在向所述环状电极板外加与所述第一电极板的电位相同电位的状态下，在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
[3]在本发明的半导体装置的制造方法中，最好是在向所述环状电极板外加所述第一电极板电位和第二电极板电位之间的电位的状态下，在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
[4]在本发明的半导体装置的制造方法中，最好是把所述半导体晶片的直径作为D1(mm)，把所述环状电极板的开口直径作为D2(mm)时，D2的设定值要满足“D1(mm)－50mm≦D2(mm)≦D1(mm)－1mm”的关系。
[5]在本发明的半导体装置的制造方法中，最好是所述环状电极板具有将满足“D1(mm)≦D3(mm)”关系的直径D3(mm)的假想圆内裹的外形形状。
[6]在本发明的半导体装置的制造方法中，理想的所述半导体晶片准备工序包括：准备具有主面平行pn结的半导体晶片的工序；从所述半导体晶片一侧的表面形成深度超过所述pn结的沟道，从而在所述沟道的内部形成所述pn结露出部的工序；以及，在所述沟道的内面形成覆盖所述PN结露出部的所述底层绝缘膜的工序。
[7]在本发明的半导体装置的制造方法中，理想的所述半导体晶片准备工序包括：在半导体晶片表面形成所述pn结露出部的工序；以及，在所述半导体晶片表面形成覆盖所述PN结露出部的所述底层绝缘膜的工序。
[8]在本发明的半导体装置的制造方法中，理想的所述底层绝缘膜的膜厚在5nm～60nm的范围内。
[9]本发明的玻璃覆盖膜形成装置是一种用于在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片的表面采用电泳法形成玻璃覆盖膜的设备。其特征在于，包括：槽，为了储留使玻璃微粒悬浊在溶媒的悬浊液；第一电极板和第二电极板，以相互对向的状态设置在所述槽内；环状电极板，设置于所述第一电极板和所述第二电极板之间，并且具有比所述半导体晶片的直径更小的开口；半导体晶片设置夹具，用于把半导体晶片设置在所述环状电极板和所述第二电极板之间的预定位置；以及，电源装置，向所述第一电极板、所述第二电极板以及所述环状电极板外加电位，所述外加的电位为向所述环状电极板外加比所述第二电极板的电位更偏向于所述第一电极板电位一侧的电位。
发明效果
根据本发明的半导体装置的制造方法，在第一电极板和第二电极板之间，设置具有比半导体晶片直径小的直径开口的环状电极板，同时，在环状电极板和第二电极板之间，设置半导体晶片，在向环状电极板外加相对于第二电极板的电位的偏向于第一电极板电位的电位的状态下，能够在玻璃覆盖膜形成预定面形成玻璃覆盖膜(参照后述图3及图6)，因此，在半导体晶片外周部，能够把朝着半导体晶片的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片的玻璃覆盖膜形成预定面方向流动(参照后述图5及图9中的符号C表示的部分)，其结果，根据本发明的半导体装置的制造方法，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
另外，根据本发明的玻璃覆盖膜形成装置，在第一电极板和第二电极板之间，设置具有比半导体晶片直径小的直径开口的环状电极板，同时，在环状电极板和第二电极板之间，设置半导体晶片，在向环状电极板外加相对于第二电极板的电位的偏向于第一电极板电位的电位的状态下，能够在玻璃覆盖膜形成预定面形成玻璃覆盖膜(参照后述图3及图6)，因此，在半导体晶片外周部，能够把朝着半导体晶片的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片的玻璃覆盖膜形成预定面流动(参照后述图5及图9中符号C表示的部分)，其结果，根据本发明的玻璃覆盖膜形成装置，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
附图说明
【图1】为实施方式一涉及的半导体装置的制造方法的示意图。图1(a)～图1(d)为实施方式一涉及的半导体装置的制造方法的各个工序的示意图。
【图2】为实施方式一涉及的半导体装置的制造方法的示意图。图2(a)～图2(d)为实施方式一涉及的半导体装置的制造方法的各个工序的示意图。
【图3】为实施方式一涉及的半导体装置的制造方法的玻璃覆盖膜形成工序的示意图。图3(a)为玻璃覆盖膜形成装置1的横向剖视图。图3(b)为从图3(a)的A-A线方向看到的玻璃覆盖膜形成装置1的剖视图。
【图4】为环状电极板18的结构示意图。图4(a)为半导体晶片W的直径D1的示意图。图4(b)为环状电极体18的开口直径D2以及环状电极体18的外径D3的示意图。图4(c)为第二电极板16的直径D4的示意图。
【图5】为比较例1和2以及实施方式一的玻璃微粒流向的示意图。图5(a)为比较例1的玻璃微粒流向的示意图。图5(b)为比较例2的玻璃微粒流向的示意图。图5(c)为实施方式一的玻璃微粒流向的示意图。
【图6】为实施方式二涉及的半导体装置的制造方法的玻璃覆盖膜形成工序的示意图。图6(a)为从横向看到的玻璃覆盖膜形成装置2的剖视图。图6(b)为从图6(a)的A-A线方向看到的玻璃覆盖膜形成装置2的剖视图。
【图7】为实施方式三涉及的半导体装置的制造方法的示意图。图7(a)～图7(d)为实施方式三涉及的半导体装置的制造方法的各个工序的示意图。
【图8】为实施方式三涉及的半导体装置的制造方法的示意图。图8(a)～图8(d)为实施方式三涉及的半导体装置的制造方法的各个工序的示意图。
【图9】为比较例3和4以及实施方式三的玻璃微粒流向的示意图。图9(a)为比较例3的玻璃微粒流向的示意图。图9(b)为比较例4的玻璃微粒流向的示意图。图9(c)为实施方式三的玻璃微粒流向的示意图。
【图10】为试验例的结果。图10(a)为试样1(实施例)的结果。图10(b)为试样2(比较例)的结果。
【图11】为试验例的结果。图11(a)为试样3(实施例)的结果。图11(b)为试样4(比较例)的结果。
【图12】为环状电极板的变形例的示意图。图12(a)和图12(b)为各个变形例(变形例1及2)的示意图。
【图13】为外加在环状电极板的电位V3的范围示意图。图13(a)为把第一电极板的电位V1作为负电位，把第二电极板的电位V2作为正电位时的电位V3的范围示意图。图13(b)为把第一电极板的电位V1作为正电位，把第二电极板的电位V2作为负电位时的电位V3的范围示意图。
【图14】为变形例3涉及的半导体装置的制造方法的示意图。图14(a)～图14(d)为变形例3涉及的半导体装置的制造方法的各个工序的示意图。
【图15】为以往的半导体装置的制造方法的示意图。图15(a)～图15(d)为以往的半导体装置的制造方法的各个工序的示意图。
【图16】为以往的半导体装置的制造方法的示意图。图16(a)～图16(d)为以往的半导体装置的制造方法的各个工序的示意图。
【图17】为以往的半导体装置的制造方法的玻璃覆盖膜形成工序的示意图。图17(a)为玻璃覆盖膜形成装置9的横向剖视图。图17(b)为从图17(a)的A-A线方向看到的玻璃覆盖膜形成装置9的剖视图。
发明实施方式
下面，就本发明的半导体装置的制造方法以及玻璃覆盖膜形成装置，按照附图所示的实施方式进行说明。
实施方式一
实施方式一涉及的半导体装置的制造方法，如图1及2所示，按照“半导体晶片准备工序”，“玻璃覆盖膜形成工序”，“氧化膜去除工序”，“粗化区域形成工序”，“电极形成工序”及“半导体晶片切割工序”的顺序实施。下面，按照工序顺序，说明实施方式一涉及的半导体装置的制造方法。
(a)半导体晶片准备工序
首先，从n－型半导体晶片(例如直径4英寸的n－型硅晶片)110一侧的表面的p型杂质扩散形成p+型扩散层112，同时，从另一侧的表面的n型杂质扩散形成n+型扩散层114，从而准备了已经形成主面平行的pn结的半导体晶片。随后，通过热氧化在p+型扩散层112及n+型扩散层114的表面形成氧化膜116，118(参照图1(a))。
随后，通过光刻法在氧化膜116的预定部位形成规定的开口部。在氧化膜的蚀刻后，继续进行半导体晶片的蚀刻，在半导体晶片一侧的表面形成深度超过pn结的沟道120(参照图1(b))。这时，在沟道的内面形成了pn结露出部A。
接着，通过采用干氧(Dry O2)的热氧化法，在沟道120的内面形成由硅氧化膜构成的底层绝缘膜121(参照图1(c))。底层绝缘膜121的厚度在5nm～60nm的范围内(例如20nm)。底层绝缘膜121是把半导体晶片投入扩散炉后，在900℃温度下流动氧气，处理10分钟形成的。底层绝缘膜121的厚度未达5nm时，有时不能获得降低BT耐量的效果；反之，底层绝缘膜121的厚度超过60nm时，在下一道玻璃覆盖膜形成工序，采用电泳法，有时不能形成玻璃覆盖膜。
(b)玻璃覆盖膜形成工序
接着，采用电泳法，在沟道120的内面及附近的半导体晶片表面形成玻璃覆盖膜124，同时，通过烧成该玻璃覆盖膜124，使该玻璃覆盖膜124致密化(参照图1(d))。
在实施方式一涉及的半导体装置的制造方法中，当采用电泳法形成玻璃覆盖膜124时，其工艺与以往的半导体装置的制造方法基本相同，采用电泳法在玻璃覆盖膜形成预定面形成玻璃覆盖膜124。即如图3所示，在储留有使玻璃微粒悬浊在溶媒里的悬浊液12的槽10的内部，连接负端子的第一电极板14和连接正端子的第二电极板16对向设置，处于浸渍在悬浊液12中的状态中，在第一电极板14和第二电极板16之间，设置半导体晶片W，在半导体晶片W的玻璃覆盖膜形成预定面(在图3是沟道的内面)朝向第一电极板14方向的状态下，采用电泳法，在玻璃覆盖膜形成预定面形成玻璃覆盖膜124。
但是，在实施方式一涉及的半导体装置的制造方法中，与以往的半导体装置的制造方法不同的是，在第一电极板14和第二电极板16之间，设置环状电极板18，该环状电极板18具有比半导体晶片W直径小的直径开口，同时，在环状电极板18和第二电极板16之间，设置半导体晶片W，在向环状电极板18外加相对于第二电极板16的电位V2的偏向第一电极板14的电位V1的电位(比第二电极板16的电位V2低的电位)电位的状态下，从而在玻璃覆盖膜形成预定面形成玻璃覆盖膜。
作为玻璃微粒，例如使用以PbO(氧化铅)，B2O3(三氧化二硼)以及SiO2(二氧化硅)为主要成分的硼硅铅玻璃。作为溶媒，例如使用丙酮添加硝酸的物质。作为外加在第一电极板14和第二电极板16之间的电压，为10V～800V(例如400V)。
在实施方式一涉及的半导体装置的制造方法中，如图3所示，在向环状电极板18外加与第一电极板14的电位V1相同电位的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜。
另外，在实施方式一涉及的半导体装置的制造方法中，作为环状电极板18的开口，把半导体晶片W的直径作为D1(mm)(参照图4(a))，把环状电极板18的开口直径作为D2(mm)(参照图4(b))时，D2的设定值要满足“D1(mm)－50mm≦D2(mm)≦D1(mm)－1mm”的关系。
另外，环状电极板的径向宽度(环状电极板18的外径D3－环状电极板18的开口直径D2)的设定范围是5mm～15mm。环状电极板18的外径D3要比第二电极板16的直径D4(参照图4(c))设定得小。
在实施玻璃覆盖膜形成工序时，使用的玻璃覆盖膜形成装置(实施方式一涉及的玻璃覆盖膜形成装置1)(参照图3)的构成包括：储留有使玻璃微粒悬浊在溶媒里的悬浊液12的槽10；在互相对向的状态下设置在槽10中的第一电极板14和第二电极板16；设置在第一电极板14和第二电极板16之间的，并且具有比半导体晶片W直径小的直径开口的环状电极板18；为了在环状电极板18和第二电极板16之间的规定位置设置半导体晶片W的半导体晶片设置夹具(未作图示)；以及，外加电位的电源装置，用于向第一电极板14，第二电极板16以及环状电极板18外加电位，向环状电极板18外加的电位是相对于第二电极板的电位的偏向于第一电极板电位的电位。
(c)氧化膜去除工序
接着，覆盖玻璃覆盖膜124表面的光刻胶126形成后，把该光刻胶126作为掩膜进行氧化膜116的蚀刻，把形成镀镍电极膜的部位130的氧化膜116去除掉(参照图2(a))。
(d)粗化区域形成工序
接着，在形成镀镍电极膜的部位130进行半导体晶片表面的粗化处理，从而形成为了提高镀镍电极与半导体晶片的密合性的粗化区域132(参照图2(b))。
(e)电极形成工序
接着，对半导体晶片进行镀镍，在粗化区域132上形成阳极电极134，同时，在半导体晶片的另一侧的表面上形成阴极电极136(参照图2(c))。
(f)半导体晶片切割工序
接着，通过切割(dicing)等，在玻璃覆盖膜124的中央部将半导体晶片切割，使半导体晶片片状化，从而制成台面型的半导体装置(pn二极管)100(参照图2(d))。
如上述工艺，就能够制造半导体装置(台面型的pn二极管)100。
下面，用图5来说明实施方式一涉及的半导体装置的制造方法以及玻璃覆盖膜形成装置的效果。在图5中，箭头表示玻璃微粒的流向。
在比较例1涉及的半导体装置的制造方法中，在半导体晶片沟道的内面不是形成底层绝缘膜，而是形成玻璃覆盖膜(参照图5(a))。此外，在比较例2涉及的半导体装置的制造方法中，在半导体晶片沟道的内面形成底层绝缘膜后，再在该底层绝缘膜上形成玻璃覆盖膜。但是，与实施方式一涉及的半导体装置的制造方法不同的是，不设置环状电极板就形成玻璃覆盖膜(参照图5(b))。与此相反，在实施方式一涉及的半导体装置的制造方法中，是在设置了环状电极板的状态下，形成玻璃覆盖膜的(参照图5(c))。
在实施方式一涉及的半导体装置的制造方法中，由于环状电极板的作用，在半导体晶片W外周部，能够把朝着半导体晶片W的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片W的玻璃覆盖膜形成预定面方向流动(参照图5(b))及图5(c)中的符号C表示的部分)。
综上所述，根据实施方式一涉及的半导体装置的制造方法，在第一电极板14和第二电极板16之间，设置具有比半导体晶片W直径小的直径开口的环状电极板18，同时，在环状电极板18和第二电极板16之间，设置半导体晶片W，在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(比第二电极板16的电位V2低的电位)的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜(参照图3)，因此，在半导体晶片外周部，能够把朝着半导体晶片的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片的玻璃覆盖膜形成预定面方向流动(参照图5(b)及图5(c)中的符号C表示的部分)，其结果，根据实施方式一涉及的半导体装置的制造方法，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
此外，根据实施方式一涉及的半导体装置的制造方法，由于在向环状电极板18外加与第一电极板14的电位相同电位的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜，因此，能够使用简易的电源装置来形成玻璃覆盖膜。
此外，根据实施方式一涉及的半导体装置的制造方法，由于环状电极板18的开口直径D2的大小要满足“D1(mm)－50mm≦D2(mm)≦D1(mm)－1mm”的关系，因此，能够有效地矫正半导体晶片W外周部的玻璃微粒的流向。
根据实施方式一涉及的半导体装置的制造方法，在第一电极板14和第二电极板16之间，设置具有比半导体晶片W直径小的直径开口的环状电极板18，同时，在环状电极板18和第二电极板16之间，设置半导体晶片W，在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(比第二电极板16的电位V2低的电位)的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜(参照图3)，因此，在半导体晶片外周部，能够把朝着半导体晶片的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片的玻璃覆盖膜形成预定面方向流动(参照图5(b)及图5(c)中的符号C表示的部分)，其结果，根据实施方式一涉及的半导体装置的制造方法，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
实施方式二
实施方式二涉及的半导体装置的制造方法基本上包括与实施方式一涉及的半导体装置的制造方法相同的工序，但是，在玻璃覆盖膜形成工序，存在与实施方式一涉及的半导体装置的制造方法不同的地方。在实施方式二涉及的半导体装置的制造方法中，如图6所示，在向环状电极板18外加第一电极板14的电位V1(负电位)和第二电极板16的电位V2(正电位)之间的电位V3(例如，比V1高若干的负电位)的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜。
这样，在实施方式二涉及的半导体装置的制造方法中，虽然玻璃覆盖膜形成工序的内容与实施方式一涉及的半导体装置的制造方法不同，但是，由于在环状电极板18和第二电极板16之间，设置半导体晶片W，在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(比第二电极板16的电位V2低的电位)的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜，因此，与实施方式一涉及的半导体装置的制造方法一样，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
此外，根据实施方式二涉及的半导体装置的制造方法，由于在向环状电极板18外加第一电极板14的电位V1和第二电极板16的电位V2之间的电位V3的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜，因此，通过把外加在环状电极板18的电位V3控制在适宜的电压，从而能够进一步控制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
在实施玻璃覆盖膜形成工序时，使用玻璃覆盖膜形成装置2(实施方式二涉及的玻璃覆盖膜形成装置2)。玻璃覆盖膜形成装置2是把实施方式一使用的玻璃覆盖膜形成装置1的电源装置20替换成向环状电极板18外加第一电极板14的电位V1和第二电极板16的电位V2之间的任意的电位V3的电源装置22。
实施方式三
实施方式三涉及的半导体装置的制造方法基本上包括与实施方式一涉及的半导体装置的制造方法相同的工序，但是，与实施方式一涉及的半导体装置的制造方法不同的地方是，制造平面型pn二极管的半导体装置。与此对应，如图7及图8所示，半导体晶片准备工序包括：在半导体晶片W的表面形成pn结露出部的工序；以及，为了覆盖该pn结露出部，在半导体晶片W的表面形成底层绝缘膜218的工序。
实施方式三涉及的半导体装置的制造方法如图7及图8所示，按照下列工序实施：“半导体晶片准备工序”，“玻璃覆盖膜形成工序”，“蚀刻工序”，“电极形成工序”及“半导体晶片切割工序”。下面，按照工序顺序，对实施方式三涉及的半导体装置的制造方法进行说明。
(a)半导体晶片准备工序
首先，准备在n+型半导体晶片210上层叠有n－型外延层212的半导体晶片(参照图7(a))。
接着，形成掩膜M1后，介于该掩膜M1，在n－型外延层212的表面规定的区域，采用离子注入法，导入p型杂质(例如，硼离子)。然后，通过热扩散形成p+型扩散层214(参照图7(b))。这时，在半导体晶片W的表面已经形成pn结露出部A。
接着，在除去掩膜M1的同时，形成掩膜M2后，介于该掩膜M2，在n－型外延层212的表面规定的区域，采用离子注入法，导入n型杂质(例如，砷离子)。然后，通过热扩散形成n+型扩散层216(参照图7(c))。
接着，除去掩膜M2后，通过采用干氧(Dry O2)的热氧化法，在n－型外延层212的表面(以及n+型硅基板210的反面)形成由硅氧化膜构成的底层绝缘膜218(参照图7(d))。
底层绝缘膜218的厚度在5nm～60nm的范围内(例如20nm)。底层绝缘膜218是把半导体晶片W投入扩散炉后，在900℃温度下流动氧气，处理10分钟形成的。底层绝缘膜218的厚度未达5nm时，有时不能获得降低BT耐量的效果；反之，底层绝缘膜218的厚度超过60nm时，在下一道玻璃覆盖膜形成工序，采用电泳法，有时不能形成玻璃覆盖膜。
(b)玻璃覆盖膜形成工序
接着，在底层绝缘膜218的表面，采用电泳法，形成与实施方式一相同的玻璃覆盖膜220，然后，通过烧成该玻璃覆盖膜220，使玻璃覆盖膜220致密化(参照图8(a))。
(c)蚀刻工序
接着，在玻璃覆盖膜220的表面形成掩膜M3后，进行玻璃覆盖膜220的蚀刻(参照图8(b))，然后，继续进行底层绝缘膜218的蚀刻(参照图8(c))，通过上述两次蚀刻，在n－型外延层212的表面规定的区域已经形成了底层绝缘膜218和玻璃覆盖膜220。
(d)电极形成工序
接着，除去掩膜M3后，在半导体晶片表面用玻璃覆盖膜220围起来的区域里形成阳极电极222，同时，在半导体晶片的反面形成阴极电极224。
(e)半导体晶片切割工序
接着，通过切割等，将半导体晶片切割，使半导体晶片片状化，从而制成半导体装置(平面型的pn二极管)200(参照图8(d))。
如上述工艺，就能够制造半导体装置(平面型的pn二极管)200。
下面，用图9来说明实施方式三涉及的半导体装置的制造方法的效果。在图9中，箭头表示玻璃微粒的流向。
在比较例3涉及的半导体装置的制造方法中，在半导体晶片表面不形成底层绝缘膜，而是在半导体晶片沟道的内面形成玻璃覆盖膜(参照图9(a))。此外，在比较例2涉及的半导体装置的制造方法中，半导体晶片表面形成底层绝缘膜后，在该底层绝缘膜上再形成玻璃覆盖膜。但是，与实施方式三涉及的半导体装置的制造方法不同，不设置环状电极板就形成玻璃覆盖膜(参照图9(b))。与此相反，在实施方式三涉及的半导体装置的制造方法中，是在设置了环状电极板的状态下，形成玻璃覆盖膜的(参照图9(c))。
在实施方式三涉及的半导体装置的制造方法中，由于环状电极板的作用，在半导体晶片外周部，朝着半导体晶片的径向外侧方向，以很陡的角度流动着的玻璃微粒的流向被矫正到朝着半导体晶片的玻璃覆盖膜形成预定面方向流动(参照图9(b)及图9(c)中的符号C表示的部分)。
综上所述，虽然实施方式三涉及的半导体装置的制造方法在制造平面型的pn二极管的半导体装置这点上，与实施方式一涉及的半导体装置的制造方法不同，但是，在环状电极板18和第二电极板16之间，设置半导体晶片W，向环状电极板18外加相对于第二电极板16的电位V2的偏向第一电极板14的电位V1的电位(比第二电极板16的电位V2低的电位)的状态下，从而在玻璃覆盖膜形成预定面形成玻璃覆盖膜，因此，在半导体晶片W外周部，能够把朝着半导体晶片W的径向外侧的玻璃微粒的流动矫正到朝着半导体晶片W的玻璃覆盖膜形成预定面方向流动(参照图9(b)及图9(c)中的符号C表示的部分)，其结果，根据实施方式三涉及的半导体装置的制造方法，与实施方式一涉及的半导体装置的制造方法相同，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
实施方式四
实施方式四涉及的半导体装置的制造方法基本上包括与实施方式一涉及的半导体装置的制造方法相同的工序，但是，在玻璃覆盖膜形成工序使用的玻璃微粒的成分上，与实施方式一涉及的半导体装置的制造方法不同。也就是说，在实施方式四涉及的半导体装置的制造方法中，在玻璃覆盖膜形成工序，取代由硼硅铅玻璃构成的玻璃微粒，采用由无铅玻璃构成的玻璃微粒。另外，与此相适应，第一电极板14外加正电位，第二电极板16外加负电位，同时，在向环状电极板18外加相对于第二电极板16的电位V2的偏向第一电极板14的电位V1的电位(比第二电极板16的电位V2高的电位)的状态下，从而在玻璃覆盖膜形成预定面形成玻璃覆盖膜。
综上所述，虽然实施方式四涉及的半导体装置的制造方法在玻璃覆盖膜形成工序使用的玻璃微粒的成分上，与实施方式一涉及的半导体装置的制造方法不同，但是，在环状电极板18和第二电极板16之间，设置半导体晶片W，在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(比第二电极板16的电位V2高的电位)的状态下，在玻璃覆盖膜形成预定面形成玻璃覆盖膜，因此，与实施方式一涉及的半导体装置的制造方法相同，即使在玻璃覆盖膜形成工序使用在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片，也可以抑制在半导体晶片外周部的玻璃微粒的覆盖效率的低下，因此，能够以高的生产效率，制造高可靠性的半导体装置。
此外，根据实施方式四涉及的半导体装置的制造方法，由于在玻璃覆盖膜形成工序，取代由硼硅铅玻璃构成的玻璃微粒，采用由无铅玻璃构成的玻璃微粒，因此，在烧成玻璃覆盖膜使之致密化的过程中，可以抑制半导体晶片和玻璃覆盖膜之间的边界面的气泡的发生，同时，能够获得可以稳定制造反向漏电流低的半导体装置的效果。
此外，在实施方式四涉及的半导体装置的制造方法中，作为由无铅玻璃构成的玻璃微粒，例如，如下的玻璃微粒，也就是说，至少在SiO2(二氧化硅)，Al2O3,B2O3(三氧化二硼)，ZnO,CaO,MgO以及BaO中间，至少含有两种碱土族金属氧化物，并且，把实质上不含有Pb、As、Sb、Li、Na、K的原料熔融后获得的融液制成的玻璃微粒。
作为所述玻璃微粒，适用的物质如下：SiO2(二氧化硅)的含有量在41.1mol％～61.1mol％的范围内；Al2O3的含有量在7.4mol％～17.4mol％的范围内；B2O3(三氧化二硼)的含有量在5.8mol％～15.8mol％的范围内；ZnO的含有量在3.0mol％～24.8mol％的范围内；碱土族金属氧化物的含有量在5.5mol％～15.5mol％的范围内；镍氧化物的含有量在0.01mol％～2.0mol％的范围内。此外，作为所述碱土族金属氧化物，适用的物质如下：CaO的含有量在2.8mol％～7.8mol％的范围内；MgO的含有量在1.1mol％～3.1mol％的范围内；BaO的含有量在1.7mol％～4.7mol％的范围内。
作为溶媒，例如，采用异丙醇和乙酸乙酯的混合溶媒添加硝酸。
在实施方式四涉及的半导体装置的制造方法中，在实施玻璃覆盖膜形成工序时，作为玻璃覆盖膜形成装置，使用在实施方式一使用的玻璃覆盖膜形成装置1。但是，作为在玻璃覆盖膜形成工序使用玻璃微粒，因为由无铅玻璃构成的玻璃微粒取代由硼硅铅玻璃构成的玻璃微粒，所以，如上所述，第一电极板14外加正电位，第二电极板16外加负电位，同时，在向环状电极板18外加相对于第二电极板16的电位V2的偏向第一电极板14的电位V1的电位(比第二电极板16的电位V2高的电位)的状态下，从而在玻璃覆盖膜形成预定面形成玻璃覆盖膜。
[试验例]
下面，根据试验例，更加具体地说明本发明。
本试验例是显示环状电极板效果的实施例。
1.配制试样：
(1)试样1
首先，使4英寸硅晶片的表面热氧化，从而在表面形成膜厚27nm的底层绝缘膜。接着，通过基本上与实施方式一所述的玻璃覆盖膜形成工序相同的玻璃覆盖膜形成工序，在所述硅晶片的底层绝缘膜上形成玻璃覆盖膜，把它作为试样1(实施例)。
(2)试样2
首先，使4英寸硅晶片的表面热氧化，从而在表面形成膜厚27nm的底层绝缘膜。接着，除了不设置环状电极板之外，其他通过与试样1相同的玻璃覆盖膜形成工序，在所述硅晶片的底层绝缘膜上形成玻璃覆盖膜，把它作为试样2(比较例)。
(3)试样3
除了形成膜厚45nm的底层绝缘膜之外，其他与试样1相同，制作试样，把它作为试样3(实施例)。
(4)试样4
除了形成膜厚45nm的底层绝缘膜之外，其他与试样2相同，制作试样，把它作为试样4(比较例)。
2.评价方法：
使用显微镜观察各个试样(试样1～4)的表面，通过测定在晶片的外周部未形成玻璃覆盖膜的区域的宽度(玻璃覆盖膜非形成区域宽度)，来评价环状电极板的效果。
3.评价结果：
图10是试样1和2的评价结果。图11是试样3和4的评价结果。此外，所述图中的符号B是玻璃覆盖膜非形成区域宽度。
如图10及图11表明的那样，能够确认：在设置环状电极板的状态下形成玻璃覆盖膜的试样(试样1及3)与不设置环状电极板形成玻璃覆盖膜的试样(试样2及4)相比，前者的晶片外周部的玻璃覆盖膜非形成区域宽度B很窄，玻璃覆盖膜一直形成到晶片的最外周附近。
上面，根据所述的实施方式，说明了本发明的半导体装置的制造方法以及玻璃覆盖膜形成装置，但是，本发明并不受此限，在不脱离所述内容要点的范围，能够实施，例如下面的变形也是可能的。
(1)在所述各个实施方式中，作为环状电极板18，采用具有比第二电极板16小的圆形外形形状的环状电极板，但是，本发明并不受此限。例如，如图12(a)所示，也可以采用具有比第二电极板16大的圆形外形形状的环状电极板(变形例1)。此外，如图12(b)所示，也可以采用具有比第二电极板16大的长方形外形形状的环状电极板(变形例2)。
(2)在所述实施方式一，作为第一电极板14和第二电极板16，分别采用负电极板和正电极板；在所述实施方式四，作为第一电极板14和第二电极板16，分别采用正电极板和负电极板，至于本发明的第一电极板14和第二电极板16的哪个处于负电极板或者正电极板，这要根据玻璃微粒，溶媒，添加电解质的种类以及组合，能够适宜决定。
(3)在所述实施方式一，在向环状电极板18外加与第一电极板14的电位V1相同电位的状态下，形成玻璃覆盖膜；在所述实施方式二，在向环状电极板18外加第一电极板14的电位V1和第二电极板16的电位V2之间的电位V3(比V1高若干的负电位)的状态下，形成玻璃覆盖膜，但是，本发明并不受此限。外加环状电极板18的电位范围并不受实施方式一以及实施方式二所述范围的限定。
作为第一电极板14和第二电极板16，分别采用负电极板和正电极板时，如图13(a)所示，也可以在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(例如，比第一电极板14的电位V1低的规定的电位；与第一电极板14的电位V1相同的电位；第一电极板14的电位V1和第二电极板16的电位V2之间的规定的电位(但是，与第二电极板16的电位V2相同的电位除外)的状态下，形成玻璃覆盖膜。
另一方面，作为第一电极板14和第二电极板16，分别采用正电极板和负电极板时，如图13(b)所示，也可以在向环状电极板18外加相对于第二电极板16的电位V2的偏向于第一电极板14的电位V1的电位(例如，比第一电极板14的电位V1高的规定的电位；与第一电极板14的电位V1相同的电位；第一电极板14的电位V1和第二电极板16的电位V2之间的规定的电位(但是，与第二电极板16的电位V2相同的电位除外)的状态下，形成玻璃覆盖膜。
(4)在所述实施方式三，在半导体晶片的表面已形成底层绝缘膜的整体上面形成玻璃覆盖膜后，对于玻璃覆盖膜形成区域以外的区域，采用蚀刻去掉这部分玻璃覆盖膜，但是，本发明并不受此限。例如，也可以与实施方式三一样，在半导体晶片的表面形成底层绝缘膜218(参照图7(a)～图7(d))，然后，在该底层绝缘膜218的表面的玻璃覆盖膜形成区域以外的区域形成掩膜M4后，介于该掩膜M4，在底层绝缘膜218的表面形成玻璃覆盖膜(参照变形例3，图14(a)～图14(d))。
(5)在所述实施方式中，作为半导体晶片，都使用硅半导体晶片，但是，本发明并不受此限。例如，也可以使用由SiC，GaN，GaO等构成的半导体晶片。
符号说明
1，2，9…玻璃覆盖膜形成装置，10…槽，12…悬浊液，14…第一电极板，16…第二电极板，18…环状电极板，20，22…电源装置，100，200，202，900…半导体装置，110，910…n－型半导体晶片，112，912…p+型扩散层，114，914…n+型扩散层，116，118，916，918…氧化膜，120，920…沟道，121，218…底层绝缘膜，124，220，924…玻璃覆盖膜，126，926…光刻胶，130，930…镀镍电极膜形成部位，132，932…粗化区域，134，934…阳极电极，136，936…阴极电极，210…n+型半导体晶片，212…n－型外延层，214…p+型扩散层，216…n+型扩散层，222…阳极电极，224…阴极电极，B…玻璃覆盖膜非形成区域宽度，M1，M2，M3，M4…掩膜，V1…第一电极板的电位，V2…第二电极板的电位，V3…外加环状电极板的电位。

Claims (9)

1.一种半导体装置的制造方法，其特征，包括：
半导体晶片准备工序，准备在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片；以及
玻璃覆盖膜形成工序，在储留有使玻璃微粒悬浊在溶媒里的悬浊液的槽的内部，将第一电极板与第二电极板在和所述悬浊液浸渍的状态下对向设置，同时，在所述第一电极板和所述第二电极板之间以所述玻璃覆盖膜形成预定面朝向所述第一电极板的方向配置所述半导体晶片，在此状态下，采用电泳法在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜，
其中，在所述玻璃覆盖膜形成工序中，在所述第一电极板和所述第二电极板之间设置具有开口的直径小于所述半导体晶片的直径的环状电极板，同时，在所述环状电极板和所述第二电极板之间设置所述半导体晶片，在向所述环状电极板外加比所述第二电极板的电位更偏向于所述第一电极板的电位一侧的电位的状态下在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，在向所述环状电极板外加与所述第一电极板相同的电位的状态下，在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，在向所述环状电极板外加所述第一电极板与所述第二电极板之间的电位的状态下，在所述玻璃覆盖膜形成预定面形成玻璃覆盖膜。
4.根据权利要求1～3任意一项所述的半导体装置的制造方法，其特征在于：
其中，把所述半导体晶片的直径作为D1(mm)，把所述环状电极板的开口的直径作为D2(mm)时，D2的设定值要满足“D1(mm)－50mm≦D2(mm)≦D1(mm)－1mm”的关系。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
其中，所述环状电极板具有将满足“D1(mm)≦D3(mm)”关系的直径D3(mm)的假想圆内裹的外形形状。
6.根据权利要求1～3任意一项所述的半导体装置的制造方法，其特征在于：
其中，所述半导体晶片准备工序包括：
准备具有主面平行PN结的半导体晶片的工序；
从所述半导体晶片的一侧的表面形成深度超过所述PN结的沟道，从而在所述沟道的内面形成PN结露出部的工序；以及
在所述沟道的内面形成覆盖所述PN结露出部的所述底层绝缘膜的工序。
7.根据权利要求1～3任意一项所述的半导体装置的制造方法，其特征在于；
其中，所述半导体晶片准备工序包括：
在半导体晶片表面形成PN结露出部的工序；以及
在所述半导体晶片表面形成覆盖所述PN结露出部的所述底层绝缘膜的工序。
8.根据权利要求1～3任意一项所述的半导体装置的制造方法，其特征在于：
其中，所述底层绝缘膜的膜厚在5nm～60nm的范围内。
9.一种玻璃覆盖膜形成装置，用于在玻璃覆盖膜形成预定面已形成底层绝缘膜的半导体晶片的表面采用电泳法形成玻璃覆盖膜，
其特征在于，包括：
槽，用于储留使玻璃微粒悬浊在溶媒里的悬浊液；
第一电极板和第二电极板，以相互对向的状态设置在所述槽内；
环状电极板，设置于所述第一电极板和所述第二电极板之间，并且具有比所述半导体晶片的直径更小的开口；
半导体晶片设置夹具，用于把半导体晶片设置在所述环状电极板和所述第二电极板之间的预定位置；以及
电源装置，向所述第一电极板、所述第二电极板以及所述环状电极板外加电位，所述外加的电位为向所述环状电极板外加比所述第二电极板的电位更偏向于所述第一电极板电位一侧的电位。
CN201480075169.1A 2014-11-13 2014-11-13 半导体装置的制造方法以及玻璃覆盖膜形成装置 Active CN105981141B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/080041 WO2016075787A1 (ja) 2014-11-13 2014-11-13 半導体装置の製造方法及びガラス被膜形成装置

Publications (2)

Publication Number Publication Date
CN105981141A CN105981141A (zh) 2016-09-28
CN105981141B true CN105981141B (zh) 2018-09-18

Family

ID=55953900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480075169.1A Active CN105981141B (zh) 2014-11-13 2014-11-13 半导体装置的制造方法以及玻璃覆盖膜形成装置

Country Status (7)

Country Link
US (1) US9978882B2 (zh)
JP (1) JP6029771B2 (zh)
KR (1) KR101851884B1 (zh)
CN (1) CN105981141B (zh)
DE (1) DE112014005031B4 (zh)
TW (1) TWI584381B (zh)
WO (1) WO2016075787A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10295979B2 (en) * 2015-09-15 2019-05-21 Applied Materials, Inc. Scheduling in manufacturing environments
CN106129107B (zh) * 2016-07-01 2019-07-09 电子科技大学 半导体结构、半导体组件及功率半导体器件
JP6396598B1 (ja) * 2017-04-19 2018-09-26 新電元工業株式会社 半導体装置の製造方法
CN109037363B (zh) 2018-07-24 2024-07-26 浙江爱旭太阳能科技有限公司 具有防断栅功能的晶硅太阳能电池的正电极
JP1660178S (zh) 2019-10-25 2020-05-25
JP1660179S (zh) 2019-10-25 2020-05-25
JP1660063S (zh) 2019-10-25 2020-05-25
JP1660180S (zh) 2019-10-25 2020-05-25

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN104254907A (zh) * 2013-03-29 2014-12-31 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114238A (en) * 1981-01-07 1982-07-16 Toshiba Corp Manufacture of semiconductor device
JPS5832421A (ja) * 1981-08-20 1983-02-25 Nec Corp 半導体装置の製造方法
JPS6331125A (ja) * 1986-07-25 1988-02-09 Toshiba Components Kk 半導体装置の製造方法
JPH02163938A (ja) 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
USRE37749E1 (en) * 1990-08-01 2002-06-18 Jaime Poris Electrodeposition apparatus with virtual anode
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH08222558A (ja) * 1995-02-10 1996-08-30 Fuji Electric Co Ltd 半導体素子の製造方法
EP0988112B1 (en) * 1997-06-20 2010-04-14 New York University Electrospraying solutions of substances for mass fabrication of chips and libraries
US6159354A (en) * 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6156167A (en) * 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
US6126798A (en) * 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
FR2776538B1 (fr) * 1998-03-27 2000-07-21 Centre Nat Rech Scient Moyens de pulverisation electrohydrodynamique
US6331208B1 (en) * 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
JP2000164905A (ja) * 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
US6077405A (en) * 1998-10-28 2000-06-20 International Business Machines Corporation Method and apparatus for making electrical contact to a substrate during electroplating
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6562204B1 (en) * 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US8475636B2 (en) * 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
JP3379755B2 (ja) * 2000-05-24 2003-02-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属めっき装置
US6669833B2 (en) * 2000-10-30 2003-12-30 International Business Machines Corporation Process and apparatus for electroplating microscopic features uniformly across a large substrate
US6576488B2 (en) * 2001-06-11 2003-06-10 Lumileds Lighting U.S., Llc Using electrophoresis to produce a conformally coated phosphor-converted light emitting semiconductor
KR101027489B1 (ko) * 2002-07-18 2011-04-06 가부시키가이샤 에바라 세이사꾸쇼 도금장치 및 도금방법
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
US6890413B2 (en) * 2002-12-11 2005-05-10 International Business Machines Corporation Method and apparatus for controlling local current to achieve uniform plating thickness
US20060141157A1 (en) * 2003-05-27 2006-06-29 Masahiko Sekimoto Plating apparatus and plating method
US7445697B2 (en) * 2003-10-22 2008-11-04 Nexx Systems, Inc. Method and apparatus for fluid processing a workpiece
US7727366B2 (en) * 2003-10-22 2010-06-01 Nexx Systems, Inc. Balancing pressure to improve a fluid seal
JPWO2006067966A1 (ja) * 2004-12-20 2008-06-12 コニカミノルタホールディングス株式会社 液体吐出ヘッド、液体吐出装置および液体吐出方法
US8177944B2 (en) * 2007-12-04 2012-05-15 Ebara Corporation Plating apparatus and plating method
US8342120B2 (en) * 2008-03-14 2013-01-01 The Board Of Trustees Of The University Of Illinois Apparatuses and methods for applying one or more materials on one or more substrates
JP5238556B2 (ja) * 2009-03-10 2013-07-17 東京エレクトロン株式会社 基板処理方法
JP5683139B2 (ja) * 2009-06-23 2015-03-11 新電元工業株式会社 半導体装置およびその製造方法
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
US9333724B2 (en) * 2010-07-28 2016-05-10 Nippon Electric Glass Co., Ltd. Glass film laminate
US9062388B2 (en) * 2010-08-19 2015-06-23 International Business Machines Corporation Method and apparatus for controlling and monitoring the potential
US8784618B2 (en) * 2010-08-19 2014-07-22 International Business Machines Corporation Working electrode design for electrochemical processing of electronic components
CN102781861B (zh) 2011-05-26 2016-07-06 新电元工业株式会社 半导体接合保护用玻璃合成物、半导体装置及其制造方法
CN103748667B (zh) * 2011-08-29 2016-09-14 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法及半导体装置
EP2849213B1 (en) * 2012-05-08 2017-04-19 Shindengen Electric Manufacturing Co. Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
DE102012208900A1 (de) * 2012-05-25 2013-11-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen optoelektronischer Bauelemente und Vorrichtung zum Herstellen optoelektronischer Bauelemente

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103518254A (zh) * 2012-05-08 2014-01-15 新电元工业株式会社 半导体装置的制造方法以及半导体装置
CN104254907A (zh) * 2013-03-29 2014-12-31 新电元工业株式会社 半导体接合保护用玻璃复合物、半导体装置的制造方法以及半导体装置

Also Published As

Publication number Publication date
DE112014005031B4 (de) 2019-04-25
KR101851884B1 (ko) 2018-04-24
TWI584381B (zh) 2017-05-21
JPWO2016075787A1 (ja) 2017-04-27
US20160322512A1 (en) 2016-11-03
CN105981141A (zh) 2016-09-28
DE112014005031T5 (de) 2016-08-11
WO2016075787A1 (ja) 2016-05-19
US9978882B2 (en) 2018-05-22
TW201622010A (zh) 2016-06-16
JP6029771B2 (ja) 2016-11-24
KR20160075562A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105981141B (zh) 半导体装置的制造方法以及玻璃覆盖膜形成装置
US9455231B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
CN111293200A (zh) Led高压芯片及其制备方法、隔离槽的制作方法
CN107533976B (zh) 半导体装置的制造方法以及抗蚀玻璃
WO2020220666A1 (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN110060934B (zh) 一种四颗二极管集成芯片的制造工艺
CN104377129B (zh) 一种1.3万伏以上超高压、快恢复玻璃封装二极管的制作方法
CN106133922B (zh) 太阳能电池的制造方法以及太阳能电池
JP6396598B1 (ja) 半導体装置の製造方法
CN105932070A (zh) 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺
CN108735795A (zh) （0001）面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
CN203774332U (zh) 一种igbt芯片
JP6235190B1 (ja) 半導体装置の製造方法
CN110112130A (zh) 一种新型四颗二极管集成芯片的制造工艺
CN105576032B (zh) SiC MOSFET器件单元及其制造方法
JP5047596B2 (ja) ショットキバリア半導体装置
CN104934470A (zh) 一种igbt芯片及其制造方法
CN209981220U (zh) 双曲率台面晶闸管
CN103928322B (zh) 穿通型碳化硅绝缘栅双极型晶体管的制备方法
CN104681633B (zh) 具备低漏电高耐压终端结构的台面二极管及其制备方法
CN206340552U (zh) 一种低温升高气密性肖特基二极管
CN207250522U (zh) 一种逆向阻断型igbt
CN101582380B (zh) 高压晶闸管及其制造方法
CN110061067A (zh) 一种可并联组合的整流二极管芯片的制造工艺
CN112967927B (zh) 一种具有稳定击穿电压的稳压二极管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant