TW201601205A - 自單粒化晶粒側壁移除殘留物 - Google Patents

自單粒化晶粒側壁移除殘留物 Download PDF

Info

Publication number
TW201601205A
TW201601205A TW104110959A TW104110959A TW201601205A TW 201601205 A TW201601205 A TW 201601205A TW 104110959 A TW104110959 A TW 104110959A TW 104110959 A TW104110959 A TW 104110959A TW 201601205 A TW201601205 A TW 201601205A
Authority
TW
Taiwan
Prior art keywords
mask
semiconductor wafer
plasma
cleaning process
integrated circuits
Prior art date
Application number
TW104110959A
Other languages
English (en)
Other versions
TWI660413B (zh
Inventor
類維生
庫瑪普拉罕
帕帕那詹姆士Ｓ
庫默亞傑
伊頓貝德
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201601205A publication Critical patent/TW201601205A/zh
Application granted granted Critical
Publication of TWI660413B publication Critical patent/TWI660413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)

Abstract

茲描述切割半導體晶圓的方法，每一晶圓具有複數個積體電路。在一實例中，切割具複數個積體電路的半導體晶圓的方法涉及在半導體晶圓上面形成遮罩，遮罩包括覆蓋及保護積體電路的層。方法亦涉及利用雷射劃線製程圖案化遮罩，以於遮罩中提供間隙，間隙露出積體電路間的半導體晶圓區域。方法亦涉及經由遮罩中的間隙電漿蝕刻半導體晶圓，以單粒化積體電路。方法亦涉及在電漿蝕刻半導體晶圓後，自單粒化積體電路的側壁移除蝕刻殘留物。

Description

自單粒化晶粒側壁移除殘留物 【交互參照之相關申請案】
本申請案主張西元2014年4月4日申請的美國臨時專利申請案第61/975,599號的權益，該美國臨時專利申請案全文內容以引用方式併入本文中。
本發明的實施例係關於半導體處理領域，且特別係關於切割半導體晶圓的方法，每一晶圓具有複數個積體電路於上。
在半導體晶圓處理中，積體電路形成在由矽或其他半導體材料組成的晶圓(亦稱作基板)上。通常，各種半導體、導體或絕緣材料層用於形成積體電路。利用各種已知製程來摻雜、沉積及蝕刻該等材料，以形成積體電路。各晶圓經處理而形成大量含有積體電路的個別區域，此稱為晶粒。
在積體電路形成製程後，「切割」晶圓，以將個別晶粒彼此分開供封裝或以未封裝形式用於較大電路內。兩種主要晶圓切割技術為劃線及鋸切。採行劃線時，鑽石尖端劃 片沿著預成形刻劃線移動越過晶圓表面。該等刻劃線沿著晶粒的間隔延伸。該等間隔一般稱作「切割道」。鑽石劃片沿著切割道在晶圓表面形成淺劃痕。如利用輥施加壓力後，晶圓即沿著刻劃線分開。晶圓中的裂縫依循晶圓基板的晶格結構而行。劃線可用於厚度約10密耳(千分之一吋)或以下的晶圓。對較厚晶圓而言，鋸切係目前較佳的切割方法。
採行鋸切時，每分鐘高轉速旋轉的鑽石尖端鋸子接觸晶圓表面及沿著切割道鋸切晶圓。晶圓裝設在支撐構件上，例如延展整個膜框的黏著膜，鋸子反覆用於垂直與水平切割道。採行劃線或鋸切的問題在於碎片和鑿孔會沿著晶粒的斷裂邊緣形成。此外，裂痕會形成及從晶粒邊緣傳播到基板內，導致積體電路無效。碎裂和破裂在劃線方面尤其嚴重，因為在晶體結構的<110>方向上，方形或矩形晶粒只有一側可被劃線。是以劈開晶粒另一側將產生鋸齒狀分離線。由於碎裂和破裂，晶圓上的晶粒間需有額外間距，以免破壞積體電路，例如使碎片和裂痕與實際積體電路保持距離。因應間距要求，標準尺寸晶圓上無法形成許多晶粒，以致浪費了用於電路的晶圓地產(real estate)。使用鋸子加劇了半導體晶圓上的地產浪費。鋸刀厚度為約15微米。故為確保鋸切周圍的破裂和其他破壞不會損害積體電路，各晶粒的電路往往需分開300至500微米。另外，切割後，需實質清洗各晶粒，以移除鋸切製程產生的微粒和其他污染物。
亦可採行電漿切割，但電漿切割也有所限制。例如，阻礙電漿切割實施的一限制為成本。用於圖案化光阻的標準 微影操作將致使實施成本過高。可能阻礙電漿切割實施的另一限制為沿著切割道切割時，電漿處理常用金屬(例如銅)會造成生產問題或產量限制。
本發明的實施例包括切割半導體晶圓的方法，每一晶圓具有複數個積體電路於上。
在一實施例中，切割具複數個積體電路的半導體晶圓的方法涉及在半導體晶圓上面形成遮罩，遮罩包括覆蓋及保護積體電路的層。方法亦涉及利用雷射劃線製程圖案化遮罩，以於遮罩中提供間隙，間隙露出積體電路間的半導體晶圓區域。方法亦涉及經由遮罩中的間隙電漿蝕刻半導體晶圓，以單粒化積體電路。方法亦涉及在電漿蝕刻半導體晶圓後，自單粒化積體電路的側壁移除蝕刻殘留物。
在另一實施例中，用於切割具複數個積體電路的半導體晶圓的系統包括工作介面。雷射劃線設備耦接工作介面且包括雷射。第一電漿蝕刻腔室耦接工作介面。第一電漿蝕刻腔室配置以進行深矽電漿蝕刻操作。第二電漿蝕刻腔室耦接工作介面。第二電漿蝕刻腔室配置以進行蝕刻殘留物移除操作。
在又一實施例中，切割具複數個積體電路的半導體晶圓的方法涉及提供半導體晶圓，半導體晶圓具有遮罩設置於上，遮罩包括覆蓋及保護積體電路的層。方法亦涉及利用雷射劃線製程圖案化遮罩，以於遮罩中提供間隙，間隙露出積體電路間的半導體晶圓區域。方法亦涉及經由遮罩中的間 隙電漿蝕刻半導體晶圓，以單粒化積體電路。方法亦涉及在電漿蝕刻半導體晶圓後，自單粒化積體電路的側壁移除蝕刻殘留物。
102‧‧‧帶框
104‧‧‧支撐帶
106‧‧‧晶圓
108‧‧‧晶粒
110‧‧‧側壁
202、204‧‧‧層
300‧‧‧晶圓
302‧‧‧區域
304、306‧‧‧切割道
400‧‧‧遮罩
402、404‧‧‧間隙
406‧‧‧區域
500‧‧‧流程圖
502、504、506、508‧‧‧操作
602‧‧‧遮罩
604‧‧‧晶圓/基板
606‧‧‧積體電路
607‧‧‧切割道
608‧‧‧圖案化遮罩
610‧‧‧間隙
612‧‧‧溝槽
700A-C‧‧‧通孔
702A-C‧‧‧破壞
800‧‧‧切割道
802‧‧‧頂部
804、818‧‧‧二氧化矽層
806、810、814‧‧‧蝕刻終止層
808、812‧‧‧低K介電層
816‧‧‧USG層
820‧‧‧遮罩層
822‧‧‧金屬化層
900‧‧‧作圖
902‧‧‧結晶矽
904‧‧‧銅
906‧‧‧結晶二氧化矽
908‧‧‧無定形二氧化矽
1000‧‧‧方程式
1102‧‧‧遮罩層
1104‧‧‧裝置層
1106‧‧‧基板
1108‧‧‧晶粒附接膜
1110‧‧‧背襯帶
1112‧‧‧雷射劃線製程
1114‧‧‧溝槽
1116‧‧‧電漿蝕刻製程
1200‧‧‧製程工具
1202‧‧‧工作介面
1204‧‧‧負載鎖定室
1206‧‧‧叢集工具
1208‧‧‧電漿蝕刻腔室
1210‧‧‧雷射劃線設備
1212‧‧‧沉積腔室
1214‧‧‧溼潤/乾燥站
1300‧‧‧電腦系統
1302‧‧‧處理器
1304、1306、1318‧‧‧記憶體
1308‧‧‧網路介面裝置
1310‧‧‧視訊顯示單元
1312‧‧‧文數輸入裝置
1314‧‧‧游標控制裝置
1316‧‧‧訊號產生裝置
1320‧‧‧網路
1322‧‧‧軟體
1326‧‧‧邏輯
1330‧‧‧匯流排
1332‧‧‧電腦可存取儲存媒體
第1圖圖示根據本發明一實施例，切割半導體晶圓的傾斜俯視圖和三個單粒化晶粒的對應放大圖，半導體晶圓裝設在基板載具上。
第2圖圖示根據本發明一實施例，第1圖的部分單粒化晶粒截面圖，該圖圖示在電漿蝕刻單粒化期間形成的側壁殘留物。
第3圖圖示根據本發明一實施例，待切割半導體晶圓的頂部平面。
第4圖圖示根據本發明一實施例，待切割半導體晶圓的頂部平面，半導體晶圓具有切割遮罩形成於上。
第5圖係根據本發明一實施例，切割半導體晶圓的方法操作流程圖，半導體晶圓包括複數個積體電路。
第6A圖圖示根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第5圖流程圖的操作502時，包括複數個積體電路的半導體晶圓截面圖。
第6B圖圖示根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第5圖流程圖的操作504時，包括複數個積體電路的半導體晶圓截面圖。
第6C圖圖示根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應第5圖流程圖的操作506、508時， 包括複數個積體電路的半導體晶圓截面圖。
第7圖圖示根據本發明一實施例，使用飛秒範圍的雷射脈衝對照較長脈衝時間的作用。
第8圖圖示根據本發明一實施例，可用於半導體晶圓或基板的切割道區域的材料堆疊截面圖。
第9圖包括根據本發明一實施例，結晶矽(c-Si)、銅(Cu)、結晶二氧化矽(c-SiO2)和無定形二氧化矽(a-SiO2)的吸收係數隨光子能變化作圖。
第10圖係顯示特定雷射的雷射強度為雷射脈衝能量、雷射脈衝寬度和雷射光束半徑的函數關係的方程式。
第11A圖至第11D圖圖示根據本發明一實施例，切割半導體晶圓的方法的各種操作截面圖。
第12圖圖示根據本發明一實施例，用於雷射及電漿切割晶圓或基板的工具佈局方塊圖。
第13圖圖示根據本發明一實施例的示例性電腦系統方塊圖。
茲描述切割半導體晶圓的方法，每一晶圓具有複數個積體電路於上。在以下說明中提出許多特定細節，例如雷射劃線、蝕穿和電漿蝕刻條件與材料體系，以對本發明實施例有更徹底的瞭解。熟諳此技術者將明白，本發明實施例可不依該等特定細節實踐。在其他情況下，並不詳述諸如積體電路製造等已知態樣，以免讓本發明實施例變得晦澀難懂。另外，應理解圖式所示各種實施例為代表性說明，故未必按 比例繪製。
涉及初始雷射劃線與後續電漿蝕刻的混合式晶圓或基板切割製程加上遮罩電漿處理操作可用於晶粒單粒化。雷射劃線製程可用於乾淨地移除遮罩層、有機與無機介電層和裝置層。接著在暴露或部分蝕刻晶圓或基板後，即可終止雷射蝕刻製程。切割製程的電漿蝕刻部分接著可用於蝕穿晶圓或基板塊體，例如蝕穿單晶矽塊體，以產生晶粒或晶片單粒化或切割。更特別地，一或更多實施例係針對自單粒化晶粒側壁(例如單粒化裝置試件)移除聚合物與電漿氣體殘留物。
為提供背景，在單粒化晶粒的封裝製程流程中，特別係多個薄晶粒堆疊在一起的先進三維(3D)封裝應用，聚合物系底膠材料通常施用於不同層的間隙之間，包括印刷電路板(PCB)基板(例如倒裝晶片基板)與晶粒或晶粒與晶粒間，以提供機械支撐、電氣隔離或鈍化及改善堆疊晶粒/晶片的可靠度。傳統上，底膠材料係呈液體供應及施用於堆疊結構邊緣(PCB至晶粒及/或晶粒至晶粒)，在此液體透過毛細潤濕作用而吸入間隙。
就3D封裝應用而言，晶粒厚度通常小於100微米且往往小於50微米，PCB基板至晶粒或晶粒至晶粒間的間隙通常限制在10-30微米。根據所述實施例，發現上述毛細潤濕作用會受晶粒側壁潔淨度等其他因素影響。特別地，在一或更多SF6、CF4或C4F8基電漿切割製程後殘留在晶粒側壁上的氟(F)污染物將導致毛細潤濕作用明顯降低。
根據所述實施例，就混合式雷射劃線與電漿蝕刻切 割製程而言，待切割基板通常係裝設於帶框的薄化矽(Si)晶圓。基板可塗覆上水溶性乾蝕刻光阻膜或其他適合遮罩層。雷射劃線用於移除晶粒間切割道區的遮罩層，接著以電漿蝕刻製程單粒化晶粒。最後清洗製程用於移除覆蓋單粒化晶粒的大塊遮罩層。混合式切割方案在晶粒強度、晶粒拾取產率(例如單粒化後，需自帶框拾取或移除個別晶粒)和單粒化晶粒碎裂方面明顯優於習知鋸子或刀片切割。
在混合式方式中，雷射與電漿蝕刻製程(例如Bosch Si蝕刻製程)用於切割矽晶圓上的成品晶粒。第1圖圖示根據本發明一實施例，切割半導體晶圓的傾斜俯視圖和三個單粒化晶粒的對應放大圖，半導體晶圓裝設在基板載具上。參照第1圖，基板載具包括帶框102和支撐帶104。晶圓106裝設在支撐帶104上。晶圓106經混合式雷射與蝕刻切割方式處理而提供單粒化晶粒108。第1圖的放大圖圖示三個單粒化晶粒108。單粒化晶粒108具有露出側壁110。
再次參照第1圖，在一實施例中，在電漿蝕刻製程期間，聚合物和蝕刻氣體殘留物留在個別晶粒的側壁上。殘留物一般主要由碳(C)、氟(F)和氧(O)組成。第2圖圖示根據本發明一實施例，第1圖的部分單粒化晶粒截面圖，該圖圖示在電漿蝕刻單粒化期間形成的側壁殘留物。參照第2圖，部分單粒化晶粒108具有側壁110且蝕刻殘留物形成於上。在一實施例中，蝕刻殘留物包括CxFy外層202(其中x和y代表任何適合的化學計量比)。蝕刻殘留物亦可包括Si-F下層204。
由於切割晶粒108的側壁110上存有殘留物(例如層202及/或204)，在一實施例中，封裝時施用的底膠材料填充堆疊晶粒的間隙將比鋸子/刀片單粒化晶粒慢。在一些例子中，即使使用額外的底膠材料(例如相較於鋸子或刀片切割的底膠量)也無法阻止在底膠層中形成介電氣袋或孔隙。根據所述一或更多實施例，為避免後續施用底膠材料相關課題，乃施行電漿清洗製程，以移除或降低單粒化晶粒108的蝕刻側壁110上的氟(F)系殘留物濃度。在一特定實施例中，自晶粒108的側壁110移除F系殘留物的電漿清洗製程涉及個別或結合(a)只利用O2電漿清洗、(b)只利用Ar/O2電漿清洗、(c)使用還原化學品，例如形成氣體(H2/N2)電漿清洗、(d)Ar/O2/SF6電漿清洗、(e)結合乾式與溼式清洗製程、(f)CF4/SF6電漿清洗製程或(g)一或更多製程(a)-(f)的組合物。在一實施例中，電漿清洗如同在單粒化用電漿蝕刻腔室中原位後處理進行。在另一實施例中，電漿清洗係在不同於單粒化用電漿蝕刻腔室的蝕刻腔室中進行。在一實施例中，儘管未侷限於理論，應理解二屑層會形成於側壁：外層係「膨鬆」的特夫綸(Teflon)層，內層則與Si基板接合且包括Si-O-F-C型連結(例如F摻雜之SiO2般)層。在此一實施例中，移除外層可使F濃度從約10%降至約2%，F濃度進一步降至如1%以下需要本文所述附加清洗。
為提供廣泛背景，習知晶圓切割方式包括應用純粹機械分離的鑽石鋸切、初始雷射劃線及後續鑽石鋸切或奈秒或皮秒雷射切割。就薄晶圓或基板單粒化而言，例如50微米 厚矽塊單粒化，習知方式的處理品質不佳。從薄晶圓或基板單粒化所面臨的一些挑戰包括微裂形成或不同層脫層、無機介電層碎裂、固持嚴格的切口寬度控制或精確的剝蝕深度控制。本發明的實施例包括混合式雷射劃線與電漿蝕刻晶粒單粒化方式，此有利於克服上述一或更多挑戰。
根據本發明一實施例，雷射劃線與電漿蝕刻結合用於將半導體晶圓切割成個別化或單粒化積體電路。在一實施例中，飛秒基雷射劃線若非全然、基本上也用作非熱製程。例如，飛秒基雷射劃線可在無或可忽略熱破壞區的情況下定位。在一實施例中，所述方式用於單粒化具極低k膜的積體電路。採行習知切割時，需配合此低k膜減慢鋸切。另外，半導體晶圓現在切割前通常會薄化。故在一實施例中，結合遮罩圖案化與以飛秒基雷射局部晶圓劃線、然後電漿蝕刻處理現已可行。在一實施例中，利用雷射直接寫入不需光阻層微影圖案化操作，且可以很低的成本施行。在一實施例中，貫孔型矽蝕刻用於在電漿蝕刻環境中完成切割製程。
故在本發明的一態樣中，雷射劃線與電漿蝕刻結合用於將半導體晶圓切割成單粒化積體電路。第3圖圖示根據本發明一實施例，待切割半導體晶圓的頂部平面。第4圖圖示根據本發明一實施例，待切割半導體晶圓的頂部平面，半導體晶圓具有切割遮罩形成於上。
參照第3圖，半導體晶圓300具有複數個區域302，區域302包括積體電路。區域302由垂直切割道304和水平切割道306分開。切割道304、306係不含積體電路的半導體 晶圓區域且設計為沿此切割晶圓的位置。本發明的一些實施例涉及結合使用雷射劃線與電漿蝕刻技術，以沿著切割道切割溝槽而貫穿半導體晶圓，使晶圓分離成個別晶片或晶粒。因雷射劃線與電漿蝕刻製程均與晶體結構位向無關，故待切割半導體晶圓的晶體結構對完成垂直溝槽貫穿晶圓來說無關緊要。
參照第4圖，半導體晶圓300具有遮罩400設置於半導體晶圓300上。利用雷射劃線製程圖案化遮罩400和也許部分半導體晶圓300，以沿著切割道304、306定義位置(例如間隙402、404)，在此將切割半導體晶圓300。半導體晶圓300的積體電路區域被遮罩400覆蓋及保護。遮罩400的區域406經定位使得在後續蝕刻製程期間，積體電路不會遭蝕刻製程降解。水平間隙404和垂直間隙402形成於區域406間而定義將於蝕刻製程期間蝕刻的區域供最後切割半導體晶圓300。根據所述實施例，在電漿蝕刻以單粒化個別積體電路302後，進行殘留物清洗操作。
第5圖係根據本發明一實施例，切割半導體晶圓的方法操作流程圖500，半導體晶圓包括複數個積體電路。第6A圖至第6C圖圖示根據本發明一實施例，在進行切割半導體晶圓的方法期間，對應流程圖500的操作時，包括複數個積體電路的半導體晶圓截面圖。
參照流程圖500的操作502和對應第6A圖，遮罩602形成在半導體晶圓或基板604上面。遮罩602由覆蓋及保護積體電路606的層組成，積體電路606形成於半導體晶圓 604的表面。遮罩602亦覆蓋形成於各積體電路606間的中介切割道607。
根據本發明一實施例，形成遮罩602涉及形成層，例如光阻層或I-線(I-line)圖案化層，但不以此為限。例如，諸如光阻層的聚合物層可由適用微影製程的材料組成。在一實施例中，光阻層由正光阻材料組成，例如248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外線(EUV)光阻或具重氮萘醌敏化劑的酚醛樹脂基質，但不以此為限。在另一實施例中，光阻層由負光阻材料組成，例如聚順異戊二烯和聚桂皮酸乙烯酯，但不以此為限。
在另一實施例中，形成遮罩602涉及形成以電漿沉積製程沉積的層。例如，在此一實施例中，遮罩602由電漿沉積特夫綸或類特夫綸(聚合CF2)層組成。在一特定實施例中，聚合CF2層以涉及C4F8氣體的電漿沉積製程沉積。
在又一實施例中，形成遮罩602涉及形成水溶性遮罩層。在一實施例中，水溶性遮罩層很快溶於水性介質。例如，在一實施例中，水溶性遮罩層由可溶於一或更多的鹼性溶液、酸性溶液或去離子水的材料組成。在一實施例中，水溶性遮罩層經加熱後仍維持其水溶性，例如加熱達約50℃至160℃。例如，在一實施例中，水溶性遮罩層可溶於水溶液，然後暴露在用於雷射與電漿蝕刻單粒化製程的腔室條件下。在一實施例中，水溶性遮罩層由諸如聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亞胺或聚環氧乙烷等材料組成，但不以此為限。在一特定實施例中，水溶性遮罩層於水 溶液中的蝕刻速率為約1至15微米/分鐘，更特別為約1.3微米/分鐘。
在再一實施例中，形成遮罩602涉及形成UV可固化遮罩層。在一實施例中，遮罩層具UV光易感性，此將使UV可固化層的黏著性降低至少約80%。在此一實施例中，UV層由聚氯乙烯或丙烯酸系材料組成。在一實施例中，UV可固化層由黏著性在曝照UV光後即會減弱的材料或材料堆疊組成。在一實施例中，UV可固化黏著膜係對約365nm UV光感光。在此一實施例中，此感光性能使用LED光進行固化。
在一實施例中，半導體晶圓或基板604由適合承受製造製程且供半導體處理層適當放置於上的材料組成。例如，在一實施例中，半導體晶圓或基板604由IV族系材料組成，例如結晶矽、鍺或矽/鍺，但不以此為限。在一特定實施例中，提供半導體晶圓604包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜雜質原子。在另一實施例中，半導體晶圓或基板604由III-V材料組成，例如用於製造發光二極體(LED)的III-V材料基板。
在一實施例中，半導體晶圓或基板604上或內已設置半導體裝置陣列做為部分積體電路606。半導體裝置實例包括記憶裝置或製造於矽基板且包圍在介電層中的互補式金氧半導體(CMOS)電晶體，但不以此為限。複數個金屬內連線可形成在裝置或電晶體上和周圍介電層中，及可用於電氣耦接裝置或電晶體而形成積體電路606。構成切割道607的材料可類似或和用於形成積體電路606的材料一樣。例如，切割 道607可由介電材料層、半導體材料層和金屬化層組成。在一實施例中，一或更多切割道607包括測試裝置，測試裝置類似積體電路606的實際裝置。
在一實施例中，進行遮罩電漿處理，以改善遮罩耐蝕性。在此一實施例中，電漿處理製程係在利用雷射劃線製程圖案化遮罩602(此如以下第6B圖所示)前進行。即，在第6A圖及第6B圖所示製程間進行電漿處理製程。然在此另一實施例中，電漿處理製程係在利用雷射劃線製程圖案化遮罩602(此如以下第6B圖所示)後進行。即，在第6B圖及第6C圖所示製程間進行電漿處理製程。然在任一情況下，遮罩電漿處理皆在進行基板電漿蝕刻以單粒化晶粒(此如以下第6C圖所示)前進行。
在一實施例中，遮罩602係藉由旋塗光阻層或水溶性遮罩層至積體電路上而形成。在該實施例中，使遮罩602接觸電漿處理製程涉及移除旋塗製程形成遮罩602時殘留的沉積溶劑。在另一實施例中，遮罩602係藉由電漿沉積特夫綸或類特夫綸(CF2)遮罩材料至積體電路上而形成。在該實施例中，使遮罩602接觸電漿處理製程涉及使特夫綸遮罩層602縮合，例如藉由密化材料。
在一實施例中，遮罩電漿處理涉及使遮罩602接觸以氬(Ar)氣、氮(N2)氣或Ar與N2氣組合物為基礎的電漿。在此一實施例中，電漿源功率為約2000瓦(W)至4500W，偏壓功率為約1000W至2000W，氣體壓力為約100毫托耳至250毫托耳。製程時間為約30秒至90秒。在一實施 例中，只要源/偏壓功率不會高到因轟擊過強而促使電漿蝕刻移除遮罩，則最好有高源和偏壓功率，因為短暫製程時間可用於達到遮罩「硬化」效果。
參照流程圖500的操作504和對應第6B圖，利用雷射劃線製程圖案化遮罩602，以提供具有間隙610的圖案化遮罩608，而露出積體電路606間的半導體晶圓或基板604區域。如此，雷射劃線製程用於移除原形成在積體電路606間的切割道607材料。根據本發明一實施例，如第6B圖所示，利用雷射劃線製程圖案化遮罩602包括形成溝槽612，且溝槽612部分進入積體電路606間的半導體晶圓604區域。
在其他實施例中，不採行雷射劃線製程，而是藉由如網印圖案化遮罩、光微影或施用預圖案化乾層狀遮罩來圖案化遮罩。在其他實施例中，利用無遮罩製程，例如採用乾層狀底膠層做為遮罩的方式。
在一實施例中，利用雷射劃線製程圖案化遮罩602包括使用具飛秒範圍脈衝寬度的雷射，即利用飛秒基雷射劃線製程。特定言之，具可見光光譜加上紫外線(UV)與紅外線(IR)範圍波長(總體為寬帶光譜)的雷射可用於提供飛秒基雷射，即脈衝寬度為飛秒等級(10-15秒)的雷射。在一實施例中，剝蝕並非或實質不為波長相依，因此適合複雜膜，例如遮罩602、切割道607和也許部分半導體晶圓或基板604的膜。
第7圖圖示根據本發明一實施例，使用飛秒範圍的雷射脈衝對照較長頻率的作用。參照第7圖，對照較長脈衝 寬度(例如以皮秒處理通孔700B造成的破壞702B和以奈秒處理通孔700A造成的顯著破壞702A)，使用飛秒範圍的雷射脈衝寬度，可減輕或消除熱破壞問題(例如以飛秒處理通孔700C乃最小化成無破壞702C)。如第7圖所示，消除或減輕通孔700C形成期間的破壞係因缺少低能再耦合(如皮秒基雷射剝蝕所見)或熱平衡(如奈秒基雷射剝蝕所見)所致。
雷射參數選擇(例如脈衝寬度)對開發成功的雷射劃線與切割製程而言至關重要，藉此可使碎片、微裂和脫層減至最少，以達成乾淨的雷射劃線切割。雷射劃線切割越乾淨，用以最終晶粒單粒化的蝕刻製程進行越平順。在半導體裝置晶圓中，通常有許多不同材料類型(例如導體、絕緣體、半導體)和厚度的功能層置於晶圓上。此類材料可包括有機材料(例如聚合物)、金屬或無機介電質(例如二氧化矽和氮化矽)，但不以此為限。
置於晶圓或基板上的個別積體電路間的切割道可包括類似或和積體電路本身一樣的層。例如，第8圖為根據本發明一實施例的材料堆疊截面圖，材料堆疊可用於半導體晶圓或基板的切割道區域。
參照第8圖，切割道區域800包括矽基板頂部802、第一二氧化矽層804、第一蝕刻終止層806、第一低K介電層808(例如介電常數小於二氧化矽的介電常數4.0)、第二蝕刻終止層810、第二低K介電層812、第三蝕刻終止層814、無摻雜矽石玻璃(USG)層816、第二二氧化矽層818和遮罩層820，並圖示合理相對厚度。銅金屬化層822置於第一與第 三蝕刻終止層806、814間且穿過第二蝕刻終止層810。在一特定實施例中，第一、第二和第三蝕刻終止層806、810、814由氮化矽組成，低K介電層808、812由碳摻雜氧化矽材料組成。
在習知雷射照射(例如奈秒基或皮秒基雷射照射)下，切割道800的材料在光吸收和剝蝕機制方面的行為相當不同。例如，介電層(例如二氧化矽)在正常條件下對所有市售雷射波長本質上係透明的。反之，金屬、有機(例如低K材料)和矽很容易耦合光子，特別係回應奈秒基或皮秒基雷射照射時。例如，第9圖包括根據本發明一實施例，結晶矽(c-Si，902)、銅(Cu，904)、結晶二氧化矽(c-SiO2，906)和無定形二氧化矽(a-SiO2，908)的吸收係數隨光子能變化作圖900。第10圖係顯示特定雷射的雷射強度為雷射脈衝能量、雷射脈衝寬度和雷射光束半徑的函數關係的方程式1000。
利用方程式1000和吸收係數作圖900，在一實施例中，飛秒雷射應用製程的參數可選擇成對無機與有機介電質、金屬和半導體有本質上共同的剝蝕作用，即使此類材料的一般能量吸收特性在某些條件下大不相同。例如，二氧化矽的吸收率為非線性，在適當雷射剝蝕參數下可隨有機介電質、半導體和金屬的吸收率變得更線性。在此一實施例中，高強度和短脈衝寬度飛秒基雷射製程用於剝蝕層堆疊，包括二氧化矽層和一或更多有機介電質、半導體或金屬。在一特定實施例中，約小於或等於400飛秒的脈衝用於飛秒基雷射照射製程，以移除遮罩、切割道和部分矽基板。
反之，若選擇非最佳雷射參數，則雷射剝蝕製程會對包含二或更多無機介電質、有機介電質、半導體或金屬的堆疊結構造成脫層問題。例如，雷射會穿透高能隙介電質(例如能隙約9電子伏特(eV)的二氧化矽)而無法測量吸收。然雷射能會被底下金屬或矽層吸收，致使金屬或矽層大量汽化。汽化將產生高壓而剝離上面二氧化矽介電層且可能造成嚴重的介層脫層與微裂。在一實施例中，儘管皮秒基雷射照射製程會導致複雜堆疊微裂和脫層，然已證實飛秒基雷射照射製程不會對相同材料堆疊造成微裂及脫層。
為能直接剝蝕介電層，需離子化介電材料，使介電材料強烈吸收光子而表現得像導電材料。在最終剝蝕介電層前，吸收會阻擋大部分的雷射能穿透底下矽或金屬層。在一實施例中，當雷射強度夠高來引發光子-離子化及衝擊無機介電材料離子化時，可離子化無機介電質。
根據本發明一實施例，適合的飛秒基雷射製程特徵在於高峰強度(輻照度)，此通常會造成各種材料的非線性交互作用。在此一實施例中，飛秒雷射源的脈衝寬度為約10飛秒至500飛秒，但較佳為100飛秒至400飛秒。在一實施例中，飛秒雷射源的波長為約1570奈米至200奈米，但較佳為540奈米至250奈米。在一實施例中，雷射和對應光學系統於工作表面提供約3微米至15微米的焦點，但較佳為約5微米至10微米。
工作表面的空間光束分佈可為單模(高斯)或具有塑形高帽分佈。在一實施例中，雷射源的脈波重複率為約200 千赫(kHz)至10兆赫(MHz)，但較佳為約500kHz至5MHz。在一實施例中，雷射源於工作表面輸送的脈衝能量為約0.5微焦耳(μJ)至100μJ，但較佳為約1μJ至5μJ。在一實施例中，雷射劃線製程以約500毫米/秒至5公尺/秒的速度沿著工件表面進行，但較佳為約600毫米/秒至2公尺/秒。
劃線製程可只在單次通過或多次通過時進行，但在一實施例中，較佳為通過1至2次。在一實施例中，工件中的劃線深度為約5微米至50微米深，較佳為約10微米至20微米深。可按特定脈波重複率以一連串單一脈衝或一連串脈衝猝發來施加雷射。在一實施例中，產生的雷射光束切口寬度為約2微米至15微米，但在矽晶圓劃線/切割中，於裝置/矽界面測量的切口寬度較佳為約6微米至10微米。
雷射參數可選擇以獲得益處和優勢，例如在直接剝蝕無機介電質前，提供夠高的雷射強度來達成離子化無機介電質(例如二氧化矽)，及使下層破壞引起的脫層和碎片減至最少。又，參數可選擇以利用精確控制的剝蝕寬度(例如切口寬度)和深度，提供工業應用有意義的製程產量。如上所述，飛秒基雷射遠比皮秒基和奈秒基雷射剝蝕製程適合提供此優勢。然即使在飛秒基雷射剝蝕光譜中，某些波長可能提供較其他波長佳的性能。例如，在一實施例中，波長接近或為UV範圍的飛秒基雷射製程提供比波長接近或為IR範圍的飛秒基雷射製程還乾淨的剝蝕製程。在此一特定實施例中，適合半導體晶圓或基板劃線的飛秒基雷射製程係應用波長約小於或等於540奈米的雷射。在此一特定實施例中，採 用約小於或等於400飛秒的雷射脈衝，且雷射波長約小於或等於540奈米。然在一替代實施例中，採用雙雷射波長(例如結合IR雷射和UV雷射)。
再次參照第6B圖，可在雷射劃線後、但在電漿蝕刻(如第6C圖所示)前，選擇性進行中間遮罩打開後清洗操作。在一實施例中，遮罩打開後清洗操作係電漿基清洗製程。在第一實例中，如下所述，電漿基清洗製程會與間隙610露出的基板604區域反應。在反應電漿基清洗製程中，清洗製程本身將於基板604中形成或擴大溝槽612，因為反應電漿基清洗操作至少有點為基板604的蝕刻劑。在第二不同實例中，亦如下所述，電漿基清洗製程不與間隙610露出的基板604區域反應。
根據第一實施例，電漿基清洗製程與基板604的露出區域反應係因為清洗製程期間會部分蝕刻露出區域。在此一實施例中，Ar或另一不反應氣體(或混合物)結合SF6用於高偏壓電漿處理，以清洗刻劃開口。在高偏壓功率下使用Ar+SF6混合氣體的電漿處理乃進行以轟擊遮罩打開區域而達成清洗遮罩打開區域的目的。在反應貫穿製程中，Ar與SF6的物理轟擊和SF6與F離子的化學蝕刻均有助於清洗遮罩打開區域。此方式適合光阻或電漿沉積特夫綸遮罩602，其中貫穿處理將造成相當一致的遮罩厚度減小和溫和的Si蝕刻。然蝕穿製程未必最適合水溶性遮罩材料。
根據第二實施例，電漿基清洗製程不與基板604的露出區域反應係因為清洗製程期間不會或只略微蝕刻露出區 域。在此一實施例中，只利用不反應氣體電漿清洗。例如，Ar或另一不反應氣體(或混合物)用於進行高偏壓電漿處理浴，使遮罩縮合及清洗刻劃開口。此方式適合水溶性遮罩或薄化電漿沉積特夫綸602。在後者的一示例性實施例中，SF6+Ar貫穿清洗製程對剛沉積的電漿基特夫綸的蝕刻速率為約7.66微米/分鐘。反之，僅Ar貫穿清洗製程的蝕刻速率為約0.85微米/分鐘。在此另一實施例中，採用分開的遮罩縮合及劃線溝槽清洗操作，例如先進行Ar或不反應氣體(或混合物)高偏壓電漿處理使遮罩縮合，再進行Ar+SF6電漿清洗雷射劃線溝槽。此實施例適合當遮罩材料太厚，Ar清洗無法充分清洗溝槽的情況。薄遮罩可改善清洗效率，但遮罩蝕刻速率低很多，且在後續深矽蝕刻製程中幾乎沒消耗。在此又一實施例中，進行三操作清洗：(a)Ar或不反應氣體(或混合物)高偏壓電漿處理使遮罩縮合、(b)Ar+SF6高偏壓電漿清洗雷射劃線溝槽，及(c)Ar或不反應氣體(或混合物)高偏壓電漿處理使遮罩縮合。
參照流程圖500的操作506和對應第6C圖，經由圖案化遮罩608中的間隙610蝕刻半導體晶圓604，以單粒化積體電路606。根據本發明一實施例，如第6C圖所示，蝕刻半導體晶圓604包括蝕刻以雷射劃線製程所形成的溝槽612(及可能經反應遮罩打開後清洗操作擴大)，以最終完全蝕穿半導體晶圓604。
在一實施例中，蝕刻半導體晶圓604包括利用電漿蝕刻製程。在一實施例中，採行穿矽通孔型蝕刻製程。例如， 在一特定實施例中，半導體晶圓604的材料蝕刻速率大於25微米/分鐘。極高密度電漿源可用於晶粒單粒化製程的電漿蝕刻部分。適於進行電漿蝕刻製程的處理腔室一例為取自美國加州Sunnyvale的應用材料公司的Applied Centura® SilviaTM蝕刻系統。Applied Centura® SilviaTM蝕刻系統結合電容與感應射頻(RF)耦合，此比僅利用電容耦合更能個別控制離子密度和離子能量，即使有磁性增強改善亦然。此結合能有效使離子密度和離子能量去耦合，即使在很低的壓力下，也可達到相當高密度的電漿，又無可能有害的高DC偏壓位準。此將獲得異常寬廣的製程視窗。然可使用任何能蝕刻矽的電漿蝕刻腔室。在一示例性實施例中，深矽蝕刻用於以比習知矽蝕刻速率快約40%的蝕刻速率蝕刻單晶矽基板或晶圓604，同時維持實質精確的輪廓控制和實際無扇形扭曲(scallop-free)的側壁。在一特定實施例中，採行穿矽通孔型蝕刻製程。蝕刻製程係應用反應氣體產生的電漿，反應氣體通常係氟系氣體，例如SF6、C4F8、CHF3、XeF2或任何能以較快蝕刻速率蝕刻矽的其他反應氣體。在一實施例中，如第6C圖所示，在單粒化製程後，移除遮罩層608。
在另一實施例中，第6C圖所示電漿蝕刻操作採用習知Bosch型沉積/蝕刻/沉積製程來蝕穿基板604。通常，Bosch型製程由三個子操作組成：沉積、方向性轟擊蝕刻及等向性化學蝕刻，此重複(循環)多次，直到蝕穿矽為止。然Bosch製程會造成側壁表面產生粗糙扇形扭曲結構。此尤其係因雷射劃線製程產生的開放溝槽遠比微影定義蝕刻製程粗糙所 致。粗糙晶粒邊緣將導致晶粒斷裂強度低於預期。此外，Bosch製程的沉積子步驟會產生富含氟的特夫綸型有機膜以保護已蝕刻側壁，當蝕刻前緣進行時，此並不會自側壁移除(通常此聚合物只定期自異向性蝕刻溝槽底部移除)。故在異向性Bosch型電漿蝕刻操作後，積體電路呈單粒化形式。隨後，在一實施例中，施用等向性化學濕蝕刻或電漿蝕刻，以自側壁溫和蝕去薄基板層(例如矽)，使側壁變平滑。在一實施例中，等向性蝕刻部分係應用NF3與CF4組合物產生的電漿做為側壁平滑處理蝕刻劑。又，利用高偏壓功率，例如1000W。在一實施例中，使用NF3與CF4組合物產生的電漿做為側壁平滑蝕刻劑的優點在於低等向性蝕刻速率(約0.15微米/分鐘)，因而更好控制平滑處理。高偏壓功率施加以達較高方向性蝕刻速率來蝕去側壁的隆起與外緣。
參照流程圖500的操作508和第6C圖，利用清洗操作移除電漿蝕刻操作506期間產生的蝕刻殘留物。在一實施例中，移除蝕刻殘留物涉及自單粒化積體電路606的側壁移除氟(F)系殘留物。在一實施例中，移除蝕刻殘留物涉及利用電漿清洗製程，例如O2電漿清洗製程、Ar/O2電漿清洗製程、形成氣體(H2/N2)電漿清洗製程、Ar/O2/SF6電漿清洗製程、CF4/SF6電漿清洗製程或上述二或更多製程組合物，但不以此為限。在一實施例中，電漿清洗如同在單粒化用電漿蝕刻腔室中原位後處理進行。在另一實施例中，電漿清洗係在不同於單粒化用電漿蝕刻腔室的蝕刻腔室中進行。
再次參照第6C圖，在一實施例中，製程進一步涉及 在電漿蝕刻半導體晶圓後，移除圖案化遮罩608。在此一實施例中，在移除圖案化遮罩608前，自單粒化積體電路606的側壁移除蝕刻殘留物。在此另一實施例中，在移除圖案化遮罩608後，自單粒化積體電路606的側壁移除蝕刻殘留物。
根據本發明一實施例，電漿清洗操作係以O2及/或形成氣體電漿處理為基礎。在電漿蝕刻/單粒化後，以歐傑電子光譜儀(AES)(表面感測元素成分分析技術)測定側壁殘留物的F含量為多於約10原子%。利用電漿清洗方式，側壁殘留物的F含量將減至少於約1%。在一實施例中，一或更多的數種O2基電漿後處理變形亦適用、但不限於：(a)相繼將處理配方從低壓改成高壓(例如分別為更多物理離子轟擊及更多化學處理)、(b)加入Ar，以提供O2/Ar混合物、(c)多次循環低壓與高壓順序配方，及/或(d)高源與偏壓功率。在另一實施例中，低壓/高壓O2電漿處理、然後化學溼潤清洗的操作用於完全移除殘留F而達偵測極限以下。
在又一實施例中，使用還原(例如含H)化學品來移除F。在此一實施例中，形成氣體(例如少於或等於約5%的H2稀釋於N2中)用作還原化學品。其他實施例包括使用具類似H2濃度、水蒸氣或高濃度H2(包括純H2)的He/H2混合物。在一實施例中，僅以形成氣體處理的F濃度減至低於1%。
故再次參照流程圖500和第6A圖至第6C圖，晶圓切割可藉由初始雷射剝穿遮罩層、通過晶圓切割道(包括金屬化層)並部分進入矽基板而進行。雷射脈衝寬度可選擇飛 秒範圍。接著進行後續穿矽深電漿蝕刻，以完成晶粒單粒化。在電漿蝕刻以單粒化個別積體電路後，進行殘留物清洗操作。根據本發明一實施例，用於切割的材料堆疊特例將參照第11A圖至第11D圖描述於後。
參照第11A圖，用於混合式雷射剝蝕與電漿蝕刻切割的材料堆疊包括遮罩層1102、裝置層1104和基板1106。遮罩層、裝置層和基板設在晶粒附接膜1108上，晶粒附接膜1108固定於背襯帶1110。在一實施例中，遮罩層1102係光阻層、電漿沉積特夫綸層、水溶性層或UV可固化層，如以上遮罩602相關敘述。裝置層1104包括置於一或更多金屬層(例如銅層)上面的無機介電層(例如二氧化矽)和一或更多低K介電層(例如碳摻雜氧化層)。裝置層1104亦包括排列在積體電路間的切割道，切割道包括和積體電路一樣或相仿層。基板1106係大塊單晶矽基板。
在一實施例中，大塊單晶矽基板1106在固定於晶粒附接膜1108前從背側薄化。可以背側研磨製程進行薄化。在一實施例中，大塊單晶矽基板1106薄化成厚度約50-100微米。重要的是應注意在一實施例中，薄化係在雷射剝蝕、電漿蝕刻切割和電漿清洗製程前進行。在一實施例中，遮罩層1102的厚度為約20微米，裝置層1104的厚度為約2-3微米。在一實施例中，晶粒附接膜1108(或任何能接合薄化或薄晶圓或基板與背襯帶1110的適合替代物)的厚度為約20微米。
參照第11B圖，利用雷射劃線製程，例如飛秒基雷射劃線製程1112，圖案化遮罩層1102、裝置層1104和部分 基板1106，以於基板1106中形成溝槽1114。
參照第11C圖，穿矽深電漿蝕刻製程1116用於將溝槽1114往下擴大至晶粒附接膜1108，而露出晶粒附接膜1108的頂部及單粒化矽基板1106。在一實施例中，在穿矽深電漿蝕刻製程1116期間，裝置層1104被電漿處理遮罩層1102保護。根據本發明一實施例，在深電漿蝕刻製程1116後，進行殘留物清洗操作，此實例和時序將描述於流程圖500的操作508。
參照第11D圖，單粒化製程進一步包括圖案化晶粒附接膜1108，以露出背襯帶1110的頂部及單粒化晶粒附接膜1108。在一實施例中，利用雷射製程或蝕刻製程單粒化晶粒附接膜。進一步實施例可包括隨後自背襯帶1110移除基板1106的單粒化部分(例如個別積體電路)。在一實施例中，單粒化晶粒附接膜1108保留在基板1106的單粒化部分背側。其他實施例可包括自裝置層1104移除遮罩層1102。在一實施例中，自背襯帶1110移除單粒化積體電路以供封裝。在此一實施例中，圖案化晶粒附接膜1108保留在各積體電路背側且包括在最後封裝內。然在另一實施例中，圖案化晶粒附接膜1108將於單粒化製程期間或之後移除。在一實施例中，在遮罩移除前或後，進行殘留物清洗操作(如流程圖500的操作508相關敘述)。在一實施例中，在圖案化晶粒附接膜前或後，進行殘留物清洗操作。
單一製程工具可配置以進行混合式雷射剝蝕、電漿蝕刻與殘留物移除單粒化製程中的許多或所有操作。例如， 第12圖圖示根據本發明一實施例，用於雷射與電漿切割晶圓或基板的工具佈局方塊圖。
參照第12圖，製程工具1200包括工作介面(FI)1202，工作介面1202具有複數個負載鎖定室1204與之耦接。叢集工具1206耦接工作介面1202。叢集工具1206包括一或更多電漿蝕刻腔室，例如電漿蝕刻腔室1208。雷射劃線設備1210亦耦接至工作介面1202。在一實施例中，如第12圖所示，製程工具1200的整體佔地面積為約3500毫米(3.5公尺)×約3800毫米(3.8公尺)。
在一實施例中，雷射劃線設備1210內放置飛秒基雷射。飛秒基雷射適於進行混合式雷射與蝕刻單粒化製程的雷射剝蝕部分，例如上述雷射剝蝕製程。在一實施例中，雷射劃線設備1200亦包括移動平臺，移動平臺配置以相對飛秒基雷射移動晶圓或基板(或晶圓或基板載具)。在一特定實施例中，飛秒基雷射亦可移動。在一實施例中，如第12圖所示，雷射劃線設備1210的整體佔地面積為約2240毫米×約1270毫米。
在一實施例中，一或更多電漿蝕刻腔室1208配置以經由圖案化遮罩中的間隙蝕刻晶圓或基板，以單粒化複數個積體電路。在此一實施例中，電漿蝕刻腔室1208配置以進行深矽蝕刻製程。在一特定實施例中，電漿蝕刻腔室1208係取自美國加州Sunnyvale的應用材料公司的Applied Centura® SilviaTM蝕刻系統。蝕刻腔室可特別設計用於深矽蝕刻，以製造位於單晶矽基板或晶圓上或內的單粒化積體電路。在一實 施例中，電漿蝕刻腔室1208包括高密度電漿源，以促進高矽蝕刻速率。在一實施例中，製程工具1200的叢集工具1206部分包括超過一個蝕刻腔室，以使單粒化或切割製程達高製造產量。然在另一實施例中，專用電漿蝕刻腔室配置以進行蝕刻殘留物移除操作。
工作介面1202可為適合的大氣埠，以接合具雷射劃線設備1210的外側製造設施和叢集工具1206。工作介面1202可包括具有手臂或葉片的機器人，以將晶圓(或晶圓載具)從儲放單元(例如前開式晶圓盒)傳送到叢集工具1206或雷射劃線設備1210或二者。
叢集工具1206可包括其他適合執行單粒化方法中的功能的腔室。例如，在一實施例中，可包括沉積腔室1212來代替附加蝕刻腔室。沉積腔室1212可配置以在雷射劃線晶圓或基板前，沉積遮罩至晶圓或基板的裝置層上或上面。在另一實施例中，可包括溼潤/乾燥站1214來代替附加蝕刻腔室。濕潤/乾燥站適於在基板或晶圓的雷射劃線與電漿蝕刻單粒化製程後，清洗殘餘物和破片、或移除遮罩。在一實施例中，亦包括測量站做為製程工具1200的部件。
本發明的實施例可提供做為電腦程式產品或軟體，電腦程式產品或軟體可包括內含儲存指令的機器可讀取媒體，用以程式化電腦系統(或其他電子裝置)而進行根據本發明實施例的製程。在一實施例中，電腦系統耦接第12圖所述製程工具1200。機器可讀取媒體包括任何用來儲存或傳遞機器(例如電腦)可讀取形式資訊的機構。例如，機器可讀 取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶裝置等)、機器(例如電腦)可讀取傳輸媒體(電子、光學、聲音或其他形式的傳播訊號(例如紅外線訊號、數位訊號等))等。
第13圖為示例性電腦系統1300的機器示意圖，電腦系統1300可執行指令集，以促使機器進行本文所述任一或更多方法。在替代實施例中，機器可連接(例如網路聯結)至區域網路(LAN)、企業內部網路、企業外部網路或網際網路中的其他機器。機器可由主從網路環境中的伺服器或客戶機操作，或當作同級間(或分散式)網路環境中的同級點機器。機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、手機、網路設備、伺服器、網路路由器、交換機或橋接器，或任何能(循序或按其他方式)執行指令集的機器，指令集指定機器執行動作。另外，雖然只圖示單一機器，但「機器」一詞亦應視同包括任何機器(例如電腦)的集合，該等機器個別或共同執行一組(或多組)指令，以進行本文所述任一或更多方法。
示例性電腦系統1300包括處理器1302、主記憶體1304(例如唯讀記憶體(ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等動態隨機存取記憶體(DRAM))、靜態記憶體1306(例如快閃記憶體、靜態隨機存取記憶體(SRAM)等)和次記憶體1318(例如資料儲存裝置)，處理器1302、記憶體1304、1306、1318透過 匯流排1330互相通信連接。
處理器1302代表一或更多通用處理裝置，例如微處理器、中央處理單元等。更特別地，處理器1302可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字組(VLIW)微處理器、實行其他指令集的處理器或實行指令集組合的處理器。處理器1302亦可為一或更多特殊用途處理裝置，例如特定功能積體電路(ASIC)、場可程式閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器等。處理器1302配置以執行處理邏輯1326，以進行本文所述操作。
電腦系統1300可進一步包括網路介面裝置1308。電腦系統1300亦可包括視訊顯示單元1310(例如液晶顯示器(LCD)、發光二極體顯示器(LED)或陰極射線管(CRT))、文數輸入裝置1312(例如鍵盤)、游標控制裝置1314(例如滑鼠)和訊號產生裝置1316(例如揚聲器)。
次記憶體1318可包括機器可存取儲存媒體(或更特定言之為電腦可讀取儲存媒體)1332，機器可存取儲存媒體儲存收錄所述任一或更多方法或功能的一或更多組指令(例如軟體1322)。軟體1322亦可完全或至少部分常駐在主記憶體1304及/或處理器1302內，電腦系統1300執行軟體1322時，主記憶體1304和處理器1302亦構成機器可讀取儲存媒體。軟體1322可進一步透過網路介面裝置1308在網路1320上傳送或接收。
雖然在一示例性實施例中，電腦可存取儲存媒體 1332係顯示為單一媒體，但「機器可讀取儲存媒體」一詞應視同包括單一媒體或多個媒體(例如集中式或分散式資料庫及/或相關高速緩衝儲存器和伺服器)，用以儲存一或更多組指令。「機器可讀取儲存媒體」一詞亦應視同包括任何能儲存或編碼機器執行的指令集而使機器進行本發明的任一或更多方法的媒體。因此，「機器可讀取儲存媒體」一詞宜視同包括固態記憶體和光學與磁性媒體，但不以此為限。
根據本發明一實施例，機器可存取儲存媒體具有儲存指令，用以促使資料處理系統進行切割具複數個積體電路的半導體晶圓的方法。方法涉及在半導體晶圓上面形成遮罩，遮罩包括覆蓋及保護積體電路的層。方法亦涉及利用雷射劃線製程圖案化遮罩，以於遮罩中提供間隙，間隙露出積體電路間的半導體晶圓區域。方法亦涉及經由遮罩中的間隙電漿蝕刻半導體晶圓，以單粒化積體電路。方法亦涉及在電漿蝕刻半導體晶圓後，自單粒化積體電路的側壁移除蝕刻殘留物。
故揭示切割半導體晶圓的方法，每一晶圓具有複數個積體電路。
500‧‧‧流程圖
502、504、506、508‧‧‧操作

Claims (23)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：在該半導體晶圓上面形成一遮罩，該遮罩包含一層，該層覆蓋及保護該等積體電路；利用一雷射劃線製程圖案化該遮罩，以於該遮罩中提供多個間隙，該等間隙露出該等積體電路間的該半導體晶圓的多個區域；經由該遮罩中的該等間隙電漿蝕刻該半導體晶圓，以單粒化該等積體電路；及在電漿蝕刻該半導體晶圓後，自該等單粒化積體電路的一側壁移除一蝕刻殘留物。
  2. 如請求項1所述之方法，其中移除該蝕刻殘留物包含自該等單粒化積體電路的該側壁移除一氟(F)系殘留物。
  3. 如請求項1所述之方法，其中移除該蝕刻殘留物包含利用一電漿清洗製程，該電漿清洗製程選自由一O2電漿清洗製程、一Ar/O2電漿清洗製程、一形成氣體(H2/N2)電漿清洗製程、一Ar/O2/SF6電漿清洗製程、一CF4/SF6電漿清洗製程和上述二或更多製程的一組合物所組成的一群組。
  4. 如請求項1所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中自該等 單粒化積體電路的該側壁移除該蝕刻殘留物係在移除該遮罩前進行。
  5. 如請求項1所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中自該等單粒化積體電路的該側壁移除該蝕刻殘留物係在移除該遮罩後進行。
  6. 如請求項1所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中該遮罩係一水溶性遮罩，該移除步驟係利用一水基清洗處理進行。
  7. 如請求項1所述之方法，其中利用該雷射劃線製程圖案化該遮罩包含在該等積體電路間的該半導體晶圓的該等區域中形成多個溝槽，其中電漿蝕刻該半導體晶圓包含擴大該等溝槽，以形成多個對應溝槽延伸區。
  8. 如請求項7所述之方法，其中每一溝槽具有一寬度，其中各該對應溝槽延伸區具有該寬度。
  9. 一種用於切割一半導體晶圓的系統，該半導體晶圓包含複數個積體電路，該系統包含：一工作介面；一雷射劃線設備，該雷射劃線設備耦接該工作介面且包 含一雷射；一第一電漿蝕刻腔室，該第一電漿蝕刻腔室耦接該工作介面，該第一電漿蝕刻腔室配置以進行一深矽電漿蝕刻操作；及一第二電漿蝕刻腔室，該第二電漿蝕刻腔室耦接該工作介面，該第二電漿蝕刻腔室配置以進行一蝕刻殘留物移除操作。
  10. 如請求項9所述之系統，其中該第二電漿蝕刻腔室配置以進行一電漿清洗製程，該電漿清洗製程選自由一O2電漿清洗製程、一Ar/O2電漿清洗製程、一形成氣體(H2/N2)電漿清洗製程、一Ar/O2/SF6電漿清洗製程、一CF4/SF6電漿清洗製程和上述二或更多製程的一組合物所組成的一群組。
  11. 如請求項9所述之系統，其中該第一電漿蝕刻腔室和該第二電漿蝕刻腔室安放在一叢集工具內，該叢集工具耦接該工作介面，該叢集工具進一步包含：一沉積腔室，該沉積腔室配置以在該半導體晶圓的該等積體電路上面形成一遮罩層。
  12. 如請求項11所述之系統，其中該叢集工具進一步包含：一溼潤/乾燥站，該溼潤/乾燥站配置以在蝕刻該半導體晶圓而單粒化該等積體電路後，移除一水溶性遮罩層。
  13. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：提供該半導體晶圓，該半導體晶圓具有一遮罩設置於上，該遮罩包含一層，該層覆蓋及保護該等積體電路；利用一雷射劃線製程圖案化該遮罩，以於該遮罩中提供多個間隙，該等間隙露出該等積體電路間的該半導體晶圓的多個區域；經由該遮罩中的該等間隙電漿蝕刻該半導體晶圓，以單粒化該等積體電路；及在電漿蝕刻該半導體晶圓後，自該等單粒化積體電路的一側壁移除一蝕刻殘留物。
  14. 如請求項13所述之方法，其中移除該蝕刻殘留物包含自該等單粒化積體電路的該側壁移除一氟(F)系殘留物。
  15. 如請求項13所述之方法，其中移除該蝕刻殘留物包含利用一電漿清洗製程，該電漿清洗製程選自由一O2電漿清洗製程、一Ar/O2電漿清洗製程、一形成氣體(H2/N2)電漿清洗製程、一Ar/O2/SF6電漿清洗製程、一CF4/SF6電漿清洗製程和上述二或更多製程的一組合物所組成的一群組。
  16. 如請求項13所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中自該等單粒化積體電路的該側壁移除該蝕刻殘留物係在移除該遮罩 前進行。
  17. 如請求項13所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中自該等單粒化積體電路的該側壁移除該蝕刻殘留物係在移除該遮罩後進行。
  18. 如請求項13所述之方法，進一步包含下列步驟：在電漿蝕刻該半導體晶圓後，移除該遮罩，其中該遮罩係一水溶性遮罩，該移除步驟係利用一水基清洗處理進行。
  19. 如請求項13所述之方法，其中利用該雷射劃線製程圖案化該遮罩包含在該等積體電路間的該半導體晶圓的該等區域中形成多個溝槽，其中電漿蝕刻該半導體晶圓包含擴大該等溝槽，以形成多個對應溝槽延伸區。
  20. 如請求項19所述之方法，其中每一溝槽具有一寬度，其中各該對應溝槽延伸區具有該寬度。
  21. 一種切割一半導體晶圓的方法，該半導體晶圓包含複數個積體電路，該方法包含下列步驟：提供該半導體晶圓，該半導體晶圓具有一遮罩設置於上，該遮罩包含一層，該層覆蓋及保護該等積體電路，其中多個間隙提供於該遮罩中，該等間隙露出該等積體電路間的 該半導體晶圓的多個區域；經由該遮罩中的該等間隙電漿蝕刻該半導體晶圓，以單粒化該等積體電路；及在電漿蝕刻該半導體晶圓後，自該等單粒化積體電路的一側壁移除一蝕刻殘留物。
  22. 如請求項21所述之方法，其中移除該蝕刻殘留物包含自該等單粒化積體電路的該側壁移除一氟(F)系殘留物。
  23. 如請求項21所述之方法，其中移除該蝕刻殘留物包含利用一電漿清洗製程，該電漿清洗製程選自由一O2電漿清洗製程、一Ar/O2電漿清洗製程、一形成氣體(H2/N2)電漿清洗製程、一Ar/O2/SF6電漿清洗製程、一CF4/SF6電漿清洗製程和上述二或更多製程的一組合物所組成的一群組。
TW104110959A 2014-04-04 2015-04-02 自單粒化晶粒側壁移除殘留物 TWI660413B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461975599P 2014-04-04 2014-04-04
US61/975,599 2014-04-04
US14/248,165 US9076860B1 (en) 2014-04-04 2014-04-08 Residue removal from singulated die sidewall
US14/248,165 2014-04-08

Publications (2)

Publication Number Publication Date
TW201601205A true TW201601205A (zh) 2016-01-01
TWI660413B TWI660413B (zh) 2019-05-21

Family

ID=53492072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110959A TWI660413B (zh) 2014-04-04 2015-04-02 自單粒化晶粒側壁移除殘留物

Country Status (3)

Country Link
US (1) US9076860B1 (zh)
TW (1) TWI660413B (zh)
WO (1) WO2015153592A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834008B (zh) * 2019-12-12 2024-03-01 英商Ｓｐｔｓ科技公司 半導體晶圓切割製程

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
US9633902B2 (en) * 2015-03-10 2017-04-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
JP6506651B2 (ja) * 2015-07-29 2019-04-24 株式会社ディスコ ウエーハの加工方法
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
JP7128054B2 (ja) * 2018-08-07 2022-08-30 株式会社ディスコ ウェーハの加工方法
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11690160B2 (en) * 2019-09-10 2023-06-27 The Board Of Trustees Of The University Of Illinois Plasma photonic crystals with integrated plasmonic arrays in a microtubular frame
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11342481B2 (en) * 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11538777B2 (en) 2020-07-01 2022-12-27 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
WO2022005654A1 (en) * 2020-07-01 2022-01-06 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11776922B2 (en) 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
CN115458400B (zh) * 2022-09-28 2023-09-12 上海积塔半导体有限公司 用于在半导体基底中制造沟槽的方法和半导体器件

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
AU583423B2 (en) * 1985-09-21 1989-04-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPS62104692A (ja) * 1985-11-01 1987-05-15 Fuji Electric Corp Res & Dev Ltd レ−ザ加工装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
WO1992021050A1 (en) * 1991-05-21 1992-11-26 Seiko Epson Corporation Optical device and optical machining system using the optical device
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
ATE251341T1 (de) 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2003509871A (ja) * 1999-09-15 2003-03-11 イエダ リサーチ アンド デベロツプメント カンパニー リミテツド 直交偏光モードを有する光共振器
US20050103624A1 (en) * 1999-10-04 2005-05-19 Bhullar Raghbir S. Biosensor and method of making
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US6593542B2 (en) 2000-07-12 2003-07-15 Electro Scientific Industries, Inc. UV laser system and method for single pulse severing of IC fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
US20040137700A1 (en) 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
DE60303371T2 (de) 2002-04-19 2006-08-10 Xsil Technology Ltd. Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US7303977B2 (en) * 2004-11-10 2007-12-04 Intel Corporation Laser micromachining method
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20090311868A1 (en) * 2008-06-16 2009-12-17 Nec Electronics Corporation Semiconductor device manufacturing method
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
DE102008059813A1 (de) * 2008-07-17 2010-01-21 Lss Laser Scribing Systems Ag Laser-Scribing-System zum Strukturieren von Substraten für Dünnschichtsolarmodule
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
WO2011017572A2 (en) * 2009-08-06 2011-02-10 Applied Materials, Inc. Laser modules and processes for thin film solar panel laser scribing
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9129904B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8759197B2 (en) * 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8557683B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) * 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) * 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8859397B2 (en) * 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) * 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US9555502B2 (en) * 2012-07-27 2017-01-31 First Solar, Inc. Dual lasers for removing glass-side debris during the manufacture of thin film photovoltaic devices
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) * 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US8912078B1 (en) * 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834008B (zh) * 2019-12-12 2024-03-01 英商Ｓｐｔｓ科技公司 半導體晶圓切割製程

Also Published As

Publication number Publication date
TWI660413B (zh) 2019-05-21
US9076860B1 (en) 2015-07-07
WO2015153592A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
TWI638398B (zh) 用於在混合雷射劃線及電漿蝕刻的晶圓切割製程期間清潔晶圓之方法
TWI655684B (zh) 從晶圓背側及前側切割晶圓
US8993414B2 (en) Laser scribing and plasma etch for high die break strength and clean sidewall
TWI488229B (zh) 使用基於飛秒之雷射及電漿蝕刻的晶圓切割方法及系統
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
TWI644353B (zh) 使用具中間反應性後遮罩開口清潔的混合式雷射劃線及電漿蝕刻手段之晶圓切割
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
KR20180120281A (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
CN117276065A (zh) 晶片切割过程中颗粒污染的减轻
TWI848971B (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法