TW201546988A - 半導體封裝件的製造方法及半導體封裝件 - Google Patents

半導體封裝件的製造方法及半導體封裝件 Download PDF

Info

Publication number
TW201546988A
TW201546988A TW104111083A TW104111083A TW201546988A TW 201546988 A TW201546988 A TW 201546988A TW 104111083 A TW104111083 A TW 104111083A TW 104111083 A TW104111083 A TW 104111083A TW 201546988 A TW201546988 A TW 201546988A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
forming
insulating resin
recess
intermediate layer
Prior art date
Application number
TW104111083A
Other languages
English (en)
Other versions
TWI567909B (zh
Inventor
Masanori Nimura
Shigenori Takeda
Yoshinao Tatei
Ikio Sugiura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201546988A publication Critical patent/TW201546988A/zh
Application granted granted Critical
Publication of TWI567909B publication Critical patent/TWI567909B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明的半導體封裝件的製造方法，係於對半導體封裝件的貫通孔30形成鍍覆層40時，以將形成在第1及第2積層體10、20的第1及第2凹穴15a、15b(、25a、25b)設為內側之方式重疊第1及第2積層體10、20而於周緣區域R0使用接著劑接合，使第1及第2積層體10、20的凹穴形成為密閉空間，接著以殘留包含有第1及第2積層體10、20的接合面在內的一部分之方式形成貫通孔30。接著，藉由對貫通孔30進行通孔鍍覆而形成鍍覆層40，周緣區域R0係作為切除部分亦即切除區域而切除，並且沿切割線DL分斷成複數單體，而形成半導體封裝件。

Description

半導體封裝件的製造方法及半導體封裝件
本發明係有關半導體封裝件(package)的製造方法及半導體封裝件。
在習知技術中，半導體封裝件一般而言係具備供收納半導體元件之用的凹部(以下亦稱為半導體元件收納用凹穴(cavity)或凹穴)及導通各電極層的貫通孔、亦即通孔(through hole)。
半導體封裝件的一般製程如下。
步驟0. 在以絕緣材質構成的板體(以下稱為絕緣板(sheet))，形成凹穴用的孔及形成電路
步驟1. 積層步驟0形成的絕緣板與接著層
步驟2. 通孔的開孔加工
步驟3. 對通孔、積層體底面及頂面施行鍍覆
步驟4. 以蝕刻(etching)將積層體底面及頂面不需要鍍覆層的部分去除
步驟5. 塗布阻焊劑(solder resist)，進行圖案成形(patterning)
步驟6. 鍍金
步驟7. 藉由切割(dicing)而單片化
然而，係有於進行通孔鍍覆時，鍍覆層附著至整個半導體元件收納用凹穴，造成搭載半導體元件的固晶(die-bonding)用電極與打線接合(wire bonding)用電極等電極間短路之課題。
因此，下述之專利文獻1揭示了以下技術。即，於施行上述步驟3中的對通孔、積層體底面、頂面的鍍覆時，為了避免鍍覆層附著至半導體元件收納用凹穴，而先以絕緣板將半導體元件收納用凹穴密閉起來，待鍍覆步驟結束後，在步驟4則加工去除絕緣板的一部分而形成半導體元件收納用凹穴。接著，在加工去除絕緣板的一部分後，藉由切割而實施單片化。
(先前技術文獻) (專利文獻)
專利文獻1：日本國特公平2-5014號公報
然而，依據上述專利文獻1記載之技術，形成凹穴之用的絕緣板去除加工耗費工時，有成本高之問題。此外，還有製品會因絕緣板去除步驟而弄髒之問題。例如，採用機械加工來去除絕緣板時會產生粉塵。又，採用雷射(laser)加工去除絕緣板時會產生稱為飛散粒子(debris)的再凝固附著物。不論是哪種加工方式，半導體元 件的固晶、打線接合的接合可靠度都會下降。此外，在凹穴開口部配置透鏡(lens)等光學零件時，會有因切削造成的毛邊(burr)或雷射加工造成的飛散粒子而導致半導體封裝件與光學零件間的接合可靠度降低之問題。
本發明係鑒於上述情事而研創，目的在於獲得一種半導體封裝件的製造方法，不會有因鍍覆層附著至凹穴內導致短路之虞，且在不增加工時下容易地製造高可靠度的積層型半導體封裝件。
為了解決上述課題、達成上述目的，本發明之半導體封裝件的製造方法係含有下述步驟：形成具有第1絕緣性樹脂板及第1中間層的第1積層體之步驟，該第1絕緣性樹脂板係具有第1及第2主面，該第1中間層係積層於第2主面且具有至少一個構成第1凹穴的開口部；形成具有第2絕緣性樹脂板及第2中間層的第2積層體之步驟，該第2絕緣性樹脂板係具有第1及第2主面，該第2中間層係積層於第2主面且具有至少一個構成第2凹穴的開口部；選擇性地在第1及第2中間層至少一者的周緣區域形成接著劑，以使第1及第2凹穴封閉彼此之方式接合第1及第2中間層之步驟；在比周緣區域更內側，形成以殘留包含有第1及第2積層體的接合面在內的一部分之方式貫通第1及第2積層體的貫通孔之步驟；在貫通孔形成鍍覆層之步驟；及沿著包含貫通孔而貫穿第1及第2積層體的切割線(dicing line)，分斷第1及第2積層體之 步驟；形成具有第1凹穴的第1封裝件及具有第2凹穴的第2封裝件。
依據本發明，係以第1及第2凹穴封閉的狀態進行鍍覆，故不會有因鍍覆層附著至凹穴內導致短路之虞。此外，由於係沿涵蓋位在比周緣區域更內側的貫通孔貫穿第1及第2積層體的切割線，分斷第1及第2積層體，因此，周緣區域係被切除，第1及第2積層體的接合面係無污染地被開放出來。因此，達到能夠獲得易於製造且高可靠度的積層型封裝件之效果。
1‧‧‧光訊號收發模組
10‧‧‧第1積層體
11‧‧‧第1絕緣性樹脂板
11A‧‧‧表面
11B‧‧‧背面
12a、12b‧‧‧第1中間層
13、23‧‧‧接著層
14、24‧‧‧接著劑
15a、15b‧‧‧第1凹穴
25a、25b‧‧‧第2凹穴
20‧‧‧第2積層體
21‧‧‧第2絕緣性樹脂板
22a、22b‧‧‧第2中間層
25a、25b‧‧‧第2凹穴
30‧‧‧貫通孔
40‧‧‧鍍覆層
40RP、41、43‧‧‧接墊
42‧‧‧配線
50‧‧‧剝離片
61‧‧‧發光元件
62‧‧‧感光元件
63‧‧‧接線
64‧‧‧透鏡
80‧‧‧蓋板
100‧‧‧半導體封裝件
A-B-C、A1-A1、B1-B1‧‧‧剖面線
DL‧‧‧切割線
DLH‧‧‧水平方向的分割線
O‧‧‧開口部
R0‧‧‧周緣區域
V‧‧‧空隙
第1圖(a)至第1圖(e)係顯示實施形態1的半導體封裝件的製造步驟之說明圖。
第2圖係顯示沿第1圖(b)的A-B-C線剖切後的狀態之剖面圖。
第3圖(a)至第3圖(c)係第2圖的立體分解圖，第3圖(a)顯示第1積層體，第3圖(b)顯示剝離片，第3圖(c)顯示第2積層體。
第4圖係顯示實施形態1的半導體封裝件的製造步驟之流程圖(flow chart)。
第5圖(a)至第5圖(e)係顯示實施形態1的半導體封裝件的部分製造步驟的之步驟剖面圖。
第6圖係顯示以實施形態1的半導體封裝件的製造步 驟製造的半導體封裝件之立體圖。
第7圖(a)至第7圖(c)係顯示以實施形態1的半導體封裝件的製造步驟製造的半導體封裝件之圖，第7圖(a)為俯視圖，第7圖(b)為第7圖(a)的A1-A1剖面圖，第7圖(c)為第7圖(a)的B1-B1剖面圖。
第8圖係顯示使用實施形態1的半導體封裝件安裝的光模組(module)之立體圖。
第9圖係顯示實施形態2的半導體封裝件的製造步驟之說明圖。
第10圖(a)至第10圖(e)係顯示實施形態3的半導體封裝件的製造步驟之說明圖。
第11圖係顯示沿第10圖(a)及第10圖(b)的A-B-C線剖切後的狀態之剖面圖。
第12圖係顯示實施形態3的半導體封裝件的製造步驟之流程圖。
第13圖係顯示以實施形態3的半導體封裝件的製造步驟製造的進行單片切割前的半導體封裝件之立體圖。
第14圖(a)至第14圖(e)係顯示實施形態4的半導體封裝件的製造步驟之說明圖。
第15圖係顯示以實施形態4的半導體封裝件的製造步驟製造的半導體封裝件之立體圖。
以下，根據圖式詳細說明本發明的積層型半導體封裝件的製造方法。另外，本發明並不受以下的實 施形態所限，在不脫離本發明主旨的範圍內當可進行適當變更。此外，在以下所示的圖式中，為有助於理解，各層或各構件的比例或有不同於實際情況，各圖式間亦然。此外，為了提升圖式的易讀性，於俯視圖或有加上剖面線(hatching)。
實施形態1.
第1圖係顯示實施形態1的積層型半導體封裝件的製造方法之圖，第2圖係顯示沿第1圖(a)及第1圖(b)的A-B-C線剖切後的狀態之剖面圖。第3圖(a)至第3圖(c)係實施形態1的半導體封裝件的立體分解圖。第4圖係顯示實施形態1的半導體封裝件的製造步驟之流程圖。
本實施形態的方法，係於對半導體封裝件的貫通孔亦即通孔形成鍍覆層時，以將凹穴配置在內側之方式重疊屬於積層板的第1及第2積層體，再於周緣區域使用接著劑接合，使積層板的凹穴形成為密閉空間，接著進行通孔鍍覆，以接著劑接合的周緣區域R0係作為切除部分亦即切除區域而切除，並且分斷成複數單片，而形成半導體封裝件。以下，亦或有將貫通孔亦即通孔簡稱為TH。
準備如第2圖的剖面圖、第3圖(a)至第3(c)的積層體的立體分解圖所示，在第1絕緣性樹脂板11上中介接著層13積層有兩層構造的第1中間層12a、12b而成之第1積層體10、以及在第2絕緣性樹脂板21上中介接著層23積層有第2中間層22a、22b而成之第2積層體20。 接著，將該第1及第2積層體10、20，以夾著剝離片50且第1及第2凹穴15a、15b、25a、25b位在內側之方式，中介接著劑14而接合，使凹穴形成為密閉空間。在如上述將凹穴形成為密閉空間的狀態下，以殘留包含有接合面在內的一部分之方式從兩面形成通孔亦即貫通孔30(在第2圖中未予圖示)，接著再施行通孔鍍覆。另外，在本實施形態中，雖然貫通孔30係以殘留接合面而未貫通的方式形成，但為求方便仍以貫通孔稱之。於形成貫通孔30時，係使用蝕刻方法，藉由控制蝕刻液的溫度及蝕刻時間便能夠將一部分殘留下來。於蝕刻時，第1及第2凹穴15a、15b、25a、25b係積層體內的封閉空間，不會有鍍覆層附著。接著，在進行過鍍覆後，將作為切除部分的周緣區域R0去除，以沒了接著劑的部分為邊界，將積層體分割開來。藉由切割加工等，將分割後的積層體沿切割線DL予以單片化，而製造具有凹穴的半導體封裝件。另外，第1及第2積層體10、20之間係藉由將剝離片50去除而沿水平方向的分割線DLH分割。
接著，針對本實施形態1的半導體封裝件的製造步驟與第4圖所示的流程圖一起詳細說明。此處，使用玻璃-環氧(glass-epoxy)板(日立化成MCL-E679FG)作為第1及第2絕緣性樹脂板11、21。此外，第1及第2中間層12a、12b、22a、22b係與第1及第2絕緣性樹脂板11、21同樣使用玻璃-環氧板(日立化成MCL-E679FG)。接著層(第2圖中的13、23)係使用環氧接著膜(film)(日立化成 AS-2600W)。此外，此處，針對用於接合第1及第2積層體10、20的接著劑14，係同接合絕緣性樹脂板及中間層的接著層，使用環氧接著膜(日立化成AS-2600W)。
首先，在作為第1絕緣性樹脂板11及第1中間層12a、12b的玻璃-環氧板的單面或兩面形成配線圖案(步驟S101)。此處係設置由銅配線層的圖案形成的接墊(pad)41、43(參照第7圖(b)及第7(c)，在第2圖中係省略)。此外，雖未圖示出，但在第1中間層12a、12b係設有貫通孔且形成有配線層間的連接。此外，為了在積層後構成凹穴，在構成第1中間層12a、12b的玻璃-環氧板係預先開設有開口部O。下層側的第1中間層12a係於單個單元(unit)具有一個開口部O，上層側的第1中間層12b係於單個單元具有大小兩個開口部O。這些開口部O係於兩第1中間層的形狀加工所用的裁切步驟的同時，藉由衝孔(punch)而容易形成。在分割後的一個半導體封裝件100(參照第6圖)，設有兩個第1凹穴15a、15b，其中一個第1凹穴15a小但深，另一個第1凹穴15b大但淺，凹穴的深度彼此不同。深的第1凹穴15a係藉由在上層及下層的第1中間層12a、12b兩者形成開口部O而得，淺的第1凹穴15b係藉由僅在上層側的第1中間層12b形成開口部O而得。因此，由於凹穴的形狀係在第1中間層的形狀加工時確定，故能夠容易高精度且高複製性地獲得穩定的形狀，也無因切削時的殘渣等而造成污染之虞。
使用作為接著層13的環氧接著膜，將如上 述方式形成的第1絕緣性樹脂板11及第1中間層12a、12b進行積層，形成第1積層體10(第5圖(a)、(b)：步驟S102)。
關於第2積層體20的形成，係採用與第1積層體10的形成步驟完全相同的方式，在作為第2絕緣性樹脂板21及第2中間層22a、22b的玻璃-環氧板的單面或兩面形成配線圖案(步驟S201)。此處，係設置由銅配線層的圖案形成的接墊41、43(參照第7圖(b)及(c)，在第2圖中係省略)。
接著，使用作為接著層13的環氧接著膜，將第2絕緣性樹脂板21及第2中間層22a、22b進行積層，形成第2積層體20(第5圖(c)、(d)：步驟S202)。
形成第2積層體20後，以使第1及第2凹穴15a、15b及未圖示的第1及第2凹穴25a、25b的開口部O相對向於剝離片50之方式，將該形成有三聚氰胺(melamine)樹脂皮膜的剝離片50配置在第1及第2積層體10、20的表面。在剝離片50與第1及第2積層體10、20的周緣部之間，設置作為接著劑14的環氧接著膜。在積層步驟中係對第1及第2積層體10、20施加5MPa的壓力，加熱至160℃維持90分鐘，如第5圖(e)所示接合第1及第2積層體10、20(步驟S103)。在積層步驟中，從作為接著層的環氧接著膜溢出的接著劑14係被剝離片50擋住，不會侵入第1及第2凹穴15a、15b及未圖示的第1及第2凹穴25a、25b內部。此外，藉由設置剝離片50，使積層步驟中施加在積層體的壓力均勻施加，能夠防止積層體的翹 曲或凹陷。第1及第2積層體10、20的積層狀態為第1圖(a)。
接著，如第1圖(b)所示。以殘留第1積層體10與第2積層體20的接合面之方式，形成從第1積層體10貫通第2積層體20的貫通孔30(步驟S104)。貫通孔30係位在各半導體封裝件單元的外周部，貫通孔30係沿切割線DL設置。因此，除了有容易裁切的功用之外，還有容易定位的功用。此外，藉由在貫通孔30內壁形成鍍覆層後進行切割，便能夠獲得側壁形成有複數個導體層的半導體封裝件。
在如第1圖(b)所示進行而形成貫通孔30後，如第1圖(c)所示，在貫通孔30內、第1積層體10與第2積層體20的積層體的頂面、側面及底面進行鍍銅，形成鍍覆層40(步驟S105)。在形成鍍覆層40時，係在積層體的整個外表面形成鍍覆層40，但只要以在積層體周圍裝上鍍架(holder)(未圖示)的狀態浸漬至鍍槽，便能夠免除積層體側面的鍍覆層之形成。本實施形態中所說的積層體，係指積層第1及第2積層體10、20而得的積層體。
形成鍍覆層40後，如第1圖(d)所示，第1及第2積層體10、20頂面、底面的鍍覆層40係藉由蝕刻將不需要的部分去除，而形成電極圖案(步驟S106)。此處，在底面係於貫通孔30周圍形成有接墊40RP(參照第7圖(b))。
接著，如第1圖(e)所示。以壓縮第1及第2 積層體10、20之方式固定住頂面與底面，以機械加工將作為積層體中切除部分的周緣區域R0去除。在機械加工後解除底面、頂面的固定，藉此，便能夠將第1及第2積層體10、20沿水平方向的分割線DLH分割開來而予以分離(步驟S107)。
在分割後，塗布阻焊劑，進行圖案成形(patterning)(步驟S108)。此處，係將感光性的阻焊劑膜貼至第1及第2積層體10、20的底面及頂面，再經曝光步驟、顯影步驟及蝕刻步驟來對阻焊劑進行圖案成形。在進行阻焊劑的圖案成形後，為了保護由銅配線圖案形成的接墊41、43等防止氧化，施行鍍金(步驟S109)。另外，阻焊劑步驟與鍍金步驟的順序可顛倒。
藉由切割而分斷第1及第2積層體10、20而單片化(步驟S110)，獲得第6圖及第7圖所示的半導體封裝件100。第6圖為立體圖，第7圖(a)為俯視圖，第7圖(b)為第7圖(a)的A1-A1剖面圖，第7圖(c)為第7圖(a)的B1-B1剖面圖。
經上述步驟而形成的半導體封裝件係具有：供搭載由LED(Light-Emitting Diode；發光二極體)構成的發光元件之用的深但小的第1凹穴15a、第2凹穴25a及供搭載由光二極體(photodiode)構成的感光元件之用的淺但大的第1凹穴15b、第2凹穴25b。在第1凹穴15a、第2凹穴25a內係設置有由銅配線形成的接墊41，在第1凹穴15b、第2凹穴25b內係設置有由銅配線形成的接墊 43。另外，在第1及第2絕緣性樹脂板11、21係預先形成有由銅配線層形成的配線42。
此外，在作為貫通孔的貫通孔30內壁係形成有藉由鍍銅形成的鍍覆層40，且延繞至第1及第2絕緣性樹脂板11、21的背面11B，形成外部連接用的接墊40RP(第7圖(b))。外部連接用的接墊40RP的表面亦藉由前述鍍金步驟S109而由鍍金層被覆而容易進行焊接。形成在第1及第2絕緣性樹脂板11、21與第1及第2中間層12a、12b、22a、22b的配線及電路元件係經由貫通孔30側壁的鍍覆層40而相互連接，並能夠藉由外部連接用的接墊40RP連接至外部。另外，依據上述構成，導通半導體封裝件各層電極圖案的電極係非貫通，形成為鍍液不易侵入至半導體封裝件頂面之構造。因上述理由，本實施形態的半導體封裝件係頂面無電極圖案之構造，半導體封裝件頂面的凹穴開口部周圍形成為平坦且潔淨。此外，表面11A也不會有鍍液侵入，維持著潔淨的狀態。此處，以將第1及第2積層體10、20的接合面的一部分保留之方式形成貫通孔30是重點，而所謂的接合面的一部分，較佳為設為中間層厚度的二分之一以上之中間層的厚度左右。藉此，抑制鍍覆層延繞至接合面亦即半導體封裝件頂面，並且能夠有效率地從中間層牽出配線。
第8圖係顯示使用本實施形態的半導體封裝件製造的光訊號收發模組之立體圖。光訊號收發模組1係於第6圖及第7圖(a)至第7圖(c)所示的半導體封裝件 100搭載發光元件61及感光元件62，且在收納發光元件61的凹穴的開口部接合透鏡(lens)64。透鏡64係以接著劑接合成形品。或亦可使用樹脂成形成覆蓋收納發光元件的凹穴。在設置在第1凹穴15a內的接墊41，搭載由LED構成的發光元件61並且藉由接線(wire)63打線接合(wire bonding)。在設置在淺但大的第1凹穴15b內的接墊43，搭載由光二極體構成的感光元件62並且藉由接線63打線接合。此外，在搭載感光元件62的第1凹穴15b係填滿透光性樹脂(未圖示)保護接合線(bonding wire)。
如上述方式形成的光訊號收發模組1係能夠藉由外部連接用的接墊40RP而表面安裝至配線基板上而進行電路連接及安裝。本實施形態的光訊號收發模組1係以發光元件61發出的光照射對象物體、以感光元件62檢測反射光，藉此而使用作為感測器(sensor)，例如以檢測伺服馬達(servo motor)轉動角度的感測器為首，以及判斷有無對象物體、表面狀態等狀態的感測器。另外，亦能夠在第1及第2凹穴的內壁形成反射膜、在凹穴的頂面形成透鏡等光學元件。
依據本實施形態的半導體封裝件的製造方法，係僅在第1及第2積層體的周緣區域R0塗布接著劑14形成接著層來接合第1及第2積層體，使凹穴形成為密閉空間，在此狀態下進行鍍覆步驟，於鍍覆步驟結束後進行分斷，故製造極為容易，且確實地迴避鍍覆層附著至凹穴內。此外，屬於接合部的周緣區域R0係作為切除部分亦即 切除區域，因此也不會有因分斷造成的表面不平整，能夠獲得可靠度高之半導體封裝件。此外，在前述之專利文獻1中係必須進行用於製作凹穴的去除加工，而在本實施形態中係於形成積層體時僅進行中間層的開口，能夠整批地形成高精度的凹穴。此外，由於也不會有因切削而殘留的粉塵，故凹穴表面的平滑度亦提升，從而能夠提升半導體封裝件的固晶、打線接合的接合可靠度。因此，令製造成本大幅降低，能夠以低成本製造半導體封裝件。此外，當要形成複數個不同深度的凹穴時，僅藉由中間層的開口部的形成之有無便能夠調整深度，故能夠容易形成高精度且可靠度高之半導體封裝件。
此外，依據本實施形態的半導體封裝件，係於在第1及第2積層體形成貫通孔時，以將接合面保留之方式形成貫通孔，防止在接合面亦即凹穴形成面形成鍍覆層。因此，導通半導體封裝件各層電極圖案的電極係非貫通，形成為封裝件頂面無電極圖案之構造。因此，封裝件頂面的凹穴開口部周圍平坦且潔淨，故在將透鏡等光學元件接合至封裝件頂面時，能夠獲得高可靠度。
實施形態2.
第9圖係顯示本發明的積層型半導體封裝件的製造步驟之主要部分剖面圖。本實施形態與前述實施形態1的不同點在於：於形成第1及第2積層體時，本實施形態係在沒有中介剝離片下僅在周緣區域R0塗布接著劑24形成接 著層來接合第1及第2積層體。因此，於製造時，也沒有預先形成第1及第2積層體，而是藉由依序積層第1及第2絕緣性樹脂板與第1及第2中間層來形成積層第1及第2積層體的狀態。其餘步驟係與實施形態1相同。相同的部位係給予相同的符號。
在本實施形態中，第1及第2絕緣性樹脂板11、21係同實施形態1使用玻璃-環氧板，而接著劑24係使用熱硬化性環氧接著劑。在本實施形態，同樣在第1及第2中間層12a、12b、22a、22b預先開設有開口部O，以在積層後構成第1及第2凹穴15a、15b、25a、25b。第1及第2積層體10、20之間係僅在積層體外周部設有接著劑24，接著劑24內側為空隙V(無剝離片)。雖然未圖示出貫通孔，但貫通孔係同前述實施形態1，係以殘留積層體頂面亦即凹穴形成面的一部分之方式從底面朝頂面貫通形成的貫通孔。
雖然未設有剝離片50，但藉由調整接著劑24的塗布量，便也不會發生接著劑24溢出。在本實施形態中，同樣形成有僅在作為切除部分的周緣區域R0塗布接著劑24而形成的接著層，於周緣區域R0切除的同時，第1及第2積層體10、20係水平方向分離，而且無接著劑24殘留。接著，同實施形態1，第1及第2積層體10、20係分別以沿切割線DL方式切割為3排3列，而獲得與第6圖的立體圖所示相同的半導體封裝件100。因此，藉由本實施形態同樣能夠極為容易地獲得可靠度高之半導體封裝 件。
實施形態3.
第10圖(a)至第10圖(e)係顯示實施形態3的積層型半導體封裝件的製造方法之圖，第11圖係顯示沿第10圖(a)及第10圖(b)的A-B-C線剖切後的狀態之剖面圖。第12圖係顯示實施形態3的半導體封裝件的製造步驟之流程圖。第13圖係顯示以實施形態3的半導體封裝件的製造步驟製造的半導體封裝件進行單片切割前的積層體之立體圖。本實施形態的特徵在於使用蓋板80來將形成在第1積層體10的兩個第1凹穴15a、15b封閉，其餘部分係同前述實施形態1。相同的部位係給予相同的符號。
如第11圖的剖面圖所示，係以同實施形態1在第1絕緣性樹脂板11上中介接著層13積層第1中間層12a、12b而成的第1積層體10為積層體，形成單段構造。此處，係以將第1凹穴15a、15b封閉之方式，中介接著劑24將第1積層體10與蓋板80接合，使凹穴形成為密閉空間，在此狀態下形成通孔亦即貫通孔30(第11圖中未圖示)，然後施行通孔鍍覆。於施行通孔鍍覆時，第1凹穴15a、15b係積層體內的閉空間，不會有鍍覆層附著。將作為切除部分的周緣區域R0去除，以沒了接著劑24的部分為邊界，將積層體分割開來。將分割且剝離蓋板80後的積層體，藉由切割加工等，沿切割線DL予以單片化，而製造具有凹穴的半導體封裝件。另外，第1積層體10的第1 凹穴15a、15b係藉由剝離去除蓋板80而露出。另外，在本實施形態中，雖然貫通孔30係以殘留接合面而未貫通的方式形成，但為求方便仍以貫通孔稱之。
接著，針對本實施形態3的半導體封裝件的製造步驟，與第12圖所示的流程圖一起詳細說明。此處，絕緣性樹脂板係同實施形態1，使用玻璃-環氧板(日立化成MCL-E679FG)(第1絕緣性樹脂板11)。此外，第1及第2中間層12a、12b係與第1絕緣性樹脂板11同樣使用玻璃-環氧板(日立化成MCL-E679FG)。接著層(第11圖中的13)係使用環氧接著膜(日立化成AS-2600W)。此外，此處，針對用於接合積層體10與蓋板80的接著劑24，係同接合絕緣性樹脂板及中間層的接著層，使用環氧接著膜(日立化成AS-2600W)。
首先，在作為第1絕緣性樹脂板11及第1中間層12a、12b的玻璃-環氧板的單面或兩面設置屬於銅配線層的圖案之接墊41、43等(第11圖中省略)，形成配線圖案(步驟S301)。此外，雖未圖示出，但在第1中間層12a、12b係設有貫通孔，配線層間有連接。此外，為了在積層後構成凹穴，在構成第1中間層12a、12b的玻璃-環氧板係預先開設有開口部O。下層側的第1中間層12a係於單個單元具有一個開口部O，上層側的第1中間層12b係於單個單元具有大小兩個開口部O。這些開口部O係於第1中間層的形狀加工之用的裁切步驟的同時，藉由衝孔而容易形成。分割後的一個半導體封裝件100設有兩個第 1凹穴15a、15b，第1凹穴15a小但深，第1凹穴15b大但淺，凹穴的深度彼此不同。
使用作為接著層13的環氧接著膜，將如上述方式形成的第1絕緣性樹脂板11及第1中間層12a、12b進行積層，形成屬於積層體的第1積層體10(步驟S302)。
形成第1積層體10後，以使第1凹穴15a、15b的開口部相對向於蓋板80之方式，將由與第1絕緣性樹脂板11相同材料構成的蓋板80配置至屬於積層體的第1積層體10。在蓋板80與積層體的周緣部之間，設置作為接著劑24的環氧接著膜。在積層步驟中係對第1及第2積層體10、20施加5MPa的壓力，加熱至160℃維持90分鐘，將蓋板80接合至第1積層體10(步驟S303)。蓋板80與第1積層體10的接合狀態為第10圖(a)。
接著，如第10圖(b)所示，形成從第1積層體10貫通蓋板80的貫通孔30(步驟S304)。此處，係在比形成有接著劑24的周緣區域更內側，以殘留包含有與蓋板80之接合面在內的中間層的一部分之方式形成貫通的貫通孔30。所謂的中間層的一部分，較佳為設為中間層的厚度的二分之一以上之中間層的厚度左右。藉此，抑制鍍覆層延繞至接合面亦即半導體封裝件頂面，並且能夠有效率地從中間層牽出配線。
在如以上方式進行而形成貫通孔30後，如第10圖(c)所示，在貫通孔30內、第1及第2積層體頂面及底面形成藉由鍍銅形成的鍍覆層40(步驟S305)。在形成 鍍覆層40時，係在積層體的整個外表面形成鍍覆層40，但只要以在積層體周圍裝上未圖示的鍍架的狀態浸漬至鍍槽，便能夠免除側面的鍍覆層之形成。
形成鍍覆層40後，如第10圖(d)所示，第1積層體10頂面、底面的鍍銅係將不需要的部分去除，而形成電極圖案(步驟S306)。此處，在底面係於貫通孔30周圍形成有接墊。
接著，如第10圖(e)所示。以壓縮第1積層體10之方式固定住積層體的頂面與底面，以機械加工將積層體中作為切除部分的周緣區域R0去除。在去除周緣區域R0後，解除底面、頂面的固定，藉此，能夠將第1積層體10沿水平方向的分割線DLH從蓋板80分割開來，而將蓋體從第1積層體剝離(步驟S307)。
在分割後，塗布阻焊劑，進行圖案成形(步驟S308)。此處，係將感光性的阻焊劑膜貼至第1積層體10的底面、頂面，再經曝光步驟、顯影步驟、蝕刻步驟來對阻焊劑進行圖案成形。在進行圖案成形後，為了保護由銅配線形成的接墊41、43等防止氧化，而施行鍍金(步驟S309)。另外，阻焊劑步驟與鍍金步驟的順序可顛倒。
第13圖顯示如上述步驟進行而獲得的第1積層體10。藉由切割將第1積層體10單片化(步驟S310)，獲得與第6圖及第7圖所示相同的半導體封裝件100。
依據本實施形態，單段積層體的通孔鍍覆亦能夠容易且高可靠度地施行。
另外，並不限定為單段積層體，亦能夠為三段以上的奇數段的積層，當積層奇數段的積層體時，只要不使凹穴露出即可，亦可存在凹穴沒有彼此對向的部分。
實施形態4.
第14圖係顯示實施形態4的積層型半導體封裝件的製造方法之圖，第15圖係顯示以同一方法形成的半導體封裝件之立體圖。與第6圖之顯示實施形態1的半導體封裝件的立體圖相比對，僅貫通孔30有所不同，在第6圖及第15圖中，A1-A1線、B1-B1線分別指同一部分。
在前述實施形態1中，係以殘留包含有第1及第2積層體10、20的接合面在內的一部分之方式設置半導體封裝件的通孔亦即貫通孔30，相對於此，在本實施形態的方法中，係以貫通第1及第2積層體10、20之方式設置半導體封裝件的貫通孔30。只有以貫通第1及第2積層體10、20之方式設置貫通孔30這點不同，其餘部分係同實施形態1。在本實施形態中，係同樣於形成鍍覆層時，以將凹穴配置在內側之方式重疊積層板(第1及第2積層體)，再於周緣區域使用接著劑接合，使積層板的凹穴形成為密閉空間，接著進行通孔鍍覆，這部分同實施形態1。在本實施形態中，係在沿第1及第2積層體10、20的整個厚度方向連續形成的貫通孔30形成鍍覆層40。接著，於進行分割時，以接著劑接合的周緣區域R0係作為切除部分亦即切除區域而切除。如上述方式進行而分割成第1及第 2積層體10、20，並且分斷成複數單片，而形成半導體封裝件。
在分割第1及第2積層體10、20的步驟中，連續形成在貫通孔30的鍍覆層40或會難以分割。因此，採用在第1及第2積層體10、20的接合面介置剝離片並使鍍覆層40不形成於剝離片、或者使用藉由升溫等而容易剝離的接著劑來接合第1及第2積層體等方法，藉此，將導通半導體封裝件各層電極圖案的電極形成為貫通電極，從而亦能夠形成半導體封裝件頂面具有電極圖案之構造。藉此，就半導體封裝件而言，係使第1及第2凹穴形成面側容易連接配線，亦能夠謀求配線長度之縮減。
另外，在前述實施形態1至4中，絕緣性樹脂板及中間層之接合並不限定為環氧系樹脂，亦可使用預浸材(prepreg)(纖維含浸樹脂)進行接著。此外，亦能夠將絕緣性樹脂板及中間層本身以預浸材構成，以雷射裁切中間層的凹穴形成區域來形成凹穴。
此外，就絕緣性樹脂板而言，能夠使用習知的任一種基板，只有具有形狀維持性即可。基板的材料並無特別限定，可舉出例如二乙酸纖維素(cellulose)、三乙酸纖維素、丙酸(propionic-acid)纖維素、丁酸纖維素、乙酸纖維素、硝酸纖維素、聚對苯二甲酸乙二酯(polyethylene terephthalate)、聚乙烯(polyethylene)、聚苯乙烯(polystyrene)、聚丙烯(polypropylene)、聚乙烯縮醛(poly-vinyl-acetal)、聚醯亞胺(polyimide)、環氧(epoxy)、雙 馬來醯亞胺(bismaleinimide)樹脂、聚苯醚(polyphenylene oxide)、液晶聚合物(polymer)、聚四氟乙烯(polytetrafluoroethylene)等高分子材料、例如紙、層合(laminate)有塑膠(plastic)的紙等其他材料、上述材料的組合、上述材料的類似物等。
此外，實施形態1至4的半導體封裝件係除了適用於光訊號收發模組(module)等光模組之外，還能夠適用於高頻模組等各種半導體元件的封裝件。當使用於這類用途時，較佳為使用含有後述絕緣性樹脂的基板，具體而言，較佳為由絕緣性樹脂構成的基板等絕緣性基板、或表面具有絕緣性樹脂的層亦即絕緣性樹脂層的基板之帶絕緣性樹脂層基板。另外，絕緣性樹脂板係亦可為於其表面交替具有金屬配線層與絕緣性樹脂層，於最表層配置有絕緣性樹脂層之基板。
就絕緣性樹脂的具體例而言，例如可為熱硬化性樹脂，亦可為熱可塑性樹脂，亦可為兩者的混合物，就熱硬化性樹脂而言，可舉出例如環氧樹脂、酚(phenol)樹脂、聚醯亞胺(polyimide)樹脂、聚酯(polyester)樹脂、雙馬來醯亞胺(bis-mareimid)樹脂、聚烯烴(polyolefin)樹脂、異氰酸(isocyanate)樹脂、ABS樹脂等。就環氧樹脂而言，可舉出例如甲酚酚醛清漆型(cresolnovolak-type)環氧樹脂、雙酚A型(bis-phenol)環氧樹脂、雙酚(bisphenol)F型環氧樹脂、酚醛清漆(phenol novolac)型環氧樹脂、烷基酚酚醛型(alkylphenolenovolak)環氧樹脂、聯苯酚(biphenol)F型 環氧樹脂、萘型(naphthalene)環氧樹脂、雙環戊二烯型(dicyclopentadiene)環氧樹脂、酚類與具有酚性羥基的芳香族醛之縮合物的環氧化物、脂環式環氧樹脂等。上述樹脂係可單獨使用，亦可合併兩種以上使用。
就接著層而言，除了使用環氧樹脂等熱硬化性樹脂之外，亦能夠使用熱可塑性樹脂。就熱可塑性樹脂而言，可舉出例如苯氧基(phenoxy)樹脂、聚醚碸(polyethelsulfone)、聚碸(polysulfone)、聚苯碸(polyphenylenesulfone)、聚苯硫醚(polyphenylenesulfide)、聚苯醚(polyphenylethel)、聚醚醯亞胺(polyethelimid)等。
此外，在前述實施形態1至4中，絕緣性樹脂板與中間層之接合所使用的接著層及積層體間或積層體與蓋板之接合所使用的接著劑係可使用相同的材料，故接合作業性良好。此外，當絕緣性樹脂板與中間層之接合所使用的接著層及積層體間或積層體與蓋板之接合所使用的接著劑係使用相同的材料而強固地接合時，由於將周緣區域的接合部作為切除部分予以切除，故仍能夠容易作業性良好地分斷，而能夠獲得具有平滑且無污染之表面的半導體封裝件。
此外，在前述實施形態1至4中，雖然絕緣性樹脂板與中間層之接合所使用的接著層及積層體間或積層體與蓋板之接合所使用的接著劑係可使用相同的材料，但亦可使用不同的材料。例如亦可使用融化溫度相異的接著劑，以接合第1及第2積層體間或積層體及蓋板間 的接著劑的融化溫度比層間的接著層的融化溫度低之方式構成，而能夠藉由加熱而沿分割線進行分割。或者，亦可構成為以雷射加工、線鋸(wire saw)等進行機械性分割。
此外，在前述實施形態1至4中，亦可在對貫通孔施行鍍覆後，於最外層形成增層(build up layer)。
另外，在前述實施形態1至3中，係於在第1及第2積層體形成貫通孔時，以殘留包含有接合面在內的一部分之方式形成貫通孔，防止在接合面亦即凹穴形成面形成鍍覆層。因此，導通半導體封裝件各層電極圖案的電極乃係非貫通，形成為半導體封裝件頂面無電極圖案之構造。相對於此，在實施形態4的方法中，係採用使鍍覆層不形成於接合面的剝離片、或者使用藉由升溫等而容易剝離的接著劑來接合第1及第2積層體等方法，藉此，將導通半導體封裝件各層電極圖案的電極形成為貫通電極，從而亦能夠形成為半導體封裝件頂面具有電極圖案之構造。藉此，使表面側容易連接配線，亦能夠謀求配線長度之縮減。
以上說明了本發明的一些實施形態，但該些實施形態乃係作為例子而提出，並非用以限定發明範圍。該些新的實施形態係能夠以其他各種形態實施，當能在不脫離發明主旨的範圍內進行各種省略、置換、變更。該些實施形態或其變形係為本發明的範圍及主旨所涵蓋，並且為申請專利範圍所記載之發明及其均等範圍所涵蓋。
(產業上的利用可能性)
如上所述，依據本實施形態的半導體封裝件的製造方法，係能夠形成具有高精度且無鍍覆層附著污染之凹穴的半導體封裝件，故可用於光訊號收發模組、高頻模組等各種半導體元件之安裝。
10‧‧‧第1積層體
15a、15b‧‧‧第1凹穴
20‧‧‧第2積層體
30‧‧‧貫通孔
40‧‧‧鍍覆層
A-B-C‧‧‧剖面線
DL‧‧‧切割線
DLH‧‧‧水平方向的分割線

Claims (12)

  1. 一種半導體封裝件的製造方法，係含有下述步驟：形成具有第1絕緣性樹脂板及第1中間層的第1積層體之步驟，該第1絕緣性樹脂板係具有第1及第2主面，該第1中間層係積層於前述第2主面且具有至少一個構成第1凹穴的開口部；形成具有第2絕緣性樹脂板及第2中間層的第2積層體之步驟，該第2絕緣性樹脂板係具有第1及第2主面，該第2中間層係積層於前述第2主面且具有至少一個構成第2凹穴的開口部；選擇性地在前述第1及第2中間層至少一者的周緣區域形成接著劑，以使前述第1及第2凹穴封閉彼此之方式接合前述第1及第2中間層之步驟；在比前述周緣區域更內側，形成以殘留包含有前述第1及第2積層體的接合面在內的一部分之方式予以貫通的貫通孔之步驟；在前述貫通孔形成鍍覆層之步驟；及沿著包含前述貫通孔而貫穿前述第1及第2積層體的切割線，分斷前述第1及第2積層體之步驟；而形成具有前述第1凹穴的第1封裝件及具有第2凹穴的第2封裝件。
  2. 如申請專利範圍第1項所述之半導體封裝件的製造方法，其中，前述第1及第2中間層的沒有形成前述接著劑的區域係中介剝離片而被接合。
  3. 如申請專利範圍第1項或第2項所述之半導體封裝件的製造方法，其中，形成前述第1及第2積層體之步驟係含有：對具有貫通各層之開口部的前述第1及第2中間層進行形狀加工之步驟；及在前述第1及第2絕緣性樹脂板的各者，中介接著層而積層第1及第2中間層之步驟。
  4. 如申請專利範圍第3項所述之半導體封裝件的製造方法，其中，前述接著層為熱硬化性樹脂。
  5. 如申請專利範圍第4項所述之半導體封裝件的製造方法，其中，前述第1及第2絕緣性樹脂板為玻璃-環氧基板。
  6. 如申請專利範圍第1項所述之半導體封裝件的製造方法，其中，前述進行分斷之步驟係將前述第1及第2積層體分別分斷成複數個半導體封裝件之步驟。
  7. 如申請專利範圍第1項所述之半導體封裝件的製造方法，其中，前述第1中間層係在沿前述切割線分斷的一個區域內具有複數個開口部。
  8. 如申請專利範圍第7項所述之半導體封裝件的製造方法，其中，前述第1中間層係以複數層構成，且在沿前述切割線分斷的一個區域內，具有沒有貫通前述複數層中的最外層的第1開口部及貫通至最外層的第2開口部，形成具有不同深度之複數個凹穴的半導體封裝件。
  9. 一種半導體封裝件，係以申請專利範圍第1至8項中任一項所述之半導體封裝件的製造方法製造的半導體封裝件，係具有：絕緣性樹脂板，係具備配線部；及凹穴，係形成在積層於前述絕緣性樹脂板的中間層，搭載半導體元件。
  10. 如申請專利範圍第9項所述之半導體封裝件，其中，前述凹穴係具有不同深度的複數個凹穴。
  11. 一種半導體封裝件的製造方法，係含有下述步驟：形成具有絕緣性樹脂板及中間層的積層體之步驟，該絕緣性樹脂板係具有第1及第2主面，該中間層係由絕緣性樹脂構成，積層於前述第2主面且具有至少一個構成凹穴的開口部；選擇性地在前述中間層的周緣區域形成接著劑，以封閉前述凹穴之方式將蓋板接合至前述中間層之步驟；在比形成有前述接著劑的前述周緣區域更內側，形成以殘留包含有與前述蓋板之接合面的前述中間層的一部分之方式予以貫通的貫通孔之步驟；在前述貫通孔內形成鍍覆層之步驟；及沿著包含前述貫通孔的切割線，分斷前述積層體，並且去除前述蓋板之步驟；而形成在第2主面側具有凹穴之半導體封裝件。
  12. 一種半導體封裝件的製造方法，係含有下述步驟： 形成具有第1絕緣性樹脂板及第1中間層的第1積層體之步驟，該第1絕緣性樹脂板係具有第1及第2主面，該第1中間層係積層於前述第2主面且具有至少一個構成第1凹穴的開口部；形成具有第2絕緣性樹脂板及第2中間層的第2積層體之步驟，該第2絕緣性樹脂板係具有第1及第2主面，該第2中間層係積層於前述第2主面且具有至少一個構成第2凹穴的開口部；選擇性地在前述第1及第2中間層至少一者的周緣區域形成接著劑，以使前述第1及第2凹穴封閉彼此之方式接合前述第1及第2中間層之步驟；在比前述周緣區域更內側，形成貫通前述第1及第2積層體的貫通孔之步驟；在前述貫通孔形成鍍覆層之步驟；及沿著包含前述貫通孔而貫穿前述第1及第2積層體的切割線，分斷前述第1及第2積層體之步驟；而形成具有前述第1凹穴的第1封裝件及具有第2凹穴的第2封裝件。
TW104111083A 2014-06-09 2015-04-07 半導體封裝件的製造方法 TWI567909B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/065267 WO2015189903A1 (ja) 2014-06-09 2014-06-09 半導体パッケージの製造方法および半導体パッケージ

Publications (2)

Publication Number Publication Date
TW201546988A true TW201546988A (zh) 2015-12-16
TWI567909B TWI567909B (zh) 2017-01-21

Family

ID=54833035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111083A TWI567909B (zh) 2014-06-09 2015-04-07 半導體封裝件的製造方法

Country Status (7)

Country Link
US (1) US9953844B2 (zh)
JP (1) JP6005280B2 (zh)
KR (1) KR101729882B1 (zh)
CN (1) CN105378912B (zh)
DE (1) DE112014003071T5 (zh)
TW (1) TWI567909B (zh)
WO (1) WO2015189903A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100809A1 (de) * 2015-04-14 2016-10-20 Samsung Electronics Co. Ltd. Nahfeldkommunikationsbaugruppe und tragbare Vorrichtung, welche dieselbe enthält
TWI823371B (zh) * 2020-01-31 2023-11-21 日商日亞化學工業股份有限公司 面狀光源

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025014A (ja) 1988-06-24 1990-01-09 Konica Corp 自動焦点調節装置
JPH08148602A (ja) * 1994-11-21 1996-06-07 Hitachi Chem Co Ltd 半導体搭載用多層配線板の製造方法
JP3301896B2 (ja) 1995-09-07 2002-07-15 新光電気工業株式会社 チップキャリア用基板及びその製造方法
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
JP3314939B2 (ja) 1997-04-30 2002-08-19 日立化成工業株式会社 半導体装置及び半導体素子搭載用基板並びにそれらの製造方法
EP1244152A3 (en) * 2001-01-26 2008-12-03 Toyoda Gosei Co., Ltd. Reflective light emitting diode, reflective optical device and its manufacturing method
JP2003179180A (ja) 2002-12-24 2003-06-27 Nippon Micron Kk 電子部品パッケージ用内層回路削り出し装置および内層回路削り出し方法
EP1654765A2 (en) * 2004-01-10 2006-05-10 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor cross reference to related applications
TW200824058A (en) * 2005-02-23 2008-06-01 Almt Corp Semiconductor element mounting member, semiconductor device, imaging device, light emitting diode constituting member, and light emitting diode
JP2008124348A (ja) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP4487271B2 (ja) * 2007-07-25 2010-06-23 Ｔｄｋ株式会社 集合基板及びその製造方法
JP2009049218A (ja) * 2007-08-21 2009-03-05 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
JP5215786B2 (ja) * 2008-09-10 2013-06-19 日本特殊陶業株式会社 セラミックパッケージの製造方法
TWI419797B (zh) * 2009-01-16 2013-12-21 Hon Hai Prec Ind Co Ltd 熱列印頭與熱列印系統
JP5218087B2 (ja) * 2009-01-19 2013-06-26 三菱電機株式会社 半導体装置
JP2010219367A (ja) 2009-03-18 2010-09-30 Sharp Corp 有機プリント基板の製造方法及び有機プリント基板、並びに、有機プリント基板を用いた高周波モジュール
JP2013115325A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 焼結構造体の製造方法
US9570648B2 (en) * 2012-06-15 2017-02-14 Intersil Americas LLC Wafer level optical proximity sensors and systems including wafer level optical proximity sensors
CN103517584A (zh) * 2012-06-27 2014-01-15 富葵精密组件(深圳)有限公司 多层电路板的制作方法
JP6005462B2 (ja) * 2012-09-26 2016-10-12 Ｎｇｋエレクトロデバイス株式会社 セラミック部品およびその製造方法
GB2507542B (en) * 2012-11-02 2016-01-13 M Solv Ltd Apparatus and Method for forming fine scale structures in the surface of a substrate to different depths

Also Published As

Publication number Publication date
US9953844B2 (en) 2018-04-24
KR20160012127A (ko) 2016-02-02
KR101729882B1 (ko) 2017-04-24
JP6005280B2 (ja) 2016-10-12
WO2015189903A1 (ja) 2015-12-17
TWI567909B (zh) 2017-01-21
CN105378912B (zh) 2018-12-28
CN105378912A (zh) 2016-03-02
JPWO2015189903A1 (ja) 2017-04-20
US20160163565A1 (en) 2016-06-09
DE112014003071T5 (de) 2016-03-10

Similar Documents

Publication Publication Date Title
US8745860B2 (en) Method for manufacturing printed wiring board
JP6130344B2 (ja) 印刷回路基板
US8578598B2 (en) Fabricating method of embedded package structure
JP5704287B1 (ja) 樹脂多層基板の製造方法
JP2011199077A (ja) 多層配線基板の製造方法
US20190215958A1 (en) Printed wiring board and method for manufacturing the same
US20170127517A1 (en) Printed wiring board and method for manufacturing the same
WO2014122779A1 (ja) 部品内蔵基板およびその製造方法
US10123413B2 (en) Package substrate and manufacturing method thereof
WO1998025302A1 (fr) Dispositif a semi-conducteurs obture a la resine, fabrication dudit dispositif
TWI567909B (zh) 半導體封裝件的製造方法
TWI677950B (zh) 垂直式晶片與水平式晶片之嵌入型封裝結構及其製造方法
JP5189672B2 (ja) 部品内蔵基板およびその製造方法
JP2008211254A (ja) 部品内蔵多層回路基板
TWI572258B (zh) 內埋式元件封裝結構的製作方法
JP2008091357A (ja) 半導体装置及びその製造方法
TWI643538B (zh) 具有段差結構的多層電路板及其製作方法
JP2020043304A (ja) 放熱基板及びその製造方法
JP2017073516A (ja) 片面回路基板の製造方法及びそれを用いてなる多層回路基板の製造方法
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016225443A (ja) プリント配線板の製造方法
JP2018085429A (ja) 支持板付き配線基板、その製造方法及び半導体パッケージの製造方法
US9859632B2 (en) Composite substrate and rigid substrate
JPH10223805A (ja) 半導体装置およびその製造方法
JP2018125508A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees