CN105378912B - 半导体封装件的制造方法以及半导体封装件 - Google Patents

半导体封装件的制造方法以及半导体封装件 Download PDF

Info

Publication number
CN105378912B
CN105378912B CN201480025592.0A CN201480025592A CN105378912B CN 105378912 B CN105378912 B CN 105378912B CN 201480025592 A CN201480025592 A CN 201480025592A CN 105378912 B CN105378912 B CN 105378912B
Authority
CN
China
Prior art keywords
laminated body
middle layer
semiconductor package
cavity
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480025592.0A
Other languages
English (en)
Other versions
CN105378912A (zh
Inventor
二村政范
竹田滋纪
立井芳直
杉浦势
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105378912A publication Critical patent/CN105378912A/zh
Application granted granted Critical
Publication of CN105378912B publication Critical patent/CN105378912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在向半导体封装件的贯通孔(30)形成镀层(40)时，将在第1以及第2层叠体(10、20)形成的第1以及第2空腔(15a、15b(、25a、25b))置于内侧而使第1以及第2层叠体(10、20)重叠，并在周缘区域(R0)使用粘接剂进行接合，将第1以及第2层叠体(10、20)的空腔设为密闭空间，以将包含第1以及第2层叠体(10、20)的接合面在内的一部分留下的方式形成贯通孔(30)。然后，对贯通孔(30)进行通孔镀敷，由此形成镀层(40)，将周缘区域(R0)作为切削余量即切除区域进行切除，并且沿着切割线(DL)割离为多个，形成半导体封装件。

Description

半导体封装件的制造方法以及半导体封装件
技术领域
本发明涉及半导体封装件的制造方法以及半导体封装件。
背景技术
当前，通常，半导体封装件具有用于收容半导体元件的凹部(以下还称为半导体元件收容用空腔或空腔)和使各电极层导通的导通孔即通孔。
通常的工序如下。
工序0.在由绝缘材质构成的板体(以下称为绝缘片)形成空腔用孔、形成电路
工序1.将在工序0中形成的绝缘片和粘接层层叠
工序2.通孔的开孔加工
工序3.向通孔、层叠体底面以及顶面实施镀敷
工序4.通过蚀刻去除层叠体底面以及顶面的镀层的不需要的部分
工序5.涂覆阻焊剂、图案化
工序6.镀金
工序7.通过切割而单片化
然而，存在下述课题，即，在进行通孔镀敷时，在半导体元件收容用空腔整体附着镀层，使搭载半导体元件的芯片键合用电极和导线键合用电极等电极间发生短路。
因此，在专利文献1中公开有下述技术。提出有如下的技术：在上述工序3中向通孔、层叠体的底面、顶面实施镀敷时，为了避免在半导体元件收容用空腔上附着镀层，将半导体元件收容用空腔利用绝缘片密闭，在镀敷工序结束后，作为工序4对绝缘片的一部分进行去除加工，形成半导体元件收容用空腔。之后通过切割而实施单片化。
专利文献1：日本特公平2-5014号公报
发明内容
然而，根据上述专利文献1记载的技术，存在用于形成空腔的绝缘片去除加工花费工时，成本高的问题。另外，存在绝缘片去除工序中产品被污染这样的问题。例如，在将绝缘片利用机械加工去除的情况下产生粉尘。另外，在将绝缘片利用激光加工去除的情况下，产生称为残料的再凝固附着物。以上情况均导致半导体元件的芯片键合、导线键合的接合可靠性下降。进而，还存在下述问题，在空腔开口部配置透镜等光学部件的情况下，由切削引起的毛刺或由激光加工引起的残料导致半导体封装件和光学部件的接合可靠性下降。
本发明是鉴于上述问题而提出的，其目的在于得到一种不增加工时且容易地制造层叠型半导体封装件的方法，该层叠型半导体封装件不存在由向空腔内附着的镀层导致的短路的可能性，可靠性高。
为了解决上述的课题，实现目的，本发明的特征在于包含下述工序：形成第1层叠体，该第1层叠体具有第1绝缘性树脂板和第1中间层，该第1绝缘性树脂板具有第1以及第2主面，该第1中间层层叠在第2主面，具有构成至少一个第1空腔的开口部；形成第2层叠体，该第2层叠体具有第2绝缘性树脂板和第2中间层，该第2绝缘性树脂板具有第1以及第2主面，该第2中间层层叠在第2主面，具有构成至少一个第2空腔的开口部；在第1以及第2中间层的至少一方的周缘区域选择性地形成粘接剂，以将第1以及第2空腔彼此堵住的方式将第1以及第2中间层接合；形成与所述周缘区域相比在内侧到达至包含所述第1以及第2层叠体的接合面在内的一部分的非贯通孔；在非贯通孔形成镀层；以及沿着包含非贯通孔并将第1以及第2层叠体贯通的切割线，对第1以及第2层叠体进行割离，形成具有第1空腔的第1封装件以及具有第2空腔的第2封装件。
发明的效果
根据本发明，在堵住第1以及第2空腔的状态下实施镀敷，因此不可能发生由于向空腔内附着镀层而导致的短路。另外，沿着包含与周缘区域相比位于内侧的非贯通孔并将第1以及第2层叠体贯通的切割线，将第1以及第2层叠体割离，由此切除周缘区域，第1以及第2层叠体的接合面得到开放而不会受到污染。因而，实现能够得到制造容易且可靠性高的层叠型封装件这样的效果。
附图说明
图1(a)～(e)是表示实施方式1的半导体封装件的制造工序的说明图。
图2是表示在图1(b)的A-B-C线处切断的状态的剖面图。
图3是图2的分解斜视图，(a)是表示第1层叠体的图，(b)是表示剥离片的图，(c)是表示第2层叠体的图。
图4是表示实施方式1的半导体封装件的制造工序的流程图。
图5是表示实施方式1的半导体封装件的制造工序的一部分的工序剖面图。
图6是表示利用实施方式1的半导体封装件的制造工序制造出的半导体封装件的斜视图。
图7是表示利用实施方式1的半导体封装件的制造工序制造出的半导体封装件的图，(a)是俯视图，(b)是(a)的A1-A1剖面图，(c)是(a)的B1-B1剖面图。
图8是表示使用实施方式1的半导体封装件安装的光模块的斜视图。
图9是表示实施方式2的半导体封装件的制造工序的说明图，是表示在图1(a)以及(b)的A-B-C线处切断的状态的剖面图。
图10(a)～(e)是表示实施方式3的半导体封装件的制造工序的说明图。
图11是表示在图10(a)以及(b)的A-B-C线处切断的状态的剖面图。
图12是表示实施方式3的半导体封装件的制造工序的流程图。
图13是表示利用实施方式3的半导体封装件的制造工序制造出的单体切割前的半导体封装件的斜视图。
图14(a)～(e)是表示实施方式4的半导体封装件的制造工序的说明图。
图15是表示利用实施方式4的半导体封装件的制造工序制造出的半导体封装件的斜视图。
具体实施方式
以下基于附图，详细说明本发明涉及的层叠型半导体封装件的制造方法的实施方式。此外，本发明并不由该实施方式限定，在不脱离其要旨的范围内能够适当变更。另外，在以下所示的附图中，为了容易理解，有时各层或各部件的比例尺与现实不同，在各附图之间也同样如此。另外，即使是俯视图，为了容易观察附图有时标注斜线。
实施方式1.
图1是表示实施方式1所涉及的层叠型半导体封装件的制造方法的图，图2是在图1(a)以及图1(b)的A-B-C线处切断的状态的剖面图。图3(a)至(c)是实施方式1的半导体封装件的分解斜视图。图4是表示实施方式1的半导体封装件的制造工序的流程图。
在本实施方式的方法中，在向半导体封装件的贯通孔即通孔形成镀层时，将空腔置于内侧而将层叠板即第1以及第2层叠体重叠并在周缘区域使用粘接剂进行接合，将层叠板的空腔设为密闭空间，进行通孔镀敷，使用粘接剂接合的周缘区域R0作为切削余量即切除区域而切除，并且割离为多个，形成半导体封装件。以下将贯通孔即通孔简称为TH。
如在图2中示出的剖面图，在图3(a)至(c)中示出的层叠体的分解斜视图所示，准备第1层叠体10和第2层叠体20，其中，该第1层叠体10是在第1绝缘性树脂板11上经由粘接层13层叠2层构造的第1中间层12a、12b而成的，该第2层叠体20是在第2绝缘性树脂板21上经由粘接层23层叠第2中间层22a、22b而成的。然后将这些第1以及第2层叠体10、20夹着剥离片50以第1以及第2空腔15a、15b、25a、25b在内侧的方式，经由粘接剂14进行接合，将空腔设为密闭空间。如上所述，在将空腔设为密闭空间的状态下，将包含接合面的一部分留下而从两面形成通孔即贯通孔30(在图2中未图示)，实施通孔镀敷。此外，在本实施方式中，以并未贯通而是留有接合面的方式形成贯通孔30，但为了方便称为贯通孔。在形成贯通孔30时，通过使用蚀刻方法，对蚀刻液的温度以及蚀刻时间进行控制，从而能够留有一部分。此时，第1以及第2空腔15a、15b、25a、25b成为层叠体内的封闭空间，不会附着镀层。然后，在进行镀敷后，去除作为切削余量的周缘区域R0，将没有粘接剂的部分作为边界，将层叠体分割。将分割出的层叠体通过切割加工等沿切割线DL进行单片化，从而对具有空腔的半导体封装件进行制造。此外，第1以及第2层叠体10、20之间通过去除剥离片50，从而以水平方向的分割线DLH得到分割。
接着，根据图4所示的流程图对本实施方式1的半导体封装件的制造工序详细地进行说明。在此作为第1以及第2绝缘性树脂板11、21使用玻璃环氧板(日立化成MCL-E679FG)。另外，第1以及第2中间层12a、12b、22a、22b与第1以及第2绝缘性树脂板11、21同样，使用玻璃环氧板(日立化成MCL-E679FG)。粘接层(图2中的13、23)使用环氧粘接膜(日立化成AS-2600W)。另外，在此，针对用于将第1以及第2层叠体10、20接合的粘接剂14也使用与将绝缘性树脂板和中间层接合的粘接层同样的环氧粘接膜(日立化成AS-2600W)。
首先，在作为第1绝缘性树脂板11以及第1中间层12a、12b的玻璃环氧板的单面、或双面形成配线图案(步骤S101)。在此设置由铜配线层的图案构成的焊盘41、43(在图2中省略，参照图7(b)以及(c))。另外，虽然没有图示，但在第1中间层12a、12b设置贯通孔，实现配线层间的连接。另外，为了在层叠后构成空腔，因此，在构成第1中间层12a、12b的玻璃环氧板，预先开设有开口部O。下层侧的第1中间层12a在1个单元具有1个开口，上层侧的第1中间层12b在1个单元具有大小2个开口部O。它们是在用于对2层的第1中间层的形状进行加工的切断工序中，通过冲裁打孔机同时容易地形成的。在分割后的1个半导体封装件100(参照图6)设置有2个第1空腔15a、15b，第1空腔中的一个第1空腔15a较小而较深，另一个第1空腔15b较大而较浅，空腔的深度彼此不同。较深的第1空腔15a是通过在上层以及下层的第1中间层12a、12b这两者形成开口部O而得到的，较浅的第1空腔15b是通过仅在上层侧的第1中间层12b形成开口部O而得到的。因而，在加工第1中间层的形状时由于空腔的形状确定，因此能够容易且以高精度得到重现性较好的稳定的形状，不会发生由切削时的残渣等引起的污染。
将以上述方式形成的第1绝缘性树脂板11以及第1中间层12a、12b使用作为粘接层13的环氧粘接膜进行层叠，而形成第1层叠体10(图5(a)、(b)：步骤S102)。
关于第2层叠体20的形成，与第1层叠体10的形成工序完全同样地，在作为第2绝缘性树脂板21以及第2中间层22a、22b的玻璃环氧板的单面、或两面形成配线图案(步骤S201)。在此设置由铜配线层的图案构成的焊盘41、43(在图2中省略，参照图7(b)以及(c))。
然后，将第2绝缘性树脂板21以及第2中间层22a、22b使用作为粘接层23的环氧粘接膜进行层叠，而形成第2层叠体20(图5(c)、(d)：步骤S202)。
然后，在第1以及第2层叠体10、20的表面，以第1以及第2空腔15a、15b(25a、25b)的开口部O与剥离片50相对的方式配置形成有三聚氰胺树脂皮膜的剥离片50。在剥离片50和第1以及第2层叠体10、20的周缘部之间设置作为粘接剂14的环氧粘接膜。在层叠工序中，对第1以及第2层叠体10、20施加5MPa的压力，加热至160℃并保持90分钟，如图5(e)所示，将第1以及第2层叠体10、20接合(步骤S103)。在层叠工序中从作为粘接层的环氧粘接膜涌出的粘接剂14被剥离片50拦住，不会向第1以及第2空腔15a、15b(25a、25b)内部侵入。另外，通过设置剥离片50，使在层叠工序中对层叠体施加的压力均等，能够防止层叠体的翘曲或凹陷。该状态是图1(a)。
接着，如图1(b)所示，形成从第1层叠体10至第2层叠体20以留下它们的接合面的方式贯通的贯通孔30(步骤S104)。该贯通孔30位于各半导体封装件单元的外周部，该贯通孔30沿着切割线DL设置。因此，除了使切断变得容易的作用之外，还具有使定位变得容易这样的作用。另外，在该贯通孔30的内壁形成镀层后，进行切割，从而得到在侧壁形成有多个导体层的半导体封装件。
以上述方式，形成贯通孔30后，如图1(c)所示，在贯通孔30内、第1层叠体10和第2层叠体20的层叠体的顶面、侧面以及底面进行镀铜，形成镀层40(步骤S105)。此时在层叠体的外表面整体形成镀层40，但如果以在层叠体的周围安装有镀敷保持架(未图示)的状态浸泡在镀槽中，则能够避免在层叠体侧面形成镀层。在本实施方式中所指的层叠体是将第1以及第2层叠体10、20层叠得到的结构。
其后如图1(d)所示，对于第1以及第2层叠体10、20的顶面、底面的铜镀层利用蚀刻去除不需要的部分，形成电极图案(步骤S106)。在此，在底面在贯通孔30的周围形成有焊盘40RP(参照图7(b))。
进而，如图1(e)所示，以将第1以及第2层叠体10、20压缩的方式对顶面和底面进行固定，将成为层叠体的切削余量的周缘区域R0利用机械加工去除。然后解除底面、顶面的固定，从而能够将第1以及第2层叠体10、20沿水平方向的分割线DLH分割而分离(步骤S107)。
分割后，涂覆阻焊剂并进行图案化(步骤S108)。在此，将感光性的阻焊剂膜贴在第1以及第2层叠体10、20的底面、顶面，经过曝光、显影、蚀刻工序对阻焊剂进行图案化。然后为了保护由铜配线构成的焊盘41、43等不被氧化而实施镀金(步骤S109)。此外，阻焊剂工序和镀金工序的顺序可以相反。
将第1以及第2层叠体10、20通过切割进行割离而单片化(步骤S110)，得到图6以及图7所示的半导体封装件100。图6是斜视图，图7(a)是俯视图，(b)是(a)的A1-A1剖面图，(c)是(a)的B1-B1剖面图。
以上述方式形成的半导体封装件具有第1空腔15a、第2空腔25a和第1空腔15b、第2空腔25b，该第1空腔15a、第2空腔25a较深而较小，用于搭载由LED构成的发光元件，该第1空腔15b、第2空腔25b较浅而较大，用于搭载由光电二极管构成的受光元件。在第1空腔15a、第2空腔25a内，设置有由铜配线构成的焊盘41，在第1空腔15b、第2空腔25b内，设置有由铜配线构成的焊盘43。此外，在第1以及第2绝缘性树脂板11、21预先形成有由铜配线层构成的配线42。
另外，在作为贯通孔的贯通孔30内壁，形成有由镀铜实现的镀层40，绕至第1以及第2绝缘性树脂板11、21的背面11B，形成有外部连接用的焊盘40RP(图7(b))。在该外部连接用的焊盘40RP的表面，也通过前述的镀金步骤S109用金镀层进行包覆，软钎焊连接变得容易。在第1以及第2绝缘性树脂板11、21以及第1以及第2中间层12a、12b、22a、22b形成的配线以及电路元件，经由该贯通孔侧壁的镀层40相互连接，通过外部连接用的焊盘40RP能够实现外部连接。此外，根据上述结构，使半导体封装件各层的电极图案导通的电极并不是贯通的，成为镀液难以向半导体封装件顶面侵入的构造。因此，成为在本实施方式的半导体封装件的顶面没有电极图案的构造，半导体封装件顶面的空腔开口部周围变得平坦且洁净。在此，以留下第1以及第2层叠体10、20的接合面的一部分的方式形成贯通孔30是重要的，该一部分优选大于或等于中间层的厚度的2分之1，设为中间层的厚度的程度。由此，能够抑制镀层蔓延至接合面即半导体封装件顶面，并且还能够使得从中间层的配线引出高效地有效化。
图8是表示使用了本实施方式的半导体封装件而构成的光发送接收模块的图。该光发送接收模块1构成为，在图6以及图7(a)至(c)所示的半导体封装件100搭载发光元件61以及受光元件62，在收容有发光元件61的空腔的开口部接合透镜64。关于透镜64，是将成形品利用粘接剂进行接合。或者，也可以利用树脂以将收容有发光元件的空腔覆盖的方式成形。在设置于第1空腔15a内的焊盘41搭载由LED构成的发光元件61，并且利用导线63实现导线键合。在设置于较浅而较大的第1空腔15b内的焊盘43搭载由光电二极管构成的受光元件62，并且利用导线63实现导线键合。而且，在搭载有受光元件62的第1空腔15b填满透光性树脂(未图示)，对键合导线进行保护。
以上述方式形成的光发送接收模块1能够利用外部连接用的焊盘40RP在配线基板上通过面安装进行电路连接并安装。本实施方式的光发送接收模块1通过将来自发光元件61的光照射至对象物体，利用受光元件62检测反射光，从而作为以对伺服电动机的旋转角度进行检测的传感器为首的，判断对象物体的有无、表面状态等状态的传感器等使用。此外，也能够在第1以及第2空腔的内壁形成反射膜、或者在空腔的顶面形成透镜等光学元件。
根据本实施方式的半导体封装件的制造方法，仅在第1以及第2层叠体的周缘区域R0涂覆粘接剂14而形成粘接层，将第1以及第2层叠体接合，在将空腔设为密闭空间的状态下进行镀敷工序，在镀敷工序结束后进行割离，因此制造极其容易，且可靠地避免镀层向空腔内附着。另外，作为接合部的周缘区域R0成为切削余量即切除区域，因此不会由于割离而导致表面变得粗糙，能够得到可靠性高的半导体封装件。而且，在专利文献1中，需要进行用于形成空腔的去除加工，但在本实施方式中仅在形成层叠体时进行中间层的开口，能够集中形成高精度的空腔。另外，不会残留由切削引起的粉尘，因此，还能够提高空腔表面的平滑度，提高半导体封装件的芯片键合、导线键合的接合可靠性。因此能够大幅地消减制造成本，廉价地制造半导体封装件。另外，即使在形成深度不同的多个空腔的情况下，仅通过向中间层的开口部的形成的有无就能够对深度进行调整，因此，能够以高精度容易地形成可靠性高的半导体封装件。
另外，根据本实施方式的半导体封装件，在第1以及第2层叠体形成贯通孔时，留下接合面而形成贯通孔，在接合面即空腔形成面不形成镀层。因此，使半导体封装件各层的电极图案导通的电极并不是贯通的，成为在封装件顶面没有电极图案的构造。因而，封装件顶面的空腔开口部周围平坦且洁净，因此能够在封装件顶面接合透镜等光学元件时，得到高的可靠性。
实施方式2.
图9是表示实施方式2涉及的层叠型半导体封装件的制造工序的要部剖面图。本实施方式与上述实施方式1不同的点是，在本实施方式中形成第1以及第2层叠体时，不隔着剥离片，仅在周缘区域R0涂覆粘接剂24形成粘接层而将第1以及第2层叠体接合。因而，即使在制造时，也无需预先形成第1以及第2层叠体，通过将第1及第2绝缘性树脂板以及第1及第2中间层依次层叠，从而形成将第1以及第2层叠体层叠的状态。对于其他工序，与实施方式1同样地形成。对相同部位标注相同标号。
在本实施方式中作为第1以及第2绝缘性树脂板11、21使用与实施方式1相同的玻璃环氧板，但作为粘接剂24使用热固化环氧粘接剂。在本实施方式中，也在第1以及第2中间层12a、12b、22a、22b预先开设有开口部O，以在层叠后构成第1以及第2空腔15a、15b、25a、25b。第1以及第2层叠体10、20之间仅在层叠体外周部设置有粘接剂24，与粘接剂24相比的内侧是空隙V(没有剥离片)。贯通孔虽然未图示，但与上述实施方式1同样，是以将层叠体的顶面即空腔形成面的一部分留下地贯通的方式，从底面朝向顶面形成的贯通孔。
虽然没有设置剥离片50，但通过调整粘接剂24的涂覆量，粘接剂24也不会流出。在本实施方式中，仅在作为切削余量的周缘区域R0形成有将粘接剂24涂覆而形成的粘接层，在将周缘区域R0切除的同时，第1以及第2层叠体10、20在水平方向上分离，并且也不会残留粘接剂24。然后，与实施方式1同样，将第1以及第2层叠体10、20分别沿切割线DL以3行3列切割，得到与在图6中示出斜视图的半导体封装件同样的半导体封装件100。因而，根据本实施方式，也能够极其容易地得到可靠性高的半导体封装件。
实施方式3.
图10是表示实施方式3涉及的层叠型半导体封装件的制造方法的图，图11是表示在图10(a)以及(b)的A-B-C线处切断的状态的剖面图。图12是表示实施方式3的半导体封装件的制造工序的流程图。图13是表示利用实施方式3的半导体封装件的制造工序制造出的半导体封装件的单体切割前的层叠体的图。本实施方式的特征在于，使用盖板80将在第1层叠体10形成的2种第1空腔15a、15b堵住，除此之外与上述实施方式1相同。对于相同部位标注相同标号。
如在图11中示出的剖面图所示，与实施方式1同样，将在第1绝缘性树脂板11上经由粘接层13层叠有第1中间层12a、12b的第1层叠体10作为层叠体，设为1级构造。在此，以将第1空腔15a、15b堵住的方式，将第1层叠体10经由粘接剂24与盖板80接合，在将空腔设为密闭空间的状态下形成通孔即贯通孔30(在图11中未图示)，实施通孔镀敷。此时，第1空腔15a、15b成为层叠体内的封闭空间，不会附着镀层。将作为切削余量的周缘区域R0去除，将没有粘接剂的部分作为边界对层叠体进行分割。将分割并剥离了盖板的层叠体通过切割加工等，沿着切割线DL进行单片化，从而制造具有空腔的半导体封装件。此外，第1层叠体10通过将盖板80剥离去除，从而露出第1空腔15a、15b。此外，在本实施方式中，贯通孔30也是以并未贯通而是留有接合面的方式形成的，但为了方便而称为贯通孔。
接着，根据图12所示的流程图对本实施方式3的半导体封装件的制造工序详细地进行说明。在此，作为绝缘性树脂板与在实施方式1中使用的绝缘性树脂板同样，使用玻璃环氧板(日立化成MCL-E679FG)(第1绝缘性树脂板11)。另外，第1中间层12a、12b与第1绝缘性树脂板11同样，使用玻璃环氧板(日立化成MCL-E679FG)。粘接层(图11中的13)使用环氧粘接膜(日立化成AS-2600W)。另外，在此对于用于将层叠体10和盖板80接合的粘接剂24，与将绝缘性树脂板和中间层接合的粘接层同样，使用环氧粘接膜(日立化成AS-2600W)。
首先，在作为第1绝缘性树脂板11以及第1中间层12a、12b的玻璃环氧板的单面或两面设置作为铜配线层的图案的焊盘41、43等(在图11中省略)，形成配线图案(步骤S301)。另外，虽然没有图示，在第1中间层12a、12b设置贯通孔而实现配线层间的连接。另外，为了在层叠后构成空腔，因此在构成第1中间层12a、12b的玻璃环氧板预先开设有开口部O。下层侧的第1中间层12a在1个单元具有1个开口部O，上层侧的第1中间层12b在1个单元具有大小2个开口部O。它们是在用于对第1中间层的形状进行加工的切断工序中，利用冲裁打孔机同时容易地形成的。在分割后的1个半导体封装件100设置有2个第1空腔15a、15b，第1空腔15a较小而较深，第1空腔15b较大而较浅，空腔的深度彼此不同。
将以上述方式形成的第1绝缘性树脂板11以及第1中间层12a、12b使用作为粘接层13的环氧粘接膜进行层叠，形成层叠体即第1层叠体10(步骤S302)。
其后，针对层叠体即第1层叠体10，以第1空腔15a、15b的开口部与盖板80相对的方式配置由与第1绝缘性树脂板11相同材料构成的盖板80。在盖板80和层叠体的周缘部之间设置作为粘接剂24的环氧粘接膜。在层叠工序中，对第1层叠体10和盖板80施加5MPa的压力，加热至160℃并保持90分钟，在第1层叠体10接合盖板80(步骤S303)。该状态是图10(a)。
接着，如图10(b)所示，形成从第1层叠体10贯通盖板80的贯通孔30(步骤S304)。在此，与形成有粘接剂24的周缘区域相比在内侧形成以留下包含与盖板80的接合面在内的中间层的一部分的方式贯通的贯通孔30。中间层的一部分优选大于或等于中间层的厚度的2分之1，设为中间层的厚度的程度。由此，能够抑制镀层蔓延至接合面即半导体封装件顶面，并且还能够使得从中间层的配线引出高效地有效化。
如上所示，在形成贯通孔30后，如图10(c)所示，在贯通孔30内、第1层叠体10和盖板80的层叠体的顶面、侧面及底面通过镀铜形成镀层40(步骤S305)。此时在层叠体的外表面整体形成镀层40，但如果以在层叠体的周围安装有镀敷保持架(未图示)的状态浸泡在镀槽中，则能够避免在侧面形成镀层。
其后，如图10(d)所示，将第1层叠体10的顶面、底面的铜镀层去除不需要的部分，形成电极图案(步骤S306)。在此，在底面在贯通孔30的周围形成有焊盘。
进而，如图10(e)所示，以将第1层叠体10压缩的方式对层叠体的顶面和底面进行固定，将成为层叠体的切削余量的周缘区域R0利用机械加工去除。然后解除底面、顶面的固定，从而能够将第1层叠体10从盖板80沿着水平方向的分割线DLH进行分割，从第1层叠体剥离盖体(步骤S307)。
在分割后，涂覆阻焊剂并进行图案化(步骤S308)。在此，将感光性的阻焊剂膜贴在第1层叠体10的底面、顶面，经过曝光、显影、蚀刻工序将阻焊剂图案化。然后为了保护由铜配线构成的焊盘41、43等不被氧化而实施镀金(步骤S309)。此外，阻焊剂工序和镀金工序的顺序可以相反。
将以上述方式得到的第1层叠体10在图13中示出。将第1层叠体10通过切割进行单片化(步骤S310)，得到与图6以及图7所示的半导体封装件同样的半导体封装件100。
根据本实施方式，还能够容易且可靠性高地实施1级层叠体的通孔镀敷。
此外，并不限定于1级层叠体，也能够是大于或等于3级的奇数级的层叠体，在该情况下，无需露出空腔，也可以存在空腔不相对的部分。
实施方式4
图14是表示实施方式4涉及的层叠型半导体封装件的制造方法的图，图15是表示利用该方法形成的半导体封装件的斜视图。
在上述实施方式1中，将半导体封装件的通孔即贯通孔30以留下包含第1以及第2层叠体10、20的接合面在内的一部分的方式设置，但与此相对，在本实施方式的方法中，将半导体封装件的贯通孔30以将第1以及第2层叠体10、20贯通的方式设置。只有这点不同，其他与实施方式1相同。在本实施方式中，也同样是在形成镀层时，将空腔置于内侧而对层叠板(第1以及第2层叠体)进行层叠并在周缘区域使用粘接剂进行接合，将层叠板的空腔设为密闭空间，进行通孔镀敷。在该情况下，在第1以及第2层叠体10、20的厚度方向整体连续地形成的贯通孔30中形成镀层40。然后在分割时，将使用粘接剂而接合的周缘区域R0作为切削余量即切除区域进行切除。以上述方式分割为第1以及第2层叠体10、20，并且割离为多个，形成半导体封装件。
在将第1以及第2层叠体10、20分割的工序中，有时在贯通孔30中连续地形成的镀层40难以分割。因此，采用在第1以及第2层叠体10、20的接合面隔有剥离片，使得镀层40无法形成于剥离片，或者将第1以及第2层叠体利用通过升温等容易剥离的粘接剂进行接合等方法，由此也能够设为如下构造，即，将半导体封装件各层的电极图案导通的电极采用贯通电极，在半导体封装件顶面具有电极图案。由此，作为半导体封装件，也能够使在第1以及第2空腔形成面侧的连接配线变得容易，实现配线长度的减少。
此外，在上述的实施方式1至4中，绝缘性树脂板以及中间层的接合并不限定于环氧系树脂，也可以使用预浸料(纤维浸渍树脂)粘接。另外，也可以将绝缘性树脂板以及中间层本身利用预浸料构成，通过利用激光切断中间层的空腔形成区域，从而形成空腔。
另外，作为绝缘性树脂板，也能够使用现有已知的任意的基板，只要是具有形状保持性即可。基板的材料没有特别的限定，例如能够举出高分子材料(例如二醋酸纤维素、三醋酸纤维素、丙酸纤维素、丁酸纤维素、醋酸纤维素、硝酸纤维素、聚对苯二甲酸乙二醇酯、聚乙烯、聚苯乙烯、聚丙烯、聚乙烯醇缩醛、聚酰亚胺、环氧树脂、双马来酰亚胺树脂、聚苯醚、液晶聚合物、聚四氟乙烯等)、其他材料(例如纸、层压有塑料的纸)、它们的组合、或者与它们类似的材料等。
另外，实施方式1至4的半导体封装件除了能够适用于光发送接收模块等光模块之外，也能够适用于高频模块等各种半导体元件的封装件。在用于这种用途的情况下，优选使用以下所示的包含绝缘性树脂的基板，具体而言，使用由绝缘性树脂构成的基板(绝缘性基板)、或者在表面具有绝缘性树脂的层(绝缘性树脂层)的基板(带绝缘性树脂层的基板)。此外，绝缘性树脂板也可以是在其表面交替地具有金属配线层和绝缘性树脂层，在最表层配置有绝缘性树脂层的基板。
作为绝缘性树脂的具体例，例如可以是热固化树脂，也可以是热塑性树脂或者它们的混合物，例如作为热固化树脂可举出，环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、双马来酰亚胺、聚烯烃树脂、异氰酸酯树脂、ABS树脂等。作为环氧树脂，例如可举出，甲酚醛型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、苯酚醛型环氧树脂、烷基酚醛型环氧树脂、联苯酚F型环氧树脂、萘型环氧树脂、双环戊二烯型环氧树脂、酚类和具有酚羟基的芳香族醛的缩合物的环氧化物、脂环族环氧树脂等。它们可以单独使用，也可以并用2种以上。
作为粘接层，除了能够使用环氧树脂等热固化树脂之外，也能够使用热塑性树脂。作为热塑性树脂，例如可举出苯氧基树脂、聚醚砜、聚砜、聚亚苯基砜、聚苯硫醚、聚苯醚、聚醚酰亚胺等。
另外，在上述的实施方式1至4中，在绝缘性树脂板和中间层的接合中使用的粘接层、与在层叠体之间或层叠体和盖板的接合中使用的粘接剂，也可使用相同材料，因此接合作业性良好。而且，即使在绝缘性树脂板和中间层的接合中使用的粘接层、与在层叠体之间或层叠体和盖板的接合中使用的粘接剂，使用相同材料而牢固地接合的情况下，由于将周缘区域的接合部作为切削余量切除，因此也能够容易且作业性良好地割离，能够得到具有平滑且没有污染的表面的半导体封装件。
另外，在实施方式1至4中，在绝缘性树脂板和中间层的接合中使用的粘接层、与在层叠体之间或层叠体和盖板的接合中使用的粘接剂，既可使用相同材料，也可以使用不同的材料。例如也可以使用熔融温度不同的粘接剂，并设为将第1以及第2层叠体间或层叠体及盖板间接合的粘接剂的熔融温度低于层间的粘接层的熔融温度，使得通过加热能够在分割线处进行分割。或者，也可以利用激光加工、线锯等机械地分割。
而且，在实施方式1至4中，在对贯通孔进行镀敷后，在最外层形成积层(build-uplayer)也是有效的。
此外，在上述的实施方式1至3中，在第1以及第2层叠体形成贯通孔时，以留下包含接合面在内的一部分的方式形成贯通孔，在接合面即空腔形成面不形成镀层。因而，使半导体封装件各层的电极图案导通的电极并非是贯通的，成为在半导体封装件顶面没有电极图案的构造。与此相对，在实施方式4的方法中，通过采用在接合面的剥离片不形成镀层、或者将第1以及第2层叠体利用通过升温等容易剥离的粘接剂进行接合等方法，由此也能够设为如下构造，即，将半导体封装件各层的电极图案导通的电极采用贯通电极，在半导体封装件顶面具有电极图案。由此，还能够使表面侧的连接配线变得容易，实现配线长度的减少。
说明了本发明的几个实施方式，但这些实施方式是作为例子提出的，并没有限定发明范围的意图。这些新的实施方式能够以其他各种方式实施，在不脱离发明的要旨的范围内，能够进行各种省略、置换、变更。这些实施方式或者其变形包含于发明的范围以及要旨中，并且包含于权利要求书记载的发明和其均等的范围内。
工业实用性
如以上说明的那样，根据本实施方式的半导体封装件的制造方法，能够形成具有高精度且没有镀层附着污染的空腔的半导体封装件，因此可用于光发送接收模块、高频模块等各种半导体元件的安装。
标号的说明
10 第1层叠体，11 第1绝缘性树脂板，12a、12b 第1中间层，13 粘接层，14 粘接剂，15a、15b 第1空腔，25a、25b 第2空腔，20 第2层叠体，21 第2绝缘性树脂板，22a、22b 第2中间层，23 粘接层，30 贯通孔，40 镀层，50 剥离片，61 发光元件，62 受光元件，63 导线，80 盖板，DL 切割线，DLH 水平方向的分割线。

Claims (10)

1.一种半导体封装件的制造方法，包含下述工序：
形成第1层叠体，该第1层叠体具有第1绝缘性树脂板和第1中间层，该第1绝缘性树脂板具有第1以及第2主面，该第1中间层层叠在所述第2主面，具有构成至少一个第1空腔的开口部；
形成第2层叠体，该第2层叠体具有第2绝缘性树脂板和第2中间层，该第2绝缘性树脂板具有第1以及第2主面，该第2中间层层叠在所述第2主面，具有构成至少一个第2空腔的开口部；
在所述第1以及第2中间层的至少一方的周缘区域选择性地形成粘接剂，以将所述第1以及第2空腔彼此堵住的方式将所述第1以及第2中间层接合；
形成与所述周缘区域相比在内侧到达至包含所述第1以及第2层叠体的接合面在内的一部分的非贯通孔；
在所述非贯通孔形成镀层；以及
沿着包含所述非贯通孔并将所述第1以及第2层叠体贯通的切割线，对所述第1以及第2层叠体进行割离，
形成具有所述第1空腔的第1封装件以及具有第2空腔的第2封装件。
2.根据权利要求1所述的半导体封装件的制造方法，
所述第1以及第2中间层在没有形成所述粘接剂的区域经由剥离片接合。
3.根据权利要求1或2所述的半导体封装件的制造方法，
形成所述第1以及第2层叠体的工序具有下述工序：
对具有将各层贯通的开口部的所述第1以及第2中间层进行形状加工；以及
在所述第1以及第2绝缘性树脂板分别经由粘接层分别层叠第1以及第2中间层。
4.根据权利要求3所述的半导体封装件的制造方法，
所述粘接层是热固化树脂。
5.根据权利要求4所述的半导体封装件的制造方法，
所述第1以及第2绝缘性树脂板是玻璃环氧基板。
6.根据权利要求1或2所述的半导体封装件的制造方法，
所述进行割离的工序是将所述第1以及第2层叠体分别割离为多个半导体封装件的工序。
7.根据权利要求1或2所述的半导体封装件的制造方法，
所述第1中间层在沿所述切割线割离的一个区域内具有多个开口部。
8.根据权利要求7所述的半导体封装件的制造方法，
所述第1中间层由多层构成，
在沿所述切割线割离的一个区域内，具有在所述多层中的最外层不贯通的第1开口部、和贯通至最外层的第2开口部，
形成具有深度不同的多个空腔的半导体封装件。
9.一种半导体封装件的制造方法，包含下述工序：
形成层叠体，该层叠体具有绝缘性树脂板和中间层，该绝缘性树脂板具有第1以及第2主面，该中间层层叠在所述第2主面，具有构成至少一个空腔的开口部；
在所述中间层的周缘区域选择性地形成粘接剂，以将所述空腔堵住的方式将盖板与所述中间层接合；
形成与形成有所述粘接剂的所述周缘区域相比在内侧到达至包含与所述盖板的接合面在内的所述中间层的一部分的非贯通孔；
在所述非贯通孔内形成镀层；以及
沿着包含所述非贯通孔的切割线，将所述层叠体割离，并且将所述盖板去除，
形成在第2主面侧具有空腔的半导体封装件。
10.一种半导体封装件的制造方法，包含下述工序：
形成第1层叠体，该第1层叠体具有第1绝缘性树脂板和第1中间层，该第1绝缘性树脂板具有第1以及第2主面，该第1中间层层叠在所述第2主面，具有构成至少一个第1空腔的开口部；
形成第2层叠体，该第2层叠体具有第2绝缘性树脂板和第2中间层，该第2绝缘性树脂板具有第1以及第2主面，该第2中间层层叠在所述第2主面，具有构成至少一个第2空腔的开口部；
在所述第1以及第2中间层的至少一方的周缘区域选择性地形成粘接剂，以将所述第1以及第2空腔彼此堵住的方式将所述第1以及第2中间层接合；
形成贯通孔，该贯通孔是与所述周缘区域相比在内侧将所述第1以及第2层叠体贯通的；
在所述贯通孔形成镀层；以及
沿着包含所述贯通孔并将所述第1以及第2层叠体贯通的切割线，对所述第1以及第2层叠体进行割离，
形成具有所述第1空腔的第1封装件以及具有第2空腔的第2封装件。
CN201480025592.0A 2014-06-09 2014-06-09 半导体封装件的制造方法以及半导体封装件 Active CN105378912B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/065267 WO2015189903A1 (ja) 2014-06-09 2014-06-09 半導体パッケージの製造方法および半導体パッケージ

Publications (2)

Publication Number Publication Date
CN105378912A CN105378912A (zh) 2016-03-02
CN105378912B true CN105378912B (zh) 2018-12-28

Family

ID=54833035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480025592.0A Active CN105378912B (zh) 2014-06-09 2014-06-09 半导体封装件的制造方法以及半导体封装件

Country Status (7)

Country Link
US (1) US9953844B2 (zh)
JP (1) JP6005280B2 (zh)
KR (1) KR101729882B1 (zh)
CN (1) CN105378912B (zh)
DE (1) DE112014003071T5 (zh)
TW (1) TWI567909B (zh)
WO (1) WO2015189903A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016100809A1 (de) * 2015-04-14 2016-10-20 Samsung Electronics Co. Ltd. Nahfeldkommunikationsbaugruppe und tragbare Vorrichtung, welche dieselbe enthält
TWI823371B (zh) * 2020-01-31 2023-11-21 日商日亞化學工業股份有限公司 面狀光源

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101157A1 (en) * 2001-01-26 2002-08-01 Yoshinobu Suehiro Reflective light emitting diode, reflective optical device and its manufacturing method
US20060226451A1 (en) * 2004-01-10 2006-10-12 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
US20090051047A1 (en) * 2007-08-21 2009-02-26 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same
CN101543149A (zh) * 2007-05-29 2009-09-23 松下电器产业株式会社 电路基板及其制造方法
CN101355850B (zh) * 2007-07-25 2010-10-20 Tdk株式会社 集合基板及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH025014A (ja) 1988-06-24 1990-01-09 Konica Corp 自動焦点調節装置
JPH08148602A (ja) 1994-11-21 1996-06-07 Hitachi Chem Co Ltd 半導体搭載用多層配線板の製造方法
JP3301896B2 (ja) 1995-09-07 2002-07-15 新光電気工業株式会社 チップキャリア用基板及びその製造方法
US5778523A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
WO1998049726A1 (fr) 1997-04-30 1998-11-05 Hitachi Chemical Company, Ltd. Plaquette pour monter un element a semi-conducteur, procede permettant de la produire et dispositif a semi-conducteur
JP2003179180A (ja) 2002-12-24 2003-06-27 Nippon Micron Kk 電子部品パッケージ用内層回路削り出し装置および内層回路削り出し方法
TW200635452A (en) * 2005-02-23 2006-10-01 Almt Corp Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
JP2008124348A (ja) 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
JP5215786B2 (ja) 2008-09-10 2013-06-19 日本特殊陶業株式会社 セラミックパッケージの製造方法
TWI419797B (zh) * 2009-01-16 2013-12-21 Hon Hai Prec Ind Co Ltd 熱列印頭與熱列印系統
JP5218087B2 (ja) * 2009-01-19 2013-06-26 三菱電機株式会社 半導体装置
JP2010219367A (ja) 2009-03-18 2010-09-30 Sharp Corp 有機プリント基板の製造方法及び有機プリント基板、並びに、有機プリント基板を用いた高周波モジュール
JP2013115325A (ja) 2011-11-30 2013-06-10 Kyocera Corp 焼結構造体の製造方法
US9570648B2 (en) * 2012-06-15 2017-02-14 Intersil Americas LLC Wafer level optical proximity sensors and systems including wafer level optical proximity sensors
CN103517584A (zh) * 2012-06-27 2014-01-15 富葵精密组件(深圳)有限公司 多层电路板的制作方法
JP6005462B2 (ja) * 2012-09-26 2016-10-12 Ｎｇｋエレクトロデバイス株式会社 セラミック部品およびその製造方法
GB2507542B (en) * 2012-11-02 2016-01-13 M Solv Ltd Apparatus and Method for forming fine scale structures in the surface of a substrate to different depths

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101157A1 (en) * 2001-01-26 2002-08-01 Yoshinobu Suehiro Reflective light emitting diode, reflective optical device and its manufacturing method
US20060226451A1 (en) * 2004-01-10 2006-10-12 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
CN101543149A (zh) * 2007-05-29 2009-09-23 松下电器产业株式会社 电路基板及其制造方法
CN101355850B (zh) * 2007-07-25 2010-10-20 Tdk株式会社 集合基板及其制造方法
US20090051047A1 (en) * 2007-08-21 2009-02-26 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160012127A (ko) 2016-02-02
DE112014003071T5 (de) 2016-03-10
JPWO2015189903A1 (ja) 2017-04-20
TW201546988A (zh) 2015-12-16
JP6005280B2 (ja) 2016-10-12
US20160163565A1 (en) 2016-06-09
KR101729882B1 (ko) 2017-04-24
US9953844B2 (en) 2018-04-24
CN105378912A (zh) 2016-03-02
WO2015189903A1 (ja) 2015-12-17
TWI567909B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
KR19980701917A (ko) 전자 소자 패키지용 다층 구조의 적층 기판의 제조 방법
TW201225770A (en) Printed circuit board and method for manufacturing the same
KR101925864B1 (ko) 배선 기판
CN109564899A (zh) 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
CN105378912B (zh) 半导体封装件的制造方法以及半导体封装件
US20220375919A1 (en) Manufacturing method of package structure
CN102487578A (zh) 线路板及其制作方法
CN108290730A (zh) 用于裸芯片的保护环境阻隔件
EP3439440B1 (en) Component embedded in component carrier and having an exposed side wall
DE102009001932A1 (de) Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN112533381A (zh) 母板制作方法
EP3565391B1 (en) Method of dicing a wiring substrate and packaging substrate
US20110104429A1 (en) Substrate member, module, electric equipment, and manufacturing method of modules
EP3443584B1 (en) Batch manufacturing of component carriers and their related semi-finished product
JP5302927B2 (ja) 多層配線基板の製造方法
EP2709143A1 (fr) Procédé de moulage pour fabriquer un boîtier électronique
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US20150143694A1 (en) Carrier for manufacturing printed circuit board and manufacturing method thereof, and method for manufacturing printed circuit board
EP4250879A1 (en) Inlay with exposed porous layer, component carrier and manufacture method
CN112492777B (zh) 电路板及其制作方法
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
JP6219787B2 (ja) 配線基板の製造方法
CN111312680B (zh) 一种无芯封装基板的承载板及制备方法
CN112543561B (zh) 具空腔结构的线路板的制作方法
CN110545636B (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant