TW201545359A - 半導體裝置及具有其之顯示裝置 - Google Patents

半導體裝置及具有其之顯示裝置 Download PDF

Info

Publication number
TW201545359A
TW201545359A TW104112074A TW104112074A TW201545359A TW 201545359 A TW201545359 A TW 201545359A TW 104112074 A TW104112074 A TW 104112074A TW 104112074 A TW104112074 A TW 104112074A TW 201545359 A TW201545359 A TW 201545359A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
oxygen
Prior art date
Application number
TW104112074A
Other languages
English (en)
Other versions
TWI649880B (zh
Inventor
Junichi Koezuka
Masami Jintyou
Daisuke Kurosaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201545359A publication Critical patent/TW201545359A/zh
Application granted granted Critical
Publication of TWI649880B publication Critical patent/TWI649880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的一個方式的目的之一是在使用包含氧化物半導體的電晶體的半導體裝置中抑制電特性的變動且提高可靠性。本發明的一個方式是一種包括電晶體的半導體裝置，該電晶體包括：閘極電極；閘極電極上的第一絕緣膜；第一絕緣膜上的氧化物半導體膜；與氧化物半導體膜電連接的源極電極；以及與氧化物半導體膜電連接的汲極電極，在電晶體上設置有第二絕緣膜，在第二絕緣膜上設置有保護膜，第二絕緣膜包含氧，且保護膜包含與氧化物半導體膜相同的金屬元素中的至少一個。

Description

半導體裝置及具有其之顯示裝置
本發明的一個方式係關於一種使用氧化物半導體膜的半導體裝置及使用該半導體裝置的顯示裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。尤其是，本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、它們的驅動方法或製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件，半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注(例如，專利文獻1)。
此外，公開了如下半導體裝置：將由於加熱而釋放氧的絕緣層用作其中形成通道的氧化物半導體層的基底絕緣層，來降低該氧化物半導體層的氧缺陷(例如，專利文獻2)。
此外，公開了如下半導體裝置的製造方法：在氧化物半導體層上形成氧化物絕緣層，經過氧化物絕緣層引入(添加)氧並進行加熱處理，藉由該氧引入處理及加熱處理來從氧化物半導體層排除氫、水分、羥基或者氫化物等雜質而實現高度純化的氧化物半導體層(例如，專利文獻3)。
〔專利文獻1〕日本專利申請公開第2006-165529號公報
〔專利文獻2〕日本專利申請公開第2012-009836號公報
〔專利文獻3〕日本專利申請公開第2011-199272號公報
當將氧化物半導體膜用於通道區域製造電晶體時，形成在氧化物半導體膜中的通道區域中的氧缺陷給電晶體特性帶來不良影響，所以出現問題。例如，當在氧化物半導體膜中的通道區域中形成有氧缺陷時，該氧缺陷與氫鍵合以成為載子供應源。當在氧化物半導體膜中的通道區域中形成有載子供應源時，產生具有氧化物半導體膜的電晶體的電特性的變動，典型的是，產生臨界電壓的漂移。此外，發生各電晶體的電特性不均勻的問題。由此，在氧化物半導體膜的通道區域中氧缺陷越少越較佳。
鑒於上述問題，本發明的一個方式的目的之一是在使用包含氧化物半導體的電晶體的半導體裝置中抑制電特性的變動且提高可靠性。本發明的一個方式的其他目的之一是提供一種功耗得到降低的半導體裝置。本發明的一個方式的其他目的之一是提供一種新穎的半導體裝置。本發明的一個方式的其他目的之一是提供一種新穎的顯示裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載是顯然的，並可以從說明書等中抽出。
本發明的一個方式是一種包括電晶體的半導體裝置，該電晶體包括：閘極電極；閘極電極上的第一絕緣膜；第一絕緣膜上的氧化物半導體膜；與氧化物半導體膜電連接的源極電極；以及與氧化物半導體膜電連接的汲極電極，在電晶體上設置有第二絕緣膜，在第二絕緣膜上設置有保護膜，第二絕緣膜包含氧，且保護膜包含與氧化物半導體膜相同的金屬元素中的至少一個。
本發明的其他一個方式是一種包括電晶體的半導體裝置，該電晶體包括：閘極電極；閘極電極上的第一絕緣膜；第一絕緣膜上的氧化物半導體膜；氧化物半導體膜上的第二絕緣膜；設置在第二絕緣膜上且與氧化物半導體膜電連接的源極電極；以及設置在第二絕緣膜上且與氧化物半導體膜電連接的汲極電極，在電晶體上設置有保護膜，第二絕緣膜包含氧，且保護膜包含與氧化物半導體膜相同的金屬元素中的至少一個。
本發明的其他一個方式是一種包括電晶體的半導體裝置，該電晶體包括：第一閘極電極；第一閘極電極上的第一絕緣膜；第一絕緣膜上的氧化物半導體膜；與氧化物半導體膜電連接的源極電極；與氧化物半導體膜電連接的汲極電極；氧化物半導體膜、源極電極及汲極電極上的第二絕緣膜；第二絕緣膜上的保護膜；保護膜上的第三絕緣膜；以及第三絕緣膜上的第二閘極電極，第二絕緣膜包含氧，且保護膜包含與氧化物半導體膜相同的金屬元素中的至少一個。
在上述各結構中，第二絕緣膜也可以具有凹凸表面。另外，在上述各結構中，保護膜較佳為覆蓋第二絕緣膜所具有的凹凸表面。另外，在上述各結構中，保護膜的厚度較佳為3nm以上且30nm以下。
另外，在上述各結構中，氧化物半導體膜較佳為包含In、Zn及M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。另外，在上述各結構中，較佳的是氧化物半導體膜具有結晶部，該結晶部具有c軸配向性。
本發明的其他一個方式是一種具有根據上述各結構中的任一個的半導體裝置及顯示元件的顯示裝置。另外，本發明的其他一個方式是一種具有該顯示裝置及觸控感測器的顯示模組。另外，本發明的其他一個方式是一種電子裝置，包括：根據上述各結構中的任一個的半導體裝置、上述顯示裝置或上述顯示模組；以及操作鍵或電池。
藉由本發明的一個方式，在使用包含氧化物半導體的電晶體的半導體裝置中可以抑制電特性的變動且提高可靠性。另外，藉由本發明的一個方式，可以提供一種耗電量得到降低的半導體裝置。另外，藉由本發明的一個方式，可以提供一種新穎的半導體裝置。另外，藉由本發明的一個方式，可以提供一種新穎的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。另外，本發明的一個方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載看來 除這些效果外的效果是顯然的，從而可以從說明書、圖式、申請專利範圍等的記載中抽出除這些效果外的效果。
100‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧氧化物半導體膜
108b‧‧‧氧化物半導體膜
108c‧‧‧氧化物半導體膜
112‧‧‧導電膜
112a‧‧‧導電膜
112b‧‧‧導電膜
112c‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
116a‧‧‧絕緣膜
116b‧‧‧絕緣膜
117‧‧‧保護膜
118‧‧‧絕緣膜
120‧‧‧導電膜
120a‧‧‧導電膜
120b‧‧‧導電膜
122‧‧‧絕緣膜
140a‧‧‧遮罩
140b‧‧‧遮罩
141‧‧‧氧
141a‧‧‧開口部
141b‧‧‧開口部
142‧‧‧蝕刻氣體
142a‧‧‧開口部
142b‧‧‧開口部
142c‧‧‧開口部
144‧‧‧區域
150‧‧‧電晶體
150A‧‧‧電晶體
160‧‧‧電晶體
160A‧‧‧電晶體
170‧‧‧電晶體
170A‧‧‧電晶體
170B‧‧‧電晶體
180b‧‧‧氧化物半導體膜
302‧‧‧基板
306‧‧‧絕緣膜
312‧‧‧導電膜
312a‧‧‧導電膜
312b‧‧‧導電膜
316‧‧‧絕緣膜
317‧‧‧保護膜
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧封止膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
764‧‧‧絕緣膜
766‧‧‧絕緣膜
767‧‧‧保護膜
768‧‧‧絕緣膜
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
784‧‧‧導電膜
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容元件
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光源
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧可攜式資訊終端
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
在圖式中：圖1A至1C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖2A至2C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖3A和3B是示出半導體裝置的一個方式的剖面圖；圖4A至4C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖5A和5B是示出半導體裝置的一個方式的剖面圖；圖6A至6C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖7A至7D是示出半導體裝置的一個方式的剖面圖；圖8A至8D是示出半導體裝置的一個方式的剖面圖；圖9A和9B是說明能帶結構的圖；圖10A至10D是示出半導體裝置的製程的一個例子的剖面圖； 圖11A至11C是示出半導體裝置的製程的一個例子的剖面圖；圖12A和12B是示出半導體裝置的製程的一個例子的剖面圖；圖13A至13D是示出半導體裝置的製程的一個例子的剖面圖；圖14A和14B是示出半導體裝置的製程的一個例子的剖面圖；圖15A至15D是示出半導體裝置的製程的一個例子的剖面圖；圖16A至16D是示出半導體裝置的製程的一個例子的剖面圖；圖17A至17F是示出半導體裝置的製程的一個例子的剖面圖；圖18A至18F是示出半導體裝置的製程的一個例子的剖面圖；圖19A至19F是示出半導體裝置的製程的一個例子的剖面圖；圖20是示出顯示裝置的一個方式的俯視圖；圖21是示出顯示裝置的一個方式的剖面圖；圖22是示出顯示裝置的一個方式的剖面圖；圖23A至23C是說明顯示裝置的方塊圖及電路圖；圖24是說明顯示模組的圖；圖25A至25G是說明電子裝置的圖； 圖26A和26B是說明實施例中的樣本結構的剖面圖；圖27A和27B是說明實施例中的TDS測量結果的圖；圖28是說明實施例中的氧釋放量的圖；圖29是說明實施例中的氧釋放量的圖；圖30B和30A是說明實施例中的氧釋放量的圖；圖31A至31C是說明實施例中的樣本結構的剖面圖；圖32是說明實施例中的氧釋放量的圖；圖33A和33B是實施例中的剖面STEM影像；圖34A和34B是說明實施例中的電晶體的電特性的圖；圖35A和35B是說明實施例中的電晶體的電特性的圖；圖36是說明實施例中的電晶體的GBT試驗結果的圖；圖37A至37D是CAAC-OS的剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖38A至38D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖39A至39C是說明藉由XRD得到的CAAC-OS及單晶氧化物半導體的結構分析結果的圖；圖40A和40B是示出CAAC-OS的電子繞射圖案的 圖；圖41是示出因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘 極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書中，源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
注意，在本說明書等中，當利用圖式說明發明的結構時，表示相同的部分的符號在不同的圖式中共同使用。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該 角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
實施方式1
在本實施方式中，參照圖1A至圖19F說明本發明的一個方式的半導體裝置。
〈半導體裝置的結構實例1〉
圖1A是作為本發明的一個方式的半導體裝置的電晶體100的俯視圖，圖1B相當於沿著圖1A所示的點劃線X1-X2的切斷面的剖面圖，圖1C相當於沿著圖1A所示的點劃線Y1-Y2的切斷面的剖面圖。注意，在圖1A中，為了方便起見，省略電晶體100的構成要素的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖1A同樣地省略構成要素的一部分。
電晶體100包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化 物半導體膜108；以及與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b。另外，在電晶體100上，詳細地說，在導電膜112a、112b及氧化物半導體膜108上設置有絕緣膜114、116，並且在絕緣膜116上設置有保護膜117。另外，如圖1B和1C所示那樣，也可以採用在保護膜117上設置絕緣膜118的結構。
另外，有時將絕緣膜106及絕緣膜107稱為第一絕緣膜，該第一絕緣膜具有電晶體100的閘極絕緣膜的功能。另外，有時將絕緣膜114及絕緣膜116稱為第二絕緣膜，該第二絕緣膜包含氧並具有對氧化物半導體膜108供應氧的功能。另外，絕緣膜118具有抑制雜質侵入到電晶體100中的保護絕緣膜的功能。
當在電晶體100所具有的氧化物半導體膜108中形成有氧缺陷時，產生作為載子的電子，由此容易成為常開啟特性。由此，為了獲得穩定的電晶體特性，減少氧化物半導體膜108中的氧缺陷是重要的。本發明的一個方式的電晶體的結構特徵在於：藉由對氧化物半導體膜108上的絕緣膜，在此，氧化物半導體膜108上的絕緣膜114引入過剩氧，使氧從絕緣膜114移到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷。此外，本發明的一個方式的電晶體的結構特徵在於：藉由對氧化物半導體膜108上的絕緣膜116引入過剩氧，使氧從絕緣膜116經過絕緣膜114移到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷。此外，本發明的一個方 式的電晶體的結構特徵在於：藉由對氧化物半導體膜108上的絕緣膜114及絕緣膜116引入過剩氧，使氧從絕緣膜114及絕緣膜116移到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷。
另外，絕緣膜114、116更佳為具有含有超過化學計量組成的氧的區域(氧過剩區域)。換句話說，絕緣膜114、116是一種能夠釋放氧的絕緣膜。此外，為了在絕緣膜114、116中設置氧過剩區域，例如，藉由對成膜後的絕緣膜114、116經過保護膜117引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
另外，絕緣膜114、116中的氧被釋放，由於進行加熱處理而擴散到氧化物半導體膜108中。例如，可以利用熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)測量絕緣膜114、116中的氧分子的釋放量。
另一方面，絕緣膜114、116所包含的氧被釋放，有時在電晶體100的製程中的加熱處理時擴散到外部而不能適當地移動到氧化物半導體膜108中。但是，本發明的一個方式的半導體裝置具有在電晶體100上方，明確而言，在絕緣膜116上設置有保護膜117的結構。保護膜117具有在引入氧時使氧透過且在進行加熱處理時抑制氧的釋放的功能。明確而言，保護膜117包含與氧化物半導體膜108相同的金屬元素中的至少一個。
如上所述那樣，藉由在氧化物半導體膜108上設置絕緣膜114、116，可以使絕緣膜114、116中的氧移動到氧化物半導體膜108中，來填補形成在氧化物半導體膜108中的氧缺陷。另外，藉由在絕緣膜116上設置具有抑制氧的釋放的功能的保護膜117，可以抑制在電晶體100的製程中的加熱處理時絕緣膜114、116中的氧被釋放並擴散到外部。因此，可以適當地填補氧化物半導體膜108中的氧缺陷，可以提供可靠性得到提高的半導體裝置。
下面，對本實施方式的半導體裝置所包括的其他構成要素進行詳細的說明。
〈基板〉
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm) 等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100。或者，也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
〈導電膜〉
用作閘極電極的導電膜104及用作源極電極及汲極電極的導電膜112a、112b都可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
此外，導電膜104及導電膜112a、112b可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、 釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104及導電膜112a、112b也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。
另外，作為導電膜104及導電膜112a、112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
〈閘極絕緣膜〉
作為用作電晶體100的閘極絕緣膜的絕緣膜106、107，可以分別使用藉由電漿化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不採用絕緣膜106、107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、114、116及/或氧化物半導體膜108供應過剩氧時，絕緣膜106能夠抑制氧透過。
接觸於用作電晶體100的通道區域的氧化物半導體膜108的絕緣膜107較佳為氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。為了在絕緣膜107中設置氧過剩區域，例如在氧氛圍下形成絕緣膜107即可。或者，也可以對成膜後的絕緣膜107引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當作為絕緣膜107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使厚度比氧化矽大，由此，可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流(off-state current)小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有的相對介電常數高。因此，為了形成關態電流小的電晶體，較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大，因此，藉由使電晶體100的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體100的絕緣耐壓的下降 並提高絕緣耐壓來抑制電晶體100的靜電破壞。
〈氧化物半導體膜〉
氧化物半導體膜108具有In、Zn及M(M表示Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf)。作為氧化物半導體膜108，典型地可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是，較佳為使用In-M-Zn氧化物。
當氧化物半導體膜108為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1。另外，當氧化物半導體膜108為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。
另外，在氧化物半導體膜108為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比為25atomic%以上，M的原子百分比低於75atomic%，更佳為：In的原子百分比為34atomic%以上，M的原子百分比低於66atomic%。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。
氧化物半導體膜108的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體膜108使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108的載子密度低於8×1011/cm3，較佳低於1×1011/cm3，更佳低於1×1010/cm3，且為1×10-9/cm3以上。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜108的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常 開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。此外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用SIMS(二次離子質譜分析法：Secondary Ion Mass Spectrometry) 測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
當氧化物半導體膜108包含第14族元素之一的矽或碳時，在氧化物半導體膜108中氧缺陷增加，使得氧化物半導體膜108被n型化。因此，氧化物半導體膜108中的矽或碳的濃度以及與氧化物半導體膜108之間的介面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜108容易被n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108例如可以具有非單晶結 構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜108例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如完全地具有非晶結構，而不具有結晶部。
另外，氧化物半導體膜108也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有單層結構，其中包括非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
〈絕緣膜〉
絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。絕緣膜118具有電晶體100的保護絕緣膜的功能。絕緣膜114、116包含氧。絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還用作在後面形成絕緣膜 116時緩和對氧化物半導體膜108造成的損傷的膜。
作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
此外，較佳使絕緣膜114中的缺陷量較少，典型的是，藉由ESR(Electron Spin Resonance：電子自旋共振)測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。
在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114的內部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114中含有的氧移動到絕緣膜114的外部，而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
絕緣膜114可以使用在氧化物半導體膜的價帶頂的能量(Ev_os)和導帶底的能量(Ec_os)之間的氮氧化物的態密度低的氧化物絕緣膜而形成。作為在Ev_os和Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。注意，該氨釋放量為在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)，典型的是NO2或NO，在絕緣膜114等中形成能階。該能階位於氧化物半導體膜108的能隙中。由此，當氮氧化物被釋放並擴散到絕緣膜114與氧化物半導體膜108的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的介面中不容易俘獲電子。
絕緣膜114可以使用氮氧化物的態密度低的氧化物絕緣膜而形成。注意，該氮氧化物的態密度有時可能會形成在氧化物半導體膜的價帶頂的能量(Ev_os)和氧化物半導體膜的導帶底的能量(Ec_os)之間。藉由使用這種氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從 而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理，典型的是300℃以上且低於基板的應變點的加熱處理，在對絕緣膜114利用100K以下的ESR測得的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，對Ev_os與Ec_os之間的氮氧化物的態密 度低的氧化物絕緣膜利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上、280℃以上或350℃以上的情況下利用使用矽烷及一氧化二氮的PECVD法形成Ev_os與Ec_os之間的氮氧化物的態密度低的氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。藉由TDS測量，其氧含量超過化學計量組成的氧化物絕緣膜換算為氧原子的氧的脫離量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS測量時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
另外，因為絕緣膜114、116可以使用相同種 類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構。
絕緣膜118包含氮。另外，絕緣膜118包含氮及矽。此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108釋放並擴散到外部，並且能夠防止絕緣膜114、116所包含的氧被釋放並擴散到外部，還能夠抑制氫、水等從外部侵入氧化物半導體膜108中。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
〈保護膜〉
保護膜117包含與氧化物半導體膜108相同的金屬元素中的至少一個。例如，在氧化物半導體膜108包含In、 Zn及M(M表示Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)的情況下，保護膜117包含In、Zn、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf中的至少一個元素。尤其是，作為保護膜117佳為使用In-Sn氧化物、In-Zn氧化物、In-Ga氧化物、Zn氧化物、Al-Zn氧化物或In-Ga-Zn氧化物。
當作為氧化物半導體膜108使用In-Ga-Zn氧化物時，保護膜117較佳為至少包含Ga。另外，當作為氧化物半導體膜108使用In-Ga-Zn氧化物時，保護膜117較佳為至少包含Zn。另外，當作為氧化物半導體膜108使用In-Ga-Zn氧化物時，保護膜117較佳為至少包含Ga和Zn。
當保護膜117的厚度薄時，抑制氧的釋放的功能降低。另一方面，當保護膜117的厚度厚時，在氧添加處理時氧不容易穿過保護膜117。因此，保護膜117的厚度為3nm以上且30nm以下，較佳為5nm以上且15nm以下。另外，保護膜117較佳為具有結晶性。例如，當作為保護膜117使用In-Ga-Zn氧化物且該In-Ga-Zn氧化物是下面說明的CAAC-OS膜時，可以適當地抑制添加到絕緣膜116中的氧的釋放。另外，保護膜117的電阻率較佳高。當保護膜117的電阻率低時，在保護膜117和導電膜112a、112b之間有時形成寄生電容。保護膜117的電阻率例如可以為1010Ωcm以上且低於1018Ωcm。
雖然上述所記載的導電膜、絕緣膜、保護膜 及氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用例如熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反 應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法等熱CVD法可以形成上述導電膜、絕緣膜、氧化物半導體膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺) 鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次反復引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後依次反復引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次反復引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(CH3)2氣體。
〈半導體裝置的結構實例2〉
接著，參照圖2A至2C說明與圖1A至1C所示的電晶體100不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖2A是作為本發明的一個方式的半導體裝置的電晶體150的俯視圖，圖2B相當於沿著圖2A所示的點劃線X1-X2的切斷面的剖面圖，圖2C相當於沿著圖2A所示的點劃線Y1-Y2的切斷面的剖面圖。
電晶體150包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；以及藉由設置在絕緣膜114及絕緣膜116中的開口部141a、141b與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b。另外，在電晶體150上，詳細地說，在導電膜112a、112b及絕緣膜116上設置有保護膜117。另外，如圖2B和2C所示那樣，也可以在保護膜117上設置絕緣膜118。
上面所示的電晶體100採用通道蝕刻型結構，而圖2A、2B及2C所示的電晶體150採用通道保護型結構。如此，本發明的一個方式的半導體裝置可以採用通道蝕刻型結構及通道保護型結構中的任一個。
電晶體150與上面所示的電晶體100同樣地 具有在氧化物半導體膜108上設置有絕緣膜114、116的結構，由此絕緣膜114、116所包含的氧可以填補氧化物半導體膜108中的氧缺陷。另外，藉由在絕緣膜116上設置具有抑制氧的釋放的功能的保護膜117，可以抑制在電晶體150的製程中的加熱處理時絕緣膜114、116中的氧被釋放並擴散到外部。因此，可以適當地填補氧化物半導體膜108中的氧缺陷，可以提供可靠性得到提高的半導體裝置。
〈半導體裝置的結構實例3〉
接著，參照圖3A和3B說明與圖2A至2C所示的電晶體150不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖3A是電晶體150A的通道長度方向的剖面圖，圖3B是電晶體150A的通道寬度方向的剖面圖。注意，電晶體150A的俯視圖與圖2A所示的俯視圖相似，所以在此省略其記載。
圖3A和3B所示的電晶體150A包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的保護膜117；以及藉由形成在絕緣膜114、絕緣膜 116、保護膜117中的開口部141a、141b與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b。另外，如圖3A和3B所示那樣，也可以採用在電晶體150A上，詳細地說，在導電膜112a、112b及保護膜117上設置絕緣膜118的結構。
電晶體150A在設置有保護膜117之處與圖2B及2C所示的電晶體150不同。其他結構與電晶體150同樣，並且發揮同樣的效果。
〈半導體裝置的結構實例4〉
接著，參照圖4A至4C說明與圖2A至2C所示的電晶體150不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖4A是作為本發明的一個方式的半導體裝置的電晶體160的俯視圖，圖4B相當於沿著圖4A所示的點劃線X1-X2的切斷面的剖面圖，圖4C相當於沿著圖4A所示的點劃線Y1-Y2的切斷面的剖面圖。
電晶體160包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；以及與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、 112b。另外，在電晶體160上，詳細地說，在導電膜112a、112b及絕緣膜116上設置有保護膜117。另外，如圖4B和4C所示那樣，也可以採用在電晶體160上，詳細地說，在導電膜112a、112b及保護膜117上設置絕緣膜118的結構。
電晶體160與圖2A至2C所示的電晶體150的不同之處在於絕緣膜114、116的形狀。明確而言，電晶體160的絕緣膜114、116以島狀設置在氧化物半導體膜108的通道區域上。其他結構與電晶體150同樣，並且發揮同樣的效果。
〈半導體裝置的結構實例5〉
接著，參照圖5A及5B說明與圖4A至4C所示的電晶體160不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖5A是電晶體160A的通道長度方向的剖面圖，圖5B是電晶體160A的通道寬度方向的剖面圖。注意，電晶體160A的俯視圖與圖4A所示的俯視圖相似，所以在此省略其記載。
電晶體160A包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114； 絕緣膜114上的絕緣膜116；絕緣膜116上的保護膜117；以及與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b。另外，另外，如圖5A和5B所示那樣，也可以採用在電晶體160A上，詳細地說，在導電膜112a、112b及保護膜117上設置絕緣膜118的結構。
電晶體160A在設置有保護膜117之處與圖4B和4C所示的電晶體160不同。其他結構與電晶體160同樣，並且發揮同樣的效果。
〈半導體裝置的結構實例6〉
接著，參照圖6A至6C說明與圖1A至1C所示的電晶體100不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖6A是作為本發明的一個方式的半導體裝置的電晶體170的俯視圖，圖6B相當於沿著圖6A所示的點劃線X1-X2的切斷面的剖面圖，圖6C相當於沿著圖6A所示的點劃線Y1-Y2的切斷面的剖面圖。
電晶體170包括：基板102上的用作閘極電極的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的氧化物半導體膜108；與氧化物半導體膜108電連接的用作源極電極及汲極電極的導電膜112a、112b；氧化物半導體 膜108、導電膜112a、112b上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的保護膜117；保護膜117上的絕緣膜118；以及絕緣膜118上的導電膜120a、120b。另外，導電膜120a藉由形成在絕緣膜114、116、絕緣膜118、保護膜117中的開口部142c與導電膜112b連接。另外，導電膜120b形成在與氧化物半導體膜108重疊的位置上。
在電晶體170中，絕緣膜114、116、118及保護膜117被用作電晶體170的第二閘極絕緣膜。在電晶體170中，導電膜120a例如具有用作用於顯示裝置的像素電極的功能。在電晶體170中，導電膜120b被用作第二閘極電極(也稱為背閘極電極)。
如圖6C所示，導電膜120b在設置於絕緣膜106、107、114、116、118及保護膜117中的開口部142a、142b中連接於用作閘極電極的導電膜104。因此，對導電膜120b和導電膜104施加相同的電位。
另外，在本實施方式中例示出設置開口部142a、142b使導電膜120b與導電膜104連接的結構，但是不侷限於此。例如，也可以採用僅形成開口部142a和開口部142b中的任一個而使導電膜120b與導電膜104連接的結構，或者，不設置開口部142a和開口部142b而不使導電膜120b與導電膜104連接的結構。當採用不使導電膜120b與導電膜104連接的結構時，可以對導電膜120b和導電膜104分別施加不同的電位。
如圖6B所示，氧化物半導體膜108位於與用作閘極電極的導電膜104及用作第二閘極電極的導電膜120b相對的位置，夾在兩個用作閘極電極的導電膜之間。用作第二閘極電極的導電膜120b的通道長度方向的長度及通道寬度方向的長度都大於氧化物半導體膜108的通道長度方向的長度及通道寬度方向的長度，導電膜120b隔著絕緣膜114、116、118及保護膜117覆蓋整個氧化物半導體膜108。此外，由於用作第二閘極電極的導電膜120b與用作閘極電極的導電膜104在設置於絕緣膜106、107、114、116、118及保護膜117中的開口部142a、142b中連接，所以氧化物半導體膜108的通道寬度方向的側面隔著絕緣膜114、116、118及保護膜117與用作第二閘極電極的導電膜120b相對。
換言之，在電晶體170的通道寬度方向上，用作閘極電極的導電膜104及用作第二閘極電極的導電膜120b在設置於用作閘極絕緣膜的絕緣膜106、107及用作第二閘極絕緣膜的絕緣膜114、116、118及保護膜117中的開口部中連接，同時導電膜104及導電膜120b隔著用作閘極絕緣膜的絕緣膜106、107及用作第二閘極絕緣膜的絕緣膜114、116、118及保護膜117圍繞氧化物半導體膜108。
藉由採用上述結構，利用用作閘極電極的導電膜104及用作第二閘極電極的導電膜120b的電場電圍繞電晶體170所包括的氧化物半導體膜108。如電晶體 170所示，可以將利用閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體170具有s-channel結構，所以可以使用用作閘極電極的導電膜104對氧化物半導體膜108有效地施加用來引起通道的電場。由此，電晶體170的電流驅動能力得到提高，從而可以得到高的通態電流(on-state current)特性。此外，由於可以增加通態電流，所以可以使電晶體170微型化。另外，由於電晶體170具有被用作閘極電極的導電膜104及用作第二閘極電極的導電膜120b圍繞的結構，所以可以提高電晶體170的機械強度。
其他結構與圖1A至1C所示的電晶體100同樣，並且發揮同樣的效果。
〈半導體裝置的結構實例7〉
接著，參照圖7A至7D說明與圖6A至6C所示的電晶體170不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖7A是電晶體170A的通道長度方向的剖面圖，圖7B是電晶體170A的通道寬度方向的剖面圖。圖7C是電晶體170B的通道長度方向的剖面圖，圖7D是電晶體170B的通道寬度方向的剖面圖。注意，電晶體170A 及電晶體170B的俯視圖與圖6A所示的俯視圖相似，所以在此省略其記載。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖7A和7B是圖6B和6C所示的電晶體170的變形例的剖面圖。圖7C和7D是圖6B和6C所示的電晶體170的變形例的剖面圖。
圖7A和7B所示的電晶體170A採用在圖6B和6C所示的電晶體170上，明確地說，在絕緣膜118及導電膜120a、120b上設置有絕緣膜122的結構。
可以使用與能夠用於絕緣膜118的材料相同的材料形成絕緣膜122。另外，以覆蓋導電膜120b且使導電膜120a的一部分露出的方式設置絕緣膜122，即可。藉由設置絕緣膜122，可以保護導電膜120b，可以製造可靠性得到提高的半導體裝置。
圖7C和7D所示的電晶體170B與圖6B和6C所示的電晶體170的不同之處是絕緣膜114、116、118、保護膜117的層疊順序。另外，因為層疊順序不同，所以絕緣膜114、116、118、保護膜117及導電膜120a、120b的形狀不同。
另外，如圖7C所示那樣，電晶體170B的絕緣膜116設置在導電膜112a、112b上。藉由形成如圖7C所示的絕緣膜116的形狀，可以減少導電膜112a與導電膜120b之間、導電膜112b與導電膜120b之間的寄生電 容。另外，因為在氧化物半導體膜108的通道區域中不形成絕緣膜116，所以可以減薄第二閘極絕緣膜的膜厚度。
另外，電晶體170B的絕緣膜114設置在絕緣膜116及氧化物半導體膜108上。另外，保護膜117設置在絕緣膜114上。另外，絕緣膜118設置在保護膜117上。另外，導電膜120a、120b設置在絕緣膜118上。另外，絕緣膜114、保護膜117及絕緣膜118具有電晶體170B的第二閘極絕緣膜的功能。
電晶體170A及電晶體170B的其他結構與電晶體170同樣，並且發揮同樣的效果。
〈半導體裝置的結構實例8〉
接著，參照圖8A至8D說明與圖1A至1C所示的電晶體100不同的結構實例。另外，當表示具有與上面所說明的功能相同的功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
圖8A和8B是圖1B和1C所示的電晶體100的變形例的剖面圖。圖8C和8D是圖1B和1C所示的電晶體100的變形例的剖面圖。
圖8A和8B所示的電晶體100C採用圖1B和1C所示的電晶體100所具有的氧化物半導體膜108由三層的疊層構成的結構。更明確地說，電晶體100C所具有的氧化物半導體膜108具有氧化物半導體膜108a、氧化物半導體膜108b以及氧化物半導體膜108c。另外，圖8C 和8D所示的電晶體100D採用圖1B和1C所示的電晶體100所具有的氧化物半導體膜108由兩層的疊層構成的結構。更明確地說，電晶體100D所具有的氧化物半導體膜108具有氧化物半導體膜108b及氧化物半導體膜108c。
在此，參照圖9A和圖9B說明氧化物半導體膜108a、108b、108c、以及接觸於氧化物半導體膜108b、108c的絕緣膜的能帶結構。
圖9A是包括絕緣膜107、氧化物半導體膜108a、108b、108c以及絕緣膜114的疊層結構的膜厚方向的能帶結構的一個例子。另外，圖9B是包括絕緣膜107、氧化物半導體膜108b、108c以及絕緣膜114的疊層結構的膜厚方向的能帶結構的一個例子。在能帶結構中，為了容易理解，示出絕緣膜107、氧化物半導體膜108a、108b、108c及絕緣膜114的導帶底的能階(Ec)。
在圖9A的能帶圖中，使用氧化矽膜作為絕緣膜107、114，使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜作為氧化物半導體膜108a，使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材而形成的氧化物半導體膜作為氧化物半導體膜108b，使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜作為氧化物半導體膜108c。
在圖9B的能帶圖中，使用氧化矽膜作為絕緣 膜107、114，使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材而形成的氧化物半導體膜作為氧化物半導體膜108b，使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的金屬氧化膜作為氧化物半導體膜108c。
如圖9A和9B所示，在氧化物半導體膜108a、108b、108c中，導帶底的能階平緩地變化。也可以說連續地變化或連續接合。為了實現這樣的能帶結構，較佳不使在氧化物半導體膜108a與氧化物半導體膜108b之間的介面或在氧化物半導體膜108b與氧化物半導體膜108c之間的介面存在雜質，該雜質會形成對氧化物半導體來說成為陷阱中心或再結合中心等缺陷能階。
為了在氧化物半導體膜108a、108b、108c中形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖9A和9B所示的結構，氧化物半導體膜108b成為井(well)，在使用上述疊層結構的電晶體中通道區域形成在氧化物半導體膜108b中。
另外，藉由設置氧化物半導體膜108a、108c，可以使有可能形成在氧化物半導體膜108b中的陷阱能階遠離氧化物半導體膜108b。
另外，有時與用作通道區域的氧化物半導體膜108b的導帶底能階(Ec)相比，陷阱能階離真空能階 更遠，而在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓漂移到正方向。因此，較佳為採用陷阱能階比氧化物半導體膜108b的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易被積累在陷阱能階，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。
在圖9A和9B中，作為氧化物半導體膜108a、108c，與氧化物半導體膜108b相比，導帶底能階較接近於真空能階，典型的是，氧化物半導體膜108b的導帶底能階和氧化物半導體膜108a、108c的導帶底能階之間的差值為0.15eV以上或0.5eV以上，且2eV以下或1eV以下。換言之，氧化物半導體膜108a、108c的電子親和力與氧化物半導體膜108b的電子親和力之間的差值為0.15eV以上或0.5eV以上，且2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108b成為電流的主要的路徑並被用作通道區域。由於氧化物半導體膜108a、108c是由構成形成有通道區域的氧化物半導體膜108b的金屬元素中的一種以上構成的氧化物半導體膜，所以在氧化物半導體膜108a與氧化物半導體膜108b之間的介面或在氧化物半導體膜108b與氧化物半導體膜108c之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
另外，為了防止氧化物半導體膜108a、108c 被用作通道區域的一部分，氧化物半導體膜108a、108c使用導電率夠低的材料。或者，氧化物半導體膜108a、108c使用其電子親和力(真空能階與導帶底能階之差)小於氧化物半導體膜108b且其導帶底能階與氧化物半導體膜108b的導帶底能階有差異(能帶偏移)的材料。另外，為了抑制起因於汲極電壓值的臨界電壓之間之差的產生，較佳為使用其導帶底能階比氧化物半導體膜108b的導帶底能階更接近於真空能階0.2eV以上，較佳為0.5eV以上的氧化物半導體膜108a、108c。
在氧化物半導體膜108a、108c中較佳為不包含尖晶石型結晶結構。在氧化物半導體膜108a、108c中包含尖晶石型結晶結構時，導電膜112a、112b的構成元素有時會經過該尖晶石型結晶結構與其他區域之間的介面被釋放並擴散到氧化物半導體膜108b中。注意，在氧化物半導體膜108a、108c為後述的CAAC-OS的情況下，阻擋導電膜112a、112b的構成元素如銅的特性得到提高，所以是較佳的。
氧化物半導體膜108a、108c的厚度為大於或等於能夠抑制導電膜112a、112b的構成元素被釋放並擴散到氧化物半導體膜108b的厚度且小於從絕緣膜114向氧化物半導體膜108b的氧的供應被抑制的厚度。例如，當氧化物半導體膜108a、108c的厚度為10nm以上時，能夠抑制導電膜112a、112b的構成元素被釋放並擴散到氧化物半導體膜108b。另外，當氧化物半導體膜108a、 108c的厚度為100nm以下時，能夠高效地從絕緣膜114、116向氧化物半導體膜108b供應氧。
當氧化物半導體膜108a、108c為In-M-Zn氧化物時，藉由作為元素M以高於In的原子個數比包含Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf，氧化物半導體膜108a、108c的能隙會變大，電子親和力會變小。因此，有時根據元素M的比率而可以控制氧化物半導體膜108a、108c與氧化物半導體膜108b的電子親和力之差。另外，因為Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf是與氧的鍵合力強的金屬元素，所以藉由使這些元素的原子個數比高於In，不容易產生氧缺損。
另外，在氧化物半導體膜108a、108c為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳為：In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。另外，作為氧化物半導體膜108a、108c，也可以使用氧化鎵膜。
另外，當氧化物半導體膜108a、108b、108c為In-M-Zn氧化物時，氧化物半導體膜108a、108c所含的M的原子個數比大於氧化物半導體膜108b所含的M的原子個數比，典型的是，氧化物半導體膜108a、108c所含的M的原子個數比為氧化物半導體膜108b所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍 以上。
另外，在氧化物半導體膜108a、108b、108c為In-M-Zn氧化物，且氧化物半導體膜108b的原子個數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜108a、108c的原子個數比為In：M：Zn=x2：y2：z2的情況下，y2/x2大於y1/x1，較佳為y2/x2為y1/x1的1.5倍以上。更佳的是，y2/x2為y1/x1的2倍以上，進一步較佳的是y2/x2為y1/x1的3倍以上或4倍以上。此時，在氧化物半導體膜108b中，在y1為x1以上的情況下，使用氧化物半導體膜108b的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下，使用氧化物半導體膜108b的電晶體的場效移動率降低，因此，較佳y1為小於x1的3倍。
當氧化物半導體膜108b是In-M-Zn氧化物時，在用於形成氧化物半導體膜108b的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜108b的後述CAAC-OS。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜108a、108c是In-M-Zn氧化物時，在用於形成氧化物半導體膜108a、108c的靶材 的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由提高相對於銦的M的原子個數比，能夠擴大氧化物半導體膜108a、108c的能隙並減小其電子親和力，由此y2/x2較佳為3以上或4以上。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：5、In：M：Zn=1：3：6、In：M：Zn=1：4：2、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：5：5等。
在氧化物半導體膜108a、108c為In-M氧化物的情況下，藉由採用作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的氧化物半導體膜108a、108c。另外，作為氧化物半導體膜108b、108c，例如可以使用In-Ga氧化物膜。例如，藉由濺射法並使用In-Ga金屬氧化物靶材(In：Ga=7：93)，可以形成該In-Ga氧化物膜。另外，為了藉由使用DC放電的濺射法形成氧化物半導體膜108a、108c，在原子個數比為In：M=x：y時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如為0.93。
另外，氧化物半導體膜108a、108b、108c的原子個數比作為誤差包括上述原子個數比的±40%的變動。
根據本實施方式的電晶體可以與上述各結構 自由地組合。
〈半導體裝置的製造方法1〉
接著，參照圖10A至圖12B詳細說明本發明的一個方式的半導體裝置的電晶體100的製造方法。圖10A至圖12B是說明半導體裝置的製造方法的剖面圖。
構成電晶體100的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法、ALD(原子層沉積)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型例子，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，也可以舉出MOCVD(有機金屬化學氣相沉積)法。
以如下方法進行利用熱CVD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，使其在基板附近或在基板上發生反應而沉積在基板上。由於熱CVD法是不產生電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
另外，以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，為了防止多種 源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體被用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附到基板表面形成第一單原子層，之後引入的第二源氣體與該第一單原子層起反應，由此第二單原子層層疊在第一單原子層上而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型電晶體。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成用作閘極電極的導電膜104。接著，在導電膜104上形成用作閘極絕緣膜的絕緣膜106、107(參照圖10A)。
用作閘極電極的導電膜104可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為典型的成膜方法，有濺射法、電漿化學氣相沉積(PECVD)法，也可以利用如上所說明的有機金屬化學氣相沉積(MOCVD)法等熱CVD法或原子層沉積(ALD) 法。
在本實施方式中，作為基板102使用玻璃基板。作為用作閘極電極的導電膜104，藉由濺射法形成厚度為100nm的鎢膜。
藉由濺射法、PECVD法、熱CVD法、真空蒸鍍法、PLD法等可以形成用作閘極絕緣膜的絕緣膜106、107。在本實施方式中，作為絕緣膜106，藉由PECVD法形成厚度為400nm的氮化矽膜，作為絕緣膜107形成厚度為50nm的氧氮化矽膜。
作為絕緣膜106，可以採用氮化矽膜的疊層結構。明確而言，作為絕緣膜106，可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層的疊層結構。該三層的疊層結構的一個例子為藉由如下步驟可以形成的。
在如下條件下可以形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
在如下條件下可以形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W 的功率。
在如下條件下可以形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
例如，在作為導電膜104使用包含銅(Cu)的導電膜的情況下，藉由作為絕緣膜106採用氮化矽膜的三層的疊層結構，發揮如下效果。
第一氮化矽膜可以抑制銅(Cu)元素從導電膜104釋放並擴散。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫的擴散。
作為絕緣膜107，為了提高絕緣膜107與後面形成的氧化物半導體膜108的介面特性，較佳為使用包含氧的絕緣膜形成。
接著，在絕緣膜107上形成氧化物半導體膜108(參照圖10B)。
在本實施方式中，利用使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：1：1.2(原子個數比))的濺射法形成氧化物半導體膜，藉由光微影製程在該氧化物半 導體膜上形成遮罩，將該氧化物半導體膜加工為所希望的區域，來形成島狀的氧化物半導體膜108。
在形成氧化物半導體膜108之後也可以以150℃以上且低於基板應變點，較佳以200℃以上且450℃以下，更佳以300℃以上且450℃以下進行加熱処理。在此的加熱処理是氧化物半導體膜的高度純化處理之一，可以減少氧化物半導體膜108所包括的氫、水等。此外，以減少氫、水等為目的的加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。
對氧化物半導體膜108進行的加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱時間。
對氧化物半導體膜108進行的加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。此外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是，在可以使氧化物半導體膜中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜中。其結果是，可以減少氧化物半導體膜中的氧缺陷量。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，作為濺射氣體，適當地使用稀有氣體(典型的 是氬)、氧、稀有氣體和氧的混合氣體。此外，當採用混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。另外，需要進行濺射氣體的高度純化。例如，作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠儘可能地防止水分等混入氧化物半導體膜108。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，在濺射裝置的處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜108來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
接著，在絕緣膜107及氧化物半導體膜108上形成用作源極電極及汲極電極的導電膜112a、112b(參照圖10C)。
在本實施方式中，藉由濺射法形成厚度為50nm的鎢膜和厚度為400nm的鋁膜的疊層膜，且在該疊層膜上藉由光微影製程形成遮罩來將該疊層膜加工為所希望的區域，以形成導電膜112a、112b。雖然在本實施方式中導電膜112a、112b採用兩層的疊層結構，但是本發明不侷限於此。例如，導電膜112a、112b可以採用厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm 的鈦膜的三層的疊層結構。
另外，也可以在形成導電膜112a、112b之後清洗氧化物半導體膜108的表面(背後通道一側)。作為該清洗方法，例如，可以舉出使用磷酸等藥液進行清洗。藉由使用磷酸等藥液進行清洗，可以去除附著於氧化物半導體膜108表面的雜質(例如，包含在導電膜112a、112b中的元素等)。
在形成導電膜112a、112b時及/或在上述清洗製程中，有時凹部形成在氧化物半導體膜108的一部分中。
經上述製程，形成電晶體100。
接著，在電晶體100上，明確地說，在電晶體100的氧化物半導體膜108及導電膜112a及112b上形成絕緣膜114及116(參照圖10D)。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成絕緣膜116，由此可以在減少絕緣膜114與絕緣膜116之間的介面的來源於大氣成分的雜質濃度的同時使包含於絕緣膜114及116中的氧移動到氧化物半導體膜108中，而可以減少氧化物半導體膜108的氧缺損量。
例如，作為絕緣膜114，藉由PECVD法可以形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽 的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。另外，可以在如下條件下利用PECVD法形成包含氮且缺陷量少的絕緣膜114：相對於上述沉積氣體的氧化性氣體比例為大於20倍且小於100倍，較佳為40倍以上且80倍以下；並且處理室內的壓力為低於100Pa，較佳為50Pa以下。
在本實施方式中，作為絕緣膜114，在如下條件下利用PECVD法形成氧氮化矽膜：保持基板102的溫度為220℃；作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；並且供應到平行平板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116，在如下條件下形成氧化矽膜或氧氮化矽膜：將安裝在PECVD設備中的進行了真空抽氣的處理室內的基板的溫度保持為180℃以上且280℃以下，較佳為200℃以上且240℃以下，將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜116的成膜條件中，在具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促 進源氣體的氧化，使得絕緣膜116中的含氧量超過化學計量組成。同時，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成其氧含量超過化學計量組成且因加熱而氧的一部分脫離的氧化物絕緣膜。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
另外，在絕緣膜116的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣層，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
另外，因為絕緣膜114、116沿著導電膜112a、112b的側面等而形成，所以該絕緣膜114、116的表面形成有凹凸。
另外，也可以在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理，可以減少包含在絕緣膜114、116中的氮氧化物。另外，藉由該加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以減少氧化物半導體膜108中的氧缺損量。
將對絕緣膜114、116進行的加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。該加熱處理可以使用電爐、RTA裝置等來進行。
在本實施方式中，在氮氛圍下，以350℃進行1小時的加熱處理。
接著，在絕緣膜116上形成保護膜117。以覆蓋絕緣膜114、116所具有的凹凸表面的方式形成保護膜117(參照圖11A)。
在本實施方式中，作為保護膜117，藉由濺射法形成厚度為5nm的In-Ga-Zn氧化物膜(In：Ga：Zn=1：3：2[原子%])。另外，當藉由濺射法形成保護膜117時，較佳的是，作為成膜氣體使用氧且增高成膜氣體中的氧的比例。例如，當形成In-Ga-Zn氧化物膜(In：Ga：Zn=1：3：2[原子%])時，也可以作為成膜氣體使用氧且在氧為100%的氛圍下進行濺射。藉由增高成膜氣體中的氧的比例，使保護膜117包含過剩的氧。在保護膜117包含過剩的氧的情況下，在後面添加氧時可以有效地使氧透過保護膜117。因此，可以有效地對絕緣膜114、116添加氧。
接著，經過保護膜117對絕緣膜114、116及氧化物半導體膜108添加氧141(參照圖11B)。
作為經過保護膜117對絕緣膜114、116以及氧化物半導體膜108添加氧141的方法，有離子摻雜法、離子植入法、電漿處理法等。另外，當添加氧141時，藉由對基板一側施加偏壓可以有效地對絕緣膜114、116以及氧化物半導體膜108添加氧141。作為該偏壓，例如將電力密度設定為1W/cm2以上且5W/cm2以下即可。藉由在絕緣膜116上設置保護膜117添加氧，保護膜117被用作抑制氧從絕緣膜116脫離的保護膜。由此，可以對絕緣膜114、116以及氧化物半導體膜108添加更多的氧。
另外，當利用電漿處理引入氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜114、116引入的氧的量。
圖12A和12B示出添加氧141時的與圖11B所示的剖面圖不同的剖面圖。
圖12A和12B示出藉由與電晶體100相同的製程形成的半導體裝置的一部分。圖12A和12B表示的半導體裝置包括：基板102上的絕緣膜106；絕緣膜106上的絕緣膜107；絕緣膜107上的導電膜112c；絕緣膜107及導電膜112c上的絕緣膜114；絕緣膜114上的絕緣膜116；以及絕緣膜116上的保護膜117。
圖12A示出以覆蓋形成於絕緣膜114、116中的凹凸表面的方式形成保護膜117的情況的例子，圖12B 示出保護膜117不覆蓋形成於絕緣膜114、116中的凹凸表面的情況的例子。
更明確地說，在圖12A中，因為保護膜117沿著由於導電膜112c形成的絕緣膜114、116的凹凸表面而形成，所以在添加氧141時能夠抑制氧從絕緣膜114、116脫離。另一方面，在圖12B中，因為保護膜117不沿著由於導電膜112c形成的絕緣膜114、116的凹凸表面而形成，所以氧從圖12B所示的區域144脫離。
另外，作為圖12B所示的結構，有由於保護膜117的覆蓋性不好而形成區域144的情況、或者在添加氧141時由於保護膜117及絕緣膜116的端部的一部分被削掉而形成區域144的情況。例如，在作為保護膜117使用導電性高的金屬膜(銀、銅、鋁、鈦、鉭、鉬等)的情況下，在添加氧141時有時由於施加到基板102一側的偏壓而在保護膜117的端部中發生電場集中，絕緣膜114、116及保護膜117的一部分被去除。因此，如本發明的一個方式那樣，藉由使用包含與氧化物半導體膜108相同的金屬元素中的至少一個的保護膜117，能夠緩和上述電場集中。
因此，如圖12A所示那樣，保護膜117較佳以覆蓋絕緣膜114、116所具有的凹凸表面的方式形成。
接著，在保護膜117上形成絕緣膜118(參照圖11C)。
另外，藉由在形成絕緣膜118之前或者在形 成絕緣膜118之後進行加熱處理，也可以使包含於絕緣膜114、116中的過剩氧釋放並擴散到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷。或者，藉由進行加熱形成絕緣膜118，也可以使包含於絕緣膜114、116中的過剩氧釋放並擴散到氧化物半導體膜108中，來填補氧化物半導體膜108中的氧缺陷。此時，保護膜117抑制包含於絕緣膜114、116中的氧被釋放並擴散到外部。
在藉由PECVD法形成絕緣膜118的情況下，藉由將基板溫度設定為300℃以上且400℃以下，較佳為設定為320℃以上且370℃以下，可以形成緻密的膜，所以是較佳的。
例如，當作為絕緣膜118利用PECVD法形成氮化矽膜時，作為源氣體較佳為使用包含矽的沉積氣體、氮及氨。藉由使用與氮相比少量的氨，在電漿中氨離解而產生活性種。該活性種切斷包含在包含矽的沉積氣體中的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而可以形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在相對於氮的氨量多時，包含矽的沉積氣體及氮的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，將相對於氨的氮的流量比設定為5以上且50以下，較佳為設定為10以上且50以下。
在本實施方式中，作為絕緣膜118，藉由利用 PECVD設備並使用矽烷、氮及氨的源氣體，形成厚度為50nm的氮化矽膜。矽烷的流量為50sccm，氮的流量為5000sccm，氨的流量為100sccm。將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻功率。PECVD設備是電極面積為6000cm2的平行平板型PECVD設備，將所供應的電功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
另外，在形成絕緣膜118之後也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。由於在進行上述加熱處理時絕緣膜114、116中的氫及水被減少，所以上述氧化物半導體膜108中的缺陷的產生得到抑制。
藉由上述製程，可以製造圖1A至1C所示的半導體裝置。
〈半導體裝置的製造方法2〉
下面，參照圖13A至14B對作為本發明的一個方式的半導體裝置的圖2A至2C所示的電晶體150的製造方法進行詳細的說明。圖13A至13D及圖14A和14B是說明半導體裝置的製造方法的剖面圖。
首先，進行到圖10B所示的製程為止的製程，然後在氧化物半導體膜108上形成絕緣膜114、 116。(參照圖13A)。
接著，藉由光微影製程在絕緣膜116上形成遮罩，在絕緣膜114、116的所希望的區域中形成開口部141a、141b。開口部141a、141b到達氧化物半導體膜108(參照圖13B)。
接著，以覆蓋開口部141a、141b的方式在氧化物半導體膜108及絕緣膜116上形成導電膜，在該導電膜上藉由光微影製程形成遮罩，且將該導電膜加工為所希望的形狀，來形成導電膜112a及112b(參照圖13C)。
接著，在絕緣膜116、導電膜112a及112b上形成保護膜117(參照圖13D)。
接著，經過保護膜117對絕緣膜114、116及氧化物半導體膜108添加氧141(參照圖14A)。
另外，在圖14A所示的製程中，以導電膜112a、112b為遮罩，對氧化物半導體膜108的通道區域添加氧141。
接著，在保護膜117上形成絕緣膜118(參照圖14B)。
藉由上述製程，可以製造圖2A至2C所示的半導體裝置。
另外，關於圖3A和3B所示的電晶體150A，在形成絕緣膜116之後形成保護膜117。接著，經過保護膜117添加氧。接著，在保護膜117及絕緣膜114、116中形成到達氧化物半導體膜108的開口部141a、141b， 以覆蓋開口部141a、141b的方式形成導電膜112a、112b。接著，在導電膜112a、112b及保護膜117上形成絕緣膜118，由此可以製造電晶體150A。
另外，關於圖4A至4C所示的電晶體160，在進行圖13B所示的開口部141a、141b的形成製程時，將絕緣膜114、116在氧化物半導體膜108上形成為島狀，由此可以製造電晶體160。另外，關於圖5A和5B所示的電晶體160A，在進行圖13B所示的開口部141a、141b的形成製程時，將絕緣膜114、116及保護膜117在氧化物半導體膜108上形成為島狀，由此可以製造電晶體160A。
〈半導體裝置的製造方法3〉
下面，參照圖15A至16D對作為本發明的一個方式的半導體裝置的電晶體170的製造方法進行詳細的說明。圖15A至15D及圖16A至16D是說明半導體裝置的製造方法的剖面圖。
圖15A和15C及圖16A和16C示出電晶體170的通道長度方向的剖面圖，圖15B和15D及圖16B和16D示出電晶體170的通道寬度方向的剖面圖。
首先，進行到圖11C所示的製程為止的製程(參照圖15A和15B)。
接著，藉由光微影製程在絕緣膜118上形成遮罩，在絕緣膜114、116、118以及保護膜117的所希望 的區域中形成開口部142c。此外，藉由光微影製程在絕緣膜118上形成遮罩，在絕緣膜106、107、114、116、118以及保護膜117的所希望的區域中形成開口部142a、142b。開口部142c以到達導電膜112b的方式形成。此外，開口部142a、142b以都到達導電膜104的方式形成(參照圖15C和15D)。
另外，開口部142a、142b及開口部142c既可以同時形成又可以以不同製程形成。當同時形成開口部142a、142b及開口部142c時，例如可以使用灰色調遮罩或半色調遮罩形成。另外，也可以分兩次形成開口部142a、142b。例如，也可以加工絕緣膜106、107，然後加工絕緣膜114、116、118及保護膜117。
接著，以覆蓋開口部142a、142b、142c的方式在絕緣膜118上形成導電膜120(參照圖16A和16B)。
作為導電膜120，例如可以使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。導電膜120尤其可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物(Indium Tin SiO2 doped Oxide：以下稱為ITSO)等透光導電材料。此外，例如可以使用濺射法形成導電膜120。在本實施方式中，藉由濺射法形成膜厚度為110nm的ITSO膜。
接著，藉由光微影製程在導電膜120上形成遮罩，將導電膜120加工為所希望的區域，來形成導電膜120a、120b(參照圖16C和16D)。
藉由上述步驟，可以製造圖6A至6C所示的電晶體170。
另外，關於圖7A和7B所示的電晶體170A，在進行圖16C和16D所示的製程之後，在導電膜120a、120b及絕緣膜118上形成絕緣膜122，由此可以製造電晶體170A。
〈半導體裝置的製造方法4〉
下面，參照圖17A至圖19F對作為本發明的一個方式的半導體裝置的圖7C和7D所示的電晶體170B的製造方法進行詳細的說明。圖17A至圖19F是說明半導體裝置的製造方法的剖面圖。
圖17A、17C和17E、圖18A、18C和18E、以及圖19A、19C和19E示出電晶體170B的通道長度方向的剖面圖，圖17B、17D和17F、圖18B、18D和18F、以及圖19B、19D和19F示出電晶體170B的通道寬度方向的剖面圖。
首先，進行到圖10B所示的製程為止的製程，然後在氧化物半導體膜108及絕緣膜107上形成導電膜112及絕緣膜116。(參照圖17A和17B)。
可以使用可用於導電膜112a、112b的材料及 方法形成導電膜112。
接著，在絕緣膜116上的所希望的區域中形成遮罩140a、140b(參照圖17C和17D)。
接著，從遮罩140a、140b一側使用蝕刻氣體142，對絕緣膜116及導電膜112進行加工(參照圖17E和17F)。
另外，在使用濕蝕刻裝置對絕緣膜116及導電膜112進行加工的情況下，也可以使用藥液代替蝕刻氣體142。另外，也可以使用濕蝕刻裝置和乾蝕刻裝置的兩者對絕緣膜116及導電膜112進行加工。
接著，藉由去除遮罩140a、140b，形成導電膜112a、112b及絕緣膜116a、116b。然後，在氧化物半導體膜108、導電膜112a、112b及絕緣膜116a、116b上形成絕緣膜114(參照圖18A和18B)。
另外，也可以在形成絕緣膜114之前對氧化物半導體膜108的表面(背後通道一側)進行洗滌。作為該洗滌方法，例如可以舉出使用磷酸等藥液的洗滌。藉由進行使用磷酸等藥液的洗滌，可以去除附著在氧化物半導體膜108的表面上的雜質(例如，包含在導電膜112a、112b及絕緣膜116a、116b中的元素等)。
在形成導電膜112a、112b及絕緣膜116a、116b時及/或在上述清洗製程中，有時凹部形成在氧化物半導體膜108的一部分中。
接著，在絕緣膜114上形成保護膜117，將氧 141經過保護膜117添加到絕緣膜114、116(參照圖18C和18D)。
接著，在保護膜117上形成絕緣膜118(參照圖18E和18F)。
接著，藉由光微影製程在絕緣膜118上形成遮罩，在絕緣膜114、116、118以及保護膜117的所希望的區域中形成開口部142c。此外，藉由光微影製程在絕緣膜118上形成遮罩，在絕緣膜106、107、114、116、118以及保護膜117的所希望的區域中形成開口部142a、142b。開口部142c以到達導電膜112b的方式形成。此外，開口部142a、142b以都到達導電膜104的方式形成(參照圖19A和19B)。
接著，以覆蓋開口部142a、142b、142c的方式在絕緣膜118上形成導電膜120(參照圖19C和19D)。
接著，藉由光微影製程在導電膜120上形成遮罩，將導電膜120加工為所希望的區域，來形成導電膜120a、120b(參照圖19E和19F)。
藉由上述步驟，可以製造圖7C和7D所示的電晶體170B。
在本實施方式中，描述了本發明的一個方式。或者，在其他實施方式中，描述本發明的一個方式。但是，本發明的一個方式不侷限於此。例如，雖然作為本發明的一個方式示出電晶體100等包含氧化物半導體膜的 情況的例子，但是本發明的一個方式不侷限於此。根據情形或狀況，本發明的一個方式電晶體100等也可以不包含氧化物半導體膜。例如，在本發明的一個方式中，根據情況或狀況，也可以使用包含Si(矽)、Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)等的材料形成電晶體100等的通道、其附近、源極區域及汲極區域等。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式2
在本實施方式中，以下詳細說明本發明的一個方式的半導體裝置所具有的氧化物半導體。
〈氧化物半導體的結構〉
首先，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導 體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界 (grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖37A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖37B示出將圖37A中的區域(1)放大的Cs校正高解析度TEM影像。由圖37B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖37B所示，CAAC-OS具有特有的原子排列。圖37C是以輔助線示出特有的原子排列的圖。由圖37B和圖37C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖37D)。在圖37C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖37D所示的區域5161。
圖38A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖38B、圖38C和圖38D分別示出將圖38A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖38B、圖38C和圖38D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖39A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中， 在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖39B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖39C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖40A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖40B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖40B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸 不具有配向性。可以認為圖40B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖40B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
另外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使載子密度小於8×1011/cm3，較佳小於1×1011/cm3，更佳小於1×1010/cm3，且是1×10-9/cm3以上。將這樣的氧化物半導體稱為高純度 本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電 子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩 定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖41示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖41可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖41中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照 射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖41中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
另外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半 導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-likeOS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合。
實施方式3
在本實施方式中，使用圖20至圖22說明使用在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖20是示出顯示裝置的一個例子的俯視圖。圖20所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封材料712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704 及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意，雖然在圖20中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封材料712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：撓性印刷電路)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特 別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體，作為該電晶體可以適用本發明的一個方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。該元件例如包括使用液晶元件、EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的註冊商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管的顯示元件等中的至少一個。除此之外，也可以具有藉由電作用或磁作用改變對比度、亮度、反射率、透射率等而發生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射 顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進 行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少耗電量兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、白色(W)。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少耗電量。
在本實施方式中，使用圖21及圖22說明作為顯示元件使用液晶元件及EL元件的結構。圖21是沿著圖20所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖22是沿著圖20所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖21與圖22所示的共同部分，接著說明不同的部分。
〈顯示裝置的共同部分的說明〉
圖21及圖22所示的顯示裝置700包括：引繞佈線部711；像素部702；源極驅動電路部704；以及FPC端子 部708。另外，引繞佈線部711包括信號線710。另外，像素部702包括電晶體750及電容元件790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752可以使用上述電晶體。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容元件790採用在一對電極間具有電介質的結構。更詳細地說，電容元件790的一個電極使用經與被用作電晶體750的閘極電極的導電膜相同的製程而形成的導電膜，而電容元件790的另一個電極使用被用作電晶體750的源極電極及汲極電極的導電膜。另外，被夾在一 對電極之間的電介質使用被用作電晶體750的閘極絕緣膜的絕緣膜。
另外，在圖21及圖22中，在電晶體750、電晶體752以及電容元件790上設置有絕緣膜764、766、768、保護膜767、以及平坦化絕緣膜770。
絕緣膜764、766、768可以使用與上述實施方式所示的絕緣膜114、116、118相同的材料及製造方法而形成。保護膜767可以使用與上述實施方式所示的保護膜117相同的材料及製造方法而形成。作為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜770。另外，也可以採用不設置平坦化絕緣膜770的結構。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用在與用作電晶體750、752的源極電極及汲極電極的導電膜不同的製程中形成的導電膜，諸如使用用作閘極電極的導電膜。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中 形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。在本實施方式中示出結構體778設置在第一基板701一側的結構，但是本發明不侷限於此。例如，也可以採用在第二基板705一側設置結構體778的結構或者在第一基板701和第二基板705的兩者上設置結構體778的結構。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈作為顯示元件使用液晶元件的顯示裝置的結構實例〉
圖21所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖21所示的顯示裝置700可以藉由由施加到導電膜772及 導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極，即顯示元件的一個電極。另外，導電膜772具有反射電極的功能。圖21所示的顯示裝置700是由導電膜772反射外光並經過彩色膜736進行顯示的所謂反射型彩色液晶顯示裝置。
另外，作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電膜772使用對可見光具有透光性的導電膜。
另外，當使用對可見光具有反射性的導電膜時，導電膜772可以採用疊層結構。例如，作為下層形成膜厚度為100nm的鋁膜，作為上層形成膜厚度為30nm的銀合金膜(例如為包含銀、鈀及銅的合金膜)。藉由採用上述結構，發揮下述優異效果。
上述優異效果為如下：(1)可以提高基底膜與導電膜772的密接性；(2)可以使用藥液對鋁膜及銀合金膜一起進行蝕刻；(3)可以使導電膜772的剖面形狀成為良好的形狀(例如為錐形形狀)。(3)的原因可 認為如下緣故：當使用藥液進行蝕刻時，鋁膜的蝕刻速度比銀合金膜慢，或者當在進行上層的銀合金膜的蝕刻之後使下層的鋁膜露出時，從比銀合金膜賤的金屬，換句話說，離子化傾向高的鋁抽出電子，由此銀合金膜的蝕刻被抑制，而下層的鋁膜的蝕刻的進行速度快。
在圖21所示的顯示裝置700中，在像素部702的平坦化絕緣膜770的一部分設置有凹凸。例如，使用有機樹脂膜等形成平坦化絕緣膜770，在該有機樹脂膜的表面上設置凹凸，由此可以形成該凹凸。用作反射電極的導電膜772沿著上述凹凸而形成。由此，在外光入射到導電膜772的情況下，可以在導電膜772的表面上使光漫反射，由此可以提高可見度。
另外，圖21所示的顯示裝置700例示出反射型彩色液晶顯示裝置，但是顯示裝置700的方式不侷限於此。例如，也可以採用作為導電膜772利用使可視光透過的導電膜的透過型彩色液晶顯示裝置。當採用透過型彩色液晶顯示裝置時，也可以不設置平坦化絕緣膜770上的凹凸。
注意，雖然在圖21中未圖示，但是也可以分別在導電膜772、774與液晶層776接觸的一側設置配向膜。此外，雖然在圖21中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光源、側光源 等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性，因此不需要配向處理。此外，包含呈現藍相的液晶和手性試劑的液晶組成物的視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償 彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
〈作為顯示元件使用發光元件的顯示裝置〉
圖22所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。圖22所示的顯示裝置700藉由使發光元件782所包括的EL層786發光，可以顯示影像。
導電膜784連接於電晶體750所具有的用作源極電極及汲極電極的導電膜。導電膜784被用作形成在平坦化絕緣膜770上的像素電極，即，顯示元件的一個電極。作為導電膜784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如較佳為使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如較佳為使用包含鋁或銀的材料。
在圖22所示的顯示裝置700中，在平坦化絕緣膜770及導電膜784上設置有絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。發光元件782採用頂部發射結構。因此，導電膜788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可以應用於向導電膜784一側發射光的底部發射結構或向導電膜784一側及導電膜788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣膜730重疊的位置、引線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意，雖然例示出在圖22所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，參照圖23A至23C說明具有本發明的一個方式的半導體裝置的顯示裝置。
圖23A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部 502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502相同的基板上時，可以藉由COG(Chip On Glass)或TAB(Tape Automated Bonding)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制 掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以視訊信號為基礎生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。)的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由 掃描線GL_m(m是X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖23A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者，保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者，保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者，保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線和其他佈線作為導通狀態的電路。
如圖23A所示，藉由對像素部502和驅動電路部504分別設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接 的結構。
另外，雖然在圖23A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
此外，圖23A所示的多個像素電路501例如可以採用圖23B所示的結構。
圖23B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極和汲極中的另一個與液晶元件570的一對電極中的另一個電極電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與被供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560被用作儲存被寫入的資料的儲存電容器。
例如，在具有圖23B的像素電路501的顯示裝置中，例如，藉由圖23A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖23A所示的多個像素電路501例如可以採用圖23C所示的結構。
另外圖23C所示的像素電路501包括電晶體552及554、電容元件562以及發光元件572。可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一者或兩者。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲 存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
例如，在具有圖23C的像素電路501的顯示裝置中，例如，藉由圖23A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖24至圖25G說明具有本發明的一個方式的半導體裝置的顯示模組及電子裝置。
圖24所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光源8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的方式被形成。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板功能。另外，也可以在顯示面板8006的各像素內設置光感測器，以製成光學觸控面板。
背光源8007包括光源8008。注意，雖然在圖24中例示出在背光源8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光源8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光 型發光元件時，或者當使用反射型面板時，可以採用不設置背光源8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖25A至圖25G是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖25A至25G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面 板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。注意，圖25A至25G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。另外，雖然在圖25A至25G中未圖示，但是電子裝置也可以包括多個顯示部。再者，在具有相機等的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。
下面，對圖25A至25G所示的電子裝置進行詳細的說明。
圖25A是可攜式資訊終端9100的透視圖。可攜式資訊終端9100所包括的顯示部9001具有撓性。因此，能夠沿著彎曲的外殼9000的彎曲面組裝顯示部9001。另外，顯示部9001具備觸控感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部9001的圖示，可以啟動應用程式。
圖25B是可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將該可攜式資訊終端9101用作智慧手機。注意，在可攜式資訊終端9101中，省略揚聲器9003、連接端子9006、 感測器9007等進行圖示，但是也可以在與圖25A所示的可攜式資訊終端9100同樣的位置設置揚聲器9003、連接端子9006、感測器9007等。另外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(也稱為操作圖示或圖示)顯示在顯示部9001的一個面上。另外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。此外，作為資訊9051的一個例子，有提醒收到電子郵件、SNS(Social Networking Services：社交網路服務)、電話等的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者名字；日期；時間；電池電量；天線接收強度等。或者，也可以在顯示資訊9051的位置顯示操作按鈕9050等來代替資訊9051。
圖25C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有在顯示部9001的三個以上的面顯示資訊的功能。在此，示出將資訊9052、資訊9053、資訊9054分別顯示在不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看到這些資訊的位置。使用者可以確認到該顯示，由此判斷是否接電話，而無需從口袋裡拿出可攜式資訊終端9102。
圖25D是示出手錶型的可攜式資訊終端9200 的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通信、電腦遊戲等各種應用程式。另外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。另外，可攜式資訊終端9200可以進行基於通信標準的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通信，可以進行免提通話。另外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。另外，充電動作也可以利用無線供電進行，而不藉由連接端子9006。
圖25E、F、G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖25E是將可攜式資訊終端9201展開的狀態的透視圖，圖25F是將可攜式資訊終端9201從展開的狀態和折疊的狀態中的一方轉換成另一方時的中途的狀態的透視圖，圖25G是將可攜式資訊終端9201折疊的狀態的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。藉由鉸鏈9055使兩個外殼9000之間彎曲，可以使可攜式資訊終端9201從展開的狀態可逆性地變為折疊的狀態。例如，可攜式資訊終端9201能夠以1mm以上且150mm以下的曲率半徑彎曲。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。另外，在本實施方式所述的電子裝置的顯示部中，示出具有撓性且能夠沿著彎曲的顯示面進行顯示的結構或能夠折疊的顯示部的結構，但並不侷限於此，也可以採用不具有撓性而在平面部進行顯示的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，對本發明的一個方式的半導體裝置所具有的絕緣膜的氧釋放量進行測量。在本實施例中，製造下面所示的樣本A1至樣本A4並對它們進行評價。
首先，參照圖26A和26B對各樣本的詳細內容進行說明。注意，圖26A和26B是示意性地示出各樣本的剖面圖。
〈樣本A1〉
如圖26A所示那樣，樣本A1包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
關於樣本A1的製造方法，首先，在基板302 上形成絕緣膜306。作為基板302使用厚度為0.7mm的玻璃基板。作為絕緣膜306使用厚度為100nm的氮化矽膜。該氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體及流量為2000sccm的氨氣體引入到處理室內；壓力為100Pa；以及對設置在PECVD設備內的平行板電極供應2000W的RF功率。
接著，在絕緣膜306上形成絕緣膜316。作為絕緣膜316使用厚度為400nm的氧氮化矽膜。該氧氮化矽膜的成膜條件為如下：基板溫度為220℃；將流量為160sccm的矽烷氣體、流量為4000sccm的一氧化二氮氣體引入到處理室內；壓力為200Pa；以及對設置在PECVD設備內的平行板電極供應1500W的RF功率。
接著，進行加熱處理。作為該加熱處理，使用RTA裝置在氮氛圍下以650℃進行6分鐘的處理。由於該加熱處理，包含於絕緣膜306、316中的氧從絕緣膜306、316脫離。
接著，在絕緣膜316上形成保護膜317。作為保護膜317使用厚度為5nm的ITSO膜。該ITSO膜的成膜條件為如下：基板溫度為室溫；將流量為72sccm的氬氣體、流量為5sccm的氧氣體引入到處理室內；壓力為0.15Pa；以及對設置在濺射裝置內的金屬氧化物靶材(In2O3：SnO2：SiO2=85：10：5[wt.%])供應1000W的DC功率。
接著，經過保護膜317對絕緣膜316進行氧添加處理。該氧添加處理的條件為如下：利用灰化裝置；基板溫度為40℃；將流量為250sccm的氧氣體引入到處理室內；壓力為15Pa；以及對設置在灰化裝置內的平行板電極供應4500W的RF功率600秒鐘以對基板一側施加偏壓。
〈樣本A2〉
如圖26B所示那樣，樣本A2包括基板302、基板302上的絕緣膜306以及絕緣膜306上的絕緣膜316。樣本A2具有在進行與上述樣本A1相同的製程之後藉由濕蝕刻法去除作為保護膜317的ITSO膜的結構。
〈樣本A3〉
如圖26A所示那樣，樣本A3包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
樣本A3與樣本A1的不同之處是保護膜317的材料及其形成方法，其他結構彼此相同。
作為樣本A3的保護膜317使用厚度為5nm的IGZO膜。該IGZO膜的成膜條件為如下：基板溫度為170℃；將流量為300sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=1：4：5[at%])供應2500W的AC功率。
〈樣本A4〉
如圖26B所示那樣，樣本A4包括基板302、基板302上的絕緣膜306以及絕緣膜306上的絕緣膜316。樣本A4具有在進行與上述樣本A3相同的製程之後藉由濕蝕刻法去除作為保護膜317的IGZO膜的結構。
藉由上述製程，製造本實施例的樣本A1至樣本A4。
〈TDS測量1〉
接著，對所製造的樣本A1至樣本A4進行TDS測量。在TDS測量中，將各樣本從50℃加熱到500℃，對各樣本的絕緣膜316所包含的氧的釋放量進行評價。注意，作為TDS測量中的氧釋放量，測量質荷比(M/z)為32的氣體。
圖27A示出樣本A1及樣本A2的TDS測量結果，圖27B示出樣本A3及樣本A4的TDS測量結果。在圖27A和27B中，縱軸表示強度(任意單位)，橫軸表示溫度(℃)。另外，圖28示出根據TDS測量的各樣本的M/z為32的氣體的釋放量。注意，圖28是根據圖27A和27B所示的TDS測量結果的M/z為32的氣體的強度的積分強度比計算出M/z為32的氣體，即相當於氧分子的氣體的釋放量的結果。
由圖27A和27B及圖28所示的結果可知：樣 本A1的氧釋放量為8.0×1020個/cm3；樣本A2的氧釋放量為8.0×1020個/cm3；樣本A3的氧釋放量為3.6×1020個/cm3；以及樣本A4的氧釋放量為3.5×1020個/cm3。當比較樣本A1及樣本A2與樣本A3及樣本A4時，樣本A1及樣本A2的氧釋放量多。這意味著用作保護膜317的ITSO膜能夠使氧透過並對絕緣膜316中添加更多氧。
另一方面，當比較樣本A1與樣本A2時，氧釋放量大致相同。另外，當比較樣本A3與樣本A4時，樣本A3的氧釋放向高溫一側漂移。這意味著用作樣本A3的保護膜317的IGZO膜封閉添加到絕緣膜316中的氧的可能性。
如上所述，本實施例所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施例2
在本實施例中，對本發明的一個方式的半導體裝置所具有的絕緣膜的氧釋放量進行測量。在本實施例中，製造下面所示的樣本B1至樣本B6並對它們進行評價。
首先，參照圖26A對各樣本的詳細內容進行說明。
〈樣本B1〉
如圖26A所示那樣，樣本B1包括基板302、基板 302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
作為樣本B1的製造方法使用與上述實施例1所示的樣本A1相同的製造方法。
〈樣本B2〉
如圖26A所示那樣，樣本B2包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
作為樣本B2的製造方法，在製造與樣本B1相同的樣本之後，進行真空加熱。該真空加熱的條件為如下：基板溫度為350℃；將流量為10000sccm的氮氣體引入到處理室內；壓力為175Pa；以及處理時間為300秒鐘。
〈樣本B3〉
如圖26A所示那樣，樣本B3包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
作為樣本B3的製造方法使用與上述實施例1所示的樣本A3相同的製造方法。
〈樣本B4〉
如圖26A所示那樣，樣本B4包括基板302、基板 302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
作為樣本B4的製造方法，在製造與樣本B3相同的樣本之後，進行真空加熱。該真空加熱的條件與樣本B2相同。
〈樣本B5〉
如圖26A所示那樣，樣本B5包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
樣本B5的製造方法與樣本B3的不同之處是氧添加處理方法，其他方法彼此相同。樣本B5的氧添加處理的條件為如下：利用灰化裝置；基板溫度為40℃；將流量為250sccm的氧氣體引入到處理室內；壓力為15Pa；以及對設置在灰化裝置內的平行板電極供應4500W的RF功率120秒鐘以對基板一側施加偏壓。
〈樣本B6〉
如圖26A所示那樣，樣本B6包括基板302、基板302上的絕緣膜306、絕緣膜306上的絕緣膜316以及絕緣膜316上的保護膜317。
作為樣本B6的製造方法，在製造與樣本B5相同的樣本之後，進行真空加熱。該真空加熱的條件與樣本B2及樣本B4相同。
藉由上述製程，製造本實施例的樣本B1至樣本B6。
〈TDS測量2〉
接著，對所製造的樣本B1至樣本B6進行TDS測量。該TDS測量的條件與實施例1相同。
圖29示出根據TDS測量的各樣本的M/z為32的氣體的釋放量。
由圖29所示的結果可知：與不進行真空加熱的樣本(樣本B1、B3、B5)相比，在進行真空加熱的樣本(樣本B2、B4、B6)中，氧釋放量少。尤其是，作為保護膜317使用ITSO膜的樣本B2的氧釋放量最少。另一方面，在作為保護膜317使用IGZO膜的樣本B4、B6中，即使進行真空加熱，其氧釋放量也比樣本B2多。因此，IGZO膜的抑制氧的釋放的功能比ITSO膜高。
如上所述，本實施例所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施例3
在本實施例中，對本發明的一個方式的半導體裝置所具有的絕緣膜的氧釋放量進行測量。在本實施例中，製造下面所示的樣本C1至樣本C6以及樣本D1至樣本D4並對它們進行評價。
首先，參照圖26B對各樣本的詳細內容進行 說明。
〈樣本C1〉
如圖26B所示那樣，樣本C1包括基板302、基板302上的絕緣膜306以及絕緣膜306上的絕緣膜316。作為樣本C1的製造方法使用與上述實施例1所示的樣本A2相同的製造方法。
〈樣本C2至樣本C6〉
樣本C2至樣本C6的每一個的結構與樣本C1相同，而其製造方法與樣本C1不同。明確地說，在樣本C2至樣本C6的製造方法中，用作保護膜317的ITSO膜的厚度彼此不同。樣本C2的保護膜317的厚度為10nm，樣本C3的保護膜317的厚度為15nm，樣本C4的保護膜317的厚度為20nm，樣本C5的保護膜317的厚度為30nm，並且樣本C6的保護膜317的厚度為50nm。另外，與樣本C1同樣地，在進行氧添加處理之後去除樣本C2至樣本C6的保護膜317。
〈樣本D1〉
如圖26B所示那樣，樣本D1包括基板302、基板302上的絕緣膜306以及絕緣膜306上的絕緣膜316。作為樣本D1的製造方法使用與上述實施例1所示的樣本A4相同的製造方法。
〈樣本D2至樣本D4〉
樣本D2至樣本D4的每一個的結構與樣本D1相同，而其製造方法與樣本D1不同。明確地說，在樣本D2至樣本D4的製造方法中，用作保護膜317的IGZO膜的厚度彼此不同。樣本D2的保護膜317的厚度為10nm，樣本D3的保護膜317的厚度為20nm，並且樣本D4的保護膜317的厚度為35nm。另外，與樣本D1同樣地，在進行氧添加處理之後去除樣本D2至樣本D4的保護膜317。
〈TDS測量3〉
接著，對所製造的樣本C1至樣本C6以及樣本D1至樣本D4進行TDS測量。該TDS測量的條件與實施例1及實施例2相同。
圖30A示出樣本C1至樣本C6的根據TDS測量的各樣本的M/z為32的氣體的釋放量。圖30B示出樣本D1至樣本D4的根據TDS測量的各樣本的M/z為32的氣體的釋放量。
由圖30A所示的結果可知：藉由將用於樣本C1至樣本C3的保護膜317的ITSO膜的厚度設定為5nm以上且15nm以下，能夠對絕緣膜316添加更多的氧。另一方面，由於將用於樣本C4至樣本C6的保護膜317的ITSO膜的厚度設定為20nm以上且50nm以下，而氧不容易被添加到絕緣膜316中。
由圖30B所示的結果可知：藉由將用於樣本D1及樣本D2的保護膜317的IGZO膜的厚度設定為5nm以上且10nm以下，能夠對絕緣膜316添加更多的氧。另一方面，由於將用於樣本D3及樣本D4的保護膜317的IGZO膜的厚度設定為20nm以上且35nm以下，而氧不容易被添加到絕緣膜316中。
如上所述，本實施例所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施例4
在本實施例中，對本發明的一個方式的半導體裝置所具有的絕緣膜的氧釋放量進行測量。並且，進行半導體裝置的剖面觀察。在本實施例中，製造下面所示的樣本E1至樣本E4並對它們進行評價。
首先，參照圖31A和31B對各樣本的詳細內容進行說明。
〈樣本E1〉
如圖31A所示那樣，樣本E1包括基板302、基板302上的導電膜312、導電膜312上的絕緣膜306以及絕緣膜306上的絕緣膜316。
作為樣本E1的製造方法，首先，在基板302上形成導電膜312。作為該導電膜312，形成依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為 100nm的鈦膜的膜。接著，在導電膜312上形成絕緣膜306。接著，在絕緣膜306上形成絕緣膜316。接著，進行加熱處理。接著，在絕緣膜316上形成保護膜317。接著，經過保護膜317對絕緣膜316進行氧添加處理。然後，藉由濕蝕刻法去除保護膜317。
另外，絕緣膜306、316、保護膜317、加熱處理以及氧添加處理的條件與上述實施例1所示的樣本A1相同。
〈樣本E2〉
如圖31B所示那樣，樣本E2包括基板302、基板302上的導電膜312a、312b、以及基板302、導電膜312a、312b上的絕緣膜306。
樣本E2具有使用導電膜312a、312b而代替樣本E1的導電膜312的結構。另外，將導電膜312a、312b形成為在俯視形狀中縱長度和橫長度都為10μm的形狀。另外，除了導電膜312a、312b的形成方法以外，樣本E2的製造方法與樣本E1相同。作為導電膜312a、312b的形成條件，在基板302上形成導電膜，將該導電膜加工為所希望的區域。用於導電膜312a、312b的導電膜具有與上述導電膜312相同的結構。另外，在導電膜312a、312b的加工方法中使用乾蝕刻裝置。
〈樣本E3〉
如圖31A所示那樣，樣本E3包括基板302、基板302上的導電膜312、導電膜312上的絕緣膜306以及絕緣膜306上的絕緣膜316。
作為樣本E3的製造方法，首先，在基板302上形成導電膜312。作為該導電膜312，形成依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜的膜。接著，在導電膜312上形成絕緣膜306。接著，在絕緣膜306上形成絕緣膜316。接著，進行加熱處理。接著，在絕緣膜316上形成保護膜317。接著，經過保護膜317對絕緣膜316進行氧添加處理。然後，藉由濕蝕刻法去除保護膜317。
另外，絕緣膜306、316、加熱處理以及氧添加處理的條件與上述樣本E1相同。另外，樣本E1與樣本E3的不同之處是保護膜317的形成方法。作為樣本E3的保護膜317使用厚度為5nm的鋁膜。該鋁膜的成膜條件為如下：基板溫度為70℃；將流量為100sccm的氬氣體引入到處理室內；壓力為0.3Pa；以及對設置在濺射裝置內的金屬靶材(鋁靶材)供應10kW的DC功率。
〈樣本E4〉
如圖31B所示那樣，樣本E4包括基板302；基板302上的導電膜312a、312b；基板302、導電膜312a、312b上的絕緣膜306；以及絕緣膜306上的絕緣膜316。
樣本E4具有使用導電膜312a、312b而代替 樣本E1的導電膜312的結構。另外，將導電膜312a、312b形成為在俯視形狀中縱長度和橫長度都為10μm的形狀。另外，除了導電膜312a、312b的形成方法以外的樣本E4的製造方法與樣本E3相同。作為導電膜312a、312b的形成條件，在基板302上形成導電膜，將該導電膜加工為所希望的區域。用於導電膜312a、312b的導電膜具有與上述導電膜312相同的結構。另外，在導電膜312a、312b的加工方法中使用乾蝕刻裝置。
〈TDS測量4〉
接著，對所製造的樣本E1至樣本E4進行TDS測量。該TDS測量的條件與實施例1、實施例2及實施例3相同。
圖32示出樣本E1至樣本E4的根據TDS測量的各樣本的M/z為32的氣體的釋放量。
如圖32所示那樣，樣本E1和樣本E2的氧釋放量大致相同。另外，樣本E4的氧釋放量比樣本E3少。
接著，為了確認樣本E4的氧釋放量少的原因，而製造具有圖31C所示的結構的樣本並進行其剖面觀察。另外，作為剖面觀察用樣本，製造下面所示的樣本E5及樣本E6。
首先，下面對樣本E5及樣本E6進行詳細的說明。
〈樣本E5〉
如圖31C所示那樣，樣本E5包括基板302；基板302上的導電膜312a、312b；基板302、導電膜312a、312b上的絕緣膜306；絕緣膜306上的絕緣膜316；以及絕緣膜316上的保護膜317。
樣本E5具有上述樣本E2的不去除保護膜317的結構。因此，除了不去除保護膜317以外的製造方法與樣本E2相同。
〈樣本E6〉
如圖31C所示那樣，樣本E6包括基板302；基板302上的導電膜312a、312b；基板302、導電膜312a、312b上的絕緣膜306；絕緣膜306上的絕緣膜316；以及絕緣膜316上的保護膜317。
樣本E6具有上述樣本E4的不去除保護膜317的結構。因此，除了不去除保護膜317以外的製造方法與樣本E4相同。
接著，對樣本E5及樣本E6進行剖面觀察。圖33A示出樣本E5的剖面觀察結果，而圖33B示出樣本E6的剖面觀察結果。此外，當觀察剖面時使用穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)。
由圖33A所示的結果可知，用作保護膜317的ITSO膜覆蓋絕緣膜316的步階部，即凹凸部的表面。 另一方面，由圖33B所示的結果可知，用作保護膜317的鋁膜不完全覆蓋絕緣膜316的步階部，即凹凸部的表面，絕緣膜316的一部分被露出。圖32所示的結果意味著：如圖33B所示那樣，保護膜317不完全覆蓋絕緣膜316的凹凸部的表面，氧從被露出的絕緣膜316脫離，因此樣本E4的氧釋放量少。
如上所述，本實施例所示的結構可以與其他實施方式或實施例所示的結構適當地組合而使用。
實施例5
在本實施例中，製造相當於圖6A至6C所示的電晶體170的電晶體並對其進行電特性及可靠性的試驗。在本實施例中，製造下面所示的樣本F1至F4並對它們進行評價。另外，在樣本F1至F4的每一個中，在基板內製造10個電晶體。
下面，對在本實施例中製造的樣本進行說明。注意，在以下的說明中，使用在圖6A至6C所示的電晶體170中使用的符號來進行說明。
〈樣本F1及樣本F2〉
樣本F1的電晶體的通道長度L為1.5μm，通道寬度W為50μm，而樣本F2的電晶體的通道長度L為2μm，通道寬度W為50μm。在樣本F1和樣本F2中，通道長度L以外的結構彼此相同，並且藉由相同的製造方法形成。
首先，在基板102上形成導電膜104。作為基板102使用玻璃基板。並且，作為導電膜104藉由濺射法形成厚度為100nm的鎢膜。
在基板102及導電膜104上形成絕緣膜106、107。作為絕緣膜106藉由使用PECVD設備形成厚度為400nm的氮化矽膜。作為絕緣膜107藉由使用PECVD設備形成厚度為50nm的氧氮化矽膜。
接著，在絕緣膜107上形成氧化物半導體膜108。作為氧化物半導體膜108藉由使用濺射裝置形成厚度為35nm的IGZO膜。氧化物半導體膜108的成膜條件為如下：基板溫度為170℃；將流量為100sccm的氬氣體及流量為100sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=1：1：1[原子個數比])供應2500W的AC功率。
接著，進行第一加熱處理。作為該第一加熱處理，在氮氛圍下以450℃進行一個小時的加熱處理，連續在氮及氧的混合氣體氛圍下以450℃進行一個小時的加熱處理。
接著，在絕緣膜107及氧化物半導體膜108上形成導電膜112a、112b。作為導電膜112a、112b，藉由使用濺射裝置在真空中連續形成厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜。
接著，在絕緣膜107、氧化物半導體膜108以及導電膜112a、112b上形成絕緣膜114及絕緣膜116。 作為絕緣膜114藉由使用PECVD設備形成厚度為50nm的氧氮化矽膜。作為絕緣膜116藉由使用PECVD設備形成厚度為400nm的氧氮化矽膜。注意，絕緣膜114及絕緣膜116是藉由使用PECVD設備在真空中連續形成的。
絕緣膜114的成膜條件為如下：基板溫度為220℃；將流量為50sccm的矽烷氣體、流量為2000sccm的一氧化二氮氣體引入到處理室內；壓力為20Pa；以及對設置在PECVD設備內的平行板電極供應100W的RF功率。絕緣膜116的成膜條件為如下：基板溫度為220℃；將流量為160sccm的矽烷氣體、流量為4000sccm的一氧化二氮氣體引入到處理室內；壓力為200Pa；以及對設置在PECVD設備內的平行板電極供應1500W的RF功率。
接著，進行第二加熱處理。作為該第二加熱處理，在氮氣體氛圍下以350℃進行一個小時的加熱處理。
接著，在絕緣膜116上形成保護膜117。作為保護膜117藉由使用濺射裝置形成厚度為5nm的ITSO膜。
接著，經過保護膜117對氧化物半導體膜108及絕緣膜114、116進行氧添加處理。該氧添加處理的條件與實施例1的樣本A1相同。
接著，在保護膜117上形成絕緣膜118。作為絕緣膜118藉由使用PECVD設備形成厚度為100nm的氮化矽膜。
〈樣本F3及樣本F4〉
樣本F3的電晶體的通道長度L為1.5μm，通道寬度W為50μm，而樣本F4的電晶體的通道長度L為2μm，通道寬度W為50μm。在樣本F3和樣本F4中，通道長度L以外的結構彼此相同，並且藉由相同的製造方法形成。
樣本F3及樣本F4與上述樣本F1及樣本F2的不同之處是下面所示的製程，除了下面所示的製程以外的製程彼此相同。
樣本F3及樣本F4與上述樣本F1及樣本F2的不同之處是保護膜117及經過保護膜117對絕緣膜116進行的氧添加處理的條件。明確地說，保護膜117的條件與實施例1所示的樣本A3相同。另外，氧添加處理的條件與實施例2所示的樣本B5相同。
藉由上述製程製造本實施例的樣本F1至F4。
接著，圖34A和34B及圖35A和35B示出上述製造的樣本F1至F4的電特性。
圖34A是樣本F1的電特性的測量結果，圖34B是樣本F2的電特性的測量結果，圖35A是樣本F3的電特性的測量結果，圖35B是樣本F4的電特性的測量結果。另外，在圖34A和34B及圖35A和35B中，橫軸表示閘極電壓(VG)，縱軸表示汲極電流(ID)，並且重疊地示出10個電晶體的資料。另外，將源極電極與汲極電極之間的電壓(VD)設定為10V，在-15V至15V的範 圍中，按0.25V的間隔施加VG。
由圖34A和34B及圖35A和35B所示的結果可知，在比較樣本F1及樣本F2與樣本F3及樣本F4時，在樣本F1及樣本F2的各電晶體之間偏差小。這意味著因為經過保護膜117對絕緣膜116進行的氧添加處理的時間較長，所以更多氧被添加到絕緣膜116中。另一方面，即使在經過保護膜117對絕緣膜116進行的氧添加處理的時間較短的樣本F3及樣本F4中，在電晶體的通道長度為2μm左右時，也可以實現0V附近的優良的上升特性。
接著，對上述樣本F2及樣本F4進行可靠性評價。藉由使用偏壓-熱應力試驗(以下，稱為GBT(Gate Bias Temperature)試驗)進行可靠性評價。
GBT試驗是加速試驗的一種，它可以在短時間內評價由於長時間使用而發生的電晶體的特性變化。尤其是，GBT測試前後的電晶體的臨界電壓的變化量(△Vth)是用於檢查可靠性的重要的指標。在GBT試驗前後，臨界電壓的變化量(△Vth)越小，可靠性越高。
本實施例的GBT試驗條件為如下：閘極電壓(VG)為±30V；汲極電壓(VD)及源極電壓(VS)都為0V(COMMON)；應力溫度為60℃；以及應力施加時間為1小時，並且在黑暗環境及光環境(使用白色LED照射10000 lx左右的光)的兩種環境下進行GBT試驗。就是說，將電晶體的源極電極和汲極電極的電位設定為相同的電位，並且對閘極電極施加與源極電極及汲極電極不同 的電位固定時間(這裡，1小時)。另外，將施加到閘極電極的電位比源極電極及汲極電極的電位高的條件稱為正應力，而將施加到閘極電極的電位比源極電極及汲極電極的電位低的條件稱為負應力。因此，以包括測定環境的黑暗正應力、黑暗負應力、光正應力以及光負應力的4個應力條件進行GBT試驗。
圖36示出樣本F2及樣本F4的GBT試驗結果。在圖36中，橫軸表示各樣本的名字而縱軸表示電晶體的臨界電壓的變化量(△Vth)。
由圖36所示的結果可知，在本發明的一個方式的樣本F2及樣本F4中，根據GBT試驗的臨界電壓的變化量(△Vth)小。另外，在比較樣本F2和樣本F4時，樣本F4的根據GBT試驗的臨界電壓的變化量(△Vth)更小。
由上述結果可知，本實施例的樣本F1至樣本F4的電晶體的偏差少且可靠性高。
如上所述，本實施例所示的結構可以與其他實施方式所示的結構適當地組合而使用。
100‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
112a‧‧‧導電膜
112b‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
117‧‧‧保護膜
118‧‧‧絕緣膜

Claims (19)

  1. 一種半導體裝置，包括：電晶體，包括：閘極電極；該閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；與該氧化物半導體膜電連接的源極電極；與該氧化物半導體膜電連接的汲極電極；該電晶體上的第二絕緣膜；以及該第二絕緣膜上的保護膜，其中，該第二絕緣膜包含氧，並且，該保護膜包含該氧化物半導體膜中的金屬元素中的至少一個。
  2. 根據該申請專利範圍第1項之半導體裝置，其中，該電晶體還包括：該氧化物半導體膜與該源極電極之間以及該氧化物半導體膜與該汲極電極之間的第三絕緣膜，該第三絕緣膜包含氧。
  3. 根據該申請專利範圍第1項之半導體裝置，其中該第二絕緣膜具有凹凸表面。
  4. 根據該申請專利範圍第1項之半導體裝置，其中該保護膜覆蓋該第二絕緣膜的該凹凸表面。
  5. 根據該申請專利範圍第1項之半導體裝置，其中該保護膜的厚度為3nm以上且30nm以下。
  6. 根據該申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包含In、Zn及M(M為Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
  7. 根據該申請專利範圍第1項之半導體裝置，其中，該氧化物半導體膜包含結晶部，並且，該結晶部具有c軸配向性。
  8. 一種顯示裝置，包括：該申請專利範圍第1項之半導體裝置；以及顯示元件。
  9. 一種顯示模組，包括：該申請專利範圍第8項之顯示裝置；以及觸控感測器。
  10. 一種電子裝置，包括：該申請專利範圍第9項之顯示模組；以及操作鍵或電池。
  11. 一種半導體裝置，包括：電晶體，包括：第一閘極電極；該第一閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；與該氧化物半導體膜電連接的源極電極；與該氧化物半導體膜電連接的汲極電極；該氧化物半導體膜、該源極電極及該汲極電極上的第二絕緣膜； 該第二絕緣膜上的保護膜；該保護膜上的第三絕緣膜；以及該第三絕緣膜上的第二閘極電極，其中，該第二絕緣膜包含氧，並且，該保護膜包含該氧化物半導體膜中的金屬元素中的至少一個。
  12. 根據該申請專利範圍第11項之半導體裝置，其中該第二絕緣膜具有凹凸表面。
  13. 根據該申請專利範圍第11項之半導體裝置，其中該保護膜覆蓋該第二絕緣膜的該凹凸表面。
  14. 根據該申請專利範圍第11項之半導體裝置，其中該保護膜的厚度為3nm以上且30nm以下。
  15. 根據該申請專利範圍第11項之半導體裝置，其中該氧化物半導體膜包含In、Zn及M(M為Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
  16. 根據該申請專利範圍第11項之半導體裝置，其中，該氧化物半導體膜包含結晶部，並且，該結晶部具有c軸配向性。
  17. 一種顯示裝置，包括：該申請專利範圍第11項之半導體裝置；以及顯示元件。
  18. 一種顯示模組，包括：該申請專利範圍第17項之顯示裝置；以及觸控感測器。
  19. 一種電子裝置，包括：該申請專利範圍第18項之顯示模組；以及操作鍵或電池。
TW104112074A 2014-04-18 2015-04-15 半導體裝置及具有其之顯示裝置 TWI649880B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014086066 2014-04-18
JP2014-086066 2014-04-18

Publications (2)

Publication Number Publication Date
TW201545359A true TW201545359A (zh) 2015-12-01
TWI649880B TWI649880B (zh) 2019-02-01

Family

ID=54322702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112074A TWI649880B (zh) 2014-04-18 2015-04-15 半導體裝置及具有其之顯示裝置

Country Status (6)

Country Link
US (1) US9768315B2 (zh)
JP (2) JP6570864B2 (zh)
KR (1) KR102318728B1 (zh)
CN (1) CN106256017B (zh)
TW (1) TWI649880B (zh)
WO (1) WO2015159183A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236357B2 (en) 2016-09-14 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10734529B2 (en) 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
DE112016001033T5 (de) 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10976627B2 (en) 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same
US10700212B2 (en) * 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
KR20180124874A (ko) * 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US20170301699A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR950010115A (ko) * 1993-09-04 1995-04-26 이헌조 박막트랜지스터
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
KR20190038687A (ko) * 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101346874B1 (ko) * 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5797922B2 (ja) * 2011-03-30 2015-10-21 株式会社東芝 薄膜トランジスタアレイ基板、その製造方法、および表示装置
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI792087B (zh) * 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102013216824A1 (de) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734529B2 (en) 2016-01-29 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US11107930B2 (en) 2016-01-29 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US11830950B2 (en) 2016-01-29 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10236357B2 (en) 2016-09-14 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
CN106256017A (zh) 2016-12-21
JP2015213165A (ja) 2015-11-26
KR20160145031A (ko) 2016-12-19
US9768315B2 (en) 2017-09-19
TWI649880B (zh) 2019-02-01
US20150303309A1 (en) 2015-10-22
WO2015159183A2 (en) 2015-10-22
WO2015159183A3 (en) 2016-02-18
JP2020004981A (ja) 2020-01-09
KR102318728B1 (ko) 2021-10-27
CN106256017B (zh) 2020-02-07
JP6866432B2 (ja) 2021-04-28
JP6570864B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
US11282865B2 (en) Semiconductor device including indium at insulating film interface
TWI649880B (zh) 半導體裝置及具有其之顯示裝置
JP7209774B2 (ja) 半導体装置の作製方法
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US11594642B2 (en) Thin film semiconductor device including back gate comprising oxide semiconductor material
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
KR20240090743A (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees