TW201543542A - 基板處理系統、基板運送方法、程式及電腦記憶媒體 - Google Patents

基板處理系統、基板運送方法、程式及電腦記憶媒體 Download PDF

Info

Publication number
TW201543542A
TW201543542A TW103144683A TW103144683A TW201543542A TW 201543542 A TW201543542 A TW 201543542A TW 103144683 A TW103144683 A TW 103144683A TW 103144683 A TW103144683 A TW 103144683A TW 201543542 A TW201543542 A TW 201543542A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
exposure
processing
inspection device
Prior art date
Application number
TW103144683A
Other languages
English (en)
Other versions
TWI579898B (zh
Inventor
Takuya Mori
Masaru Tomono
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201543542A publication Critical patent/TW201543542A/zh
Application granted granted Critical
Publication of TWI579898B publication Critical patent/TWI579898B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70541Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70733Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075Handling workpieces outside exposure position, e.g. SMIF box
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本發明旨在提供一種基板處理系統、基板運送方法、程式及電腦記憶媒體,藉由適當測定覆蓋誤差,改善曝光處理時之覆蓋誤差。 其中,處理晶圓W之塗布顯影處理系統1,包含:處理站11,設有處理晶圓W之複數之處理裝置;介面站12,在與包含複數之曝光平台13a、13b之曝光裝置13之間傳遞晶圓W;複數之晶圓檢查裝置71、72,檢查晶圓W表面;晶圓運送機構70、80,在處理站11內各處理裝置與晶圓檢查裝置71、72之間,運送晶圓W;及控制部300,控制晶圓運送機構70、80,俾將自曝光裝置13送出之晶圓W於曝光處理之際使用之曝光平台,自曝光平台13a、13b中指定,將曝光處理後之晶圓W,運送至與該經指定之曝光平台預先相對應之晶圓檢查裝置。

Description

基板處理系統、基板運送方法、程式及電腦記憶媒體
本發明,係關於一種處理基板之基板處理系統、基板處理系統中基板之運送方法、程式及電腦記憶媒體。
例如半導體元件之製造程序中之光微影處理內,會進行在例如半導體晶圓(以下,稱「晶圓」)等基板上塗布光阻液,形成光阻膜之光阻塗布處理、使光阻膜曝光為既定之圖案之曝光處理、使經曝光之光阻膜顯影之顯影處理、用來使顯影處理後之晶圓乾燥等之加熱處理等各種處理。此等一連串之處理,由搭載有處理基板之各種處理單元或運送晶圓之運送單元等之基板處理系統,即塗布顯影處理系統、及鄰接塗布顯影處理系統而設置之曝光裝置進行。
如上述之光微影處理之處理能力,通常會被曝光裝置之處理能力拖累。因此,為提升曝光裝置中曝光處理之處理能力,曝光裝置內設有2個平台(專利文獻1)。
又,製造半導體元件時,需使已形成於晶圓之圖案與其後曝光之圖案之覆蓋誤差在既定之範圍內。因此,曝光處理時,測定覆蓋誤差,根據該誤差決定其後曝光處理之參數等(專利文獻2)。 【先前技術文獻】 【專利文獻】
【專利文獻1】美國專利第5969411號公報 【專利文獻2】日本特表2013-535819號公報
【發明所欲解決之課題】
又,近年來伴隨著半導體元件之細微化,覆蓋誤差之測定點傾向於增加。因此,有時於例如上述之塗布顯影處理系統,設置複數套疊測定用測定器。此時,藉由各測定器,依序測定由曝光裝置進行曝光處理,由塗布顯影處理系統進行顯影處理或加熱處理等各種處理之晶圓。又,其結果以例如批次單位反映至曝光裝置側。
然而,依本案發明人等,於各測定器之測定結果,包含各測定器固有之難以避免之測定誤差,可確認即使修正誤差,亦無法於各測定器間獲得同一測定結果。因此,有下列問題:以複數之不同測定器測定例如同一批次所包含之複數之晶圓後,即使將其測定結果反映至其後之曝光處理之參數等,亦無法充分改善覆蓋誤差。
鑒於上述情事,本發明之目的在於提供一種基板處理系統、基板運送方法、程式及電腦記憶媒體,藉由適當進行曝光處理後之基板檢查,改善基板檢查時之誤差。 【解決課題之手段】
為達成上述目的,本發明,係一種基板處理系統,包含: 處理站,設有處理基板之複數之處理裝置; 介面站,在該處理站,與設於該基板處理系統之外部,包含複數之曝光平台之曝光裝置之間,傳遞基板; 複數之基板檢查裝置,檢查基板表面; 基板運送機構,在該處理站內各處理裝置與該基板檢查裝置之間,運送基板;及 控制部,控制該基板運送機構,俾將自該曝光裝置送出之基板於曝光處理之際使用之曝光平台,自該複數之曝光平台中指定,將該曝光處理後之基板,運送至與該經指定之曝光平台預先相對應之基板檢查裝置。
依本發明,指定用於曝光處理之曝光平台,朝與該經指定之曝光平台預先相對應之基板檢查裝置運送基板,故於既定之曝光平台經曝光處理之基板,經常由同一基板檢查裝置檢查。因此,例如由基板檢查裝置測定覆蓋誤差之際,測定結果所包含之測定誤差可經常一定,可對曝光裝置側提供穩定之檢查結果。其結果,可實現曝光處理時覆蓋誤差之改善。
該控制部,亦可控制該基板運送機構,俾將該曝光處理後之基板,經由與該經指定之曝光平台預先相對應之處理裝置,運送至該基板檢查裝置。
亦可包含: 基板載置部,暫時保存複數之基板; 該控制部,控制該基板運送機構,俾該基板檢查裝置使用中而無法運送基板至該基板檢查裝置時,將無法運送至該基板檢查裝置之基板,暫時保存於該基板載置部。
該控制部,亦可在由該基板載置部保存之基板之片數達到保存容量之上限,而不能將無法運送至該基板檢查裝置之基板保存於該基板載置部時,將無法保存於該基板載置部之基板、及與無法保存於該基板載置部之基板同一批次之基板在該基板檢查裝置之檢查中止。
亦可更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 該控制部,控制該基板運送機構及該其他基板運送機構,俾在該基板檢查裝置之檢查中止時,將檢查中止之基板及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
亦可更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 該控制部,控制該基板運送機構及該其他基板運送機構,俾該基板檢查裝置因異常而無法使用時,將與該基板檢查裝置預先相對應之曝光平台中經曝光處理之基板、及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
該基板檢查裝置,亦可係測定覆蓋誤差之測定裝置。
該基板檢查裝置,亦可配置於該處理站內。
依另一觀點之本發明,係一種基板運送方法,在處理基板之基板處理系統中進行,其特徵在於: 該基板處理系統,包含: 處理站,設有複數之處理裝置; 介面站,在該處理站,與設於該基板處理系統之外部,包含複數之曝光平台之曝光裝置之間,傳遞基板; 複數之基板檢查裝置,檢查基板表面;及 基板運送機構,在該處理站內各處理裝置與該基板檢查裝置之間,運送基板;且 該基板運送方法,將自該曝光裝置送出之基板於曝光處理之際使用之曝光平台,自該複數之曝光平台中指定,將該曝光處理後之基板,運送至相對於該經指定之曝光平台預先相對應之基板檢查裝置。
亦可將該曝光處理後之基板,經由與該經指定之曝光平台預先相對應之處理裝置,運送至該基板檢查裝置。
該基板處理系統,亦可包含: 基板載置部,暫時保存複數之基板;且 該基板檢查裝置使用中而無法運送基板至該基板檢查裝置時,將無法運送至該基板檢查裝置之基板,暫時保存於該基板載置部。
由該基板載置部保存之基板之片數達到保存容量之上限,而不能將無法運送至該基板檢查裝置之基板保存於該基板載置部時,亦可將無法保存於該基板載置部之基板、及與無法保存於該基板載置部之基板同一批次之基板在該基板檢查裝置之檢查中止。
該基板處理系統,亦可更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 在該基板檢查裝置之檢查中止時,將檢查中止之基板及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
該基板處理系統,亦可更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 該基板檢查裝置因異常而無法使用時,將與該基板檢查裝置預先相對應之曝光平台中經曝光處理之基板、及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
該基板檢查裝置,亦可係測定覆蓋誤差之測定裝置。
該基板檢查裝置,亦可配置於該處理站內。
依另一觀點之本發明,可提供一種程式, 在控制基板處理系統之控制裝置之電腦上動作,俾令該基板處理系統實行該基板運送方法。
且依另一觀點之本發明,可提供一種可讀取之電腦記憶媒體, 儲存有該程式。 【發明之效果】
依本發明,可提供一種基板處理系統、基板運送方法、程式及電腦記憶媒體,藉由適當進行曝光處理後之基板檢查,改善基板檢查時之誤差。
以下,說明關於本發明之實施形態。圖1,係顯示作為依本實施形態之基板處理系統之塗布顯影處理系統1之構成之概略之說明圖。圖2及圖3,係顯示塗布顯影處理系統1之內部構成之概略之側視圖。
塗布顯影處理系統1,如圖1所示,一體連接有: 匣盒站10,將收納有複數片之晶圓W之匣盒C送入送出; 處理站11,包含對晶圓W施行既定之處理之複數之各種處理裝置;及 介面站12,鄰接處理站11而設置。 於介面站12之Y方向正方向側鄰接設置曝光裝置13。介面站12,在與曝光裝置13之間傳遞晶圓W。曝光裝置13中,設置例如2個曝光平台13a、13b。又,曝光平台之設置數不由本實施形態限定,亦可設置3個以上曝光平台。
於匣盒站10,設置: 複數之匣盒載置板21,配置在匣盒載置台20上,載置匣盒C;及 晶圓運送裝置23,可在沿X方向延伸之運送路22上任意移動。 晶圓運送裝置23,亦可沿上下方向及繞著鉛直軸(θ方向)任意移動,可在各匣盒載置板21上之匣盒C,與後述之處理站11之第3區塊G3之傳遞裝置之間運送晶圓W。
於處理站11,設置包含各種裝置之複數之例如4個區塊G1、G2、G3、G4。於例如第1區塊G1,如圖2所示,自下而上依序重疊例如4段複數之液體處理裝置,例如於晶圓W之光阻膜之下層形成抗反射膜(以下稱「下部抗反射膜」)之下部抗反射膜形成裝置30、於晶圓W塗布光阻液,形成光阻膜之光阻塗布裝置31、於晶圓W之光阻膜之上層形成抗反射膜(以下稱「上部抗反射膜」)之上部抗反射膜形成裝置32、對晶圓W進行顯影處理之顯影處理裝置33。
此等第1區塊G1各裝置30~33,沿水平方向自左側至右側依序包含處理時收納晶圓W之複數之杯體,例如4台杯體F1、F2、F3、F4,可並行處理複數之晶圓W。
於例如第2區塊G2,如圖3所示,沿上下方向與水平方向排列設置進行晶圓W之熱處理之熱處理裝置40,或作為對晶圓W進行疏水化處理之疏水化處理裝置之黏附裝置41、使晶圓W之外周部曝光之周邊曝光裝置42。熱處理裝置40,包含載置晶圓W而加熱之熱板,與載置晶圓W而冷卻之冷卻板,可進行加熱處理與冷卻處理雙方。如圖3所示,堆疊設置之各處理裝置40~42,沿水平方向自左側至右側依序分割為模組A、模組B、模組C及模組D,各模組A~D中可獨立處理晶圓W。
於例如第3區塊G3,自下而上依序設置複數之傳遞裝置50、51、52、53、54、55、56。且於第4區塊G4,自下而上依序設置複數之傳遞裝置60、61、62。
如圖1所示,於第3區塊G3之Y方向正方向側旁,設置晶圓運送機構70。晶圓運送機構70,包含可沿例如Y方向、θ方向及上下方向任意移動之運送臂。於晶圓運送機構70之X方向正方向側及負方向側,夾隔著晶圓運送機構70設置晶圓檢查裝置71、72。且於晶圓運送機構70之Y方向正方向側,設置暫時收納複數之晶圓W之晶圓載置部(緩衝部)73、74。配置晶圓載置部73靠近第2區塊G2,配置晶圓載置部74靠近第1區塊G1。又,晶圓運送機構70,以支持晶圓W之狀態沿上下移動,在與第3區塊G3內各傳遞裝置、晶圓檢查裝置71、72及晶圓載置部73、74之間,可運送晶圓W。又,依本實施形態之晶圓檢查裝置71、72,測定已形成於晶圓W之圖案與其後曝光之圖案之覆蓋誤差。
如圖1所示,在由第1區塊G1、第2區塊G2、第4區塊G4及晶圓載置部73、74包圍之區域,形成晶圓運送區域D。於晶圓運送區域D,配置複數晶圓運送機構80。晶圓運送機構80,包含可沿例如Y方向、X方向、θ方向及上下方向任意移動之運送臂。晶圓運送機構80,於晶圓運送區域D內移動,可相對於周圍之第1區塊G1、第2區塊G2以及第4區塊G4內既定之裝置及晶圓載置部73、74運送晶圓W。
於介面站12,設置晶圓運送機構90與傳遞裝置100。晶圓運送機構90,包含可沿例如Y方向、θ方向及上下方向任意移動之運送臂。晶圓運送機構90中,例如於運送臂支持晶圓W,在與第4區塊G4內各傳遞裝置、傳遞裝置100及曝光裝置13之間,可運送晶圓W。
於以上塗布顯影處理系統1,如圖1所示,設置控制部300。控制部300,包含: 記憶機構301,記憶每一晶圓W之批次之處理配方; 運送處理控制機構302,根據處理配方控制上述之各種處理裝置或各晶圓運送機構等驅動系之動作;及 通信機構303,在與曝光裝置13之控制部(未經圖示)之間進行通信。
運送處理控制機構302中,根據由記憶機構301記憶之晶圓W之處理配方,決定晶圓W之運送路徑。以下,就決定晶圓W之運送路徑之方法,分為在曝光裝置13曝光處理前,與曝光處理後說明。
決定曝光處理前之運送路徑時,運送處理控制機構302中,按照處理配方,例如圖4所示,決定自形成下部抗反射膜至曝光處理前之處理,即周邊曝光處理,亦即,自下部抗反射膜形成裝置30至黏附裝置41、光阻塗布裝置31、上部抗反射膜形成裝置32、周邊曝光裝置42之運送路徑。以下,圖4所示之運送路徑稱運送路徑表310。於運送路徑表310各方格之部分,顯示各處理裝置中處理晶圓W之模組。在此所謂模組,於例如下部抗反射膜形成裝置30中,係各杯體F1~F4,於例如黏附裝置41中,係各模組A~D。又,運送路徑表310中,雖未記載關於曝光處理前運送之熱處理裝置40,但曝光處理前晶圓W之熱處理,於各裝置處理之期間內適時實行,在此省略說明及記載。且關於曝光處理後之運送路徑,於此時點未決定,故圖4之運送路徑表310中未記載曝光裝置13以下之運送路徑。
此運送路徑表310中之運送路徑,如上述根據晶圓W之處理配方決定,決定作為運送目的地之模組時根據既定之規則決定。圖4所示之運送路徑表310,顯示根據例如於下部抗反射膜形成裝置30運送至杯體F1之晶圓W,在後續之處理中運送至杯體F1、模組A,運送至杯體F2~F4之晶圓W,在後續之處理中運送至杯體F2~F4、模組B~D之規則決定之情形之一例。
其次,說明關於曝光處理後運送路徑之決定。自周邊曝光裝置42運送至曝光裝置13之晶圓W,由曝光裝置13之曝光平台13a或曝光平台13b中任一者載置,進行曝光處理。此時,晶圓W由曝光平台13a、曝光平台13b中何者載置,係由曝光裝置13之控制部決定。曝光處理結束後,以晶圓運送機構90自曝光裝置13朝處理站11運送晶圓W,並以通信機構303自曝光裝置13對控制部300輸入由曝光平台13a、曝光平台13b中何者進行曝光處理之資訊。
在運送處理控制機構302,用於曝光處理之曝光平台,與檢查於該曝光平台經曝光處理之晶圓W之晶圓檢查裝置預先相對應。又,運送處理控制機構302中,根據輸入至控制部300之曝光平台之資訊,決定運送路徑,俾將曝光處理後之晶圓W,運送至對應之晶圓檢查裝置。本實施形態中,例如曝光平台13a與晶圓檢查裝置71相對應,曝光平台13b與晶圓檢查裝置72相對應。因此,運送處理控制機構302中,例如圖5之運送路徑表310所示,決定運送路徑,俾將於曝光平台13a經曝光處理之晶圓W朝晶圓檢查裝置71運送,將於曝光平台13b經曝光處理之晶圓W朝晶圓檢查裝置72運送。藉此,於既定之曝光平台經曝光處理之晶圓W,經常由預先相對應之晶圓檢查裝置檢查。因此,由晶圓檢查裝置71、72測定例如覆蓋誤差之際,測定結果所包含之誤差經常一定。
又,圖5所示之運送路徑表310中,曝光處理前於光阻塗布裝置之杯體F1經處理之晶圓W,於曝光處理後之顯影處理亦運送至顯影處理裝置33之相同符號之杯體F1,而關於曝光處理後運送之模組,亦可與晶圓檢查裝置71、72時相同,與用於曝光處理之曝光平台預先相對應,運送至相對應之模組。具體而言,例如於曝光平台13a經曝光處理之晶圓W,亦可運送至顯影處理裝置33之杯體F1或杯體F3任一者,於曝光平台13b經曝光處理之晶圓W,亦可運送至顯影處理裝置33之杯體F2或杯體F4任一者。且關於熱處理裝置40亦相同,宜運送至與曝光平台預先相對應之模組。通常,因各處理裝置之製造誤差等,於處理結果會產生裝置(模組)固有之差異,但藉由預先決定曝光處理後之運送路徑,可使各模組間之差異一定化,結果可抑制晶圓檢查裝置71、72中測定結果之差異至最小限。又,曝光平台與各處理裝置之相對應,亦可就曝光處理前之處理進行。
又,上述之控制部300,例如以包含CPU或記憶體等之電腦構成,藉由實行例如由記憶體記憶之程式,可實現塗布顯影處理系統1中之塗布處理。又,塗布顯影處理系統1中用來實現塗布處理之各種程式,由例如電腦可讀取之硬碟(HD)、軟碟(FD)、光碟(CD)、磁光碟(MO)、記憶卡等記憶媒體H記憶,以自該記憶媒體H安裝至控制部300。
其次,就如以上構成之塗布顯影處理系統1中進行之晶圓W之運送方法,與塗布顯影處理系統1整體中進行之晶圓處理之製程一齊說明。又,以下之說明中,以按照圖5所示之運送路徑1號處理晶圓W之情形為例說明。
處理晶圓W時,首先,將收納複數片之晶圓W之匣盒C載置於匣盒站10之既定之匣盒載置板21。其後,以晶圓運送裝置23將匣盒C內各晶圓W依序取出,朝處理站11之第3區塊G3運送。
其次,以晶圓運送機構70將晶圓W運送至例如晶圓載置部73。接著,以晶圓運送機構80將晶圓W運送至第2區塊G2之熱處理裝置40之模組A,調節其溫度。其後,以晶圓運送機構80將晶圓W運送至例如第1區塊G1之下部抗反射膜形成裝置30之模組A,在晶圓W上形成下部抗反射膜。其後,運送晶圓W至第2區塊G2之熱處理裝置40之模組A,進行加熱處理。
其後,運送晶圓W至第2區塊G2之黏附裝置41之模組A,進行疏水化處理。其後,以晶圓運送機構80將晶圓W運送至光阻塗布裝置31之模組A,在晶圓W上形成光阻膜。其後,運送晶圓W至熱處理裝置40之模組A,進行預烤處理。
其次,運送晶圓W至上部抗反射膜形成裝置32之模組A,在晶圓W上形成上部抗反射膜。其後,運送晶圓W至熱處理裝置40之模組A,對其加熱,調節其溫度。其後,運送晶圓W至周邊曝光裝置42之模組A,進行周邊曝光處理。
其次,運送晶圓W至第4區塊G4,以介面站12之晶圓運送機構90將其運送至曝光裝置13。曝光裝置13中,載置晶圓W於例如曝光平台13a、13b中任一者。本實施形態中,載置晶圓W於曝光平台13a,進行曝光處理。以晶圓運送機構90將曝光處理結束之晶圓W運送至第4區塊G4。同時,以通信機構303自曝光裝置13之控制部對塗布顯影處理系統1之控制部300輸入用於該晶圓W之曝光處理之曝光平台之資訊。藉此,運送處理控制機構302中,將用於曝光處理之曝光平台指定為曝光平台13a,作為其後之運送路徑,決定與曝光平台13a預先相對應之顯影處理裝置33之杯體F1、熱處理裝置40之模組A、晶圓檢查裝置71。其結果,決定例如圖5之運送路徑表310之「1號」所示之運送路徑。
其後,以晶圓運送機構80將晶圓W運送至熱處理裝置40之模組A,進行曝光後烘烤處理。其後,運送晶圓W至與曝光平台13a相對應之顯影處理裝置33之杯體F1,進行顯影處理。顯影處理結束後,運送晶圓W至熱處理裝置40之模組A,進行後烘烤處理。
其後,運送晶圓W至晶圓載置部73。接著,以晶圓運送機構70運送晶圓W至晶圓檢查裝置71,測定覆蓋誤差。由晶圓檢查裝置71測定之覆蓋誤差,例如以批次單位管理,例如作為反饋資訊,以通信機構303對曝光裝置13發送之。
其後,以晶圓運送機構70將晶圓W運送至第3區塊G3,其後,以匣盒站10之晶圓運送裝置23將其運送至既定之匣盒載置板21之匣盒C。又,此處理程序亦就同一批次之其他晶圓W進行,結束一連串之光微影處理。
依以上之實施形態,以控制部300之運送處理控制機構302指定用於曝光處理之曝光平台,並朝與該經指定之曝光平台預先相對應之晶圓檢查裝置運送晶圓W,故例如於曝光平台13a經曝光處理之晶圓W,由預先相對應之晶圓檢查裝置71測定覆蓋誤差。因此,可使測定結果所包含之晶圓檢查裝置71、72固有之測定誤差經常一定,可對曝光裝置13側提供穩定之反饋資訊。其結果,可實現曝光處理時覆蓋誤差之改善。
且不僅於晶圓檢查裝置71、72,於曝光處理後進行處理之處理裝置,亦將晶圓W運送至與經指定之曝光平台對應之模組。因此,可使於各處理裝置之模組間產生之差異一定化,可抑制晶圓檢查裝置71、72中測定結果之差異至最小限。
又,例如曝光裝置13之曝光平台13a、13b中任一方無法使用時,亦可僅於對應可使用之曝光平台之晶圓檢查裝置繼續晶圓W之檢查,於對應無法使用之曝光平台之晶圓檢查裝置停止檢查。換言之,指定用於曝光處理之際之曝光平台,運送路徑表310中之運送路徑確定之晶圓W,亦可無關於與該晶圓W不處於對應關係之晶圓檢查裝置之狀態,按照確定之運送路徑進行運送。此時,例如於曝光平台13a發生問題時,如圖6之運送路徑表310所示,對應曝光平台13a之晶圓W,亦可完全繞過曝光處理以下之處理,運送至匣盒站10之匣盒C。又,圖6中,於繞過之處理裝置之方格記載「朝右之箭頭」。例如,1個曝光平台無法使用時,將於其他曝光平台經曝光處理之晶圓W分別由2個晶圓檢查裝置71、72檢查,藉此,提升晶圓檢查本身之處理能力。然而,如已述,因以未與曝光平台對應之晶圓檢查裝置進行檢查,而於檢查結果產生誤差,無法獲得有用之檢查結果,故對應無法使用之曝光平台之晶圓檢查裝置中之檢查宜停止。
又,有時相較於曝光平台13a、13b中曝光處理之速度,晶圓檢查裝置71、72中檢查晶圓W之速度較慢。就此時晶圓W之運送與圖7一齊說明。圖7係關於晶圓W之檢查及運送之流程圖。又,在此,以曝光平台13a中進行曝光處理,晶圓檢查裝置71中檢查晶圓W之情形為例說明。例如傳遞晶圓W至晶圓運送機構70之際,藉由控制部300,判定晶圓檢查裝置71中是否正在檢查其他晶圓W,換言之,晶圓檢查裝置71是否處於可檢查傳遞至晶圓運送機構70之晶圓W之閒置狀態(圖7之S1)。判定晶圓檢查裝置71處於可檢查晶圓運送機構70之晶圓W之狀態後,即直接將晶圓運送機構70之晶圓W運送至晶圓檢查裝置71,檢查晶圓W(圖7之S2)。晶圓檢查裝置71使用中,亦即於晶圓檢查裝置71檢查其他晶圓W時,無法運送晶圓W至晶圓檢查裝置71,故為吸收曝光處理與晶圓檢查之處理速度差,以晶圓運送機構70將該檢查前之晶圓W暫時保存於晶圓載置部73(圖7之S4)。又,此時,以控制部300判定於晶圓載置部73是否有保存晶圓W之空間(圖7之S3)。又,將由晶圓檢查裝置71檢查之晶圓W送出,晶圓檢查裝置71呈閒置狀態後,將暫時由晶圓載置部73保存之晶圓W運送至晶圓檢查裝置71檢查之。
且於晶圓載置部73晶圓W之保存片數增加,達到保存容量之上限,於晶圓載置部73無空間時,為避免後續之同一批次之晶圓W於塗布顯影處理系統1內壅塞,控制部300亦可控制為由晶圓運送機構70傳遞之晶圓W於晶圓檢查裝置71之檢查中止。控制部300控制各晶圓運送機構,俾將檢查中止之晶圓W,繞過例如晶圓檢查裝置71直接運送至匣盒站10之匣盒C(圖7之S4)。且產生因檢查中止而繞過晶圓檢查裝置71之晶圓W時,該晶圓W所屬之批次之晶圓W,亦可不由晶圓檢查裝置71、72檢查,全部回收至匣盒站10之匣盒C(圖7之S5)。在此,所謂繞過之晶圓W所屬之批次之晶圓W,除與例如圖7之S4中運送至匣盒C之晶圓W同一批次之後續之晶圓W外,亦包含已暫時由晶圓載置部73保存之晶圓W。
自以往,即使產生繞過晶圓檢查裝置71之晶圓W,只要於晶圓檢查裝置71或晶圓載置部73、74有空間,仍隨時將同一批次之後續晶圓W運送至閒置處。然而,繞過晶圓檢查裝置71之批次中,用來反饋至曝光裝置13之資訊量不足。因此,需另外以塗布顯影處理系統1之外部之其他檢查裝置對同一批次之晶圓W再度進行檢查,將其結果反饋至曝光裝置13側。因此,相較於將產生繞過晶圓檢查裝置71、72之晶圓W之批次之晶圓W於塗布顯影處理系統1內檢查,自塗布顯影處理系統1內迅速送出而確保晶圓載置部73之閒置容量,可減少於其他批次繞過晶圓檢查裝置71之頻度,故較佳。使用圖8於以下說明具體例。
圖8(a),顯示例如於可收納7片晶圓之晶圓載置部73,收納有批次X中第6號與第7號之晶圓,及批次Y中第1號至第5號之晶圓W,亦即於晶圓載置部73無空間之狀態。自圖8(a)之狀態,將批次Y之第6號之晶圓W,即「Y6」傳遞至晶圓運送機構70後,控制部300即判定於晶圓載置部73無空間,將「Y6」之晶圓W運送至匣盒C(圖7之S4),且亦將暫時由晶圓載置部73保存之批次Y之其他晶圓W,即「Y1」~「Y5」,在由晶圓檢查裝置71檢查前回收至匣盒C。且亦將於曝光平台13a經曝光處理之批次Y之第7號之晶圓,即「Y7」之晶圓W,在傳遞至例如晶圓運送機構70後,不運送至晶圓檢查裝置71或晶圓載置部73而回收至匣盒C。此時,關於未繞過晶圓檢查裝置71之批次X之晶圓W,維持留在晶圓檢查裝置71。藉此,例如圖8(b)所示,於晶圓載置部73內呈僅保存批次X之晶圓W之狀態。
其後,例如圖8(c)所示,將晶圓載置部73內之批次X之晶圓W依序運送至晶圓檢查裝置71,且將後續之批次Z之晶圓W依序暫時保存於晶圓載置部73內。此時,已將批次Y之晶圓W自晶圓載置部73送出,故於晶圓載置部73呈相對於後續之批次Z之晶圓W之空間經確保之狀態。因此,批次Z中,不會發生因於晶圓載置部73無空間而繞過晶圓檢查裝置71之情形。因此,將產生繞過晶圓檢查裝置71之晶圓W之批次Y之晶圓W自塗布顯影處理系統1內迅速送出,藉此,可抑制於後續之批次Z產生繞過晶圓檢查裝置71之晶圓W。其結果,可於塗布顯影處理系統1高效率地檢查晶圓W。
又,以控制部300判定有無晶圓載置部73之空間之時機,不限於傳遞晶圓W至晶圓運送機構70後,亦可在傳遞晶圓W至晶圓運送機構70前,可於例如自熱處理裝置40送出晶圓W後等,任意時機進行。且以控制部300,判定於晶圓載置部73無空間時是否繞過晶圓檢查裝置71之決定,在該時點於晶圓檢查裝置71實施之晶圓W之檢查結束後進行即可,無須在判定於晶圓載置部73無空間之時點馬上將晶圓W運送至匣盒C。即使判定於晶圓載置部73無空間,只要在運送後續之晶圓W前於晶圓檢查裝置71之檢查結束,於晶圓檢查裝置71或晶圓載置部73有空間,即可朝該閒置處運送晶圓W,藉此,無須繞過晶圓檢查裝置71。
且於例如晶圓檢查裝置71、72中任一者發生異常,一方之晶圓檢查裝置無法使用時,亦可中止預定朝該無法使用之晶圓檢查裝置運送之晶圓W之檢查,繞過晶圓檢查裝置71,將其運送至匣盒站10之匣盒C。此時,就與預定朝該無法使用之晶圓檢查裝置運送之晶圓W同一批次之晶圓W,亦不運送至異常發生之晶圓檢查裝置,而運送至匣盒站10之匣盒C。晶圓檢查裝置71、72中任一方無法使用時,就由該無法使用之晶圓檢查裝置檢查之同一批次之晶圓W,將檢查完畢者、未檢查者雙方一併由塗布顯影處理系統1之外部之其他檢查裝置檢查,將其結果反饋至曝光裝置13側。此時,亦可在例如以控制部300判定晶圓檢查裝置71、72是否處於可檢查晶圓W之閒置狀態(圖7之S1)前,先判定晶圓檢查裝置71、72是否處於正常狀態(圖7之T1)。
以上,雖已參照附圖同時說明關於本發明之適當之實施形態,但本發明不由該例限定。吾人應了解,只要係孰悉該技藝者,當然可在申請專利範圍所記載之構想之範疇內,達成各種變更例或修正例,關於此等者當然亦屬於本發明之技術範圍。本發明不限於此例而可採用各種態樣。以上之實施形態中,拍攝對象雖係基板之表面,但本發明亦可適用於拍攝基板之背面之情形。且上述之實施形態,雖係半導體晶圓之塗布顯影處理系統中之例,但本發明,亦可適用於作為半導體晶圓以外之FPD(平面顯示器)、光罩用倍縮遮罩等其他基板之塗布顯影處理系統之情形。 【產業上利用性】
本發明,在檢查曝光處理後之基板之際有用。
1‧‧‧塗布顯影處理系統
10‧‧‧匣盒站
11‧‧‧處理站
12‧‧‧介面站
13‧‧‧曝光裝置
13a、13b‧‧‧曝光平台
20‧‧‧匣盒載置台
21‧‧‧匣盒載置板
22‧‧‧運送路
23‧‧‧晶圓運送裝置
30‧‧‧下部抗反射膜形成裝置
31‧‧‧光阻塗布裝置
32‧‧‧上部抗反射膜形成裝置
33‧‧‧顯影處理裝置
40‧‧‧熱處理裝置
41‧‧‧黏附裝置
42‧‧‧周邊曝光裝置
70‧‧‧晶圓運送機構
71、72‧‧‧晶圓檢查裝置
73、74‧‧‧晶圓載置部
80‧‧‧晶圓運送機構
90‧‧‧晶圓運送機構
100‧‧‧傳遞裝置
300‧‧‧控制部
301‧‧‧記憶機構
302‧‧‧運送處理控制機構
303‧‧‧通信機構
W‧‧‧晶圓
D‧‧‧晶圓運送區域
C‧‧‧匣盒
G1、G2、G3、G4‧‧‧區塊
【圖1】係顯示依本實施形態之塗布顯影處理系統之構成之概略之俯視圖。 【圖2】係顯示依本實施形態之塗布顯影處理系統之構成之概略之側視圖。 【圖3】係顯示依本實施形態之塗布顯影處理系統之構成之概略之側視圖。 【圖4】係顯示運送路徑表之一例之說明圖。 【圖5】係顯示運送路徑表之一例之說明圖。 【圖6】係顯示運送路徑表之一例之說明圖。 【圖7】係關於晶圓之檢查及運送之流程圖。 【圖8】(a)~(c)係顯示晶圓載置部中晶圓之保存狀態之說明圖。
1‧‧‧塗布顯影處理系統
10‧‧‧匣盒站
11‧‧‧處理站
12‧‧‧介面站
13‧‧‧曝光裝置
13a、13b‧‧‧曝光平台
20‧‧‧匣盒載置台
21‧‧‧匣盒載置板
22‧‧‧運送路
23‧‧‧晶圓運送裝置
70‧‧‧晶圓運送機構
71、72‧‧‧晶圓檢查裝置
73、74‧‧‧晶圓載置部
80‧‧‧晶圓運送機構
90‧‧‧晶圓運送機構
100‧‧‧傳遞裝置
300‧‧‧控制部
301‧‧‧記憶機構
302‧‧‧運送處理控制機構
303‧‧‧通信機構
W‧‧‧晶圓
D‧‧‧晶圓運送區域
C‧‧‧匣盒
G1、G2、G3、G4‧‧‧區塊

Claims (18)

  1. 一種基板處理系統,用來對基板進行處理,包含: 處理站,設有處理基板用之複數之處理裝置; 介面站,用來在該處理站與曝光裝置之間傳遞基板,該曝光裝置設於該基板處理系統之外部且具有複數之曝光平台; 複數之基板檢查裝置,用來進行基板表面之檢查; 基板運送機構,在該處理站內的各處理裝置與該基板檢查裝置之間,運送基板;及 控制部,控制該基板運送機構,俾將自該曝光裝置送出之基板於曝光處理之際使用之曝光平台,自該複數之曝光平台中指定,將該曝光處理後之基板,運送至與該經指定之曝光平台預先相對應之基板檢查裝置。
  2. 如申請專利範圍第1項之基板處理系統,其中 該控制部,控制該基板運送機構,俾將該曝光處理後之基板,經由與該經指定之曝光平台預先相對應之處理裝置,運送至該基板檢查裝置。
  3. 如申請專利範圍第1或2項之基板處理系統,其中 包含: 基板載置部,暫時保存複數之基板; 該控制部,控制該基板運送機構,俾於該基板檢查裝置使用中而無法運送基板至該基板檢查裝置時,將無法運送至該基板檢查裝置之基板,暫時保存於該基板載置部。
  4. 如申請專利範圍第3項之基板處理系統,其中 該控制部,在由該基板載置部保存之基板之片數達到保存容量之上限,而不能將無法運送至該基板檢查裝置之基板保存於該基板載置部時,將無法保存於該基板載置部之基板、及與無法保存於該基板載置部之基板同一批次之基板在該基板檢查裝置的檢查中止。
  5. 如申請專利範圍第4項之基板處理系統,其中 更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 該控制部,控制該基板運送機構及該其他基板運送機構,俾在該基板檢查裝置之檢查中止時,將檢查中止之基板及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
  6. 如申請專利範圍第1或2項之基板處理系統,其中 更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間運送基板;且 該控制部,控制該基板運送機構及該其他基板運送機構,俾於該基板檢查裝置因異常而無法使用時,將對於該基板檢查裝置預先相對應之曝光平台中經曝光處理之基板、及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
  7. 如申請專利範圍第1或2項之基板處理系統,其中 該基板檢查裝置,係測定覆蓋誤差之測定裝置。
  8. 如申請專利範圍第1或2項之基板處理系統,其中 該基板檢查裝置,配置於該處理站內。
  9. 一種基板運送方法,在處理基板之基板處理系統中進行,其特徵在於: 該基板處理系統,包含: 介面站,用來在該處理站與曝光裝置之間傳遞基板,該曝光裝置設於該基板處理系統之外部且具有複數之曝光平台; 複數之基板檢查裝置,用來進行基板表面之檢查;及 基板運送機構,在該處理站內的各處理裝置與該基板檢查裝置之間,運送基板;且 該基板運送方法,將自該曝光裝置送出之基板於曝光處理之際所使用之曝光平台,自該複數之曝光平台中指定,將該曝光處理後之基板,運送至與該經指定之曝光平台預先相對應之基板檢查裝置。
  10. 如申請專利範圍第9項之基板運送方法,其中 將該曝光處理後之基板,經由與該經指定之曝光平台預先相對應之處理裝置,運送至該基板檢查裝置。
  11. 如申請專利範圍第9或10項之基板運送方法,其中 該基板處理系統,包含: 基板載置部,暫時保存複數之基板;且 該基板檢查裝置使用中而無法運送基板至該基板檢查裝置時,將無法運送至該基板檢查裝置之基板,暫時保存於該基板載置部。
  12. 如申請專利範圍第11項之基板運送方法,其中 於由該基板載置部所保存之基板之片數達到保存容量之上限,而不能將無法運送至該基板檢查裝置之基板保存於該基板載置部時,將無法保存於該基板載置部之基板、及與無法保存於該基板載置部之基板同一批次之基板在該基板檢查裝置之檢查中止。
  13. 如申請專利範圍第12項之基板運送方法,其中 該基板處理系統,更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 在該基板檢查裝置之檢查中止時,將檢查中止之基板及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
  14. 如申請專利範圍第9或10項之基板運送方法,其中 該基板處理系統,更包含匣盒站,該匣盒站具有: 匣盒載置部,將收納複數片基板之匣盒載置;及 其他基板運送機構,在該處理站與該匣盒載置部之間,運送基板;且 於該基板檢查裝置因異常而無法使用時,將與該基板檢查裝置預先相對應之曝光平台中經曝光處理之基板、及與該基板同一批次之基板,繞過該基板檢查裝置而運送至該匣盒。
  15. 如申請專利範圍第9或10項之基板運送方法,其中 該基板檢查裝置,係測定覆蓋誤差之測定裝置。
  16. 如申請專利範圍第9或10項之基板運送方法,其中 該基板檢查裝置,配置於該處理站內。
  17. 一種程式, 在控制基板處理系統之控制裝置的電腦上動作,俾令該基板處理系統實行如申請專利範圍第9至16項中任一項之基板運送方法。
  18. 一種可讀取之電腦記憶媒體, 儲存有如申請專利範圍第17項之程式。
TW103144683A 2013-12-26 2014-12-22 基板處理系統、基板運送方法、程式及電腦記憶媒體 TWI579898B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013269251A JP6007171B2 (ja) 2013-12-26 2013-12-26 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
TW201543542A true TW201543542A (zh) 2015-11-16
TWI579898B TWI579898B (zh) 2017-04-21

Family

ID=53478160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144683A TWI579898B (zh) 2013-12-26 2014-12-22 基板處理系統、基板運送方法、程式及電腦記憶媒體

Country Status (5)

Country Link
US (2) US20160320713A1 (zh)
JP (1) JP6007171B2 (zh)
KR (1) KR102243971B1 (zh)
TW (1) TWI579898B (zh)
WO (1) WO2015098282A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554591A (zh) * 2020-04-27 2020-08-18 上海果纳半导体技术有限公司 半导体芯片处理装置
TWI759488B (zh) * 2017-06-08 2022-04-01 日商東京威力科創股份有限公司 控制裝置及基板處理裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040279A (ko) * 2016-08-24 2019-04-17 가부시키가이샤 니콘 계측 시스템 및 기판 처리 시스템, 그리고 디바이스 제조 방법
JP7195841B2 (ja) * 2018-09-21 2022-12-26 株式会社Screenホールディングス 基板処理装置
JP7515323B2 (ja) * 2020-07-09 2024-07-12 東京エレクトロン株式会社 検査装置及び基板搬送方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870301B2 (ja) 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US5928389A (en) * 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
KR20030026862A (ko) * 2001-09-25 2003-04-03 다이닛뽕스크린 세이조오 가부시키가이샤 기판 처리장치 제어 시스템 및 기판 처리장치
JP3966211B2 (ja) * 2002-05-08 2007-08-29 株式会社ニコン 露光方法、露光装置及びデバイス製造方法
JP4252935B2 (ja) * 2004-06-22 2009-04-08 東京エレクトロン株式会社 基板処理装置
US8134681B2 (en) 2006-02-17 2012-03-13 Nikon Corporation Adjustment method, substrate processing method, substrate processing apparatus, exposure apparatus, inspection apparatus, measurement and/or inspection system, processing apparatus, computer system, program and information recording medium
JP2010192623A (ja) * 2009-02-17 2010-09-02 Renesas Electronics Corp 半導体装置の製造装置、その制御方法、及びその制御プログラム
NL2005092A (en) * 2009-07-16 2011-01-18 Asml Netherlands Bv Object alignment measurement method and apparatus.
JP6008851B2 (ja) * 2010-07-19 2016-10-19 エーエスエムエル ネザーランズ ビー.ブイ. オーバレイ誤差を決定する方法及び装置
NL2008111A (en) * 2011-02-18 2012-08-21 Asml Netherlands Bv Optical apparatus, method of scanning, lithographic apparatus and device manufacturing method.
NL2009345A (en) * 2011-09-28 2013-04-02 Asml Netherlands Bv Method of applying a pattern to a substrate, device manufacturing method and lithographic apparatus for use in such methods.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759488B (zh) * 2017-06-08 2022-04-01 日商東京威力科創股份有限公司 控制裝置及基板處理裝置
CN111554591A (zh) * 2020-04-27 2020-08-18 上海果纳半导体技术有限公司 半导体芯片处理装置
CN111554591B (zh) * 2020-04-27 2024-03-12 上海果纳半导体技术有限公司 半导体芯片处理装置

Also Published As

Publication number Publication date
KR102243971B1 (ko) 2021-04-22
WO2015098282A1 (ja) 2015-07-02
US20180164700A1 (en) 2018-06-14
TWI579898B (zh) 2017-04-21
US20160320713A1 (en) 2016-11-03
JP6007171B2 (ja) 2016-10-12
JP2015126083A (ja) 2015-07-06
KR20160101921A (ko) 2016-08-26

Similar Documents

Publication Publication Date Title
TWI579898B (zh) 基板處理系統、基板運送方法、程式及電腦記憶媒體
JP6244329B2 (ja) 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
US7934880B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
JP4887329B2 (ja) 基板処理システム
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP2003209154A (ja) 基板処理装置および基板処理方法
TW201716886A (zh) 基板處理裝置、基板處理方法及記憶媒體
JP4298238B2 (ja) 基板処理装置および基板処理システム
JP4357861B2 (ja) 基板処理装置
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP4105617B2 (ja) 基板処理装置
JP3801849B2 (ja) 基板処理装置及びその方法
JP5702263B2 (ja) 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
CN104820343A (zh) 光刻装置、光刻系统和物品的制造方法
JP7211142B2 (ja) 基板処理装置及び基板処理方法
JP6423064B2 (ja) 基板処理システム
JP4202220B2 (ja) 検査装置、基板処理装置および基板処理方法
JP6524185B2 (ja) 基板処理システム
JP4492875B2 (ja) 基板処理システム及び基板処理方法
JP2011077549A (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP2003037043A (ja) 基板処理装置および基板処理システム
JP2012023287A (ja) 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JP5005720B2 (ja) 基板処理装置の制御方法及び基板処理装置