TW201542041A - 用於電漿熱隔離之冷卻帶框升舉件和低接觸陰影環 - Google Patents

用於電漿熱隔離之冷卻帶框升舉件和低接觸陰影環 Download PDF

Info

Publication number
TW201542041A
TW201542041A TW104102728A TW104102728A TW201542041A TW 201542041 A TW201542041 A TW 201542041A TW 104102728 A TW104102728 A TW 104102728A TW 104102728 A TW104102728 A TW 104102728A TW 201542041 A TW201542041 A TW 201542041A
Authority
TW
Taiwan
Prior art keywords
ring
lift
frame
substrate
plasma
Prior art date
Application number
TW104102728A
Other languages
English (en)
Other versions
TWI654910B (zh
Inventor
Alan Hiroshi Ouye
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201542041A publication Critical patent/TW201542041A/zh
Application granted granted Critical
Publication of TWI654910B publication Critical patent/TWI654910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本文描述用於切割半導體晶圓之方法及設備，每一晶圓上具有複數個積體電路。在一實例中，用於電漿處理腔室之帶框升舉件總成包括擷取單環，該環具有上表面，該上表面用於支撐基板支撐件之帶框，及用於冷卻該帶框。帶框升舉件總成亦包括一或更多個擷取升舉臂以用於移動擷取單環往返於移送位置及處理位置。帶框總成亦包括一或更多個擷取升舉板部分，一個擷取升舉板部分對應於一個擷取升舉臂，該一或更多個擷取升舉板部分用於將該一或更多個擷取升舉臂耦接至該擷取單環。

Description

用於電漿熱隔離之冷卻帶框升舉件和低接觸遮蔽環
本發明之實施例係關於半導體處理領域，及特定而言，係關於切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料組成之晶圓(亦被稱作基板)之上。一般而言，半導電、導電或隔離之多種材料層用以形成積體電路。該等材料藉由使用多種眾所熟知之製程經摻雜、沉積及蝕刻以形成積體電路。每一晶圓經處理以形成眾多包含積體電路之單獨區域，該等區域被稱作晶粒。
在積體電路成型製程之後，晶圓經「切割」以將單獨晶粒彼此分隔，以進行封裝或以非封裝形式用於較大電路內。用於晶圓切割的兩種主要技術是劃割及鋸切。利用劃線，金剛石鑲尖之劃割器沿預形成之切割線在整個晶圓表面上移動。該等劃線沿晶粒間的空間延伸。該等空間通常被稱作「跡道(street)」。金剛石劃割器沿跡道在晶圓表面中形成淺刮痕。 在諸如利用滾軸施加壓力之後，晶圓沿劃線分開。晶圓中之斷裂處遵循晶圓基板之晶格結構。劃割可用於約10用於厚度為約10密耳(千分之一吋)或更薄之晶圓。對於較厚的晶圓而言，鋸切是目前用於切割的較佳方法。
利用鋸切，以較高每分鐘轉數旋轉之金剛石鑲尖鋸接觸晶圓表面及沿跡道鋸切晶圓。晶圓安裝在諸如在膜框上鋪設伸展的黏合薄膜之支承構件上，且鋸重複地施加於垂直及水平跡道。劃割或鋸切的一個問題是沿晶粒之隔斷邊緣可能形成碎屑及挖傷。此外，裂痕可能形成且自晶粒邊緣處傳播至基板內，及使得積體電路報廢。劃割尤其具有碎屑及開裂之問題，因為正方形或矩形晶粒在結晶結構的<110>方向上僅有一邊可被劃割。因此，晶粒另一側之裂解導致鋸齒狀分隔線。由於碎屑及開裂，晶圓上之晶粒之間需要格外空間，以防止對積體電路之損害，例如使碎屑及裂痕與實際積體電路保持一定距離。由於該間隔需求，可形成於標準大小晶圓之上的晶粒數量不多，及原本可用於電路系統之晶圓實際使用面積被浪費。使用鋸加劇半導體晶圓上實際使用面積之浪費。鋸刃厚度為約15微米。因此，為確保開裂及切口周圍由鋸造成的其他損害不危害積體電路，往往必須使每一晶粒的電路系統相隔300至500微米。此外，在切割之後，每一晶粒需要大量清洗以移除由鋸切製程產生的顆粒及其他污染物。
亦已使用電漿切割，但電漿切割亦可具有限制。例如，妨礙電漿切割之實施的一個限制可能是成本。用於圖案 化抗蝕劑之標準微影術操作可能使實施成本過高。可能妨礙電漿切割之實施之另一限制是常見金屬(例如銅)之電漿處理在沿跡道切割時可能產生製造問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在一實施例中，用於電漿處理腔室之帶框升舉件總成包括擷取單環，該環具有上表面，該上表面用於支撐基板支撐件之帶框及用於冷卻帶框。帶框總成亦包括一或更多個擷取升舉臂以用於移動擷取單環往返於移送位置及處理位置。帶框升舉件總成亦包括一或更多個擷取升舉板部分，一個擷取升舉板部分對應於一個擷取升舉臂，該一或更多個擷取升舉板部分用於將該一或更多個擷取升舉臂耦接至擷取單環。
在另一實施例中，用於電漿處理腔室之遮蔽環總成包括遮蔽環，該遮蔽環具有環狀主體及內部開口以用於容納蝕刻陰極。遮蔽環總成亦包括安置在遮蔽環下方之帶框升舉件總成。帶框升舉件總成包括擷取單環，該環具有上表面，該上表面用於支撐基板支撐件之帶框及用於冷卻帶框。擷取單環是環形環，具有內部開口以用於容納蝕刻陰極。在處理期間，擷取單環及遮蔽環都接觸基板支撐件之帶框。帶框升舉件總成亦包括一或更多個擷取升舉臂以用於移動擷取單環往返於移送位置及處理位置。帶框升舉件總成亦包括一或更多個擷取升舉板部分，一個擷取升舉板部分對應於一個擷取 升舉臂。該一或更多個擷取升舉板部分用於將該一或更多個擷取升舉臂耦接至擷取單環。
在另一實施例中，一種切割具有複數個積體電路之半導體晶圓的方法涉及將由基板載具支撐之基板引入電漿蝕刻腔室，該基板上具有圖案化遮罩，該遮罩覆蓋積體電路及曝露基板跡道，及該基板載具具有帶框。該方法亦涉及在遮蔽環下方將基板載具支撐在冷卻帶框升舉件上。該方法亦涉及電漿蝕刻基板以蝕穿跡道，以將積體電路單一化。遮蔽環保護基板載具免於電漿蝕刻，及冷卻帶框升舉件從基板載具帶框吸走熱。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧垂直跡道
106‧‧‧水平跡道
200‧‧‧遮罩
202‧‧‧間隙
204‧‧‧間隙
206‧‧‧區域
300‧‧‧基板載具
302‧‧‧襯底帶
304‧‧‧帶環
306‧‧‧晶圓或基板
400‧‧‧擷取單環
402‧‧‧上表面
404‧‧‧部分
406‧‧‧周長邊緣
408A‧‧‧位置
408B‧‧‧位置
408C‧‧‧位置
408D‧‧‧位置
410‧‧‧擷取升舉板部分
410A‧‧‧擷取升舉板部分
410B‧‧‧擷取升舉板部分
412‧‧‧擷取升舉臂
412A‧‧‧擷取升舉臂
412B‧‧‧擷取升舉臂
500A‧‧‧主側面
500B‧‧‧次側面
502‧‧‧上表面
504‧‧‧下表面
506‧‧‧側壁
510‧‧‧順應對準孔
600‧‧‧遮蔽環總成
602‧‧‧遮蔽環
604‧‧‧遮蔽環柱
606‧‧‧ESC陰極
620‧‧‧帶框
622‧‧‧基板或晶圓
702‧‧‧機殼
704‧‧‧單升舉件總成
706‧‧‧單升舉件環箍
800‧‧‧冷卻通道
802‧‧‧徑向
804‧‧‧環向
902‧‧‧底表面
904‧‧‧周長邊緣
906‧‧‧接觸表面
908‧‧‧凹入表面特徵
1000‧‧‧主動冷卻遮蔽環及/或電漿熱擋板
1002‧‧‧環部分
1004‧‧‧內部開口
1006‧‧‧部分
1100‧‧‧支撐設備
1102‧‧‧陰極
1104‧‧‧主動冷卻遮蔽環
1105‧‧‧下方圓環
1106‧‧‧波紋管導通
1108‧‧‧電漿曝露耦接器
1110‧‧‧垂直柱
1112‧‧‧襯墊
1114‧‧‧電動總成
1116‧‧‧機殼
1220‧‧‧流體連接器
1330‧‧‧外側波紋管
1332‧‧‧內套筒
1334‧‧‧連接器
1400‧‧‧電漿熱擋板
1401‧‧‧內部開口
1402‧‧‧第一上表面
1404‧‧‧第二上表面
1406‧‧‧傾斜區域
1412‧‧‧第一下表面
1414‧‧‧第二下表面
1416‧‧‧傾斜區域
1500‧‧‧遮蔽環
1550‧‧‧突出部分或接觸特徵
1552‧‧‧第一間隙或空腔
1600‧‧‧蝕刻反應器
1602‧‧‧腔室
1604‧‧‧端效器
1606‧‧‧基板載具
1608‧‧‧電漿來源
1610‧‧‧節流閥
1612‧‧‧渦輪分子泵
1614‧‧‧陰極總成
1615‧‧‧遮蔽環總成
1616‧‧‧致動器
1618‧‧‧遮蔽環致動器
1700‧‧‧流程圖
1702‧‧‧步驟
1704‧‧‧步驟
1706‧‧‧步驟
1708‧‧‧步驟
1710‧‧‧步驟
1802‧‧‧遮罩
1804‧‧‧半導體晶圓或基板
1806‧‧‧積體電路
1807‧‧‧介入跡道
1808‧‧‧圖案化遮罩
1810‧‧‧間隙
1812‧‧‧溝槽
1814‧‧‧基板載具
1816‧‧‧晶粒黏著薄膜
1818‧‧‧晶粒黏著薄膜部分
1900A‧‧‧通孔
1900B‧‧‧通孔
1900C‧‧‧通孔
1902A‧‧‧損害
1902B‧‧‧損害
1902C‧‧‧損害
2000‧‧‧佈局
2002‧‧‧佈局
2100‧‧‧基板
2102‧‧‧基板
2200‧‧‧製程工具
2202‧‧‧工廠介面
2204‧‧‧裝料鎖
2206‧‧‧群集工具
2208‧‧‧電漿蝕刻腔室
2210‧‧‧雷射劃割設備
2212‧‧‧沉積腔室
2214‧‧‧潤濕/乾燥站
2300‧‧‧電腦系統
2302‧‧‧處理器
2304‧‧‧主記憶體
2306‧‧‧靜態記憶體
2308‧‧‧網路介面裝置
2310‧‧‧視訊顯示單元
2312‧‧‧文數字輸入裝置
2314‧‧‧游標控制裝置
2316‧‧‧信號產生裝置
2318‧‧‧次級記憶體
2320‧‧‧網路
2322‧‧‧軟體
2326‧‧‧處理邏輯
2330‧‧‧匯流排
2331‧‧‧機器可存取儲存媒體
第1圖圖示依據本發明之一實施例之待切割半導體晶圓之頂視平面圖。
第2圖圖示依據本發明之一實施例之待切割半導體晶圓之頂視平面圖，該半導體晶圓上形成有切割遮罩。
第3圖圖示依據本發明之一實施例之基板載具之平面視圖，該基板載具適合於在單一化製程期間支撐晶圓。
第4圖圖示依據本發明之一實施例之擷取單環及一個對應擷取升舉臂，及帶框升舉件之擷取升舉板部分的傾斜視圖。
第5圖圖示依據本發明之一實施例之用於擷取第4圖中擷取單環之位置的放大視圖。
第6圖圖示依據本發明之一實施例之遮蔽環總成之微傾斜視圖，該遮蔽環總成包括第4圖及第5圖之擷取單環 總成。
第7圖圖示依據本發明之一實施例之第6圖中遮蔽環總成之傾斜視圖，該遮蔽環總成設有對應單升舉件總成及機殼。
第8圖圖示依據本發明之一實施例之第7圖中遮蔽環總成之放大視圖，此圖突出顯示帶框升舉件之擷取單環上表面中之氦冷卻通道。
第9圖圖示依據本發明之一實施例之低接觸遮蔽環底表面之傾斜視圖。
第10圖圖示依據本發明之另一實施例之第3圖中的基板載具，該基板載具具有覆蓋在上方之主動冷卻遮蔽環及/或電漿熱擋板，及具有位於下層之冷卻帶框升舉件。
第11圖圖示依據本發明之一實施例之在電漿腔室中用於散熱之主動冷卻遮蔽環的傾斜視圖，該遮蔽環相對於圖示之蝕刻陰極而定位，及相對於圖示之晶圓支撐件而確定大小。
第12圖圖示依據本發明之一實施例之第11圖中支撐設備之電漿曝露耦接器的放大視圖。
第13圖圖示依據本發明之一實施例之第11圖中支撐設備之波紋管導通的放大視圖。
第14圖圖示依據本發明之一實施例之電漿熱擋板之傾斜頂視圖及傾斜底視圖。
第15圖圖依據本發明之一實施例之第14圖中電漿熱擋板在定位在遮蔽環之頂表面上時的放大傾斜橫剖面視 圖。
第16圖圖示依據本發明之一實施例之蝕刻反應器的橫剖面視圖。
第17圖是一流程圖，此圖表示依據本發明之一實施例之切割包括複數個積體電路之半導體晶圓的方法中之操作。
第18A圖圖示依據本發明之一實施例在執行切割半導體晶圓之方法期間(對應於第17圖中流程圖之操作1702)該半導體晶圓之橫剖面視圖，該半導體晶圓包括複數個積體電路。
第18B圖圖示依據本發明之一實施例在執行切割半導體晶圓之方法期間(對應於第17圖中流程圖之操作1704)該半導體晶圓之橫剖面視圖，該半導體晶圓包括複數個積體電路。
第18C圖圖示依據本發明之一實施例在執行切割半導體晶圓之方法期間(對應於第17圖中流程圖之操作1710)該半導體晶圓之橫剖面視圖，該半導體晶圓包括複數個積體電路。
第19圖圖示依據本發明之一實施例使用飛秒範圍中之雷射脈衝與使用更長脈衝時間之效應對比。
第20圖圖示依據本發明之一實施例在半導體晶圓上藉由使用更窄之跡道之密集成型，與可限定於最小寬度之習用切割作對比。
第21圖圖示依據本發明之一實施例之自由形式積 體電路排列，該排列容許緊密填充，及因此與柵格對準方法相比，該排列容許每一晶圓上有更多晶粒。
第22圖圖示依據本發明之一實施例之晶圓或基板之雷射及電漿切割的工具佈局方塊圖。
第23圖圖示依據本發明之一實施例之示例性電腦系統之方塊圖。
本文描述用於切割半導體晶圓之方法及設備，每一晶圓上具有複數個積體電路。在下文描述中，闡述眾多細節以便提供對本發明實施例之徹底瞭解，如用於較薄晶圓之基板載具、劃割及電漿蝕刻條件，及材料狀態。熟習該項技術者將顯而易見，本發明之實施例可在沒有該等特定細節之情況下得以實施。在其他情況中，並未詳細描述諸如積體電路製造之眾所熟知之態樣，以便避免不必要地混淆本發明之實施例。此外，將理解，圖式中圖示之多種實施例僅為說明性表示，及並非一定按比例繪製。
本文所述之一或多個實施例係針對冷卻帶框升舉件，例如，氦冷卻帶框升舉件。一或多個實施例進一步係針對用於電漿熱隔離之低接觸遮蔽環。
在一示例性應用中，及為了提供上下文，晶圓或基板晶粒單一化製程涉及將薄化晶圓或基板置於具有黏合劑之可撓性聚合物帶上。然後，可撓性聚合物帶附於支撐性帶框環。在一些態樣中，經單一化晶粒之可靠的取置動作所僅有的剛性形式是帶框。然而，帶框之徑向位置通常位於諸如用 於電漿蝕刻腔室中之晶圓升舉機構的正常使用範圍之外。此外，帶及帶框配對通常不應曝露於超過帶及黏合劑的容許溫度之溫度下。
為了解決上述問題中之一或更多者，依據本文所述一或更多個實施例，帶框升舉件之總設計包括一機構以固持及冷卻晶圓或基板。在一個此種實施例中，帶框升舉件是單升舉機構，該升舉機構進一步包括用於取置帶框之一套組件，及用以將帶及帶框遮蔽隔開電漿溫度之一套組件。在一個此種實施例中，利用靜電卡盤(electrostatic chuck；ESC)將基板或晶圓固持就位，該靜電卡盤亦提供背側氦冷卻以將基板或晶圓維持在可接受之溫度。在ESC外緣處發生之氦漏失可經有利地導引以提供導熱介質以冷卻帶及帶框。
在本揭示案之一態樣中，可實施混合晶圓或基板切割製程以便進行晶粒單一化，該製程涉及初始雷射劃割及隨後之電漿蝕刻。雷射劃割製程可用以清潔地移除遮罩層、有機介電層及無機介電層，及裝置層。然後，可在晶圓或基板進行曝露或部分蝕刻之後終止雷射蝕刻製程。然後，可採用切割製程之電漿蝕刻部分以蝕穿整塊晶圓或基板以產生晶粒或晶片單一化或切割，如蝕穿整塊單結晶矽。在一個實施例中，在切割製程中之蝕刻部分期間，實施冷卻帶框升舉件。在一實施例中，在單一化製程期間，包括在單一化製程之蝕刻部分期間，晶圓或基板由具有帶框之基板載具支撐。
依據本發明之一實施例，本文所述是用於在單一化製程中的電漿蝕刻期間冷卻基板載具之帶框的一或更多個設 備及方法。例如，一設備可用以支撐及冷卻用以將薄矽晶圓固持在帶上之薄膜框架，該帶由框架支撐。與積體電路(integrated circuit；IC)封裝相關之製程可要求經薄化之矽晶圓經支撐及安裝在諸如晶粒黏著薄膜之薄膜上。在一個實施例中，晶粒黏著薄膜亦由基板載具支撐，及用以將薄矽晶圓黏至基板載具。
為提供上下文，習用之晶圓切割方法包括基於純粹機械分離法之金剛石鋸切、初始雷射劃割及隨後之金剛石鋸切割，或奈秒或皮秒雷射切割。對於較薄晶圓或基板單一化，如50微米厚度之整塊矽單一化，習用方法僅產生不良製程品質。在從較薄晶圓或基板將晶粒單一化時可能面臨之一些困難可包括微裂痕之形成或不同層之間之分層、無機介電層之碎裂、保持精確之切口寬度控制，或保持精確剝蝕深度控制。本發明之實施例包括混合雷射劃割及電漿蝕刻晶粒單一化方法，該方法可對克服上述困難中一或更多者十分有用。
依據本發明之一實施例，雷射劃割及電漿蝕刻之組合用以將半導體晶圓切割為單體化或單一化之積體電路。在一個實施例中，基於飛秒之雷射劃割用作基本上之(若非完全)非熱製程。例如，基於飛秒之雷射劃割可在無熱損壞區域或有可忽略之熱損壞區域的情況下定位。在一實施例中，本文中之方法用於具有超低介電常數薄膜之經單一化積體電路。利用習用切割，鋸可能需要降低速度以適應該種低介電常數薄膜。此外，在切割之前，現在半導體晶圓往往經過薄化。因此，在一實施例中，目前實用的方法是利用基於飛秒 之雷射進行遮罩圖案化及部分晶圓劃割組合，然後進行電漿蝕刻製程。在一個實施例中，利用雷射直接寫入可能消除對光阻層的微影術圖案化操作之需求，及實施成本可能極低。在一個實施例中，穿孔類型之矽蝕刻用以在電漿蝕刻環境中完成切割製程。
由此，在本發明之一態樣中，雷射劃割及電漿蝕刻之組合可用以將半導體晶圓切割為經單一化積體電路。第1圖圖示依據本發明之一實施例之待切割半導體晶圓之頂視平面圖。第2圖圖示依據本發明之一實施例之待切割半導體晶圓之頂視平面圖，該半導體晶圓上形成有切割遮罩。
請參看第1圖，半導體晶圓100具有複數個區域102，該等區域包括積體電路。區域102由垂直跡道104及水平跡道106分隔。跡道104及106是半導體晶圓中不包含積體電路之區域，且該等跡道經設計為晶圓將受切割的位置。本發明之一些實施例涉及利用組合式雷射劃割及電漿蝕刻技術以沿跡道切割穿過半導體晶圓之溝槽，以便將晶粒分隔為單獨的晶片或晶粒。因為雷射劃割及電漿蝕刻製程皆不依賴於晶體結構定向，因此待切割半導體晶圓之晶體結構對於獲得穿過晶圓之垂直溝槽而言可能並不重要。
請參看第2圖，半導體晶圓100具有遮罩200，該遮罩沉積在半導體晶圓100之上。在一個實施例中，遮罩以習用方式經沉積，以獲得約4至10微米厚度之層。在一個實施例中，利用雷射劃割製程對遮罩200及半導體晶圓100之一部分進行圖案化，以沿跡道104及106界定將切割半導體 晶圓100之位置(例如間隙202及204)。半導體晶圓100之積體電路區域由遮罩200覆蓋及保護。遮罩200之區域206經定位以使得在隨後之蝕刻製程期間，積體電路不因蝕刻製程而劣化。水平間隙204及垂直間隙202形成於區域206之間，以界定在蝕刻製程期間將被蝕刻之區域，以便最終切割半導體晶圓100。依據本發明之一實施例，在切割製程中之蝕刻部分期間，實施冷卻帶框升舉。
如上文簡要提及，在晶粒單一化製程之電漿蝕刻部分期間，用於切割之基板由基板載具支撐，該晶粒單一化製程例如混合雷射剝蝕及電漿蝕刻單一化方案。例如，第3圖圖示依據本發明之一實施例之基板載具之平面視圖，該基板載具適合於在單一化製程期間支撐晶圓。
請參看第3圖，基板載具300包括一層襯底帶302，該襯底帶由帶環或框架304圍繞。晶圓或基板306由基板載具300之襯底帶302支撐。在一個實施例中，晶圓或基板306藉由晶粒黏著薄膜黏附於襯底帶302。在一個實施例中，帶環304由不銹鋼組成。
在一實施例中，單一化製程可容納在一系統中，該系統之大小可接收諸如基板載具300之基板載具。在一個此種實施例中，諸如系統2200之系統(在下文中更詳細地描述)可在不影響系統佔用面積之情況下容納晶圓框架，該系統佔用面積之大小原本可容納不由基板載具支撐之基板或晶圓。在一個實施例中，此處理系統之大小可容納300毫米直徑之晶圓或基板。同一系統可容納380毫米寬x 380毫米長之晶 圓載具，如第3圖中所繪示。然而，將瞭解，系統可經設計以處置450毫米之晶圓或基板，或更特定而言，處置450毫米之晶圓或基板載具。
在本發明之一態樣中，一或更多個實施例係針對帶框升舉件。在一個此種實施例中，在電漿蝕刻製程期間，基板載具由帶框升舉件冷卻。
第4圖圖示依據本發明之一實施例之擷取單環及一個對應擷取升舉臂，及帶框升舉件之擷取升舉板部分的傾斜視圖。請參看第4圖，擷取單環400具有用於支撐帶框之上表面402，該帶框支撐晶圓或基板。在一個實施例中，上表面402中用於接觸帶框之部分404凹至抬高周長邊緣406以下，如第4圖中所繪示。在一個實施例中，擷取單環包括四個用於擷取之位置408，亦即位置408A、408B、408C，及408D。將瞭解，用於擷取之四個以下或以上位置可實際上被納入擷取單環400中。在一個實施例中，每一位置408是三面錐形凹穴。如位置408A處所示範，每一個三面錐形凹穴容納擷取升舉板部分410，該部分耦接至擷取升舉臂412。
第5圖圖示依據本發明之一實施例之用於擷取第4圖中擷取單環400之位置408A的放大視圖。請參看第5圖，該圖圖示擷取單環400上表面402中之部分404及抬高之周長邊緣406。該圖亦圖示擷取位置408A、擷取升舉板部分410，及擷取升舉臂412。位置408A之三面錐形凹穴具有主側面500A及兩個次側面500B及500C，該兩個次側面自主側面500A起向抬高之周長邊緣406同時向內逐漸變細。在垂直 方向，在一個實施例中，位置408A之三面錐形凹穴自位置408A之三面錐形凹穴之上表面502起至下表面504沿位置408A之三面錐形凹穴之側壁506進一步向內逐漸變細，如第5圖中所繪示。在一實施例中，所圖示之排列提供自對準之三面錐面相互配合之排列，以用於擷取擷取單環400。在一個此種實施例中，該排列提供限制相對於下層ESC之旋轉之能力。在一特定實施例中，主側面500長度為約1吋，而次側面500B及500C中每一者之長度為約3/8吋。如第5圖中亦可見，在一實施例中，擷取升舉臂412包括順應對準孔510，該對準孔適於附著至擷取升舉板部分410及自擷取升舉板部分410處分開。
第6圖圖示依據本發明之一實施例之遮蔽環總成之微傾斜視圖，該遮蔽環總成包括第4圖及第5圖之擷取單環總成。請參看第6圖，遮蔽環總成600包括遮蔽環602及一或更多個遮蔽環柱604。擷取單環400經圖示圍繞ESC陰極606。該圖繪示處於下方位置的擷取升舉板部分410A與擷取單環400之擷取位置408A耦接。作為參考，擷取升舉臂412B及對應之擷取升舉板部分410B圖示為抬高，例如，圖示為處於升舉位置(亦繪示擷取單環之對應第二位置400B以協助舉例)。然而，將瞭解，唯有單個位置(例如下方或升舉位置)可在任何給定時間達到。為提供對大小調整之透視，第6圖中亦繪示帶框620及對應之基板或晶圓622。下文中結合第11圖之示例性遮蔽環更詳細地描述遮蔽環總成之其他態樣(如升舉環)。
在一實施例中，升舉操作涉及吊掛。在吊掛中，遮蔽環升起，擷取升舉臂從擷取單環落至擷取升舉板，該擷取升舉板從擷取單環拾取帶框及升舉以吊掛。製程操作涉及使擷取升舉板落入擷取單環及擷取單環上之帶框內。擷取升舉板自擷取升舉臂離開。遮蔽環降低以便進行處理。
第7圖圖示依據本發明之一實施例之第6圖中遮蔽環總成之傾斜視圖，該遮蔽環總成設有對應單升舉件總成及機殼。請參看第7圖，該圖圖示遮蔽環602及遮蔽環柱604。擷取單環400、擷取升舉板部分410及擷取升舉臂412亦經圖示為定位在ESC陰極606周圍。遮蔽環總成被容納在機殼702中。在機殼702外側包括單升舉件總成704，及在一實施例中，單升舉件總成704耦接至單升舉件環箍706。本文結合第11圖更詳細地描述帶框及遮蔽環之示例性單升舉件環箍。
第8圖圖示依據本發明之一實施例之第7圖中遮蔽環總成之放大視圖，此圖突出顯示帶框升舉件之擷取單環的上表面中之氦冷卻通道。請參看第8圖，帶框升舉件之擷取單環400圖示為定位於圍繞ESC陰極606之處、遮蔽環602下方，及遮蔽環柱604及擷取升舉臂412及對應之升舉板部分410的周緣內。圖示擷取單環400之上表面402包括上表面402中用於接觸帶及抬高之周長邊緣406之部分404。此外，依據本發明之一實施例，冷卻通道800圖示為經劃割至擷取單環400之上表面402內。在一實施例中，包括冷卻通道以允許冷卻流體沿擷取單環400表面直接在被支撐的帶框下方流動。在一個此種實施例中，冷卻通道800用於將氦氣 作為冷卻劑沿擷取單環400之表面402流動。在一特定實施例中，同時包括相對於擷取單環400中心而定向的徑向802及周向804之冷卻通道800，如第8圖中所繪示。
在一個態樣中，遮蔽環602係低接觸遮蔽環。例如，第9圖圖示依據本發明之一實施例之低接觸遮蔽環底表面之傾斜視圖。請參看第9圖，第8圖之遮蔽環602在上下倒置之透視圖中經圖示，以便使遮蔽環602之底表面902可見。為達到定向目的，亦圖示遮蔽環柱604及擷取升舉臂412。遮蔽環602之底表面902具有抬高之周長邊緣904，該邊緣圍繞接觸表面906。在一個實施例中，遮蔽環602之抬高之周長邊緣904互補，例如可經對準以與擷取單環400之抬高之周長邊緣406靠在一起。邊緣904及406是無接觸表面，因為帶框設在該等周緣內。在一個實施例中，遮蔽環之底表面902之接觸表面906中包括凹入表面特徵908。在一個此種實施例中，凹入表面特徵908是環形凹槽，如第9圖中所繪示。在一特定實施例中，凹入表面特徵908之大小及位置允許遮蔽環602在帶框之四個周緣表面上之接觸，或在帶框面積之約25%上之接觸。
依據一或更多個實施例，及適用於結合第4圖至第9圖描述之實施例中之一或更多者，單升舉機構可包括電動或氣動驅動器及常見升舉環。單驅動總成垂直地定位帶框升舉件及遮蔽環，及該單驅動總成要求該帶框升舉件及遮蔽環協力工作。帶框升舉件包括氦冷卻單環，約四個帶框升舉板及相關聯升舉板手臂。氦冷卻單環具有數個主要設計特徵。第 一特徵是位於單環邊緣處之四個錐形凹穴。該四個帶框升舉板具有與該等錐形凹穴互補之輪廓。互補特徵不容許電漿接觸帶框背側及直接加熱帶框。第二特徵是單環上抬高之周長輪圈。遮蔽環上有一互補抬高之周長輪圈。互補特徵產生環繞式幾何形狀及將帶框與電漿隔絕。第三特徵是單環頂表面上之通道。通道可包括徑向及環狀(環向)特徵。徑向通道提供一路徑，該路徑用於使氦從靜電卡盤邊緣遷移至環狀(周向)通道。環狀(周向)通道位於帶框上之帶下方，及位於帶框自身之下方。氦是傳熱介質，用以將熱散至下方溫度較低之單環。帶及帶框由遮蔽環遮蔽以免接觸電漿。
依據本發明之一實施例，升舉件設計可僅需要一個升舉裝置總成以用於帶框運動及遮蔽環運動。帶及帶框與熱及電漿隔絕，以不超過帶或黏合劑之容許溫度。在一個此種實施例中，取決於實際電漿條件，該設計提供約在20℃至40℃範圍內之電漿熱隔絕。單升舉驅動裝置可用於降低成本及/或簡化運動。單環及遮蔽環之物理設計特徵可用於修正邊緣溫度效應。
在本發明之另一態樣中，本文所述之一或更多個實施例係針對在電漿蝕刻腔室中用於散熱之主動冷卻遮蔽環。實施例可包括電漿及基於電漿之製程、熱管理、主動冷卻，及散熱。本文所述之一或更多個實施例係針對在電漿腔室中用於散熱之電漿熱擋板。實施例可包括電漿及基於電漿之製程、熱管理、電漿產生物種之遮蔽，及散熱。用於主動冷卻遮蔽環或電漿熱擋板中任一者或兩者之應用可包括晶粒單一 化，但其他大功率蝕刻製程或有區別之蝕刻化學作用可受益於本文所述之實施例。電漿熱擋板可單獨用作廉價、被動之組件，或電漿熱擋板可與主動冷卻遮蔽環組合作為熱擋板以修正電漿條件。在後者情況下，電漿熱擋板在電漿蝕刻製程中有效地用作摻雜劑來源。依據本發明之一實施例，在電漿蝕刻製程期間，冷卻帶框升舉件連同主動冷卻遮蔽環或電漿熱擋板中之一者或兩者一起實施。
例如，在一實施例中，在基板載具上包括晶圓或基板之總成將經受電漿蝕刻反應器，同時不影響(例如蝕刻)薄膜框架(例如帶環304)及薄膜(例如襯底帶302)。在一個此種實施例中，在切割製程之蝕刻部分期間，實施主動冷卻遮蔽環或電漿熱擋板中之一者或兩者。在一實例中，第10圖圖示依據本發明之一實施例之第3圖中的基板載具，該基板載具具有覆蓋在上方之主動冷卻遮蔽環或電漿熱擋板中之一者或兩者，及具有位於下層之冷卻帶框升舉件。
請參看第10圖，在一頂部透視圖中，基板載具300(包括襯底帶302層及帶環或框架304)由主動冷卻遮蔽環或電漿熱擋板中之一者或兩者覆蓋(全部選配件在第10圖中表示為1000)。主動冷卻遮蔽環或電漿熱擋板中之一者或兩者1000包括環部分1002及內部開口1004。在一個實施例中，所支撐之晶圓或基板306之一部分亦由主動冷卻遮蔽環或電漿熱擋板中之一者或兩者1000覆蓋(具體而言，主動冷卻遮蔽環或電漿熱擋板中之一者或兩者1000中之部分1006覆蓋晶圓或基板之部分1006)。在一特定實施例中，主動冷卻遮 蔽環或電漿熱擋板中之一者或兩者1000中之該部分1006覆蓋晶圓或基板306之最外側約1至1.5毫米之部分。所覆蓋部分可被稱作晶圓或基板306之排除區域，因為此區域有效地經遮蔽隔開電漿製程。在一個實施例中，基板載具支撐在冷卻帶框升舉件(未圖示)上，同時利用主動冷卻遮蔽環或電漿熱擋板中之一者或兩者覆蓋。
在第一此種態樣中，現更詳細地描述在電漿腔室中用於散熱之示例性主動冷卻遮蔽環，該主動冷卻遮蔽環可按照描述內容而使用，或可經修正以適應冷卻帶框升舉件。在一實施例中，在由晶圓載具支撐之晶圓的處理期間，可實施主動冷卻遮蔽環以降低處理套組遮蔽環之溫度。藉由降低遮蔽環溫度，原本在高溫下發生之晶粒單一化帶之損壞或燃燒可得以減輕。例如，損壞或燃燒之晶粒單一化帶通常導致晶圓或基板不可復原。此外，當帶框達到高溫時，黏著帶可能被損壞。儘管本文是在晶粒單一化蝕刻處理期間之帶及框架保護的上下文中進行描述，但使用主動冷卻遮蔽環可提供其他製程益處，該等益處可包括增大產量。例如，溫度降低原本可藉由放寬製程條件(如降低射頻功率)而獲得，但此舉需要增長製程時間，增長製程時間對產量不利。
第11圖圖示依據本發明之一實施例之在電漿腔室中用於散熱之主動冷卻遮蔽環的傾斜視圖，該遮蔽環相對於圖示之蝕刻陰極而定位，及相對於圖示之晶圓支撐件而確定大小。
請參看第11圖，電漿腔室之支撐設備1100包括定 位在主動冷卻遮蔽環1104下方之陰極1102。晶圓或基板支撐件300經圖示位於主動冷卻遮蔽環1104上方以進行確定大小透視，該支撐件300具有帶302及框架304，及支撐晶圓或基板306。該種晶圓或基板支撐件可如上文針對第3圖所述。在使用中，晶圓或基板支撐件300實際上定位於主動冷卻遮蔽環1104與陰極1102之間。支撐設備1100亦可包括電動總成1114及機殼1116，機殼1116亦在第11圖中繪示。
再次參看第11圖，主動冷卻遮蔽環1104由波紋管導通1106充填有冷卻劑氣體或液體，該波紋管導通1106饋入電漿曝露耦接器1108。在一實施例中，主動冷卻遮蔽環1104相對於固定陰極而藉由三個垂直柱1110抬高或降低，該三個垂直柱1110可抬高以用於將基板或晶圓載具300引入至陰極1102，然後該三個垂直柱1110可降低以夾持該基板或晶圓載具300就位。該三個垂直柱1110將主動冷卻遮蔽環1104附著至下方圓環1105。圓環1105連接至電動總成1114，及提供主動冷卻遮蔽環1104之垂直運動及定位。
基板或晶圓載具300可停留在複數個襯墊上，該等襯墊位於主動冷卻遮蔽環1104與陰極1102之間。為達到說明之目的，繪示一個此種襯墊1112。然而，將瞭解，襯墊1112實際上低於主動冷卻遮蔽環1104或位於主動冷卻遮蔽環1104下方，及通常情況下使用一個以上之襯墊，如四個襯墊。在一實施例中，主動冷卻遮蔽環1104由鋁組成，具有硬質陽極化表面或陶瓷塗層。在一實施例中，自從上至下之透視圖可見，主動冷卻遮蔽環1104之大小可在電漿處理期間完全覆 蓋帶框304、帶302，及基板306之最外側區域，如結合第10圖所描述。在一個特定此類實施例中，遮蔽環之前緣到晶圓之高度為約0.050吋。
在一實施例中，陰極1102是蝕刻陰極，及可充當靜電卡盤用以在處理期間協助夾持樣品。在一個實施例中，熱控制陰極1102。
第12圖圖示依據本發明之一實施例之第11圖中支撐設備1100之電漿曝露耦接器1108的放大視圖。請參看第12圖，該圖將波紋管導通之終端繪示為耦接至電漿曝露耦接器1108。一對流體連接器1220(如供應管及回流管對)經圖示為進入/退出主動冷卻遮蔽環1104。圖中將電漿曝露耦接器1108繪示為基本透明，以便顯露該對流體連接器1220，以達到說明之目的。在一實施例中，該對流體連接器1220提供在主動冷卻遮蔽環1104內循環通行之內部流體通道之入口/出口。在一個此種實施例中，該對流體連接器1220在電漿處理期間賦能冷卻流體或氣體持續不斷地流經主動冷卻遮蔽環。在一特定實施例中，冷卻通道基本上在環狀主動冷卻遮蔽環之主體的整個中圓周排佈。
在一實施例中，賦能該種持續不斷之流動之能力可提供對遮蔽環之優良溫度控制，從而賦能被夾持至主動冷卻遮蔽環1104之基板載具之帶框及帶之溫度控制(例如降低溫度曝露)。帶框及帶之此保護是除藉由實體阻擋電漿到達基板或晶圓載具的帶框及帶而提供之保護以外的額外保護。流體流通遮蔽環(在本文中被稱作主動冷卻遮蔽環1104)區別 於僅可藉由接觸散熱器或水冷式腔室側壁而冷卻的被動冷卻遮蔽環。
請再次參看第12圖，在一實施例中，電漿曝露耦接器1108是上方之主動冷卻遮蔽環1104與下方之波紋管導通1106之間的定長連接器。所提供之耦接意欲曝露於電漿製程，及容許波紋管導通1106定位在遠離電漿製程之處。在一個此種實施例中，耦接是波紋管導通1106與主動冷卻遮蔽環1104之間之真空連接。
第13圖圖示依據本發明之一實施例之第11圖中支撐設備1100之波紋管導通1106的放大視圖。請參看第13圖，波紋管導通1106經圖示具有外側波紋管1330，該波紋管1330具有內套筒1332。提供連接器1334以用於耦接至腔室主體。波紋管導通1106之下部開口可容納冷卻劑之供應管及回流管，該冷卻劑用以冷卻主動冷卻遮蔽環1104。在一個實施例中，外側波紋管1330為金屬，內套筒1332為不銹鋼保護套管以容納供應管及回流管之軟管，連接器1334為NW40大小的連接器。
在一實施例中，波紋管導通1106容許主動冷卻遮蔽環1104在真空中垂直運動。此運動由電動總成提供，該電動總成提供必要之垂直定位。波紋管導通必須具有此運動範圍之裕度。在一個實施例中，波紋管導通1106之任一端部具有真空接頭，例如，在一端部具有真空居中O形環密封件，及在另一端部具有O形環密封件。在一個實施例中，波紋管導通1106之內側部分具有一防護罩以容許流體管在無需損害捲 折的情況下之情況下穿過。同時，波紋管導通1106及電漿曝露耦接器1108為冷卻流體之供應管及回流管提供路徑。冷卻流體可在退出主動冷卻遮蔽環1104之後及/或進入主動冷卻遮蔽環1104之前穿過流體激冷器(未繪示)。
在一實施例中，主動冷卻遮蔽環1104能夠在短時期內散逸大量電漿熱。在一個此種實施例中，主動冷卻遮蔽環1104經設計以能夠使遮蔽環基於連續處理之方式從高於260℃之溫度降至低於120℃之溫度。在一實施例中，藉由可用之真空與大氣之間的連接，內部之電漿曝露組件可經冷卻及/或在腔室中垂直移動。
由此，在一實施例中，主動冷卻遮蔽環總成包括以下主要組件：波紋管導通、電漿曝露耦接器、流體流通遮蔽環、流體供應管及回流管，及流體激冷器。主動冷卻遮蔽環亦可具有電漿罩以作為對主動冷卻遮蔽環之電漿防護罩，如下文中結合第14圖及第15圖之描述。主動冷卻遮蔽環具有內部流體通道以容許激冷流體流動及移除由電漿誘發之熱。就大小而言，相對於習用遮蔽環，主動冷卻遮蔽環可具有約為1/8吋之增大的厚度，以便容納冷卻通道。在一實施例中，流體通道經設計以便在主動冷卻遮蔽環升溫之前移除此熱，主動冷卻遮蔽環升溫將損害帶或大幅提高晶圓或基板載具之帶框溫度。在一個實施例中，流體自身並不具有射頻傳導性，因此不會將射頻功率吸離電漿或將射頻功率吸至激冷器。在一個實施例中，主動冷卻遮蔽環能夠承受高射頻功率，及不經受電漿侵蝕。流體供應管及回流管連接至主動冷卻遮蔽 環，且在電漿曝露耦接器及波紋管導通內側排佈。在一個實施例中，流體管並不具有射頻傳導性，且能夠處置0℃以下之流體溫度。在一個實施例中，相關聯激冷器能夠供應0℃以下之流體，及該流體具有充足體積容量以迅速散逸產生之電漿熱。
在一實施例中，主動冷卻遮蔽環總成經設計以使得沒有流體洩漏或溢出會被引入容納總成之製程腔室中。主動冷卻遮蔽環可移動以用於組裝及維護。組件或套組可分為如下群組：(1)NW40大小之波紋管，具有內部遮蔽，該波紋管包括流體管之真空導通及內部遮蔽；(2)電漿曝露耦接器，該耦接器可為交換套組零件(如有必要)；(3)主動冷卻遮蔽環，該主動冷卻遮蔽環具有鋁芯及陽極化或陶瓷塗層；(4)低溫流體管，包括一件式流體連接管。額外硬體可包括專門設計用於主動冷卻遮蔽環之次級激冷器。
在第二此種態樣中，現更詳細地描述在電漿腔室中用於散熱之示例性電漿熱擋板，該電漿熱擋板可按照描述而使用，或可經修正以容納冷卻帶框升舉件。電漿熱擋板可作為廉價之被動組件用於標準遮蔽環，以對藉由使用習用遮蔽環進行電漿蝕刻之基板載具進行熱保護。另一方面，電漿熱擋板可與上述主動冷卻遮蔽環共同使用。
例如，第14圖圖示依據本發明之一實施例之電漿熱擋板之傾斜頂視圖及傾斜底視圖。
請參看第14圖之頂視圖，電漿熱擋板1400為具有內部開口1401之環形環。在一實施例中，電漿熱擋板1400 之大小與形狀可與電漿處理腔室內包括之遮蔽環相容，例如藉由巢套在該遮蔽環之頂表面上而相容。例如，在一個此種實施例中，頂視圖中圖示之電漿熱擋板1400之表面是在處理期間曝露於電漿之表面。頂視圖中之表面包括第一上表面區域1402，該區域抬高至第二上表面區域1404之上方。第一上表面1402及第二上表面1404分別由傾斜區域1406耦接。
請參看第14圖之底視圖，電漿熱擋板1400具有一底表面，該底表面在處理期間未曝露於電漿。底視圖中之表面包括第一下表面區域1412，該區域在第二下表面區域1414之下方。第一下表面1412及第二下表面1414分別由傾斜區域1416耦接。一般而言，根據概視圖可見，在一實施例中，電漿熱擋板1400之底表面與上表面之大概構形互易。然而，如結合第15圖所述，在散熱應用中可移除電漿熱擋板1400底表面中之一些區域。
第15圖圖示依據本發明之一實施例之第14圖中電漿熱擋板1400在定位在遮蔽環1500之頂表面上時的放大傾斜橫剖面視圖。
請參看第15圖，電漿熱擋板1400巢套在遮蔽環1500(該遮蔽環在一實施例中為結合第11圖至第13圖所述之主動冷卻遮蔽環)之上表面上。上表面部分1402、1404及1406如上文中針對第14圖所述。然而，在第15圖之放大視圖中可見，電漿熱擋板1400之底表面部分1412、1414及1416中具有凹槽部分。在第15圖中所示之特定實例中，第一間隙或空腔1552形成在底表面之區域1414與區域1416之間，及第 二間隙或空腔1552形成在底表面之區域1412與區域1416之間。此舉之效應是保留剩餘之三個突出部分或接觸特徵1550，該等部分或特徵將電漿熱擋板1400底表面之大部分升起離開遮蔽環1500之頂表面。在一實施例中，該三個突出部分或接觸特徵1550分佈在整個環狀長度上，以便在電漿熱擋板1400巢套在遮蔽環1500上表面上時，為電漿熱擋板1400提供巢套支撐。
在一實施例中，該三個突出部分或接觸特徵1550將電漿熱擋板1400底表面之大部分升起離開遮蔽環1500之頂表面，升起高度為約1/16吋。由此，第一及第二間隙或空腔1552具有約1/16吋之高度。在一個此種實施例中，表面1414及1412之薄化區域具有約1/16吋之剩餘厚度。然而，將瞭解，間隙或空腔1552之大小(作為高度維度)在將熱與下層遮蔽環隔開與電漿熱擋板中具有充足材料以用於吸熱之間提供一折衷方式。由此，間隙高度可根據應用而有所不同。此外，突出或接觸部分1550之間之凹槽部分的程度及位置也會有同一折衷。在一個實施例中，電漿熱擋板1400底表面之凹陷表面積量約在85%至92%的範圍內。在一實施例中，電漿熱擋板1400由一材料組成，該材料如但不限定於氧化鋁(Al2O3)、氧化釔(Y2O3)、氮化矽(SiN)，或碳化矽(SiC)。在一個實施例中，電漿熱擋板1400由製程易感性高之材料組成，及可充當電漿製程之摻雜劑來源。在一實施例中，電漿熱擋板1400可被視作外部裝置，該外部裝置用以阻止下層遮蔽環與熱表面接觸，或充當下層遮蔽環之熱偏轉器。
在一實施例中，電漿熱擋板1400及遮蔽環1500作為兩個獨立組件而安裝。在一個實施例中，遮蔽環1500表面及電漿熱擋板1400阻擋層皆由氧化鋁組成，在此情況下，即使材料相同，電漿熱擋板1400亦提供使熱離開遮蔽環1500表面之散熱。在一實施例中，電漿熱擋板1400阻擋對遮蔽環1500之熱傳遞，遮蔽環1500接觸基板或晶圓載具之帶框。在一實施例中，就功率分配而言，來自載具之帶開放區域可定位在遮蔽環1500之最薄區段下方。遮蔽環1500之連續最低質量區域之溫度可能為最高。由此，在一實施例中，電漿熱擋板1400經設計以在此區域中具有相對於電漿熱擋板1400其餘部分而言更大的質量及更小的間隙，亦即將更大的比例質量添加至載具之帶區域。
由此，在一實施例中，電漿熱擋板是以橫剖面方式顯示之位於現有遮蔽環頂部之陶瓷殼體。在一個實施例中，電漿熱擋板之材料與遮蔽環材料相同，及覆蓋遮蔽環之整個頂表面。電漿熱擋板之頂表面可能或可能不對下方之遮蔽環保形。在一個實施例中，電漿熱擋板之頂表面是連續表面，及下側面已移除材料區域以降低對遮蔽環之熱傳導。在一實施例中，電漿熱擋板與遮蔽環之間的接觸點係與阻止電漿進入移除區域內相關，及與安裝對準相關。將瞭解，該移除區域不能過大以至於在移除區域中產生大量電漿。在電漿環境中，由電漿產生之熱被轉移至電漿熱擋板。電漿熱擋板之升溫對下方之遮蔽環進行加熱，及將熱輻射至下方之遮蔽環。然而，遮蔽環僅由來自電漿熱擋板之輻射能加熱，及並非由 直接電漿接觸而加熱。
在一實施例中，電漿熱擋板是單個被動零件。電漿熱擋板之形狀及材料可針對不同製程條件而經修正。在一實施例中，電漿熱擋板可用以按照某一因數降低遮蔽環溫度在100℃至120℃範圍中。電漿熱擋板亦可用作有區別之材料蓋以進行製程化學改質，從而基本上為電漿製程提供摻雜劑來源。
在一實施例中，電漿熱擋板與主動冷卻遮蔽環共同使用。由此，本文所述之用於在電漿處理期間保護基板或晶圓載具之可能總成包括主動冷卻遮蔽環、在上方具有電漿熱擋板之遮蔽環，或在上方具有電漿熱擋板之主動冷卻遮蔽環。根據平面透視圖可見，在全部三個情境中，為載具之電漿處理提供曝露內部區域之環形防護環。
在本發明之一態樣中，蝕刻反應器經配置以適應對較薄晶圓或基板之蝕刻，該較薄晶圓或基板由基板載具支撐。例如，第16圖圖示依據本發明之一實施例之蝕刻反應器的橫剖面視圖。
請參看第16圖，蝕刻反應器1600包括腔室1602。端效器1604被包括在內以用於將基板載具1606移送往返於腔室1602。感應耦合電漿(inductively coupled plasma；ICP)來源1608定位在腔室1602之上部。腔室1602進一步配備有節流閥1610及渦輪分子泵1612。蝕刻反應器1600亦包括陰極總成1614(例如包括蝕刻陰極或蝕刻電極之總成)。遮蔽環總成1615被包括在容納基板或晶圓載具1606之區域之上 方。在一實施例中，遮蔽環總成1615包括帶框升舉件，如冷卻帶框升舉件。在一實施例中，遮蔽環總成1615是主動冷卻遮蔽環、在上方具有電漿熱擋板之遮蔽環，或在上方具有電漿熱擋板之主動冷卻遮蔽環中之一者。遮蔽環致動器1618可被包括在內以用於移動遮蔽環。在一個此種實施例中，遮蔽環致動器1618移動單升舉件環箍，該單升舉件環箍耦接至帶框升舉件及遮蔽環。諸如致動器1616之其他致動器亦可被包括在內。
在一實施例中，端效器1604是機器人葉片，該機器人葉片之大小可用於搬運基板載具。在一個此種實施例中，機器人端效器1604在低氣壓(真空)下移送往返於蝕刻反應器期間支撐膜框總成(例如基板載具300)。端效器1604包括用以利用重力協助在X-Y-Z軸上支撐基板載具之特徵。端效器1604亦包括一特徵，該特徵用以相對於處理工具之圓形特徵對端效器進行校準及居中(例如蝕刻陰極中心或圓形矽晶圓之中心)。
在一個實施例中，陰極總成1614之蝕刻電極經配置以容許使射頻及熱與基板載具耦接以賦能電漿蝕刻。然而，在一實施例中，蝕刻電極僅接觸基板載具之襯底帶部分，及並不接觸基板載具之框架。
在一實施例中，遮蔽環1615包括環形防護環、升舉件環箍，及耦接在升舉件環箍與環形防護環之間之三個支撐銷，如結合第11圖所述。升舉件環箍安置在支撐總成中徑向向外之處理體積中。升舉件環箍以大體水平之定向安裝在軸 上。該軸由致動器驅動，以在處理體積中垂直移動升舉件環箍。三個支撐銷自升舉件環箍向上延伸，及將環形防護環定位在支撐總成上方。該三個支撐銷可以固定方式將環形防護環附著至升舉件環箍。環形防護環利用升舉件環箍在處理體積中垂直移動，以使得環形防護環可定位在基板上方所需距離處，及/或外部基板搬運裝置(如基板載具)可進入環形防護環與支撐總成之間的處理體積中以移送基板。該三個支撐銷可經定位以容許基板載具被移送進出支撐銷之間的處理腔室。
在另一態樣中，第17圖是流程圖1700，此圖表示依據本發明之一實施例之切割包括複數個積體電路之半導體晶圓的方法中之操作。第18A圖至第18C圖圖示依據本發明之一實施例在執行切割半導體晶圓之方法期間(對應於流程圖1700之操作)，該半導體晶圓之橫剖面視圖，該半導體晶圓包括複數個積體電路。
請參看流程圖1700之操作1702，及對應之第18A圖，遮罩1802在半導體晶圓或基板1804上方形成。遮罩1802由覆蓋及保護積體電路1806之層組成，該等積體電路1806形成於半導體晶圓1804表面之上。遮罩1802亦覆蓋在每一積體電路1806之間形成之介入跡道1807。半導體晶圓或基板1804由基板載具1814支撐。
在一實施例中，基板載具1814包括襯底帶層，該層之一部分在第18A圖中經繪示為1814，該襯底帶層被帶環或框架(未圖示)圍繞。在一個此種實施例中，半導體晶圓或 基板1804安置在晶粒黏著薄膜1816上，該晶粒黏著薄膜1816安置在基板載具1814上，如第18A圖中所繪示。
依據本發明之一實施例，形成遮罩1802包括形成諸如但不限定於光阻劑層或I線圖案化層之層。例如，諸如光阻劑層之聚合物層可由在其他情況下適用於微影術製程之材料組成。在一個實施例中，光阻劑層由正型光阻劑材料組成，該正型光阻劑材料諸如但不限定於：248奈米(nm)抗蝕劑、193奈米抗蝕劑、157奈米抗蝕劑、遠紫外線(extreme ultra-violet；EUV)抗蝕劑，或具有重氮基萘醌敏化劑之酚醛樹脂基質。在另一實施例中，光阻劑層由負型光阻劑材料組成，該負型光阻劑材料諸如但不限定於：聚順異戊二烯及聚桂皮酸乙烯酯。
在另一實施例中，遮罩1802是水溶性遮罩層。在一實施例中，水溶性遮罩層易於在水性介質中溶解。例如，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液，或去離子水之一或更多者中之材料組成。在一實施例中，水溶性遮罩層在曝露於加熱製程之後維持其水溶解性，該加熱製程如在約50℃至160℃之範圍中進行加熱。例如，在一個實施例中，水溶性遮罩層在曝露於腔室條件之後可溶於水性溶液，該等腔室條件用於雷射及電漿蝕刻單一化製程。在一個實施例中，水溶性遮罩層由一材料組成，該材料諸如但不限定於：聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亞胺，或聚氧化乙烯。在一特定實施例中，水溶性遮罩層在水性溶液中具有約每分鐘1-15微米範圍中之蝕刻速率，及更特定而言，具有約每分鐘1.3微米之蝕刻速率。
在另一實施例中，遮罩1802是紫外線可固化遮罩層。在一實施例中，遮罩層具有對紫外線光之易感性，此減少紫外線可固化層約80%之黏著力。在一個此種實施例中，紫外線層由聚氯乙烯或基於丙烯酸之材料組成。在一實施例中，紫外線可固化層由具有黏著特性之一材料或大量材料組成，該黏著特性在曝露於紫外線光之後減弱。在一實施例中，紫外線可固化黏合薄膜對約365奈米之紫外線光較為敏感。在一個此種實施例中，此敏感性賦能使用LED光以執行固化。
在一實施例中，半導體晶圓或基板1804由一種材料組成，該種材料適於耐受製造製程，及半導體處理層可適合地安置在該種材料上。例如，在一個實施例中，半導體晶圓或基板1804由基於IV族之材料組成，該材料如但不限定於結晶矽、鍺或矽/鍺。在一特定實施例中，提供半導體晶圓1804包括提供單結晶矽基板。在一特定實施例中，單結晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板1804由III-V族材料組成，例如用於發光二極體(light emitting diode；LED)製造中之III-V族材料基板。
在一實施例中，半導體晶圓或基板1804具有約300微米或更小之厚度。例如，在一個實施例中，整塊單結晶矽基板在被附著至晶粒黏著薄膜1816之前自背側薄化。可藉由背側研磨製程執行薄化。在一個實施例中，整塊單結晶矽基板經薄化至約處於50-300微米範圍中之厚度。請務必注意，在一實施例中，在雷射剝蝕及電漿蝕刻切割製程之前執行薄化。在一實施例中，晶粒黏著薄膜1816(或任何能夠將經薄 化或較薄之晶圓或基板結合至基板載具1814之適合替代品)具有約20微米之厚度。
在一實施例中，半導體晶圓或基板1804已在其上或其中安置有半導體裝置陣列以作為積體電路1806之一部分。該等半導體裝置之實例包括但不限於在矽基板中製造及封裝在介電層中之記憶體裝置或互補金屬氧化物半導體(complimentary metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連裝置可在裝置或電晶體上方，及在周圍之介電層中形成，及可用以電耦接該等裝置或電晶體以形成積體電路1806。製造跡道1807之材料可與用以形成積體電路1806之彼等材料類似或相同。例如，跡道1807可由介電材料層、半導體材料層，及金屬化層組成。在一個實施例中，跡道1807中之一或更多者包括與積體電路1806之實際裝置類似之測試裝置。
請參看流程圖1700之操作1704，及對應之第18B圖，遮罩1802利用雷射劃割製程而經圖案化以提供具有間隙1810之圖案化遮罩1808，從而使半導體晶圓或基板1804中積體電路1806之間的區域曝露。在一個此種實施例中，雷射劃割製程是基於飛秒之雷射劃割製程。雷射劃割製程用以移除最初在積體電路1806之間形成之跡道1807之材料。依據本發明之一實施例，利用雷射劃割製程圖案化遮罩1802包括將溝槽1812部分地形成至積體電路1806之間的半導體晶圓1804區域內，如第18B圖中所繪示。
在一實施例中，利用雷射劃割製程圖案化遮罩1802 包括使用具有飛秒範圍中之脈寬之雷射。具體而言，波長在可見光譜加紫外線(ultra-violet；UV)及紅外線(infra-red；IR)範圍(合計為寬頻帶光譜)中之雷射可用以提供基於飛秒之雷射，亦即具有飛秒(10-15秒)數量級之脈寬之雷射。在一個實施例中，剝蝕並不取決於，或基本上不取決於波長，及由此適於複合薄膜，如遮罩1802薄膜、跡道1807薄膜，及在可能之情況下，半導體晶圓或基板1804之一部分之薄膜。
第19圖圖示依據本發明之一實施例使用飛秒範圍中之雷射脈衝與使用更長頻率之雷射脈衝的效應對比。請參看第19圖，藉由使用具有飛秒範圍中之脈寬之雷射，與使用具有更長脈寬之雷射(例如通孔1900B之皮秒處理達到損害1902B，及通孔1900A之奈秒處理達到顯著損害1902A)相對比，熱損害問題得以減輕或消除(例如通孔1900C之飛秒處理達到最低程度無損害1902C)。在通孔1900C成型期間之損害的消除或減輕可歸因於缺少低能量重新耦接(如基於皮秒之雷射剝蝕中可見)或熱平衡(如基於奈秒之雷射剝蝕中可見)，如第19圖中所繪示。
諸如脈寬之雷射參數之選擇對於開展成功的雷射劃割及切割製程而言至關重要，該製程使碎裂、微裂痕及分層情況降至最小，以便獲得清潔之雷射劃割切口。雷射劃割切口越清潔，便可執行越平穩之蝕刻製程，以實現最終晶粒單一化。在半導體裝置晶圓中，眾多具有不同材料類型(例如導體、隔離體、半導體)及厚度之功能層通常安置在該等晶圓上。該等材料可包括但不限於：諸如聚合物之有機材料、 金屬，或諸如二氧化矽及氮化矽之無機介電質。
相反，如若選擇非最優之雷射參數，則在涉及例如無機介電質、有機介電質、半導體，或金屬中之兩個或兩個以上者之堆疊結構中，雷射剝蝕製程可產生分層問題。例如，雷射穿透高帶隙能介電質(如具有約9eV帶隙之二氧化矽)，同時沒有可測量之吸收。然而，雷射能可在底層金屬或矽層中被吸收，從而產生顯著的金屬或矽層汽化。汽化可產生高壓以舉離覆蓋在上方之二氧化矽介電層，及有可能造成嚴重層間分層及微開裂。在一實施例中，儘管基於皮秒之雷射輻射製程導致複合堆疊中之微開裂及分層，但基於飛秒之雷射輻射製程已經證實不會導致相同材料之堆疊之微開裂或分層。
為能夠直接剝蝕介電層，可能需要發生電介質材料之離子化，以使得該等材料強力吸收光子之特性類似於導電性材料。該吸收可在介電層之最終剝蝕之前阻隔雷射能量之大部分穿透至下層矽或金屬層。在一實施例中，在雷射強度高至足以啟動光子離子化及影響無機電介質材料中之離子化時，無機介電質之離子化是可行的。
依據本發明之一實施例，適合之基於飛秒之雷射製程的特點在於高峰值強度(輻射照度)，該峰值強度通常導致多種材料中之非線性相互作用。在一個此種實施例中，飛秒雷射源具有約在10飛秒至500飛秒範圍內之脈寬，但脈寬較佳在100飛秒至400飛秒之範圍內。在一個實施例中，飛秒雷射源具有約在1570奈米至200奈米範圍內之波長，但波 長較佳在540奈米至250奈米範圍內。在一個實施例中，雷射及對應光學系統在工作表面提供約在3微米至15微米範圍內之焦點，但焦點較佳約在5微米至10微米範圍內。
工作表面處之空間射束輪廓可為單一模式(高斯)或具有成型之頂帽型輪廓。在一實施例中，雷射來源具有約在200千赫至10兆赫範圍內之脈衝重複速率，但脈衝重複速率較佳約在500千赫至5兆赫範圍內。在一實施例中，雷射來源在工作表面輸出約在0.5uJ至100uJ範圍內之脈衝能量，但該脈衝能量較佳約在1uJ至5uJ範圍內。在一實施例中，雷射劃割製程沿工件表面以約在500毫米/秒至5米/秒範圍內之速度運行，但該速度較佳約在600毫米/秒至2米/秒範圍內。
劃割製程可僅為執行單道，或執行多道，但在一實施例中，較佳為執行1至2道。在一個實施例中，工件中之劃割深度約在5微米至50微米深度範圍內，較佳約在10微米至20微米深度範圍內。雷射可以單脈衝列在給定脈衝重複速率應用，或可以脈衝叢發列應用。在一實施例中，所產生之雷射射束之截口寬度約在2微米至15微米範圍內，但在矽晶圓劃割/切割中該截口寬度較佳約在6微米至10微米範圍中，此值為在裝置/矽介面處測得。
可選擇具有益處及優勢之雷射參數，益處及優勢如提供足夠高之雷射強度以實現無機介電質(例如二氧化矽)離子化，及在直接剝蝕無機介電質之前將由下層損害引起之分層及碎裂情況降至最低。此外，可選擇參數以在工業應用 中提供剝蝕寬度(例如截口寬度)及深度受精確控制之有意義的製程產量。如上所述，基於飛秒之雷射遠比基於皮秒及基於奈秒之雷射剝蝕製程更適於提供該等優勢。然而，即使在基於飛秒之雷射剝蝕光譜中，某些波長仍可比其他波長提供更佳效能。例如，在一個實施例中，與波長近似於或處於紅外線範圍中之基於飛秒之雷射製程相比，波長近似於或處於紫外線範圍中之基於飛秒之雷射製程提供更為清潔之剝蝕製程。在一特定此類實施例中，適於半導體晶圓或基板劃割之基於飛秒之雷射製程基於波長約小於或等於540奈米之雷射。在一特定實施例中，使用約小於或等於400飛秒之雷射脈衝，該雷射之波長約小於或等於540奈米。然而，在一替代性實施例中，使用雙雷射波長(例如，紅外線雷射與紫外線雷射之組合)。
請參看流程圖1700之操作1706，基板之一部分由防護罩覆蓋，例如以在電漿蝕刻期間保護基板載具1814之帶及帶框。在一個實施例中，防護罩是使半導體晶圓或基板1204之一部分(並非全部)曝露之遮蔽環，如上文中結合第10圖所述。
請參看流程圖1700之操作1708，基板載具1814之帶框由冷卻帶框升舉件支撐。在一個此種實施例中，諸如上文中結合第6圖至第9圖所述之帶框升舉件用以在陰影遮罩下方支撐基板載具1814之帶框。在一個實施例中，陰影遮罩是低接觸陰影遮罩。在一個實施例中，藉由使氦氣沿冷卻通道在帶框升舉件之支撐表面流動而實現冷卻。
請再次參看操作1706與1708，依據本發明之一可選實施例，基板載具1814之一部分由主動冷卻遮蔽環或電漿熱擋板中之一者或兩者覆蓋，以便為切割製程中之蝕刻部分坐作好準備。在一個實施例中，主動冷卻遮蔽環或電漿熱擋板中之一者或兩者被包括在電漿蝕刻腔室中。
請參看流程圖1700之操作1710，及對應之第18C圖，半導體晶圓或基板1804隨後在圖案化遮罩1808中之間隙1810處被蝕穿，以將積體電路1806單一化。依據本發明之一實施例，蝕刻半導體晶圓1804包括蝕刻以將利用雷射劃割製程形成之溝槽1812加深，及最終完全蝕穿半導體晶圓或基板1804，如第18C圖中所繪示。
在一實施例中，蝕刻半導體晶圓或基板1804包括使用電漿蝕刻製程。在一個實施例中，使用穿矽通孔類型之蝕刻製程。例如，在一特定實施例中，半導體晶圓或基板1804之材料之蝕刻速率大於每分鐘25微米。超高密度電漿來源可用於晶粒單一化製程中之電漿蝕刻部分。適於執行該種電漿蝕刻製程之製程腔室實例是Applied Centura® SilviaTM蝕刻系統，該系統可自美國加利福尼亞州森尼維耳市之美國應用材料公司處購得。Applied Centura® SilviaTM蝕刻系統結合電容式與感應式射頻耦合，此配置與僅使用電容式耦接相比(即使由磁性強化提供了改良下)賦予對離子密度及離子能更為獨立之控制。該結合賦能離子密度與離子能之有效解耦，以便即使在極低壓力下亦可在沒有較高(可能有害)之直流偏壓位準之情況下達到密度相對較高之電漿。由此產生異常寬 之製程窗口。然而，可使用任何能夠蝕刻矽之電漿蝕刻腔室。在一示例性實施例中，深層矽蝕刻用以按照一蝕刻速率蝕刻單結晶矽基板或晶圓1804，同時維持基本上精確之輪廓控制及實質上無扇形之側壁，該蝕刻速率大於習用矽蝕刻速率之約40%。在一特定實施例中，使用穿矽通孔類型之蝕刻製程。蝕刻製程基於根據反應性氣體產生之電漿，該反應性氣體一般為基於氟之氣體，如SF6、C4F8、CHF3、XeF2，或任何能夠以相對較快之蝕刻速率蝕刻矽之其他反應氣體。然而，在一個實施例中，使用波希(Bosch)製程，該製程涉及扇形輪廓之成型。
在一實施例中，單一化可進一步包括晶粒黏著薄膜1816之圖案化。在一個實施例中，晶粒黏著薄膜1816藉由一技術而經圖案化，該技術例如但不限定於：雷射剝蝕、乾式(電漿)蝕刻或濕式蝕刻。在一實施例中，晶粒黏著薄膜1816在單一化製程中之雷射劃割及電漿蝕刻部分之後按順序經圖案化，以提供晶粒黏著薄膜部分1818，如第18C圖中所繪示。在一實施例中，圖案化遮罩1808在單一化製程中之雷射劃割及電漿蝕刻部分之後被移除，亦如第18C圖中所繪示。圖案化遮罩1808可在晶粒黏著薄膜1816之圖案化之前、期間，或之後經移除。在一實施例中，半導體晶圓或基板1804在由基板載具1814支撐之同時經蝕刻。在一實施例中，晶粒黏著薄膜1816亦在安置在基板載具1814上之同時經圖案化。
由此，請再次參看流程圖1700及第18A圖至第18C圖，晶圓切割可藉由初始雷射剝蝕穿過遮罩、穿過晶圓跡道 (包括金屬化層)，及部分地進入矽基板之內而執行。可在飛秒範圍內選擇雷射脈寬。然後，可藉由隨後之穿矽深層電漿蝕刻來完成晶粒單一化。在一個實施例中，在切割製程中之蝕刻部分期間，實施冷卻帶框升舉件總成。在一個相同或不同的實施例中，在切割製程之蝕刻部分期間，實施主動冷卻遮蔽環或電漿熱擋板中之一者或兩者。此外，執行晶粒黏著薄膜之曝露部分之移除以提供經單一化積體電路，每一積體電路上具有晶粒黏著薄膜之一部分。隨後，可從基板載具1814上移除包括晶粒黏著薄膜部分之個別積體電路，如第18C圖中所繪示。在一實施例中，從基板載具1814上移除經單一化積體電路，以進行封裝。在一個此種實施例中，圖案化晶粒黏著薄膜1818保留在每一積體電路背側，及被納入最終封裝中。然而，在另一實施例中，圖案化晶粒黏著薄膜1814在單一化製程期間或隨後被移除。
請再次參看第18A圖至第18C圖，複數個積體電路1806可藉由跡道1807分隔，該等跡道1807具有約10微米或更小之寬度。使用雷射劃割方法(例如基於飛秒之雷射劃割方法)可賦能在積體電路佈局中之此種密集成型，此至少部分地歸因於雷射之嚴格輪廓控制。例如，第20圖圖示依據本發明之一實施例在半導體晶圓或基板上藉由使用更窄之跡道實現之密集成型與可限定於最小寬度之習用切割之對比。
請參看第20圖，與可限定於最小寬度(例如，在佈局2000中，寬度為約70微米或更大)之習用切割相對比，半導體晶圓上之密集成型藉由使用更窄之跡道(例如，在佈 局2002中，寬度為約10微米或更小)而達成。然而，將理解，可能並非始終需要將跡道寬度減少至10微米以下，即使基於飛秒之雷射劃割製程賦能此寬度。例如，一些應用可需要跡道寬度至少為40微米，以便在分隔積體電路之跡道中製造虛設或測試裝置。
請再次參看第18A圖至第18C圖，複數個積體電路1806可以不受限之佈局排列在半導體晶圓或基板1804上。例如，第21圖圖示自由形式積體電路排列，該排列容許更緊密之填充。依據本發明之一實施例，更緊密之填充與柵格對準方法相對比，可為每一晶圓提供更多晶粒。請參看第21圖，自由形式佈局(例如半導體晶圓或基板2102上之不受限之佈局)容許更緊密之填充，及由此與柵格對準方法(例如半導體晶圓或基板2100上之受限佈局)相對比，容許每一晶圓上有更多晶粒。在一實施例中，雷射剝蝕及電漿蝕刻單一化製程之速度不取決於晶粒大小、佈局或跡道數目。
單一製程工具可經配置以執行混合雷射剝蝕及電漿蝕刻單一化製程中之多個或全部操作。例如，第22圖圖示依據本發明之一實施例之晶圓或基板之雷射及電漿切割的工具佈局方塊圖。
請參看第22圖，製程工具2200包括工廠介面2202(factory interface；FI)，該工廠介面具有與其耦接之複數個裝料鎖2204。群集工具2206與工廠介面2202耦接。群集工具2206包括一或更多個電漿蝕刻腔室，如電漿蝕刻腔室2208。雷射劃割設備2210亦耦接至工廠介面2202。在一個實施例 中，製程工具2200之整體佔用面積可為約3500毫米(3.5公尺)x約3800毫米(3.8公尺)，如第22圖中所繪示。
在一實施例中，雷射劃割設備2210容納基於飛秒之雷射。基於飛秒之雷射可適於執行混合雷射及蝕刻單一化製程中之雷射剝蝕部分，如上述雷射剝蝕製程。在一個實施例中，可移動平臺亦被包括在雷射劃割設備2200內，該可移動平臺經配置用於相對於基於飛秒之雷射移動晶圓或基板(或其載具)。在一特定實施例中，基於飛秒之雷射亦可移動。在一個實施例中，雷射劃割設備2210之整體佔用面積為約2240毫米x約1270毫米，如第22圖中所繪示。
在一實施例中，一或更多個電漿蝕刻腔室2208經配置用於蝕刻晶圓或基板以蝕穿圖案化遮罩中之間隙，以將複數個積體電路單一化。在一個此種實施例中，一或更多個電漿蝕刻腔室2208經配置以執行深層矽蝕刻製程。在一特定實施例中，一或更多個電漿蝕刻腔室2208是Applied Centura® SilviaTM蝕刻系統，該系統可自美國加利福尼亞州森尼維耳市之美國應用材料公司處購得。蝕刻腔室可經專門設計以用於深層矽蝕刻，該蝕刻用以產生單一化積體電路，該等單一化積體電路被容納在單結晶矽基板或晶圓之上或之中。在一實施例中，高密度電漿來源被包括在電漿蝕刻腔室2208中以促進較高矽蝕刻速率。在一實施例中，一個以上之蝕刻腔室被包括在製程工具2200之群集工具2206部分中，以賦能單一化或切割製程之較高製造產量。依據本發明之一實施例，蝕刻腔室中之一或更多者配備有冷卻帶框升舉件總成。在一個 相同或不同實施例中，蝕刻腔室中之一或更多者配備有主動冷卻遮蔽環或電漿熱擋板中之一者或兩者。
工廠介面2202可為在外部製造設備與群集工具2206之間介面之適合的大氣埠，該外部製造設備具有雷射劃割設備2210。工廠介面2202可包括機器人，該等機器人具有手臂或葉片以用於將晶圓(或晶圓載具)自儲存單元(如前端開口統一儲槽)移送至群集工具2206或雷射劃割設備2210中之一者或兩者內。
群集工具2206可包括適於執行單一化方法中之功能的其他腔室。例如，在一個實施例中，包括沉積腔室2212而取代額外之蝕刻腔室。沉積腔室2212可經配置用於在進行晶圓或基板之雷射劃割之前，在晶圓或基板之裝置層上或上方沉積遮罩。在一個此種實施例中，沉積腔室2212適於沉積可溶於水之遮罩層。在另一實施例中，包括潤濕/乾燥站2214而取代額外之蝕刻腔室。該潤濕/乾燥站可適於在進行基板或晶圓之雷射劃割及電漿蝕刻單一化製程之後清潔殘留物及碎屑，或移除可溶於水之遮罩。在一實施例中，亦包括測量站以作為製程工具2200之組件。
本發明之實施例可提供作為電腦程式產品或軟體，該電腦程式產品或軟體可包括機器可讀取媒體，該機器可讀取媒體上儲存有指令，該等指令可用以對電腦系統(或其他電子裝置)進行程式化以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與結合第22圖所述之製程工具2200耦接，或與結合第16圖所述之蝕刻腔室1600耦接。機 器可讀取媒體包括用於以可由機器(例如電腦)讀取之形式儲存或傳輸資訊之任何機制。例如，機器可讀取(例如，電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如，唯讀記憶體(read only memory；ROM)、隨機存取記憶體(random access memory；RAM)、磁碟存儲存媒體、光學儲存媒體、快閃記憶體裝置，等等)、機器(例如電腦)可讀取傳輸媒體(電、光學、聲學或其他形式之傳播信號(例如紅外信號、數位信號，等等))，等等。
第23圖圖示機器之圖解表示，該機器具有電腦系統2300之示例性形式，該系統中可執行用於使機器執行本文所述之方法中任何一或更多個方法之指令集。在替代性實施例中，機器可連接(例如，網路連接)至區域網路(Local Area Network；LAN)、內部網路、外部網路，或網際網路中之其他機器。機器可在主從式網路環境中以伺服器或客戶端機器之能力操作，或作為同級間(或分佈式)網路環境中之同級機器操作。機器可為個人電腦(personal computer；PC)、平板個人電腦、機上盒(set-top box；STB)、個人數位助理(Personal Digital Assistant；PDA)、蜂巢式電話、網路裝置(web appliance)、伺服器、網路路由器、開關或橋接，或任何能夠執行指令集(連續或其他形式)之機器，該指令集規定將由該機器執行之動作。此外，儘管僅圖示單個機器，但亦將採用術語「機器」以包括機器(例如電腦)之任何集合，該等機器單獨或共同執行一或更多個指令集以執行本文中所述之方法中之任何一或更多個方法。
示例性電腦系統2300包括處理器2302、主記憶體2304(例如，唯讀記憶體(read-only memory；ROM)、快閃記憶體、動態隨機存取記憶體(dynamic random access memory；DRAM)(如同步DRAM(synchronous DRAM；SDRAM)或Rambus DRAM(RDRAM)等)、靜態記憶體2306(例如，快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)，及次級記憶體2318(例如，資料儲存裝置)，上述各者經由匯流排2330與彼此通訊。
處理器2302表示一或更多個通用處理裝置，如微處理器、中央處理單元，或類似物。更特定而言，處理器2302可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字(very long instruction word；VLIW)微處理器、實施其他指令集之處理器，或實施指令集組合之處理器。處理器2302亦可為一或更多個專用處理裝置，如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位信號處理器(digital signal processor；DSP)、網路處理器，或類似物。處理器2302經配置以執行處理邏輯2326以用於執行本文中所述之操作。
電腦系統2300可進一步包括網路介面裝置2308。電腦系統2300亦可包括視訊顯示單元2310(例如液晶顯示器(liquid crystal display；LCD)、發光二極體(light emitting diode；LED)顯示器，或陰極射線管(cathode ray tube；CRT))、文數 字輸入裝置2312(例如鍵盤)、游標控制裝置2314(例如滑鼠)，及信號產生裝置2316(例如揚聲器)。
次級記憶體2318可包括機器可存取儲存媒體(或更具體而言，電腦可讀取儲存媒體)2331，該媒體上儲存有一或更多個指令集(例如軟體2322)，該等指令集包含本文所述之方法或功能中之任何一或更多者。在電腦系統2300執行軟體2322期間，軟體2322亦可完全或至少部分地位於主記憶體2304內及/或處理器2302內，主記憶體2304及處理器2302亦組成機器可讀取之儲存媒體。可經由網路介面裝置2308進一步在網路2320上傳輸或接收軟體2322。
儘管機器可存取儲存媒體2331在示例性實施例中圖示為單個媒體，但術語「機器可讀取儲存媒體」應被視作包括單個媒體或多個媒體(例如集中或分佈式資料庫，及/或相關聯快取記憶體及伺服器)，該等媒體儲存一或更多個指令集。術語「機器可讀取儲存媒體」亦應被視作包括任何能夠儲存或編碼由機器執行之指令集及使機器執行本發明之方法中一或更多個方法之媒體。由此，術語「機器可讀取儲存媒體」應被視作包括但不限定於固態記憶體，及光學及磁性媒體。
依據本發明之一實施例，機器可存取儲存媒體上儲存有指令，該等指令使資料處理系統執行切割半導體晶圓之方法，該半導體晶圓具有複數個積體電路。該方法涉及將由基板載具支撐之基板引入電漿蝕刻腔室，該基板上具有覆蓋積體電路及曝露基板跡道之圖案化遮罩，且該基板載具具有 帶框。該方法亦涉及在遮蔽環下方將基板載具支撐在冷卻帶框升舉件上。該方法亦涉及電漿蝕刻基板以蝕穿跡道，以將積體電路單一化。遮蔽環保護基板載具免於電漿蝕刻，及冷卻帶框升舉件從基板載具帶框吸走熱。
由此，本文已揭示用於切割半導體晶圓之方法及設備，每一晶圓具有複數個積體電路。
400‧‧‧擷取單環
410‧‧‧擷取升舉板部分
602‧‧‧遮蔽環
604‧‧‧遮蔽環柱
606‧‧‧ESC陰極
702‧‧‧機殼
704‧‧‧單升舉件總成
706‧‧‧單升舉件環箍

Claims (20)

  1. 一種用於一電漿處理腔室之帶框升舉件總成，該帶框升舉件總成包括：一擷取單環，該環具有一上表面，該上表面用於支撐一基板支撐件之一帶框，及用於冷卻該帶框；一或更多個擷取升舉臂，用於移動該擷取單環往返於移送位置及處理位置；及一或更多個擷取升舉板部分，一個擷取升舉板部分對應於一個擷取升舉臂，該一或更多個擷取升舉板部分用於將該一或更多個擷取升舉臂耦接至該擷取單環。
  2. 如請求項1所述之帶框升舉件總成，其中該擷取單環之該上表面包括複數個通道以用於流動一冷卻流體。
  3. 如請求項2所述之帶框升舉件總成，其中該擷取單環是一環形環，且其中用於流動該冷卻流體之該複數個通道包括一或更多個徑向通道與一或更多個周向通道。
  4. 如請求項2所述之帶框升舉件總成，其中用於流動該冷卻流體之該複數個通道正用於流動氦(He)氣。
  5. 如請求項2所述之帶框升舉件總成，其中該擷取單環之該上表面進一步包括一抬高之周長邊緣，該邊緣圍繞一帶框 接觸面，該帶框接觸面包括用於流動該冷卻流體之該複數個通道。
  6. 如請求項1所述之帶框升舉件總成，其中該擷取單環包括一或更多個擷取位置，一個擷取位置對應於一個擷取升舉板部分。
  7. 如請求項6所述之帶框升舉件總成，其中該一或更多個擷取位置中之每一者是一三面錐形凹穴。
  8. 一種用於一電漿處理腔室之遮蔽環總成，該遮蔽環總成包括：一遮蔽環，該遮蔽環具有一環狀主體及一內部開口以用於容納一蝕刻陰極；及一帶框升舉件總成，安置在該遮蔽環下方，該帶框升舉件總成包括：一擷取單環，具有一上表面，該上表面用於支撐一基板支撐件之一帶框，及用於冷卻該帶框，其中該擷取單環是一環形環，該環形環具有一內部開口以用於容納該蝕刻陰極，且其中在處理期間，該擷取單環及該遮蔽環接觸該基板支撐件之該帶框；一或更多個擷取升舉臂，用於移動該擷取單環往返於移送位置及處理位置；及 一或更多個擷取升舉板部分，一個擷取升舉板部分對應於一個擷取升舉臂，該一或更多個擷取升舉板部分用於將該一或更多個擷取升舉臂耦接至該擷取單環。
  9. 如請求項8所述之遮蔽環總成，其中該擷取單環之該上表面包括一抬高之周長邊緣，該邊緣圍繞一帶框接觸面，其中該遮蔽環之一底表面包括一抬高之周長邊緣，該邊緣圍繞一帶框接觸面，且其中在處理期間，該帶框被固持在該擷取單環之該上表面之該帶框接觸面與該遮蔽環之該底表面之該帶框接觸面之間，及與該兩個帶框接觸面接觸。
  10. 如請求項9所述之遮蔽環總成，其中在處理期間，該擷取單環之該上表面之該抬高之周長邊緣與該遮蔽環之該底表面之該抬高之周長邊緣相互接觸及彼此對準。
  11. 如請求項9所述之遮蔽環總成，其中該遮蔽環之該底表面之該帶框接觸面包括一凹槽，以減少與該基板支撐件之該帶框接觸之表面積。
  12. 如請求項8所述之遮蔽環總成，其中該帶框總成之該擷取單環之該上表面包括複數個通道，該等通道用於流動一冷卻流體，該複數個通道包括一或更多個徑向通道與一或更多個周向通道。
  13. 如請求項8所述之遮蔽環總成，其中該帶框總成之該擷取單環包括一或更多個擷取位置，一個擷取位置對應於一個擷取升舉板部分，其中該一或更多個擷取位置中之每一者是一三面錐形凹穴。
  14. 如請求項8所述之遮蔽環總成，進一步包括：一電漿熱擋板，該電漿熱擋板巢套在該遮蔽環上。
  15. 如請求項8所述之遮蔽環總成，其中該遮蔽環進一步包括一冷卻通道，該冷卻通道安置在該遮蔽環之該環狀主體中以用於冷卻流體傳送，該冷卻通道耦接至該遮蔽環之該環狀主體之一表面處之一對供應/回流開口。
  16. 一種切割一半導體晶圓之方法，該半導體晶圓包括複數個積體電路，該方法包括以下步驟：將由一基板載具支撐之一基板引入一電漿蝕刻腔室，該基板上具有覆蓋該基板之積體電路及曝露該基板之跡道之一圖案化遮罩，及該基板載具具有一帶框；在一遮蔽環下方將該基板載具支撐在一冷卻帶框升舉件上；及電漿蝕刻該基板以蝕穿該等跡道，以將該等積體電路單一化，其中該遮蔽環保護該基板載具免於該電漿蝕刻，且其中該冷卻帶框升舉件從該基板載具之該帶框吸走熱。
  17. 如請求項16所述之方法，其中在該遮蔽環下方將該基板載具支撐在該冷卻帶框升舉件上之步驟包括以下步驟：在該基板載具之一帶框與該冷卻帶框升舉件之一擷取單環之一表面之間流動氦(He)氣。
  18. 如請求項16所述之方法，其中在該遮蔽環下方將該基板載具支撐在該冷卻帶框升舉件上之步驟包括以下步驟：藉由該冷卻帶框升舉件之一擷取單環之一表面從下方接觸該基板載具之該帶框，及藉由該遮蔽環之一表面從上方接觸該基板載具之該帶框，該遮蔽環之該表面具有一凹槽，以用於減少與該帶框接觸之表面積。
  19. 如請求項16所述之方法，其中該遮蔽環中具有冷卻通道，且其中一冷卻流體在該電漿蝕刻期間經由該冷卻通道而傳送。
  20. 如請求項16所述之方法，進一步包括以下步驟：利用一雷射劃割製程形成該圖案化遮罩。
TW104102728A 2014-01-31 2015-01-27 用於電漿熱隔離之冷卻帶框升舉件和低接觸遮蔽環 TWI654910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/169,356 2014-01-31
US14/169,356 US9236284B2 (en) 2014-01-31 2014-01-31 Cooled tape frame lift and low contact shadow ring for plasma heat isolation

Publications (2)

Publication Number Publication Date
TW201542041A true TW201542041A (zh) 2015-11-01
TWI654910B TWI654910B (zh) 2019-03-21

Family

ID=53755453

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102728A TWI654910B (zh) 2014-01-31 2015-01-27 用於電漿熱隔離之冷卻帶框升舉件和低接觸遮蔽環

Country Status (3)

Country Link
US (2) US9236284B2 (zh)
TW (1) TWI654910B (zh)
WO (1) WO2015116390A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708126B (zh) * 2018-06-29 2020-10-21 台灣積體電路製造股份有限公司 微影設備及微影設備之操作方法
TWI719295B (zh) * 2017-03-31 2021-02-21 日商芝浦機械電子裝置股份有限公司 等離子體處理裝置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627667B (zh) 2012-11-26 2018-06-21 應用材料股份有限公司 用於高深寬比半導體元件結構具有污染物去除之無黏附乾燥處理
US9745658B2 (en) 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10023956B2 (en) * 2015-04-09 2018-07-17 Lam Research Corporation Eliminating first wafer metal contamination effect in high density plasma chemical vapor deposition systems
US9478455B1 (en) * 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
KR102145950B1 (ko) * 2015-10-04 2020-08-19 어플라이드 머티어리얼스, 인코포레이티드 기판 지지체 및 배플 장치
WO2017062135A1 (en) 2015-10-04 2017-04-13 Applied Materials, Inc. Drying process for high aspect ratio features
JP6703100B2 (ja) 2015-10-04 2020-06-03 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 容積が縮小された処理チャンバ
WO2017062134A1 (en) 2015-10-04 2017-04-13 Applied Materials, Inc. Small thermal mass pressurized chamber
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US20180143332A1 (en) * 2016-11-18 2018-05-24 Plasma-Therm Llc Ion Filter
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
US11404249B2 (en) * 2017-03-22 2022-08-02 Tokyo Electron Limited Substrate processing apparatus
JP6896344B2 (ja) * 2017-09-22 2021-06-30 株式会社ディスコ チップの製造方法
JP2021506126A (ja) 2017-12-07 2021-02-18 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ チャンバ調整における耐酸化保護層
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
JP1640255S (zh) * 2018-10-25 2019-09-02
US20230040885A1 (en) * 2020-01-17 2023-02-09 Lam Research Corporation Exclusion ring with flow paths for exhausting wafer edge gas
KR20220010074A (ko) 2020-02-11 2022-01-25 램 리써치 코포레이션 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들
KR20230038656A (ko) * 2020-07-15 2023-03-21 램 리써치 코포레이션 기판 프로세싱을 위한 배제 링
US20220108908A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Shadow ring kit for plasma etch wafer singulation process
US20220157572A1 (en) * 2020-11-18 2022-05-19 Applied Materials, Inc. Deposition ring for thin substrate handling via edge clamping
USD997894S1 (en) 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift assembly
USD997893S1 (en) 2021-09-28 2023-09-05 Applied Materials, Inc. Shadow ring lift plate
USD1009817S1 (en) 2021-09-28 2024-01-02 Applied Materials, Inc. Shadow ring lift pin
CN114434242B (zh) * 2022-02-21 2023-02-17 无锡芯坤电子科技有限公司 一种晶圆打磨设备及其使用方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6589352B1 (en) 1999-12-10 2003-07-08 Applied Materials, Inc. Self aligning non contact shadow ring process kit
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001051243A2 (en) 2000-01-10 2001-07-19 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
TW504425B (en) 2000-03-30 2002-10-01 Electro Scient Ind Inc Laser system and method for single pass micromachining of multilayer workpieces
CN1219319C (zh) 2000-07-12 2005-09-14 电子科学工业公司 用于集成电路熔丝的单脉冲切断的紫外激光系统和方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
CN1515025A (zh) 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
CN102714146A (zh) 2009-12-31 2012-10-03 应用材料公司 用以修改晶圆边缘与斜面沉积的遮蔽环
US8037814B1 (en) 2010-04-27 2011-10-18 Cnh America Llc Method of staggering belts in a round baler
US8642448B2 (en) * 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5933189B2 (ja) 2011-05-12 2016-06-08 株式会社ディスコ デバイスの加工方法
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719295B (zh) * 2017-03-31 2021-02-21 日商芝浦機械電子裝置股份有限公司 等離子體處理裝置
US11127574B2 (en) 2017-03-31 2021-09-21 Shibaura Mechatronics Corporation Plasma processing apparatus
TWI708126B (zh) * 2018-06-29 2020-10-21 台灣積體電路製造股份有限公司 微影設備及微影設備之操作方法

Also Published As

Publication number Publication date
US20150221553A1 (en) 2015-08-06
TWI654910B (zh) 2019-03-21
US9236284B2 (en) 2016-01-12
US9165812B2 (en) 2015-10-20
US20150221539A1 (en) 2015-08-06
WO2015116390A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
TWI654910B (zh) 用於電漿熱隔離之冷卻帶框升舉件和低接觸遮蔽環
JP6903110B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
CN106716602B (zh) 在等离子体切割期间通过晶片框架支撑环冷却的切割胶带热管理
TWI686865B (zh) 用於電漿切割的接近接觸蓋環
US9117868B1 (en) Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9293304B2 (en) Plasma thermal shield for heat dissipation in plasma chamber
US9269604B2 (en) Wafer edge warp suppression for thin wafer supported by tape frame
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
TWI691005B (zh) 電漿腔室中用於散熱的主動冷卻式遮蔽環
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9478455B1 (en) Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber