KR20230038656A - 기판 프로세싱을 위한 배제 링 - Google Patents

기판 프로세싱을 위한 배제 링 Download PDF

Info

Publication number
KR20230038656A
KR20230038656A KR1020227044600A KR20227044600A KR20230038656A KR 20230038656 A KR20230038656 A KR 20230038656A KR 1020227044600 A KR1020227044600 A KR 1020227044600A KR 20227044600 A KR20227044600 A KR 20227044600A KR 20230038656 A KR20230038656 A KR 20230038656A
Authority
KR
South Korea
Prior art keywords
ring
exclusion ring
substrate
exclusion
undercut
Prior art date
Application number
KR1020227044600A
Other languages
English (en)
Inventor
비나야카라디 구라발
라비 벨런키
이샨 라주 다웨이드
알록 마하데바
에리카 맥신 첸
샤오란 바
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20230038656A publication Critical patent/KR20230038656A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4411—Cooling of the reaction chamber walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • C23C16/466—Cooling of the substrate using thermal contact gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

일부 예들에서, 배제 링은 프로세싱 챔버 내의 기판 지지 어셈블리 상에 기판을 위치시킨다. 예시적인 배제 링은 프로세싱 챔버 내에서 기판의 에지를 커버하기 위한 내측 에지 부분 및 프로세싱 챔버 내에서 기판 지지 어셈블리 상에 배제 링을 지지하기 위한 외측 에지 부분을 포함한다. 외측 에지 부분은 배제 링의 외측 에지를 포함할 수도 있다. 배제 링의 내측 에지 부분과 외측 에지 사이에서 연장하는 분리 존은 배제 링의 하부면에 언더컷을 포함한다. 일부 예들에서, 배제 링이 스테이션에 위치되는 동안 또는 프로세싱 툴 내에서 배제 링에 의해 수행된 인덱싱 동작 동안 냉각 가스가 배제 링으로 지향된다.

Description

기판 프로세싱을 위한 배제 링
본 개시는 일반적으로 기판 프로세싱 모듈들에서 웨이퍼와 같은 기판을 포지셔닝하기 위한 배제 링, 보다 구체적으로 스테이션들 사이에 높은 온도 차가 존재하는 멀티-스테이션 프로세싱 모듈들에서 이러한 배제 링의 사용에 관한 것이다. 일부 예들은 배제 링의 냉각 및 온도 제어와 관련된다.
쿼드 스테이션 모듈 (quad station module; QSM) 과 같은 일부 멀티-스테이션 기판 프로세싱 모듈들에서, 높은 온도 차가 스테이션들 사이에 존재할 수 있다. 동작들의 시퀀스에서 일부 기판 프로세싱 동작들은 매우 높은 프로세싱 온도들에서 발생할 수도 있지만, 다른 동작들은 그렇지 않을 수도 있다. 따라서 상당한 온도 차가 시퀀스의 다양한 상들 사이에 존재할 수도 있다. 예를 들어, QSM의 제 1 스테이션 (스테이션 1) 은 130 내지 150 ℃ 범위의 온도에서 동작할 수도 있는 한편, QSM의 스테이션 2 내지 스테이션 4는 475 내지 500 ℃ 범위의 온도에서 동작할 수도 있다.
기판이 내부에서 일련의 프로세싱 동작들을 겪을 때, 배제 링 또는 캐리어 링은 실리콘 웨이퍼와 같은 기판을 QSM의 스테이션 각각에서 페데스탈로부터 페데스탈로 이동 (또는 인덱싱) 한다. 종래의 캐리어 링은 통상적으로 알루미늄 옥사이드 (Al2O3) 로부터 제조된다. 이 재료는 낮은 열전도도를 갖고 일반적으로 길이를 따라 열을 잘 전달하지 않는다. 따라서, 종래의 배제 링이, 즉, 스테이션 1의 저온 페데스탈로부터 스테이션 2의 고온 페데스탈로 기판을 이송할 때, 배제 링은 상당한 열적 충격을 경험할 수 있다. 기판 에지 위에 놓인 배제 링의 내측 에지는, 통상적으로, 온도가 고온 페데스탈과 직접 콘택트한 결과로서 훨씬 보다 높을 수 있는 링의 외측 에지와 비교하여 훨씬 보다 낮은 온도에 있다. 에지들 사이의 이러한 본질적이고 상당한 열적 불균형은 균열, 링 파괴 및 조기 고장을 발생시킬 수 있다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
우선권 주장
본 출원은 2020년 7월 15일에 출원된 인도 특허 출원 번호 제 202031030200 호 및 2021년 2월 26일에 출원된 인도 특허 출원 번호 제 202131008257 호에 대한 우선권의 이점을 주장하고, 이들 각각은 전체가 본 명세서에 참조로서 인용된다.
일부 예들에서, 프로세싱 챔버 내에서 기판 지지 어셈블리 상에 기판을 위치시키기 위한 배제 링이 제공된다. 예시적인 배제 링은, 프로세싱 챔버 내에서 기판의 에지를 커버하는 내측 에지 부분; 및 프로세싱 챔버 내의 기판 지지 어셈블리 상에서 배제 링을 지지하기 위한 외측 에지 부분으로서, 외측 에지 부분은 배제 링의 외측 에지를 포함하는, 외측 에지 부분을 포함할 수도 있고; 배제 링의 내측 에지 부분과 외측 에지 사이의 분리 존은 배제 링의 하부면에 언더컷을 (undercut) 포함한다.
일부 예들에서, 언더컷은 기판의 외측 에지로부터 내측 에지 부분을 적어도 부분적으로 열적으로 격리한다.
일부 예들에서, 기판이 기판 지지 어셈블리 상에 배치될 때, 언더컷의 벽으로부터 기판 지지 어셈블리가 떨어져 있다.
일부 예들에서, 언더컷은 배제 링 둘레에 적어도 부분적으로 원주 방향으로 연장하는 홈을 포함한다.
일부 예들에서, 홈은 배제 링 둘레에서 원주 방향으로 연속적이다.
일부 예들에서, 홈은 배제 링 둘레에서 원주 방향으로 불연속적이다.
일부 예들에서, 언더컷은 하나 이상의 지지 형성물들에 인접하게 배치되고, 하나 이상의 지지 형성물들 (formations) 은 기판이 기판 지지 어셈블리 상에 배치될 때 기판 지지 어셈블리와 콘택트한다.
일부 예들에서, 하나 이상의 지지 형성물들은 언더컷의 상부 벽을 규정하는 열적 브리지에 연결된다.
일부 예들에서, 언더컷의 폭은 배제 링의 내측 에지와 외측 에지 사이에서 연장한다.
일부 예들에서, 언더컷은 직사각형 단면을 포함한다.
일부 예들에서, 언더컷은 비선형 단면을 포함한다.
일부 예들에서, 언더컷은 중공 (hollow) 이다.
일부 예들에서, 언더컷 또는 중공은 내열성 재료 또는 에지 가스를 포함한다.
일부 예들에서, 언더컷은 배제 링의 외측 원주 내부에 배치된다.
일부 예들에서, 언더컷은 배제 링의 외주에 배치되거나 이를 포함한다.
일부 예들에서, 언더컷은 제 1 언더컷이고, 배제 링은 사용시 배제 링을 조작하기 위한 적어도 하나의 이어 (ear) 를 더 포함하고, 적어도 하나의 이어의 일부는 적어도 하나의 이어의 하부 표면에 제 2 언더컷을 포함한다.
일부 예들에서, 배제 링은 하나 이상의 가스 배출 포트들을 더 포함한다.
일부 실시 예들은 첨부된 도면의 도면들에 제한이 아니라 예로서 예시된다.
도 1 내지 도 5는 일부 예시적인 실시 예들에 따른, 기판 프로세싱 툴들의 개략도들을 도시한다.
도 6은 본 개시의 예들이 채용될 수도 있는 예시적인 프로세싱 챔버의 개략도를 도시한다.
도 7은 예시적인 실시 예에 따른, 개방된 쿼드 스테이션 모듈 (quad station module; QSM) 의 화도를 도시한다.
도 8a 내지 도 8b는 예시적인 실시 예들에 따른, 배제 링의 종래의 실시 예 및 본 실시 예의 비교 단면도들 및 밑면 화도들을 도시한다.
도 9a 내지 도 9c 및 도 10a 내지 도 10c는 일부 예들에 따른, 다양한 배제 링들의 밑면 화도들 (pictorial underside views) 을 도시한다.
도 11은 일 실시 예에 따른, 응력 테스트 사이트들을 예시한다.
도 8은 하나 이상의 예시적인 실시 예들이 구현되거나 제어될 수도 있는 시스템 제어기의 일 예를 예시하는 블록도이다.
도 13 내지 도 16은 예시적인 실시 예들에 따른, 배제 링을 냉각하는 방법의 양태들을 도시한다.
도 17은 멀티-스테이션 기판 프로세싱 툴에서 배제 링을 냉각하는 방법의 예시적인 동작들을 도시하는 흐름도이다.
이하의 기술 (description) 은 본 개시 (disclosure) 의 예시적인 실시 예들을 구현하는 시스템들, 방법들, 기법들, 인스트럭션 시퀀스들 및 컴퓨팅 머신 (machine) 프로그램 제품들을 포함한다.　이하의 기술에서, 설명의 목적들을 위해, 예시적인 실시 예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 당업자에게 본 개시가 이들 구체적 상세들 없이 실시될 수도 있다는 것이 분명할 것이다.
본 특허 문헌의 개시의 일부는 저작권 보호를 받는 자료를 포함할 수도 있다. 저작권자는 특허 문헌 또는 특허 개시가 특허청 특허 서류들 또는 기록들에 나타나기 때문에, 특허 문헌 또는 특허 개시의 누군가에 의한 복사 (facsimile reproduction) 를 반대할 수 없지만, 모든 저작권 권리들을 보유한다. 이하의 공지는 본 문헌의 일부를 형성하는 이하 및 도면들에 기술된 바와 같은 모든 데이터에 적용된다: 저작권 Lam Research Corporation, 2020, 판권 소유.
이제 도 1을 참조하면, 예시적인 기판 프로세싱 툴 (100) 의 평면도 (top-down view) 가 도시된다. 기판 프로세싱 툴 (100) 은 복수의 프로세스 모듈들 (102) 을 포함한다. 일부 예들에서, 프로세스 모듈들 (102) 각각은 기판 상에서 하나 이상의 각각의 프로세스들을 수행하도록 구성될 수도 있다. 프로세싱될 기판들은 장비 프론트 엔드 모듈 (equipment front end module; EFEM) (104) 의 로딩 스테이션의 포트들을 통해 기판 프로세싱 툴 (100) 내로 로딩되고 그리고 이어서 하나 이상의 프로세스 모듈들 (102) 내로 이송된다. 예를 들어, 기판은 프로세스 모듈들 (102) 각각에 연속적으로 로딩될 수도 있다.
이제 도 2를 참조하면, 복수의 기판 프로세싱 툴들 (204) 을 포함하는 제조실 (202) 의 예시적인 배치 (arrangement) (200) 가 도시된다.
도 3은 제 1 기판 프로세싱 툴 (302) 및 제 2 기판 프로세싱 툴 (304) 을 포함하는 제 1 예시적인 구성 (300) 을 도시한다. 제 1 기판 프로세싱 툴 (302) 및 제 2 기판 프로세싱 툴 (304) 은 순차적으로 배치되고 그리고 진공 하 (under vacuum) 인, 이송 스테이지 (306) 에 의해 연결된다. 도시된 바와 같이, 이송 스테이지 (306) 는 제 1 기판 프로세싱 툴 (302) 의 진공 이송 모듈 (vacuum transfer module; VTM) (308) 과 제 2 기판 프로세싱 툴 (304) 의 VTM (310) 사이에서 기판들을 이송하도록 구성된 피봇팅 (pivoting) 이송 메커니즘을 포함한다. 그러나, 다른 예들에서, 이송 스테이지 (306) 는 선형 이송 메커니즘과 같은 다른 적합한 이송 메커니즘들을 포함할 수도 있다.
일부 예들에서, VTM (308) 의 제 1 로봇 (미도시) 은 제 1 포지션에 배치된 지지부 (312) 상에 기판을 배치할 수도 있고, 지지부 (312) 는 제 2 포지션으로 피봇되고, VTM (310) 의 제 2 로봇 (미도시) 은 제 2 포지션의 지지부 (312) 로부터 기판을 회수한다. 일부 예들에서, 제 2 기판 프로세싱 툴 (304) 은 프로세싱 스테이지들 사이에 하나 이상의 기판들을 저장하도록 구성된 저장 버퍼 (storage buffer) (314) 를 포함할 수도 있다. 이송 메커니즘은 또한 제 1 기판 프로세싱 툴 (302) 과 제 2 기판 프로세싱 툴 (304) 사이에 2 개 이상의 이송 시스템들을 제공하도록 스택될 (stack) 수도 있다. 이송 스테이지 (306) 는 또한 한번에 복수의 기판들을 이송하거나 버퍼링하기 위해 복수의 슬롯들을 가질 수도 있다. 예시적인 구성 (300) 에서, 제 1 기판 프로세싱 툴 (302) 및 제 2 기판 프로세싱 툴 (304) 은 단일 EFEM (316) 을 공유하도록 구성된다.
도 4는 순차적으로 배치되고 이송 스테이지 (406) 에 의해 연결된 제 1 기판 프로세싱 툴 (402) 및 제 2 기판 프로세싱 툴 (404) 을 포함하는 제 2 예시적인 구성 (400) 을 도시한다. 예시적인 구성 (400) 은 예시적인 구성 (400) 에서 EFEM이 제거된 것을 제외하고, 도 3의 예시적인 구성 (300) 과 유사하다. 이에 따라, 기판들은 에어 록 로딩 스테이션들 (408) 을 통해 (예를 들어, 진공 웨이퍼 캐리어, FOUP (front opening unified pod), ATM (atmospheric) 로봇, 등과 같은 저장 또는 이송 캐리어, 또는 다른 적합한 메커니즘들을 사용하여), 제 1 기판 프로세싱 툴 (402) 에 바로 로딩될 수도 있다.
일부 예들에서, 본 개시의 장치, 시스템들, 및 방법들은 쿼드 스테이션 모듈들 (quad station modules; QSMs) 에 적용될 수도 있다. 예를 들어, 도 5에 도시된 바와 같이, 기판 프로세싱 툴 (500) 은 4 개의 QSM들 (506) 을 포함한다. QSM들 (506) 각각은 4 개의 스테이션들 (516) (따라서 쿼드 스테이션 모듈) 을 포함한다. 기판 프로세싱 툴 (500) 은 이송 로봇 (502/504) 으로 집합적으로 지칭되는 이송 로봇 (502) 및 이송 로봇 (504) 을 포함한다.　 기판 프로세싱 툴 (500) 은 예시적인 목적들을 위해 기계적 인덱서들이 없는 것으로 도시된다. 다른 예들에서, 기판 프로세싱 툴 (500) 의 각각의 QSM들 (506) 은 주어진 QSM (506) 의 스테이션으로부터 스테이션으로 기판들 (예를 들어, 웨이퍼들) 을 이송하기 위한 기계적 인덱서들을 포함할 수도 있다. 인덱서는 이하에 보다 상세히 기술된 캐리어 또는 배제 링을 포함할 수도 있다. 스테이션들 (516) 각각에서 기판 프로세싱 온도들은 광범위하게 가변 할 수도 있고 배제 링과 같은 특정한 컴포넌트들의 수명에 상당한 과제를 제시할 수도 있다.
VTM (514) 및 EFEM (508) 은 이송 로봇들 (502/504) 중 하나를 각각 포함할 수도 있다. 이송 로봇들 (502/504) 은 동일하거나 상이한 구성들을 가질 수도 있다. 일부 예들에서, 이송 로봇 (502) 은 각각 2 개의 수직으로 스택된 엔드 이펙터들 (end effectors) 을 갖는 2 개의 암들을 갖는 것으로 도시된다. VTM (514) 의 로봇 (504) 은 EFEM (508) 으로 그리고 EFEM (508) 으로부터 그리고 QSM들 (506) 사이에서 기판들을 선택적으로 이송한다. EFEM (508) 의 이송 로봇 (504) 은 EFEM (508) 내외로 기판들을 이송한다. 일부 예들에서, 이송 로봇 (504) 은 2 개의 암들을 가질 수도 있고, 암 각각은 단일 엔드 이펙터 또는 2 개의 수직으로 스택된 엔드 이펙터들을 갖는다.　시스템 제어기 (1200) 는 이로 제한되는 것은 아니지만, 로봇들 (502/504) 의 동작, 및 QSM들 (506) 의 각각의 인덱서들의 회전을 포함하는 예시된 기판 프로세싱 툴 (500) 및 이의 컴포넌트들의 다양한 동작들을 제어할 수도 있다.
VTM (514) 은 예를 들어, 각각의 슬롯 (510) 을 통해 액세스 가능한 단일 로드 스테이션을 각각 갖는 4 개의 QSM들 (506) 모두와 인터페이싱하도록 구성된다. 이 예에서, VTM (514) 의 측면들 (512) 은 기울어지지 않는다 (즉, 측면들 (512) 은 실질적으로 직선 또는 평면이다). 이러한 방식으로, 각각 단일 로드 스테이션을 갖는 2 개의 QSM들 (506) 이 VTM (514) 의 측면들 (512) 각각에 커플링 될 수도 있다. 따라서, EFEM (508) 은 기판 프로세싱 툴 (500) 의 풋 프린트를 감소시키도록 2 개의 QSM들 (506) 사이에 적어도 부분적으로 배치될 수도 있다.
이제 도 6을 참조하면, 스테이션들 (516) 각각에서의 플라즈마-기반 프로세싱 챔버의 예시적인, 배치 (600) 가 도시된다. 본 주제는 다양한 반도체 제작 동작 및 기판 프로세싱 동작에서 사용될 수도 있지만, 예시된 예에서, 플라즈마-기반 프로세싱 챔버는 플라즈마-강화된 (plasma-enhanced) 또는 라디칼-강화된 (radical-enhanced) 화학적 기상 증착 (chemical vapor deposition; CVD) 또는 원자 층 증착 (atomic layer deposition; ALD) 동작들의 맥락에서 기술된다. 숙련된 기술자는 다른 타입들의 ALD 프로세싱 기법들이 공지되고 (예를 들어, 열-기반 ALD 동작들) 비플라즈마 (non-plasma)-기반 프로세싱 챔버를 통합할 수도 있다는 것을 인식할 것이다. ALD 툴은 2 개 이상의 화학 종 사이에서 ALD 반응들이 발생하는 특수한 타입의 CVD 프로세싱 시스템이다. 2 개 이상의 화학 종은 전구체 가스들로 지칭되고 반도체 산업에서 사용되는 바와 같이 실리콘 웨이퍼와 같은, 기판 상에 재료의 박막 증착을 형성하도록 사용된다. 전구체 가스들은 ALD 프로세싱 챔버 내로 순차적으로 도입되고 증착 층을 형성하도록 기판의 표면과 반응한다. 일반적으로, 기판은 기판 상에 하나 이상의 재료 막들의 점점 두꺼운 층을 천천히 증착하도록 전구체들과 반복적으로 상호 작용한다. 특정한 적용 예들에서, 기판 제작 프로세스 동안 다양한 타입들의 막 또는 막들을 형성하도록 복수의 전구체 가스들이 사용될 수도 있다.
도 6은 샤워헤드 (604) (샤워헤드 전극일 수도 있음) 및 기판-지지 어셈블리 (608) 또는 페데스탈이 배치되는 플라즈마-기반 프로세싱 챔버 (602) 를 포함하는 것으로 도시된다. 통상적으로, 기판-지지 어셈블리 (608) 는 실질적으로 등온 표면을 제공하고 기판 (606) 에 대한 가열 엘리먼트 및 열 싱크 모두로서 역할할 (serve) 수도 있다. 기판-지지 어셈블리 (608) 는 상기 기술된 바와 같이 기판 (606) 의 프로세싱을 보조하기 위해 가열 엘리먼트들이 포함되는 정전 척 (electrostatic chuck; ESC) 을 포함할 수도 있다.　 기판 (606) 은 예를 들어, 원소-반도체 재료들 (예를 들어, 실리콘 (Si) 또는 게르마늄 (Ge)) 또는 화합물-반도체 재료들 (예를 들어, 실리콘 게르마늄 (SiGe) 또는 갈륨 비소 (GaAs)) 를 포함하는 웨이퍼를 포함할 수도 있다.　부가적으로, 다른 기판들은 예를 들어, 석영, 사파이어, 반결정성 폴리머들, 또는 다른 비금속 재료 및 비반도체 재료와 같은 유전체 재료들을 포함한다.
동작 시, 기판 (606) 은 로딩 포트 (610) 를 통해 기판-지지 어셈블리 (608) 상으로 로딩된다. 배제 링 (702) (도 7) 또는 (802) (도 8) 은 기판-지지 어셈블리 (608) 상으로 기판을 로딩할 수도 있다. 다른 로딩 배치들이 가능하다. 가스 라인 (614) 은 하나 이상의 프로세스 가스들 (예를 들어, 전구체 가스들) 을 샤워헤드 (604) 로 공급할 수 있다. 결국, 샤워헤드 (604) 는 하나 이상의 프로세스 가스들을 플라즈마-기반 프로세싱 챔버 (602) 내로 전달한다. 하나 이상의 프로세스 가스들을 공급하기 위한 가스 소스 (612) (예를 들어, 하나 이상의 전구체 가스 앰플들) 가 가스 라인 (614) 에 커플링된다. 일부 예들에서, 무선 주파수 (radio frequency; RF) 전력 소스 (616) 는 샤워헤드 (604) 에 커플링된다. 다른 예들에서, 전력 소스는 기판-지지 어셈블리 (608) 또는 ESC에 커플링된다.
샤워헤드 (604) 내로 그리고 가스 라인 (614) 의 다운 스트림으로 진입하기 전에, POU (point-of-use) 및 매니폴드 조합 (미도시) 이 플라즈마-기반 프로세싱 챔버 (602) 내로의 하나 이상의 프로세스 가스들의 진입을 제어한다. PEALD (plasma-enhanced ALD) 동작에서 박막들을 증착하도록 사용된 플라즈마-기반 프로세싱 챔버 (602) 의 경우, 전구체 가스들은 샤워헤드 (604) 내에서 혼합될 수도 있다.
동작 시, 플라즈마-기반 프로세싱 챔버 (602) 는 진공 펌프 (618) 에 의해 배기된다. RF 전력은 샤워헤드 (604) 와 기판-지지 어셈블리 (608) 내에 포함된 하부 전극 (620) 사이에 용량성으로 커플링된다. 기판-지지 어셈블리 (608) 는 통상적으로 2 개 이상의 RF 주파수들로 공급된다. 예를 들어, 다양한 실시 예들에서, RF 주파수들은 약 1 ㎒, 2 ㎒, 13.56 ㎒, 27 ㎒, 60 ㎒, 및 목표된 대로 다른 주파수들의 적어도 하나의 주파수로부터 선택될 수도 있다. 특정한 RF 주파수를 차단하거나 부분적으로 차단하도록 설계된 코일은 필요에 따라 설계될 수 있다. 따라서, 본 명세서에서 논의된 특정한 주파수들은 단지 이해의 용이성을 위해 제공된다. RF 전력은 기판 (606) 과 샤워헤드 (604) 사이의 공간에서 플라즈마로 하나 이상의 프로세스 가스들을 에너자이징하도록 (energize) 사용된다. 플라즈마는 기판 (606) 상에 다양한 층들 (미도시) 을 증착하는 것을 보조할 수 있다. 다른 적용 예들에서, 플라즈마는 기판 (606) 상의 다양한 층들 내로 디바이스 피처들을 에칭하도록 사용될 수 있다. RF 전력은 적어도 기판-지지 어셈블리 (608) 를 통해 커플링된다. 기판-지지 어셈블리 (608) 는 내부에 통합된 히터들 (도 6에 도시되지 않음) 을 가질 수도 있다. 플라즈마-기반 프로세싱 챔버 (602) 의 상세한 설계는 가변할 수도 있다.
도 7은 개방된 QSM (506) 의 화도 (pictorial view) (700) 이다. QSM (506) 의 4 개의 스테이션들 (516) 이 도시될 수도 있다. 스테이션들 (516) 각각은 캐리어 또는 배제 링 (702) 과 연관된다. 배제 링 (702) 은 스테이션 (516) 각각에서 기판-지지 어셈블리 상에 기판을 위치시킨다. 일 양태에서, 배제 링 (702) 은 프로세싱을 위해 페데스탈로 또는 페데스탈로부터 기판을 운반하거나 (carry) "인덱싱"한다 (index). 또 다른 양태에서, 배제 링 (702) 은 증착 화학 물질들 및 프로세싱으로부터 운반하는 기판의 에지를 "배제"하거나 보호한다. 이 배제된 영역은 에지 배제 존으로 알려져 있다.
도 8a는 종래의 배제 링 (802) 의 단면도 및 밑면 화도 (800) 를 도시한다. 도 8b는 본 개시의 예시적인 배제 링 (702) 의 단면도 및 밑면 화도를 도시한다. 도면을 참조하면, 배제 링 (702 또는 802) 은 배제 링의 내측 에지 존 (804) 이 기판 (606) 의 외측 에지 배제 존 위에 놓이도록 기판 지지 어셈블리 (608) 의 주변부 (periphery) 상에 배치될 수 있다. 갭 (806) 은 기판 (606) 의 외측 에지를 수용한다. 기판 지지 어셈블리 (608) 는 에지 가스 홈 (808) 을 포함할 수도 있다. 에지 가스 홈 (808) 은 에지 배제 존을 격리하기 위해 가스를 방출한다.
상기 논의된 바와 같이, QSM과 같은 일부 멀티-스테이션 기판 프로세싱 모듈들에서, 모듈의 프로세싱 스테이션들 사이에 높은 온도 차가 존재할 수도 있다. 모듈의 연속적인 스테이션들에서 수행된 일부 기판 프로세싱 동작들은 가변하는 온도들에서 발생할 수도 있다. 상당한 온도 차가 주어진 동작들의 시퀀스에서 스테이션들 사이에 존재할 수도 있다. 예를 들어, QSM의 제 1 스테이션 (스테이션 1) 은 130 내지 150 ℃ 범위의 온도에서 동작할 수도 있는 한편, QSM의 스테이션 2 내지 스테이션 4는 475 내지 500 ℃ 범위의 온도에서 동작할 수도 있다.
종래의 배제 링 (802) 도 8a는 통상적으로 알루미늄 옥사이드 (Al2O3) 로부터 제조된다. 이 재료는 낮은 열전도도를 갖고 일반적으로 길이 또는 폭을 따라 열을 잘 전달하지 않는다. 따라서, 종래의 배제 링 (802) 이, 즉, 스테이션 1의 저온 페데스탈로부터 스테이션 2의 고온 페데스탈로 기판을 이송할 때, 배제 링 (802) 은 상당한 열적 충격을 경험할 수 있다. 기판 에지 위에 놓인 배제 링 (802) 의 내측 에지는, 통상적으로, 링 온도가 고온 기판-지지 어셈블리 (608) 와 직접 콘택트한 결과로서 상당히 보다 높을 수 있는 링 (802) 의 외측 에지와 비교하여 상당히 보다 낮은 온도에 있다. 배제 링 (802) 의 에지들 사이의 이 고유하고 상당한 열적 불균형은 크랙킹 (cracking), 링 파괴, 및 조기 고장을 발생시키는 상당한 응력 축적을 생성할 수 있다. 이들 과제들을 해결하기 위해, 본 개시의 배제 링 (702) (예를 들어, 도 8b) 의 예시적인 실시 예들은 향상된 구성 및 기하학적 구조를 갖는다.
다시 도 8b를 참조하면, 본 개시의 예시적인 배제 링 (702) 은 프로세싱 챔버 (602) 와 같은 프로세싱 챔버에서 기판, 예를 들어 기판 (606) 의 에지 위에 놓인 내측 에지 존 (804) 을 포함한다. 배제 링 (702) 은 기판 지지 어셈블리 (예를 들어, 프로세싱 챔버 (602) 내의 기판-지지 어셈블리 (608)) 상에 배제 링을 지지하기 위한 외측 에지 존 (810) 을 더 포함한다. 외측 에지 존 (810) 은 배제 링 (702) 의 외측 에지 (826) 를 포함할 수도 있다. 배제 링 (702) 의 내측 에지 존 (804) 과 외측 에지 (826) 사이의 분리 존 (812) 은 배제 링 (702) 의 하부면에 형성된 홈, 슬롯, 또는 언더컷 (814) 을 포함한다. 언더컷 (814) 은 배제 링 (702) 과 일체로 형성될 수도 있고, 또는 일부 예들에서, 배제 링 (702) 의 일부 재료를 머시닝함으로써 형성될 수도 있다.
일부 예들에서, 언더컷 (814) 은 언더컷 (814) 의 내부 벽들이 기판-지지 어셈블리 (608) 와 콘택트하지 않도록 구성된다. 언더컷 (814) 의 상부 벽 (816) (또는 홈 (814) 의 하단) 은 기판 지지 어셈블리 (608) 로부터 떨어져 홀딩되고 직접 열적 콘택트로부터 제거된다. 예시된 예에서, 언더컷 (814) 은 중공이고 에어 갭을 생성한다. 언더컷 (814) 의 에어 갭은 배제 링 (702) 의 내측 에지 존 (804) 과 외부 에지 존 (810) 사이에 열적 배리어를 제공한다. 일부 예들에서, 언더컷 (814) 의 내부 볼륨 또는 캐비티는 에지 가스를 포함한다. 일부 예들에서, 언더컷 (814) 의 내부 볼륨 또는 캐비티는 공기보다 보다 높은 열 저항을 나타내는 고체 또는 반고체 재료로 완전히 또는 부분적으로 충진된다. 다른 열적 배리어들이 가능하다.
도 8b에 도시된 바와 같이, 일부 예들에서 언더컷 (814) 은 배제 링 (702) 둘레에서 적어도 부분적으로 원주 방향으로 연장하는 원형 홈 (814) 을 포함하거나 이에 의해 구성된다. 홈 (814) 은 갭들 (824) 을 남기도록 (도시된 바와 같이) 불연속적일 수도 있다. 갭들은 도 10을 참조하여 이하에 더 논의되는 에지 가스 배출 포트 들로서 기능할 수도 있다.
일부 예들에서, 언더컷 (814) 은 적어도 2 개의 지지 형성물들에 의해 규정되거나 경계지어진다 (border). 일부 예들에서, 지지 형성물들은 기판 (606) 이 배제 링 (702) 에 의해 상부에 배치될 때 기판 지지 어셈블리 (608) (또는 페데스탈) 와 콘택트하는 이격된 풋들 (feet) (820) 을 포함한다.　도 8b의 하부에 도시된 바와 같이, 풋들 (820) 은 일반적으로 평면도에서 원형이고 언더컷 (814) 의 원주 윤곽을 따른다. 풋들 (820) 은 배제 링 (702) 의 외측 에지 존 (810) 에 배치된다. 방사상으로 내측 풋 (820) 은 배제 링 (702) 둘레에서 연속적이다. 방사상으로 외측 풋 (820) 은 원주 둘레에서 불연속적일 수도 있다. 반대 구성 또는 다른 구성이 가능하다. 일부 예들에서, 풋들 (820) 은 예를 들어 도 8b에 도시된 바와 같이, 언더컷 (814) 에 대한 측벽들을 규정한다. 언더컷 (홈) (814) 의 상부 벽 (816) 및 풋들 (820) 는 언더컷 (814) 의 내부 체적 또는 캐비티를 규정한다.
일부 예들에서, 풋들 (820) 은 열적 브리지 (822) 에 의해 결합된다. 도 8b에 예시된 예에서, 열적 브리지 (822) 는 언더컷 (814) 의 상부 벽 (816) 을 포함하거나 규정한다.　도면의 예시된 배제 링 (702) 에서, 언더컷 (814) 은 직사각형 단면을 포함한다. 언더컷 (814) 은 원형 길이 전체에 걸쳐 이 단면 형상을 포함할 수도 있다. 다른 예들에서, 언더컷 (814) 은 비선형 또는 비직사각형 단면을 포함하고, 언더컷 (814) 은 그 길이를 따라 균일하게 성형된다. 일부 예들에서, 언더컷 (814) 은 배제 링 (702) 의 원주 방향 주위에서 가변할 수도 있는 단면들의 조합을 포함한다.
배제 링 (702) 의 다양한 예들이 도 9a 내지 도 9c 및 도 10a 내지 도 10c에 예시된다. 이들 예들은 배제 링 (702) 의 방사상 폭 (912) 내에서 또는 방사상 폭 (912) 에 걸쳐 발생하는 상당한 온도 경사의 생성을 감소시키도록 구성된다. 예시된 바와 같이, 일부 예들 (예를 들어, 도 9a) 에서 언더컷 (814) 은 배제 링 (702) 둘레에서 원주 방향으로 연속적이다.　 언더컷 (814) 은 배제 링의 외측 에지 (904) 내부에 배치된다. 언더컷 (814) 의 양측면 상에 위치된 이격된 풋들 (820) 과 함께 언더컷 (814) 의 예시적인 구성은 배제 링 (702) 으로 하여금 2 개의 각각의 위치 또는 존들: 먼저, 예시된 예에서 내측 풋 (820) 의 위치에 배치된 링 (702) 의 중심 존 (914) 에서 그리고 두번째로, 외측 풋 (820) 의 위치에서의 외측 에지 (904) 에서 대략 동일하게 가열되게 한다. 풋들 (820) 은 기판 지지 어셈블리 (608) 로부터 열을 수용하는 한편, 배제 링 (702) 의 다른 부분들은 이 열원으로부터 떨어져 홀딩된다. 이 균등하거나 동일한 온도 상승은 크랙킹 및 조기 링 고장을 야기 할 수 있는 상기 논의된 타입의 열적 기울기들을 감소시키도록 작용한다.
도 9a에 도시된 예에서, 배제 링 (702) 은 복수의 핑거들 또는 이어들 (ears) (906) 을 포함한다. 이 경우, 3 개의 이어들 (906) 이 제공된다. 이어들 (906) 은 배제 링 (702) 을 조작하도록 사용될 수 있다. 이 예에서, 언더컷 (814) (여기서 예시적인 연속적인 홈 (902)) 은 제 1 언더컷을 규정하는 한편, 이어들 (906) 의 일부는 적어도 하나의 이어의 하부면에 형성된 제 2 언더컷 (908) 을 포함한다. 일부 예들에서, 제 2 언더컷 (908) 은 도시된 바와 같이 이어들 (906) 의 외측 에지들을 따라 제공된다. 다른 배치들이 가능하다.
도 9b의 예에서, 언더컷 (814) 의 구성 및 이에 인접한 단일 풋 (820) 의 위치는 배제 링 (702) 으로 하여금 외측 에지 (904) 또는 외측 에지 존 (810) 에서 보다 방사상 폭 (912) 의 중심에서 보다 빨리 가열되게 유발한다. 페데스탈과 단일 풋 (820) 의 콘택트는 열을 수용하고 이에 따라 온도가 상승한다. 배제 링 (702) 의 다른 존들은 열원으로부터 떨어져 홀딩되고 이들의 온도들은 빠르게 상승하지 않는다. 이 예시된 예에서, 제 1 언더컷 (814) 은 불연속적이고 갭들 (824) 에서 이어들 (906) 각각에 인접한 존 (910) 내로 연장하지 않는다. 이어 (906) 는 제 2 언더컷을 포함하지 않는다.
도 9c의 예시적인 배제 링 (702) 에서, 언더컷 (814) 은 배제 링 (702) 의 외측 에지 (904) 에 있다. 이어 (906) 는 제 2 언더컷 (908) 을 포함한다. 제 2 언더컷 (908) 은 이어들 (906) 의 외측 에지들 및 배제 링 (702) 의 방사상 폭 (912) 의 중심에서 배제 링 (702) 과 기판 지지 어셈블리 (608) 사이의 열적 콘택트를 감소시킨다.
도 10a 내지 도 10c를 참조하면, 도 10a의 예시적인 실시 예에서, 언더컷 (814) 은 상기 논의된 예들에 비해 방사상으로 보다 넓고 배제 링 (702) 의 방사상 폭 (912) 을 완전히 가로질러 연장한다. 이 예에서, 언더컷 (814) 은 배제 링 (702) 의 내측 에지 (1002) 와 외측 에지 (904) 사이에서 연장한다. 일부 예들에서, 언더컷 (814) 은 리세스의 적어도 하나의 내부 벽을 규정하는 하나 이상의 원형 풋들 (1004) 에 의해 적어도 부분적으로 기판 지지 어셈블리 (608) 로부터 벗어나서 지지된다. 도시된 바와 같이, 일부 예들에서, 풋들 (1004) 중 하나는 배제 링 (702) 의 방사상 폭 (912) 의 대략 중간에 위치된다. 또 다른 풋 (1004) 은 외측 에지 (904) 에 있다. 다른 풋들 위치들도 가능하다.
배제 링 (702) 의 추가 구성들이 도 10b 및 도 10c에 도시된다. 도 10b에 예시된 예시적인 언더컷 구성은 방사상 폭 (912) 및 외측 에지 존 (810) 의 중심으로 하여금 이들 2 개의 영역들 사이에 상당한 열적 경사도들의 생성을 감소시키도록 유사한 레이트로 가열하게 하도록 구성된다. 설계는 전폭 언더컷 (814) 을 포함하고, 따라서 외측 에지 (904) 또는 외측 에지 존 (810) 으로의 열 전달을 감소시키도록 구성된다. 도 10c에 예시된 예시적인 언더컷 구성은 에지 가스 플로우의 방사상 유출을 허용하도록 더 구성된다. 예시적인 가스 유출 구성은 배제 링 (702) 의 외측 에지 존 (810) 의 풋 (1004) 을 통해 제공된 방사상 슬롯들 또는 포트들 (1006) 을 포함한다. 또 다른 예시적인 가스 배출 포트들 (1006) 이 도 10a 및 도 10b에 도시된다.
도 11을 참조하면, 예시적인 배제 링 (702) 은 열적 사이클링 동안 응력 축적을 감소시키는 이 예의 능력을 결정하도록 응력 테스트되었다. 응력 측정들은 배제 링 (702) 의 내측 에지 (1002), 이어 반경 (1102), 및 이어 홀 (1104) 을 포함하는 응력 테스트 사이트들 (1100) 에서 취해진다. 종래의 배제 링 (802) 과 비교할 때, 배제 링 (702) 구성은 150 내지 475 ℃ 범위의 열적 사이클들에 대해 대략 40 내지 50 ％의 범위의 응력 테스트 사이트들 (1100) 중 하나 이상에서 응력 감소들을 제공했다. 배제 링 (702) 의 평가된 고장률은 0.005 ％로 감소되었다. 천 번 이상의 열적 사이클을 겪은 후, 분명한 링 고장 또는 크랙킹은 없었다.
일부 예시적인 배제 링들은 온도 제어 응용 예들에서 또는 열 축적을 완화하는데 채용될 수도 있다. 도 13을 참조하면, 그래프 (1302) 는 QSM (506) (도 5) 의 제 1 스테이션 (516) (스테이션 1) 에 대한 시간 (x 축) 에 대한 온도 (y 축) 를 플롯팅한다. 일부 예들에서, 제 1 스테이션 (516) 은 대략 200 ℃의 온도에서 동작한다. 스테이션 1은 예를 들어 그래프 (1302) 의 존 (1304) 에 의해 도시된 바와 같이 상당한 상향 온도 드리프트를 경험할 수도 있다. 이 온도 상승은 제어 시스템들, 특히 스테이션 1에서 기판 프로세싱 조건들에 상당히 영향을 줄 수 있다. 극단적인 경우들에서, 스테이션 1은 자체 온도를 제어할 수 없게 되고 런어웨이 (runaway) 상황이 발생할 수도 있다. 이 현상의 근본 원인은 예를 들어, 보다 높은, 보다 고온의 업스트림 스테이션, 예를 들어 스테이션 2, 스테이션 3, 또는 특히, 예를 들어 430 ℃에서 동작하는 스테이션 4로부터의 고온 배제 링 (702) 의 이송이라는 것을 알게 되었다.
이 현상을 해결하기 위해, 일부 본 예들은, QSM과 같은 멀티-스테이션 툴의 배제 링에서 링 냉각 가스를 공급하거나 지향시키는 단계를 포함하는, 냉각 동작을 포함하는, 배제 링을 냉각하는 방법을 포함한다. 링 냉각 가스는 도 14의 표 (1402) 에 열거된 링 냉각 가스들 중 하나 이상을 전체적으로 또는 부분적으로 포함할 수도 있다.
링 냉각 가스들 각각은 도시된 바와 같이, 각각 300 K 및 600 K의 온도에서 각각의 열 전도도를 갖는다. 표 (1402) 에 도시된 열 전도도 값들의 단위들은 미터 켈빈 당 와트 (w/mK) 이다. 링 냉각 가스의 열 전도도 값은 일부 예들에서, QSM 스테이션, 예를 들어 대략 100 내지 250 ℃의 범위에서 동작하는 스테이션 1의 작동 온도에 기초하여 선택될 수도 있다. 따라서, 300 K 및 600 K에서 열 전도도 값들은 스테이션에서 프로세스에 적용 가능할 수도 있다. 링 냉각 가스는 표 (1402) 에 도시된 바와 같이, 300 K 내지 600 K에 대한 각각의 열 전도도 값들을 포함하고 그 사이에서 연장하는 범위의 열 전도도를 가질 수도 있다.
일부 예들에서, 링 냉각 가스는 순수 가스 또는 혼합 가스일 수도 있다. 순수하거나 혼합된 가스는 0.005 w/mK 이상의 열 전도도를 가질 수도 있다. 일부 예들에서, 링 냉각 가스의 열 전도도는 링 냉각 가스의 임의의 특정한 구성 성분 또는 구성 성분들과 독립적으로 선택된다. 일부 예들에서, 링 냉각 가스의 선택 또는 생성은 순전히 목표된 값의 열 전도도에 기초하고 냉각 가스 함량에 영향을 받지 않는다.
일부 예들에서, 링 냉각 가스의 열 전도도는 압력에 따른다. 압력 (P) 은 통상적으로 대기압, 즉 대략 100 kPa, 또는 1 bar에서 측정된다. 일부 예들에서, P = 0과 P = 100 kPa 사이의 압력 차로 인한 열 전도도의 차는 1 ％미만이다.
일부 예들에서, 포논 또는 열적 전달 델타들이 온도 기울기에 따르기 때문에 가스 온도가 중요할 수도 있다. 일반적으로, 링 냉각 효과 (열 전달) 는 링 냉각 가스와 가스가 냉각하려고 하는 배제 링 사이의 상대적으로 큰 온도 차에 대해 상대적으로 높다. 일부 예들에서, 링 냉각 가스 온도는 스테이션 (예를 들어, QSM의 스테이션) 의 동작 온도와 20 K 사이의 범위이다. 일부 예들에서, 링 냉각 가스는 이 온도 범위의 배제 링으로 공급되거나 지향된다.
배제 링은 스테이션들 사이의 이송 동안, 또는 스테이션에서, QSM과 같은 멀티-스테이션 툴에서 링 냉각 가스에 의해 냉각될 수도 있다. 배제 링의 이송은 제 1 스테이션에 시팅되는 것 (seat), 제 1 스테이션으로부터 언시팅되는 것 (unseat), 및 제 2 스테이션에 시팅되는 것을 포함할 수도 있다.
일부 예들에서, 배제 링은 리프팅 핀들에 의해 언시팅된다. 언시팅은 배제 링으로 하여금 QSM의 스테이션으로부터 스테이션으로 웨이퍼와 같은 기판의 반송 및 인덱싱을 시작하게 할 수도 있다. 기판 또는 배제 링은 보다 고온 스테이션에서 저온 스테이션으로 또는 그 반대로 이동할 때 상당한 정도의 열적 충격을 경험할 수도 있다. 일부 예들에서, 배제 링을 위한 사전 냉각 동작은 제 1 스테이션에 시팅되는 것과 후속하는 스테이션에 리시팅되는 사이의 기간에 제공된다.
일부 예들에서, 배제 링이 리프트 핀들에 의해 지지되는 동안 배제 링의 사전 냉각이 수행된다. 일부 예들에서, 배제 링 (또는 그것에 의해 지지된 기판) 은 리프트 핀들의 중간 위치 또는 중앙 위치에서 지지되는 동안 미리 냉각된다. 배제 링 또는 기판은 링 냉각 가스에 의해 냉각되는 동안 움직이거나 고정될 수도 있다. 일부 예들에서, 기판 또는 배제 링이 핀들에 의해 리프팅되는 동안 (즉, 움직이는 동안) 배제 링 또는 기판이 냉각된다. 일부 예들에서, 리프트 핀들은 링에 의해지지된 기판 또는 배제 링을 위한 (일시적으로) 고정된 냉각 위치를 제공하도록 그의 이동의 단부 또는 중간 위치에 홀딩된다. 링 냉각 가스는 프로세스 챔버로 공급될 수도 있고 또는 기판 또는 배제 링이 일반적으로 리프트 핀들에 의해, 또는 상기 논의된 임의의 특정한 냉각 위치들 또는 배열들에서 지지되는 동안 기판 또는 배제 링으로 지향될 수도 있다. 상기 기술된 예시적인 리프트 핀 방법들은 제 1 스테이션으로부터 배제 링 (즉, 상승하는 링) 을 언시팅하는 리프트 핀들, 그리고 또한 제 2 스테이션 상으로의 링의 하강 동안 배제 링을 낮추거나 지지하도록 동작하는 리프트 핀들에 적용될 수도 있다.
링 냉각 방법들의 일부 예들은 냉각 가스 플로우 방향 및/또는 가스 플로우 레이트의 선택을 포함한다. 링 냉각 가스는 프로세싱 챔버, 예를 들어 프로세싱 챔버 (602) (도 6) 로 공급될 수도 있고, 또는 샤워 헤드에 의해, 예를 들어, 도 6의 샤워 헤드 (604) 에 의해 배제 링 위로부터 내부의 배제 링 또는 기판으로 지향될 수도 있다. 이 예에서, 링 냉각 가스는 링 냉각 동안 하향으로 흐른다. 일부 예들에서, 링 냉각 가스는 프로세싱 챔버로 공급되거나, 기판-지지 어셈블리에 의해, 기판 지지부에 의해 내부의 배제 링 또는 기판으로, 예를 들어 기판-지지 어셈블리 또는 페데스탈 (608) (도 6) 에 의해 배제 링 아래로부터 지향된다. 이 예에서, 링 냉각 가스는 링 냉각 동안 상향으로 흐른다. 일부 예들에서, 링 냉각 가스는 프로세싱 챔버에 공급되고, 또는, 몇몇 상이한 방향들로부터, 예를 들어, 샤워 헤드 및 기판-지지 어셈블리에 의해 (즉, 위 및 아래로부터) 프로세싱 챔버 내의 배제 링 또는 기판으로 지향된다. 일부 예들에서, 칠링된 (chill) 링 냉각 가스가 공급되고, 칠링된 링 냉각 가스는 기판 프로세싱 온도보다 보다 낮은 가스 온도를 갖는다. 이를 위해, 가스 칠러 (chiller), 절연체들, 및 가스 온도 모니터링 시스템이 공급될 수도 있고 기판 프로세싱 툴 또는 챔버 내에 포함될 수도 있다.
도 15는 배제 링을 냉각하는 방법의 프로세스 파라미터들의 표 (1502) 를 포함한다. 파라미터들은 가스 플로우, 페데스탈 갭, 가스 적용 방향, 가스 적용 시간, 및 가스가 적용될 때를 포함한다. 표 (1502) 는 이들 예시적인 파라미터들에 대한 예시적인 값들을 나타낸다. 일부 예들에서, 링 냉각 가스는 0.1 내지 100 sccm (standard cubic centimeters per minute) 범위의 가스 플로우 레이트로 프로세싱 챔버에 공급되거나 배제 링으로 지향된다.
링 냉각 방법들의 일부 예들은 페데스탈 히터 유휴 (idling) 에서 발생할 수 있는 문제들을 해결한다. 페데스탈 히터 유휴는 스테이션, 예를 들어, QSM의 스테이션에서 기판 프로세싱 동안 하나 이상의 가열 단계 및 냉각 단계를 통한 사이클링과 관련된다. 상기 언급된 바와 같이, 페데스탈 (608) 은 내부에 가열 엘리먼트들을 가질 수도 있다. 이들 엘리먼트들은 균일한 기판 프로세싱 온도를 유지하기 위해 페데스탈 온도가 하강할 때 가열된다. 일부 예들에서, 스테이션으로부터 스테이션으로 웨이퍼의 인덱싱 동안 열이 인가될 수도 있다 (또는 경우에 따라 인가되지 않을 수도 있다). 예를 들어, 페데스탈 열은 고온 웨이퍼가 보다 고온의 업스트림 스테이션으로부터 도달할 때 보류될 수도 있고, 또는 웨이퍼가 냉각 스테이션으로부터 수용된다면 페데스탈 열이 인가될 수도 있다.
페데스탈 히터들이 턴온되거나 턴 오프되는 (유휴) 시간의 비율 또는 비는 페데스탈 유휴 값, 또는 PID로 공지된다. 높은 PID를 갖는 것은 온도의 큰 변화를 암시할 수 있기 때문에 이상적이지 않다. 이상적으로 PID는 0이 되어야 한다. 배제 링의 현재 예들, 및 배제 링을 냉각하는 방법들은 10 내지 90 ％ 범위의 감소된 PID 값들을 갖는다.
일부 예들은 웨이퍼 사이클링 주파수에서 발생할 수 있는 문제들을 해결한다. 통상적으로, 기판 프로세스 각각은 인덱싱 주파수와 관련된 실행 시간, 및/또는 입자 레시피 (예를 들어, 새로운 웨이퍼가 90 초 마다 스테이션에 도달하는, 실행 당 90 초의 실행 시간) 를 갖는다. 긴 프로세스 동안, 특히 냉각 기간이 그 시간의 요인이 된다면, 인덱싱 시간은 10 분일 수도 있다. 배제 링들 및 기판들의 냉각을 부스팅할 때, 본 명세서에 기술된 예시적인 냉각 방법들은 인덱싱 시간들을 단축시킬 수 있다. 대안적으로, 목표된 인덱싱 시간이 유지되도록 (예를 들어, 90 초), 본 방법들은 추가된 열의 완화 및 상향 온도 드리프트의 관리를 인에이블한다. 이 완화 및 관리를 통해 보다 짧은 인덱스 시간을 유지할 수 있다. 본 명세서에 기술된 바와 같은 링 냉각 가스의 사용은 보다 높은 스테이션-대-스테이션 온도 차를 처리할 수 있고 보다 짧은 인덱스 시간과 연관된 열 축적을 수용할 수 있다.
필요하다면, 기판들 또는 웨이퍼들은 냉각 위치에 홀딩될 수도 있고 적절한 프로세스 요건들을 충족시키기 위해 주어진 냉각 가스에 소킹될 (soak) 수도 있다. 본 명세서에 기술된 링 냉각 방법들의 예들은 기판 또는 웨이퍼 생성을 매우 최소화한다. 프로세스에 미치는 영향은 거의 없다. 도 16은 본 개시의 냉각 방법 (즉, 추가된 단계) 을 포함하는 기판 프로세스에 의해 생성된 대응하는 금속 막 두께들과 비교하여 종래의 (기준선) 기판 프로세스들에 의해 생성된 금속 막 두께들의 작은 백분율 차이들을 도시하는 표 (1602) 를 포함한다. 도시된 바와 같이, 3 개의 상이한 금속 프로세스들에 의해 생성된 3 개의 상이한 막 두께들과 관련하여 비교 "기준선" 및 "부가된 단계" 결과들이 획득된다.
도 17은 멀티-스테이션 기판 프로세싱 툴에서 배제 링을 냉각하는 방법 (1700) 의 예시적인 동작들을 도시하는 흐름도이다. 방법 (1700) 은 동작 (1702) 에서 배제 링이 스테이션에 위치되는 동안 또는 프로세싱 툴 내 배제 링에 의해 수행된 인덱싱 동작 동안 링 냉각 가스를 배제 링으로 지향시키는 단계를 포함할 수도 있다.
일부 예들에서, (1704) 에서, 인덱싱 동작의 지속 기간은 제 1 스테이션에서의 배제 링의 시팅과 제 2 스테이션에서의 배제 링의 리시팅 사이에서 포괄적으로 연장한다.
일부 예들에서, (1706) 에서, 지속 기간은 제 1 스테이션에서의 배제 링의 시팅과 제 1 스테이션에서의 배제 링의 언시팅 사이에서 포괄적으로 연장한다.
일부 예들에서, 배제 링은 리프트 핀들에 의해 언시팅된다.
일부 예들에서, 방법 (1700) 은 배제 링이 상기 리프트 핀들에 의해 지지되는 동안 링 배제 링으로 냉각 가스를 지향시키는 단계를 더 포함한다.
일부 예들에서, 방법 (1700) 은 배제 링이 리프트 핀들의 중간 위치에서 지지되는 동안 링 냉각 가스를 배제 링으로 지향시키는 단계를 더 포함한다.
일부 예들에서, 링 냉각 가스는 수소, 질소, 산소, 헬륨, 네온, 아르곤, 크립톤, 및 크세논을 포함하는 가스들의 그룹 중 적어도 하나를 포함한다.
일부 예들에서, 링 냉각 가스는 수소를 포함한다.
일부 예들에서, 링 냉각 가스는 0.005 W/mK 이상인 열 전도도를 갖는다.
일부 예들에서, 링 냉각 가스는 칠링된 링 냉각 가스이고, 칠링된 링 냉각 가스는 기판 프로세싱 온도보다 보다 낮은 가스 온도를 갖는다.
도 12는 본 명세서에 기술된 하나 이상의 예시적인 프로세스 실시 예들이 구현될 수도 있고 또는 제어될 수도 있는 시스템 제어기 (1200) 의 일 예를 예시하는 블록도이다. 대안적인 실시 예들에서, 시스템 제어기 (1200) 는 독립 (standalone) 디바이스로서 동작할 수도 있거나, 다른 머신들에 연결될 (예를 들어, 네트워킹될) 수도 있다. 네트워킹된 배치 (deployment) 에서, 시스템 제어기 (1200) 는 서버-클라이언트 네트워크 환경들에서 서버 머신, 클라이언트 머신 또는 두 가지 머신 모두로서 동작할 수도 있다. 일 예에서, 시스템 제어기 (1200) 는 P2P (peer-to-peer) (또는 다른 분산된) 네트워크 환경의 피어 (peer) 머신으로 작용할 수도 있다. 또한, 단일 시스템 제어기 (1200) 만이 예시되지만, 용어 "머신" (제어기) 은 본 명세서에 논의된, 클라우드 컴퓨팅, 서비스형 소프트웨어 (software as a service; SaaS) 또는 다른 컴퓨터 클러스터 구성들 (computer cluster configurations) 과 같은 방법론들 중 임의의 하나 이상을 수행하기 위해 인스트럭션들의 세트 (또는 복수의 세트들) 를 개별적으로 또는 공동으로 실행하는 머신들 (제어기들) 의 임의의 집합을 포함하는 것으로 이해되어야 한다. 일부 예들에서, 그리고 도 12을 참조하여, 비일시적인 머신 판독 가능 매체는 시스템 제어기 (1200) 에 의해 판독될 때, 제어기로 하여금 적어도 상기 요약된 비제한적인 예시적인 동작들을 포함하는 방법들의 동작들을 제어하게 하는 인스트럭션들 (1226) 을 포함한다.
본 명세서에 기술된 바와 같이, 예들은, 로직, 다수의 컴포넌트들 또는 메커니즘들을 포함할 수도 있고, 또는 이에 의해 동작할 수도 있다. 회로망 (circuitry) 은 하드웨어 (예를 들어, 단순 회로들, 게이트들, 로직, 등) 를 포함하는 유형 개체들 (tangible entities) 로 구현된 회로들의 집합이다. 회로망 부재 (circuitry membership) 는 시간 및 기본적인 하드웨어 변동성에 따라 유연할 수도 있다. 회로망들은 동작할 때 단독으로 또는 조합하여, 지정된 동작들을 수행할 수도 있는 부재들을 포함한다. 일 예에서, 회로망의 하드웨어는 (예를 들어, 하드웨어에 내장된 (hardwire)) 특정한 동작을 수행하기 위해 변경할 수 없게 설계될 수도 있다. 일 예에서, 회로망의 하드웨어는 특정한 동작의 인스트럭션들을 인코딩하기 위해 물리적으로 (예를 들어, 자기적으로, 전기적으로, 불변의 질량 입자들의 이동 가능한 배치에 의해, 등) 수정된 컴퓨터-판독 가능 매체를 포함하는, 가변적으로 연결된 물리적 컴포넌트들 (예를 들어, 실행 유닛들, 트랜지스터들, 단순한 회로들, 등) 을 포함할 수도 있다. 물리적 컴포넌트들의 연결에서, 하드웨어 구성요소의 기본적인 전기적 특성들이 (예를 들어, 절연체로부터 도체로 또는 반대로) 변화된다. 인스트럭션들은 동작 중일 때 임베딩된 (embed) 하드웨어 (예를 들어, 실행 유닛들 또는 로딩 메커니즘) 로 하여금 특정 동작의 일부들을 수행하기 위해 가변 연결부들을 통해 하드웨어 내에 회로망의 부재들을 생성하게 한다. 따라서, 컴퓨터 판독 가능 매체는 디바이스가 동작 중일 때 회로망의 다른 컴포넌트들에 통신 가능하게 (communicatively) 커플링된다. 일 예에서, 임의의 물리적 컴포넌트들은 2 이상의 회로망의 2 이상의 부재에서 사용될 수도 있다. 예를 들어, 동작 하에, 실행 유닛들은 일 시점에서 제 1 회로망의 제 1 회로에서 사용될 수도 있고, 상이한 시점에 제 1 회로망의 제 2 회로, 또는 제 2 회로망의 제 3 회로에 의해 재사용될 수도 있다.
머신 (예를 들어, 컴퓨터 시스템) 시스템 제어기 (1200) 는 일부 또는 전부가 인터링크 (1208) (예를 들어, 버스) 를 통해 서로 통신할 수도 있는 하드웨어 프로세서 (1202) (예를 들어, CPU (central processing unit), 하드웨어 프로세서 코어, 또는 이들의 임의의 조합), GPU (graphics processing unit) (1232), 메인 메모리 (1204), 및 정적 메모리 (1206) 를 포함 할 수도 있다. 시스템 제어기 (1200) 는 디스플레이 디바이스 (1210), 영숫자 입력 디바이스 (1212) (예를 들어, 키보드) 및 사용자 인터페이스 (UI) 내비게이션 디바이스 (1214) (예를 들어, 마우스 또는 다른 사용자 인터페이스) 를 더 포함할 수도 있다. 일 예에서, 디스플레이 디바이스 (1210), 영숫자 입력 디바이스 (1212) 및 UI 내비게이션 디바이스 (1214) 는 터치 스크린 디스플레이일 수도 있다. 시스템 제어기 (1200) 는 대용량 저장 디바이스 (예를 들어, 드라이브 유닛) (1216), 신호 생성 디바이스 (1220) (예를 들어, 스피커), 네트워크 인터페이스 디바이스 (1222) 및 GPS (global positioning system) 센서, 나침반, 가속도계, 또는 또 다른 센서와 같은, 하나 이상의 센서들 (1230) 을 부가적으로 포함할 수도 있다. 시스템 제어기 (1200) 는 하나 이상의 주변 디바이스들 (예를 들어, 프린터, 카드 리더기, 등) 과 통신하거나 제어하도록 직렬 (예를 들어, USB (Universal Serial Bus)), 병렬, 또는 다른 유선 또는 무선 (예를 들어, 적외선 (IR), NFC (Near Field Communication), 등) 연결과 같은, 출력부 (1218) 를 포함할 수도 있다.
대용량 저장 디바이스 (1216) 는 본 명세서에 기술된 기법들 또는 기능들 중 임의의 하나 이상에 의해 구현되거나 활용되는, 데이터 구조들 또는 인스트럭션들 (1226) (예를 들어, 소프트웨어) 의 하나 이상의 세트들이 저장되는 머신 판독 가능 매체 (1224) 를 포함할 수도 있다. 인스트럭션들 (1226) 은 또한 도시된 바와 같이 시스템 제어기 (1200) 에 의한 인스트럭션들의 실행 동안 메인 메모리 (1204) 내에, 정적 메모리 (1206) 내에, 하드웨어 프로세서 (1202) 내에, 또는 GPU (1232) 내에 완전히 또는 적어도 부분적으로 존재할 수도 있다. 일 예에서, 하드웨어 프로세서 (1202), GPU (1232), 메인 메모리 (1204), 정적 메모리 (1206), 또는 대용량 저장 디바이스 (1206) 중 하나 또는 임의의 조합은 머신-판독가능 매체 (1224) 를 구성할 수도 있다.
머신 판독 가능 매체 (1224) 가 단일 매체로 예시되었지만, 용어 "머신 판독 가능 매체"는 하나 이상의 인스트럭션들 (1226) 을 저장하도록 구성된 단일 매체 또는 복수의 매체들 (예를 들어, 중앙 집중되거나 분산된 데이터베이스 및/또는 연관된 캐시들과 서버들) 를 포함할 수도 있다.
용어 "머신-판독 가능 매체"는 시스템 제어기 (1200) 에 의한 실행을 위해 인스트럭션들 (1226) 을 저장, 인코딩, 또는 전달할 수 있고, 시스템 제어기 (1200) 로 하여금 본 개시의 기법들 중 임의의 하나 이상을 수행하게 하거나, 이러한 인스트럭션들 (1226) 에 의해 사용된 또는 이와 연관된 데이터 구조들을 저장, 인코딩, 또는 전달할 수 있는, 임의의 매체를 포함할 수도 있다. 비제한적인 머신-판독 가능 매체 예들은 고체 상태 메모리들 및 광학 매체 및 자기 매체를 포함할 수도 있다. 일 예에서, 대용량 머신-판독가능 매체는 불변 (예를 들어, 정지 (rest)) 질량을 갖는 복수의 입자들을 갖는 머신-판독가능 매체 (1224) 를 포함한다. 따라서, 대용량 머신 판독가능 매체는 일시적인 전파 신호들이 아니다. 대용량 머신-판독 가능 매체의 특정한 예들은 반도체 메모리 디바이스들 (예를 들어, EPROM (electrically programmable read-only memory), EEPROM (electrically erasable programmable read-only memory)) 및 플래시 메모리 디바이스들; 내부 하드 디스크들 및 이동식 디스크들과 같은 자기 디스크들; 자기-광학 디스크들; 및 CD-ROM 및 DVD-ROM 디스크들과 같은, 비휘발성 메모리를 포함할 수도 있다. 인스트럭션들 (1226) 은 또한 네트워크 인터페이스 디바이스 (1222) 를 통해 송신 매체를 사용하여 통신 네트워크 (1228) 를 거쳐 송신되거나 수신될 수도 있다.
예들이 구체적인 예시적인 실시 예들 또는 방법들을 참조하여 기술되었지만, 다양한 수정들 및 변화들이 보다 넓은 범위의 본 실시 예들로부터 벗어나지 않고 이들 실시 예들로 이루어질 수도 있다는 것이 자명할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다 예시로서 간주된다. 이의 일부를 형성하는 첨부 도면들은 제한이 아닌 예시로서, 주제가 실시될 수도 있는 특정한 실시 예들을 도시한다. 예시된 실시 예들은 당업자들로 하여금 본 명세서에 개시된 교시들을 실시하게 하도록 충분히 상세히 기술된다. 다른 실시 예들은 구조 및 논리적 대용물들 및 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수도 있도록, 이로부터 활용되고 도출될 수도 있다. 따라서, 이 상세한 기술은 따라서 제한하는 의미로 생각되지 않고, 다양한 실시 예들의 범위는 첨부된 청구항들로 인정되는 등가물들의 전체 범위와 함께, 첨부된 청구항들에 의해서만 규정된다.
본 발명의 주제의 이러한 실시 예들은, 단순히 편의성을 위해 그리고 임의의 단일 발명 또는 실제로 2 개 이상이 개시된다면 발명의 개념으로 본 출원의 범위를 자의적으로 제한하는 것을 의도하지 않고, 용어 "발명"으로 개별적으로 그리고/또는 집합적으로 참조될 수도 있다.　따라서, 특정한 실시 예들이 본 명세서에 예시되고 기술되었지만, 동일한 목적을 달성하도록 계산된 임의의 구성이 도시된 특정한 실시 예들을 대체할 수도 있다는 것이 인식되어야 한다. 본 개시는 다양한 실시 예들의 임의의 그리고 모든 변형들 또는 적응들을 커버하도록 의도된다. 상기 실시 예들 및 본 명세서에 구체적으로 기술되지 않은 다른 실시 예들의 조합들이, 상기 기술을 검토하면 당업자들에게 자명할 것이다.

Claims (20)

  1. 프로세싱 챔버 내에서 기판 지지 어셈블리 상에 기판을 위치시키기 위한 배제 링에 있어서, 상기 배제 링은,
    프로세싱 챔버 내에서 기판의 에지를 커버하는 내측 에지 부분; 및
    상기 프로세싱 챔버 내의 기판 지지 어셈블리 상에서 배제 링을 지지하기 위한 외측 에지 부분으로서, 상기 외측 에지 부분은 상기 배제 링의 외측 에지를 포함하는, 상기 외측 에지 부분을 포함하고;
    상기 배제 링의 상기 내측 에지 부분과 상기 외측 에지 사이의 분리 존은 상기 배제 링의 하부면에 언더컷을 (undercut) 포함하는, 기판을 위치시키기 위한 배제 링.
  2. 제 1 항에 있어서,
    상기 언더컷은 상기 기판의 상기 외측 에지로부터 상기 내측 에지 부분을 적어도 부분적으로 열적으로 격리하는, 기판을 위치시키기 위한 배제 링.
  3. 제 1 항에 있어서,
    상기 기판이 상기 기판 지지 어셈블리 상에 배치될 (place) 때, 상기 언더컷의 벽은 상기 기판 지지 어셈블리로부터 떨어져 있는, 기판을 위치시키기 위한 배제 링.
  4. 제 1 항에 있어서,
    상기 언더컷은 상기 배제 링 둘레에 적어도 부분적으로 원주 방향으로 연장하는 홈 (groove) 을 포함하는, 기판을 위치시키기 위한 배제 링.
  5. 제 4 항에 있어서,
    상기 홈은 상기 배제 링 둘레에서 상기 원주 방향으로 연속적인, 기판을 위치시키기 위한 배제 링.
  6. 제 4 항에 있어서,
    상기 홈은 상기 배제 링 둘레에서 상기 원주 방향으로 불연속적인, 기판을 위치시키기 위한 배제 링.
  7. 제 1 항에 있어서,
    상기 언더컷은 하나 이상의 지지 형성물들에 인접하게 배치되고, 상기 하나 이상의 지지 형성물들은 상기 기판이 상기 기판 지지 어셈블리 상에 배치될 (dispose) 때 상기 기판 지지 어셈블리와 콘택트하는, 기판을 위치시키기 위한 배제 링.
  8. 제 7 항에 있어서,
    상기 하나 이상의 지지 형성물들은 상기 언더컷의 상부 벽을 규정하는 열적 브리지에 연결되는, 기판을 위치시키기 위한 배제 링.
  9. 제 1 항에 있어서,
    상기 언더컷의 폭은 상기 배제 링의 상기 내측 에지와 상기 외측 에지 사이에서 연장하는, 기판을 위치시키기 위한 배제 링.
  10. 제 1 항에 있어서,
    상기 언더컷은 제 1 언더컷이고; 그리고
    상기 배제 링은 사용 시 상기 배제 링을 조작하기 위한 적어도 하나의 이어 (ear) 를 더 포함하고, 상기 적어도 하나의 이어의 일부는 상기 적어도 하나의 이어의 하부 표면에 제 2 언더컷을 포함하는, 기판을 위치시키기 위한 배제 링.
  11. 멀티-스테이션 기판 프로세싱 툴에서 배제 링을 냉각하는 방법에 있어서,
    배제 링이 스테이션에 위치되는 동안 또는 기판 프로세싱 툴 내 상기 배제 링에 의해 수행된 인덱싱 동작 동안 링 냉각 가스를 상기 배제 링으로 지향시키는 단계를 포함하는, 배제 링을 냉각하는 방법.
  12. 제 11 항에 있어서,
    상기 인덱싱 동작의 지속 기간은 제 1 스테이션에서 상기 배제 링의 시팅 (seating) 과 제 2 스테이션에서 상기 배제 링의 리시팅 (reseating) 사이에서 포괄적으로 연장하는, 배제 링을 냉각하는 방법.
  13. 제 12 항에 있어서,
    상기 지속 기간은 상기 제 1 스테이션에서 상기 배제 링의 상기 시팅과 상기 제 1 스테이션에서 상기 배제 링의 언시팅 (unseating) 사이에서 포괄적으로 연장하는, 배제 링을 냉각하는 방법.
  14. 제 11 항에 있어서,
    상기 배제 링은 리프트 핀들에 의해 언시팅되는, 배제 링을 냉각하는 방법.
  15. 제 14 항에 있어서,
    상기 배제 링이 상기 리프트 핀들에 의해 지지되는 동안 상기 링 냉각 가스를 상기 배제 링으로 지향시키는 단계를 더 포함하는, 배제 링을 냉각하는 방법.
  16. 제 15 항에 있어서,
    상기 배제 링이 상기 리프트 핀들의 중간 위치에서 지지되는 동안 상기 링 냉각 가스를 상기 배제 링으로 지향시키는 단계를 더 포함하는, 배제 링을 냉각하는 방법.
  17. 제 11 항에 있어서,
    상기 링 냉각 가스는 수소, 질소, 산소, 헬륨, 네온, 아르곤, 크립톤, 및 크세논을 포함하는 가스들의 그룹 중 적어도 하나를 포함하는, 배제 링을 냉각하는 방법.
  18. 프로세싱 챔버 내에서 기판 지지 어셈블리 상에 기판을 위치시키기 위한 배제 링에 있어서,
    프로세싱 챔버 내에서 기판의 에지를 커버하는 내측 에지 부분; 및
    상기 프로세싱 챔버 내에서 기판 지지 어셈블리 상에 배제 링을 지지하기 위한 외측 에지 부분을 포함하고;
    상기 배제 링의 상기 내측 에지 부분과 상기 외측 에지 사이의 분리 존은 상기 배제 링의 하부면에 언더컷을 포함하고, 그리고 상기 언더컷은 상기 기판의 상기 외측 에지로부터 상기 내측 에지 부분을 적어도 부분적으로 열적으로 격리하는, 기판을 위치시키기 위한 배제 링.
  19. 제 18 항에 있어서,
    상기 기판이 상기 기판 지지 어셈블리 상에 배치될 때, 상기 언더컷의 벽은 상기 기판 지지 어셈블리로부터 떨어져 있는, 기판을 위치시키기 위한 배제 링.
  20. 제 18 항에 있어서,
    상기 언더컷은 상기 배제 링 둘레에 적어도 부분적으로 원주 방향으로 연장하는 홈을 포함하는, 기판을 위치시키기 위한 배제 링.
KR1020227044600A 2020-07-15 2021-07-13 기판 프로세싱을 위한 배제 링 KR20230038656A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN202031030200 2020-07-15
IN202031030200 2020-07-15
IN202131008257 2021-02-26
IN202131008257 2021-02-26
PCT/US2021/041454 WO2022015745A1 (en) 2020-07-15 2021-07-13 Exclusion ring for substrate processing

Publications (1)

Publication Number Publication Date
KR20230038656A true KR20230038656A (ko) 2023-03-21

Family

ID=79554260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227044600A KR20230038656A (ko) 2020-07-15 2021-07-13 기판 프로세싱을 위한 배제 링

Country Status (5)

Country Link
US (1) US20230260814A1 (ko)
KR (1) KR20230038656A (ko)
CN (1) CN115698376A (ko)
TW (1) TW202218011A (ko)
WO (1) WO2022015745A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6168668B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Shadow ring and guide for supporting the shadow ring in a chamber
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9966248B2 (en) * 2015-01-05 2018-05-08 Toshiba Memory Corporation Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP6424700B2 (ja) * 2015-03-26 2018-11-21 住友大阪セメント株式会社 静電チャック装置
KR102332189B1 (ko) * 2017-09-18 2021-12-02 매슨 테크놀로지 인크 플라즈마 처리 장치를 위한 냉각된 포커스 링

Also Published As

Publication number Publication date
CN115698376A (zh) 2023-02-03
TW202218011A (zh) 2022-05-01
WO2022015745A1 (en) 2022-01-20
US20230260814A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US9617640B2 (en) Apparatus and methods for injector to substrate gap control
KR101924488B1 (ko) 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버
TWI713471B (zh) 用於對經由其中而運送的半導體基板進行熱控制的緩衝站與半導體基板的運送方法
JP7373022B2 (ja) 開放空間均圧化通路および側方閉じ込めを備えた平坦な基板縁部接触部
KR20190132236A (ko) 기판 처리 방법 및 기판 처리 장치
KR20160001685A (ko) 유전체 물질들의 화학적 에칭을 위한 챔버 장치
US20150113826A1 (en) Substrate placing table and substrate processing apparatus
TW202114095A (zh) 多站半導體處理中的可獨立調整流路傳導性
CN105448768A (zh) 半导体加工设备
US20210265144A1 (en) Temperature-tuned substrate support for substrate processing systems
KR20230038656A (ko) 기판 프로세싱을 위한 배제 링
TWI788397B (zh) 晶圓傳送裝置、晶圓處理系統以及方法
US20200243354A1 (en) Temperature-controllable process chambers, electronic device processing systems, and manufacturing methods
JP5333804B2 (ja) 成膜装置および成膜方法
JP2011187543A (ja) 基板処理装置および半導体装置の製造方法
TW201820386A (zh) 鍺與矽化鍺奈米線裝置之形成方法
JP2022553302A (ja) モノリス異方性基板支持体
JP2012174764A (ja) 基板処理装置及び半導体装置の製造方法
JP2014116356A (ja) 半導体製造方法及び半導体製造装置
JP2011204945A (ja) 基板処理装置および半導体装置の製造方法
JP2011204735A (ja) 基板処理装置および半導体装置の製造方法
CN113924635B (zh) 用于均匀度调整的喷头插件
US10325789B2 (en) High productivity soak anneal system
CN112352304A (zh) 处理基板的方法、处理装置以及处理系统
JP2015026701A (ja) ロードロック室

Legal Events

Date Code Title Description
A201 Request for examination