TW201527950A - 包含異質多核心處理器的電子系統及其操作方法 - Google Patents

包含異質多核心處理器的電子系統及其操作方法 Download PDF

Info

Publication number
TW201527950A
TW201527950A TW103135430A TW103135430A TW201527950A TW 201527950 A TW201527950 A TW 201527950A TW 103135430 A TW103135430 A TW 103135430A TW 103135430 A TW103135430 A TW 103135430A TW 201527950 A TW201527950 A TW 201527950A
Authority
TW
Taiwan
Prior art keywords
core
small
load
current
dynamic voltage
Prior art date
Application number
TW103135430A
Other languages
English (en)
Other versions
TWI675289B (zh
Inventor
Min-Seon Ahn
Ki-Soo Yu
Jae-Choon Kim
Chi-Gwan Oh
Myung-Kyoon Yim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201527950A publication Critical patent/TW201527950A/zh
Application granted granted Critical
Publication of TWI675289B publication Critical patent/TWI675289B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

提供一種操作包含異質多核心處理器的電子系統的方法。所述方法包含：量測大(高效能)核心的溫度及/或工作負載；以及回應於所述大核心的所述所量測的溫度及工作負載而將當前核心負載自所述大核心切換至小(低功率)核心。

Description

包含異質多核心處理器的電子系統及其操作方法 【相關申請案的交叉參考】
本申請案主張2013年10月31日申請的韓國專利申請案第10-2013-0131589號的優先權，所述專利申請案的全部揭露內容以引用的方式併入本文中。
本發明概念是關於包含低功率核心以及高效能核心的電子系統及其操作方法。
為了選擇性地以相對高的電力消耗提供高速效能且以相對低的電力消耗提供低速效能，某些行動應用處理器包含獨立的「高效能」與「低效能」處理「核心」。此等不同地組態的核心提供不同系統效能能力、益處以及限制，且通常整合於單一晶片中。當然，高效能核心不僅消耗較多電力，而且產生較多熱。相比而言，低功率核心消耗較少電力且產生較少熱，但此等優點是以較 慢(或較少)處理能力為代價的。
當置於多核心中央處理單元(central processing unit,CPU)上的計算「負載」在低功率核心的操作期間提高至第一臨限值時，CPU可將負載的執行自低功率核心切換至高效能核心以便及時地完成形成負載的任務的集合。類似地，當置於CPU上的負載降低至第二臨限值以下時，負載的執行可自高效能核心切換至低功率核心以便節省電力。
根據本發明概念的一些實施例，提供一種操作電子系統的方法，所述電子系統包含異質多核心處理器，所述異質多核心處理器包含大核心以及小核心。所述方法包含：量測所述大核心的溫度且判定與所述大核心相關聯的當前核心負載；以及回應於所述所量測的溫度以及所述所判定的當前核心負載而將所述大核心的當前核心負載切換至所述小核心，所述大核心是相對高效能/高電力消耗的核心，且所述小核心是相對低效能/低電力消耗的核心。
所述大核心動態地映射至所述小核心以形成核心對，且將所述當前核心負載自所述大核心切換至所述小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述核心對中的所述大核心以及所述小核心中的一者。
所述大核心靜態地映射至所述小核心以形成核心對，且 將所述當前核心負載自所述大核心切換至所述小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述核心對中的所述大核心以及所述小核心中的一者。
所述將所述當前核心負載自所述大核心切換至所述小核心可包含：當所述大核心的所述所量測的溫度達到第一溫度臨限值時，將構成所述當前核心負載的至少一個任務重新指派至所述小核心以加以執行；以及對所述大核心執行時脈閘控以及電源閘控中的至少一者。
所述至少一個任務的所述重新指派可包含將儲存所述大核心的所述當前核心負載的剩餘任務的工作佇列遷移至所述小核心。
所述將所述大核心的所述工作佇列遷移至所述小核心可包含將所述大核心的正常動態電壓與頻率縮放(dynamic voltage and frequency scaling,DVFS)表的使用調換為僅界定所述小核心的效能範圍的經節流DVFS表的使用。
所述正常DVFS以及所述經節流DVFS表就界定所述小核心的各別效能範圍而言彼此不同。
所述異質多核心處理器可包含多個大核心，且所述正常DVFS表以及所述經節流DVFS表根據所述多個大核心中的所啟動的大核心的數目而不同。
所述方法可更包含當所述大核心的所述所量測的溫度降低至低於所述第一溫度臨限值的第二溫度臨限值以下時，將所述 小核心的所述工作佇列遷移回所述大核心。
所述大核心的所述溫度的所述量測是使用與所述大核心整合的溫度感測器而執行。
根據本發明概念的其他實施例，提供一種操作電子系統的方法，所述電子系統包含異質多核心處理器，所述異質多核心處理器包括包含第一大核心以及實體上鄰近於所述第一大核心而安置的第二大核心的第一大核心叢集，以及包含第一小核心以及第二小核心的小核心叢集，其中所述第一大核心以及所述第二大核心分別為高效能/高電力消耗的核心，且所述第一小核心以及所述第二小核心分別為低效能/低電力消耗的核心。所述方法包含：使用溫度感測器來量測所述第一大核心的溫度；當所述第一大核心的所述所量測的溫度超過第一溫度臨限值時，將來自指派給所述第一大核心的第一當前核心負載的至少一個任務切換至所述第一小核心；以及當所述第一大核心的所述所量測的溫度超過高於所述第一溫度臨限值的第二溫度臨限值時，將來自指派給所述第二大核心的第二當前核心負載的至少一個任務切換至所述第二小核心。
所述方法可更包含：將所述第一大核心映射至所述第一小核心上以形成第一核心對，以及將所述第二大核心映射至所述第二小核心上以形成第二核心對，其中所述將來自所述第一當前核心負載的所述至少一個任務切換至所述第一小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述第一核心對中的所 述第一大核心以及所述第一小核心中的一者，且所述將來自所述第二當前核心負載的所述至少一個任務切換至所述第二小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述第二核心對中的所述第二大核心以及所述第二小核心中的一者。
所述方法可更包含對所述第一大核心以及所述第二大核心中的至少一者執行時脈閘控以及電源閘控中的至少一者，直至所述第一大核心的所述所量測的溫度降低至小於所述第一溫度臨限值的第三溫度臨限值以下為止。
所述將來自所述第一當前核心負載的所述至少一個任務切換至所述第一小核心可包含將儲存所述第一大核心的所述第一當前核心負載的剩餘任務的第一工作佇列遷移至所述第一小核心，且所述將來自所述第二當前核心負載的所述至少一個任務切換至所述第二小核心可包含將儲存所述第二大核心的所述第二當前核心負載的剩餘任務的第二工作佇列遷移至所述第二小核心。
所述將所述第一大核心的所述第一工作佇列遷移至所述第一小核心可包含將所述第一大核心的第一正常動態電壓與頻率縮放(DVFS)表的使用調換為僅界定所述第一小核心的效能範圍的第一經節流DVFS表的使用，且所述將所述第二大核心的所述第二工作佇列遷移至所述第二小核心可包含將所述第二大核心的第二DVFS表的使用調換為僅界定所述第二小核心的效能範圍的第二經節流DVFS表的使用。
所述第一正常DVFS表以及所述第一經節流DVFS表就 界定所述第一小核心的各別效能範圍而言彼此不同，且所述第二正常DVFS表以及所述第二經節流DVFS表就界定所述第二小核心的各別效能範圍而言彼此不同。
所述第一正常DVFS表及所述第二正常DVFS表以及所述第一經節流DVFS表及所述第二經節流DVFS表根據所述異質多核心處理器中的多個大核心中的所啟動的大核心的數目而變化。
所述方法可更包含：當所述第一大核心的所述所量測的溫度降低至第三溫度臨限值以下時，將所述第一當前核心負載自所述第一小核心切換回所述第一大核心；以及當所述第一大核心的所述所量測的溫度降低至第四溫度以下時，將所述第二當前核心負載自所述第二小核心切換回所述第二大核心。
根據本發明概念的其他實施例，提供一種電子系統，包含：異質多核心處理器，包含核心對，所述核心對包含以高電力消耗提供高效能的第一類型核心以及相對於所述第一類型核心以低電力消耗提供低效能的第二類型核心；以及內核，經組態以回應於所述第一類型核心的所量測的溫度而將不同動態電壓與頻率縮放(DVFS)表應用於所述核心對。
所述內核經組態以只要所述第一類型核心的所述所量測的溫度保持小於或等於第一溫度臨限值，便將正常DVFS表應用於所述核心對，且所述內核經進一步組態以在所述第一類型核心的所述所量測的溫度超過所述第一溫度臨限值時，將經節流DVFS 表應用於所述核心對。
1‧‧‧電子系統
10‧‧‧系統晶片(SoC)
20‧‧‧顯示裝置
30‧‧‧外部記憶體
40‧‧‧電源管理積體電路(PMIC)
100‧‧‧中央處理單元(CPU)
110‧‧‧唯讀記憶體(ROM)
120‧‧‧隨機存取記憶體(RAM)
130‧‧‧計時器
140‧‧‧顯示控制器
150‧‧‧圖形處理單元(GPU)
160‧‧‧記憶體控制器
170‧‧‧時脈管理單元(CMU)
180‧‧‧匯流排
210‧‧‧快取同調互連(CCI)
220‧‧‧大叢集
221‧‧‧大核心
221-1~221-4、221-N‧‧‧大核心
221-1TS、221-2TS、221-3TS、221-4TS‧‧‧溫度感測器
225‧‧‧第一快取記憶體
230‧‧‧小叢集
231‧‧‧小核心
231-1~231-4、231-M‧‧‧小核心
235‧‧‧第二快取記憶體
300‧‧‧切換器
301‧‧‧內核
910‧‧‧電源
920‧‧‧儲存器
930‧‧‧記憶體
940‧‧‧I/O埠
950‧‧‧擴充卡
960‧‧‧網路裝置
970‧‧‧顯示器
980‧‧‧相機模組
E1~E3、EX、EX(X+1)、EX(X+2)、E(X+Y)‧‧‧組合
P‧‧‧參考效能
S11、S13、S15、S21、S23、S25、S31、S33、S41、S43、S45、S47、S49‧‧‧操作
參看附圖，考慮到本發明概念的某些例示性實施例，本發明概念的以上及其他特徵及優點將變得更顯而易見。
圖1為根據本發明概念的實施例的電子系統的方塊圖。
圖2為在一個實例中進一步說明圖1的中央處理單元(CPU)100的方塊圖。
圖3為說明可由圖2的CPU執行的「內核內(in-kernel)」切換操作的概念圖。
圖4為在一個實例中進一步說明圖2的切換器300的方塊圖。
圖5為在一個實例中說明根據本發明概念的某些實施例的圖2的CPU的操作的概念圖。
圖6為說明可應用於核心對的例示性動態電壓與頻率縮放(DVFS)策略的概念圖。
圖7A為說明核心對根據可由本發明概念的某些實施例使用的DVFS策略而提供效能的範圍的概念圖。
圖7B為說明由圖7A的核心對展現的效能與功率關係的曲線圖。
圖7C為說明根據本發明概念的某些實施例的核心對的對比效能與功率關係的曲線圖。
圖8為概括自正常DVFS表變換為經節流DVFS表的方法的 流程圖。
圖9為概括自經節流DVFS表變換為正常DVFS表的方法的流程圖。
圖10及圖11為概括根據本發明概念的各種實施例的某些CPU操作的各別流程圖。
圖12為根據本發明概念的實施例的包含系統晶片(System-on-Chip,SoC)的電子系統的方塊圖。
現將參看附圖來另外詳細描述本發明概念的某些實施例。然而，本發明概念可按照許多不同形式來體現且不應解釋為僅限於所說明的實施例。實情為，提供此等實施例，以使得本揭露將為全面且完整的，且將向熟習此項技術者完全傳達本發明概念的範疇。遍及書面描述及附圖，相似參考數字及標記用於表示相似或類似元件。
應理解，當一元件被稱為「連接至」或「耦接至」另一元件時，所述元件可直接連接至或耦接至所述另一元件，或可存在介入元件。相比而言，當一元件被稱為「直接連接至」或「直接耦接至」另一元件時，不存在介入元件。如本文中所使用，術語「及/或」包含相關聯的所列出項目中的一或多者的任何以及所有組合且可縮寫為「/」。
應理解，儘管本文中可使用術語「第一」、「第二」等來 描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於區分一個元件與另一元件。舉例而言，第一信號可稱為第二信號，且類似地，第二信號可稱為第一信號，而不偏離本揭露的教示。
如本文中所使用，單數形式「一個」以及「該」意欲亦包含複數形式，除非上下文另有清楚指示。應進一步理解，術語「包括」或「包含」在用於本說明書中時指定所敍述的特徵、區域、整體、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
除非另有定義，否則本文中所使用的所有術語(包含技術以及科學術語)具有與一般熟習本發明概念所屬技術者通常所理解者相同的含義。應進一步理解，術語(諸如，常用辭典中所定義的術語)應被解釋為具有與其在相關技術及/或本申請案的背景中的含義一致的含義，且不應以理想化或過度正式的意義來解釋，除非本文中明確地如此定義。
圖1為說明根據本發明概念的實施例的電子系統1的方塊圖。參看圖1，電子系統1可實施為手持型裝置，諸如，行動電話、智慧型電話、平板型個人電腦(personal computer,PC)、個人數位助理(personal digital assistant,PDA)、企業數位助理(enterprise digital assistant,EDA)、數位靜態相機、數位視訊相機、攜帶型多媒體播放器(portable multimedia player,PMP)、個 人導航裝置或攜帶型導航裝置(personal navigation device或portable navigation device,PND)、手持型遊戲控制台(handheld game console)或電子書(e-book)。電子系統1可包含系統晶片(System-on-Chip,SoC)10、外部記憶體30以及顯示裝置20。
SoC 10可包含中央處理單元(CPU)100、唯讀記憶體(read-only memory,ROM)110、隨機存取記憶體(random access memory,RAM)120、計時器130、顯示控制器140、圖形處理單元(graphics processing unit,GPU)150、記憶體控制器160、時脈管理單元(clock management unit,CMU)170以及匯流排180。熟習此項技術者應瞭解，SoC 10將包含其他元件。
電子系統1亦包含電源管理積體電路(power management integrated circuit,PMIC)40。在本發明概念的某些實施例中，PMIC 40可實施於SoC 10之外。或者，SoC 10可包含能夠關於PMIC 40而實施本文所述的功能性的電源管理單元(power management unit,PMU)。
CPU 100(或交替使用的術語「處理器」)可用於執行與相關聯的資料一起(例如)自外部記憶體30接收的命令、指令以及程式。舉例而言，CPU 100可根據(例如)由CMU 170提供的操作時脈信號關於相關聯的資料而執行某些程式。
在下文的所說明的實施例中，CPU 100被呈現為包含多個異質核心。在此上下文中，術語「異質」不意謂多核心CPU中的所有核心為不同類型。實際上，此術語指示由多核心CPU提供 的核心中的至少兩個(2個)的類型及/或組態充分不同，以便展現顯著不同的計算速度及/或電力消耗要求。因此，CPU 100可被理解為在電子系統1內作為單一計算組件操作的「多核心處理器」，其中兩個或兩個核心獨立地充當獨立但協調的處理器，其能夠接收、解譯以及執行程式命令、指令、程式碼等(下文在其所有可能變化中單獨稱為或統稱為「程式指令」)。
因此，程式指令以及相關聯的資料可儲存於ROM 110、RAM 120及/或外部記憶體30中且可(例如)在程式執行期間載入至相關聯於CPU 100的執行記憶體(未圖示)。舉例而言，在本發明概念的某些實施例中，ROM 110可用於使用非揮發性記憶體來儲存程式指令及/或相關聯的資料。因此，ROM 110可實施為可抹除可程式化唯讀記憶體(erasable programmable ROM,EPROM)或電可抹除可程式化唯讀記憶體(electrically erasable programmable ROM,EEPROM)，諸如，快閃記憶體。
RAM 120可用於使用揮發性記憶體來暫時儲存程式指令及/或相關聯的資料。因此，儲存於ROM 110或外部記憶體30中的程式指令及/或相關聯的資料可在CPU 100的控制下或回應於自ROM 110擷取的開機碼的執行而暫時儲存於RAM 120中。因此，RAM 120可實施為動態隨機存取記憶體(dynamic RAM,DRAM)或靜態RAM(static RAM,SRAM)。
計時器130可用於基於(例如)由CMU 170提供的一或多個操作時脈信號而提供充當(或指示)時序控制信號的某些計 數值。
GPU 150可用於將由記憶體控制器160自外部記憶體30讀取的資料轉換為適用於由顯示裝置20有效顯示的資料。
CMU 170可用於產生一或多個時脈信號，且可包含時脈信號產生器，諸如，鎖相迴路(phase locked loop,PLL)、延遲鎖定迴路(delay locked loop,DLL)或晶體振盪器。在某些實施例中，一或多個操作時脈信號可提供至GPU 150、CPU 100及/或記憶體控制器160。應進一步注意，CMU 170可用於回應於系統考慮事項(諸如，剩餘可用電力、一或多個系統溫度等)而改變操作時脈信號中的任一者的頻率。
如上所述，CPU 100被呈現為包含至少兩個異質核心(例如，第一類型核心以及第二類型核心)。在某些實施例中，CPU 100被呈現為更包含至少一第三類型核心。下文中，第一類型核心被呈現為高效能核心且將稱為「大核心」，而第二類型核心被呈現為低功率核心且將稱為「小核心」，此與此等術語的前文描述一致。
在由對應的程式指令及/或相關聯的資料界定的任務的集合(其可統稱為「CPU負載」)的執行期間，CPU 100可最初自任務的所述集合指派一或多個任務由小核心執行。此後，CPU可判定小核心的當前核心負載，且鑒於當前核心負載而調整用於控制施加至小核心的時脈信號的操作頻率。在此上下文中，熟習此項技術者應理解，因為指派了更多任務及/或因為完成了已指派的任務，所以關於特定核心，術語「當前核心負載」可隨時變化。
在某些實施例中，CPU 100可用於在小核心的當前核心負載超過「第一工作負載臨限值」時，將當前核心負載自小核心切換至大核心。將關於電子系統1內的小核心的處理能力以及各別任務執行窗口來界定第一工作負載臨限值。類似地，CPU 100亦可用於在大核心的當前核心負載降低至「第二工作負載臨限值」以下時，將當前核心負載自大核心切換至小核心。此處再一次，將關於電子系統1內的大核心的處理能力、小核心的處理能力以及各別任務執行窗口來界定第二工作負載臨限值。
記憶體控制器160基本上充當與外部記憶體30的介面，且可用於控制外部記憶體30的整體操作以及一或多個主機與外部記憶體30之間的資料的交換。舉例而言，記憶體控制器160可控制回應於自主機接收的請求而將資料寫入至外部記憶體30以及自外部記憶體30讀取資料。此處，主機可為主裝置，諸如，CPU 100、GPU 150或顯示控制器140。
外部記憶體30將實施為儲存媒體(例如，非揮發性及/或揮發性半導體記憶體)，其能夠儲存各種程式指令，諸如，用於在功能上實施作業系統(operating system,OS)、各種應用程式及/或相關聯的資料的程式指令。在某些實施例中，外部記憶體30可使用諸如以下各者的一或多種類型的RAM來實施：快閃記憶體、相變RAM(phase-change RAM,PRAM)、磁性RAM(magnetic RAM,MRAM)、電阻性RAM(resistive RAM,ReRAM)或鐵電RAM(ferroelectric RAM,FeRAM)。
在本發明概念的某些其他實施例中，外部記憶體30可整體作為SoC 10的嵌入式記憶體來設置。其他或另外，外部記憶體30可實施為嵌入式多媒體卡(embedded multimedia card,eMMC)或通用快閃儲存器(universal flash storage,UFS)。
如熟習此項技術者所瞭解，呈任何數目的特定組態的匯流排180可用於整體或部分地促進前述元件與組件之間的程式指令及/或相關聯的資料的交換。
顯示裝置20可用於顯示(例如)自顯示控制器140提供的影像信號，其中顯示控制器140經具體組態以控制顯示裝置20的操作。顯示裝置20可實施為液晶顯示器(liquid crystal display,LCD)裝置、發光二極體(light emitting diode,LED)顯示裝置、有機LED(organic LED,OLED)顯示裝置、主動矩陣OLED(active-matrix OLED,AMOLED)顯示裝置或可撓性顯示裝置。
圖2為在一個實例中進一步說明圖1的CPU 100的方塊圖。參看圖1及圖2，CPU 100被呈現為包含大叢集220、小叢集230、內核301以及快取同調互連(cache coherent interconnect,CCI)210。
至少一個應用程式被呈現為在CPU 100上執行，CPU 100關於一或多個任務而實現特定核心的選擇性操作。因此，內核301將回應於應用程式而接收任務的集合(或序列)，且將接著將來自某叢集的資源(例如，一或多個核心)指派給任務的執行。
在圖2中，進一步呈現大叢集220包含結合第一快取記 憶體225操作的「N」個大核心221，且小叢集230包含結合第二快取記憶體235操作的「M」個小核心231。此處，變數N及M為大於1的正整數，且可彼此相等或為不同值。N個大核心221的特徵在於高電力消耗以及高操作頻率，而M個小核心231的特徵在於低電力消耗以及低操作頻率。
就此而言，CPU 100能夠根據如(例如)CPU 100上執行的應用程式所判定的當前核心負載而將適當任務「驅動」(例如，在功能上指派以加以執行)至N個大核心221中的一或多者或M個小核心231中的一或多者上。
以此方式，CPU 100能夠根據外部提供的請求的數目、不同使用者組態、所接收的資料的量及/或品質、不同系統組態、熱條件等而控制將任務指派給大核心221以及小核心231。以此方式，圖1的SoC 10可根據(例如)效能與電力消耗之間的改良的權衡來可靠地操作。
因此，當關於小核心231在第一時間判定的當前核心負載超過預先界定的第一工作負載臨限值時，內核301將當前核心負載自小核心231切換至可用大核心221。接著，在稍後的第二時間，若大核心221的當前核心負載降低至第二工作負載臨限值以下，則內核301可將當前核心負載自大核心221切換至可用小核心231。此處，第一工作負載臨限值以及第二工作負載臨限值可彼此相等或不同。
可在缺少預定「對(pair)」關係的情況下在各別大/小 核心之間執行由內核301提供的切換操作。為了允許內核301在異質核心(例如，大核心與小核心)之間執行切換，第一快取記憶體225以及第二快取記憶體235可用於同步接著經由CCI 210而傳達的資料。由於如CCI 210所連接的快取記憶體225與235之間的資料同步，「接入核心(switched-in core)」(亦即，當前核心負載自「斷開核心(switched-out core)」所轉移至的核心)可立即開始所轉移的任務的執行。
第一快取記憶體225可實施為大核心221中的每一者中所包含的快取記憶體，而第二快取記憶體235可實施為小核心231中的每一者中所包含的快取記憶體。內核301可包含能夠接入/斷開具有不同效能能力的核心的切換器300。
在某些實施例中，內核301以及切換器300可由能夠執行前述功能及操作的硬體實施，及/或實施為能夠在執行後執行相同功能及操作的電腦程式碼。當實施為軟體時，軟體可整體或部分地儲存於各種一般意義上的電子記錄媒體中。
當指派給小核心231的當前核心負載超過如第一工作負載臨限值所指示的小核心231的能力時，切換器300將來自構成當前核心負載的任務的集合的至少一個任務自小核心231切換至可用大核心221。或者，當指派給大核心221的當前核心負載不適當地小於如第二工作負載臨限值所指示的大核心221的能力但落入可用小核心231的能力內時，切換器300將當前核心負載的所有剩餘任務自大核心221切換至小核心231。
圖3為在一個實例中說明可由圖1及圖2的CPU 100執行的內核內切換操作的概念圖。參看圖1、圖2及圖3，當使用內核內切換時，大核心221-1至221-4中的每一者被呈現為動態地(或靜態地)分別映射至小核心231-1至231-4中的對應者上。無論是動態地抑或靜態地映射，小核心231-1至231-4可與大核心221-1至221-4一對一地對應。
在大核心以及小核心彼此映射的情況下，大核心以及小核心被稱為「核心對」。舉例而言，第K核心對可包含第K大核心221-K以及第K小核心231-K，此處，K為正整數。
為便於解釋，在本文所述的內核內切換操作期間，每一核心對中僅一個核心被呈現為選擇性地啟動。但在本發明概念的某些實施例中，可不需如此。
在給定所界定的核心對關係的情況下，內核301可將特定的動態電壓/頻率縮放(DVFS)關係(例如使用對應的DVFS表)應用於每一核心對，其中特定DVFS關係隨(例如)針對大核心221-1至221-4而量測的溫度而變。
因此，根據本發明概念的某些實施例，切換器300可根據針對每一核心對的一或多個熱操作點而建立的DVFS關係而在大核心與小核心之間執行「核心切換」。舉例而言，切換器300可在第一核心對中將當前核心負載自第一小核心231-1轉移至第一大核心221-1，且接著對第一小核心231-1執行時脈閘控及/或電源閘控。
圖4為在一個實例中進一步說明圖2的切換器300的方塊圖。參看圖4，切換器300經組態以根據總CPU負載而選擇性地驅動一或多個大核心221-1至221-N及/或小核心231-1至231-M。舉例而言，當小核心231-3的當前核心負載超過對應的第一工作負載臨限值時，切換器300可將構成小核心231-3的當前核心負載的所指派的任務中的一者、一些或全部切換至大核心221-N。類似地，當大核心221-1的當前核心負載降低至對應的第二工作負載臨限值以下但亦落入小核心231-2的能力內時，切換器300可將指派給大核心221-1的任務切換至小核心231-2。
自前述實例，可理解，可在各別小核心與大核心之間維持控制任務指派的轉移的一對一配對關係。或者，可在任何兩個小核心與大核心之間自由地轉移任務，而無關於先前的配對關係定義(若存在)。
圖5為在另一實例中說明根據本發明概念的某些實施例的圖1及圖2的CPU 100的操作的概念圖。參看圖1、圖2、圖3、圖4及圖5，可關於一或多個「溫度臨限值」根據一或多個所界定的「監視間隔」來監視大核心221-1至221-4中的一或多者的各別溫度。因此，大核心221-1至221-4中的每一者(或某些)可包含能夠量測操作性相關溫度的溫度感測器(例如，221-1TS)。或者，大核心221-1至221-4可不包含整體的溫度感測器，而是依賴於在熱學上鄰近於大核心221-1至221-4且能夠量測操作性相關溫度的獨立模組。然而，所組態的一或多個溫度感測器可用於周期性地 或以受控制的中斷為基礎而監視溫度。
可根據大核心的溫度來執行大核心與其對應的小核心之間的核心切換。舉例而言，當第一大核心221-1的溫度達到第一溫度臨限值時，所提供的溫度感測器可產生中斷。回應於所產生的中斷，第一大核心221-1的當前核心負載將由切換器300轉移至第一小核心231-1，且此後可執行第一大核心221-1的時脈閘控及/或電源閘控以便減輕負面溫度指示。
使用各種組態的異質核心，至少一個小核心(例如，231-1)將在熱學上安全以自過熱的大核心221-1接收當前核心負載的轉移。根據本發明概念的某些實施例，當針對過熱的大核心而發生熱相關效能「節流(throttling)」(例如，時脈閘控及/或電源閘控)時，僅一或多個小核心將用於自大核心的當前核心負載接收所轉移的任務。此做法防止可因大核心至小核心負載轉移而產生的對大核心的大侵襲，藉此提高總電子系統的穩定性。
根據預定條件，切換器300可分別將鄰近於過熱的第一大核心221-1的大核心221-2及221-3的各別當前核心負載中的任務中的一者、一些或全部轉移至小核心231-2及231-3。鄰近於過熱的大核心的一或多個大核心的核心負載的各別轉移可由切換器300根據對應的溫度臨限值來控制。此後，切換器300亦可選擇性地執行鄰近的大核心221-2及221-3的時脈閘控或電源閘控。
以此方式，過熱的大核心可極快地冷卻，藉此防止來自周圍組件的額外熱侵襲。且一旦過熱的第一大核心221-1的溫度 降低至如另一溫度臨限值所指示的可接受的等級，切換器300則再次將需要執行的任務指派給第一大核心221-1。
將合理地指派各種溫度臨限值以不僅保護重要電路免受熱損害，而且避免過於頻繁的負載轉移。
圖6說明可應用於核心對的集合的DVFS策略的概念圖。圖7A為說明本發明概念的某些實施例中根據DVFS策略的可用效能的範圍的另一概念圖。參看圖1、圖2、圖6及圖7A，每一核心對被呈現為具有界定異質核心系統中待處理的總核心負載的單一工作佇列。
內核301可用於控制每一核心對。當核心對1至N中的大核心221-1至221-N未過熱時，內核301可針對核心對1至N中的每一者而在遍歷工作佇列的任務的執行期間使用正常DVFS表。
當使用正常DVFS表時，可表明與自身的當前核心負載匹配的效能能力的核心可被指派對應的任務。可對核心對1至N中的每一者中動態地或靜態地映射至所述核心的另一核心執行電源閘控。舉例而言，第一組合E1至第(X+Y)組合E(X+Y)表示頻率及/或電壓。第一組合E1可表示最低頻率及/或電壓，且第(X+Y)組合可表示最高頻率及/或電壓。
當使用正常DVFS表時，在處理程序的工作負載最低時，可根據第一組合E1來操作每一核心對中的小核心，且在處理程序的工作負載最高時，可根據第(X+Y)組合E(X+Y)來操作所述核心 對中的大核心。
當使用大核心221-1至221-N且大核心221-1至221-N中的一者(例如，第一大核心221-1)的溫度達到第一溫度臨限值時，載入至相關聯於過熱的第一大核心221-1的工作佇列中的當前任務將轉移至對應的第一小核心231-1。
內核301可接著將經節流DVFS表代替正常DVFS表應用於第一核心對(現包含過熱的大核心221-1)。根據本發明概念的某些實施例，經節流DVFS表允許僅使用對應於第一小核心231-1的效能範圍。舉例而言，經節流DVFS表可僅使用第一組合E1至第X組合EX。因此，在內核301的控制下，可對第一核心對中的第一大核心221-1進行電源閘控或時脈閘控，且可操作第一小核心231-1。
當使用需要高於參考效能P的效能以及經節流DVFS表的處理程序時，第一小核心231-1可使用第X組合EX。然而，本發明概念不僅限於此關係。
圖7B為展示針對圖7A而呈現的核心對的效能與功率關係的曲線圖。參看圖7A及圖7B，當因為在之前正執行第(X+Y)組合E(X+Y)的第一大核心221-1中發生熱節流而改變為執行第(X+1)組合E(X+1)時，第一核心對由於第一大核心221-1的高溫而消耗大量電力。
當因為第一大核心221-1過熱而改變為執行第(X+1)組合E(X+1)時，即使在執行需要高效能的處理程序時，第一核心對可 亦僅類似於第一小核心231-1的第X組合EX而發揮效能。因此，可進行自第一大核心221-1至第一小核心231-1的核心負載切換，以使得第X組合EX得以執行。與按照慣例執行第(X+1)組合E(X+1)相比，當進行切換以執行第X組合EX時，電力消耗減少且操作穩定性提高，而幾乎相同的效能得以實現。
圖7C為展示根據本發明概念的某些實施例的核心對的對比效能與功率關係的曲線圖。參看圖7C，可界定DVFS表以使得大核心的效能與小核心的效能重疊。在大核心與小核心之間的效能-功率特性的比較中，當使用小核心來代替大核心時，在相同的效能等級下節省了電力，且在給定的電力消耗的等級下，可提高總效能。
返回參看圖1、圖2、圖6及圖7A，內核301可用於將正常DVFS表代替經節流DVFS表應用於第一核心對，藉此當第一大核心221-1的溫度等於或小於第二參考溫度時，操作第一核心對中的第一大核心221-1。
在圖7A所說明的實施例中，在對應於小核心的效能範圍中，正常DVFS表以及經節流DVFS表具有相同的組合值E1至EX。然而，在其他實施例中，正常DVFS表以及經節流DVFS表可在對應於小核心的效能範圍中具有不同值。舉例而言，參考效能P之下的組合的數目在經節流DVFS表中可為與X不同的Z，其中Z為至少1的整數。Z可大於X。因此，當處理程序由於大核心的過熱而集中於小核心上時，小核心可較有效地受到控制。
可根據所啟動的大核心的數目來不同地設定正常DVFS表以及經節流DVFS表。或者，可根據所啟動的大核心的位置來不同地設定正常DVFS表以及經節流DVFS表。舉例而言，當啟動多個大核心時或當啟動鄰近大核心時，可產生熱損害。因此，可用較低的操作頻率以及電壓建立對應的核心對的正常DVFS表或經節流DVFS表。
圖8為在一個實例中概括圖2的內核301自受正常DVFS表控制至受經節流DVFS表控制的變換操作的方法的流程圖。參看各圖8，量測大核心的一或多個溫度(S11)。接著，判定大核心的溫度是否大於上限(或第一)溫度臨限值(S13)。當大核心的溫度超過上限臨限值時，將當前核心對的正常DVFS表調換為經節流DVFS表(S15)。
圖9為在一個實例中概括圖2的內核301自受經節流DVFS表控制至受正常DVFS表控制的變換操作的方法的流程圖。參看各圖9，再次量測大核心的溫度(S21)。可連續地或周期性地量測溫度。接著，判定大核心的溫度是否小於下限(或第二)溫度臨限值(S23)。當大核心的溫度降低至下限臨限值以下時，將當前核心對的經節流DVFS表調換為正常DVFS表(S25)。
圖10為概述根據本發明概念的某些實施例的圖2的CPU 100的操作的流程圖。參看圖2、圖3及圖10，量測大核心221-1至221-4中的每一者的溫度與工作負載兩者(S31)。接著，切換器300可根據大核心221-1至221-4的溫度以及工作負載量測值而 在大核心221-1至221-4與小核心231-1至231-4之間執行核心切換(S33)。
圖11為概述根據本發明概念的某些實施例的圖2的CPU 100的操作的流程圖。參看圖2、圖3及圖11，內核301判定第一類型核心(例如，221-1)的溫度是否等於或高於第一參考溫度(S41)。
當第一類型核心221-1的溫度等於或高於第一參考溫度時，內核301將第一類型核心221-1的工作佇列遷移至(或將構成當前核心負載的任務轉移至)第二類型核心(例如，231-1)(S43)。此後，內核301可對第一類型核心221-1執行時脈閘控或電源閘控(S45)。
根據本發明概念的某些實施例，內核301可判定第一類型核心221-1的溫度是否等於或高於第三參考溫度。當第一類型核心的溫度等於或高於第三參考溫度時，內核301可分別將鄰近於第一類型核心221-1的各別第一類型核心221-2及221-3的工作佇列遷移至分別對應於鄰近第一類型核心221-2及221-3的第二類型核心231-1及231-3。
內核301判定第一類型核心221-1的溫度是否等於或低於第二參考溫度(S47)。當第一類型核心221-1的溫度等於或低於第二參考溫度時，內核301可將第二類型核心231-1的工作佇列遷移至第一類型核心221-1(S49)。
圖12為說明根據本發明概念的某些實施例的包含系統晶 片(SoC)的電子系統的方塊圖。參看圖12，電子系統可實施為個人電腦(PC)、資料伺服器或攜帶型電子裝置。攜帶型電子裝置可為膝上型電腦、蜂巢式電話、智慧型電話、平板型個人電腦(PC)、個人數位助理(PDA)、企業數位助理(EDA)、數位靜態相機、數位視訊相機、攜帶型多媒體播放器(PMP)、攜帶型導航裝置(PND)、手持型遊戲控制台或電子書裝置。
電子系統包含SoC 10、電源910、儲存器920、記憶體930、I/O埠940、擴充卡950、網路裝置960以及顯示器970。電子系統亦可包含相機模組980。
SoC 10可包含圖1所說明的中央處理單元(CPU)100。CPU 100可為多核心處理器。
SoC 10可控制元件910至980中的至少一者的操作。電源910可將操作電壓供應至元件910至980中的至少一者。電源910可由圖1所說明的PMIC 40控制。
儲存器920可由硬碟機(hard disk drive,HDD)或固態磁碟(solid state drive,SSD)實施。
記憶體930可由揮發性或非揮發性記憶體實施，且可對應於圖1所說明的外部記憶體30。控制記憶體930的資料存取操作(例如，讀取操作、寫入操作(或程式化操作)或抹除操作)的記憶體控制器(未圖示)可整合至SoC 10中或嵌入於SoC 10中。或者，記憶體控制器可設置於SoC 10與記憶體930之間。
I/O埠940為接收傳輸至電子系統的資料或將資料自電 子系統傳輸至外部裝置的埠。舉例而言，I/O埠940可包含與諸如電腦滑鼠的指標裝置連接的埠、與列印機連接的埠以及與USB磁碟連接的埠。
擴充卡950可實施為安全數位(secure digital,SD)卡或多媒體卡(multimedia card,MMC)。擴充卡950可為訂戶身份模組(subscriber identity module,SIM)卡或通用SIM(universal SIM,USIM)卡。
網路裝置960使電子系統能夠與有線或無線網路連接。顯示器970顯示自儲存器920、記憶體930、I/O埠940、擴充卡950或網路裝置960輸出的資料。顯示器970可為圖1所說明的顯示裝置20。
相機模組980將光學影像轉換為電子影像。因此，自相機模組980輸出的電子影像可儲存於儲存器920、記憶體930或擴充卡950中。且，自相機模組980輸出的電子影像可經由顯示器970而顯示。
如上文關於本發明概念的所選擇的實施例所描述，可回應於在異質多核心架構中量測的一或多個溫度臨限值而執行異質核心之間的核心切換，以使得可滿足任何一個應用處理器的溫度條件，且可由於實體不同的核心的使用而實現有效的熱管理。
雖然已參考本發明概念的例示性實施例特定地展示且描述了本發明概念，但一般熟習此項技術者將理解，可對本發明概念進行形式以及細節上的各種改變，而不脫離如由所附申請專利 範圍界定的本發明概念的範疇。
S31、S33‧‧‧操作

Claims (20)

  1. 一種操作電子系統的方法，所述電子系統包含異質多核心處理器，所述異質多核心處理器包含大核心以及小核心，所述方法包括：量測所述大核心的溫度且判定與所述大核心相關聯的當前核心負載；以及回應於所述所量測的溫度以及所述所判定的當前核心負載而將所述大核心的當前核心負載切換至所述小核心，其中所述大核心是相對高效能/高電力消耗的核心，且所述小核心是相對低效能/低電力消耗的核心。
  2. 如申請專利範圍第1項所述的方法，其中所述大核心動態地映射至所述小核心以形成核心對，且將所述當前核心負載自所述大核心切換至所述小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述核心對中的所述大核心以及所述小核心中的一者。
  3. 如申請專利範圍第1項所述的方法，其中所述大核心靜態地映射至所述小核心以形成核心對，且將所述當前核心負載自所述大核心切換至所述小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述核心對中的所述大核心以及所述小核心中的一者。
  4. 如申請專利範圍第1項所述的方法，其中將所述當前核心負載自所述大核心切換至所述小核心包括： 當所述大核心的所述所量測的溫度達到第一溫度臨限值時，將構成所述當前核心負載的至少一個任務重新指派至所述小核心以加以執行；以及對所述大核心執行時脈閘控以及電源閘控中的至少一者。
  5. 如申請專利範圍第4項所述的方法，其中所述至少一個任務的所述重新指派包括將儲存所述大核心的所述當前核心負載的剩餘任務的工作佇列遷移至所述小核心。
  6. 如申請專利範圍第5項所述的方法，其中所述將所述大核心的所述工作佇列遷移至所述小核心包括將所述大核心的正常動態電壓與頻率縮放表的使用調換為僅界定所述小核心的效能範圍的經節流動態電壓與頻率縮放表的使用。
  7. 如申請專利範圍第6項所述的方法，其中所述正常動態電壓與頻率縮放以及所述經節流動態電壓與頻率縮放表就界定所述小核心的各別效能範圍而言彼此不同。
  8. 如申請專利範圍第6項所述的方法，其中所述異質多核心處理器包括多個大核心，且所述正常動態電壓與頻率縮放表以及所述經節流動態電壓與頻率縮放表根據所述多個大核心中的所啟動的大核心的數目而不同。
  9. 如申請專利範圍第6項所述的方法，更包括：當所述大核心的所述所量測的溫度降低至低於所述第一溫度臨限值的第二溫度臨限值以下時，將所述小核心的所述工作佇列 遷移回所述大核心。
  10. 如申請專利範圍第1項所述的方法，其中所述大核心的所述溫度的所述量測是使用與所述大核心整合的溫度感測器而執行。
  11. 一種操作電子系統的方法，所述電子系統包含異質多核心處理器，所述異質多核心處理器包括包含第一大核心以及實體上鄰近於所述第一大核心而安置的第二大核心的大核心叢集，以及包含第一小核心以及第二小核心的小核心叢集，其中所述第一大核心以及所述第二大核心分別為高效能/高電力消耗的核心，且所述第一小核心以及所述第二小核心分別為低效能/低電力消耗的核心，所述方法包括：使用溫度感測器來量測所述第一大核心的溫度；當所述第一大核心的所述所量測的溫度超過第一溫度臨限值時，將來自指派給所述第一大核心的第一當前核心負載的至少一個任務切換至所述第一小核心；以及當所述第一大核心的所述所量測的溫度超過高於所述第一溫度臨限值的第二溫度臨限值時，將來自指派給所述第二大核心的第二當前核心負載的至少一個任務切換至所述第二小核心。
  12. 如申請專利範圍第11項所述的方法，更包括：將所述第一大核心映射至所述第一小核心上以形成第一核心對，以及將所述第二大核心映射至所述第二小核心上以形成第二核心對， 其中所述將來自所述第一當前核心負載的所述至少一個任務切換至所述第一小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述第一核心對中的所述第一大核心以及所述第一小核心中的一者，且所述將來自所述第二當前核心負載的所述至少一個任務切換至所述第二小核心包括進行內核內切換，以使得在任何給定時間僅啟動所述第二核心對中的所述第二大核心以及所述第二小核心中的一者。
  13. 如申請專利範圍第11項所述的方法，更包括：對所述第一大核心以及所述第二大核心中的至少一者執行時脈閘控以及電源閘控中的至少一者，直至所述第一大核心的所述所量測的溫度降低至小於所述第一溫度臨限值的第三溫度臨限值以下為止。
  14. 如申請專利範圍第13項所述的方法，其中所述將來自所述第一當前核心負載的所述至少一個任務切換至所述第一小核心包括將儲存所述第一大核心的所述第一當前核心負載的剩餘任務的第一工作佇列遷移至所述第一小核心，且所述將來自所述第二當前核心負載的所述至少一個任務切換至所述第二小核心包括將儲存所述第二大核心的所述第二當前核心負載的剩餘任務的第二工作佇列遷移至所述第二小核心。
  15. 如申請專利範圍第14項所述的方法，其中所述將所述第一大核心的所述第一工作佇列遷移至所述第一小核心包括將所述 第一大核心的第一正常動態電壓與頻率縮放表的使用調換為僅界定所述第一小核心的效能範圍的第一經節流動態電壓與頻率縮放表的使用，且所述將所述第二大核心的所述第二工作佇列遷移至所述第二小核心包括將所述第二大核心的第二動態電壓與頻率縮放表的使用調換為僅界定所述第二小核心的效能範圍的第二經節流動態電壓與頻率縮放表的使用。
  16. 如申請專利範圍第15項所述的方法，其中所述第一正常動態電壓與頻率縮放表以及所述第一經節流動態電壓與頻率縮放表就界定所述第一小核心的各別效能範圍而言彼此不同，且所述第二正常動態電壓與頻率縮放表以及所述第二經節流動態電壓與頻率縮放表就界定所述第二小核心的各別效能範圍而言彼此不同。
  17. 如申請專利範圍第11項所述的方法，其中所述第一正常動態電壓與頻率縮放表及所述第二正常動態電壓與頻率縮放表以及所述第一經節流動態電壓與頻率縮放表及所述第二經節流動態電壓與頻率縮放表根據所述異質多核心處理器中的多個大核心中的所啟動的大核心的數目而變化。
  18. 如申請專利範圍第11項所述的方法，更包括：當所述第一大核心的所述所量測的溫度降低至第三溫度臨限值以下時，將所述第一當前核心負載自所述第一小核心切換回所述第一大核心；以及 當所述第一大核心的所述所量測的溫度降低至第四溫度以下時，將所述第二當前核心負載自所述第二小核心切換回所述第二大核心。
  19. 一種電子系統，包括：異質多核心處理器，包含核心對，所述核心對包含以高電力消耗提供高效能的第一類型核心以及相對於所述第一類型核心以低電力消耗提供低效能的第二類型核心；以及內核，經組態以回應於所述第一類型核心的所量測的溫度而將不同動態電壓與頻率縮放表應用於所述核心對。
  20. 如申請專利範圍第19項所述的電子系統，其中所述內核經組態以只要所述第一類型核心的所述所量測的溫度保持小於或等於第一溫度臨限值，便將正常動態電壓與頻率縮放表應用於所述核心對，且所述內核經進一步組態以在所述第一類型核心的所述所量測的溫度超過所述第一溫度臨限值時，將經節流動態電壓與頻率縮放表應用於所述核心對。
TW103135430A 2013-10-31 2014-10-14 包含異質多核心處理器的電子系統及其操作方法 TWI675289B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0131589 2013-10-31
KR1020130131589A KR20150050135A (ko) 2013-10-31 2013-10-31 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
TW201527950A true TW201527950A (zh) 2015-07-16
TWI675289B TWI675289B (zh) 2019-10-21

Family

ID=52996847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135430A TWI675289B (zh) 2013-10-31 2014-10-14 包含異質多核心處理器的電子系統及其操作方法

Country Status (4)

Country Link
US (1) US9588577B2 (zh)
KR (1) KR20150050135A (zh)
CN (1) CN104679586B (zh)
TW (1) TWI675289B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624756B (zh) * 2016-01-25 2018-05-21 宏達國際電子股份有限公司 具有多核心處理器的電子裝置以及多核心處理器的管理方法
US10635484B2 (en) 2016-12-07 2020-04-28 Mediatek Inc. Device and method for dynamically adjusting task loading of multi-core processor

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9785481B2 (en) * 2014-07-24 2017-10-10 Qualcomm Innovation Center, Inc. Power aware task scheduling on multi-processor systems
WO2016041509A1 (en) * 2014-09-17 2016-03-24 Mediatek Inc. Dynamic frequency scaling in multi-processor systems
US9958932B2 (en) 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US9898071B2 (en) 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9703358B2 (en) * 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US10101786B2 (en) 2014-12-22 2018-10-16 Intel Corporation Holistic global performance and power management
US10466754B2 (en) * 2014-12-26 2019-11-05 Intel Corporation Dynamic hierarchical performance balancing of computational resources
US10628214B2 (en) * 2015-06-01 2020-04-21 Samsung Electronics Co., Ltd. Method for scheduling entity in multicore processor system
US10234932B2 (en) * 2015-07-22 2019-03-19 Futurewei Technologies, Inc. Method and apparatus for a multiple-processor system
CN105045359A (zh) * 2015-07-28 2015-11-11 深圳市万普拉斯科技有限公司 散热控制方法和装置
CN105068872B (zh) 2015-07-28 2018-11-23 深圳市万普拉斯科技有限公司 运算单元的控制方法和系统
KR102375925B1 (ko) * 2015-08-31 2022-03-17 삼성전자주식회사 Cpu의 작동 방법과 상기 cpu를 포함하는 시스템의 작동 방법
US9928115B2 (en) 2015-09-03 2018-03-27 Apple Inc. Hardware migration between dissimilar cores
US20170083336A1 (en) * 2015-09-23 2017-03-23 Mediatek Inc. Processor equipped with hybrid core architecture, and associated method
KR20170069730A (ko) * 2015-12-11 2017-06-21 삼성전자주식회사 온도 및 공간적인 위치에 따라 코어들의 동작들을 관리하는 연산 처리 장치, 및 연산 처리 장치를 포함하는 전자 장치
US10255106B2 (en) 2016-01-27 2019-04-09 Qualcomm Incorporated Prediction-based power management strategy for GPU compute workloads
KR102578648B1 (ko) * 2016-03-14 2023-09-13 삼성전자주식회사 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
US10496141B2 (en) * 2016-03-17 2019-12-03 Qualcomm Incorporated System and method for intelligent thermal management in a system on a chip having a heterogeneous cluster architecture
US10860499B2 (en) 2016-03-22 2020-12-08 Lenovo Enterprise Solutions (Singapore) Pte. Ltd Dynamic memory management in workload acceleration
US10503524B2 (en) 2016-03-22 2019-12-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Interception of a function call, selecting a function from available functions and rerouting the function call
US10203747B2 (en) 2016-03-22 2019-02-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Workload placement based on heterogeneous compute performance per watt
US10884761B2 (en) * 2016-03-22 2021-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd Best performance delivery in heterogeneous computing unit environment
CN106095544B (zh) * 2016-05-31 2019-10-11 北京小米移动软件有限公司 中央处理器控制方法及装置
CN106776004A (zh) * 2016-11-18 2017-05-31 努比亚技术有限公司 Cpu资源分配装置及方法
CN106774808B (zh) * 2016-12-22 2019-11-26 杭州朔天科技有限公司 一种异构多核芯片的多级低功耗管理单元及其方法
CN106776039B (zh) * 2016-12-30 2020-04-03 Oppo广东移动通信有限公司 一种数据处理方法及装置
US10459517B2 (en) * 2017-03-31 2019-10-29 Qualcomm Incorporated System and methods for scheduling software tasks based on central processing unit power characteristics
US10956220B2 (en) 2017-06-04 2021-03-23 Apple Inc. Scheduler for amp architecture using a closed loop performance and thermal controller
CN107390834A (zh) * 2017-06-30 2017-11-24 广东欧珀移动通信有限公司 终端设备、温升控制方法、控制装置及存储介质
CN117519454A (zh) 2017-09-06 2024-02-06 株式会社半导体能源研究所 运算装置及电子设备
US11119830B2 (en) * 2017-12-18 2021-09-14 International Business Machines Corporation Thread migration and shared cache fencing based on processor core temperature
CN109996185B (zh) * 2017-12-29 2022-02-15 腾讯科技（深圳）有限公司 终端的定位方法和装置、存储介质、电子装置
US11579770B2 (en) 2018-03-15 2023-02-14 Western Digital Technologies, Inc. Volatility management for memory device
US11157319B2 (en) 2018-06-06 2021-10-26 Western Digital Technologies, Inc. Processor with processor memory pairs for improved process switching and methods thereof
US11048540B2 (en) * 2018-06-29 2021-06-29 Intel Corporation Methods and apparatus to manage heat in a central processing unit
US11023245B2 (en) 2018-09-04 2021-06-01 Apple Inc. Serialization floors and deadline driven control for performance optimization of asymmetric multiprocessor systems
CN109445918B (zh) * 2018-10-17 2021-06-18 Oppo广东移动通信有限公司 任务调度方法、装置、终端及存储介质
JP7146622B2 (ja) * 2018-12-26 2022-10-04 ルネサスエレクトロニクス株式会社 半導体装置、温度制御装置、及び方法
KR20210045544A (ko) 2019-10-16 2021-04-27 삼성전자주식회사 클럭 사이클에 기반하여 전력을 모니터링하는 동적 전력 모니터, 프로세서, 및 시스템 온 칩
CN110764605B (zh) * 2019-10-30 2021-11-02 Oppo广东移动通信有限公司 多核处理器控制方法、装置、电子设备及存储介质
KR20210101081A (ko) 2020-02-07 2021-08-18 삼성전자주식회사 프로세스를 제어하는 전자 장치 및 그 방법
CN112181124B (zh) * 2020-09-11 2023-09-01 华为技术有限公司 功耗管理的方法和相关设备
KR20220036232A (ko) * 2020-09-15 2022-03-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
CN114690883A (zh) * 2020-12-28 2022-07-01 Oppo广东移动通信有限公司 可穿戴设备控制方法、装置、可穿戴设备以及存储介质
KR102570905B1 (ko) * 2021-05-17 2023-08-29 주식회사 엘지유플러스 클라우드 환경에서의 컨테이너 기반 자원의 최적화 시스템
CN113553176A (zh) * 2021-07-13 2021-10-26 北京比特大陆科技有限公司 芯片的内核切换方法、芯片、电子设备及存储介质
WO2023093984A1 (en) * 2021-11-25 2023-06-01 Huawei Cloud Computing Technologies Co., Ltd. Method and computing device for processing task request
CN114637387B (zh) * 2022-05-09 2022-10-11 南京芯驰半导体科技有限公司 一种多核异构芯片的性能与功耗管理系统及方法
US20230367377A1 (en) * 2022-05-10 2023-11-16 Western Digital Technologies, Inc. Solid-state device with multi-tier extreme thermal throttling
CN115237582B (zh) * 2022-09-22 2022-12-09 摩尔线程智能科技(北京)有限责任公司 处理多个任务的方法、处理设备以及异构计算系统

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7167993B1 (en) 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
JPH0816531A (ja) 1994-06-28 1996-01-19 Hitachi Ltd プロセススケジュール方式
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
GB0011974D0 (en) * 2000-05-19 2000-07-05 Smith Neale B rocessor with load balancing
EP1182548A3 (en) 2000-08-21 2003-10-15 Texas Instruments France Dynamic hardware control for energy management systems using task attributes
JP2002189602A (ja) 2000-12-22 2002-07-05 Toshiba Corp プロセッサ及びプロセッサの発熱予測制御プログラムを記録した記録媒体
US7231531B2 (en) 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
US7086058B2 (en) 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
JP2004126968A (ja) 2002-10-03 2004-04-22 Fujitsu Ltd 並列計算機のジョブスケジューリング装置
US20040122973A1 (en) 2002-12-19 2004-06-24 Advanced Micro Devices, Inc. System and method for programming hyper transport routing tables on multiprocessor systems
JP2004240669A (ja) 2003-02-05 2004-08-26 Sharp Corp ジョブスケジューラおよびマルチプロセッサシステム
US7093147B2 (en) * 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US20050050310A1 (en) 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
JP3830491B2 (ja) 2004-03-29 2006-10-04 株式会社ソニー・コンピュータエンタテインメント プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
JP2005316764A (ja) 2004-04-28 2005-11-10 Toshiba Corp 情報処理装置および同装置のシステム制御方法
JP3862715B2 (ja) 2004-06-01 2006-12-27 株式会社ソニー・コンピュータエンタテインメント タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
JP4197672B2 (ja) 2004-09-30 2008-12-17 株式会社東芝 マルチプロセッサ計算機及びプログラム
JP4197673B2 (ja) 2004-09-30 2008-12-17 株式会社東芝 マルチプロセッサ計算機及びタスク実行方法
US9063785B2 (en) 2004-11-03 2015-06-23 Intel Corporation Temperature-based thread scheduling
JP3914230B2 (ja) 2004-11-04 2007-05-16 株式会社東芝 プロセッサシステム及びその制御方法
US7793291B2 (en) 2004-12-22 2010-09-07 International Business Machines Corporation Thermal management of a multi-processor computer system
US7194645B2 (en) 2005-02-09 2007-03-20 International Business Machines Corporation Method and apparatus for autonomic policy-based thermal management in a data processing system
US7454631B1 (en) 2005-03-11 2008-11-18 Sun Microsystems, Inc. Method and apparatus for controlling power consumption in multiprocessor chip
JP2006277637A (ja) 2005-03-30 2006-10-12 Nec Corp 温度監視によってジョブを割り当てるマルチプロセッサ計算機システム、及びコンピュータプログラム
US7461275B2 (en) * 2005-09-30 2008-12-02 Intel Corporation Dynamic core swapping
US7460932B2 (en) 2005-11-29 2008-12-02 International Business Machines Corporation Support of deep power savings mode and partial good in a thermal management system
US7512513B2 (en) 2005-11-29 2009-03-31 International Business Machines Corporation Thermal throttling control for testing of real-time software
CN101390067B (zh) 2006-02-28 2012-12-05 英特尔公司 增强众核处理器的可靠性
US7784050B2 (en) 2006-03-09 2010-08-24 Harris Technology, Llc Temperature management system for a multiple core chip
US7596430B2 (en) 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
US7617403B2 (en) 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US8214660B2 (en) 2006-07-26 2012-07-03 International Business Machines Corporation Structure for an apparatus for monitoring and controlling heat generation in a multi-core processor
US7584369B2 (en) 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US20080127192A1 (en) * 2006-08-24 2008-05-29 Capps Louis B Method and System for Using Multiple-Core Integrated Circuits
US20080115010A1 (en) 2006-11-15 2008-05-15 Rothman Michael A System and method to establish fine-grained platform control
US7992151B2 (en) * 2006-11-30 2011-08-02 Intel Corporation Methods and apparatuses for core allocations
US7886172B2 (en) 2007-08-27 2011-02-08 International Business Machines Corporation Method of virtualization and OS-level thermal management and multithreaded processor with virtualization and OS-level thermal management
US7934110B2 (en) 2007-09-25 2011-04-26 Intel Corporation Dynamically managing thermal levels in a processing system
US20090089792A1 (en) 2007-09-27 2009-04-02 Sun Microsystems, Inc. Method and system for managing thermal asymmetries in a multi-core processor
JP2009110404A (ja) 2007-10-31 2009-05-21 Toshiba Corp 仮想計算機システム及び同システムにおけるゲストｏｓスケジューリング方法
US8032772B2 (en) 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US8209493B2 (en) 2008-03-26 2012-06-26 Intel Corporation Systems and methods for scheduling memory requests during memory throttling
CN101814048A (zh) * 2009-02-23 2010-08-25 鸿富锦精密工业（深圳）有限公司 主机板
JP2010231511A (ja) 2009-03-27 2010-10-14 Panasonic Corp 情報処理装置および情報処理方法
US8224693B2 (en) 2009-05-14 2012-07-17 Hewlett-Packard Development Company, L.P. Advertisement selection based on key words
JP4585598B1 (ja) 2009-06-30 2010-11-24 株式会社東芝 情報処理装置
US8819686B2 (en) 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
US8543857B2 (en) * 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
US20110138395A1 (en) 2009-12-08 2011-06-09 Empire Technology Development Llc Thermal management in multi-core processor
US8595731B2 (en) 2010-02-02 2013-11-26 International Business Machines Corporation Low overhead dynamic thermal management in many-core cluster architecture
US8418187B2 (en) * 2010-03-01 2013-04-09 Arm Limited Virtualization software migrating workload between processing circuitries while making architectural states available transparent to operating system
JP5621287B2 (ja) 2010-03-17 2014-11-12 富士通株式会社 負荷分散システムおよびコンピュータプログラム
KR20110128023A (ko) 2010-05-20 2011-11-28 삼성전자주식회사 멀티 코어 프로세서, 멀티 코어 프로세서의 태스크 스케줄링 장치 및 방법
US8424006B2 (en) 2010-06-03 2013-04-16 International Business Machines Corporation Task assignment on heterogeneous three-dimensional/stacked microarchitectures
US20110320766A1 (en) 2010-06-29 2011-12-29 Youfeng Wu Apparatus, method, and system for improving power, performance efficiency by coupling a first core type with a second core type
US8495395B2 (en) 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8776069B2 (en) 2010-12-07 2014-07-08 International Business Machines Corporation Energy and performance optimizing job scheduling
KR101770587B1 (ko) 2011-02-21 2017-08-24 삼성전자주식회사 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8484496B2 (en) * 2011-04-22 2013-07-09 Qualcomm Incorporated Method and system for thermal management of battery charging concurrencies in a portable computing device
TWI561995B (en) * 2011-04-26 2016-12-11 Intel Corp Load balancing in heterogeneous computing environments
KR20120131797A (ko) 2011-05-26 2012-12-05 서울대학교산학협력단 프로세서 온도 정보를 이용한 프로세서 전력/발열 모델의 동적 계산
JP2013025541A (ja) 2011-07-20 2013-02-04 Kyocera Corp マルチプロセッサシステムのタスク処理方法
US9513884B2 (en) 2011-08-16 2016-12-06 International Business Machines Corporation Thermal-aware source code compilation
US8954017B2 (en) 2011-08-17 2015-02-10 Broadcom Corporation Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device
US8601300B2 (en) * 2011-09-21 2013-12-03 Qualcomm Incorporated System and method for managing thermal energy generation in a heterogeneous multi-core processor
KR101858159B1 (ko) * 2012-05-08 2018-06-28 삼성전자주식회사 멀티-ｃｐｕ 시스템과 이를 포함하는 컴퓨팅 시스템
CN102707996A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种异构多核处理器上的任务调度方法
KR102005765B1 (ko) * 2012-12-17 2019-07-31 삼성전자주식회사 시스템-온 칩과, 이의 동작 방법
US10423216B2 (en) * 2013-03-26 2019-09-24 Via Technologies, Inc. Asymmetric multi-core processor with native switching mechanism
CN103294550B (zh) * 2013-05-29 2016-08-10 中国科学院计算技术研究所 一种异构多核线程调度方法、系统及异构多核处理器
US9715272B2 (en) * 2014-04-24 2017-07-25 Htc Corporation Portable electronic device and core swapping method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624756B (zh) * 2016-01-25 2018-05-21 宏達國際電子股份有限公司 具有多核心處理器的電子裝置以及多核心處理器的管理方法
US10621008B2 (en) 2016-01-25 2020-04-14 Htc Corporation Electronic device with multi-core processor and management method for multi-core processor
US10635484B2 (en) 2016-12-07 2020-04-28 Mediatek Inc. Device and method for dynamically adjusting task loading of multi-core processor
TWI693548B (zh) * 2016-12-07 2020-05-11 聯發科技股份有限公司 動態調整多核心處理器的任務負載配置的裝置以及方法

Also Published As

Publication number Publication date
CN104679586B (zh) 2020-10-27
KR20150050135A (ko) 2015-05-08
CN104679586A (zh) 2015-06-03
US9588577B2 (en) 2017-03-07
US20150121105A1 (en) 2015-04-30
TWI675289B (zh) 2019-10-21

Similar Documents

Publication Publication Date Title
TWI675289B (zh) 包含異質多核心處理器的電子系統及其操作方法
US10255118B2 (en) Processing system including a plurality of cores and method of operating the same
KR102005765B1 (ko) 시스템-온 칩과, 이의 동작 방법
KR101703467B1 (ko) 액티브 프로세서에 기초한 동적 전압 및 주파수 관리
TWI564793B (zh) 在多核心處理器中的非對稱核心之間遷移執行緒
US11693466B2 (en) Application processor and system on chip
RU2624563C2 (ru) Оперативное регулирование производительности твердотельных запоминающих устройств
JP5989574B2 (ja) 計算機、メモリ管理方法およびプログラム
US20130262894A1 (en) System-on-chip, electronic system including same, and method controlling same
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
US9996398B2 (en) Application processor and system on chip
TW201518931A (zh) 資訊處理裝置及半導體裝置
TWI570548B (zh) 包括執行指令集架構之不同部分之多個相異處理器核心之處理器
TW201229912A (en) System and method for power optimization
TWI553549B (zh) 包括多個不同處理器核心之處理器
US10268247B2 (en) Thermal management of spatially dispersed operation processors
TWI670592B (zh) 系統單晶片、關於其之方法及包括該系統單晶片之裝置
KR102166644B1 (ko) 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US11971764B2 (en) Storage device, multi-component device and method of controlling operation of the same
US9389914B2 (en) Information processing apparatus and control method thereof
Kulkarni et al. Towards Analysing the Effect of Hybrid Caches on the Temperature of Tiled Chip Multi-Processors
US20240036627A1 (en) System on chip and semiconductor device including the same
US9785448B2 (en) System suspending method, system resuming method and computer system using the same