KR102578648B1 - 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩 - Google Patents

모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩 Download PDF

Info

Publication number
KR102578648B1
KR102578648B1 KR1020160030317A KR20160030317A KR102578648B1 KR 102578648 B1 KR102578648 B1 KR 102578648B1 KR 1020160030317 A KR1020160030317 A KR 1020160030317A KR 20160030317 A KR20160030317 A KR 20160030317A KR 102578648 B1 KR102578648 B1 KR 102578648B1
Authority
KR
South Korea
Prior art keywords
core
application processor
processor
communication processor
size
Prior art date
Application number
KR1020160030317A
Other languages
English (en)
Other versions
KR20170106774A (ko
Inventor
신택균
서준호
허정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160030317A priority Critical patent/KR102578648B1/ko
Priority to US15/390,831 priority patent/US10897738B2/en
Publication of KR20170106774A publication Critical patent/KR20170106774A/ko
Priority to US17/148,631 priority patent/US11463957B2/en
Priority to US17/945,592 priority patent/US20230013395A1/en
Application granted granted Critical
Publication of KR102578648B1 publication Critical patent/KR102578648B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩이 제공된다. 애플리케이션 프로세서는, 단위 시간 당 제1 데이터를 처리하는 제1 코어, 단위 시간 당 제1 데이터보다 많은 제2 데이터를 처리하는 제2 코어, 및 커뮤니케이션 프로세서에 수신되는 메시지 신호의 분석 결과와 센싱 신호를 고려하거나, 또는 커뮤니케이션 프로세서에 제공되는 전력을 고려하여 제1 코어와 제2 코어 중 어느 하나의 활성화(active) 여부를 결정하는 룩업테이블을 포함한다.

Description

모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩{Application processor performing core switching based on modem data and SoC(System on Chip) comprising the application processor}
본 발명은 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩에 관한 것이다. 보다 구체적으로, 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩에 관한 것이다.
최근 고화질의 동영상이 포함된 메시지 데이터가 증가함에 따라 예를 들어, 모뎀과 같이 커뮤니케이션 프로세서에 입력되는 데이터의 크기가 점차 커지고 있다. 이러한 대용량 메시지 데이터는 자칫 전체 시스템의 성능 저하를 유발할 수 있으므로, 전체 시스템에 성능 저하가 발생하지 않도록 미리 시스템의 자원을 확보해 놓는 것이 중요하다.
본 발명이 해결하고자 하는 기술적 과제는 동작 성능이 향상된 애플리케이션 프로세서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 동작 성능이 향성된 시스템 온 칩을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 애플리케이션 프로세서는, 단위 시간 당 제1 데이터를 처리하는 제1 코어, 단위 시간 당 제1 데이터보다 많은 제2 데이터를 처리하는 제2 코어, 및 커뮤니케이션 프로세서에 수신되는 메시지 신호의 분석 결과와 센싱 신호를 고려하거나, 또는 커뮤니케이션 프로세서에 제공되는 전력을 고려하여 제1 코어와 제2 코어 중 어느 하나의 활성화(active) 여부를 결정하는 룩업테이블을 포함한다.
실시예에서, 상기 커뮤니케이션 프로세서에 제공되는 전력은 상기 커뮤니케이션 프로세서에 제공되는 전류량을 포함할 수 있다.
실시예에서, 상기 커뮤니케이션 프로세서에 제공되는 전류량이 제1 크기이면 상기 제1 코어가 활성화되고, 상기 커뮤니케이션 프로세서에 제공되는 전류가 상기 제1 크기보다 큰 제2 크기이면 상기 제2 코어가 활성화될 수 있다.
실시예에서, 상기 룩업테이블은 상기 커뮤니케이션 프로세서에 수신된 메시지 신호의 크기가 미리 정한 조건을 만족하고, 상기 센싱 신호를 수신하면, 상기 제1 코어와 제2 코어 중 어느 하나의 활성화 여부를 결정할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 시스템 온 칩(SoC)은, 단위 시간 당 제1 데이터를 처리하는 제1 코어와 단위 시간 당 제1 데이터보다 많은 제2 데이터를 처리하는 제2 코어와, 터치 입력을 포함하는 센싱 신호를 수신하는 센싱 유닛을 포함하는 애플리케이션 프로세서, 안테나를 통해 메시지 신호를 수신하고 메시지 신호의 크기를 분석하는 커뮤니케이션 프로세서, 및 커뮤니케이션 프로세서에 전력을 제공하는 파워 관리 IC를 포함하되, 애플리케이션 프로세서는, 파워 관리 IC로부터 커뮤니케이션 프로세서에 제공되는 전력을 고려하거나, 또는, 상기 커뮤니케이션 프로세서가 분석한 메시지 신호의 크기가 미리 정한 조건을 만족하고, 상기 센싱 신호가 입력되는 것을 고려하여 제1 코어와 제2 코어 중 어느 하나의 활성화(active) 여부를 결정한다.
실시예에서, 상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전력은 상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전류량을 포함할 수 있다.
실시예에서, 상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전류량이 제1 크기이면 상기 제1 코어가 활성화되고, 상기 커뮤니케이션 프로세서에 제공되는 전류가 상기 제1 크기보다 큰 제2 크기이면 상기 제2 코어가 활성화될 수 있다.
실시예에서, 상기 애플리케이션 프로세서는, 상기 커뮤니케이션 프로세서에 수신된 메시지 신호의 크기가 미리 정한 조건을 만족하면, 알람 신호를 생성하여 이를 상기 애플리케이션 프로세서에 제공하고, 상기 애플리케이션 프로세서는 상기 알람 신호를 고려하여 상기 제2 코어를 활성화 시킬 수 있다.
실시예에서, 상기 알람 신호는, 상기 애플리케이션 프로세서가 상기 센싱 신호에 의해 웨이크 업된 후, 상기 애플리케이션 프로세서에 제공될 수 있다.
실시예에서, 상기 센싱 신호는 터치 입력을 포함할 수 있다.
실시예에서, DRAM을 더 포함하고, 상기 애플리케이션 프로세서와 상기 커뮤니케이션 프로세서는 상기 DRAM을 공유할 수 있다.
실시예에서, 상기 애플리케이션 프로세서는 상기 DRAM의 제1 영역을 이용하고, 상기 커뮤니케이션 프로세서는 상기 DRAM의 제2 영역을 이용할 수 있다.
실시예에서, 상기 애플리케이션 프로세서와 상기 커뮤니케이션 프로세서는 제1 칩 내에 배치될 수 있다.
실시예에서, 상기 파워 관리 IC는 상기 제1 칩 외부에 배치될 수 있다.
실시예에서, 상기 애플리케이션 프로세서는, 상기 커뮤니케이션 프로세서에 제공되는 전력을 고려하여 제1 코어와 제2 코어 중 어느 하나의 활성화 여부를 결정하는 룩업테이블을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 SoC(System on Chip)의 블록도이다.
도 2는 도 1에 도시된 룩업테이블의 일 예를 도시한 도면이다.
도 3은 본 발명의 몇몇 실시예에 따른 SoC의 동작을 도시한 순서도이다.
도 4는 도 3에 도시된 SoC 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 몇몇 실시예에 따른 SoC의 동작을 도시한 순서도이다.
도 6 및 도 7은 도 5에 도시된 SoC 동작을 설명하기 위한 도면들이다.
도 8은 본 발명의 몇몇 실시예에 따른 SoC의 효과를 설명하기 위한 도면이다.
도 9는 본 발명의 다른 몇몇 실시예에 따른 SoC의 블록도이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 SoC를 적용할 수 있는 예시적인 반도체 시스템들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 몇몇 실시예에 따른 SoC(System on Chip)의 블록도이다. 도 2는 도 1에 도시된 룩업테이블의 일 예를 도시한 도면이다.
도 1을 참조하면, SoC(System on Chip)는 애플리케이션 프로세서(110), 커뮤니케이션 프로세서(120)를 포함할 수 있다.
애플리케이션 프로세서(110)는 SoC 동작에 필요한 연산을 수행할 수 있다.
몇몇 실시예에서, 애플리케이션 프로세서(110)는 센서(400)로부터 센싱 신호(B1)를 제공받는 센서 허브(112)와, 터치 입력을 제공받는 파워 관리 유닛(114)을 포함할 수 있다. 여기서 터치 입력은 외부 인터럽트 신호로 파워 관리 유닛(114)에 제공되어 애플리케이션 프로세서(110)를 웨이크 업(wake up 또는 활성화(active))하는 역할을 할 수 있다. 몇몇 실시예에서, 센서 허브(112)와 파워 관리 유닛(114)은 센싱 유닛의 형태로 구현될 수 있다.
센서(400)의 예로는, 자이로 센서, 조도 센서, 지문 인식 센서, 이미지 센서 등을 들 수 있으나, 본 발명의 기술적 사상에 따른 센서(400)의 예가 이에 제한되는 것은 아니다. 이러한 센서(400)로부터 발생된 센싱 신호(B1)는 애플리케이션 프로세서(110)의 센서 허브(112)에 제공될 수 있고, 센서 허브(122)는 애플리케이션 프로세서(110) 내부 또는 외부에 연결되어 동작할 수 있다.
애플리케이션 프로세서(110)의 파워 관리 유닛(114)은 예를 들어, 터치 센서를 통한 터치 입력을 제공받을 수 있다. 예를 들어, 몇몇 실시예에서, 이러한 터치 입력 역시 센싱 신호(B1)에 포함될 수도 있다.
애플리케이션 프로세서(110)는 멀티 코어 시스템을 채용할 수 있다. 구체적으로, 애플리케이션 프로세서(110)는 단위 시간 당 제1 데이터를 처리하는 리틀 코어(119)와, 단위 시간 당 제1 데이터 보다 많은 제2 데이터를 처리하는 빅 코어(118)를 포함할 수 있다. 다시 말해, 빅 코어(118)의 단위 시간당 데이터 처리량은 리틀 코어(119)의 단위 시간당 데이터 처리량보다 클 수 있다.
비록, 도면에서는 이러한 빅 코어(118)와 리틀 코어(119)를 1개씩 도시하였으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 빅 코어(118)와 리틀 코어(119)는 애플리케이션 프로세서(110) 내에 복수 개가 배치될 수 있다. 즉, 애플리케이션 프로세서(110)가 n(n은 2이상의 자연수)개의 빅 코어(118)와 리틀 코어(119)를 포함할 수 있다. 또한, 다른 몇몇 실시예에서, 애플리케이션 프로세서(110)는 n개의 빅 코어(118)와 m(m은 2이상의 n과 다른 자연수)개의 리틀 코어(119)를 포함할 수도 있다.
애플리케이션 프로세서(110)는 룩업테이블(116)을 포함할 수 있다. 본 실시예에서, 룩업테이블(116)은 빅 코어(118)와 리틀 코어(119)의 활성화(active) 여부를 결정하는 적어도 하나의 고려 요소를 포함할 수 있다. 이러한 룩업테이블(116)에 대한 구체적인 설명은 후술한다.
커뮤니케이션 프로세서(120)는 안테나(500)를 통해 외부로부터 메시지 신호(A1)를 수신하고, 메시지 신호(A1)를 분석하여 필요한 처리 동작을 수행할 수 있다. 구체적으로, 커뮤니케이션 프로세서(120)는 안테나(500)를 통해 외부로부터 메시지 신호(A1)가 수신되면, 메시지 신호(A1)의 헤더를 분석하고, 내부 DSP(Digital Signal Processor)를 이용하여 메시지 신호(A1) 중 처리 가능한 영역은 처리를 수행할 수 있다. 만약, 메시지 신호(A1)의 내용 중 내부 DSP(Digital Signal Processor)를 이용하여 처리가 불가능한 영역은, 애플리케이션 프로세서(110)에 처리를 요청할 수 있다.
몇몇 실시예에서, 이러한 커뮤니케이션 프로세서(120)는, 예를 들어, 2G(2Generation) 메시지, 3G(3Generation) 메시지, 4G LTE(4Generation Long Term Evolution) 메시지 등을 수신하는 모뎀 프로세서를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 커뮤니케이션 프로세서(120)는 수신된 메시지를 분석하여 수신된 메시지가 많은 처리가 필요한 대용량 메시지라면, 이를 애플리케이션 프로세서(110)에 알릴 수 있다. 예를 들어, 커뮤니케이션 프로세서(120)는 수신된 메시지가 대용량 메시지라면, 특정 신호를 생성하여 이를 바로 애플리케이션 프로세서(110)에 제공하거나, 애플리케이션 프로세서(110)가 웨이크 업될 때까지 기다려, 생성된 신호를 애플리케이션 프로세서(110)에 제공할 수 있다.
몇몇 실시예에서, 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)는 하나의 칩(100) 내에 배치될 수 있다. 즉, 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)는 원 칩(one chip)으로 구현될 수 있다. 하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)는 메모리 컨트롤러(130)를 통해 DRAM(200)에 접근할 수 있다. 즉, 메모리 컨트롤러(130)는 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)가 DRAM(200)과 통신하는데 인터페이싱 역할을 할 수 있다.
한편 다른 몇몇 실시예에서, 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)는, 도시된 것과 달리, DRAM(200)을 직접 공유할 수도 있다. 구체적으로, 애플리케이션 프로세서(110)는 DRAM(200)의 제1 영역을 이용하고, 커뮤니케이션 프로세서(120)는 DRAM(200)의 제2 영역을 이용할 수 있다. 이러한 DRAM(200)의 제1 영역과 제2 영역은, 물리적으로 구분된 영역일 수도 있고, 논리적으로 구분된 영역일 수도 있다.
DRAM(200)은 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 몇몇 실시예에서, DRAM(200)은, 도시된 것과 같이 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)의 외부에 배치될 수 있다. 구체적으로, DRAM(200)은 애플리케이션 프로세서(110) 및 커뮤니케이션 프로세서(120)와 PoP(Package on Package) 형태로 패키징될 수 있다.
파워 관리 IC(300)는 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)에 제공되는 전력(P1, P2)을 조절할 수 있다. 몇몇 실시예에서, 파워 관리 IC(300)는 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)에 제공되는 전류량을 조절함으로써 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)에 제공되는 전력(P1, P2)을 조절할 수 있다.
몇몇 실시예에서, 파워 관리 IC(300)는 예를 들어, DVFS(Dynamic Voltage & Frequency Scaling), DFS(Dynamic Frequency Scaling) 등의 방식을 통해, 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)에 제공되는 전력(P1, P2)을 조절할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
예를 들어, 애플리케이션 프로세서(110)가 동작하는 데에 많은 전력(P1)이 필요하다고 요청하면, 파워 관리 IC(300)는 애플리케이션 프로세서(110)에 많은 전력(P1)을 제공할 수 있다. 그리고, 애플리케이션 프로세서(110)가 동작하는 데에 작은 전력(P1)이 필요하다고 요청하면, 파워 관리 IC(300)는 애플리케이션 프로세서(110)에 작은 전력(P1)을 제공할 수 있다.
또한, 커뮤니케이션 프로세서(120)가 동작하는 데에 많은 전력(P2)이 필요하다고 요청하면, 파워 관리 IC(300)는 커뮤니케이션 프로세서(120)에 많은 전력(P2)을 제공할 수 있다. 그리고, 커뮤니케이션 프로세서(120)가 동작하는 데에 작은 전력(P2)이 필요하다고 요청하면, 파워 관리 IC(300)는 커뮤니케이션 프로세서(120)에 작은 전력(P2)을 제공할 수 있다.
몇몇 실시예에서, 이러한 파워 관리 IC(300)는 애플리케이션 프로세서(110)와 커뮤니케이션 프로세서(120)가 배치된 칩(100) 외부에 배치될 수 있다. 하지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
본 실시예에 따른 SoC에서, 애플리케이션 프로세서(110)는 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)을 고려하여, 빅 코어(118)와 리틀 코어(119) 중 어느 하나의 활성화 여부를 결정할 수 있다.
또한, 본 실시예에 따른 SoC에서 애플리케이션 프로세서(110)는 커뮤니케이션 프로세서(CP)에 수신되는 메시지 신호(A1)의 분석 결과와 센서 입력 신호(예를 들어, 파워 관리 유닛(114)에 제공되는 터치 입력)를 고려하여, 빅 코어(118)와 리틀 코어(119) 중 어느 하나의 활성화 여부를 결정할 수 있다.
또한, 본 실시예에 따른 SoC에서 애플리케이션 프로세서(110)는 센싱 허브(112) 또는 파워 관리 유닛(114)에 수신되는 센싱 신호(B1)를 고려하여, 빅 코어(118)와 리틀 코어(119) 중 어느 하나의 활성화 여부를 결정할 수 있다.
몇몇 실시예에서, 애플리케이션 프로세서(110)는 이러한 고려 요소들을 포함하는 예를 들어, 도 2에 도시된 것과 같은 룩업테이블(116)을 포함할 수 있다.
도 1 및 도 2를 참조하면, 몇몇 실시예에서, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)이 - 예를 들어, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전류가 - 일정 기준 이하이면(Z1), 애플리케이션 프로세서(110)의 코어 스위칭 값은 기본적으로 리틀 코어(119)를 지시하고, 일정 기준 이상이면(Z2), 애플리케이션 프로세서(110)의 코어 스위칭 값은 빅 코어(118)를 지시할 수 있다.
또한 몇몇 실시예에서, 커뮤니케이션 프로세서(CP)에 수신되는 메시지 신호(A1)의 크기가 일정 기준 이하이면(X1), 애플리케이션 프로세서(110)의 코어 스위칭 값은 기본적으로 리틀 코어(119)를 지시하고, 일정 기준 이상이면(X2), 애플리케이션 프로세서(110)의 코어 스위칭 값은 빅 코어(118)를 지시할 수 있다.
또한 몇몇 실시예에서, 센싱 허브(112) 또는 파워 관리 유닛(114)에 수신되는 센싱 신호(B1)가 일정 기준에 부합하지 않으면(Y1), 애플리케이션 프로세서(110)의 코어 스위칭 값은 기본적으로 리틀 코어(119)를 지시하고, 일정 기준에 부합하면(Y2), 애플리케이션 프로세서(110)의 코어 스위칭 값은 빅 코어(118)를 지시할 수 있다.
도 2에서는 비록 설명의 편의를 위해, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)과, 커뮤니케이션 프로세서(CP)에 수신되는 메시지 신호(A1)의 크기와, 센싱 허브(112) 또는 파워 관리 유닛(114)에 수신되는 센싱 신호(B1)를 모두 고려하는 룩업테이블(116)이 도시되어 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 필요에 따라 고려 요소는 얼마든지 생략될 수 있다.
예를 들어, 몇몇 실시예에서, 룩업테이블(116)은 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)만을 고려하여 애플리케이션 프로세서(110)의 코어 스위칭 값을 결정하도록 변형될 수 있다.
또한 다른 몇몇 실시예에서, 룩업테이블(116)은 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)과, 커뮤니케이션 프로세서(CP)에 수신되는 메시지 신호(A1)의 크기와 센싱 허브(112) 또는 파워 관리 유닛(114)에 수신되는 센싱 신호(B1) 만을 고려하여 애플리케이션 프로세서(110)의 코어 스위칭 값을 결정하도록 변형될 수 있다.
도 3은 본 발명의 몇몇 실시예에 따른 SoC의 동작을 도시한 순서도이다. 도 4는 도 3에 도시된 SoC 동작을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2) 변화를 모니터링 한다(S110).
그리고, 모니터링 결과를 바탕으로 애플리케이션 프로세서(110)의 코어 스위칭 여부를 결정한다(S120).
구체적으로, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)이 증가한다면, 커뮤니케이션 프로세서(120)가 수신한 메시지가 예를 들어, 동영상을 등을 포함한 대용량 메시지일 가능성이 크다. 만약 메시지가 이러한 대용량 메시지라면 메시지 처리를 위해 애플리케이션 프로세서(110)의 빅 코어(118)를 이용하는 것이 전체 시스템의 동작 성능 저하가 일어나지 않는다. 따라서, 애플리케이션 프로세서(110)는 빅 코어(118)를 활성화 시키던지 아니면, 바로 빅 코어(118)가 활성화 될 수 있도록 빅 코어(118)를 준비시킬 수 있다.
반대로, 파워 관리 IC(300)로부터 커뮤니케이션 프로세서(120)에 제공되는 전력(P2)이 크게 증가하지 않는다면, 커뮤니케이션 프로세서(120)가 수신한 메시지가 일반 메시지일 가능성이 크다. 이러한 일반 메시지는 애플리케이션 프로세서(110)의 리틀 코어(119)를 이용하여 처리하여도 전체 시스템의 동작 성능 저하가 일어나지 않을 수 있다. 따라서, 애플리케이션 프로세서(110)는 리틀 코어(119)를 활성화 시키던지 아니면, 바로 리틀 코어(119)가 활성화 될 수 있도록 리틀 코어(119)를 준비시킬 수 있다.
도 5는 본 발명의 다른 몇몇 실시예에 따른 SoC의 동작을 도시한 순서도이다. 도 6 및 도 7은 도 5에 도시된 SoC 동작을 설명하기 위한 도면들이다.
도 5를 참조하면, 외부 패킷 데이터(예를 들어, 메시지 신호)를 제공 받아 분석한다(S210).
구체적으로 도 6을 참조하면, 커뮤니케이션 프로세서(120)는 예를 들어, 안테나(500)를 통해 외부 패킷 데이터(예를 들어, 메시지 신호(A1))를 제공받아 헤더를 분석할 수 있다. 커뮤니케이션 프로세서(120)는 이러한 헤더 분석을 통해 외부 패킷 데이터(예를 들어, 메시지 신호(A1))의 크기를 판단할 수 있다.
다음 도 5를 참조하면, 외부 패킷 데이터(예를 들어, 메시지 신호(A1))가 대용량 데이터 패킷인 경우 알람 신호를 생성한다(S214, S218).
구체적으로, 도 6을 참조하면, 커뮤니케이션 프로세서(120)는 외부 패킷 데이터(예를 들어, 메시지 신호(A1))가 미리 정한 조건을 만족하는 대용량 데이터 패킷인 경우 알람 신호를 생성할 수 있다. 이렇게 생성된 알람 신호는 애플리케이션 프로세서(110)에 제공될 수 있다.
몇몇 실시예에서, 애플리케이션 프로세서(110)가 웨이크-업 되지 않은 상태인 경우, 커뮤니케이션 프로세서(120)는 애플리케이션 프로세서(110)가 웨이크-업 되기를 기다려, 애플리케이션 프로세서(110)에 알람 신호를 제공할 수 있다.
다음 도 5를 참조하면, 센싱 신호가 수신되면, 애플리케이션 프로세서가 웨이크-업 될 수 있다(S220, S224).
구체적으로, 도 6을 참조하면, 예를 들어 터치 입력을 포함하는 센싱 신호가 센서 허브(112)와 파워 관리 유닛(114)을 포함하는 센싱 유닛에 수신되면, 애플리케이션 프로세서(110)가 웨이크-업 될 수 있다.
예를 들어, 커뮤니케이션 프로세서(120)를 통해 수신된 대용량 메시지를 유저가 확인하기 위해 터치 입력을 제공한 경우, 이를 처리하기 위해 애플리케이션 프로세서(110)가 웨이크-업 될 수 있다.
다시 도 5를 참조하면, 코어 스위칭을 수행한다(S230).
구체적으로 도 7을 참조하면, 사용자로부터 예를 들어, 터치 입력이 제공되어 애플리케이션 프로세서(110)가 웨이크-업 되면, 커뮤니케이션 프로세서(120)로부터 알람 신호가 제공될 수 있다. 이에 따라, 애플리케이션 프로세서(110)는 처리 해야할 데이터가 대용량 데이터임을 미리 인식할 수 있고, 빅 코어(118)를 준비 시키거나, 바로 처리해야할 필요가 있는 경우, 빅 코어(118)를 즉시 활성화 시킬 수 있다.
예를 들어, 메시지가 대용량 메시지라면 애플리케이션 프로세서(110)의 빅 코어(118)가 활성화되어 메시지 처리를 수행하고, 메시지가 일반 메시지라면 애플리케이션 프로세서(110)의 리틀 코어(119)가 활성화되어 메시지 처리를 수행할 수 있다.
도 8은 본 발명의 몇몇 실시예에 따른 SoC의 효과를 설명하기 위한 도면이다.
도 8을 참조하면, 본 실시예에 따른 SoC에서는, 커뮤니케이션 프로세서(120)를 통해 적은 양의 처리 데이터를 포함하는 일반 메시지(510)가 수신될 경우, 애플리케이션 프로세서(110)의 리틀 코어(119)를 이용하여 메시지 처리를 수행한다.
그리고, 커뮤니케이션 프로세서(120)를 통해 컨텐츠(520)를 포함하는 대용량 메시지가 수신되어도, 애플리케이션 프로세서(110)가 미리 빅 코어(118)를 활성화시키거나, 빅 코어(118)가 바로 활성화되도록 준비시키므로, 대용량 메시지 처리에 따른 전체 시스템의 성능 저하 현상을 최소화할 수 있으며, 시스템의 동작 안정성 또한 향상될 수 있다.
도 9는 본 발명의 다른 몇몇 실시예에 따른 SoC의 블록도이다.
도 9를 참조하면, SoC는 어플리케이션 프로세서(1001)와, DRAM(1060)을 포함할 수 있다.
애플리케이션 프로세서(1001)는 중앙처리부(1010), 멀티미디어 시스템(1020), 멀티레벨 연결 버스(1030), 메모리 시스템(1040), 주변 회로(1050)을 포함할 수 있다.
중앙처리부(1010)는 SoC의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 앞서 설명한 것과 같이 복수의 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.
멀티미디어 시스템(1020)은, SoC에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다.
멀티레벨 연결 버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 멀티레벨 연결 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 멀티레벨 연결 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
메모리 시스템(1040)은, 애플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.
주변 회로(1050)는, SoC가 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.
DRAM(1060)은 애플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 애플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 애플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다.
이러한 SoC의 구성 요소 중 애플리케이션 프로세서(1001)는 앞서 설명한 본 발명의 실시예들에 따른 SoC의 애플리케이션 프로세서(110)에 대응될 수 있다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 SoC를 적용할 수 있는 예시적인 반도체 시스템들이다.
도 10은 태블릿 PC(1200)을 도시한 도면이고, 도 11은 노트북(1300)을 도시한 도면이며, 도 12는 스마트폰(1400)을 도시한 것이다. 본 발명의 실시예들에 따른 SoC 중 적어도 하나는 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.
또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다. 즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 애플리케이션 프로세서
120: 커뮤니케이션 프로세서
300: 파워 관리 IC

Claims (10)

  1. 단위 시간 당 제1 데이터를 처리하는 제1 코어;
    상기 단위 시간 당 상기 제1 데이터보다 많은 제2 데이터를 처리하는 제2 코어; 및
    커뮤니케이션 프로세서에 수신되는 메시지 신호의 분석 결과와 센싱 신호를 고려하거나, 또는 상기 커뮤니케이션 프로세서에 제공되는 전력을 고려하거나, 또는 외부 장치로부터 상기 커뮤니케이션 프로세서가 무선으로 수신받은 외부 패킷 데이터의 크기를 고려하여 상기 제1 코어와 제2 코어 중 어느 하나의 활성화(active) 여부를 결정하는 룩업테이블을 포함하는 애플리케이션 프로세서.
  2. 제 1항에 있어서,
    상기 커뮤니케이션 프로세서에 제공되는 전력은 상기 커뮤니케이션 프로세서에 제공되는 전류량을 포함하는 애플리케이션 프로세서.
  3. 제 2항에 있어서,
    상기 커뮤니케이션 프로세서에 제공되는 전류량이 제1 크기이면 상기 제1 코어가 활성화되고, 상기 커뮤니케이션 프로세서에 제공되는 전류가 상기 제1 크기보다 큰 제2 크기이면 상기 제2 코어가 활성화되는 애플리케이션 프로세서.
  4. 제 1항에 있어서,
    상기 룩업테이블은 상기 커뮤니케이션 프로세서에 수신된 메시지 신호의 크기가 미리 정한 조건을 만족하고, 상기 센싱 신호를 수신하면, 상기 제1 코어와 제2 코어 중 어느 하나의 활성화 여부를 결정하는 애플리케이션 프로세서.
  5. 단위 시간 당 제1 데이터를 처리하는 제1 코어와 상기 단위 시간 당 상기 제1 데이터보다 많은 제2 데이터를 처리하는 제2 코어와, 터치 입력을 포함하는 센싱 신호를 수신하는 센싱 유닛을 포함하는 애플리케이션 프로세서;
    안테나를 통해 메시지 신호를 수신하고 상기 메시지 신호의 크기를 분석하는 커뮤니케이션 프로세서; 및
    상기 커뮤니케이션 프로세서에 전력을 제공하는 파워 관리 IC를 포함하되,
    상기 애플리케이션 프로세서는,
    상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전력을 고려하거나, 또는, 상기 커뮤니케이션 프로세서가 분석한 메시지 신호의 크기가 미리 정한 조건을 만족하고, 상기 센싱 신호가 입력되는 것을 고려하거나, 외부 장치로부터 상기 커뮤니케이션 프로세서가 무선으로 수신받은 외부 패킷 데이터의 크기를 고려하여 제1 코어와 제2 코어 중 어느 하나의 활성화(active) 여부를 결정하는 시스템 온 칩(SoC).
  6. 제 5항에 있어서,
    상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전력은 상기 파워 관리 IC로부터 상기 커뮤니케이션 프로세서에 제공되는 전류량을 포함하는 시스템 온 칩.
  7. 제 5항에 있어서,
    상기 애플리케이션 프로세서는, 상기 커뮤니케이션 프로세서에 수신된 메시지 신호의 크기가 미리 정한 조건을 만족하면, 알람 신호를 생성하여 이를 상기 애플리케이션 프로세서에 제공하고, 상기 애플리케이션 프로세서는 상기 알람 신호를 고려하여 상기 제2 코어를 활성화 시키는 시스템 온 칩.
  8. 제 7항에 있어서,
    상기 알람 신호는, 상기 애플리케이션 프로세서가 상기 센싱 신호에 의해 웨이크 업된 후, 상기 애플리케이션 프로세서에 제공되는 시스템 온 칩.
  9. 제 5항에 있어서,
    DRAM을 더 포함하고,
    상기 애플리케이션 프로세서와 상기 커뮤니케이션 프로세서는 상기 DRAM을 공유하는 시스템 온 칩.
  10. 제 5항에 있어서,
    상기 애플리케이션 프로세서와 상기 커뮤니케이션 프로세서는 제1 칩 내에 배치되는 시스템 온 칩.
KR1020160030317A 2016-03-14 2016-03-14 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩 KR102578648B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160030317A KR102578648B1 (ko) 2016-03-14 2016-03-14 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
US15/390,831 US10897738B2 (en) 2016-03-14 2016-12-27 Application processor that performs core switching based on modem data and a system on chip (SOC) that incorporates the application processor
US17/148,631 US11463957B2 (en) 2016-03-14 2021-01-14 Application processor that performs core switching based on modem data and a system on chip (SoC) that incorporates the application processor
US17/945,592 US20230013395A1 (en) 2016-03-14 2022-09-15 Application processor that performs core switching based on modem data and a system on chip (soc) that incorporates the application processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160030317A KR102578648B1 (ko) 2016-03-14 2016-03-14 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩

Publications (2)

Publication Number Publication Date
KR20170106774A KR20170106774A (ko) 2017-09-22
KR102578648B1 true KR102578648B1 (ko) 2023-09-13

Family

ID=59787409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160030317A KR102578648B1 (ko) 2016-03-14 2016-03-14 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩

Country Status (2)

Country Link
US (3) US10897738B2 (ko)
KR (1) KR102578648B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896738B1 (en) 2019-10-02 2021-01-19 Micron Technology, Inc. Apparatuses and methods for direct access hybrid testing
KR20210109085A (ko) * 2020-02-26 2021-09-06 삼성전자주식회사 메모리 장치에 대한 테스트 방법, 메모리 장치를 테스트하는 테스트 장치의 동작 방법, 및 셀프-테스트 기능을 구비한 메모리 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7461275B2 (en) * 2005-09-30 2008-12-02 Intel Corporation Dynamic core swapping
US7346368B2 (en) * 2005-10-04 2008-03-18 Research In Motion Limited Method and mobile device for operating in different data transfer modes
US8245232B2 (en) * 2007-11-27 2012-08-14 Microsoft Corporation Software-configurable and stall-time fair memory access scheduling mechanism for shared memory systems
KR101627162B1 (ko) 2010-02-08 2016-06-03 삼성전자주식회사 휴대용 단말기에서 패킷 필터링을 통해 전력 소모를 줄이기 위한 장치 및 방법
US8595529B2 (en) 2010-12-16 2013-11-26 Qualcomm Incorporated Efficient power management and optimized event notification in multi-processor computing devices
US8683243B2 (en) 2011-03-11 2014-03-25 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
JP5806529B2 (ja) * 2011-07-06 2015-11-10 ルネサスエレクトロニクス株式会社 半導体装置、それを用いた無線通信端末、及びクロック周波数制御方法
KR101884469B1 (ko) 2012-01-10 2018-08-01 엘지전자 주식회사 이동 단말기 및 그 제어 방법
KR101947652B1 (ko) * 2012-09-28 2019-04-25 삼성전자 주식회사 휴대 단말기의 저전력 근거리 통신 기능 운용 방법 및 장치
US20140095896A1 (en) 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
KR101927096B1 (ko) 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
CN103853620B (zh) 2012-11-30 2017-06-09 华为技术有限公司 一种众核处理器进程间相互通信的方法、装置及系统
KR102082859B1 (ko) * 2013-01-07 2020-02-28 삼성전자주식회사 복수의 이종 코어들을 포함하는 시스템 온 칩 및 그 동작 방법
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
KR102225836B1 (ko) * 2013-12-05 2021-03-11 삼성전자주식회사 안테나의 성능을 개선하기 위한 방법 및 그 장치
KR101842016B1 (ko) 2013-12-10 2018-03-28 한국전자통신연구원 멀티 코어 환경에서의 동적 전력 제어방법
US9244747B2 (en) * 2014-03-13 2016-01-26 Qualcomm Incorporated System and method for providing dynamic clock and voltage scaling (DCVS) aware interprocessor communication
US10064138B2 (en) * 2014-12-23 2018-08-28 Microsoft Technology Licensing, Llc Energy efficient wireless data transfer
US9817673B2 (en) * 2015-03-03 2017-11-14 Intel Corporation Technologies for fast low-power startup of a computing device
US9924516B1 (en) * 2015-05-22 2018-03-20 Sprint Communications Company L.P. Method to transmit data packets on a network
US9710041B2 (en) * 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10110978B2 (en) * 2016-02-19 2018-10-23 Facebook, Inc. Wavelength division multiplexer with packet switching based on header information or performance metric information for optical channels

Also Published As

Publication number Publication date
US11463957B2 (en) 2022-10-04
US20170265137A1 (en) 2017-09-14
KR20170106774A (ko) 2017-09-22
US10897738B2 (en) 2021-01-19
US20210136688A1 (en) 2021-05-06
US20230013395A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US10631361B2 (en) Method and apparatus for providing user with information received by electronic device
US9378536B2 (en) CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing
US10108241B2 (en) Method and apparatus for saving power of a processor socket in a multi-socket computer system
KR101798369B1 (ko) 휴대용 디바이스에서 동기적 태스크 디스패치를 위한 시스템 및 방법
US9804857B2 (en) Method and apparatus for multi-mode mobile computing devices and peripherals
US11169589B2 (en) Managing system power in USB-C/USB power delivery systems
JP6370498B2 (ja) コンピューティングデバイス内の複数のｓｏｃの間における動作状態の協調のための方法およびシステム
US20230013395A1 (en) Application processor that performs core switching based on modem data and a system on chip (soc) that incorporates the application processor
US10948968B2 (en) Controlling processor performance scaling based on context
US9552051B2 (en) Block partition to minimize power leakage
US11157315B2 (en) Method for process management and electronic device
US20150007190A1 (en) Techniques to aggregate compute, memory and input/output resources across devices
US20140189385A1 (en) Intelligent receive buffer management to optimize idle state residency
US20130339758A1 (en) Utilization of shared wake pins in computing devices
US20110016251A1 (en) Multi-processor system and dynamic power saving method thereof
AU2017269685B2 (en) Dynamic clock gating frequency scaling
KR20240041971A (ko) 다양한 전력 상태를 갖는 디바이스에 대한 계층적 상태 저장 및 복원
US9400540B2 (en) Event based dynamic power management
US8732352B1 (en) Dynamic allocation of buffers for direct memory access

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant