JP2013025541A - マルチプロセッサシステムのタスク処理方法 - Google Patents

マルチプロセッサシステムのタスク処理方法 Download PDF

Info

Publication number
JP2013025541A
JP2013025541A JP2011159295A JP2011159295A JP2013025541A JP 2013025541 A JP2013025541 A JP 2013025541A JP 2011159295 A JP2011159295 A JP 2011159295A JP 2011159295 A JP2011159295 A JP 2011159295A JP 2013025541 A JP2013025541 A JP 2013025541A
Authority
JP
Japan
Prior art keywords
task
processor
multiprocessor system
task processing
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011159295A
Other languages
English (en)
Inventor
Toru Uehara
植原  徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011159295A priority Critical patent/JP2013025541A/ja
Publication of JP2013025541A publication Critical patent/JP2013025541A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

【課題】本発明の目的は、温度センサや消費電力測定用のデバイスを必要とすることなく、プロセッサの温度の上昇を抑えることのできる、マルチプロセッサシステムのタスク処理方法を提供することにある。
【解決手段】タスク処理が割り当てられる複数のプロセッサを備えたマルチプロセッサシステムのタスク処理方法であって、同一のタスクを前記複数のプロセッサに順番に繰り返し割り当てることを特徴とする。
【選択図】図3

Description

本発明は、マルチプロセッサシステムのタスク処理方法に関する。
従来、CPUやDSPなどの複数のプロセッサを同時に使用して、システム全体の処理能力を向上させた、マルチプロセッサシステムが用いられている。
このようなマルチプロセッサシステムでは、複数のプロセッサでタスクを分担して実行することにより、単一のプロセッサだけでは得られないような高い処理性能を実現することができる。
また、一のプロセッサに障害が発生しても、他のプロセッサでタスクを受け継いで実行することができるため、信頼性を向上させたシステムを実現することができる。
図1は、かようなマルチプロセッサシステムの概略構成の一例を示すブロック図である。
図1に示すマルチプロセッサシステムは、1台のCPUと、3台のDSP(DSP1、DSP2、DSP3)とを備え、これらは互いに接続されている。
ここで、3台のDSPは、デュアルコアプロセッサであり、それぞれプロセッサコアを2つずつ有している。
図1に示すマルチプロセッサシステムにおいて、DSPにタスクを実行させる場合には、図2に示すように、プロセッサコアごとに、一の特定の種類のタスクを割り当て、割り当てたタスクの処理を所定の単位時間ごとに繰り返し行う、ループ処理を行うのが一般的である。
図2に示す例では、例えばコア1にはタスクAが割り当てられており、所定の単位時間ごとに1回目のタスク処理、2回目のタスク処理、と繰り返しタスク処理を行うものであり、コア2〜5についても同様である。
なお、コア6には、タスクが割り当てられていないため、コア6はタスク処理を行わない。
しかし、タスクの種類によって、単位時間内における、タスク処理実行時間に差がある。すなわち、図2に示す例では、タスクBの実行時間が最も長く、次いで、タスクAの実行時間が長く、次にタスクCの実行時間が長く、タスクD,Eは他のタスクと比べて実行時間が短い。
従って、上記のようなタスク割り当てをした場合、この単位時間内でのタスク実行時間の差異に起因して、タスク処理によるプロセッサコアの温度上昇量に差異が生じる。
図2に示す例では、タスクAの処理では、所定の時間経過後にプロセッサコアが15℃上昇し、同様にタスクBの処理では20℃、タスクCの処理では10℃、タスクD、Eの処理では5℃プロセッサコアの温度が上昇する。
従って、以下の表1に示すように、2つのプロセッサコアの温度上昇量の和で表す、DSPの温度上昇量にも差異が生じてしまう。
このように、上記のタスク割り当てによるタスク処理では、特定のプロセッサの温度上昇が大きくなり、プロセッサに機能異常や故障が発生してしまう場合があった。
Figure 2013025541
これに対し、プロセッサの温度上昇による機能障害や故障を防止するため、温度センサや消費電力測定により、所定の閾値を超えた場合に温度を下げる対策がとられていた。
例えば、温度センサにより測定された温度が所定の閾値を超えた場合に、空調を調整して温度を下げる方法や、タスクを再スケジュールする方法や、プロセッサのクロックの動作周波数を下げて消費電力を抑える方法が知られている(特許文献1参照)。
特開2008−265313号公報
しかしながら、上記の技術では、プロセッサの温度やその指標となる消費電力を測定するために、温度センサや消費電力測定用デバイスが必要となり、コストが増加するという問題があった。
また、プロセッサの温度や消費電力を常時測定することにより、システムのパフォーマンスが低下する原因となるという問題もあった。
本発明の目的は、温度センサや消費電力測定用のデバイスを必要とすることなく、プロセッサの温度の上昇を抑えることのできる、マルチプロセッサシステムのタスク処理方法を提供することにある。
本発明の方法は、上記の課題を解決しようとするものであり、タスク処理が割り当てられる複数のプロセッサを備えたマルチプロセッサシステムのタスク処理方法であって、同一のタスクを前記複数のプロセッサに順番に繰り返し割り当てるものである。
本発明の好適一実施形態では、前記複数のプロセッサは、複数のプロセッサコアを備え、各プロセッサ内で同一のタスクを前記複数のプロセッサコアに順番に繰り返し割り当てる。
本発明の別の好適実施形態では、1以上のタスクからなる1以上のパターンを前記プロセッサに順番に繰り返し割り当てる。
本発明によれば、温度センサや消費電力測定用のデバイスを必要とすることなく、プロセッサの温度の上昇を抑えることができる。
マルチプロセッサシステムの概略構成の一例を示すブロック図である。 プロセッサコアへのタスク割り当ての一例を示す図である。 本発明の一実施形態に係るタスク処理方法におけるタスク割り当ての一例を示す図である。 図3に示すタスク割り当ての概略説明図である。
以下、図面を参照して、本実施形態について詳細に説明する。
図1に示すマルチプロセッサシステムを用いて、本実施形態のマルチプロセッサシステムのタスク処理方法について説明する。
図3に示すように、本実施形態では、各プロセッサが有する2つのプロセッサコアに対応させて、タスクA〜Eからなる2つのパターンA、Bを作成する。
そして、図3、4に示すように、各DSPでこれらのパターンA、Bを交互にループ処理する。
ここで、図3に示す例では、パターンAは、一のプロセッサコアに割り当てるサブパターンaと、他のプロセッサコアに割り当てるサブパターンbとからなり、一方で、パターンBは、サブパターンaが上記他のプロセッサコアに割り当てられ、サブパターンbが上記一のプロセッサに割り当てられるように構成されている。
この方法によれば、図3に示すように、同一のタスクが、図1に示すマルチプロセッサシステムのコア1〜6に、所定の単位時間ごとに順番に繰り返し割り当てられることとなる。すなわち、例えば、タスクAは、1回目の単位時間において、DSP1のコア1に割り当てられ、2回目の単位時間においては、DSP2のコア3に割り当てられ、3回目の単位時間においてはDSP3のコア5に割り当てられている。4回目の単位時間においては、タスクAはDSP1のコア2に割り当てられ、以降同様に繰り返されている。
タスクB、C、D、EについてもタスクAと同様であり、所定の単位時間ごとに異なるプロセッサコアに順番に繰り返し割り当てている。
従って、本実施形態では、タスクA〜Eが、DSP間及びプロセッサコア間で均等に割り当てられる。
これにより、各DSPでのタスク処理によるDSPの温度上昇量が均一となるため、特定のプロセッサの温度が大きく上昇することを回避することができる。
従って、特別なデバイス等の必要なく、プロセッサに機能異常や故障が発生するのを抑制することができる。
また、タスク処理によるプロセッサコア間の温度上昇量も均一化されるため、プロセッサコア単位での機能異常や故障の発生も抑制することができる。
さらに、図3、4に示すように、タスクA〜Eからなるパターンを作成し、このパターン単位での繰り返し処理を行うため、タスクをスケジュールし直すことなく、ループ処理で各タスクを実行することができる。
なお、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本実施形態は、全てのDSPが2つのプロセッサコアを有している場合を示しているが、DSPが有するコアの数は異なっていてもよく、プロセッサ間で同一のタスクの割り当てが均等になっていれば良い。

Claims (3)

  1. タスクが割り当てられる複数のプロセッサを備えたマルチプロセッサシステムのタスク処理方法であって、
    同一のタスクを前記複数のプロセッサに順番に繰り返し割り当てることを特徴とする、マルチプロセッサシステムのタスク処理方法。
  2. 前記複数のプロセッサの各々は、複数のプロセッサコアを備え、
    各プロセッサ内で同一のタスクを前記複数のプロセッサコアに順番に繰り返し割り当てる、請求項1に記載のマルチプロセッサシステムのタスク処理方法。
  3. 1以上のタスクからなる1以上のパターンを前記プロセッサに順番に繰り返し割り当てる、請求項1又は2に記載のマルチプロセッサシステムのタスク処理方法。
JP2011159295A 2011-07-20 2011-07-20 マルチプロセッサシステムのタスク処理方法 Withdrawn JP2013025541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011159295A JP2013025541A (ja) 2011-07-20 2011-07-20 マルチプロセッサシステムのタスク処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159295A JP2013025541A (ja) 2011-07-20 2011-07-20 マルチプロセッサシステムのタスク処理方法

Publications (1)

Publication Number Publication Date
JP2013025541A true JP2013025541A (ja) 2013-02-04

Family

ID=47783826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159295A Withdrawn JP2013025541A (ja) 2011-07-20 2011-07-20 マルチプロセッサシステムのタスク処理方法

Country Status (1)

Country Link
JP (1) JP2013025541A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588577B2 (en) 2013-10-31 2017-03-07 Samsung Electronics Co., Ltd. Electronic systems including heterogeneous multi-core processors and methods of operating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9588577B2 (en) 2013-10-31 2017-03-07 Samsung Electronics Co., Ltd. Electronic systems including heterogeneous multi-core processors and methods of operating same

Similar Documents

Publication Publication Date Title
Sharma et al. Mrorchestrator: A fine-grained resource orchestration framework for mapreduce clusters
JP2017126363A (ja) 運用管理装置、運用管理方法、及びプログラム
US10103956B2 (en) Virtual machine processor and memory resource coordinator
JP2009151774A (ja) マルチコア・プロセッサ上での自律型ワークロード分配のための方法、装置、およびシステム
GB2533256A (en) Data processing systems
JP2010534891A5 (ja)
JP6446125B2 (ja) リソースリーク検出の方法、装置及びシステム
WO2013126066A1 (en) Wear-leveling cores of a multi-core processor
US9760071B2 (en) Profile based fan control for an unmanageable component in a computing system
Bhatelé et al. Understanding application performance via micro-benchmarks on three large supercomputers: Intrepid, Ranger and Jaguar
Bandyopadhyay et al. Proximity based weighting of test cases to improve spectrum based fault localization
JP2011186531A (ja) Smt対応cpuを有する情報処理装置の消費電力低減方法、消費電力低減装置及び消費電力低減プログラム
JP2018523220A5 (ja)
JP2007108944A (ja) 半導体集積回路装置
JP2013149221A (ja) プロセッサの制御装置およびその方法
Bolchini et al. Lifetime-aware load distribution policies in multi-core systems: An in-depth analysis
JP2013025541A (ja) マルチプロセッサシステムのタスク処理方法
JP2008305351A (ja) ディスパッチ装置
JP5776789B2 (ja) 電力制御装置、電子計算機及び電力制御方法
Barve et al. Fecbench: An extensible framework for pinpointing sources of performance interference in the cloud-edge resource spectrum
Iskandar et al. Dynamic thread mapping for maximizing performance in power-efficient multi-core systems
Fernández Anta et al. Online parallel scheduling of non-uniform tasks: Trading failures for energy
CN102087620B (zh) 在异构机群中运行应用程序、提升运算速度的方法及装置
Liang et al. Register and thread structure optimization for GPUs
KR101269094B1 (ko) 에너지 효율에 따른 멀티코어 프로세서용 응용프로그램의 데이터처리 판단방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007