CN113553176A - 芯片的内核切换方法、芯片、电子设备及存储介质 - Google Patents
芯片的内核切换方法、芯片、电子设备及存储介质 Download PDFInfo
- Publication number
- CN113553176A CN113553176A CN202110792513.0A CN202110792513A CN113553176A CN 113553176 A CN113553176 A CN 113553176A CN 202110792513 A CN202110792513 A CN 202110792513A CN 113553176 A CN113553176 A CN 113553176A
- Authority
- CN
- China
- Prior art keywords
- kernel
- chip
- core
- target
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000003213 activating effect Effects 0.000 claims abstract description 12
- 238000004590 computer program Methods 0.000 claims description 15
- 230000009849 deactivation Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 6
- 230000032683 aging Effects 0.000 abstract description 27
- 230000002035 prolonged effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005299 abrasion Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000009412 basement excavation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本申请涉及芯片控制的技术领域，提供一种芯片的内核切换方法、芯片、电子设备及存储介质，该方法包括：获取多个第一内核的工作参数；根据工作参数，从多个第一内核中确定待去激活的至少一个目标内核；获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质；基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活。本申请旨在保障芯片内核的磨损均衡，有效提高老化芯片的性能。
Description
技术领域
本申请涉及芯片控制的技术领域，尤其涉及一种芯片的内核切换方法、芯片、电子设备及存储介质。
背景技术
随着芯片工艺沿着摩尔定律发展，追求多任务处理功能和处理速度提升成为了芯片设计的目标，芯片慢慢从单内核演进到多内核。当前，随着芯片工作时间的增加，不可避免的有退化或者老化的内核出现。为防止芯片的老化，现有技术在芯片老化过程中，可以基于内核的配置文件和分组信息将任务分配给最适合执行任务的那些内核。然而，固定的配置文件会成为系统的性能瓶颈，仍然容易导致多核芯片各内核的磨损不均衡，影响芯片性能的发挥。
发明内容
本申请的主要目的在于提供一种芯片的内核切换方法、芯片、电子设备及存储介质，旨在保障多核芯片各内核的磨损均衡，有效提高老化芯片的性能。
第一方面，本申请提供一种芯片的内核切换方法，所述芯片包括多个内核，所述多个内核包括激活的多个第一内核和未激活的至少一个第二内核，所述方法包括：
获取多个所述第一内核的工作参数；
根据所述工作参数，从所述多个第一内核中确定待去激活的至少一个目标内核；
获取至少一个所述第二内核的目标配置文件，并将至少一个所述目标配置文件写入与所述芯片外接的存储介质；
基于所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活。
第二方面，本申请还提供一种芯片，所述芯片包括处理器、存储器以及存储在所述存储器上并可被所述处理器执行的计算机程序，所述处理器包括多个第一内核，其中所述计算机程序被所述处理器执行时，实现如上所述的芯片的内核切换方法的步骤。
第三方面，本申请还提供一种电子设备，所述电子设备包括电源以及如上所述的芯片，所述电源与所述芯片电性连接。
第四方面，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其中所述计算机程序被处理器执行时，实现如上所述的芯片的内核切换方法的步骤。
本申请提供一种芯片的内核切换方法、芯片、电子设备及存储介质，本申请通过获取多个第一内核的工作参数；根据工作参数，从多个第一内核中确定待去激活的至少一个目标内核；获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质；基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活。保证所有的内核得到较为均衡的疲劳，使得多核芯片各内核的磨损均衡，能够有效提高老化芯片的性能，延长芯片寿命。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片的内核切换方法的步骤流程示意图；
图2为本申请实施例提供的芯片内核以及备份内核的一示意图；
图3为本申请实施例提供的芯片内核以及备份内核的另一示意图；
图4为图1中的内核切换方法的子步骤流程示意图；
图5为本申请实施例提供的一种芯片的示意性框图；
图6为本申请实施例提供的一种电子设备的示意性框图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。本申请实施例提供一种芯片的内核切换方法、芯片、电子设备及存储介质。其中，该芯片的内核切换方法可应用于芯片，芯片集成两个或多个完整的计算引擎(内核)。该芯片包括多个内核，多个内核包括激活的多个第一内核和未激活的至少一个第二内核，例如该芯片为1794芯片或者1798芯片。需要说明的是，该芯片的内核切换方法可应用于包括该芯片的电子设备，以下以内核切换方法应用于芯片为例进行解释说明。
其中，芯片可以为同构(homogeneous)多核芯片和异构(heterogeneous)多核芯片，同构多核芯片是指芯片内多个内核的结构是相同的，而异构多核芯片是指芯片内多个内核的结构不相同。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参照图1，图1为本申请实施例提供的一种芯片的内核切换方法的步骤流程示意图。
如图1所示，该芯片的内核切换方法包括步骤S101至步骤S104。
步骤S101、获取多个第一内核的工作参数。
其中，芯片包括多个内核，多个内核包括激活的多个第一内核和未激活的至少一个第二内核，未激活的第二内核也可称为备用内核，例如一个芯片包括4个第一内核和1个第二内核，如图2所示，芯片10上电时，芯片10包括4个已激活的第一内核11和1个未激活的第二内核12。第二内核可以是一个或者多个，多个第一内核可以以核心组的方式存在。例如一个芯片包括8个第一内核和2个第二内核，其中8个第一内核包括两个4核的核心组，如图3所示，芯片20上电时，芯片20包括8个已激活的第一内核21和2个未激活的第二内核22，其中8个第一内核21包括两个虚拟框框选的核心组，每个被框选的核心组中的4个第一内核21与一个第二内核22相对应。
其中，该芯片的内核包括中央处理器CPU核心、图形处理器(GPU)核心和人工智能处理器(APU)核心。第一内核和第二内核均具有控制和信息处理的能力，是电子设备的控制中枢，它们可以从内部存储器中读取指令，并执行指令指定的控制和计算任务。
在一实施例中，第一内核的工作参数包括内核的工作电压、工作电流和/或输出的nonce参数。其中，内核输出的nonce参数包括区块中的nonce参数和每笔交易中nonce参数。例如，当芯片参与比特币挖矿活动时，芯片的老化过程较快，通过获取芯片激活的多个第一内核输出的nonce参数，此时nonce参数主要用于调整挖矿难度，可以较为准确且简单地确定内核的老化程度，从而将老化程度较高的内核作为待去激活的目标内核，从而减缓老化程度较高的内核的磨损，提高芯片性能，延长芯片寿命。
在一实施例中，间隔预设周期采集芯片激活的多个第一内核的工作参数，其中，预设周期是根据预设时间、预设的进程执行数量、预设的线程执行数量或有向无环图的预设执行次数确定的。其中，预设周期可根据实际情况进行灵活设置，预设时间以及上述预设执行数量可由用户灵活设置，本实施例不做具体限定。可选的，预设周期为芯片完成执行若干次数有向无环图(dag图)所需的时间。
例如，当芯片参与比特币挖矿活动时，芯片的监控模块以完成执行一个有向无环图(dag图)所需的时间为周期采集该芯片激活的多个第一内核的nonce输出，从而根据每个内核的nonce输出确定待去激活的目标内核，并在完成执行下一个有向无环图的周期内继续采集多个第一内核的nonce输出，可以持续性并定时地检测内核的老化程度，从而将老化程度较高的内核作为待去激活的目标内核，保证所有的内核得到较为均衡的疲劳。
步骤S102、根据工作参数，从多个第一内核中确定待去激活的至少一个目标内核。
其中，第一内核的工作参数包括内核的工作电压、工作电流和/或输出的nonce参数，通过获取芯片激活的多个第一内核的工作电压、工作电流和/或输出的nonce参数，可以较为准确地确定内核的老化程度，并从多个第一内核中确定老化程度较高的内核作为待去激活的目标内核，从而减缓老化程度较高的内核的磨损，有效提高芯片性能，延长芯片寿命。
在一实施例中，根据工作参数，从多个第一内核中确定满足预设的内核切换条件的至少一个内核；将满足预设的内核切换条件的至少一个内核作为待去激活的至少一个目标内核。需要说明的是，预设的内核切换条件需要用户根据实际情况进行设置，例如根据多次实验数据去设置内核切换条件。内核切换条件可通过内核的工作电压、工作电流和/或输出的nonce参数进行设置，选取符合预设的内核切换条件的一个或者多个第一内核作为待去激活的目标内核，便于后续对目标内核进行去激活，使得多核芯片各内核的磨损均衡。
在一实施例中，根据工作参数确定每个第一内核是否符合预设的内核切换条件，从而筛选出满足预设的内核切换条件的至少一个内核。具体地，若确定第一内核的工作电压大于或等于预设电压阈值、工作电流大于或等于预设电流阈值、和/或输出的nonce参数大于或等于预设数值，则确定该第一内核符合预设的内核切换条件；若第一内核的工作电压小于预设电压阈值、工作电流小于预设电流阈值、以及输出的nonce参数小于预设数值，则确定该第一内核不符合预设的内核切换条件。需要说明的是，工作电压越大，或者工作电流越大，又或者nonce参数越大，均表示内核的老化程度越高，也即呈正比。相反的，工作电压小、工作电流小，或者nonce参数越小，则表示内核的老化程度越低。当内核的老化程度达到一定程度，内核的工作电压大于或等于预设电压阈值、工作电流大于或等于预设电流阈值、和/或输出的nonce参数大于或等于预设数值，则确定内核符合预设的内核切换条件，并选取符合预设的内核切换条件的一个或者多个第一内核作为待去激活的目标内核，便于后续对目标内核进行去激活，保证所有的内核得到较为均衡的疲劳，有效提高老化芯片的性能，延长芯片寿命。
在一实施例中，如图4所示，步骤S102包括：子步骤S1021至子步骤S1022。
子步骤S1021、根据工作参数确定芯片是否满足预设的内核切换条件。
其中，工作参数包括第一内核的工作电压、工作电流和/或输出的nonce参数；预设的内核切换条件包括：至少一个第一内核的工作电压大于或等于预设电压阈值、工作电流大于或等于预设电流阈值、和/或输出的nonce参数大于或等于预设数值。预设电压阈值、预设电流阈值和预设数值可根据实际情况进行设置，本申请对此不做具体限定。
需要说明的是，工作电压越大，或者工作电流越大，又或者nonce参数越大，均表示第一内核的老化程度越高，也即呈正比，当存在老化程度达到一定程度的第一内核，则表明芯片满足预设的内核切换条件。相反的，工作电压小、工作电流小，或者nonce参数越小，则表示第一内核的老化程度越低，当芯片的第一内核均未达到一定的老化程度，则表明芯片不满足预设的内核切换条件。
在一实施例中，叠加多个第一内核的工作参数，得到目标工作参数；当目标工作参数大于或等于预设工作参数，确定芯片满足预设的内核切换条件；当目标工作参数小于预设工作参数，确定芯片不满足预设的内核切换条件。预设工作参数包括预设工作电压、预设工作电流和/或预设nonce参数。当芯片不满足预设的内核切换条件时，表明芯片的老化程度不高，无需进行内核切换。
子步骤S1022、若确定芯片满足预设的内核切换条件，则根据工作参数，从多个第一内核中选取至少一个第一内核作为待去激活的目标内核。
在一实施例中，根据工作参数确定每个第一内核的去激活优先级；根据每个第一内核的去激活优先级，从多个第一内核中选取待去激活的至少一个目标内核。其中，去激活优先级为第一内核待去激活的优先级。需要说明的是，第一内核的工作电压越大，或者工作电流越大，又或者nonce参数越大，均表示第一内核的老化程度越高，则相应的第一内核的去激活优先级越高。相反的，工作电压小、工作电流小，或者nonce参数越小，则表示第一内核的老化程度越低，第一内核的去激活优先级越低。可以理解的，从多个第一内核中选取优先级较高的一个或者多个第一内核作为待去激活的至少一个目标内核，保证后续老化程度较高的目标内核能够停止工作，减缓目标内核的老化过程，延缓芯片寿命。
示例性的，根据工作参数对每个第一内核进行评分，根据每个第一内核的评分确定每个第一内核的去激活优先级，并根据每个第一内核的去激活优先级从多个第一内核中确定待去激活的至少一个目标内核。需要说明的是，内核的工作电压越大，或者工作电流越大，又或者nonce参数越大，则每个第一内核的评分越高，评分越高则每个第一内核的去激活优先级越高，选取优先级较高的第一内核作为待去激活的目标内核，从而确定至少目标内核，有利于有效提高老化芯片的性能。
进一步地，工作参数包括第一内核的工作电压、工作电流和输出的nonce参数。获取工作电压的第一预设系数、工作电流的第二预设系数以及nonce参数的第三预设系数；通过工作电压和第一预设系数，计算每个第一内核的第一评分；通过工作电流和第二预设系数，计算每个第一内核的第二评分；通过nonce参数和第三预设系数，计算每个第一内核的第三评分；累加每个第一内核的第一评分、第二评分和第三评分，得到每个第一内核的总评分；根据每个第一内核的总评分确定每个第一内核的去激活优先级。评分越高则每个第一内核的去激活优先级越高，以便选取优先级较高的至少一个第一内核作为待去激活的目标内核。
步骤S103、获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质。
其中，第二内核的目标配置文件可存储在电子设备的本地存储器或者相关的云端数据中。当预备激活至少一个第二内核，使得第二内核代替目标内核工作，需要获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质。需要说明的是，通过将至少一个目标配置文件写入与芯片外接的存储介质，便于高效地通过至少一个目标配置文件激活至少一个第二内核，使得第二内核的激活指令易于执行。该存储介质包括RAM存储器、ROM存储器和FLASH存储器，可选的，ROM存储器包括EPROM存储器和EEPROM存储器。
在一实施例中，将存储介质中的至少一个目标配置文件部署至芯片的寄存器；通过寄存器配置至少一个目标配置文件，以激活至少一个第二内核。其中，芯片包括寄存器，寄存器可用于使能芯片中的多个第一内核以及第二内核，从而控制多个第一内核以及至少一个第二内核处于激活状态或者去激活状态。通过寄存器配置至少一个目标配置文件，以激活至少一个第二内核，使得至少一个第二内核能够分担目标内核的工作任务，能够有效提高老化芯片的性能，延长芯片寿命。
在一实施例中，将存储介质中的至少一个目标配置文件部署至芯片的寄存器；通过寄存器配置至少一个目标配置文件，以激活至少一个第二内核，并控制目标内核去激活。使得第二内核代替目标内核工作，保证所有的内核得到较为均衡的疲劳，减缓目标内核的老化过程，延缓芯片寿命。
步骤S104、基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活。
基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活，从而在芯片内实现内核切换，极大节省上电时间，延迟小，带宽高，有利于芯片性能的最大发挥，保证老化程度较高的目标内核能够停止工作，减缓目标内核的老化过程，有效提高老化芯片的性能，并延缓芯片寿命。
在一实施例中，在下一个预设周期通过存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活，以使至少一个第二内核代替去激活后的至少一个目标内核工作；将去激活后的至少一个目标内核确定为新的第二内核，以便能够在下一次内核切换时使用新的第二内核。需要说明的是，在当前预设周期获取芯片激活的多个第一内核的工作参数，并在当前预设周期将至少一个第二内核的目标配置文件写入与芯片外接的存储介质，在下一个预设周期通过存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活；之后，将去激活后的目标内核确定为新的第二内核，以便能够在下一次内核切换时使用新的第二内核，充分发挥第二内核的替代作用，以使第二内核能够代替去激活后的目标内核工作，保证所有的内核得到较为均衡的疲劳，从而有效提高老化芯片的性能，延长芯片寿命。
在一实施例中，获取已激活的至少一个第二内核的工作参数；根据至少一个第二内核的工作参数，确定至少一个第二内核的工作效率；若至少一个第二内核的工作效率低于预设工作效率，则调用预先设定的原始配置文件，以通过原始配置文件更新芯片的多个内核的激活状态。其中，原始配置文件和预设工作效率可根据实际情况进行设置，本实施例对此不做具体限定。需要说明的是，若至少一个第二内核的工作效率低于预设工作效率，则表明芯片的内核切换效果不佳，影响对至少一个目标内核进行去激活的芯片的性能。因此，可通过比较至少一个第二内核的工作参数以及至少一个目标内核的工作参数，确定至少一个第二内核的工作效率，在内核切换效果不佳时调用预先设定的原始配置文件，并将原始配置文件写入与芯片外接的存储介质，以基于存储介质中的原始配置文件更新芯片的多个第一内核以及至少一个第二内核的激活状态，保证能够提高老化芯片的性能。
例如，原始配置文件为内核切换之前的多个第一内核的配置文件，通过配置该原始配置文件使得去激活之后的目标内核返回激活状态，并使得激活之后的第二内核返回未激活状态，从而保证老化芯片的性能不会下降。又例如，原始配置文件为使能默认的多个内核保持激活状态的配置文件，可选的，芯片包括内核1至内核5，原始配置文件为使能内核1、内核2、内核3以及内核4保持激活状态，且使能内核5保持未激活状态的配置文件。
在一实施例中，将至少一个目标内核的工作参数或者预设工作参数作为目标工作参数；根据至少一个第二内核的工作参数和目标工作参数，确定第二内核的工作参数。具体地，将第二内核的工作参数和目标工作参数进行比较，将第二内核的工作参数与目标工作参数之比作为第二内核的工作效率，预设工作效率为1。若确定第二内核的工作参数与目标工作参数之比小于或者等于1，则表明第二内核的工作效率较高，无需配置该原始配置文件。若确定第二内核的工作参数与目标工作参数之比大于1，则表明第二内核的工作效率较低，需要调用原始配置文件重新调整芯片的多个内核的激活状态。
上述实施例提供的芯片的内核切换方法，通过获取多个第一内核的工作参数；根据工作参数，从多个第一内核中确定待去激活的至少一个目标内核；获取至少一个第二内核的目标配置文件，并将至少一个目标配置文件写入与芯片外接的存储介质；基于存储介质中的至少一个目标配置文件激活至少一个第二内核，并对至少一个目标内核进行去激活。保证所有的内核得到较为均衡的疲劳，使得多核芯片各内核的磨损均衡，能够有效提高老化芯片的性能，延长芯片寿命。
请参照图5，图5为本申请实施例提供的一种芯片的示意性框图。该芯片例如为1794芯片或者1798芯片。
如图5所示，该芯片200包括通过系统总线201连接的处理器202、存储器203，其中，处理器202包括多个内核，在芯片200上电时，多个内核包括激活的多个第一内核和未激活的至少一个第二内核，存储器203可以包括非易失性存储介质和内存储器。
非易失性存储介质可存储操作系统和计算机程序。该计算机程序包括程序指令，该程序指令被执行时，可使得处理器执行任意一种芯片的内核切换方法。
处理器用于提供计算和控制能力，支撑整个芯片的运行。
内存储器为非易失性存储介质中的计算机程序的运行提供环境，该计算机程序被处理器执行时，可使得处理器执行任意一种芯片的内核切换方法。
芯片200还可包括网络接口，该网络接口用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的芯片的限定，具体的芯片可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
应当理解的是，处理器可以是中央处理单元(Central Processing Unit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
其中，在一个实施例中，处理器用于运行存储在存储器中的计算机程序，以实现如下步骤：
获取多个所述第一内核的工作参数；
根据所述工作参数，从所述多个第一内核中确定待去激活的至少一个目标内核；
获取至少一个所述第二内核的目标配置文件，并将至少一个所述目标配置文件写入与所述芯片外接的存储介质；
基于所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活。
在一个实施例中，所述处理器在实现所述根据所述工作参数，从所述多个第一内核中确定待去激活的至少一个目标内核时，用于实现：
根据所述工作参数确定所述芯片是否满足预设的内核切换条件；
若确定所述芯片满足预设的内核切换条件，则根据所述工作参数，从所述多个第一内核中选取至少一个第一内核作为待去激活的目标内核。
在一个实施例中，所述处理器还用于实现：
所述工作参数包括所述内核的工作电压、工作电流和/或输出的nonce参数；所述预设的内核切换条件包括：至少一个所述第一内核的工作电压大于或等于预设电压阈值、所述工作电流大于或等于预设电流阈值、和/或输出的所述nonce参数大于或等于预设数值。
在一个实施例中，所述处理器在实现所述根据所述工作参数，从所述多个第一内核中选取至少一个第一内核作为待去激活的目标内核时，用于实现：
根据所述工作参数确定每个所述第一内核的去激活优先级；
根据每个所述第一内核的去激活优先级，从所述多个第一内核中选取待去激活的至少一个目标内核。
在一个实施例中，所述处理器在实现所述获取多个所述第一内核的工作参数时，用于实现：
间隔预设周期采集所述芯片激活的多个所述第一内核的工作参数，其中，所述预设周期是根据预设时间、预设的进程执行数量、预设的线程执行数量或有向无环图的预设执行次数确定的。
在一个实施例中，所述处理器在实现所述基于所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活时，用于实现：
在下一个预设周期通过所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活；
将去激活后的至少一个所述目标内核确定为新的第二内核。
在一个实施例中，所述处理器还用于实现：
获取已激活的至少一个所述第二内核的工作参数；
根据至少一个所述第二内核的工作参数，确定至少一个所述第二内核的工作效率；
若至少一个所述第二内核的工作效率低于预设工作效率，则调用预先设定的原始配置文件，以通过所述原始配置文件更新所述芯片的多个内核的激活状态。
需要说明的是，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述芯片的具体工作过程，可以参考前述芯片的内核切换方法实施例中的对应过程，在此不再赘述。
请参阅图6，图6为本申请实施例提供的一种电子设备的示意性框图。
如图6所示，该电子设备300包括电源301以及芯片302，电源301与芯片302电性连接，该芯片302可以是如图4所示的芯片200，电子设备300可以为服务器或终端设备，例如电脑、空调、冰箱、洗衣机、微波炉、打印机，传真机、一体机等设备。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序中包括程序指令，所述程序指令被执行时所实现的方法可参照本申请芯片的内核切换方法的各个实施例。
其中，所述计算机可读存储介质可以是前述实施例所述的芯片的内部存储单元，例如所述芯片的硬盘或内存。所述计算机可读存储介质也可以是所述芯片的外部存储设备，例如所述芯片上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。
应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种芯片的内核切换方法，其特征在于，所述芯片包括多个内核，所述多个内核包括激活的多个第一内核和未激活的至少一个第二内核，所述方法包括：
获取多个所述第一内核的工作参数；
根据所述工作参数，从所述多个第一内核中确定待去激活的至少一个目标内核；
获取至少一个所述第二内核的目标配置文件，并将至少一个所述目标配置文件写入与所述芯片外接的存储介质；
基于所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活。
2.如权利要求1所述的内核切换方法，其特征在于，所述根据所述工作参数，从所述多个第一内核中确定待去激活的至少一个目标内核，包括：
根据所述工作参数确定所述芯片是否满足预设的内核切换条件；
若确定所述芯片满足预设的内核切换条件，则根据所述工作参数，从所述多个第一内核中选取至少一个第一内核作为待去激活的目标内核。
3.如权利要求2所述的内核切换方法，其特征在于，所述工作参数包括所述第一内核的工作电压、工作电流和/或输出的nonce参数；所述预设的内核切换条件包括：至少一个所述第一内核的工作电压大于或等于预设电压阈值、所述工作电流大于或等于预设电流阈值、和/或输出的所述nonce参数大于或等于预设数值。
4.如权利要求2所述的内核切换方法，其特征在于，所述根据所述工作参数，从所述多个第一内核中选取至少一个第一内核作为待去激活的目标内核，包括：
根据所述工作参数确定每个所述第一内核的去激活优先级；
根据每个所述第一内核的去激活优先级，从所述多个第一内核中选取待去激活的至少一个目标内核。
5.如权利要求1-4中任一项所述的内核切换方法，其特征在于，所述获取多个所述第一内核的工作参数，包括：
间隔预设周期采集所述芯片激活的多个所述第一内核的工作参数，其中，所述预设周期是根据预设时间、预设的进程执行数量、预设的线程执行数量或有向无环图的预设执行次数确定的。
6.如权利要求5所述的内核切换方法，其特征在于，所述基于所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活，包括：
在下一个预设周期通过所述存储介质中的至少一个所述目标配置文件激活至少一个所述第二内核，并对至少一个所述目标内核进行去激活；
将去激活后的至少一个所述目标内核确定为新的第二内核。
7.如权利要求1-4中任一项所述的内核切换方法，其特征在于，所述方法还包括：
获取已激活的至少一个所述第二内核的工作参数；
根据至少一个所述第二内核的工作参数，确定至少一个所述第二内核的工作效率；
若至少一个所述第二内核的工作效率低于预设工作效率，则调用预先设定的原始配置文件，以通过所述原始配置文件更新所述芯片的多个内核的激活状态。
8.一种芯片，其特征在于，所述芯片包括处理器、存储器以及存储在所述存储器上并可被所述处理器执行的计算机程序，所述处理器包括多个内核，其中所述计算机程序被所述处理器执行时，实现如权利要求1至7中任一项所述的芯片的内核切换方法的步骤。
9.一种电子设备，其特征在于，所述电子设备包括电源以及如权利要求8所述的芯片，所述电源与所述芯片电性连接。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，其中所述计算机程序被处理器执行时，实现如权利要求1至7中任一项所述的芯片的内核切换方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110792513.0A CN113553176A (zh) | 2021-07-13 | 2021-07-13 | 芯片的内核切换方法、芯片、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110792513.0A CN113553176A (zh) | 2021-07-13 | 2021-07-13 | 芯片的内核切换方法、芯片、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113553176A true CN113553176A (zh) | 2021-10-26 |
Family
ID=78103060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110792513.0A Pending CN113553176A (zh) | 2021-07-13 | 2021-07-13 | 芯片的内核切换方法、芯片、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113553176A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697128A (zh) * | 2009-10-10 | 2010-04-21 | 中兴通讯股份有限公司 | 版本升级方法和装置 |
| CN103049295A (zh) * | 2012-12-25 | 2013-04-17 | 中标软件有限公司 | 一种龙芯平台Linux操作系统网络安装方法 |
| CN103226462A (zh) * | 2012-01-31 | 2013-07-31 | Lg电子株式会社 | 移动终端及其控制方法以及其记录介质 |
| US20150121105A1 (en) * | 2013-10-31 | 2015-04-30 | Min Seon Ahn | Electronic systems including heterogeneous multi-core processors and methods of operating same |
| CN110764605A (zh) * | 2019-10-30 | 2020-02-07 | Oppo广东移动通信有限公司 | 多核处理器控制方法、装置、电子设备及存储介质 |
-
2021
- 2021-07-13 CN CN202110792513.0A patent/CN113553176A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697128A (zh) * | 2009-10-10 | 2010-04-21 | 中兴通讯股份有限公司 | 版本升级方法和装置 |
| CN103226462A (zh) * | 2012-01-31 | 2013-07-31 | Lg电子株式会社 | 移动终端及其控制方法以及其记录介质 |
| CN103049295A (zh) * | 2012-12-25 | 2013-04-17 | 中标软件有限公司 | 一种龙芯平台Linux操作系统网络安装方法 |
| US20150121105A1 (en) * | 2013-10-31 | 2015-04-30 | Min Seon Ahn | Electronic systems including heterogeneous multi-core processors and methods of operating same |
| CN110764605A (zh) * | 2019-10-30 | 2020-02-07 | Oppo广东移动通信有限公司 | 多核处理器控制方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10444812B2 (en) | Power shifting in multicore platforms by varying SMT levels | |
| US11954029B2 (en) | Configurable computer memory | |
| US20140089699A1 (en) | Power management system and method for a processor | |
| US8810584B2 (en) | Smart power management in graphics processing unit (GPU) based cluster computing during predictably occurring idle time | |
| CN107408090B (zh) | 输入/输出控制器访问通道的动态配置 | |
| US9323306B2 (en) | Energy based time scheduler for parallel computing system | |
| CN109313604B (zh) | 用于压缩虚拟存储器的动态配置的计算系统、装置和方法 | |
| US20130080809A1 (en) | Server system and power managing method thereof | |
| CN112181124A (zh) | 功耗管理的方法和相关设备 | |
| Maccio et al. | On optimal control for energy-aware queueing systems | |
| US20140115601A1 (en) | Data processing method and data processing system | |
| US8959371B2 (en) | Techniques for reducing processor power consumption through dynamic processor resource allocation | |
| CN116185599A (zh) | 异构服务器系统及其使用方法 | |
| US10157066B2 (en) | Method for optimizing performance of computationally intensive applications | |
| CN113553176A (zh) | 芯片的内核切换方法、芯片、电子设备及存储介质 | |
| US10534621B2 (en) | Information processing apparatus, PLD management program and PLD management method | |
| US10050627B2 (en) | Information processing device, PLD management program, and PLD management method | |
| CN116743825A (zh) | 服务器管理方法、装置、计算机设备和存储介质 | |
| CN113742059B (zh) | 任务分配方法、装置、计算机设备和存储介质 | |
| CN109408242B (zh) | 一种服务器资源上下线方法与装置 | |
| CN111459634B (zh) | 任务调度方法、装置、终端及存储介质 | |
| KR101586712B1 (ko) | 멀티 프로세서 시스템에서 태스크 의존성 그래프를 이용한 스케줄링 방법 및 장치 | |
| Mann et al. | Auto-adjusting self-adaptive software systems | |
| US20230259186A1 (en) | Power consumption management method and apparatus | |
| US20230273836A1 (en) | Adjusting the size of a resource pool for a virtual machine based on events associated with the virtual machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |