TW201526108A - 半導體元件，濺射靶材及半導體裝置 - Google Patents

半導體元件，濺射靶材及半導體裝置 Download PDF

Info

Publication number
TW201526108A
TW201526108A TW103133003A TW103133003A TW201526108A TW 201526108 A TW201526108 A TW 201526108A TW 103133003 A TW103133003 A TW 103133003A TW 103133003 A TW103133003 A TW 103133003A TW 201526108 A TW201526108 A TW 201526108A
Authority
TW
Taiwan
Prior art keywords
electrode film
added
aluminum
semiconductor device
cycles
Prior art date
Application number
TW103133003A
Other languages
English (en)
Other versions
TWI629726B (zh
Inventor
Hiroshi Okada
Kota Shirai
Hiroaki Hokazono
Kunio Shiokawa
Original Assignee
Nippon Light Metal Co
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Light Metal Co, Fuji Electric Co Ltd filed Critical Nippon Light Metal Co
Publication of TW201526108A publication Critical patent/TW201526108A/zh
Application granted granted Critical
Publication of TWI629726B publication Critical patent/TWI629726B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

可提高高溫環境下的電極膜的可靠度。 半導體元件(20)是具有以鋁作為主成分的電極膜(21)。此電極膜(21)是含鋁及添加於鋁的添加金屬之第二相粒子會被分散析出，該第二相粒子的面積率為9%以上。如此的半導體元件(20)的電極膜(21)會產生析出硬化而變堅固。因此，電極膜(21)在高溫環境下應力遷移(stress-migration)的發生會被抑制，耐熱循環特性會提升，可靠度會提升。因此，含如此的電極膜(21)的半導體元件(20)也提升可靠度，改善壽命。

Description

半導體元件，濺射靶材及半導體裝置
本發明是有關半導體元件，濺射靶材及半導體裝置。
在高溫環境下的半導體元件是在形成於此元件的電極膜中產生熱應力。特別是在以鋁作為主成分之被微細化的電極膜中有時會因熱應力而產生轉位、孔隙、斷線等的劣化(應力遷移)。產生應力遷移的電極膜會引起半導體元件的電路的斷線、短路。
作為用以抑制應力遷移的手段，有在電極膜中添加微量的金屬之技術。此技術是可抑制電極膜的轉位的移動，使電極膜的強度提升。一般，在以鋁所構成的電極膜中添加的金屬是使用0.1wt%~2wt%的銅或鎳。
又，其他手段，有在電極膜的表面形成鈦、鎳、金等的金屬膜(屏障膜)之技術(例如參照專利文獻1)。藉由此技術，在屏障膜被形成於表面的電極膜內，由於高溫環境下之構成電極膜的原子的擴散會被抑制，因此可抑制電極膜的應力遷移的發生。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕特開平11-186263號公報
但，作為在電極膜中添加微量的金屬之方法，例如實際進行對於含1wt%的矽之鋁分別添加銅(0.5wt%)或鎳(1wt%)之電極膜的可靠度試驗，根據此試驗結果，在高溫環境下於電極膜產生熱應力，確認發生應力遷移。
並且，在電極膜形成屏障膜的方法，為了形成，製造工程會增加，製造成本變高。
若根據本發明之一觀點，則可提供一種具有電極膜的半導體元件，該電極膜是以鋁作為主成分，且含前述鋁及被添加於前述鋁的前述添加金屬之第二相粒子會被分散析出，前述第二相粒子的面積率為9%以上。
又，若根據本發明之一觀點，則可提供一種用以在如此的半導體元件上藉由濺射法來形成電極膜之以鋁作為主成分的濺射靶材。
又，若根據本發明之一觀點，則可提供一種具備如此的半導體元件之半導體裝置。
若根據所揭示的技術，則可提高高溫環境下的電極膜的可靠度。
本發明的上述及其他的目的、特徵及優點是可藉由與附圖關聯的以下說明來明確得知，該附圖是顯示較佳的實施形態作為本發明的例子。
10‧‧‧半導體裝置
11‧‧‧絕緣基板
12，13‧‧‧金屬箔
14‧‧‧焊錫層
15‧‧‧接合線
20‧‧‧半導體元件
21，22‧‧‧電極膜
21a‧‧‧第二相粒子
23‧‧‧堆積膜
30，30a‧‧‧像
圖1是表示第1實施形態之配置半導體元件的半導體裝置的一例圖。
圖2是表示第1實施形態之解析半導體元件的電極膜的解析裝置的硬體構成的一例圖。
圖3是表示第1實施形態之形成於半導體元件的電極膜之藉由透過型電子顯微鏡所攝取的像的一例圖。
圖4是表示第1實施形態之相對於電極膜的添加金屬(鎳)的添加量之第二相粒子的粒子數、直徑及面積率的圖表。
圖5是表示第1實施形態之實行熱循環試驗的每循環數的電極膜的表面的SEM像的一例圖。
圖6是表示第1實施形態之相對於電極膜的添加金屬(鎳)的添加量之耐熱循環數的圖表。
圖7是表示第2實施形態之相對於電極膜的添加金屬(錳)的添加量之第二相粒子的粒子數、直徑及面積率的圖表。
圖8是表示第2實施形態之實行熱循環試驗的每循環數的電極膜的表面的SEM像的一例圖。
圖9是表示第2實施形態之相對於電極膜的添加金屬(錳)的添加量之耐熱循環數的圖表。
半導體元件是具有以鋁作為主成分的電極膜。此電極膜是含鋁及添加於鋁的添加金屬之第二相粒子會被分散析出，該第二相粒子的面積率為9%以上。如此的半導體元件的電極膜是耐熱循環特性會提升，半導體元件的壽命會被改善。
在第1實施形態中，具體說明有關具有使用鎳作為添加金屬的上述電極膜之半導體元件。
〔第1實施形態〕
利用圖1來說明有關搭載半導體元件的半導體裝置。
圖1是表示第1實施形態之配置半導體元件的半導體裝置的一例圖。
另外，圖1(A)是表示半導體裝置10的側面圖，圖1(B)是表示擴大半導體裝置10所具備的半導體元件20的要部的側面圖。
如圖1(A)所示般，半導體裝置10是具有：絕緣基板11，其係被圖案化的金屬箔12，13會形成於主面；及 半導體元件20，其係經由焊錫層14來搭載於金屬箔12。
如圖1(B)所示般，半導體元件20是在其主面(表背面)分別形成有電極膜21，22。半導體元件20的電極膜21與絕緣基板11的金屬箔13會藉由接合線15來電性連接。
其次，說明有關電極膜21，22的成膜方法。
作成調整電極膜21的主成分的鋁與添加於此鋁的添加金屬的組成比之濺射靶材。
首先，說明有關此濺射靶材的組成。
為了防止鋁與矽晶圓的接觸部的互相擴散，而在鋁中添加矽。若此添加量過少，則其效果不會顯現，因此至少需要添加0.1wt%以上的矽。另一方面，矽的添加量過多，恐有在接觸部的電氣傳導惡化之虞。於是，矽的添加量需要設為5wt%以下。在實際添加如此的矽時，最好是0.5wt%以上，2wt%以下。
並且，為了抑制應力遷移，而需要抑制結晶粒界的移動。於是，更添加5wt%~40wt%的鎳。
由於在濺射靶材中含有雜質，因此在使用該濺射靶材的成膜中，雜質會飛散於腔室內全體，恐有腔室內部被污染之虞。為了抑制如此的雜質所造成的污染，最好除添加元素外鋁中的雜質的合計是100ppm以下，更佳是10ppm以下。
如此的組成的濺射靶材是藉由半連續鑄造法或粉末冶 金法來製作。並且，藉由該等的方法來製作鋁塊之後，為了形狀的成形或結晶組織的控制，亦可進行滾軋、鍛造等的塑性加工及熱處理。
其次，說明有關利用上述濺射靶材的成膜工程。
例如，將對於含1wt%的矽之鋁添加的鎳的組成比設為0.2wt%，1wt%，5wt%，10wt%。預先準備以如此的組成比所構成的4種濺射靶材。將進行氧化處理的矽晶圓加熱，藉由使用各靶材的濺射法，在被加熱的矽晶圓的表面上形成膜厚為5μm的電極膜。
在被成膜於矽晶圓的表面之電極膜形成保護膜，對矽晶圓的背面進行背面研磨處理，而於進行該處理的背面形成電極膜。在電極膜的成膜是使用蒸鍍法或濺射法等。並且，電極膜是以鋁、鈦、鎳、金等所構成。
將在表背面分別形成有電極膜的矽晶圓進行420℃，80分鐘的熱處理之後小片化，而作成具備電極膜21，22的半導體元件20。
利用圖2來說明有關解析如此形成的半導體元件20的電極膜21，22之解析裝置。
圖2是表示第1實施形態之解析半導體元件的電極膜的解析裝置的硬體構成的一例圖。
解析裝置100是包含：控制部110、顯示部120、輸入部130及電子顯微鏡部140。
控制部110是控制解析裝置100全體。例如，控制後述的電子顯微鏡部140進行觀察對象物的觀察及攝像，使 攝取的像顯示於顯示部120。並且，控制部110是實行電子顯微鏡部140所攝取的像的畫像處理。藉由畫像處理，從該像算出特定的結晶粒等的直徑、面積等。控制部110其他還實行解析所必要的處理。
如此的控制部110更具備：CPU(Central Processing Unit：中央處理裝置)110a、RAM(Random Access Memory)110b、HDD(Hard Disk Drive)110c、圖形處理部110d、及輸出入介面110e。該等的各部是藉由匯流排110f來連接成訊號可輸出入。
CPU110a是藉由實行HDD110c等的記憶媒體中所被記憶的各種程式來總括性地控制此電腦全體。
RAM110b是暫時性地記憶使實行於CPU110a的程式的至少一部分及此程式的處理所必要的各種資料。
HDD110c是記憶藉由CPU110a來實行的程式及該實行所必要的各種資料等。
圖形處理部110d是連接後述的顯示部120。此圖形處理部110d是按照來自CPU110a的命令，使畫像顯示於顯示部120的顯示畫面上。
輸出入介面110e是連接後述的輸入部130及電子顯微鏡部140。輸出入介面110e是經由匯流排110f將來自輸入部130的輸入訊號傳送至CPU110a。並且，輸出入介面110e是經由匯流排110f對於電子顯微鏡部140通知來自CPU110a的攝像控制訊號。而且，輸出入介面110e是經由匯流排110f將顯示從電子顯微鏡部140攝取的像之 訊號傳送至CPU110a。
又，顯示部120是顯示器、監視器等的顯示裝置。顯示部120是根據來自CPU110a的畫像資訊，例如可顯示在後述的電子顯微鏡部140所攝取的觀察對象物的像、解析結果等。
輸入部130是例如鍵盤、滑鼠等的輸入裝置。輸入部130是藉由使用者的操作輸入，接受觀察條件的設定、用以使觀察實行的輸入資訊等，而通知CPU110a。
電子顯微鏡部140是例如透過型電子顯微鏡(TEM：Transmission Electron Microscope)、掃描型電子顯微鏡(SEM：Scanning Electron Microscope)等的電子顯微鏡。電子顯微鏡部140是根據從控制部110傳送的攝像控制訊號，實行被設定於預定的位置之觀察對象物的觀察、攝像。並且，電子顯微鏡部140會將被設定之觀察對象物的攝像資訊傳送至控制部110。
其次，利用圖3來說明有關如此的解析裝置100之半導體元件20的電極膜21的攝像結果。
圖3是表示第1實施形態之形成於半導體元件的電極膜之藉由透過型電子顯微鏡所攝取的像的一例圖。
圖3(A)是顯示使用TEM作為電子顯微鏡部140來攝取半導體元件20的剖面之像30。另外，半導體元件20是形成有電極膜21，而被加熱(退火)，該電極膜21是在含1wt%的矽之鋁中添加1wt%的鎳。
並且，圖3(B)是擴大圖3(A)的虛線領域之像 30a。
另外，若根據像30，則如圖3(A)所示般，在電極膜21上配置有堆積膜23。以TEM來觀察半導體元件20時，在半導體元件20的電極膜21上配置堆積膜23，將半導體元件20加工而取得半導體元件20的剖面。此堆積膜23是防止被加工的半導體元件20的剖面過度的削去。
若根據圖3(A)，(B)所示的像30，30a，則可確認在電極膜21中無論哪個情況含鋁及鎳的第二相粒子21a(鋁鎳(Al3Ni))會析出。另外，第二相粒子21a是其形狀大致相當於圓，其直徑是10nm以上，50nm以下程度。
其次，利用圖4來說明有關相對於鎳的添加量之電極膜21的每1μm2的第二相粒子21a的粒子數、第二相粒子21a之相當於圓的直徑、及第二相粒子21a的面積(面積率)。
圖4是表示第1實施形態之相對於電極膜的添加金屬(鎳)的添加量之第二相粒子的粒子數、直徑及面積率的圖表。
圖4(A)是表示第二相粒子的粒子數，圖4(B)是表示直徑，圖4(C)是表示面積率的圖表。
並且，圖4的橫軸皆是表示鎳的添加量(wt%)。而且，縱軸是有關第二相粒子21a，圖4(A)是表示粒子數(個/μm2)，圖4(B)是表示直徑(μm)，圖4(C)是表示面積率(%)。
解析裝置100是對於在TEM所攝取之按鎳的添加量的像30(圖3)進行畫像處理，根據像30中的黑白的濃淡，特定析出於電極膜21的第二相粒子21a。並且，解析裝置100進行畫像處理，計數所特定的第二相粒子21a的粒子數。解析裝置100是藉由所計數的粒子數除以電極膜21的剖面積來算出電極膜21的每1μm2的第二相粒子21a的粒子數。
若根據表示第二相粒子21a的粒子數之圖4(A)的圖表，則可知第二相粒子21a在被添加鎳之下分散析出於電極膜21中。隨著電極膜21的鎳的添加量增加為0.2wt%，1wt%，5wt%，第二相粒子21a的粒子數會增加。鎳的添加量為10wt%時的粒子數是大致維持對應於5wt%的粒子數(8個)。
接著，解析裝置100進行畫像處理，分別計測所特定的第二相粒子21a之大致相當於圓的直徑，算出該直徑的平均值。
第二相粒子21a的直徑是如圖4(B)所示般，隨著鎳的添加量增加而增加，可謂每1個的第二相粒子21a的面積增加。
解析裝置100是由圖4(B)的結果，按鎳的添加量，算出每1個的第二相粒子21a的面積。並且，解析裝置100是由每1個的第二相粒子21a的面積與算出圖4(A)時計數的第二相粒子21a的粒子數的總數的乘積來算出第二相粒子21a的面積的總計。而且，解析裝置100 是藉由第二相粒子21a的面積的總計除以電極膜21的剖面積來算出第二相粒子21a的面積的總計對於電極膜21的剖面積之比例(面積率)。
由圖4(C)的圖表可知，如此被算出的第二相粒子21a的面積率是隨著電極膜21的鎳的添加量增加而增加，第二相粒子21a所佔的面積會增加。
如上述般，一旦隨著電極膜21的鎳的添加量增加，而第二相粒子21a的面積率增加，則會在電極膜21產生析出硬化，電極膜21會變堅固。另外，為了使電極膜21形成更堅固，需要在電極膜21中使第二相粒子21a析出成細且均一地分散。為了使如此的析出硬化產生於電極膜21，例如有藉由濺射法來將電極膜21的成膜時的矽晶圓的加熱溫度形成300℃~27℃(室溫)的方法等。
其次，說明有關對於按照鎳的添加量來使第二相粒子21a析出的電極膜21進行的熱循環試驗。
在熱循環試驗中，對於形成上述各電極膜21(膜厚5μm)之以矽所構成的虛擬晶片(縱9mm×橫9mm×厚度0.5mm)，用10分鐘，從-55℃加熱至250℃，更用10分鐘，從250℃冷卻至-55℃。在熱循環試驗中，將此設為1循環，至100循環為止是每10循環，從100循環到500循環是每100循環，之後是在800循環，1000循環，解析裝置100會使用SEM作為電子顯微鏡部140來觀察電極膜21的表面的劣化形態。
利用圖5來說明有關被添加1wt%的鎳時的電極膜21 的SEM像，作為SEM之觀察結果的一例。
圖5是表示第1實施形態之實行熱循環試驗的每循環數的電極膜的表面的SEM像的一例圖。
圖5(A)~(D)是分別表示熱循環試驗的0循環(初期狀態)時、30循環時、40循環時、300循環時的SEM像。
首先，進行熱循環試驗之前的初期狀態的電極膜21的表面是如圖5(A)所示般，藉由鋁、矽、鎳的各結晶來構成多結晶體。
一旦對如此的電極膜21進行熱循環試驗，則因半導體元件的矽與鋁的線膨脹係數的差(大概20ppm/℃)，降伏應力低的鋁的結晶會重複膨脹、收縮，對於此結晶施加應力。在30循環時，各結晶的結合弱的粒界之處，如圖5(B)所示般，其粒界會浮出。
接著，在40循環時，因為結晶粒界浮出，粒界彼此間互相接受應力，所以如圖5(C)所示般，在鋁的結晶跳出的表面產生凹凸，發生電極膜21的表面之膜劣化。
另外，第1實施形態的熱循環試驗是如已述般，從0循環到100循環之間，每10循環，從100循環到500循環，每100循環，進行SEM的觀察。因此，在40循環時觀察到膜劣化時，從其前一個觀察的30循環到40循環之間發生表面的膜劣化，將表面之膜劣化的耐熱循環數設為30循環。
此時的電極膜21是即使發生在表面產生凹凸的膜劣 化，也會因為結晶彼此間的結合被維持，所以可流動電流。
而且，在300循環時，各結晶為了緩和所受的應力而逃至應力最小之處，因此結晶粒界的結合弱。最後，如圖5(D)所示般，龜裂進入結晶粒界，結晶彼此間分離，發生電極膜21的粒界之膜劣化。此時，存在於結晶粒界及結晶粒內的析出物會凝集，而無阻止結晶粒界的移動者，結晶跳出，發生應力遷移。
因此，第1實施形態的熱循環試驗是在300循環時觀察到電極膜21的粒界之膜劣化，所以在前一個觀察的200循環到300循環之間發生粒界的膜劣化。因此，將粒界之膜劣化的耐熱循環數設為200循環。
此時的電極膜21是一旦在粒界發生產生龜裂的膜劣化，則在結晶間電子無法移動，電流難流動。因此，在第1實施形態中，電極膜21是使謀求有關電流不能流動之前的表面的膜劣化之耐熱循環數的提升。
有關鎳的添加量為0.2wt%，5wt%，10wt%時的電極膜21也進行熱循環試驗，和上述同樣進行SEM之電極膜21的表面觀察。該等的SEM像的顯示雖省略，但利用圖6來說明有關根據鎳的添加量為0.2wt%，1wt%，5wt%，10wt%時的電極膜21的表面觀察結果之耐熱循環數。
圖6是表示第1實施形態之相對於電極膜的添加金屬(鎳)的添加量之耐熱循環數的圖表。
另外，圖6是橫軸表示鎳的添加量(wt%)，縱軸表 示顯示發生膜劣化的循環數之耐熱循環數(循環)。並且，圓記號(○)是表示電極膜21的表面之膜劣化發生的循環數，實線是由圓記號所取得的圖表。四方圓記號(□)是表示電極膜21的結晶粒界之膜劣化發生的循環數，一點虛線是表示由四方圓記號所取得的圖表。
若根據此2種的圖表，則隨著鎳的添加量增加，耐熱循環數也增加。這如在圖4說明般，可想像隨鎳對於電極膜21的添加量的增加，電極膜21被析出硬化下，電極膜21會變堅固，耐熱循環特性會提升。
特別是此添加量為0.2wt%，1wt%時，相對於該等的耐熱循環數是幾乎不變化，但若形成5wt%以上，則耐熱循環數會提升。因此，可想像鎳的添加量最好是5wt%以上。又，若根據圖4的圖表，則可知添加量為5wt%以上的第二相粒子21a分散析出，其面積的面積率是15%以上。因此，為了電極膜21的耐熱循環數提升，最好電極膜21的第二相粒子21a分散析出，面積率是15%以上。
考慮半導體元件20的製品適用時，為了半導體元件20耐於150℃~175℃的動作溫度，耐熱循環數至少需要200循環以上。為了滿足如此的要求，最好鎳對於電極膜21的添加量是10wt%以上。又，若根據圖4的圖表，則添加量為10wt%以上的第二相粒子21a的面積率是30%以上。
而且，根據專利文獻1，在以未添加鎳之鋁作為主成分的電極膜實際形成鎳的屏障膜時，有關此電極膜的表面 的膜劣化之耐熱循環數是500循環程度。於是，由圖6所示的圖表，為了取得與此屏障膜的情況同等以上的耐熱循環數，鎳對於電極膜21的添加量需要18wt%以上。
但，若鎳對於電極膜21的添加量超過40wt%，則由於電極膜21的第二相粒子21a的面積率會增加，所以對於如此的電極膜21之打線接合時的接合工具的超音波及推入荷重下破壞半導體元件20的電路之危險性變高。因此，最好鎳的添加量是40wt%以下。
又，如此抑制應力遷移的發生是仰賴鋁中的鎳的擴散狀態。於是，只要是擴散係數比鎳更小的金屬，便可與鎳的情況同樣有助於抑制應力遷移的發生。如此的金屬，例如亦可取代鎳而適用鋯、鐵、或鈀。
上述半導體元件20的電極膜21是在主成分的鋁添加鎳，含此鎳的第二相粒子21a會被分散析出，該第二相粒子21a的面積率為15%以上。並且，此時的鎳的添加量是5wt%以上，40wt%以下。藉此，因為在電極膜21產生析出硬化，所以不需要形成屏障膜，可使電極膜21的耐熱循環特性提升。因此，具有如此的電極膜21之半導體元件20在高溫環境下電極膜21應力遷移的發生會被抑制，可靠度會提升，壽命會延長，且可抑制製造成本的增加取得如此的電極膜21。
〔第2實施形態〕
第2實施形態是說明有關使用錳作為第1實施形態的 半導體裝置10的電極膜21，22的添加金屬的情況。
首先，說明有關此濺射靶材的組成。
為了防止鋁與矽晶圓的接觸部的互相擴散，而在鋁中添加矽。若此添加量過少，則其效果不會顯現，因此至少需要添加0.1wt%以上的矽。另一方面，矽的添加量過多，恐有在接觸部的電氣傳導惡化之虞。於是，矽的添加量是需要設為5wt%以下。在實際添加如此的矽時，最好是0.5wt%以上，2wt%以下。
並且，為了抑制應力遷移，需要抑制結晶粒界的移動。於是，更添加1wt%~40wt%的錳。
由於在濺射靶材中含有雜質，因此在使用該濺射靶材的成膜中，雜質會飛散於腔室內全體，恐有腔室內部被污染之虞。為了抑制如此的雜質所造成的污染，最好除添加元素外鋁中的雜質的合計是100ppm以下，更佳是10ppm以下。
如此的組成的濺射靶材是藉由半連續鑄造法或粉末冶金法來製作。並且，藉由該等的方法來製作鋁塊之後，為了形狀的成形或結晶組織的控制，亦可進行滾軋、鍛造等的塑性加工及熱處理。
其次，說明有關利用上述濺射靶材的成膜工程。
第2實施形態的電極膜21，22是藉由使用3種濺射靶材的濺射法來成膜於被氧化處理的矽晶圓的表面上者(膜厚為5μm)，該3種濺射靶材是以1wt%，4wt%，9wt%來構成對於含1wt%的矽之鋁添加的錳的組成比。如 此作成一種具備被添加錳的電極膜21，22之半導體元件20(參照圖1)。
解析裝置100是使用TEM，和第1實施形態同樣，觀察半導體元件20的電極膜21的剖面。解析裝置100是對於在TEM所觀察的像進行畫像處理，而特定析出於電極膜21之含鋁及錳的第二相粒子(鋁錳(Al6Mn)，鋁錳矽(α-AlMnSi))。而且，和第1實施形態同樣，解析裝置100會從錳的每添加量的像來計數第二相粒子的粒子數，分別算出第二相粒子的直徑的平均值及面積率。
利用圖7來說明有關如此取得之相對於錳的添加量之電極膜21的每1μm2的第二相粒子的粒子數、第二相粒子之相當於圓的直徑、及第二相粒子的面積率。
圖7是表示第2實施形態之相對於電極膜的添加金屬(錳)的添加量之第二相粒子的粒子數、直徑及面積率的圖表。
圖7(A)是表示第二相粒子的粒子數，圖7(B)是表示直徑，圖7(C)是表示面積率的圖表。
圖7的橫軸皆表示錳的添加量(wt%)。並且，縱軸是有關第二相粒子，圖7(A)是表示粒子數(個/μm2)，圖7(B)是表示直徑(μm)，圖7(C)是表示面積率(%)。
若根據圖7(A)的圖表，則可知第2實施形態的第二相粒子也是在被添加錳之下分散析出於電極膜21中。第2實施形態的情況，隨著電極膜21的錳的添加量增加 為1wt%，4wt%，9wt%，第二相粒子的粒子數會減少。
第二相粒子的直徑是如圖7(B)所示般，隨著錳的添加量增加而增加，可謂每1個的第二相粒子的面積增加。
又，第二相粒子的面積率是如圖7(C)的圖表所示般，隨著電極膜21的錳的添加量增加而增加，第二相粒子所佔的面積會增加。
如上述般，隨著電極膜21的錳的添加量增加，第二相粒子的面積率會增加，第2實施形態也是在電極膜21產生析出硬化，可謂電極膜21變堅固。
其次，說明有關如上述般對於按照錳的添加量來使第二相粒子析出的電極膜21進行的熱循環試驗。
第2實施形態的熱循環試驗也是以和第1實施形態同樣的熱循環試驗的條件、方法進行，按每循環以SEM觀察電極膜21的表面的劣化形態。但，第2實施形態的熱循環試驗是在0循環~3000循環之間，藉由SEM來觀察每100循環的電極膜21。
利用圖8來說明有關被添加9wt%的錳時的電極膜21的SEM像，作為SEM之觀察結果的一例。
圖8是表示第2實施形態之實行熱循環試驗的每循環數的電極膜的表面的SEM像的一例圖。
圖8(A)~(C)是分別表示熱循環試驗的0循環(初期狀態)時、2300循環時、2600循環時的SEM像。
進行熱循環試驗之前的初期狀態的電極膜21的表面 是如圖8(A)所示般，藉由鋁、矽、錳的各結晶來構成多結晶體。
一旦對如此的電極膜21進行熱循環試驗，則與第1實施形態同樣，因半導體元件的矽與鋁的線膨脹係數的差，降伏應力低的鋁的結晶會重複膨脹、收縮，對於此結晶施加應力。在2300循環時，各結晶的結合弱的粒界之處，如圖8(B)所示般，其粒界會開始浮出。
接著，在2600循環時，因為結晶粒界浮出，粒界彼此間互相接受應力，所以如圖8(C)所示般，在鋁的結晶跑出的表面產生凹凸，發生電極膜21的表面之膜劣化。
此時的電極膜21是如已述般，即使發生在表面產生凹凸的膜劣化，也會因為結晶彼此間的結合被維持，所以可流動電流。
之後，至3000循環為止進行熱循環試驗，在3000循環時，電極膜21的粒界之膜劣化的發生未見。
因此，第2實施形態的熱循環試驗是在2600循環時觀察到電極膜21的表面之膜劣化，所以從其前一個觀察的2500循環到2600循環之間發生表面的膜劣化。因此，將表面之膜劣化的耐熱循環數設為2500循環。
並且，在第2實施形態的熱循環試驗中，電極膜21的粒界之膜劣化是在3000循環也未被觀察到，因此粒界的膜劣化的耐熱循環數可謂3000循環以上。
除了錳的添加量為9wt%時以外，有關1wt%，4wt% 時的電極膜21也進行熱循環試驗，和上述同樣進行SEM之電極膜21的表面觀察。
利用圖9來說明有關根據錳的添加量為1wt%，4wt%，9wt%時的電極膜21的表面觀察結果之耐熱循環數。另外，有關錳的添加量為1wt%，4wt%時的電極膜21的SEM像的圖示是省略。
圖9是表示第2實施形態之相對於電極膜的添加金屬(錳)的添加量之耐熱循環數的圖表。
在圖9也是橫軸表示錳的添加量(wt%)，縱軸表示顯示發生膜劣化的循環數之耐熱循環數(循環)。並且，圓記號(○)是表示電極膜21的表面之膜劣化發生的循環數，實線是由圓記號所取得的圖表。四方圓記號(□)是表示電極膜21的結晶粒界之膜劣化發生的循環數，一點虛線是表示由四方圓記號所取得的圖表。另外，錳的添加量為9wt%時的電極膜21的粒界的膜劣化雖在3000循環未被觀察到，但在對應於圖9中的3000循環之處繪製虛線的四方圓記號。
若根據此2種的圖表，則隨著錳的添加量增加，耐熱循環數也增加。這如在圖8說明般，可想像隨錳對於電極膜21的添加量的增加，電極膜21被析出硬化下，電極膜21會變堅固，耐熱循環特性會提升。
並且，與添加鎳時的耐熱循環數(圖6)作比較。例如，表面及粒界的膜劣化的耐熱循環數是分別在鎳的添加量為5wt%時，大概為100循環，500循環，相對的，在 錳的添加量為4wt%時，大概為1100循環，1700循環。並且，在鎳的添加量為10wt%時，大概為300循環，500循環，相對的，在錳的添加量為9wt%時，大概為1000循環，1700循環。如此，可知添加錳時要比添加鎳時更提升耐熱循環特性。
並且，由適用於第2實施形態的錳的3種類的添加量的範圍，最好錳的添加量是至少1wt%以上。錳的添加量為1wt%以上的第二相粒子，若根據圖7(C)的圖表，則其面積率是大概9%以上。因此，為了電極膜21的耐熱循環數提升，最好分散析出於電極膜21的第二相粒子的面積率是9%以上。
並且，和第1實施形態同樣，為了取得與專利文獻1那樣耐熱循環數(500循環程度)同等以上的耐熱循環數，由圖9來看，錳對於電極膜21的添加量是需要1.8wt%以上。
但，若錳對於電極膜21的添加量超過40wt%，則由於電極膜21的第二相粒子的面積率會增加，所以對於如此的電極膜21之打線接合時的接合工具的超音波及推入荷重下破壞半導體元件20的電路之危險性變高。因此，最好錳的添加量是1wt%以上，40wt%以下。
上述半導體元件20的電極膜21是以鋁作為主成分且含被添加於鋁的錳之第二相粒子會被分散析出，該第二相粒子的面積率為9%以上。藉此，在電極膜21產生析出硬化，電極膜21變堅固，因此不需要形成屏障膜，可使電 極膜21的耐熱循環特性提升。而且，含錳的第二相粒子是比含鎳更提升耐熱循環特性。又，最好如此添加於主成分的鋁之錳的添加量是1wt%以上，40wt%以下。因此，具有如此的電極膜21之半導體元件20在高溫環境下電極膜21應力遷移的發生會被抑制，可靠度會提升，壽命會延長，且可抑制製造成本的增加取得如此的電極膜21。
上述只是顯示本發明的原理，對於該當業者而言可實施多數的變形、變更，本發明並非限於上述說明的構成及應用例，對應的所有變形例及均等物皆視為本發明的請求項及其均等物的範圍內。
10‧‧‧半導體裝置
11‧‧‧絕緣基板
12，13‧‧‧金屬箔
14‧‧‧焊錫層
15‧‧‧接合線
20‧‧‧半導體元件
21，22‧‧‧電極膜

Claims (17)

  1. 一種半導體元件，其特徵係具有電極膜，該電極膜係以鋁作為主成分，且含前述鋁及被添加於前述鋁的添加金屬之第二相粒子係被分散析出，前述第二相粒子的面積率為9%以上。
  2. 如申請專利範圍第1項之半導體元件，其中，前述添加金屬為鎳。
  3. 如申請專利範圍第2項之半導體元件，其中，前述面積率為15%以上。
  4. 如申請專利範圍第2項之半導體元件，其中，前述添加金屬為5wt%以上，40wt%以下。
  5. 如申請專利範圍第4項之半導體元件，其中，前述添加金屬為18wt%以上。
  6. 如申請專利範圍第1項之半導體元件，其中，前述添加金屬係比鎳更小擴散係數。
  7. 如申請專利範圍第6項之半導體元件，其中，前述添加金屬為鈀、鐵、或鋯。
  8. 如申請專利範圍第1項之半導體元件，其中，前述添加金屬為錳。
  9. 如申請專利範圍第8項之半導體元件，其中，前述添加金屬為1wt%以上，40wt%以下。
  10. 如申請專利範圍第9項之半導體元件，其中，前述添加金屬為1.8wt%以上。
  11. 一種濺射靶材，其特徵為： 用以在如申請專利範圍第1~10項中的任一項所記載之半導體元件上藉由濺射法來形成電極膜之以鋁作為主成分。
  12. 如申請專利範圍第11項之濺射靶材，其中，含0.1wt%以上，5wt%以下的矽，且含5wt%以上，40wt%以下的鎳、鈀、鐵、鋯的任一種以上作為前述添加金屬。
  13. 如申請專利範圍第11項之濺射靶材，其中，含0.1wt%以上，5wt%以下的矽，前述添加金屬為1wt%以上，40wt%以下的錳。
  14. 一種半導體裝置，其特徵係具備：絕緣基板；及半導體元件，其係形成於前述絕緣基板上，具有電極膜，該電極膜係以鋁作為主成分，且含前述鋁及被添加於前述鋁的添加金屬之第二相粒子係被分散析出，前述第二相粒子的面積率為9%以上。
  15. 如申請專利範圍第14項之半導體裝置，其中，前述添加金屬為鎳。
  16. 如申請專利範圍第15項之半導體裝置，其中，前述面積率為15%以上。
  17. 如申請專利範圍第14項之半導體裝置，其中，前述添加金屬為錳。
TW103133003A 2013-09-30 2014-09-24 半導體元件，濺射靶材及半導體裝置 TWI629726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-202892 2013-09-30
JP2013202892 2013-09-30

Publications (2)

Publication Number Publication Date
TW201526108A true TW201526108A (zh) 2015-07-01
TWI629726B TWI629726B (zh) 2018-07-11

Family

ID=52743280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133003A TWI629726B (zh) 2013-09-30 2014-09-24 半導體元件，濺射靶材及半導體裝置

Country Status (3)

Country Link
JP (2) JP6151367B2 (zh)
TW (1) TWI629726B (zh)
WO (1) WO2015046144A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447530B2 (ja) 2020-02-17 2024-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724267B2 (ja) * 1987-01-16 1995-03-15 日本電気株式会社 半導体装置
JPH01233737A (ja) * 1988-03-15 1989-09-19 Hitachi Ltd 集積回路装置及びその製造方法並びに該装置における配線膜を製造するためのターゲット
JP2810076B2 (ja) * 1988-01-20 1998-10-15 株式会社日立製作所 半導体装置およびその製造方法
JPH0239535A (ja) * 1988-07-29 1990-02-08 Hitachi Ltd 半導体集積回路装置
JP3061654B2 (ja) * 1991-04-23 2000-07-10 株式会社神戸製鋼所 液晶ディスプレイ用半導体装置材料及び液晶ディスプレイ用半導体装置材料製造用溶製スパッタリングターゲット材料
JP3014887B2 (ja) * 1993-02-24 2000-02-28 松下電子工業株式会社 半導体装置およびその製造方法
JP3438945B2 (ja) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Ａｌ合金薄膜
JPH0878412A (ja) * 1994-09-08 1996-03-22 Toshiba Corp Ａｌ合金薄膜配線の形成方法
US6736947B1 (en) * 1997-12-24 2004-05-18 Kabushiki Kaisha Toshiba Sputtering target, A1 interconnection film, and electronic component
JP4390260B2 (ja) * 2004-02-16 2009-12-24 三井金属鉱業株式会社 高耐熱性アルミニウム合金配線材料及びターゲット材
JP4733371B2 (ja) * 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
JP3979605B2 (ja) * 2005-04-26 2007-09-19 三井金属鉱業株式会社 Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP5457794B2 (ja) * 2009-10-30 2014-04-02 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板

Also Published As

Publication number Publication date
TWI629726B (zh) 2018-07-11
JP6151367B2 (ja) 2017-06-21
JPWO2015046144A1 (ja) 2017-03-09
JP2017157842A (ja) 2017-09-07
WO2015046144A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP4579709B2 (ja) Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP5524905B2 (ja) パワー半導体素子用Ａｌ合金膜
El-Daly et al. Development of high strength Sn–0.7 Cu solders with the addition of small amount of Ag and In
TWI515167B (zh) An oxide sintered body and a sputtering target, and a method for producing the oxide sintered body
JP6719316B2 (ja) 放熱部材用銅合金板材およびその製造方法
JP4950734B2 (ja) 熱間加工性に優れた高強度高導電性銅合金
England et al. Cu wire bond parameter optimization on various bond pad metallization and barrier layer material schemes
WO2013005801A1 (ja) 温度ヒューズ用電極材料およびその製造方法とその電極材料を用いた温度ヒューズ
JP4022891B2 (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
TWI613303B (zh) 高純度銅鉻合金濺鍍靶
JP2011137198A (ja) 電極材料およびその製造方法
KR102549527B1 (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
TW201526108A (zh) 半導體元件，濺射靶材及半導體裝置
JP6425404B2 (ja) セラミック配線基板用銅合金材、セラミック配線基板及びセラミック配線基板の製造方法
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JP6355671B2 (ja) Ｃｕ−Ｎｉ−Ｓｉ系銅合金条及びその製造方法
CN111051546B (zh) 绝缘基板及其制造方法
JP5547574B2 (ja) Ａｌ基合金スパッタリングターゲット
JP2017027718A (ja) 温度ヒューズ用電極材料
JP5079574B2 (ja) 熱間加工性に優れた高強度高導電性銅合金
JP6582159B1 (ja) 絶縁基板及びその製造方法
KR20160002673A (ko) 고순도 구리 코발트 합금 스퍼터링 타깃
JP2014129596A (ja) Ｃｕ配線保護膜、及びＣｕ合金スパッタリングターゲット
JP2017190508A (ja) スパッタリングターゲット及びその製造方法
JPWO2008117706A1 (ja) Ａｌ−Ｎｉ−Ｂ系合金スパッタリングターゲット

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees