JPWO2015046144A1 - 半導体素子、スパッタリングターゲット材及び半導体装置 - Google Patents

半導体素子、スパッタリングターゲット材及び半導体装置 Download PDF

Info

Publication number
JPWO2015046144A1
JPWO2015046144A1 JP2015539204A JP2015539204A JPWO2015046144A1 JP WO2015046144 A1 JPWO2015046144 A1 JP WO2015046144A1 JP 2015539204 A JP2015539204 A JP 2015539204A JP 2015539204 A JP2015539204 A JP 2015539204A JP WO2015046144 A1 JPWO2015046144 A1 JP WO2015046144A1
Authority
JP
Japan
Prior art keywords
electrode film
semiconductor element
aluminum
cycles
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015539204A
Other languages
English (en)
Other versions
JP6151367B2 (ja
Inventor
岡田　浩
浩 岡田
孝太 白井
孝太 白井
外薗　洋昭
洋昭 外薗
塩川　国夫
国夫 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Nippon Light Metal Co Ltd
Original Assignee
Fuji Electric Co Ltd
Nippon Light Metal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Nippon Light Metal Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2015046144A1 publication Critical patent/JPWO2015046144A1/ja
Application granted granted Critical
Publication of JP6151367B2 publication Critical patent/JP6151367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

高温環境下の電極膜の信頼性を高めることが可能になる。半導体素子（２０）は、アルミニウムを主成分とする電極膜（２１）を有する。この電極膜（２１）は、アルミニウムとアルミニウムに添加された添加金属とを含む第二相粒子が分散析出され、当該第二相粒子の面積率が９％以上である。このような半導体素子（２０）の電極膜（２１）は、析出硬化が生じて強固になる。このため、電極膜（２１）は、高温環境下においてストレスマイグレーションの発生が抑制されて耐熱サイクル特性が向上し、信頼性が向上する。したがって、このような電極膜（２１）を含む半導体素子（２０）も信頼性が向上し寿命が改善される。

Description

本発明は、半導体素子、スパッタリングターゲット材及び半導体装置に関する。
高温環境下での半導体素子は、この素子に形成されている電極膜に熱ストレスが発生する。特に、アルミニウムを主成分とする微細化された電極膜には、熱ストレスにより転位、ボイド、断線等の劣化（ストレスマイグレーション）が生じる場合がある。ストレスマイグレーションが生じた電極膜は半導体素子の回路の断線、ショートを引き起こす。
ストレスマイグレーションを抑制するための手段として、電極膜に微量の金属を添加する技術がある。この技術では、電極膜の転位の移動を抑制し、電極膜の強度を向上させることができる。一般的に、アルミニウムで構成される電極膜中に添加する金属は、０．１ｗｔ％〜２ｗｔ％の銅またはニッケルが用いられている。
また、別の手段として、電極膜の表面に、チタン、ニッケル、金等の金属膜（バリア膜）を形成する技術がある（例えば、特許文献１参照）。この技術により、バリア膜が表面に形成された電極膜内において、高温環境下における電極膜を構成する原子の拡散が抑制されるため、電極膜のストレスマイグレーションの発生を抑制することができる。
特開平１１−１８６２６３号公報
しかし、電極膜に微量の金属を添加する方法として、例えば、１ｗｔ％の珪素を含むアルミニウムに対して、銅（０．５ｗｔ％）、または、ニッケル（１ｗｔ％）をそれぞれ添加した電極膜の信頼性試験を実際行った。この試験結果によれば、高温環境下で電極膜に熱ストレスが発生し、ストレスマイグレーションの発生が認められた。
また、電極膜にバリア膜を形成する方法は、その形成のために製造工程が増加してしまい、製造コストが嵩んでしまう。
本発明の一観点によれば、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された前記添加金属とを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子が提供される。
また、本発明の一観点によれば、このような半導体素子に電極膜をスパッタ法により形成するためのアルミニウムを主成分とするスパッタリングターゲット材が提供される。
また、本発明の一観点によれば、このような半導体素子を備える半導体装置が提供される。
開示の技術によれば、高温環境下の電極膜の信頼性を高めることが可能になる。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態に係る半導体素子が配置された半導体装置の一例を示す図である。 第１の実施の形態に係る半導体素子の電極膜を解析する解析装置のハードウェア構成の一例を示す図である。 第１の実施の形態に係る半導体素子に形成された電極膜の透過型電子顕微鏡により撮像された像の一例を示す図である。 第１の実施の形態に係る電極膜の添加金属（ニッケル）の添加量に対する第二相粒子の粒子数、径及び面積率を示すグラフである。 第１の実施の形態に係る熱サイクル試験が実行されたサイクル数ごとの電極膜の表面のＳＥＭ像の一例を示す図である。 第１の実施の形態に係る電極膜の添加金属（ニッケル）の添加量に対する耐熱サイクル数を示すグラフである。 第２の実施の形態に係る電極膜の添加金属（マンガン）の添加量に対する第二相粒子の粒子数、径及び面積率を示すグラフである。 第２の実施の形態に係る熱サイクル試験が実行されたサイクル数ごとの電極膜の表面のＳＥＭ像の一例を示す図である。 第２の実施の形態に係る電極膜の添加金属（マンガン）の添加量に対する耐熱サイクル数を示すグラフである。
半導体素子は、アルミニウムを主成分とする電極膜を有する。この電極膜は、アルミニウムとアルミニウムに添加された添加金属とを含む第二相粒子が分散析出され、当該第二相粒子の面積率が９％以上である。このような半導体素子の電極膜は耐熱サイクル特性が向上し、半導体素子の寿命が改善される。
第１の実施の形態では、添加金属としてニッケルを用いた上記電極膜を有する半導体素子について具体的に説明する。
［第１の実施の形態］
半導体素子が搭載された半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態に係る半導体素子が配置された半導体装置の一例を示す図である。
なお、図１（Ａ）は半導体装置１０の側面図、図１（Ｂ）は半導体装置１０が備える半導体素子２０の要部を拡大した側面図をそれぞれ示している。
半導体装置１０は、図１（Ａ）に示すように、パターン化された金属箔１２，１３が主面に形成された絶縁基板１１と、金属箔１２に半田層１４を介して搭載された半導体素子２０とを有する。
半導体素子２０は、図１（Ｂ）に示すように、その主面（表裏面）に電極膜２１，２２がそれぞれ形成されている。半導体素子２０の電極膜２１と、絶縁基板１１の金属箔１３とがボンディングワイヤ１５により電気的に接続されている。
次に、電極膜２１，２２の成膜方法について説明する。
電極膜２１の主成分とするアルミニウムと、このアルミニウムに添加する添加金属との組成比を調整したスパッタリングターゲット材を作成する。
まず、このスパッタリングターゲット材の組成について説明する。
アルミニウムとシリコンウェハとのコンタクト部での相互拡散を防止するために、アルミニウムに珪素を添加する。この添加量が少なすぎるとその効果が発現しないために、少なくとも０．１ｗｔ％以上の珪素を添加する必要がある。一方、珪素の添加量が多過ぎてもコンタクト部での電気伝導が悪化してしまうおそれがある。そこで、珪素の添加量は、５ｗｔ％以下とする必要がある。このような珪素を実際添加する場合には、０．５ｗｔ％以上、２ｗｔ％以下であることが望ましい。
また、ストレスマイグレーションを抑制するためには、結晶粒界の移動を抑制する必要がある。そこで５ｗｔ％〜４０ｗｔ％のニッケルをさらに添加する。
スパッタリングターゲット材には不純物が含まれていることから、当該スパッタリングターゲット材を用いた成膜中には、チャンバ内全体に不純物が飛散し、チャンバ内部が汚染されるおそれがある。このような不純物による汚染を抑制するために、添加元素を除くアルミニウム中の不純物の合計は、１００ｐｐｍ以下であることが望ましく、さらには、１０ｐｐｍ以下であることがより望ましい。
このような組成のスパッタリングターゲット材は半連続鋳造法または粉末冶金法により作製される。また、これらの方法によりアルミニウム塊を作製した後に、形状の成形や結晶組織の制御のため、圧延、鍛造等の塑性加工及び熱処理を行うこともできる。
次に、上記スパッタリングターゲット材を用いた成膜工程について説明する。
例えば、１ｗｔ％の珪素を含むアルミニウムに対して添加するニッケルの組成比を、０．２ｗｔ％、１ｗｔ％、５ｗｔ％、１０ｗｔ％とする。このような組成比で構成される４種のスパッタリングターゲット材を予め用意しておく。酸化処理が行われたシリコンウェハを加熱し、各ターゲット材を用いたスパッタ法により、加熱されたシリコンウェハの表面上に膜厚が５μｍの電極膜を成膜する。
シリコンウェハの表面に成膜された電極膜に保護膜を形成して、シリコンウェハの裏面にバックグラインド処理を行って、当該処理が行われた裏面に電極膜を成膜する。電極膜の成膜には、蒸着法またはスパッタ法等が用いられる。また、電極膜はアルミニウム、チタン、ニッケル、金等で構成される。
表裏面に電極膜がそれぞれ成膜されたシリコンウェハを４２０℃で８０分間の熱処理を行った後に個片化して、電極膜２１，２２を備える半導体素子２０が作成される。
このようにして形成された半導体素子２０の電極膜２１，２２を解析する解析装置について図２を用いて説明する。
図２は、第１の実施の形態に係る半導体素子の電極膜を解析する解析装置のハードウェア構成の一例を示す図である。
解析装置１００は、制御部１１０と、表示部１２０と、入力部１３０と、電子顕微鏡部１４０とを含む。
制御部１１０は、解析装置１００全体を制御する。例えば、後述する電子顕微鏡部１４０を制御して観察対象物の観察並びに撮像を行わせ、撮像した像を表示部１２０に表示させる。また、制御部１１０は、電子顕微鏡部１４０が撮像した像の画像処理を実行する。画像処理により、当該像から特定した結晶粒等の径、面積等を算出する。制御部１１０は、その他、解析に必要な処理を実行する。
このような制御部１１０は、さらに、ＣＰＵ（Central Processing Unit：中央処理装置）１１０ａと、ＲＡＭ（Random Access Memory）１１０ｂと、ＨＤＤ（Hard Disk Drive）１１０ｃと、グラフィック処理部１１０ｄと、入出力インタフェース１１０ｅを備えている。これらの各部はバス１１０ｆにより信号が入出力可能であるように接続されている。
ＣＰＵ１１０ａは、ＨＤＤ１１０ｃ等の記憶媒体に記憶された各種プログラムを実行することにより、このコンピュータ全体を統括的に制御する。
ＲＡＭ１１０ｂは、ＣＰＵ１１０ａに実行させるプログラムの少なくとも一部、並びにこのプログラムによる処理に必要な各種データを一時的に記憶する。
ＨＤＤ１１０ｃは、ＣＰＵ１１０ａにより実行されるプログラム、並びにその実行に必要な各種のデータ等を記憶する。
グラフィック処理部１１０ｄには、後述する表示部１２０が接続されている。このグラフィック処理部１１０ｄは、ＣＰＵ１１０ａからの命令に従って、表示部１２０の表示画面上に画像を表示させる。
入出力インタフェース１１０ｅには、後述する入力部１３０並びに電子顕微鏡部１４０が接続されている。入出力インタフェース１１０ｅは、入力部１３０からの入力信号を、バス１１０ｆを介してＣＰＵ１１０ａに送信する。また、入出力インタフェース１１０ｅは、ＣＰＵ１１０ａからの撮像制御信号を、バス１１０ｆを介して電子顕微鏡部１４０に対して通知する。また、入出力インタフェース１１０ｅは、電子顕微鏡部１４０から、撮像した像を表す信号を、バス１１０ｆを介してＣＰＵ１１０ａに送信する。
また、表示部１２０は、ディスプレイ、モニタ等の表示装置である。表示部１２０は、ＣＰＵ１１０ａからの画像情報に基づき、例えば、後述する電子顕微鏡部１４０で撮像した観察対象物の像、解析結果等を表示することができる。
入力部１３０は、例えば、キーボード、マウス等の入力装置である。入力部１３０は、ユーザからの操作入力により観察条件の設定、観察を実行させるための入力情報等を受け付けて、ＣＰＵ１１０ａに通知する。
電子顕微鏡部１４０は、例えば、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）等の電子顕微鏡である。電子顕微鏡部１４０は、制御部１１０から送信された撮像制御信号に基づき、所定の位置にセットされた観察対象物の観察、撮像を実行する。また、電子顕微鏡部１４０は、セットされた観察対象物を撮像した像の情報を制御部１１０に送信する。
次に、このような解析装置１００による半導体素子２０の電極膜２１の撮像結果について、図３を用いて説明する。
図３は、第１の実施の形態に係る半導体素子に形成された電極膜の透過型電子顕微鏡により撮像された像の一例を示す図である。
図３（Ａ）は、半導体素子２０の断面を電子顕微鏡部１４０としてＴＥＭを用いて撮像した像３０を示している。なお、半導体素子２０は、１ｗｔ％のシリコンを含むアルミニウムに１ｗｔ％のニッケルを添加した電極膜２１が成膜されて、加熱（アニール）されている。
また、図３（Ｂ）は、図３（Ａ）の破線領域を拡大した像３０ａである。
なお、像３０によれば、図３（Ａ）に示すように、電極膜２１上に堆積膜２３が配置されている。半導体素子２０をＴＥＭで観察するにあたり、半導体素子２０の電極膜２１上に堆積膜２３を配置して、半導体素子２０を加工して、半導体素子２０の断面を得る。この堆積膜２３は、加工される半導体素子２０の断面の過剰な削りを防止するものである。
図３（Ａ），（Ｂ）に示す像３０，３０ａによれば、電極膜２１には、いずれの場合も、アルミニウムとニッケルとを含む第二相粒子２１ａ（アルミニウムニッケル（Ａｌ3Ｎｉ））が析出していることが認められる。なお、第二相粒子２１ａは、その形状が略円相当であり、その径は１０ｎｍ以上、５０ｎｍ以下程度である。
次に、ニッケルの添加量に対する電極膜２１の１μｍ2当たりの第二相粒子２１ａの粒子数、第二相粒子２１ａの円相当の径並びに第二相粒子２１ａの面積（面積率）について、図４を用いて説明する。
図４は、第１の実施の形態に係る電極膜の添加金属（ニッケル）の添加量に対する第二相粒子の粒子数、径及び面積率を示すグラフである。
図４（Ａ）は、第二相粒子の粒子数、図４（Ｂ）は径、図４（Ｃ）は面積率のグラフをそれぞれ示している。
また、図４の横軸は共にニッケルの添加量（ｗｔ％）を表す。また、縦軸は、第二相粒子２１ａに関して、図４（Ａ）は粒子数（個／μｍ2）を、図４（Ｂ）は径（μｍ）を、図４（Ｃ）は面積率（％）をそれぞれ表す。
解析装置１００が、ＴＥＭで撮像されたニッケルの添加量ごとの像３０（図３）に画像処理を行って、像３０中の白黒の濃淡に基づき、電極膜２１に析出した第二相粒子２１ａを特定する。また、解析装置１００が、画像処理を行って、特定した第二相粒子２１ａの粒子数をカウントする。解析装置１００は、カウントした粒子数を電極膜２１の断面積で除することで、電極膜２１の１μｍ2当たりの第二相粒子２１ａの粒子数を算出する。
第二相粒子２１ａの粒子数を表す図４（Ａ）のグラフによれば、第二相粒子２１ａは、ニッケルが添加されることで電極膜２１中に分散して析出することがわかる。電極膜２１のニッケルの添加量が０．２ｗｔ％、１ｗｔ％、５ｗｔ％と増加するに連れて、第二相粒子２１ａの粒子数が増加している。ニッケルの添加量が１０ｗｔ％の場合の粒子数は、５ｗｔ％に対応する粒子数（８個）がほぼ維持されている。
続けて、解析装置１００が画像処理を行って、特定した第二相粒子２１ａの略円相当の径をそれぞれ計測して、当該径の平均値を算出する。
第二相粒子２１ａの径は、図４（Ｂ）に示されるように、ニッケルの添加量が増加するに連れて、増加しており、１個当たりの第二相粒子２１ａの面積が増加していると言える。
解析装置１００は、図４（Ｂ）の結果から、ニッケルの添加量ごとに、１個当たりの第二相粒子２１ａの面積を算出する。また、解析装置１００は、１個当たりの第二相粒子２１ａの面積と、図４（Ａ）を算出する際にカウントした第二相粒子２１ａの粒子数の総数との積から、第二相粒子２１ａの面積の総計を算出する。さらに、解析装置１００は、第二相粒子２１ａの面積の総計を、電極膜２１の断面積で除することで、電極膜２１の断面積に対する第二相粒子２１ａの面積の総計の割合（面積率）を算出する。
このようにして算出された第二相粒子２１ａの面積率は、図４（Ｃ）のグラフからもわかるように、電極膜２１のニッケルの添加量が増加するに連れて、増加しており、第二相粒子２１ａが占める面積が増加していることがわかる。
上記のように電極膜２１のニッケルの添加量が増加するに連れて、第二相粒子２１ａの面積率が増加すると、電極膜２１には析出硬化が生じ、電極膜２１が強固になったと言える。なお、電極膜２１をより強固にするためには、電極膜２１において第二相粒子２１ａを細かく、均一に分散するように析出させる必要がある。電極膜２１にこのような析出硬化を生じさせるためには、例えば、スパッタ法により電極膜２１の成膜時のシリコンウェハの加熱温度を３００℃から２７℃（室温）にする方法等がある。
次に、ニッケルの添加量に応じて第二相粒子２１ａを析出させた電極膜２１に対して行う熱サイクル試験について説明する。
熱サイクル試験では、上記の各電極膜２１（膜厚５μｍ）を成膜した、シリコンで構成されたダミーチップ（縦９ｍｍ×横９ｍｍ×厚さ０．５ｍｍ）に対し、１０分間かけて、−５５℃から２５０℃に加熱し、さらに１０分間かけて、２５０℃から−５５℃に冷却する。熱サイクル試験では、これを１サイクルとして、１００サイクルまでは１０サイクルごとに、１００サイクルから５００サイクルまでは１００サイクルごとに、それ以降は８００サイクル、１０００サイクルに、解析装置１００が、電極膜２１の表面の劣化形態を電子顕微鏡部１４０としてＳＥＭを用いて観察する。
ＳＥＭによる観察結果の一例として、１ｗｔ％のニッケルが添加された場合の電極膜２１のＳＥＭ像について、図５を用いて説明する。
図５は、第１の実施の形態に係る熱サイクル試験が実行されたサイクル数ごとの電極膜の表面のＳＥＭ像の一例を示す図である。
図５（Ａ）〜（Ｄ）は、熱サイクル試験の０サイクル（初期状態）時、３０サイクル時、４０サイクル時、３００サイクル時のＳＥＭ像をそれぞれ示している。
まず、熱サイクル試験を行う前の初期状態の電極膜２１の表面は、図５（Ａ）に示されるように、アルミニウム、珪素、ニッケルのそれぞれの結晶により多結晶体が構成されている。
このような電極膜２１に熱サイクル試験を行うと、半導体素子の珪素とアルミニウムの線膨張係数の差（およそ２０ｐｐｍ／℃）により、降伏応力の低いアルミニウムの結晶が膨張、収縮を繰り返し、この結晶に対して応力がかかる。３０サイクル時には、各結晶の結合が弱い粒界の箇所では、図５（Ｂ）に示されるように、その粒界が浮き出る。
続けて、４０サイクル時には、結晶粒界が浮き出て、粒界同士が互いに応力を受けることから、図５（Ｃ）に示されるように、アルミニウムの結晶が飛び出てしまい表面に凹凸が生じ、電極膜２１の表面における膜劣化が発生する。
なお、第１の実施の形態における熱サイクル試験では、既述の通り、０サイクルから１００サイクルの間では、１０サイクルごとに、１００サイクルから５００サイクルまでは１００サイクルごとにＳＥＭによる観察を行う。このため、４０サイクル時に膜劣化を観察した場合には、その一つ前に観察した３０サイクルから４０サイクルの間で表面における膜劣化が生じたものであって、表面における膜劣化の耐熱サイクル数を３０サイクルとする。
この際の電極膜２１は、表面に凹凸が生じる膜劣化が生じても、結晶同士の結合は維持されているために、電流を流すことが可能である。
さらに、３００サイクル時には、各結晶は、受ける応力を緩和するために応力が最も小さい箇所に逃げようとするために、結晶粒界の結合が弱まる。最終的に、図５（Ｄ）に示されるように結晶粒界に亀裂が入り、結晶同士が離れてしまい、電極膜２１の粒界における膜劣化が発生する。この際、結晶粒界及び結晶粒内に存在する析出物が凝集して、結晶粒界の移動を止めるものがなくなり、結晶が飛び出て、ストレスマイグレーションが発生する。
したがって、第１の実施の形態における熱サイクル試験では、３００サイクル時に電極膜２１の粒界における膜劣化を観察したために、その一つ前に観察した２００サイクルから３００サイクルの間で粒界における膜劣化が生じたものである。このため、粒界の膜劣化の耐熱サイクル数を２００サイクルとする。
この際の電極膜２１は、粒界に亀裂が生じる膜劣化が生じると、結晶間で電子が移動できなくなり電流が流れにくくなってしまう。したがって、第１の実施の形態では、電極膜２１は、電流が流れなくなる前の表面における膜劣化に関する耐熱サイクル数の向上を図るようにする。
ニッケルの添加量が、０．２ｗｔ％、５ｗｔ％、１０ｗｔ％の場合の電極膜２１についても熱サイクル試験を行って、上記と同様にＳＥＭによる電極膜２１の表面観察を行った。これらのＳＥＭ像の表示は省略するものの、ニッケルの添加量が、０．２ｗｔ％、１ｗｔ％、５ｗｔ％、１０ｗｔ％の場合の電極膜２１の表面観察結果に基づく耐熱サイクル数について、図６を用いて説明する。
図６は、第１の実施の形態に係る電極膜の添加金属（ニッケル）の添加量に対する耐熱サイクル数を示すグラフである。
なお、図６は、横軸はニッケルの添加量（ｗｔ％）を表し、縦軸は膜劣化が生じたサイクル数を示す耐熱サイクル数（サイクル）をそれぞれ表す。また、丸印（〇）は電極膜２１の表面における膜劣化が生じたサイクル数を表し、実線は丸印から得られるグラフを表している。四角印（□）は電極膜２１の結晶粒界における膜劣化が生じたサイクル数を表し、一点鎖線は四角印から得られるグラフを表している。
この２種のグラフによれば、ニッケルの添加量が増加するに連れて、耐熱サイクル数も増加している。これは、図４で説明したように、電極膜２１に対するニッケルの添加量の増加に応じて、電極膜２１が析出硬化されることで、電極膜２１が強固になり、耐熱サイクル特性が向上したものと考えられる。
特に、この添加量が０．２ｗｔ％、１ｗｔ％の場合には、それらに対する耐熱サイクル数はほとんど変化していないものの、５ｗｔ％以上になると、耐熱サイクル数が向上している。このため、ニッケルの添加量は、５ｗｔ％以上が望ましいものと考えられる。また、図４のグラフによれば、添加量が５ｗｔ％以上の第二相粒子２１ａは分散して析出していることがわかり、その面積の面積率は１５％以上であった。したがって、電極膜２１の耐熱サイクル数が向上するためには、電極膜２１の第二相粒子２１ａは分散析出し、面積率は１５％以上であることが望ましい。
半導体素子２０の製品適用を考慮した場合、半導体素子２０が１５０℃〜１７５℃の動作温度に耐えうるためには、耐熱サイクル数が少なくとも２００サイクル以上である必要がある。このような要求を満たすためには、電極膜２１に対するニッケルの添加量は１０ｗｔ％以上であることが望ましい。また、図４のグラフによれば、添加量が１０ｗｔ％以上の第二相粒子２１ａの面積率は３０％以上である。
さらに、特許文献１に基づき、ニッケルを添加していないアルミニウムを主成分とする電極膜にニッケルによるバリア膜を実際に成膜したところ、この電極膜の表面における膜劣化に関する耐熱サイクル数は５００サイクル程度であった。そこで、図６に示すグラフから、このバリア膜の場合と同等以上の耐熱サイクル数を得るには、電極膜２１に対するニッケルの添加量が１８ｗｔ％以上を必要とする。
但し、電極膜２１に対するニッケルの添加量が４０ｗｔ％を超えると、電極膜２１の第二相粒子２１ａの面積率が増加することから、このような電極膜２１に対するワイヤボンディング時のボンディングツールの超音波と押し込み荷重で半導体素子２０の回路を破壊する危険性が高まる。このため、ニッケルの添加量は４０ｗｔ％以下であることが望ましい。
また、このようにストレスマイグレーションの発生の抑制は、アルミニウム中のニッケルの拡散状態に依存する。そこで、ニッケルよりも拡散係数が小さな金属であればニッケルの場合と同様にストレスマイグレーションの発生の抑制に寄与することができる。そのような金属として、例えば、ジルコニウム、鉄、またはパラジウムをニッケルに代わって適用することも可能である。
上記の半導体素子２０の電極膜２１は、主成分のアルミニウムにニッケルが添加され、このニッケルを含む第二相粒子２１ａが分散析出されて、当該第二相粒子２１ａの面積率が１５％以上とした。また、この際のニッケルの添加量は、５ｗｔ％以上、４０ｗｔ％以下である。これにより、電極膜２１に析出硬化が生じるために、バリア膜を成膜する必要がなく、電極膜２１の耐熱サイクル特性を向上させることができる。したがって、このような電極膜２１を有する半導体素子２０は、高温環境下において電極膜２１はストレスマイグレーションの発生が抑制されて信頼性が向上して寿命が伸び、また、このような電極膜２１を製造コストの増加を抑制して得ることができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の半導体装置１０の電極膜２１，２２の添加金属としてマンガンを用いた場合について説明する。
まず、このスパッタリングターゲット材の組成について説明する。
アルミニウムとシリコンウェハとのコンタクト部での相互拡散を防止するために、アルミニウムに珪素を添加する。この添加量が少なすぎるとその効果が発現しないために、少なくとも０．１ｗｔ％以上の珪素を添加する必要がある。一方、珪素の添加量が多過ぎてもコンタクト部での電気伝導が悪化してしまうおそれがある。そこで、珪素の添加量は、５ｗｔ％以下とする必要がある。このような珪素を実際添加する場合には、０．５ｗｔ％以上、２ｗｔ％以下であることが望ましい。
また、ストレスマイグレーションを抑制するためには、結晶粒界の移動を抑制する必要がある。そこで１ｗｔ％〜４０ｗｔ％のマンガンをさらに添加する。
スパッタリングターゲット材には不純物が含まれていることから、当該スパッタリングターゲット材を用いた成膜中には、チャンバ内全体に不純物が飛散し、チャンバ内部が汚染されるおそれがある。このような不純物による汚染を抑制するために、添加元素を除くアルミニウム中の不純物の合計は、１００ｐｐｍ以下であることが望ましく、さらには、１０ｐｐｍ以下であることがより望ましい。
このような組成のスパッタリングターゲット材は半連続鋳造法または粉末冶金法により作製される。また、これらの方法によりアルミニウム塊を作製した後に、形状の成形や結晶組織の制御のため、圧延、鍛造等の塑性加工及び熱処理を行うこともできる。
次に、上記スパッタリングターゲット材を用いた成膜工程について説明する。
第２の実施の形態の電極膜２１，２２は、１ｗｔ％の珪素を含むアルミニウムに対して添加するマンガンの組成比を、１ｗｔ％、４ｗｔ％、９ｗｔ％で構成される３種のスパッタリングターゲット材を用いたスパッタ法により、酸化処理されたシリコンウェハの表面上に成膜（膜厚が５μｍ）されたものである。このようにして、マンガンが添加された電極膜２１，２２を備える半導体素子２０が作成される（図１参照）。
解析装置１００がＴＥＭを用いて、第１の実施の形態と同様に、半導体素子２０の電極膜２１の断面を観察する。解析装置１００は、ＴＥＭで観察した像に画像処理を行って電極膜２１に析出されたアルミニウムとマンガンとを含む第二相粒子（アルミニウムマンガン（Ａｌ6Ｍｎ），アルミニウムマンガン珪素（α−ＡｌＭｎＳｉ））を特定する。さらに、解析装置１００が、第１の実施の形態と同様に、マンガンの添加量ごとの像から第二相粒子の粒子数をカウントし、第二相粒子の径の平均値と、面積率とをそれぞれ算出する。
このようにして得られたマンガンの添加量に対する電極膜２１の１μｍ2当たりの第二相粒子の粒子数、第二相粒子の円相当の径並びに第二相粒子の面積率について、図７を用いて説明する。
図７は、第２の実施の形態に係る電極膜の添加金属（マンガン）の添加量に対する第二相粒子の粒子数、径及び面積率を示すグラフである。
図７（Ａ）は、第二相粒子の粒子数、図７（Ｂ）は径、図７（Ｃ）は面積率のグラフをそれぞれ示している。
図７の横軸は共にマンガンの添加量（ｗｔ％）を表す。また、縦軸は、第二相粒子に関して、図７（Ａ）は粒子数（個／μｍ2）を、図７（Ｂ）は径（μｍ）を、図７（Ｃ）は面積率（％）をそれぞれ表す。
図７（Ａ）のグラフによれば、第２の実施の形態の第二相粒子も、マンガンが添加されることで電極膜２１中に分散して析出していることがわかる。第２の実施の形態の場合には、電極膜２１のマンガンの添加量が１ｗｔ％、４ｗｔ％、９ｗｔ％と増加するに連れて、第二相粒子の粒子数が減少している。
第二相粒子の径は、図７（Ｂ）に示されるように、マンガンの添加量が増加するに連れて、増加しており、１個当たりの第二相粒子の面積が増加していると言える。
また、第二相粒子の面積率は、図７（Ｃ）のグラフに示されるように、電極膜２１のマンガンの添加量が増加するに連れて増加しており、第二相粒子が占める面積が増加している。
上記のように、電極膜２１のマンガンの添加量が増加するに連れて、第二相粒子の面積率が増加することで、第２の実施の形態でも、電極膜２１には析出硬化が生じ、電極膜２１が強固になったと言える。
次に、上記のようにマンガンの添加量に応じて第二相粒子を析出させた電極膜２１に対して行う熱サイクル試験について説明する。
第２の実施の形態の熱サイクル試験も、第１の実施の形態と同様の熱サイクル試験の条件、方法で行って、サイクルごとに、電極膜２１の表面の劣化形態をＳＥＭで観察した。但し、第２の実施の形態における熱サイクル試験では、０サイクルから３０００サイクルの間で、１００サイクルごとの電極膜２１をＳＥＭにより観察した。
ＳＥＭによる観察結果の一例として、９ｗｔ％のマンガンが添加された場合の電極膜２１のＳＥＭ像について図８を用いて説明する。
図８は、第２の実施の形態に係る熱サイクル試験が実行されたサイクル数ごとの電極膜の表面のＳＥＭ像の一例を示す図である。
図８（Ａ）〜（Ｃ）は、熱サイクル試験の０サイクル（初期状態）時、２３００サイクル時、２６００サイクル時のＳＥＭ像をそれぞれ示している。
熱サイクル試験を行う前の初期状態の電極膜２１の表面は、図８（Ａ）に示されるように、アルミニウム、珪素、マンガンのそれぞれの結晶により多結晶体が構成されている。
このような電極膜２１に熱サイクル試験を行うと、第１の実施の形態と同様に、半導体素子の珪素とアルミニウムの線膨張係数の差により、降伏応力の低いアルミニウムの結晶が膨張、収縮を繰り返し、この結晶に対して応力がかかる。２３００サイクル時に、各結晶の結合が弱い粒界の箇所では、図８（Ｂ）に示されるようにその粒界が浮き出始める。
続けて、２６００サイクル時に、結晶粒界が浮き出て、粒界同士が互いに応力を受けることから、図８（Ｃ）に示されるように、アルミニウムの結晶が飛び出てしまい表面に凹凸が生じ、電極膜２１の表面における膜劣化が発生する。
この際の電極膜２１は、既述の通り、表面に凹凸が生じる膜劣化が生じても、結晶同士の結合は維持されているために、電流を流すことが可能である。
その後、３０００サイクルまで熱サイクル試験を行い、３０００サイクル時では、電極膜２１の粒界における膜劣化の発生は認められなかった。
したがって、第２の実施の形態における熱サイクル試験では、２６００サイクル時に電極膜２１の表面における膜劣化を観察したために、その一つ前に観察した２５００サイクルから２６００サイクルの間で表面における膜劣化が生じたものである。そのため、表面の膜劣化の耐熱サイクル数を２５００サイクルとする。
また、第２の実施の形態における熱サイクル試験では、電極膜２１の粒界における膜劣化は３０００サイクルでも観察されなかったため、粒界の膜劣化の耐熱サイクル数は３０００サイクル以上であると言える。
マンガンの添加量が、９ｗｔ％の場合に加えて、１ｗｔ％、４ｗｔ％の場合の電極膜２１についても熱サイクル試験を行って、上記と同様にＳＥＭによる電極膜２１の表面観察を行った。
マンガンの添加量が、１ｗｔ％、４ｗｔ％、９ｗｔ％の場合の電極膜２１の表面観察結果に基づく耐熱サイクル数について、図９を用いて説明する。なお、マンガンの添加量が１ｗｔ％、４ｗｔ％の場合の電極膜２１のＳＥＭ像の図示については省略する。
図９は、第２の実施の形態に係る電極膜の添加金属（マンガン）の添加量に対する耐熱サイクル数を示すグラフである。
図９でも、横軸はマンガンの添加量（ｗｔ％）を表し、縦軸は膜劣化が生じたサイクル数を示す耐熱サイクル数（サイクル）をそれぞれ表す。また、丸印（○）は電極膜２１の表面における膜劣化が生じたサイクル数を表し、実線は丸印から得られるグラフを表している。四角印（□）は電極膜２１の結晶粒界における膜劣化が生じたサイクル数を表し、一点鎖線は四角印から得られるグラフを表している。なお、マンガンの添加量が９ｗｔ％の場合の電極膜２１の粒界の膜劣化は、３０００サイクルでは観察されなかったが、図９中の３０００サイクルに対応する箇所に破線の四角印をプロットしている。
この２種のグラフによれば、マンガンの添加量が増加するに連れて、耐熱サイクル数も増加している。これは、図８で説明したように、電極膜２１に対するマンガンの添加量の増加に応じて、電極膜２１が析出硬化されることで、電極膜２１が強固になり、耐熱サイクル特性が向上したものと考えられる。
また、ニッケルを添加した場合の耐熱サイクル数（図６）と比較する。例えば、表面及び粒界の膜劣化の耐熱サイクル数は、それぞれ、ニッケルの添加量が５ｗｔ％の場合には、およそ１００サイクル、およそ５００サイクルであるのに対し、マンガンの添加量が４ｗｔ％の場合には、およそ１１００サイクル、およそ１７００サイクルであった。また、ニッケルの添加量が１０ｗｔ％の場合には、およそ３００サイクル、およそ５００サイクルであるのに対し、マンガンの添加量が９ｗｔ％の場合には、およそ１０００サイクル、およそ１７００サイクルであった。このように、マンガンを添加した場合の方が、ニッケルを添加した場合よりも耐熱サイクル特性がより向上することがわかる。
また、第２の実施の形態で適用したマンガンの３種類の添加量の範囲から、マンガンの添加量は少なくとも１ｗｔ％以上であることが望ましいと言える。マンガンの添加量が１ｗｔ％以上の第二相粒子は、図７（Ｃ）のグラフによれば、その面積率は、およそ９％以上であった。したがって、電極膜２１の耐熱サイクル数が向上するためには、電極膜２１に分散析出した第二相粒子の面積率は９％以上であることが望ましい。
また、第１の実施の形態と同様に、特許文献１のように耐熱サイクル数（５００サイクル程度）と同等以上の耐熱サイクル数を得るには、図９から、電極膜２１に対するマンガンの添加量は１．８ｗｔ％以上を必要とする。
但し、電極膜２１に対するマンガンの添加量が４０ｗｔ％を超えると、電極膜２１の第二相粒子の面積率が増加することから、このような電極膜２１に対するワイヤボンディング時のボンディングツールの超音波と押し込み荷重で半導体素子２０の回路を破壊する危険性が高まる。このため、マンガンの添加量は１ｗｔ％以上であって、４０ｗｔ％以下であることが望ましい。
上記の半導体素子２０の電極膜２１は、アルミニウムを主成分として、アルミニウムに添加されたマンガンと含む第二相粒子が分散析出されて、当該第二相粒子の面積率が９％以上とした。これにより、電極膜２１に析出硬化が生じて、電極膜２１が強固になるために、バリア膜を成膜する必要がなく、電極膜２１の耐熱サイクル特性を向上させることができる。さらに、マンガンを含む第二相粒子は、ニッケルを含むよりも、耐熱サイクル特性がより向上するようになる。また、このように主成分のアルミニウムに添加するマンガンの添加量は、１ｗｔ％以上、４０ｗｔ％以下であることが望ましい。したがって、このような電極膜２１を有する半導体素子２０は、高温環境下において電極膜２１はストレスマイグレーションの発生が抑制されて信頼性が向上して寿命が伸び、また、このような電極膜２１を製造コストの増加を抑制して得ることができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１０ 半導体装置
１１ 絶縁基板
１２，１３ 金属箔
１４ 半田層
１５ ボンディングワイヤ
２０ 半導体素子
２１，２２ 電極膜
２１ａ 第二相粒子
２３ 堆積膜
３０，３０ａ 像
本発明の一観点によれば、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された、ニッケルよりも拡散係数が小さい添加金属とを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子が提供される。
本発明の一観点によれば、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された１ｗｔ％以上、４０ｗｔ％以下のマンガンとを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子が提供される。
本発明の一観点によれば、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された、パラジウム、鉄、または、ジルコニウムのいずれか一種以上であって、５ｗｔ％より多く、４０ｗｔ％以下である添加金属とを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子が提供される。
本発明の一観点によれば、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された９ｗｔ％以上、４０ｗｔ％以下のマンガンとを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子が提供される。

Claims (17)

  1. アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された添加金属とを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜を有する半導体素子。
  2. 前記添加金属はニッケルである請求項１に記載の半導体素子。
  3. 前記面積率が１５％以上である請求項２に記載の半導体素子。
  4. 前記添加金属は、５ｗｔ％以上、４０ｗｔ％以下である請求項２に記載の半導体素子。
  5. 前記添加金属は、１８ｗｔ％以上である請求項４に記載の半導体素子。
  6. 前記添加金属は、ニッケルよりも拡散係数が小さい請求項１に記載の半導体素子。
  7. 前記添加金属は、パラジウム、鉄、または、ジルコニウムである請求項６記載の半導体素子。
  8. 前記添加金属はマンガンである請求項１に記載の半導体素子。
  9. 前記添加金属は、１ｗｔ％以上、４０ｗｔ％以下である請求項８に記載の半導体素子。
  10. 前記添加金属は、１．８ｗｔ％以上である請求項９に記載の半導体素子。
  11. 請求項１〜１０いずれか一項に記載の半導体素子に電極膜をスパッタ法により形成するためのアルミニウムを主成分とすることを特徴とするスパッタリングターゲット材。
  12. ０．１ｗｔ％以上、５ｗｔ％以下の珪素を含み、前記添加金属としてニッケル、パラジウム、鉄、ジルコニウムのいずれか一種以上を、５ｗｔ％以上、４０ｗｔ％以下含む請求項１１記載のスパッタリングターゲット材。
  13. ０．１ｗｔ％以上、５ｗｔ％以下の珪素を含み、前記添加金属が１ｗｔ％以上、４０ｗｔ％以下のマンガンである請求項１１に記載のスパッタリングターゲット材。
  14. 絶縁基板と、
    前記絶縁基板上に配置された、アルミニウムを主成分とし、前記アルミニウムと前記アルミニウムに添加された添加金属とを含む第二相粒子が分散析出され、前記第二相粒子の面積率が９％以上である電極膜と、を有する半導体素子と、
    を備える半導体装置。
  15. 前記添加金属がニッケルである請求項１４に記載の半導体装置。
  16. 前記面積率が１５％以上である請求項１５に記載の半導体装置。
  17. 前記添加金属がマンガンである請求項１４に記載の半導体装置。
JP2015539204A 2013-09-30 2014-09-22 半導体素子、スパッタリングターゲット材及び半導体装置 Active JP6151367B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013202892 2013-09-30
JP2013202892 2013-09-30
PCT/JP2014/075084 WO2015046144A1 (ja) 2013-09-30 2014-09-22 半導体素子、スパッタリングターゲット材及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017076389A Division JP2017157842A (ja) 2013-09-30 2017-04-07 半導体素子、スパッタリングターゲット材及び半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015046144A1 true JPWO2015046144A1 (ja) 2017-03-09
JP6151367B2 JP6151367B2 (ja) 2017-06-21

Family

ID=52743280

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015539204A Active JP6151367B2 (ja) 2013-09-30 2014-09-22 半導体素子、スパッタリングターゲット材及び半導体装置
JP2017076389A Pending JP2017157842A (ja) 2013-09-30 2017-04-07 半導体素子、スパッタリングターゲット材及び半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017076389A Pending JP2017157842A (ja) 2013-09-30 2017-04-07 半導体素子、スパッタリングターゲット材及び半導体装置

Country Status (3)

Country Link
JP (2) JP6151367B2 (ja)
TW (1) TWI629726B (ja)
WO (1) WO2015046144A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447530B2 (ja) 2020-02-17 2024-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021126A (ja) * 1988-01-20 1990-01-05 Hitachi Ltd 半導体装置およびその製造方法
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005228656A (ja) * 2004-02-16 2005-08-25 Mitsui Mining & Smelting Co Ltd 高耐熱性アルミニウム合金配線材料及びターゲット材
JP2007142356A (ja) * 2005-04-26 2007-06-07 Mitsui Mining & Smelting Co Ltd Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2011094216A (ja) * 2009-10-30 2011-05-12 Kobe Steel Ltd Ａｌ基合金スパッタリングターゲット
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724267B2 (ja) * 1987-01-16 1995-03-15 日本電気株式会社 半導体装置
JPH01233737A (ja) * 1988-03-15 1989-09-19 Hitachi Ltd 集積回路装置及びその製造方法並びに該装置における配線膜を製造するためのターゲット
JPH0239535A (ja) * 1988-07-29 1990-02-08 Hitachi Ltd 半導体集積回路装置
JP3061654B2 (ja) * 1991-04-23 2000-07-10 株式会社神戸製鋼所 液晶ディスプレイ用半導体装置材料及び液晶ディスプレイ用半導体装置材料製造用溶製スパッタリングターゲット材料
JP3014887B2 (ja) * 1993-02-24 2000-02-28 松下電子工業株式会社 半導体装置およびその製造方法
JPH0878412A (ja) * 1994-09-08 1996-03-22 Toshiba Corp Ａｌ合金薄膜配線の形成方法
WO1999034028A1 (en) * 1997-12-24 1999-07-08 Kabushiki Kaisha Toshiba SPUTTERING TARGET, Al INTERCONNECTION FILM, AND ELECTRONIC COMPONENT
JP4733371B2 (ja) * 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021126A (ja) * 1988-01-20 1990-01-05 Hitachi Ltd 半導体装置およびその製造方法
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
JP2005228656A (ja) * 2004-02-16 2005-08-25 Mitsui Mining & Smelting Co Ltd 高耐熱性アルミニウム合金配線材料及びターゲット材
JP2007142356A (ja) * 2005-04-26 2007-06-07 Mitsui Mining & Smelting Co Ltd Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2011094216A (ja) * 2009-10-30 2011-05-12 Kobe Steel Ltd Ａｌ基合金スパッタリングターゲット
JP2012151382A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法

Also Published As

Publication number Publication date
TW201526108A (zh) 2015-07-01
JP2017157842A (ja) 2017-09-07
TWI629726B (zh) 2018-07-11
WO2015046144A1 (ja) 2015-04-02
JP6151367B2 (ja) 2017-06-21

Similar Documents

Publication Publication Date Title
JP4579709B2 (ja) Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP6678757B2 (ja) 銅板付き絶縁基板用銅板材及びその製造方法
Wang et al. Effects of Sn grain structure on the electromigration of Sn–Ag solder joints
JP6719316B2 (ja) 放熱部材用銅合金板材およびその製造方法
JP5524905B2 (ja) パワー半導体素子用Ａｌ合金膜
TW201132768A (en) Cu-mg-p-based copper alloy bar and method for producing same
JP5839763B1 (ja) 半導体装置用ボンディングワイヤ
TWI698537B (zh) 銅合金板材及其製造方法
England et al. Cu wire bond parameter optimization on various bond pad metallization and barrier layer material schemes
JP6640435B1 (ja) 銅合金板材およびその製造方法ならびに電気電子機器用放熱部品およびシールドケース
Liu et al. Cu-Al interfacial formation and kinetic growth behavior during HTS reliability test
JP6191587B2 (ja) 半導体装置
JP6151367B2 (ja) 半導体素子、スパッタリングターゲット材及び半導体装置
TWI558829B (zh) Sputtering titanium target
JP2014189817A (ja) 純銅板及び放熱基板
Chen et al. Grain growth and twin formation in a Ag-4Pd alloy ribbon after annealing treatments
JP6472477B2 (ja) Ｃｕ−Ｎｉ−Ｓｉ系銅合金条
JP6355671B2 (ja) Ｃｕ−Ｎｉ−Ｓｉ系銅合金条及びその製造方法
JP2015203148A (ja) 銅合金材、セラミック配線基板及びセラミック配線基板の製造方法
WO2019187767A1 (ja) 絶縁基板及びその製造方法
Demler et al. Influence of high current-density impulses on the stress-strain response and microstructural evolution of the single crystal superalloy CMSX-4
JP6582159B1 (ja) 絶縁基板及びその製造方法
WO2015152197A1 (ja) 半導体装置用ボンディングワイヤ及びその製造方法
JP6651065B1 (ja) 半導体装置用Ｃｕ合金ボンディングワイヤ
Chua et al. XRD analysis of Cu-Al interconnect intermetallic compound in an annealed micro-chip

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20161104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R150 Certificate of patent or registration of utility model

Ref document number: 6151367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250