JPH0878412A - Al合金薄膜配線の形成方法 - Google Patents

Al合金薄膜配線の形成方法

Info

Publication number
JPH0878412A
JPH0878412A JP21477794A JP21477794A JPH0878412A JP H0878412 A JPH0878412 A JP H0878412A JP 21477794 A JP21477794 A JP 21477794A JP 21477794 A JP21477794 A JP 21477794A JP H0878412 A JPH0878412 A JP H0878412A
Authority
JP
Japan
Prior art keywords
thin film
alloy
film
forming
alloy thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21477794A
Other languages
English (en)
Inventor
Kei Hattori
圭 服部
Hiroyuki Kamijo
浩幸 上条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21477794A priority Critical patent/JPH0878412A/ja
Publication of JPH0878412A publication Critical patent/JPH0878412A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】この発明は、Al合金薄膜中におけるSiの凝
縮を抑えることによって、Al合金薄膜をエッチングし
た後にエッチング残渣の発生を抑制する。 【構成】シリコン基板11表面上にシリコン酸化膜12を形
成し、シリコン酸化膜12上に第1のTi薄膜13を成膜
し、Ti薄膜13上に第1の窒化チタン薄膜14を成膜す
る。窒化チタン薄膜14上にAl-1.0%Si-0.5%Cuからなる
Al合金膜15を成膜した後、Al合金膜15の表面から自
然酸化膜を除去する。次に、Al合金膜15上に第2のT
i薄膜16を成膜し、Ti薄膜16上に第2の窒化チタン薄
膜17を成膜する。次に、シリコン基板11には温度が450
℃、時間が3分間の第2の熱処理を施す。次に、窒化チ
タン薄膜17上にフォトレジスト18を形成し、フォトレジ
スト18をマスクとして、窒化チタン薄膜17及びTi薄膜
16をエッチングし、Al合金膜15をマグネトロンRIE
により加工する。従って、エッチング残渣の発生を抑制
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、Al合金薄膜配線の
形成方法に係わり、特にエッチング残渣の発生を抑制す
ることが可能なAl合金薄膜配線の形成方法に関する。
【0002】
【従来の技術】半導体デバイスの高速動作のためにAl
配線が広く用いられている。デバイスの微細化が進むに
従って、このAl配線に対する要求も厳しくなってい
る。例えば、配線に使用されるAlには、コンタクトホ
−ルを介してAl配線がシリコン基板と接続される部分
において、このAl配線とシリコン基板とが相互拡散さ
れることによってコンタクト抵抗の異常が生じる、いわ
ゆるアロイスパイクによる非オ−ミック接合が発生す
る。したがって、Al配線の長期信頼性の確保及びアロ
イスパイクによる非オ−ミック接合の抑制が要求され
る。
【0003】Al配線の長期信頼性を確保するには、A
l配線にSiやCuなどの不純物が固溶限以上の濃度で
添加される必要がある。つまり、半導体デバイスの実使
用温度である室温での固溶限以上のSiやCuをAl配
線に添加することで、これらSiやCuの元素をAlの
微結晶中に析出させる。この析出物によってAlの結晶
粒界、粒内拡散を抑制することによってAl配線の信頼
性を向上させるものである。
【0004】アロイスパイクを抑制するには、Al配線
工程での最高温度である約450℃におけるAl中への
Siの固溶限約0.5%以上のSiが添加される必要が
あり、通常はAl配線に1%程度のSiが添加される。
【0005】また、アロイスパイクの抑制や、配線の長
期信頼性を向上させる別の方法としては、Al合金配線
を形成する前に、Ti膜、TiN膜を形成し、これに適
当な熱処理を施すことでバリアメタル化する方法が知ら
れている。
【0006】図3は、従来のAl合金薄膜配線を示す斜
視図である。シリコン基板1の表面上にはCVD(Chemi
cal Vapor Deposition) 法により厚さが0.8μm程度
のシリコン酸化膜2が形成される。次に、このシリコン
酸化膜2の上にはTi薄膜3がスパッタデポジションに
より成膜され、このTi薄膜3の上には窒化チタン(T
iN)薄膜4がスパッタデポジションにより成膜され
る。
【0007】この後、前記シリコン基板1は一端大気中
に取り出される。次に、シリコン基板1には、窒素又は
稀ガス雰囲気中において温度が600℃、時間が60分
の熱処理が施される。これにより、前記Ti薄膜3及び
窒化チタン薄膜4はバリアメタル化される。次に、この
窒化チタン薄膜4の上にはAl-1.0%Si-0.5%Cuか
らなるAl合金膜5が200℃の温度条件でスパッタデ
ポジションにより成膜される。この後、Al合金膜5
は、平坦化するための熱処理がされ、リフロ−される。
【0008】次に、このAl合金膜5の上には0.6μ
mのラインアンドスペ−スのパタ−ン形状を有するフォ
トレジスト6が形成される。この後、このフォトレジス
ト6をマスクとして、前記Al合金膜5、窒化チタン薄
膜4及びTi薄膜3はCl2とBCl3 の混合ガスを用
いたマグネトロンRIE(Reactive Ion Etching)装置に
より異方的にエッチング加工される。これにより、ライ
ンアンドスペ−スのパタ−ン形状を有するAl合金配線
5が形成される。
【0009】
【発明が解決しようとする課題】ところで、上記従来の
Al合金薄膜配線の形成方法では、Al合金膜5に固溶
限以上のSiを添加しているため、アロイスパイクの抑
制及び配線の長期信頼性の向上を図ることはできるが、
エッチング残渣を生じないようにAl合金膜5のエッチ
ング加工を行うことは困難である。これは、例えば、T.
Suzuki,et.al.J.Vac.Sci.Technol.B10(1992)p.596,や
K.Hattori,et.al.Ext.Abst.183rd.Meet.ECS(1993)p.392
に記載されている。つまり、図3に示すように、上記
形成方法では、Al合金配線5の相互間にエッチング残
渣7が生じ、Al合金配線5間のショ−トに対する信頼
性が低下する。
【0010】すなわち、Al合金膜5を成膜した後、こ
のAl合金膜5にリフロ−のための熱処理を施すと、固
溶限以上に添加されているSiがAl合金膜5中に析出
する。このSiの析出物は、Al合金膜5をマグネトロ
ンRIEによってエッチングする際のエッチングマスク
として働くので、エッチング残渣の発生の原因となる。
つまり、SiがAlに比べてエッチング速度が遅いこと
によってエッチングマスクとして働くので、このSiの
析出物はエッチング残渣の核となる。このため、Al合
金膜5中に析出しているSiの大きさが大きいほど、エ
ッチング残渣が発生しやすくなり、エッチング残渣の大
きさも大きくなる。
【0011】一方、析出するSiの大きさはAl合金膜
の成膜条件によって大きく左右される。一般的には、A
l合金膜5に添加されるSiの濃度が高いほど、またA
l合金膜5の経験する熱処理温度が高いほど、析出する
Siのサイズは大きくなる。特に、Siは成膜後におい
て、200℃程度の低温でも凝縮を起こして析出のサイ
ズが大きくなることが知られている。
【0012】この発明は上記のような事情を考慮してな
されたものであり、その目的は、Al合金薄膜中におけ
るSiの凝縮を抑えることによって、Al合金薄膜をエ
ッチングした後にエッチング残渣の発生を抑制すること
が可能なAl合金薄膜配線の形成方法を提供することに
ある。
【0013】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上に少なくともSiを含む
Al合金薄膜を形成する工程と、前記Al合金薄膜の上
に金属薄膜を形成する工程と、前記金属薄膜及び前記A
l合金薄膜を600℃以下の温度で熱処理する工程と、
前記金属薄膜の上にマスク膜を形成する工程と、前記マ
スク膜をマスクとして前記金属薄膜及び前記Al合金薄
膜をエッチングする工程と、を具備することを特徴とし
ている。
【0014】また、半導体基板の上にバリアメタル層を
形成する工程と、前記バリアメタル層の上に少なくとも
Siを含むAl合金薄膜を形成する工程と、前記Al合
金薄膜の上に金属薄膜を形成する工程と、前記金属薄膜
及び前記Al合金薄膜を600℃以下の温度で熱処理す
る工程と、前記金属薄膜の上にマスク膜を形成する工程
と、前記マスク膜をマスクとして前記金属薄膜及び前記
Al合金薄膜をエッチングする工程と、を具備すること
を特徴としている。
【0015】また、前記金属薄膜は、600℃以下の温
度で熱処理することによりSiと反応してシリサイド化
されるものであることを特徴としている。また、前記A
l合金薄膜を形成する工程と、前記Al合金薄膜上に金
属薄膜を形成する工程との間における前記半導体基板
は、残留ガス分圧が7×10-6Pa以下の雰囲気に保た
れることを特徴としている。
【0016】また、前記Al合金薄膜を形成する工程
は、温度が600℃以下の雰囲気で行われることを特徴
としている。また、前記熱処理する工程は、残留ガス分
圧が7×10-6Pa以下の雰囲気で行われることを特徴
としている。
【0017】また、前記熱処理する工程は、温度が60
0℃以下の雰囲気で行われることを特徴としている。ま
た、半導体基板の上に少なくともSiを含むAl合金薄
膜を形成する工程と、前記Al合金薄膜の表面上の自然
酸化膜を、残留ガス分圧が7×10-6Pa以下の雰囲気
で除去する工程と、前記半導体基板を残留ガス分圧が7
×10-6Pa以下の雰囲気に保った状態で、前記Al合
金薄膜の上に金属薄膜を形成する工程と、前記金属薄膜
及び前記Al合金薄膜を、温度が600℃以下の雰囲気
で熱処理する工程と、前記金属薄膜の上にマスク膜を形
成する工程と、前記マスク膜をマスクとして前記金属薄
膜及び前記Al合金薄膜をエッチングする工程と、を具
備することを特徴としている。また、前記金属薄膜は、
チタン、タングステン又はモリブデンのいずれかである
ことを特徴としている。
【0018】
【作用】この発明は、少なくともSiを含むAl合金薄
膜の上に金属薄膜を形成した後、この金属薄膜及びAl
合金薄膜に600℃以下の温度で熱処理を施している。
このため、この熱処理時に、Al合金薄膜中にSiが凝
縮せず、その代わりにAl合金薄膜中のSiと金属薄膜
の一部又は全部とが反応してチタンシリサイドが形成さ
れる。即ち、Al合金薄膜中に析出するSiのサイズが
大きくなる代わりにSiがAl合金薄膜上の金属薄膜中
に均一に分散する。このため、金属薄膜の上に形成され
たマスク膜をマスクとしてAl合金薄膜をエッチングし
た際、エッチング残渣の発生を抑制することができる。
【0019】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図1は、この発明の第1の実施例によるA
l合金薄膜配線の形成方法を示す斜視図である。シリコ
ン基板11の表面上には気相成長法(CVD法)により
厚さが0.8μm程度のシリコン酸化膜12が形成され
る。次に、このシリコン酸化膜12の上には厚さが20
nm程度の第1のTi薄膜13がスパッタデポジション
により成膜され、この第1のTi薄膜13の上には厚さ
が70nm程度の第1の窒化チタン(TiN)薄膜14
がスパッタデポジションにより成膜される。この後、第
1のTi薄膜13及び第1の窒化チタン薄膜14には、
窒素又は稀ガス雰囲気中において温度が600℃、時間
が60分の第1の熱処理が施される。これにより、前記
Ti薄膜13及び窒化チタン薄膜14はバリアメタル化
される。
【0020】次に、前記シリコン基板11は、一端大気
中に取り出され、図示せぬAl合金形成用チャンバ−に
入れられる。この後、この窒化チタン薄膜14の上には
Al-1.0%Si-0.5%Cuからなる厚さが400nm程
度のAl合金膜15がスパッタデポジションにより成膜
される。この際のチャンバ−内の雰囲気は、残留ガス分
圧が7×10-6Pa以下で、温度が600℃以下であ
る。
【0021】この後、シリコン基板11は、一端大気中
に取り出され、図示せぬTi、TiN形成用チャンバ−
に入れられる。次に、シリコン基板11側にバイアスが
印加されることにより、Al合金膜15の表面上に形成
された酸化被膜、即ち自然酸化膜が除去される。この際
のAl合金膜15が経験する雰囲気は、残留ガス分圧が
最高でも5×10-6Paである。次に、このAl合金膜
15の上には厚さが50nm程度の第2のTi薄膜16
がスパッタデポジションにより成膜され、この第2のT
i薄膜16の上には厚さが30nm程度の第2の窒化チ
タン(TiN)薄膜17がスパッタデポジションにより
成膜される。この際のTi薄膜16及び窒化チタン薄膜
17が経験する雰囲気は、残留ガス分圧が最高でも5×
10-6Paである。
【0022】次に、このシリコン基板11には窒素又は
稀ガス雰囲気中で温度が450℃、時間が3分間の第2
の熱処理が施される。これにより、Al合金膜15はリ
フロ−され、平坦化される。この後、窒化チタン薄膜1
7の上には0.6μmのラインアンドスペ−スのパタ−
ン形状を有するフォトレジスト18が形成される。次
に、このフォトレジスト18をマスクとして、前記第2
の窒化チタン薄膜17及び第2のTi薄膜16はエッチ
ングされ、Al合金膜15はCl2 とBCl3 の混合ガ
スを用いたマグネトロンRIE(Reactive Ion Etching)
により加工される。
【0023】上記第1の実施例によれば、Al合金膜1
5の上に第2のTi薄膜16を形成した後、温度が45
0℃、時間が3分間のリフロ−のための第2の熱処理を
Al合金膜15及び第2のTi薄膜16に施している。
このため、この第2の熱処理時に、Al合金膜15中に
Siが凝縮せず、その代わりにAl合金膜15中のSi
と第2のTi薄膜16の一部又は全部とが反応してチタ
ンシリサイドが形成される。即ち、Al合金膜15中に
析出するSiのサイズが大きくなる代わりにSiがAl
合金膜15上の第2のTi薄膜16中に均一に分散す
る。このため、フォトレジスト18をマスクとしてAl
合金膜15をエッチングした際、エッチング残渣の発生
を抑制することができ、従来技術のようにエッチング残
渣が発生することがない。
【0024】また、第2の熱処理中のSiの凝縮は、主
にAl合金膜15中のSi濃度、シリサイド化させる第
2のTi薄膜16の膜厚、および熱処理条件に依存す
る。すなわち、前記Al合金膜15中のSi濃度に関し
ては、このSi濃度が室温でのAlに対する固溶限を越
えていれば、必然的にSiがAl合金膜15中に析出さ
れ、この析出されたSiのサイズが増大し、凝縮され
る。前記固溶限は、約0.1%である。この場合、凝縮
されるSiの大きさはAl合金膜15中のSi濃度に比
例して大きくなる。従って、Siの凝縮を抑えるには、
Si濃度が高くなればそれに従ってシリサイド化させる
薄膜の膜厚を厚くするか、又は熱処理温度を高くする必
要がある。但し、シリサイド化させる第2のTi薄膜1
6の膜厚を厚くし過ぎることは、この後のエッチング工
程においてエッチングすべき膜厚が厚くなるので好まし
くない。
【0025】また、熱処理条件に関しては、凝縮したS
iが再びAl合金膜15中に固溶するような充分高温、
即ちAl合金膜15中に含まれるSiが固溶限以下にな
る温度まで加熱されれば、SiはAl合金膜15内に均
一に分散される。この後、このAl合金膜15を急冷す
ることにより冷却過程でのSiの凝縮を抑制する方法も
考えられる。しかし、加熱し過ぎると、具体的には60
0℃以上とすると、シリサイド化させる第2のTi薄膜
16とAlとの合金が形成されることがあり、また急冷
するためにはかなり大がかりな装置が必要となるなど、
別の問題が生じる。このため、これら別の問題について
何等対策を施すことなく、上記の方法をとることはでき
ない。従って、これらの問題を避けるには、熱処理温度
を600℃以下とする必要があり、Si濃度に応じてこ
の温度範囲で熱処理条件を決める必要がある。
【0026】尚、上記の製造工程においてAl合金膜1
5の表面上の自然酸化膜を除去している理由は、もしこ
の工程を省略すると、この自然酸化膜が完全にではない
がAl合金膜15中のSiと第2のTi薄膜16との反
応を抑制し、充分なTiのシリサイド化が進まないこと
があるためである。
【0027】また、上記の製造工程において第2のTi
薄膜16の上に第2の窒化チタン薄膜17を形成した理
由は次の通りである。Tiは酸素とも反応性が強いた
め、第2の窒化チタン薄膜17を形成せずに基板11を
大気中に取り出すと、第2のTi薄膜16の表面上に自
然酸化膜が形成される。この自然酸化膜が形成される
と、基板11を熱処理してもTiとSiとの反応が充分
に進まないことがあるので、第2のTi薄膜16の表面
が直接大気中に晒されることがないように、保護膜とし
て第2の窒化チタン薄膜17を形成しているのである。
【0028】また、上記第1の実施例では、表面から自
然酸化膜を除去する際のAl合金膜15が経験する雰囲
気を残留ガス分圧が最高でも5×10-6Paとしている
が、残留ガス分圧が7×10-6Pa以下であれば、Al
合金膜15が経験する雰囲気を他の残留ガス分圧とする
ことも可能である。
【0029】図2は、この発明の第2の実施例によるA
l合金薄膜配線を形成するためのスパッタ装置を示す概
略図である。スパッタ装置21は、Al合金薄膜形成用
チャンバ−22、Ti、TiN薄膜形成用チャンバ−2
3、予備排気チャンバ−24およびウエハカセット室2
5から構成されている。即ち、予備排気チャンバ−24
は、Al合金薄膜形成用チャンバ−22、Ti、TiN
薄膜形成用チャンバ−23及びウエハカセット室25そ
れぞれに接続されている。これら全てのチャンバ−22
〜24は、残留ガス分圧を約2×10-6Paとすること
ができ、この圧力を保った状態で、ウエハをそれぞれの
チャンバ−22〜24へ搬送することができるように構
成されている。
【0030】次に、図2に示すスパッタ装置を用いたA
l合金薄膜配線の形成方法について図1を参照しながら
説明する。先ず、シリコン基板11はウエハカセット室
25から予備排気チャンバ−24を介してTi、TiN
薄膜形成用チャンバ−23に入れられる。この後、シリ
コン基板11の表面上にはシリコン酸化膜12が形成さ
れる。次に、Ti、TiN薄膜形成用チャンバ−23内
において、このシリコン酸化膜12の上には第1のTi
薄膜13が成膜され、この第1のTi薄膜13の上には
第1の窒化チタン薄膜14が成膜される。この後、第1
のTi薄膜13及び第1の窒化チタン薄膜14には、窒
素又は稀ガス雰囲気中において温度が600℃、時間が
60分の第1の熱処理が施される。これにより、前記T
i薄膜13及び窒化チタン薄膜14はバリアメタル化さ
れる。
【0031】次に、前記シリコン基板11は、予備排気
チャンバ−24を介してAl合金形成用チャンバ−22
に入れられる。この際、シリコン基板11が経験する雰
囲気は、残留ガス分圧が約2×10-6Paである。この
後、この窒化チタン薄膜14の上にはAl-1.0%Si-
0.5%CuからなるAl合金膜15が450℃の温度で
スパッタデポジションにより成膜される。
【0032】この後、シリコン基板11は、予備排気チ
ャンバ−24を介してTi、TiN形成用チャンバ−2
3に入れられる。この際のAl合金膜15が経験する雰
囲気は、残留ガス分圧が約2×10-6Paである。次
に、Ti、TiN形成用チャンバ−23において、この
Al合金膜15の上には第2のTi薄膜16が温度を4
00℃以上に保ったままの状態でスパッタデポジション
により成膜される。この第2のTi薄膜16の上には第
2の窒化チタン薄膜17がスパッタデポジションにより
成膜される。
【0033】次に、このシリコン基板11には窒素又は
稀ガス雰囲気中で温度が450℃、時間が3分間の第2
の熱処理が施される。これにより、Al合金膜15はリ
フロ−され、平坦化される。この後、窒化チタン薄膜1
7の上にはラインアンドスペ−スのパタ−ン形状を有す
るフォトレジスト18が形成される。次に、このフォト
レジスト18をマスクとして、前記第2の窒化チタン薄
膜17及び第2のTi薄膜16はエッチングされ、Al
合金膜15はCl2 とBCl3 の混合ガスを用いたマグ
ネトロンRIEにより加工される。
【0034】上記第2の実施例においても第1の実施例
と同様の効果を得ることができる。また、図2に示すス
パッタ装置21において、Al合金形成用チャンバ−2
2とTi、TiN形成用チャンバ−23とは予備排気チ
ャンバ−24によって接続されている。これにより、A
l合金形成用チャンバ−22内において第1の窒化チタ
ン薄膜14の上にAl合金薄膜15を形成した後、この
Al合金薄膜15を大気中に晒すことなく、Ti、Ti
N形成用チャンバ−23内においてAl合金薄膜15の
上に第2のTi薄膜16を成膜することができる。この
ため、Al合金薄膜15の表面上に自然酸化膜が形成さ
れることがないので、第1の実施例のように自然酸化膜
をAl合金薄膜15から除去する工程が不要となる。
【0035】尚、上記第1及び第2の実施例では、Al
合金薄膜15中のSiと反応させてシリサイドを形成す
る金属薄膜としてTi薄膜16を用いているが、Siと
反応してシリサイドを形成する金属であれば、Ti以外
の金属薄膜を用いることも可能である。例えば、タング
ステン又はモリブデン等を用いることも可能である。
【0036】また、450℃の温度で第2の熱処理を行
っているが、600℃以下の温度であれば他の温度で第
2の熱処理を行うことも可能である。また、Al合金薄
膜15の成膜中又は成膜後の熱処理条件は、Al合金薄
膜15中のSiの凝縮を抑制するものであれば、適当に
選ぶことができることも明白である。
【0037】また、上記第2の実施例では、窒化チタン
薄膜14の上にAl合金膜15を成膜する工程と、この
Al合金膜15の上に第2のTi薄膜16を成膜する工
程との間において、シリコン基板11上のAl合金膜1
5が経験する雰囲気を残留ガス分圧が約2×10-6Pa
としているが、Al合金膜15が経験する雰囲気を、残
留ガス分圧が7×10-6Pa以下であれば、他の残留ガ
ス分圧とすることも可能である。
【0038】
【発明の効果】以上説明したようにこの発明によれば、
少なくともSiを含むAl合金薄膜の上に金属薄膜を形
成した後、この金属薄膜及びAl合金薄膜に600℃以
下の温度で熱処理を施している。したがって、Al合金
薄膜中におけるSiの凝縮を抑えることができ、Al合
金薄膜をエッチングした後にエッチング残渣の発生を抑
制することができる。
【図面の簡単な説明】
【図1】この発明の第1及び第2の実施例によるAl合
金薄膜配線の形成方法を示す斜視図。
【図2】この発明の第2の実施例によるAl合金薄膜配
線を形成するためのスパッタ装置を示す概略図。
【図3】従来のAl合金薄膜配線の形成方法を示す斜視
図。
【符号の説明】
11…シリコン基板、12…シリコン酸化膜、13…第1のT
i薄膜、14…第1の窒化チタン(TiN)薄膜、15…A
l合金膜、16…第2のTi薄膜、17…第2の窒化チタン
(TiN)薄膜、18…フォトレジスト、21…スパッタ装
置、22…Al合金薄膜形成用チャンバ−、23…Ti、T
iN薄膜形成用チャンバ−、24…予備排気チャンバ−、
25…ウエハカセット室。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の上に少なくともSiを含む
    Al合金薄膜を形成する工程と、 前記Al合金薄膜の上に金属薄膜を形成する工程と、 前記金属薄膜及び前記Al合金薄膜を600℃以下の温
    度で熱処理する工程と、 前記金属薄膜の上にマスク膜を形成する工程と、 前記マスク膜をマスクとして前記金属薄膜及び前記Al
    合金薄膜をエッチングする工程と、 を具備することを特徴とするAl合金薄膜配線の形成方
    法。
  2. 【請求項2】 半導体基板の上にバリアメタル層を形成
    する工程と、 前記バリアメタル層の上に少なくともSiを含むAl合
    金薄膜を形成する工程と、 前記Al合金薄膜の上に金属薄膜を形成する工程と、 前記金属薄膜及び前記Al合金薄膜を600℃以下の温
    度で熱処理する工程と、 前記金属薄膜の上にマスク膜を形成する工程と、 前記マスク膜をマスクとして前記金属薄膜及び前記Al
    合金薄膜をエッチングする工程と、 を具備することを特徴とするAl合金薄膜配線の形成方
    法。
  3. 【請求項3】 前記金属薄膜は、600℃以下の温度で
    熱処理することによりSiと反応してシリサイド化され
    るものであることを特徴とする請求項1又は2記載のA
    l合金薄膜配線の形成方法。
  4. 【請求項4】 前記Al合金薄膜を形成する工程と、前
    記Al合金薄膜上に金属薄膜を形成する工程との間にお
    ける前記半導体基板は、残留ガス分圧が7×10-6Pa
    以下の雰囲気に保たれることを特徴とする請求項1又は
    2記載のAl合金薄膜配線の形成方法。
  5. 【請求項5】 前記Al合金薄膜を形成する工程は、温
    度が600℃以下の雰囲気で行われることを特徴とする
    請求項4記載のAl合金薄膜配線の形成方法。
  6. 【請求項6】 前記熱処理する工程は、残留ガス分圧が
    7×10-6Pa以下の雰囲気で行われることを特徴とす
    る請求項1又は2記載のAl合金薄膜配線の形成方法。
  7. 【請求項7】 前記熱処理する工程は、温度が600℃
    以下の雰囲気で行われることを特徴とする請求項6記載
    のAl合金薄膜配線の形成方法。
  8. 【請求項8】 半導体基板の上に少なくともSiを含む
    Al合金薄膜を形成する工程と、 前記Al合金薄膜の表面上の自然酸化膜を、残留ガス分
    圧が7×10-6Pa以下の雰囲気で除去する工程と、 前記半導体基板を残留ガス分圧が7×10-6Pa以下の
    雰囲気に保った状態で、前記Al合金薄膜の上に金属薄
    膜を形成する工程と、 前記金属薄膜及び前記Al合金薄膜を、温度が600℃
    以下の雰囲気で熱処理する工程と、 前記金属薄膜の上にマスク膜を形成する工程と、 前記マスク膜をマスクとして前記金属薄膜及び前記Al
    合金薄膜をエッチングする工程と、 を具備することを特徴とするAl合金薄膜配線の形成方
    法。
  9. 【請求項9】 前記金属薄膜は、チタン、タングステン
    又はモリブデンのいずれかであることを特徴とする請求
    項1乃至8記載のAl合金薄膜配線の形成方法。
JP21477794A 1994-09-08 1994-09-08 Al合金薄膜配線の形成方法 Pending JPH0878412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21477794A JPH0878412A (ja) 1994-09-08 1994-09-08 Al合金薄膜配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21477794A JPH0878412A (ja) 1994-09-08 1994-09-08 Al合金薄膜配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0878412A true JPH0878412A (ja) 1996-03-22

Family

ID=16661368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21477794A Pending JPH0878412A (ja) 1994-09-08 1994-09-08 Al合金薄膜配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0878412A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157842A (ja) * 2013-09-30 2017-09-07 日本軽金属株式会社 半導体素子、スパッタリングターゲット材及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157842A (ja) * 2013-09-30 2017-09-07 日本軽金属株式会社 半導体素子、スパッタリングターゲット材及び半導体装置

Similar Documents

Publication Publication Date Title
JP2947818B2 (ja) 微細孔への金属穴埋め方法
US6029680A (en) Method for in situ removal of particulate residues resulting from cleaning treatments
EP0720214A2 (en) Method of treating metal nitride films to reduce silicon migration therein
JPH04259242A (ja) 半導体装置の製造方法
US7485572B2 (en) Method for improved formation of cobalt silicide contacts in semiconductor devices
US6793735B2 (en) Integrated cobalt silicide process for semiconductor devices
KR100238564B1 (ko) 반도체 소자 제조 방법
JP2004140315A (ja) サリサイド工程を用いる半導体素子の製造方法
JPH04360536A (ja) アルミニウム・ゲルマニウム合金膜のゲルマニウムの除去方法
JP3262676B2 (ja) 半導体装置
JPH0878412A (ja) Al合金薄膜配線の形成方法
JP2001308094A (ja) 配線薄膜の堆積方法
JPH08274100A (ja) 配線形成法
JPS60182133A (ja) 半導体装置の製造方法
JP2865071B2 (ja) 反射防止膜の製造方法
JP3238437B2 (ja) 半導体装置およびその製造方法
JP3471266B2 (ja) 半導体装置の製造方法および半導体装置
JPH04350937A (ja) 銅配線の処理方法
US5387548A (en) Method of forming an etched ohmic contact
JP2961840B2 (ja) Al配線構造の製造方法
JP2579993B2 (ja) 半導体装置の製造方法
JPH02235372A (ja) 半導体装置とその製造方法
JPH09266178A (ja) 半導体装置及びその製造方法
JPH04324932A (ja) Cu膜のエッチング方法
JPH03104220A (ja) 半導体装置の製造方法