JPH09266178A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH09266178A
JPH09266178A JP7339196A JP7339196A JPH09266178A JP H09266178 A JPH09266178 A JP H09266178A JP 7339196 A JP7339196 A JP 7339196A JP 7339196 A JP7339196 A JP 7339196A JP H09266178 A JPH09266178 A JP H09266178A
Authority
JP
Japan
Prior art keywords
film
refractory metal
silicon
semiconductor device
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7339196A
Other languages
English (en)
Other versions
JP3357782B2 (ja
Inventor
Kazuaki Nakajima
一明 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7339196A priority Critical patent/JP3357782B2/ja
Publication of JPH09266178A publication Critical patent/JPH09266178A/ja
Application granted granted Critical
Publication of JP3357782B2 publication Critical patent/JP3357782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】過酸化水素系の処理を行っても、高融点金属層
からなる配線もしくは電極を溶かさない方法を提供する
こと。 【解決手段】高融点金属膜からなる電極もしくは配線
は、その周囲に高融点金属酸化物層が配置され、その形
成方法は、被処理基板上に多結晶シリコン膜もしくは薄
いシリコン酸化膜を形成し、その上に高融点金属を堆積
する工程と、前記高融点金属膜を異方性エッチングする
工程と、高融点金属膜が露出した面に高融点金属酸化物
層を形成する工程と、からなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】高融点金属からなる配線およ
び電極パターンを具備する半導体装置及びその製造方法
に関する。
【0002】
【従来の技術】近年、半導体デバイスの高集積比、高速
化に対する要求が高まっている。これらの要求を実現す
べく、素子間および素子寸法の縮小化、微細化が進めら
れる一方、内部配線材料の抵低抗化などが検討されてい
る。
【0003】とりわけRC遅延が顕著に現れるワード線
では、抵低抗化が大きな課題となっている。そこで、最
近では低抵抗化を図るため、金属シリサイド膜と多結晶
ケイ素膜の2層構造のポリサイドゲートが広く採用され
ている。
【0004】しかし、0.25μm世代以降では、ポリ
サイドよりも低抵抗のゲート電極が求められ、最近、高
融点金属膜と反応障壁層と多結晶ケイ素膜からなるポリ
メタルゲート構造が注目されている。例えばタングステ
ンの比抵抗はタングステンシリサイド(WSix )に比
べ約1桁小さく、RC遅延の大幅な短縮が可能である。
また、タングステンは多結晶ケイ素膜と800℃程度の
加熱処理で容易に反応するが、タングステンと多結晶ケ
イ素膜との間に反応障壁層を挟むことにより、耐熱性に
優れた低抵抗ゲート構造が形成可能となる。さらに、将
来的には高融点金属単層のメタルゲートが有望とされて
おり、ゲート電極の低抵抗化には高融点金属の採用が必
須である。
【0005】
【発明が解決しようとする課題】上述したように、高融
点金属、反応障壁層と多結晶ケイ素膜の積層からなるポ
リメタル構造は次世代の低抵抗ゲート材料として期待さ
れる。しかし、タングステン(W)をはじめとした高融
点金属膜は過酸化水素水もしくはそれを含む酸系の混合
水溶液に可溶である。
【0006】一般に、LSI製造工程において、ゲート
電極パターン形成後にメタル汚染の除去を目的とした処
理工程が必要とされる。メタル汚染除去には過酸化水素
を含む酸系の混合水溶液が用いられる。ポリメタル構造
やメタルゲートにおいてもその必要性は変わらないが、
上述したように高融点金属膜は可溶なため、高融点金属
が露出した状態で、この処理工程を行う訳にはいかな
い。
【0007】そこで、高融点金属膜の酸系の薬液処理に
対する耐性を上げるため、シリコン酸化膜や窒化膜等の
絶縁膜により高融点金属膜を完全に覆う方法がある。し
かし、凹凸の激しい基板上や基板の最外周部等では、高
融点金属膜を絶縁膜によって完全に取り囲むことは困難
である。
【0008】
【課題を解決するための手段】
(概要)上述したように、高融点金属膜を用いた配線で
は、過酸化水素水を含んだ水溶液に高融点金属が溶けて
しまうため、半導体製造装置からの重金属汚染の除去を
目的とした薬液処理を行うことができない。
【0009】本発明は、上述した問題を鑑みて成された
半導体装置である。つまり、高融点金属からなり、その
側面が高融点金属酸化物層に囲まれた電極もしくは配線
を具備する半導体装置であることを特徴とする。特に高
融点金属酸化物が高融点金属と高融点金属酸化物の混合
物であることが望ましい。
【0010】また、本発明は上述した問題を鑑みて成さ
れた半導体装置の製造方法も含む。つまり、高融点金属
膜からなる電極もしくは配線を具備する半導体装置の製
造方法において、被処理基板上にシリコン膜もしくはシ
リコン酸化膜を形成する工程と、その上に高融点金属膜
を堆積する工程と、前記高融点金属膜を異方性エッチン
グする工程と、該エッチングによる前記高融点金属膜の
露出面に高融点金属酸化物層を形成する工程とからな
り、前記高融点金属膜を前記高融点金属酸化物層で囲む
ことを特徴とする半導体装置の製造方法である。
【0011】さらには、前記高融点金属膜を取り囲んだ
高融点金属酸化物層を還元する工程をも含むことが望ま
しくその工程が高融点金属を還元しつつ、シリコンを酸
化する工程であれば、なおさら良い。
【0012】また、本発明は、高融点金属からなる電極
もしくは配線を具備する半導体装置の製造方法におい
て、被処理基板上に酸化物層シリコン膜もしくはシリコ
ン酸化膜を形成し、その上に高融点金属膜を堆積する工
程と、前記高融点金属膜を異方性エッチングする工程
と、前記高融点金属膜を絶縁膜で覆う工程と、酸化雰囲
気中で前記高融点金属膜を加熱する工程とからなること
を特徴とする。
【0013】さらに本発明は、高融点金属からなる電極
もしくは配線を具備する半導体装置の製造方法におい
て、被処理基板上にシリコン膜もしくはシリコン酸化膜
を形成し、その上に高融点金属膜を堆積する工程と、前
記高融点金属膜を異方性エッチングする工程と、前記高
融点金属膜を絶縁膜で覆う工程と、酸化雰囲気中で前記
高融点金属膜を加熱する工程と、前記被処理基板を活性
酸素を含む溶液に浸す工程と、還元雰囲気中で前記高融
点金属酸化物層を加熱する工程とからなることを特徴と
する。
【0014】ここで、前記活性酸素を含む溶液は過酸化
水素もしくは硝酸を含む溶液であることが望ましい。さ
らに、前記還元雰囲気中で高融点金属酸化物層を加熱す
る工程において、前記高融点金属酸化物層を還元しつ
つ、前記シリコン膜を酸化することが望ましい。
【0015】さらにまた本発明は、高融点金属からなる
電極もしくは配線を具備する半導体装置の製造方法にお
いて、被処理基板上にシリコン膜もしくはシリコン酸化
膜を形成し、その上に第1の高融点金属膜を堆積する工
程と、前記第1の高融点金属膜を異方性エッチングする
工程と、前記第1の高融点金属膜を絶縁膜で覆う工程
と、酸化雰囲気中で前記第1の高融点金属膜を加熱する
工程と、前記被処理基板上に第2の高融点金属を堆積
し、シリサイド化反応をさせる工程と、前記被処理基板
を活性酸素を含む溶液に浸し、未反応の前記第2の高融
点金属膜を取り除く工程とからなることを特徴とする。
【0016】ここで、前記活性酸素を含む溶液は過酸化
水素もしくは硝酸を含む溶液であることが望ましい。な
お、本発明において、高融点金属からなる電極もしくは
配線、又は高融点金属膜とは純粋な高融点金属膜は勿
論、高融点金属を主成分とする膜を指す。
【0017】(作用)本発明によれば、高融点金属膜が
高融点金属酸化物層に囲まれた構造を採用することによ
り、過酸化水素を含む溶液等、活性酸素を含む溶液を含
む薬液処理を施しても、高融点金属がこれら薬液によっ
て溶け去る心配はなくなる。よって配線を溶かすことな
く、製造装置からのメタル汚染のみを除去することが可
能となる。
【0018】また、薬液処理後に高融点金属酸化物層を
還元することにより、酸化層に伴って配線材料の抵抗が
上昇するといった問題を回避することができる。さらに
は、この高融点金属酸化物の還元工程をシリコンの酸化
工程と併用することも可能である。
【0019】なお、高融点金属膜からなる配線の側壁を
絶縁膜にて囲んだ後に、高融点金属膜を酸化することに
より、薬液処理に対して耐性の弱い部分、なかでも絶縁
膜による保護が不完全な部分を、選択的に保護すること
が可能となる。また、高融点金属としては、W、Mo、
Ni、Cuもしくはそれら合金であれば良い。
【0020】
【発明の実施の形態】
<実施形態1>本発明を適用した実施形態を図1を用い
て説明する。図1(a)に示すように、単結晶シリコン
基板100上に、スパッタリング法によってタングステ
ン膜101(膜厚100nm)を堆積した。
【0021】次いで、図1(b)に示すように、酸素雰
囲気中で450℃ 30分程度の加熱処理を行い、タン
グステン表面に膜厚50nm程度の酸化タングステン層
102を形成した。
【0022】その後、硫酸と過酸化水素水の混合液に浸
したが、酸化タングステン層102は溶けず、さらには
その下のタングステン101の溶解をも抑える効果が酸
化タングステン層102にあることが判った。
【0023】そこで、薄膜X線回折法にて酸化タングス
テン層102の構造を調査した結果、酸化タングステン
(WO3 、WO2.9 、WO2.72)の他、タングステンの
回折ピークが観察された。つまり、タングステン膜10
1は完全には酸化されず、タングステンと酸化タングス
テンが混在した状態にある。さらに、XPS法にてその
組成を調べた結果、W:O=1:2.4であった。
【0024】また、この酸化タングステン層102は硫
酸や過酸化水素水の他に、弗酸等の酸系の溶液やアンモ
ニア水にも溶けず、これらの溶液に対しても耐性がある
ことが判った。タングステン膜101は過酸化水素水も
しくは硝酸系の処理には瞬時に溶解するが、その表面に
酸化タングステン層102を形成することにより、それ
ら溶液に対して耐性を持たせることが可能となる。
【0025】なお、本実施例では、高融点金属酸化物層
を高融点金属の酸化によって形成したが、高融点金属酸
化物を化学的気相成長(CVD)法等により成膜しても
同様な効果が得られる。また、本実施例では、高融点金
属としてタングステン(W)を選んだが、Mo、Ni、
Cuもしくはそれら合金でも良い。
【0026】<実施形態2>電界効果型トランジスタ
(MOSFET)のゲート電極に本発明を適用した場合
について図2を用いて説明する。
【0027】まず、図2(a)に示すように単結晶シリ
コンからなる基板200上に、ゲート酸化膜201(膜
厚5nm)を形成し、その上にCVD法により多結晶シ
リコン膜202(膜厚100nm)を堆積した。その上
に反応性スパッタリング法によって窒化タングステン膜
203(膜厚5nm)を堆積した。引き続いて、その上
にスパッタリング法によってタングステン膜204(膜
厚100nm)を堆積した。
【0028】この後、図2(b)に示すように、800
℃程度の加熱処理を行うことで、タングステン膜204
と多結晶シリコン膜202との界面に極薄いWSiN層
205を形成する。
【0029】ついで、その上にCVD法によりシリコン
窒化膜206(膜厚200nm)を堆積した。なお、先
の加熱処理は、800℃程度の成膜温度を有するシリコ
ン窒化膜206の成膜工程と兼ねても良い。
【0030】この後、シリコン窒化膜206上にフォト
レジスト(膜厚1μm)をスピンコート法により塗布し
た後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば0.25μm幅のレジストパター
ン207を形成する。
【0031】次いで、図3(a)に示すように、ドライ
エッチング装置を用いて、レジストパターン207に沿
ってシリコン窒化膜206をエッチングした。残存した
レジストパターン207は、O2 アッシングにより剥離
した。
【0032】さらに、図3(b)に示すように、シリコ
ン窒化膜206をエッチングマスクにして、タングステ
ン(W)膜204、WSiN層205そして多結晶シリ
コン膜202をエッチングした。
【0033】その後、図3(c)に示すように、例えば
酸素雰囲気中で400℃ 10分程度の酸化を行った。
この酸化により、タングステン膜204の側壁部分20
8は200オングストローム程度酸化される。側壁部分
の組成分析を行った結果、その組成はW:O=1:2.
4であった。
【0034】次に、エッチング後の処理として、例えば
硫酸と過酸化水素水の混合液に浸した。ここでタングス
テンはこの混合液に容易に溶解するが、熱酸化により形
成した酸化タングステン膜は溶けにくい。
【0035】もし、タングステン膜204の側壁部分が
酸化物によって覆われていなかったら、タングステンは
瞬時に過酸化水素水系の薬液に溶け、当然ながらタング
ステンの配線は無くなってしまう。
【0036】しかし、酸化物で側壁部分を保護すること
により、硫酸と過酸化水素水の混合液に被処理基板ごと
浸しても、タングステン酸化物に囲まれた配線は溶解せ
ず、さらには、アルミニウム、鉄、チタンといったエッ
チング装置からのメタル汚染のみを除去することが可能
となる。
【0037】図3(d)に示すように、この後、多結晶
ケイ素202のエッチング時に削られた薄い酸化ケイ素
膜201の照射損傷回復と多結晶ケイ素膜ボトムのコー
ナー部分209を丸めるため、N2 /H2 /H2 O雰囲
気中で各々のガス分圧を制御しながら、700〜900
℃でシリコンの選択酸化を行った。ここで例えば雰囲気
のH2 、H2 Oの分圧比は、H2 O/H2 の値が0.0
1以上1以下とする。この酸化によりシリコンだけが酸
化され、ボトムコーナー部分209の電界集中による信
頼性の低下を防止できる。
【0038】この酸化雰囲気中で、酸化タングステンは
タングステンへと還元されるため、タングステン膜20
4の側壁部分208はタングステンへと戻る。この結
果、電極材料である高融点金属を溶かすことなく、かつ
信頼性の高いゲート電極を形成することが可能となる。
【0039】なお、本実施例では、還元雰囲気としてN
2 /H2 /H2 O雰囲気を用いたが、同様な効果は、微
量酸素中、微量水蒸気もしくはH2 とO2 の混合ガス雰
囲気やCOとCO2 の混合ガス雰囲気でも確認された。
【0040】<実施形態3>電界効果型トランジスタ
(MOSFET)に本発明を適用した場合について図3
を用いて説明する。
【0041】まず、図4(a)に示すように単結晶シリ
コンからなる基板300上に素子分離301及びゲート
酸化膜302(膜厚5nm)を形成し、その上にCVD
法により多結晶シリコン膜303(膜厚100nm)を
堆積した。その上に反応性スパッタリング法によって窒
化タングステン膜304(膜厚5nm)を堆積した。引
き続いて、その上にスパッタリング法によってタングス
テン膜305(膜厚100nm)を堆積した。
【0042】この後、図4(b)に示すように、800
℃程度の加熱処理を行うことで、タングステン膜305
と多結晶シリコン膜303との界面に極薄いWSiN層
306を形成する。
【0043】ついで、その上にCVD法によりシリコン
窒化膜307(膜厚200nm)を堆積した。なお、先
の加熱処理は、800℃程度の成膜温度を有するシリコ
ン窒化膜307の成膜工程と兼ねても良い。
【0044】この後、シリコン窒化膜307上にフォト
レジスト(膜厚1μm)をスピンコート法により塗布し
た後、このフォトレジストをフォトマスクを通して露光
し、現像して、例えば0.25μm幅のレジストパター
ン308を形成する。
【0045】次いで、図4(c)に示すように、ドライ
エッチング装置を用いて、レジストパターン308に沿
ってシリコン窒化膜307をエッチングした。残存した
レジストパターン308は、O2 アッシングにより剥離
した。
【0046】さらに、シリコン窒化膜307をエッチン
グマスクにして、タングステン(W)膜305、WSi
N層306そして多結晶シリコン膜303をエッチング
した。
【0047】図5(a)に示すように、この後、多結晶
ケイ素膜303のエッチング時に削られた薄いケイ素膜
302の照射損傷回復と多結晶ケイ素膜ボトムのコーナ
ー部分303aを丸めるため、N2 /H2 /H2 O雰囲
気中で各々のガス分圧を制御しながら、700〜900
℃でシリコンの選択酸化を行った。この酸化によりシリ
コンだけが酸化され、ボトムコーナー部分の電界集中に
よる信頼性の低下を防止できる。
【0048】次に、図5(b)に示すように、イオン注
入等により浅い不純物拡散層309を形成した後、側壁
絶縁膜として窒化ケイ素膜310を形成する。その結
果、タングステン膜305は窒化ケイ素膜307及び3
10によって囲まれる。
【0049】しかしながら、被処理基板上の全てのタン
グステン膜305がシリコン窒化膜によって覆われる訳
ではない。例えば、図5(c)に示すように、100μ
m程度以上の幅を持った所では完全に覆うことは難し
い。通常、レジストパターン308は、現像後にポスト
ベークと呼ばれる加熱処理や紫外線照射等を行う。これ
は、膜中に残存する溶媒を取り除いたり、膜中の分子の
架橋を促進しドライエッチング耐性を高めるために行わ
れる。しかし、同時にレジストパターン308の収縮が
起き、テーパ形状となってしまう。
【0050】次いで、図6(a)に示すように、このレ
ジストパターン308をエッチングマスクにシリコン窒
化膜307、タングステン305、WSiN層306そ
して多結晶シリコン膜303をエッチングすると、当然
ながらこれらの積層構造からなるゲート電極はテーパ形
状となる。
【0051】よって、図6(b)に示すように、この上
にシリコン窒化膜を堆積し、エッチバック法により側壁
絶縁膜310を形成しても、タングステン膜305を完
全に覆うことはできない。仮に覆うことができたとして
も、窒化ケイ素膜307と310の接続部311が薄
く、過酸化水素水の侵入を許してしまう。
【0052】また、シリコン基板の最外周部分でも、同
様にシリコン窒化膜で高融点金属膜を完全に覆うことは
難しい。一般に、シリコン基板の最外周部は、エッチン
グ装置等の装置内で搬送する際に掴まれる。そのため、
レジスト等が基板の最外周部まで塗布されたままでは、
シリコン基板搬送時に、基板を掴む搬送系にレジストが
付着し、これがダストの原因となってしまう。
【0053】そこで、シリコン基板へレジスト塗布した
後には、通常、シリコン基板を回転させながら、シンナ
ー等の有機溶剤を吹き付け、最外周部分のレジストを剥
離する。我々はこの工程を周辺カットと呼んでいる。た
だし、周辺カット部分は、有機溶剤を吹き付けることに
よって剥離するため、レジストが基板最外周の数mmに
渡って裾を引いてしまう。よって、最外周部のゲート電
極は、大きく裾を引いたレジストパターンに対応してエ
ッチングされるため、ゲート電極も数mmに渡ってテー
パを引いた形状となる。
【0054】したがって、広いパターンと同様、最外周
部ゲート電極を完全にシリコン窒化膜で覆うことは困難
である。例えば、この問題を回避するために、露光装置
にて最外周部分を露光・現像処理して形成することは可
能である。しかし、この工程を行うために新たに露光装
置を必要とする他、広いパターンを現像した時の問題は
回避できないため、完全な解決にならない。
【0055】そこで、本発明では、絶縁膜の側壁形成後
に、高融点金属を酸化することを特徴としている。つま
り、図6(c)に示すように、側壁絶縁膜310形成後
に、被処理基板を300〜500℃の酸化雰囲気に曝
す。この結果、シリコン窒化膜307及び310によっ
て完全に覆われた所では、酸素等の酸化剤が侵入しにく
いため、高融点金属の酸化は進まない。しかし、パター
ンの広い部分や基板最外周部等、シリコン窒化膜307
及び310によってタングステン膜305を完全に保護
することが難しい所では、タングステン膜305の酸化
が進み、タングステン酸化物層312が形成される。
【0056】つまり、酸化剤の侵入に弱い所のタングス
テン膜305が選択的に酸化され、タングステン酸化物
層312が形成される。次いで、エッチング後の処理と
して、硫酸と過酸化水素水の混合液に浸した。ただし、
タングステン膜305はシリコン窒化膜307,310
によって完全に覆われているか、先の酸化により、その
一部がタングステン酸化物層312に変わっている。
【0057】よって、タングステン膜305が、過酸化
水素水系の薬液処理によって、溶けてしまうことはな
い。なぜなら、タングステンはこの薬液に容易に溶解す
るが、熱酸化により形成した酸化タングステン酸化物層
312は溶けにくいためである。
【0058】したがって、例えば硫酸と過酸化水素水の
混合液に被処理基板ごと浸しても、シリコン窒化膜30
7,310及びタングステン酸化物層312に囲まれた
配線は溶解せず、アルミニウム、鉄、チタンといったエ
ッチング装置からのメタル汚染のみを除去することが可
能となる。
【0059】さらに、図7(a),(b)に示すよう
に、イオン注入等により深い不純物拡散層313を形成
した後、スパッタリング法によってチタン膜314(膜
厚20nm)を堆積した。
【0060】この後、図7(c),(d)に示すよう
に、例えば900℃20秒間、窒素雰囲気中で加熱処理
を行い、MOS型トランジスタのソース・ドレイン部分
にシリサイド層315を形成する。この後、素子分離3
01もしくはシリコン窒化膜307及び310上の未反
応チタンを、硫酸と過酸化水素水系の薬液によって取り
除く。このとき、配線に用いられたタングステン膜30
5は、シリコン窒化膜307及び310もしくはタング
ステン酸化物層312によって保護されているため、薬
液に溶けてしまうことはない。
【0061】最後に、図8(a),(b)に示すよう
に、例えばH2 /N2 雰囲気中、500℃30分程度の
加熱処理を行い、タングステン酸化物層312を還元す
る。この結果、タングステンを含むゲート電極を用いた
MOS型トランジスタを形成した。
【0062】<実施形態4>電界効果型トランジスタ
(MOSFET)のゲート電極に本発明を適用した場合
について図9を用いて説明する。
【0063】まず、図9(a)に示すように単結晶シリ
コンからなる基板400上に、ゲート酸化膜401(膜
厚5nm)を形成した。その上に反応性スパッタリング
法によってWSiN膜402(膜厚5nm)を堆積し
た。引き続いて、その上にスパッタリング法によってタ
ングステン膜403(膜厚100nm)を堆積した。
【0064】ついで、その上にCVD法によりシリコン
窒化膜404(膜厚200nm)を堆積した。この後、
シリコン窒化膜404上にフォトレジスト(膜厚1μ
m)をスピンコート法により塗布した後、このフォトレ
ジストをフォトマスクを通して露光し、現像して、例え
ば0.15μm幅のレジストパターン405を形成す
る。
【0065】次いで、図9(b)に示すように、ドライ
エッチング装置を用いて、レジストパターン405に沿
ってシリコン窒化膜404をエッチングした。残存した
レジストパターン405は、O2 アッシングにより剥離
した。
【0066】さらに、シリコン窒化膜404をエッチン
グマスクにして、タングステン(W)膜403、WSi
N層402をエッチングした。その後、図9(c)に示
すように、例えば酸素雰囲気中で350℃ 10分程度
の酸化を行った。この酸化により、タングステン膜40
2及びWSiN層403の側壁部分にタングステン酸化
物層406が100オングストローム程度形成される。
【0067】次に、エッチング後の処理として、例えば
硫酸と過酸化水素水の混合液に浸した。ここでタングス
テンはこの混合液に容易に溶解するが、熱酸化により形
成した酸化タングステン酸化物層406は溶けにくい。
【0068】よって、硫酸と過酸化水素水の混合液に被
処理基板ごと浸しても、タングステン酸化物層406に
囲まれた配線は溶解せず、アルミニウム、鉄、チタンと
いったエッチング装置からのメタル汚染のみを除去する
ことが可能となる。
【0069】図9(d)に示すように、この後、タング
ステン402及びWSiN層403のエッチング時に削
られた薄い酸化ケイ素(ゲート酸化膜)401の照射損
傷を回復するため、実施形態2と同様にN2 /H2 /H
2 O雰囲気中で各々のガス分圧を制御しながら、700
〜900℃でシリコンの選択酸化を行った。この酸化に
よりシリコンだけが酸化され、酸化ケイ素膜401の膜
厚は元に戻り、酸化膜の信頼性の低下を防止できる。こ
の酸化雰囲気中で、酸化タングステン酸化物層406は
タングステンへと還元されるため、タングステン膜40
2の側壁部分はタングステンへと戻る。
【0070】
【発明の効果】本発明によれば、高融点金属膜が高融点
金属酸化物層に囲まれた構造を採用することにより、過
酸化水素水を含む薬液処理を施しても、高融点金属がこ
れら薬液によって溶け去る必要はなくなる。よって、配
線を溶かすことなく、製造装置からのメタル汚染のみを
除去することが可能となる。また、薬液処理後に高融点
金属酸化物層を還元することにより、酸化層に伴って配
線材料の抵抗が上昇するといった問題を回避することが
できる。
【0071】なお、高融点金属膜からなる配線の側壁を
絶縁膜にて囲んだ後に、高融点金属膜を酸化することに
より、薬液処理に対して耐性の弱い部分、なかでも絶縁
膜による保護が不完全な部分を、選択的に保護すること
が可能となる。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を示す断面図。
【図2】 本発明の第2の実施例を示す工程断面図。
【図3】 図2に続く工程断面図。
【図4】 本発明の第3の実施例を示す工程断面図。
【図5】 図4に続く工程断面図。
【図6】 図5に続く工程断面図。
【図7】 図6に続く工程断面図。
【図8】 図7に続く工程断面図。
【図9】 本発明の第4の実施例を示す工程断面図。
【符号の説明】
100:基板、101:タングステン膜、101:タン
グステン酸化物層、200:基板、201:薄い酸化
膜、202:多結晶シリコン膜、203:窒化タングス
テン膜、204:タングステン膜、205:WSiN
層、206:窒化シリコン膜、207:レジストパター
ン、208:タングステン酸化物層、209:ゲート電
極のボトムエッジ部分、300:基板、301:素子分
離、302:薄い酸化膜、303:多結晶シリコン膜、
304:窒化タングステン膜、305:タングステン
膜、306:WSiN膜、307:窒化シリコン膜、3
08:レジストパターン、309:浅い不純物拡散層、
310:側壁絶縁膜、311:窒化シリコン膜の絶縁
部、312:タングステン酸化物層、313:深い不純
物拡散層、314:チタン膜、315:シリサイド層、
400:基板、401:薄い酸化膜、402:WSiN
膜、403:タングステン膜、404:窒化シリコン
膜、405:レジストパターン、406:タングステン
酸化物層。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】高融点金属からなり、その側面が高融点金
    属酸化物層に囲まれた電極もしくは配線を具備する半導
    体装置。
  2. 【請求項2】前記高融点金属酸化物層が高融点金属と高
    融点金属酸化物の混合物であることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】高融点金属からなる電極もしくは配線を具
    備する半導体装置の製造方法において、被処理基板上に
    シリコン膜もしくはシリコン酸化膜を形成し、その上に
    高融点金属膜を堆積する工程と、前記高融点金属膜を異
    方性エッチングする工程と、該エッチングによる前記高
    融点金属膜の露出面に高融点金属酸化物層を形成する工
    程とからなることを特徴とする半導体装置の製造方法。
  4. 【請求項4】高融点金属からなる電極もしくは配線を具
    備する半導体装置の製造方法において、被処理基板上に
    シリコン膜もしくはシリコン酸化膜を形成し、その上に
    高融点金属膜を堆積する工程と、前記高融点金属膜を異
    方性エッチングする工程と、該エッチングによる前記高
    融点金属膜の露出面に高融点金属酸化物層を形成する工
    程と、前記被処理基板を活性酸素を含む溶液に浸す工程
    と、還元雰囲気中で前記高融点金属酸化物層を加熱する
    工程とからなることを特徴とする半導体装置の製造方
    法。
  5. 【請求項5】前記活性酸素を含む溶液は過酸化水素もし
    くは硝酸を含む溶液であることを特徴とする請求項4に
    記載の半導体装置の製造方法。
  6. 【請求項6】前記還元雰囲気中で高融点金属酸化物層を
    加熱する工程において、前記高融点金属酸化物を還元し
    つつ、前記シリコン膜を酸化することを特徴とする請求
    項4に記載の半導体装置の製造方法。
  7. 【請求項7】高融点金属からなる電極もしくは配線を具
    備する半導体装置の製造方法において、被処理基板上に
    シリコン膜もしくはシリコン酸化膜を形成し、その上に
    高融点金属膜を堆積する工程と、前記高融点金属膜を異
    方性エッチングする工程と、前記高融点金属膜を絶縁膜
    で覆う工程と、酸化雰囲気中で前記高融点金属膜を加熱
    する工程とからなることを特徴とする半導体装置の製造
    方法。
  8. 【請求項8】高融点金属からなる電極もしくは配線を具
    備する半導体装置の製造方法において、被処理基板上に
    シリコン膜もしくはシリコン酸化膜を形成し、その上に
    高融点金属膜を堆積する工程と、前記高融点金属膜を異
    方性エッチングする工程と、前記高融点金属膜を絶縁膜
    で覆う工程と、酸化雰囲気中で前記高融点金属膜を加熱
    する工程と、前記被処理基板を活性酸素を含む溶液に浸
    す工程と、還元雰囲気中で前記高融点金属酸化物層を加
    熱する工程とからなることを特徴とする半導体装置の製
    造方法。
  9. 【請求項9】前記活性酸素を含む溶液は過酸化水素もし
    くは硝酸を含む溶液であることを特徴とする請求項8に
    記載の半導体装置の製造方法。
  10. 【請求項10】前記還元雰囲気中で高融点金属酸化物層
    を加熱する工程において、前記高融点金属酸化物層を還
    元しつつ、前記シリコン膜を酸化することを特徴とする
    請求項8に記載の半導体装置の製造方法。
  11. 【請求項11】高融点金属からなる電極もしくは配線を
    具備する半導体装置の製造方法において、被処理基板上
    にシリコン膜もしくはシリコン酸化膜を形成し、その上
    に第1の高融点金属膜を堆積する工程と、前記第1の高
    融点金属膜を異方性エッチングする工程と、前記第1の
    高融点金属膜を絶縁膜で覆う工程と、酸化雰囲気中で前
    記第1の高融点金属膜を加熱する工程と、前記被処理基
    板上に第2の高融点金属を堆積し、シリサイド化反応を
    させる工程と、前記被処理基板を活性酸素を含む溶液に
    浸し、未反応の前記第2の高融点金属膜を取り除く工程
    とからなることを特徴とする半導体装置の製造方法。
  12. 【請求項12】前記活性酸素を含む溶液は過酸化水素も
    しくは硝酸を含む溶液であることを特徴とする請求項1
    1記載の半導体装置の製造方法。
JP7339196A 1996-03-28 1996-03-28 半導体装置の製造方法 Expired - Fee Related JP3357782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7339196A JP3357782B2 (ja) 1996-03-28 1996-03-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7339196A JP3357782B2 (ja) 1996-03-28 1996-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09266178A true JPH09266178A (ja) 1997-10-07
JP3357782B2 JP3357782B2 (ja) 2002-12-16

Family

ID=13516859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7339196A Expired - Fee Related JP3357782B2 (ja) 1996-03-28 1996-03-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3357782B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664196B1 (en) 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
WO2004073071A1 (ja) * 2003-02-12 2004-08-26 Hitachi, Ltd. 半導体集積回路装置およびその製造方法
WO2007069438A1 (ja) * 2005-12-16 2007-06-21 Tokyo Electron Limited 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664196B1 (en) 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
WO2004073071A1 (ja) * 2003-02-12 2004-08-26 Hitachi, Ltd. 半導体集積回路装置およびその製造方法
WO2007069438A1 (ja) * 2005-12-16 2007-06-21 Tokyo Electron Limited 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3357782B2 (ja) 2002-12-16

Similar Documents

Publication Publication Date Title
US5948702A (en) Selective removal of TixNy
US4470189A (en) Process for making polycide structures
US4920073A (en) Selective silicidation process using a titanium nitride protective layer
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JPH0365658B2 (ja)
JPH10173179A (ja) 半導体装置及び半導体装置の製造方法
JPH1187695A (ja) 半導体装置の製造方法
JP3057435B2 (ja) 半導体デバイスの電極保護膜の形成方法
JP3357782B2 (ja) 半導体装置の製造方法
JP2738371B2 (ja) 半導体装置の製造方法
JP2701773B2 (ja) エッチング方法
JP2002026021A (ja) 半導体装置のメタルパターンの形成方法
JPH07230988A (ja) 高温金属層上に絶縁体層を形成する方法
US6743715B1 (en) Dry clean process to improve device gate oxide integrity (GOI) and reliability
JP4095760B2 (ja) 半導体装置の製造方法
JP3436315B2 (ja) Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JP3660474B2 (ja) 半導体装置の製造方法
JPH07263686A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JP3187020B2 (ja) 半導体装置の製造方法
KR20010003998A (ko) 반도체 소자의 게이트 형성방법
JPH10335261A (ja) 半導体装置の製造方法
JPH1050636A (ja) 半導体装置の製造方法
JPH0228893B2 (ja)
JPS60110163A (ja) Mos型トランジスタの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081004

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081004

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091004

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees