TW201521237A - 薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡 - Google Patents

薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡 Download PDF

Info

Publication number
TW201521237A
TW201521237A TW103112672A TW103112672A TW201521237A TW 201521237 A TW201521237 A TW 201521237A TW 103112672 A TW103112672 A TW 103112672A TW 103112672 A TW103112672 A TW 103112672A TW 201521237 A TW201521237 A TW 201521237A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
bumps
disposed
top surface
core layer
Prior art date
Application number
TW103112672A
Other languages
English (en)
Other versions
TWI609507B (zh
Inventor
Seung-Jee Kim
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201521237A publication Critical patent/TW201521237A/zh
Application granted granted Critical
Publication of TWI609507B publication Critical patent/TWI609507B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種嵌入式封裝包括具有腔體的核心層、設置在所述腔體中的第一半導體晶片、和設置在所述第一半導體晶片的頂表面上的凸塊、設置在所述第一半導體晶和所述核心層上的第二半導體晶片、設置在所述第二半導體晶片的頂表面上的襯墊，以及設置在所述核心層與所述第一和第二半導體晶片上的第一絕緣層。所述第一絕緣層具有暴露凸塊的第一開口以及暴露襯墊的第二開口，並且所述第一開口和第二開口具有相似的深度。

Description

薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡 【相關申請案的交叉參考】
本申請案基於35 U.S.C 119(a)主張2013年11月25日於韓國知識產權局所提申的韓國申請案第10-2013-0144116號的優先權，其通過引用將其整體併入本文中。
本發明的實施例涉及半導體封裝，並且更具體地，涉及薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡。
典型的嵌入式封裝包括被動元件，例如嵌入在基板中的元件。最近，嵌入式封裝可以藉由將主動元件(例如，半導體晶片、數位積體電路、類比積體電路等等)和被動元件一起嵌入於一基板中而製造。
各種實施例是針對嵌入式封裝、製造嵌入式封裝的方法、包括嵌入式封裝的電子系統以及包括嵌入式封裝的記憶卡。
根據一些實施例，一種嵌入式封裝包括：具有腔體的核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的 頂表面上的凸塊、設置在所述第一半導體晶片以及所述核心層上的第二半導體晶片、配置在所述第二半導體晶片的頂表面上的襯墊以及設置在所述核心層以及所述第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露所述凸塊的第一開口以及暴露所述襯墊的第二開口。所述第一開口和第二開口具有相似的深度。
根據進一步的實施例，一種嵌入式封裝包括：具有腔體的 核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的頂表面上的第一凸塊、設置在所述第一半導體晶片以及所述核心層上的第二半導體晶片、在所述第二半導體晶片的頂表面上的凸塊以及設置在所述核心層以及所述第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露所述第一凸塊的第一開口以及暴露所述第二凸塊的第二開口。所述第一開口和第二開口具有相似的深度。
根據進一步的實施例，一種製造嵌入式封裝的方法包括提 供具有腔體的核心層。第一半導體晶片設置在所述腔體中。所述第一半導體晶片具有凸塊，其在頂表面上具有第一高度。第二半導體晶片接附於所述第一半導體晶片和所述核心層的的頂表面。所述第二半導體晶片具有在頂表面上的襯墊。所述第二半導體晶片的厚度基本上等於所述第一高度。 第一絕緣層形成於所述核心層、所述第一半導體晶片和所述第二半導體晶片上。所述第一絕緣層的部分被選擇性移除以形成暴露凸塊的第一開口和暴露襯墊的第二開口。第一開口和第二開口係形成以具有相似的深度。
根據進一步的實施例，一種製造嵌入式封裝的方法包括提 供具有腔體的核心層。第一半導體晶片設置在所述腔體中。所述第一半導 體晶片具有在頂表面上具有第一高度的第一凸塊。第二半導體晶片接附至所述第一半導體晶片和所述核心層的的頂表面。所述第二半導體晶片具有在頂表面上的第二凸塊。所述第二半導體晶片的厚度基本上等於所述第一高度。第一絕緣層形成於所述核心層、所述第一半導體晶片和所述第二半導體晶片上。所述第一絕緣層的部分被選擇性移除以形成暴露第一凸塊的第一開口和暴露第二凸塊的第二開口。第一開口和第二開口係形成以具有相似的深度。
根據進一步的實施例，一種電子系統包括：記憶體構件， 以及通過匯流排而與所述記憶體組件耦接的控制器。記憶體組件或控制器包括具有腔體的核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的頂表面的凸塊、設置在所述第一半導體晶片和所述核心層上的第二半導體晶片、配置在所述第二半導體晶片的頂表面上的襯墊以及設置在所述核心層和第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露凸塊的第一開口和暴露襯墊的第二開口。所述第一開口和第二開口具有相似的深度。
根據進一步的實施例，一種電子系統包括：記憶體構件， 以及通過匯流排而與所述記憶體組件耦接的控制器。記憶體組件或控制器包括具有腔體的核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的頂表面的第一凸塊、設置在所述第一半導體晶片和所述核心層上的第二半導體晶片、在所述第二半導體晶片的頂表面上的凸塊以及設置在所述核心層和第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露第一凸塊的第一開口和暴露第二凸塊的第二開口。所述 第一開口和第二開口具有相似的深度。根據進一步的實施例，記憶卡包括記憶體組件和控制該記憶體組件的操作的記憶體控制器。所述記憶體組件包括具有腔體的核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的頂表面的凸塊、設置在所述第一半導體晶片和所述核心層上的第二半導體晶片、配置在所述第二半導體晶片的頂表面上的襯墊以及設置在所述核心層和第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露凸塊的第一開口和暴露襯墊的第二開口。所述第一開口和第二開口具有相似的深度。
根據進一步的實施例，記憶卡包括記憶體組件和控制該記 憶體組件的操作的記憶體控制器。所述記憶體組件包括具有腔體的核心層、設置在所述腔體中的第一半導體晶片、設置在所述第一半導體晶片的頂表面的第一凸塊、設置在所述第一半導體晶片和所述核心層上的第二半導體晶片、在所述第二半導體晶片的頂表面上的凸塊以及設置在所述核心層和第一和第二半導體晶片上的第一絕緣層，所述第一絕緣層具有暴露第一凸塊的第一開口和暴露第二凸塊的第二開口。所述第一開口和第二開口具有相似的深度。
100‧‧‧嵌入式封裝
110‧‧‧第一半導體晶片
112‧‧‧凸塊
120‧‧‧第二半導體晶片
122‧‧‧襯墊
150‧‧‧黏著劑
210‧‧‧核心層
212‧‧‧腔體
230‧‧‧第一絕緣層
231‧‧‧第一開口
232‧‧‧第二開口
240‧‧‧第二絕緣層
300‧‧‧嵌入式封裝
310‧‧‧第一半導體晶片
312‧‧‧凸塊
320‧‧‧第二半導體晶片
322‧‧‧襯墊
350‧‧‧黏著劑
410‧‧‧核心層
412‧‧‧腔體
430‧‧‧第一絕緣層
431‧‧‧第一開口
432‧‧‧第二開口
440‧‧‧第二絕緣層
500‧‧‧嵌入式封裝
510‧‧‧第一半導體晶片
512‧‧‧第一凸塊
520‧‧‧第二半導體晶片
522‧‧‧第二凸塊
550‧‧‧黏著劑
610‧‧‧核心層
612‧‧‧腔體
631‧‧‧第一開口
632‧‧‧第二開口
640‧‧‧第二絕緣層
710‧‧‧第二絕緣層
810‧‧‧臨時支撐層
1710‧‧‧電子系統
1711‧‧‧控制器
1712‧‧‧輸入/輸出單元
1713‧‧‧記憶體構件
1714‧‧‧介面
1715‧‧‧匯排流
1800‧‧‧記憶卡
1810‧‧‧記憶體元
1820‧‧‧記憶體控制器
1830‧‧‧主機
本發明的具體實施例將在所附的圖示以及隨後的詳細描述中變得更加清楚，其中：圖1是說明了根據本發明的一些實施例的嵌入式封裝的一平面視圖；圖2是沿著圖1的線I-I'所取的橫截面視圖； 圖3是沿著圖1的線Ⅱ-Ⅱ'所取的橫截面視圖；圖4是說明了根據本發明的一些實施例的嵌入式封裝的一平面視圖；圖5是沿著圖4的線Ⅲ-Ⅲ'所取的橫截面視圖；圖6是沿著圖4的線Ⅳ-Ⅳ'所取的橫截面視圖；圖7是說明了根據本發明的一些實施例的嵌入式封裝的一平面視圖；圖8是沿著圖7的線V-V'所取的橫截面視圖；圖9是沿著圖7的線Ⅵ-Ⅵ'所取的橫截面視圖；圖10到20是說明了根據本發明的一些實施例的製造嵌入式封裝的方法的示意圖；圖21至31是說明了根據本發明的一些實施例的製造嵌入式封裝的方法的示意圖；圖32是說明了包括根據本發明的一些實施例的嵌入式封裝的電子系統的方塊圖；以及圖33是說明了包括根據本發明的一些實施例的嵌入式封裝的另一電子系統的方塊圖。
圖1說明根據一些實施例的嵌入式封裝100。嵌入式封裝100包括第一半導體晶片110和第二半導體晶片120，其堆疊以彼此交叉，使得所述第一半導體晶片110被放置在相對於所述第二半導體晶片120的放置方向轉動90度的方向。儘管圖1說明了兩個堆疊的半導體晶片，本發明並不限於 晶片這樣的排列。例如，在一些實施例中，嵌入式封裝100，和本文所述的其它封裝，可以包括三個或更多個堆疊的半導體晶片。第二半導體晶片120被堆疊在所述第一半導體晶片110上或上方。在一些實施例中，第一半導體晶片110及/或所述第二半導體晶片120可具有矩形形狀或其他類似的幾何形狀，其中所述晶片的長度大於寬度。例如，第一半導體晶片110可以被定位，使得晶片110的長度是在Y方向並且晶片110的寬度是在X方向，然而第二半導體晶片120可以被定位，使得晶片120的長度是在X方向並且晶片120的寬度是在Y方向，如圖1所示。
一個或多個凸塊112可以被配置在第一半導體晶片110的頂 表面上。在一些實施例中，凸塊112設置在第一半導體晶片110的兩個相對的端部上，並且不藉由第二半導體晶片120所覆蓋(例如，不是直接在第二半導體晶片120下方)。凸塊112可被彼此分隔開。在各種實施例中，凸塊112的排列、架構及/或數量可以變化，或者基於所述第一半導體晶片110的功能進行選擇。當第二半導體晶片120被垂直地堆疊第一半導體晶片110上或上方時，為凸塊112設置之處的第一半導體晶片110的頂表面的兩個相對的端部不是直接位在第二半導體晶片120下方。
在一些實施例中，一個或多個襯墊122被配置在第二半導體 晶片120的頂表面上。在一些實施例中，襯墊122被配置在第二半導體晶片120的兩個相對的端部上並且彼此分隔開。在各種實施例中，襯墊122的排列、架構及/或數量可以變化，或者基於所述第二半導體晶片120的功能來選擇。
在一些實施例中，第一半導體晶片110的凸塊112和第二半導體晶片120的襯墊122以基本上相似的配置或排列所設置。例如，如圖1所 示，凸塊112設置在沿著Y方向定位的第一半導體晶片110的兩個相對端部上，並且襯墊122設置在沿著X方向定位的第二半導體晶片120的兩個相對端部上。第二半導體晶片120以相對於所述第一半導體晶片110旋轉約90度的平面方向而被配置在第一半導體晶片110上或上方。因此，為凸塊112設置之處的第一半導體晶片110的兩個相對的端部不與為襯墊122被配置之處的第二半導體晶片120的兩個相對的端部垂直地重疊。
在一些實施例中，第一半導體晶片110的凸塊112的配置或 排列不同於第二半導體晶片120的襯墊122的配置或排列。例如，凸塊112可以設置在第一半導體晶片110的兩個相對的端部上，並且襯墊122可以被配置在第二半導體晶片120的中心部分上。以下的例子中，為凸塊112設置之處的第一半導體晶片110的兩個相對的端部不與第二半導體晶片120垂直地重疊(例如，不直接在第二半導體晶片120下方)，但是為襯墊122配置之處的第二半導體晶片的中心部分120與第一半導體晶片110垂直地重疊(例如，在第一半導體晶片110上方)。當然，其它排列或架構是可能的。例如，在一些實施例中，第一半導體晶片110被配置在第二半導體晶片120下方，使得所述第一半導體晶片110的方向是藉由相對於所述第二半導體晶片120的方向以0度和90度之間的一角度來旋轉。即使在這樣的實施例中，為凸塊112設置之處的第一半導體晶片110的部分不直接重疊第二半導體晶片120(例如，可以不放在第二半導體晶片120下方)。
在一些實施例中，第一半導體晶片110和第二半導體晶片 120都以第一絕緣層230來覆蓋。第一絕緣層230可以包括一個或多個第一開口231和一個或多個第二開口232。第一開口231可以被形成以暴露所述第一 半導體晶片110的凸塊112，並且第二開口232可以形成以暴露第二半導體晶片120的襯墊122。因此，第一開口231的數量可以等於凸塊112的數量，並且第二開口232的數量可以等於襯墊122的數量。如圖1所示，每個所述第一和第二開口231和232可以具有圓形橫截面形狀。然而，在一些實施例中，每個第一和第二開口231和232可以具有對角或其它非圓形的橫截面形狀。
參考圖2和3，嵌入式封裝100包括具有腔體212的核心層 210。腔體212可以被設置或形成在核心層210的中心區域中。腔體212可以具有被配置或成形的平面區域，以接收所述第一半導體晶片110。在一些實施例中，腔體212的平面區域可以等於或大於所述第一半導體晶片110的平面區域。在一些實施例中，在X方向中的腔體212的寬度可以小於在Y方向中的腔體212的寬度。第一半導體晶片110可以被配置在腔體212中。
在一些實施例中，核心層210的厚度t3可以基本上等於所述 第一半導體晶片110的厚度t1。因此，當第一半導體晶片110被配置在腔體212內時，第一半導體晶片110的底表面和頂表面可以分別與核心層210的底表面和頂表面為共面的。在一些實施例中，核心層210的厚度t3可以不同於第一半導體晶片110的厚度t1。例如，核心層210的厚度t3可以大於或小於所述第一半導體晶片110的厚度t1。然而，即使這樣的實施例中，第一半導體晶片110的頂表面與核心層210的頂表面為共面的。凸塊112可以被配置在第一半導體晶片110的兩個相對的端部，如本文所述。每個凸塊112的高度h1可以基本上等於所述第二半導體晶片120的厚度t2。
在一些實施例中，使用黏著劑150將第二半導體晶片120附 接至第一半導體晶片110的頂表面。如在圖1中描述，第二半導體晶片120可 以被設置以不同的空間方向與第一半導體晶片110垂直地重疊。因此，第二半導體晶片120可以被設置成使得所述第二半導體晶片120的一部分是在第一半導體晶片110上或上方，並且所述第二半導體晶片120的其他部分是在核心層210上或上方，從而使得第二半導體晶片120的其它部分藉由核心層210所支撐。
在一些實施例中，襯墊122被設置在核心層210上或上方的 第二半導體晶片120的部分上。襯墊122可以形成以具有頂表面，其基本上與所述第二半導體晶片120的頂表面為共面的。在一些實施例中，設置在第一半導體晶片110的凸塊112位於靠近所述第二半導體晶片120的側壁。因為凸塊112的高度h1可以基本上等於所述第二半導體晶片120和黏著劑150的總厚度t2，凸塊112的頂表面可以是基本上與所述第二半導體晶片120的頂表面和襯墊122的頂表面為共面的。
第一絕緣層230可以被配置在核心層210、第一半導體晶片 110和第二半導體晶片120上。在一些實施例中，第一絕緣層230是一模塑層。 在另一個實施例中，所述第一絕緣層230是一種熱固性絕緣膜。如圖1所示，第一絕緣層230可具有第一開口231，其暴露設置在所述第一半導體晶片110的凸塊112的頂表面；以及第二開口232，其暴露設置在所述第二半導體晶片120的襯墊122的頂表面。因為凸塊112的頂表面基本上與襯墊122的頂表面為共面的，所述第一開口231的深度d1可以相似或基本上等於所述第二開口232的深度d2。
雖然在附圖中未說明，在一些實施例中，諸如焊球的連接 構件可以設置在凸塊112的頂表面及/或襯墊122的頂表面上，其藉由所述第 一開口231和第二開口232所暴露。所述連接構件可以透過諸如重新分配的互連線的互連圖案電耦合到凸塊112及/或墊122。
在一些實施例中，第一半導體晶片110和核心層210的底表 面以第二絕緣層240所覆蓋。在一些實施例中，第二絕緣層240是模塑層。在另一個實施例中，第二絕緣層240是一種熱固性絕緣膜。在一些實施例中，第一絕緣層230和第二絕緣層240可以是相同的材料。在另一個實施例中，所述第一絕緣層230的材料可以不同於所述第二絕緣層240的材料。
圖4說明根據一些實施例的嵌入式封裝300，其包括第一半 導體晶片310和對疊在另一個之上方的第二半導體晶片320。例如，第一半導體晶片310被放置在相對於所述第二半導體晶片320的放置方向之90度轉動的方向。在一些實施例中，第一半導體晶片310和第二半導體晶片320各自具有寬度和長度，其中長度大於寬度。第一半導體晶片310可以具有在Y方向中的長度和在X方向中的寬度，並且所述第二半導體晶片320可以具有在X方向中的長度和在Y方向中的寬度，如圖4所示。一個或多個凸塊312可以被配置在第一半導體晶片310的頂表面上。在一些實施例中，凸塊312可配置在第一半導體晶片310的兩個相對的端部上，例如不藉由第二半導體晶片320所覆蓋(例如，不直接在二半導體晶片320下方)。凸塊312可以彼此分隔開。 凸塊312的的排列、架構及/或數量可以變化，或者基於所述第一半導體晶片310的功能來選擇。為凸塊312配置之處的第一半導體晶片310的頂表面的兩個相對的端部可以不與第二半導體晶片320重疊(例如，可直接在第二半導體晶片320下方)。
一個或多個襯墊322可以被配置在第二半導體晶片320的頂 表面上。在一些實施例中，襯墊322可以被配置在第二半導體晶片320的兩個相對的端部並且彼此分隔開。襯墊322的排列、架構及/或數量可以變化，或者基於所述第二半導體晶片320的功能來選擇。
如圖4所示，第一半導體晶片310的凸塊312和第二半導體晶 片320的襯墊322具有基本上類似的配置。例如，凸塊312配置在沿著Y方向定位的所述第一半導體晶片310的兩個相對的端部上，並且襯墊322配置在沿在X方向定位的所述第二半導體晶片320的兩個相對的端部上，其中所述第一半導體晶片310和第二半導體晶片320被配置在相對於彼此的不同的平面方向。因此，為凸塊312配置之處的第一半導體晶片310的兩個相對的端部不與為襯墊322配置之處的所述第二半導體晶片320的兩個相對的端部垂直地重疊。
在一些實施例中，第一半導體晶片310的凸塊312的排列或 架構不同於第二半導體晶片320的襯墊322的排列或架構。例如，凸塊312可以配置在第一半導體晶片310的兩個相對的端部上，並且襯墊322可以配置在第二半導體晶片320的中心部分分上。以下的例子中，當為凸塊312配置之處的第一半導體晶片310的兩個相對的端部不與所述第二半導體晶片320垂直地重疊，為襯墊322設置之處的第二半導體晶片320的中心部分分重疊的確與所述第一半導體晶片310垂直地重疊。當然，其它排列或架構是可能的。例如，在一些實施例中，第一半導體晶片310可以被配置在第二半導體晶片320下方，使得所述第一半導體晶片310的方向是藉由相對於第二半導體晶片320的方向的0度和90度之間的一個角是而旋轉。即使在這樣的實施例中，為凸塊312配置之處的第一半導體晶片310的部分不與第二半導體晶片320垂直地 重疊。
在一些實施例中，第一半導體晶片310和第二半導體晶片 320以第一絕緣層430所覆蓋。第一絕緣層430可以具有一個或多個第一開口431和一個或多個第二開口432。第一開口431可以形成以暴露所述第一半導體晶片310的凸塊312，並且第二開口432可以形成以暴露所述第二半導體晶片320的襯墊322。因此，第一開口431的數量可以等於凸塊312的數量，並且所述第二開口432的數量可以等於襯墊322的數量。如圖4所示，每個所述第一和第二開口431和432可具有圓形橫截面形狀。在一些實施例中，每個第一和第二開口431和432可具有對角或其它非圓形的橫截面形狀。
參考圖5和6，嵌入式封裝300包括具有或包含腔體412的核 心層410。腔體412可以被設置或形成在核心層410的中心區域中。腔體412可以具有被配置或成形的一平面區域，以接收所述第一半導體晶片310。在一些實施例中，腔體412的平面區域可以等於或大於所述第一半導體晶片310的平面區域。例如，在X方向中的腔體412的寬度可以小於Y方向中的腔體412的寬度。第一半導體晶片310可以被配置或放置在腔體412中。在一些實施例中，核心層410的厚度t6可以基本上等於所述第一半導體晶片310的厚度t4。 因此，第一半導體晶片310的底表面和頂表面可以分別與核心層410的底表面和頂表面為共面的。在一些實施例中，核心層410的厚度t6可以不同於第一半導體晶片310的厚度t4。例如，核心層410的厚度t6可以大於或小於所述第一半導體晶片310的厚度t4。即使在這樣的實施例中，第一半導體晶片310的頂表面與核心層410的頂表面為共面的。凸塊312可被配置在第一半導體晶片310的兩個相對的端部上，如本文所述。
可以使用黏著劑350將第二半導體晶片320附接到或放置至 第一半導體晶片310的頂表面上。如圖4所示，第二半導體晶片320被設置在第一半導體晶片310上方，使得所述第二半導體晶片320的部分與第一半導體晶片310的部分以不同的角度(例如，在0和90度之間的角度)交叉。因此，第二半導體晶片320的部分可以被配置在320可以被配置在所述第一半導體晶片310上或上方，並且第二半導體晶片的其他部分可以配置在核心層410上或上方。因此，核心層410可以支撐所述第二半導體晶片320的某些部分。
在一些實施例中，襯墊322被配置在核心層410上或上方的 第二半導體晶片320的部分上。例如，襯墊322可以被配置以預定的厚度t7從第二半導體晶片320的頂表面突出。設置在所述第一半導體晶片310的頂表面上的凸塊312的高度h2可以基本上等於(1)黏著劑350和第二半導體晶片320的總厚度t5以及(2)襯墊322的厚度t7之總和。因此，凸塊312的頂表面可以與襯墊322的頂表面為基本上共面的。設置在所述第一半導體晶片310的頂表面上的凸塊312可以位於靠近所述第二半導體晶片320的側壁。
在一些實施例中，第一絕緣層430被配置在核心層410、第 一半導體晶片310和第二半導體晶片320上。在一些實施例中，第一絕緣層430是模塑層。在另一個實施例中，所述第一絕緣層430是一種熱固性絕緣膜。 如圖4所示，第一絕緣層430包括或包含第一開口431和第二開口432。第一開口431可以暴露配置在所述第一半導體晶片310上的凸塊312的頂表面。第二開口432可以暴露配置在所述第二半導體晶片320上的襯墊322的頂表面。因為凸塊312的頂表面與襯墊322的頂表面基本上為共面的，第一開口431的深度d3可以基本上等於第二開口432的深度d4。在一些實施例中，諸如焊球的 連接構件可以設置在一個或多個凸塊312及/或一個或多個襯墊322的頂表面上。在一些實施例中，連接構件可以通過諸如重新分配的互連線的互連圖案而電耦合至凸塊312及/或襯墊322。
在一些實施例中，第一半導體晶片310和核心層410的底表 面可以第二絕緣層440所覆蓋。在一些實施例中，第二絕緣層440是模塑層。 在另一個實施例中，所述第二絕緣層440是一種熱固性絕緣膜。在一些實施例中，第一絕緣層430和第二絕緣層440可以是相同的材料。在另一個實施例中，所述第一絕緣層430的材料可以不同於所述第二絕緣層440的材料。
圖7說明根據一些實施例的嵌入式封裝500。嵌入式封裝500 包括第一半導體晶片510和第二半導體晶片520，其彼此堆疊於另一個之上。 在一些實施例中，第一半導體晶片510及/或第二半導體晶片520可具有一寬度和一長度，該長度大於該寬度。例如，第一半導體晶片510可以具有在Y方向中的長度和在X方向中的寬度，並且第二半導體晶片520可以具有在X方向中的長度和在Y方向中的寬度，如圖7所示。
一個或多個第一凸塊512可以被配置在第一半導體晶片510 的頂表面上。在一些實施例中，第一凸塊512可被配置或放置在未藉由第二半導體晶片520所覆蓋(例如，直接在第二半導體晶片520下方)的第一半導體晶片510的兩個相對的端部上。第一凸塊512可彼此分隔開。凸塊512的的排列、架構及/或數量可以變化，或者基於所述第一半導體晶片510的功能來選擇。為第一凸塊512配置之處的第一半導體晶片510的兩個相對的端部可以不與第二半導體晶片520重疊(例如，可以不直接在第二半導體晶片520下方)。
一個或多個第二凸塊522可以被配置在第二半導體晶片520 的頂表面上。在一些實施例中，所述第二凸塊522可以被配置在第二半導體晶片520的兩個相對的端部上並且彼此分隔開。第二凸塊522的排列、架構及/或數量可以變化，或者基於第二半導體晶片520的功能進行選擇。
在一些實施例中，在第一半導體晶片510上的第一凸塊512 和在第二半導體晶片520上的第二凸塊522以基本上類似的架構來配置。例如，第一凸塊512配置在沿著Y方向定位的第一半導體晶片510的兩個相對的端部上，並且第二凸塊522配置在沿著X方向定位的第二半導體晶片520的兩個相對的端部上。如圖7所示，第一半導體晶片510被配置或放置在第二半導體晶片520下方，使得為第一凸塊512配置之處的所述第一半導體晶片510的兩個相對的端部不會與為第二凸塊522配置之處的所述第二半導體晶片520的兩相對的端部垂直重疊。
在一些實施例中，第一半導體晶片510的第一凸塊512的排 列或架構可以不同於第二半導體晶片520的第二凸塊522的排列或架構。例如，第一凸塊512可以被配置在第一半導體晶片510的兩個相對的端部上，並且第二凸塊522可以被配置在第二半導體晶片520的中心部分上。在這種實施例中，為第一凸塊512配置之處的第一半導體晶片510的兩個相對的端部不與第二半導體晶片520重疊(例如，不是在第二半導體晶片520垂直下方)，但是為第二凸塊522配置之處的第二半導體晶片的中心部分520的確與第一半導體晶片510重疊(例如，在第一半導體晶片510垂直上方)。在一些實施例中，第一半導體晶片510可以被配置或放置在第二半導體晶片520下方，使得所述第一半導體晶片510的方向是藉由0度和90度之間的一個角度相對於所 述第二半導體晶片520的方向旋轉。即使在這樣的實施例中，為第一凸塊512配置之處的第一半導體晶片510的部分不與第二半導體晶片520重疊(例如，不直接在第二半導體晶片520下方)。
在一些實施例中，第一半導體晶片510和第二半導體晶片 520以第一絕緣層630覆蓋。第一絕緣層630可以具有或包含一個或多個第一開口631和一個或多個第二開口632。第一開口631可以被形成以暴露在第一半導體晶片510上的第一凸塊512，而第二開口632可以被形成以暴露在第二半導體晶片520上的第二凸塊522。因此，第一開口631的數量可以等於第一凸塊512的數量，並且第二開口632的數量可以等於第二凸塊522的數量。如圖7所示，第一開口631及/或第二開口632可具有圓形橫截面形狀。在一些實施例中，第一開口631和第二開口632可以具有對角或其它非圓形的橫截面形狀。
參考圖8和9，嵌入式封裝500包括具有或包含腔體612的核 心層610。腔體612可以被設置或形成在核心層610的中心區域。腔體612可以具有被配置或成形的平面區域，以接收所述第一半導體晶片510。在一些實施例中，腔體612的平面區域可以等於或大於第一半導體晶片510的平面區域。例如，在X方向中的腔體512的寬度可以小於在Y方向中的腔體512的寬度。第一半導體晶片510可以被配置或放置在腔體512中。在一些實施例中，核心層610的厚度t10可以基本上等於第一半導體晶片510的厚度t8。因此，第一半導體晶片510的底表面和頂表面可以與核心層610的底表面和頂表面分別為共面的。在一些實施例中，核心層610的厚度t10可以不同於第一半導體晶片510的厚度t8。也就是說，核心層610的厚度t10可以大於或小於所述第一半導體晶片510的厚度t8。即使在這樣的實施例中，第一半導體晶片510的頂 表面與核心層610的頂表面為共面的。第一凸塊512可以被配置在第一半導體晶片510的兩個相對的端部上，如本文所述。
可以使用黏著劑550將第二半導體晶片520固定或附接到第 一半導體晶片510的頂表面。如圖7所示，第二半導體晶片520被配置在具有彼此相對的不同方向的第一半導體晶片510上或上方。例如，第二半導體晶片520的部分可以被配置在第一半導體晶片510上，並且第二半導體晶片520的其它部分可以被配置在核心層610上。也就是說，核心層610支撐第二半導體晶片520的其它部分。
在一些實施例中，第二凸塊522配置在與核心層610重疊(例 如，被放置在核心層610上)的第二半導體晶片520的部分上。配置在第一半導體晶片510上的第一凸塊512可以位於靠近第二半導體晶片520的側壁。設置在第一半導體晶片510的頂表面上的第一凸塊512的高度h3可以基本上等於(1)黏著劑550和第二半導體晶片520的總厚度t9，以及(2)第二凸塊522的高度h4之總和。因此，第一凸塊512的頂表面可以與第二凸塊522的頂表面為基本上共面的。
第一絕緣層630可以被配置在核心層610、第一半導體晶片 510和第二半導體晶片520上。在一些實施例中，第一絕緣層630是模塑層。 在另一個實施例中，所述第一絕緣層630是一種熱固性絕緣膜。如圖7所示，第一絕緣層630包括第一開口631和第二開口632。第一開口631暴露設置在所述第一半導體晶片510上的第一凸塊512的頂表面。第二開口632暴露設置在所述第二半導體晶片520上的第二凸塊522的頂表面。由於第一凸塊512的頂表面與所述第二凸塊522的頂表面為基本上共面的，所以第一開口631的深度 d5可以基本上等於第二開口632的深度d6。
在一些實施例中，諸如焊球的連接構件可以設置在分別藉 由第一和第二開口631和632暴露的一個或多個第一和第二凸塊512和522的頂表面上。在一些實施例中，連接構件可以通過諸如重新分配的互連線的互連圖案而電連接到所述第一和第二凸塊512和522。
在一些實施例中，第一半導體晶片510和核心層610的底表 面可以第二絕緣層640所覆蓋。在一些實施例中，第二絕緣層640是模塑層。 在另一個實施例中，所述第二絕緣層640是一種熱固性絕緣膜。在一些實施例中，第一絕緣層630和第二絕緣層640可以是相同的材料。在另一個實施例中，所述第一絕緣層630的材料可以不同於所述第二絕緣層640的材料。
圖10到20是說明根據本發明的一些實施例來製造嵌入式封 裝的方法的示意圖。圖14是沿著圖13的線Ⅶ-Ⅶ'所截取的橫截面視圖。圖16和17是沿著圖15的線Ⅶ-Ⅶ'和Ⅷ-Ⅷ'所分別截取的橫截面視圖。圖19和20是沿著圖18的線Ⅶ-Ⅶ'和Ⅷ-Ⅷ'所分別截取的橫截面視圖。
參考圖10，提供了具有厚度(圖1和2中的t1)的第一半導 體晶片110。多個凸塊112形成在第一半導體晶片110的頂表面上。第一半導體晶片110可以具有矩形的橫截面形狀。也就是說，在Y方向中的第一半導體晶片110的長度Y1可以大於在X方向中的第一半導體晶片110的寬度X1。凸塊112形成在沿著Y方向定位的第一半導體晶片110的兩個相對的端部。如圖10所示，四個凸塊112形成在第一半導體晶片110的每個端部上並且彼此分隔開。設置在所述第一半導體晶片110的頂表面上的凸塊112的高度可以等於或大於在後續步驟中層疊在第一半導體晶片110上的第二半導體晶片的厚度。
參考圖11，提供有第二半導體晶片120。多個襯墊122形成 在第二半導體晶片120的頂表面上。第二半導體晶片120可以具有矩形的橫截面形狀。換言之，在X方向中的第二半導體晶片120的長度X2可以大於在Y方向中的第二半導體晶片120的寬度Y2。第二半導體晶片120的長度X2和寬度Y2可以分別等於第一半導體晶片110的長度Y1和寬度X1。此外，第一和第二半導體晶片110和120可以是具有基本上相同的功能的晶片。然而，在一些實施例中，第二半導體晶片120的長度X2可以不同於第一半導體晶片110的長度Y1及/或第二半導體晶片120的寬度Y2可以不同於第一半導體晶片110的寬度X1。襯墊122可以形成在第二半導體晶片120的兩個相對的端部上。如圖11所示，四個襯墊122形成在第二半導體晶片120的每個端部上並且彼此分隔開。
參考圖12，提供了具有腔體212的核心層210。核心層210的 厚度t3可以基本上等於第一半導體晶片110的厚度，第一半導體晶片110在後續步驟中被放置於核心層210的腔體212中。核心層210的腔體212可以具有矩形或其他截面形狀。例如，腔體212可以具有在Y方向的長度Y3和X方向的寬度X3。腔體212的長度Y3可以等於或大於第一半導體晶片110的長度Y1，並且腔體212的寬度X3可以等於或大於第一半導體晶片110的寬度X1。第二絕緣層710可以附接到核心層210的底表面。如果腔體212穿透核心層210，臨時支撐層710可以關閉腔體212的底部開口。在這樣的實施例中，臨時支撐層710的頂表面的一部分可以藉由核心層210的腔體212所暴露。
參考圖13和14，在圖10中說明的第一半導體晶片110被放置 或以其他方式配置在核心層210的腔體212中。第一半導體晶片110可以被放 置在腔體212中，使得第一半導體晶片110的長度平行於Y方向。如圖12所示，核心層210的厚度t3等於第一半導體晶片110的厚度t1。因此，在第一半導體晶片110被放置在腔體212中後，第一半導體晶片110的頂表面與核心層210的頂表面為基本上共面的。在第一半導體晶片110被放置在腔體212中後，形成在第一半導體晶片110上的凸塊112可以從第一半導體晶片110的兩個相對的端部的上表面向上凸出。
參考圖15、16和17，在圖11中所示的第二半導體晶片120使 用黏著劑150附接到第一半導體晶片110和核心層210的頂表面。黏著劑150可以包括黏著膜。在一些實施例中，第二半導體晶片120可以被附接到第一半導體晶片110，使得凸塊112不與第二半導體晶片120重疊(例如，不直接在第二半導體晶片120下方)，並且襯墊122不與第一半導體晶片110重疊(例如，不直接在第一半導體晶片110上方)。在另一個實施例中，設置在第二半導體晶片120上的襯墊122可以與第一半導體晶片110重疊(例如，直接在第一半導體晶片110上方)。如圖15所示，第二半導體晶片120被堆疊在第一半導體晶片110上，使得第二半導體晶片120相對於所述第一半導體晶片110旋轉90度。例如，第一半導體晶片110可以被配置成與Y方向平行，並且第二半導體晶片120可以被配置成與X方向平行。因此，第二半導體晶片120的中心部分可附接到第一半導體晶片110，並且第二半導體晶片120的兩個相對的端部可附接到如圖17的“A”部分所示的核心層210。因此，儘管第二半導體晶片120的厚度可以降低，但是核心層210可以防止當第二半導體晶片120附接於第一半導體晶片110時的第二半導體晶片120翹曲。
在第二半導體晶片120和黏著劑150的總厚度t2可以基本上 等於在第一半導體晶片110上的凸塊112的高度h1。因此，凸塊112的頂表面可以與第二半導體晶片120的頂表面為共面的。
在一些實施例中，如圖4、5和6所示，包括襯墊322的第二 半導體晶片320可以使用黏著劑150附接到第一半導體晶片110。在這種實施例中，凸塊112的高度h1可以基本上等於(1)第二半導體晶片320及黏著劑150的厚度以及(2)襯墊322的厚度之總和。因此，襯墊322的頂表面可以與凸塊112的頂表面為共面的。
參考圖18、19和20，第一絕緣層230形成在核心層210、第 一半導體晶片110和第二半導體晶片120上。在一些實施例中，第一絕緣層230是由聚合物層所形成。在另一個實施例中，所述第一絕緣層230是由熱固性絕緣膜所形成。接著，將臨時支持層710從第一半導體晶片110和核心層210移除，並且第二絕緣層240形成在第一半導體晶片110和核心層210的底表面上。第二絕緣層240可以與第一絕緣層230相同的材料來形成。然而，在一些實施例中，所述第二絕緣層240可以使用與所述第一絕緣層230的材料不同的材料來形成。第二絕緣層240可以由聚合物層或熱固性絕緣膜所形成。然後移除第一絕緣層230的部分以形成第一開口231和第二開口232。第一開口231可以形成以暴露所述凸塊112，而第二開口232可以形成以暴露襯墊122。在一些實施例中，第一開口231和第二開口232可以使用雷射製程來形成。雷射製程可以使用二氧化碳(CO2)雷射器、UV-YAG雷射等等來進行。在雷射製程後，進行去污斑處理製程可以另外進行以移除留在暴露的凸塊112及/或暴露的襯墊122上的樹脂殘餘物。
如本文所述，凸塊112的頂表面可以與襯墊122的頂表面為 共面的。因此，在凸塊112上的第一絕緣層230的厚度d1也可以等於在襯墊122上的第一絕緣層230的厚度d2。因此，凸塊112和襯墊122可以同時在雷射製程期間被暴露以形成第一開口231和第二開口232。例如，當雷射製程是用來建立接觸孔，諸如孔231和232，接觸孔可以形成以具有大約為“1”的縱橫比(aspect ratio)。因此，如果當雷射製程被用來形成開口231和232時，假如凸塊112和襯墊122上的第一絕緣層230的厚度增加，第一和第二開口231和232的直徑也可以增加。在這種實施例中，減少開口231和232的間距可能是困難的。然而，可以形成第一絕緣層230，使得厚度d1與厚度d2是彼此相等的，並且第一和第二開口231和232可以形成以具有細微的間距。
在一些實施例中，電耦合到所述凸塊112及/或襯墊122的互 連圖案可以形成在第一絕緣層230上。在一些實施例中，互連圖案可以由重新分配互連線所形成。阻焊層(solder resist layer)然後可以形成在第一絕緣層230和互連圖案上以暴露互連圖案的部分。諸如焊球的連接構件可以形成在所述互連圖案的暴露部分。
圖21至31是說明根據本發明的一些實施例來製造嵌入式封 裝的方法的示意圖。圖25是圖24的沿著線Ⅸ-Ⅸ'所截取的橫截面視圖。圖27和28分別是圖26的沿著線Ⅸ-Ⅸ'和X-X'所截取的橫截面視圖。圖30和31分別是圖29的沿著線Ⅸ-Ⅸ'和X-X'所截取的橫截面視圖。
參考圖21，提供第一半導體晶片510。多個第一凸塊512被 形成在第一半導體晶片510的頂表面上。第一半導體晶片510可具有矩形或其它幾何形狀的橫截面。也就是說，在Y方向中的第一半導體晶片510的長度Y4可以大於在X方向中的第一半導體晶片510的寬度X4。第一凸塊512可以形 成於第一半導體晶片510的兩個相對的端部上。如圖21所示，四個第一凸塊512可以形成在第一半導體晶片510的每個端部上並且彼此分隔開。
參考圖22，提供了第二半導體晶片520。多個第二凸塊522形成在第二半導體晶片520的頂表面上。第二半導體晶片520可以具有矩形或其它幾何形狀的橫截面。例如，在X方向中的第二半導體晶片520的長度X5可以大於在Y方向中的第二半導體晶片520的寬度Y5。第二半導體晶片520的長度X5和寬度Y5可以分別等於第一半導體晶片510的長度Y4和寬度X4。此外，第一和第二半導體晶片510和520可以是具有基本上相同功能的晶片。然而，在一些實施例中，第二半導體晶片520的長度X5可以不同於第一半導體晶片510的長度Y4及/或第二半導體晶片520的寬度Y5可以不同於第一半導體晶片510的寬度X4。第二凸塊522可以形成在第二半導體晶片520的兩個相對的端部上。如圖22所示，四個第二凸塊522可形成在第二半導體晶片520的每個端部上並且彼此分隔開。
參考圖23，提供了具有腔體612的核心層610。核心層610的厚度t10可以基本上等於第一半導體晶片510的厚度，第一半導體晶片510在後續步驟中被放置於核心層610的腔體612中。核心層610的腔體612可以具有矩形或其它幾何形狀的橫截面。例如，腔體612可以具有在Y方向的長度Y6和X方向的寬度X6。腔體612的長度Y6可以等於或大於第一半導體晶片510的長度Y4，並且腔體612的寬度X6可以等於或大於第一半導體晶片510的寬度X4。接著，臨時支撐層810可以連接到的核心層610的底表面。如果腔體612穿過核心層610，臨時支撐層810可以關閉腔體612的底部開口。在這樣的實施例中，臨時支撐層810的頂表面的一部分可以藉由核心層610的腔體612 而暴露。
參考圖24和25，在圖21中說明的第一半導體晶片510放置或 以其他方式配置在核心層610的腔體612中。第一半導體晶片510被放置在腔體612中，使得第一半導體晶片510的長度是與Y方向平行。如圖23所示，核心層610的厚度t10可以等於第一半導體晶片510的厚度。因此，在第一半導體晶片510被放置在腔體612之後，第一半導體晶片510的頂表面與核心層610的頂表面為基本上共面的。在第一半導體晶片510被放置在腔體612之後，形成在第一半導體晶片510上的第一凸塊512可以從第一半導體晶片510的兩個相對的端部的上表面向上突出。
參考圖26、27和28，在圖22中所示的第二半導體晶片520使 用黏著劑550而附接到第一半導體晶片510和核心層610的頂表面。黏著劑550可以包括黏著膜。在一些實施例中，第二半導體晶片520可以附接至第一半導體晶片510，使得第一凸塊512不與第二半導體晶片520重疊(例如，不直接在第二半導體晶片520下方)並且第二凸塊522不與第一半導體晶片510重疊(例如，不是直接在第一半導體晶片510上方)。在另一個實施例中，2配置在第二半導體晶片520上的第二凸塊52可以與第一半導體晶片510重疊(例如，可能是直接在第一半導體晶片510上方)。如圖26所示，第二半導體晶片520以與所述第一半導體晶片510的方向直角的方向堆疊在第一半導體晶片510上或上方。也就是說，如圖26所示，第一半導體晶片510被配置成與Y方向平行，並且第二半導體晶片520被配置成與X方向平行。因此，第二半導體晶片520的中心部分可附接到所述第一半導體晶片510，並且第二半導體晶片520的兩個相對的端部可附接到如圖28中所示的“B”部分的核心層610。 因此，儘管第二半導體晶片520的厚度減少，但是核心層610可以防止第二半導體晶片520被附接到第一半導體晶片510之後的第二半導體晶片520翹曲。
在第一半導體晶片510上的第一凸塊512的高度h3可以基本 上等於(1)第二半導體晶片520及黏著劑550的總厚度t9以及(2)第二凸塊522的高度h4之總和。因此，第一凸塊512的頂表面可以與第二凸塊522的頂表面為共面的。
參考圖29、30和31，第一絕緣層630形成在核心層610、第 一半導體晶片510和第二半導體晶片520上。在一些實施例中，第一絕緣層630可以是由聚合物層所形成。在另一個實施例中，所述第一絕緣層630是由熱固性絕緣膜所形成。接著，將臨時支撐層810從第一半導體晶片510和核心層610移除，並且第二絕緣層640形成在第一半導體晶片510和核心層610的底表面上。第二絕緣層640可以與第一絕緣層630相同的材料來形成。然而，在一些實施例中，第二絕緣層640可以使用與第一絕緣層630的材料不同的材料所形成。第二絕緣層640可以由聚合物層或熱固性絕緣膜所形成。然後移除第一絕緣層630的部分以形成第一開口631和第二開口632。第一開口631可以被形成以暴露第一凸塊512，而第二開口632可以被形成以暴露第二凸塊522。 在一些實施例中，第一開口631和第二開口632可以使用雷射製程來形成。雷射製程可以使用二氧化碳(CO2)雷射器、UV-YAG雷射等等來進行。在雷射製程之後，進行去污斑處理製程可以額外進行以除去留在暴露的第一凸塊512及/或暴露的第二凸塊522上的樹脂殘餘物。
如本文中所描述，第一凸塊512的頂表面可以與第二凸塊 522的頂表面為共面的。因此，第一凸塊512上的第一絕緣層630的厚度d5也 可以等述第二凸塊522上的第一絕緣層630的厚度d6。因此，第一凸塊512和第二凸塊522可以在雷射製程期間同時暴露以形成第一開口和第二開口631和632。例如，當雷射製程是使用在形成接觸孔，諸如孔631和632，接觸孔可以形成為具有大約為“1”的縱橫比。因此，當雷射製程被用來形成開口631和632時，如果第一凸塊512和第二凸塊522上的第一絕緣層630的厚度增加，第一和第二開口631和632的直徑也可能增加。在這種實施例中，減少開口631和632的間距可能是困難的。然而，可以形成第一絕緣層630，使得厚度d5和厚度d6可以是彼此相等，並且第一開口和第二開口631和632可以形成以具有微細間距。
在一些實施例中，電耦合至第一凸塊512和第二凸塊522的 互連圖案可以形成在第一絕緣層630上。在一些實施例中，互連圖案可以由重新分配互連線所形成。阻焊層然後可形成在第一絕緣層630和互連圖案上以暴露互連圖案的部分。連接構件，諸如焊球，可以形成在互連圖案的暴露部分上。
在一些實施例中，本文所描述的薄的嵌入式封裝可以被應 用於各種電子系統中。
參考圖32，本文所描述的嵌入式封裝可以藉由電子系統 1710所併入。電子系統1710包括控制器1711、輸入/輸出單元1712和記憶體構件1713。控制器1711、輸入/輸出單元1712和記憶體構件1713可以通過提供數據傳輸路徑的匯排流1715彼此耦合。
在一些實施例中，控制器1711可以包括至少一個微處理 器、至少一個數位訊號處理器、所述至少一個微控制器及/或能夠執行諸如 這些構件的相同功能的邏輯元件。控制器1711及/或記憶體構件1713可以包括本文所描述的嵌入式封裝中的任何一個。輸入/輸出單元1712可以包括袖珍鍵盤、鍵盤、顯示元件、觸控螢幕等等。記憶體構件1713是一種用於存儲數據的元件。記憶體元件1713可以存儲數據及/或命令以藉由控制器1711在其他功能中執行。
記憶體構件1713可包括揮發性記憶體元件，如DRAM元 件，及/或非揮發性記憶體元件，如快閃記憶體元件。例如，快閃記憶體元件可以被安裝到資訊處理系統中，諸如移動終端或桌上型電腦。快閃記憶體元件可以構成固態磁盤(solid state disk，SSD)。在這種情況下，電子系統1710可以在快閃記憶體元件中存儲大量數據。
在一些實施例中，電子系統1710進一步包括介面1714，適 合用於從通信網絡發送和接收數據以及發送和接收數據至通信網絡。介面1714可以是有線或無線型。介面1714可以包括天線或有線或無線收發器。
所述電子系統1710可以形成或者被包括於移動系統、個人 電腦、工業電腦或執行各種功能的邏輯系統。移動系統可以是個人數位助理(PDA)、便攜式電腦、平板式電腦、行動電話、智慧型手機、無線手機、膝上型電腦、記憶卡、數位音樂系統及/或資訊發送/接收系統。
在電子系統171為能夠進行無線通信的設備的情況下，電子 系統1710可以使用在諸如CDMA(code division multiple access，分碼多重進接)、GSM(global system for mobile communications，全球行動通訊系統)、NADC(North American Digital Cellular，北美數位行動電話)、E-TDMA(enhanced-time division multiple access，增強分時多重進接)、WCDMA (wideband code division multiple access，寬頻分碼多工接取)、CDMA2000、LTE(long term evolution，長期演進技術)及/或Wibro(wireless broadband internet，無線寬頻網路)的通訊系統。
參考圖33，本文所描述的嵌入式封裝可以被包含在記憶卡 1800或者是記憶卡1800。記憶卡1800可以包括記憶體元件1810，諸如非揮發性記憶體元件和記憶體控制器1820。記憶體元件1810和記憶體控制器1820可以存儲數據或讀取已存儲的數據。
記憶體元件1810可以是包括本文所述的嵌入式封裝的一個 或多個記憶體元件。記憶體控制器1820可以控制記憶體元件1810，使得響應於來自主機1830的讀/寫請求而讀取所存儲的數據或者存儲數據。
本領域技術人士將會理解，本發明可進行以比本文所闡述 的其它特定方面來實現，而不脫離本發明的精神和必要特徵。因此，在所有態樣中的上述實施例應被解釋為說明性的而不是限制性的。技術的範圍 應當由所附申請專利範圍書及其法律上等同物來定義，而不是由上述描 述。在所附的申請專利範圍書中的含義和等同範圍內的所有改變意圖被包含於本申請專利範圍書中。
儘管已被描述與技術一致的一批實施例，但應理解的是，許多其他的修改和實施例可以藉由本領域技術人士所想到，其也將落入本公開的原理的精神和範圍內。具體地，在組成部件及/或配置中的許多變化和修改是可能的，這是在本公開的範疇、附圖和所附申請專利範圍書之內。除了在組成部件及/或配置中的變化和修改，替代物的使用也是對熟知此技術的技術人是所能顯而易見的。
100‧‧‧嵌入式封裝
110‧‧‧第一半導體晶片
112‧‧‧凸塊
120‧‧‧第二半導體晶片
122‧‧‧襯墊
230‧‧‧第一絕緣層
231‧‧‧第一開口
232‧‧‧第二開口

Claims (21)

  1. 一種嵌入式封裝，包括：核心層，所述核心層具有腔體；第一半導體晶片，其設置在所述腔體中；一個或多個凸塊，其設置在所述第一半導體晶片的頂表面上；第二半導體晶片，其設置在所述第一半導體晶片的頂表面上方；一個或多個襯墊，其配置在所述第二半導體晶片的頂表面上；以及第一絕緣層，其設置在所述核心層、所述第一半導體晶片和所述第二半導體晶片上方，所述第一絕緣層包括：一個或多個第一開口，其具有第一深度並且暴露所述一個或多個凸塊；以及一個或多個第二開口，其具有與所述第一深度大致相同的第二深度，並且暴露所述一個或多個襯墊。
  2. 根據申請專利範圍第1項的嵌入式封裝，其中所述第一半導體晶片的頂表面基本上是與所述核心層的頂表面共面的。
  3. 根據申請專利範圍第2項的嵌入式封裝，其中所述一個或多個凸塊的高度等於或大於所述第二半導體晶片的厚度。
  4. 根據申請專利範圍第1項的嵌入式封裝，其中所述第二半導體晶片被配置在所述第一半導體晶片的頂表面上方，使得所述一個或多個凸塊不是直接在所述第二半導體晶片的下方，並且所述一個或多個襯墊不是直接在所述第一半導體晶片的上方。
  5. 根據申請專利範圍第4項的嵌入式封裝，其中所述第二半導體晶片被 配置在相對於所述第一半導體晶片的方向旋轉大約90度的一方向中的所述第一半導體晶片的頂表面上方。
  6. 根據申請專利範圍第4項的嵌入式封裝，其中所述第二半導體晶片被配置在所述第一半導體晶片上方，使得所述一個或多個襯墊與所述核心層重疊。
  7. 根據申請專利範圍第1項的嵌入式封裝，進一步包括：第二絕緣層，其設置在所述核心層的底表面處。
  8. 一種嵌入式封裝，包括：核心層，所述核心層具有腔體；第一半導體晶片，其設置在所述腔體中；一個或多個第一凸塊，其設置在所述第一半導體晶片的頂表面上；第二半導體晶片，其設置在所述第一半導體晶片的頂表面上方；一個或多個第二凸塊，其配置在所述第二半導體晶片的頂表面上；以及第一絕緣層，其設置在所述核心層、所述第一半導體晶片和所述第二半導體晶片上方，所述第一絕緣層包括：一個或多個第一開口，其具有第一深度並且暴露所述一個或多個第一凸塊；以及一個或多個第二開口，其具有與所述第一深度大致相同的第二深度，並且暴露所述第二凸塊。
  9. 根據申請專利範圍第8項的嵌入式封裝，其中所述第一半導體晶片的頂表面基本上是與所述核心層的頂表面共面的。
  10. 根據申請專利範圍第9項的嵌入式封裝，其中所述一個或多個第一凸塊的高度不同於所述一個或多個第二凸塊的高度。
  11. 根據申請專利範圍第10項的嵌入式封裝，其中所述一個或多個第一凸塊的高度大於所述第二半導體晶片的厚度。
  12. 根據申請專利範圍第11項的嵌入式封裝，其中所述一個或多個第一凸塊的高度基本上等於所述第二半導體晶片的厚度和所述一個或多個第二凸塊的高度之和。
  13. 根據申請專利範圍第8項的嵌入式封裝，其中所述第二半導體晶片被配置在所述第一半導體晶片的頂表面上方，使得所述一個或多個第一凸塊不是直接在所述第二半導體晶片的下方，並且所述一個或多個第二凸塊不是直接在所述第一半導體晶片的上方。
  14. 根據申請專利範圍第13項的嵌入式封裝，其中所述第二半導體晶片被配置在相對於所述第一半導體晶片的方向旋轉大約90度的一方向中的所述第一半導體晶片的頂表面上方。
  15. 根據申請專利範圍第13項的嵌入式封裝，其中所述第二半導體晶片被配置在所述第一半導體晶片上方，使得所述一個或多個第二凸塊與所述核心層重疊。
  16. 根據申請專利範圍第8項的嵌入式封裝，進一步包括：第二絕緣層，其設置在所述核心層的底表面處。
  17. 一種製造嵌入式封裝的方法，所述方法包括：提供具有腔體的核心層；在所述腔體中設置第一半導體晶片； 設置一個或多個凸塊，其在所述第一半導體晶片的頂表面上具有第一高度；配置第二半導體晶片在所述第一半導體晶片的頂表面和所述核心層的頂表面上方；在所述第二半導體晶片的頂表面上設置襯墊，所述第二半導體晶片的厚度基本上等於所述一個或多個凸塊的第一高度；形成第一絕緣層於所述核心層、所述第一半導體晶片和所述第二半導體晶片上方；在所述第一絕緣層中形成具有第一深度的第一開口，其暴露所述一個或多個凸塊；以及在所述第一絕緣層中形成具有基本上等於所述第一深度的第二深度的第二開口，其暴露所述襯墊。
  18. 根據申請專利範圍第17項的方法，進一步包括：在所述核心層的底表面上形成第二絕緣層。
  19. 根據申請專利範圍第17項的方法，其中形成所述第一和第二開口包括使用雷射加工來選擇性移除所述第一絕緣層的部分。
  20. 一種製造嵌入式封裝的方法，所述方法包括：提供具有腔體的核心層；在所述腔體中設置第一半導體晶片；在所述第一半導體晶片的頂表面上設置具有第一高度的一個或多個第一凸塊；在所述第一半導體晶片的頂表面和所述核心層的頂表面上方配置第二 半導體晶片，所述第二半導體晶片具有基本上等於所述第一高度的厚度；在所述第二半導體晶片的頂表面上設置一個或多個第二凸塊；在所述核心層、所述第一半導體晶片和所述第二半導體晶片上方形成第一絕緣層；以及在所述第一絕緣層中形成具有第一深度的第一開口，其暴露所述一個或多個第一凸塊；以及在所述第一絕緣層中形成具有基本上等於所述第一深度的第二深度的第二開口，其暴露第二凸塊。
  21. 根據申請專利範圍第20項的方法，其中形成所述第一和第二開口包括使用雷射加工來選擇性移除所述第一絕緣層的部分。
TW103112672A 2013-11-25 2014-04-07 薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡 TWI609507B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130144116A KR102088531B1 (ko) 2013-11-25 2013-11-25 얇은 두께의 칩 내장형 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201521237A true TW201521237A (zh) 2015-06-01
TWI609507B TWI609507B (zh) 2017-12-21

Family

ID=53181961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112672A TWI609507B (zh) 2013-11-25 2014-04-07 薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡

Country Status (4)

Country Link
US (1) US9455235B2 (zh)
KR (1) KR102088531B1 (zh)
CN (1) CN104659001B (zh)
TW (1) TWI609507B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156921A1 (ja) * 2013-03-26 2014-10-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20160083977A (ko) * 2015-01-02 2016-07-13 삼성전자주식회사 반도체 패키지
TWI550620B (zh) * 2015-01-08 2016-09-21 矽統科技股份有限公司 記憶體儲存模組和感測器模組的整合架構
KR20210020603A (ko) * 2019-08-16 2021-02-24 에스케이하이닉스 주식회사 반도체 패키지의 포장용 캐리어 테이프
KR20220092690A (ko) 2020-12-24 2022-07-04 삼성전자주식회사 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
CN2636411Y (zh) * 2003-08-01 2004-08-25 威盛电子股份有限公司 多芯片封装结构
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
KR20060074091A (ko) 2004-12-27 2006-07-03 주식회사 하이닉스반도체 칩 스택 패키지
US20080197469A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
KR20100065785A (ko) * 2008-12-08 2010-06-17 삼성전자주식회사 모세관 현상을 통한 반도체 소자의 상호연결 방법
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20110020547A (ko) 2009-08-24 2011-03-03 주식회사 하이닉스반도체 스택 패키지
KR20110041301A (ko) 2009-10-15 2011-04-21 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지

Also Published As

Publication number Publication date
KR20150060102A (ko) 2015-06-03
US9455235B2 (en) 2016-09-27
KR102088531B1 (ko) 2020-03-12
CN104659001A (zh) 2015-05-27
US20150145121A1 (en) 2015-05-28
CN104659001B (zh) 2019-04-26
TWI609507B (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI718313B (zh) 具有不對稱晶片堆疊結構的半導體封裝
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
US9153557B2 (en) Chip stack embedded packages
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
CN108074912B (zh) 包括互连器的半导体封装
US20100314740A1 (en) Semiconductor package, stack module, card, and electronic system
CN111613600B (zh) 包括桥接管芯的系统级封装
TWI609507B (zh) 薄嵌入式封裝、製造其之方法、包含其之電子系統以及包含其之記憶卡
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
US9275968B2 (en) Flip chip packages having chip fixing structures, electronic systems including the same, and memory cards including the same
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
TWI768119B (zh) 包含晶片堆疊的半導體封裝
TW202111885A (zh) 半導體封裝件及其製造方法
TW202111913A (zh) 包括電磁干擾屏蔽層的半導體封裝件
TWI832924B (zh) 包括扇出子封裝件的堆疊封裝件
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN111668180A (zh) 包括混合布线接合结构的层叠封装件
US11631651B2 (en) Semiconductor packages including an anchor structure
TWI842777B (zh) 包含支撐基板的堆疊封裝件
TW201739004A (zh) 半導體模組以及製造其的方法
TW202125725A (zh) 包括堆疊半導體晶片的半導體封裝件
TW202101710A (zh) 包含支撐基板的堆疊封裝件
TW202029423A (zh) 包括橋接晶粒的半導體封裝