TW201448179A - 顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法 - Google Patents

顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法 Download PDF

Info

Publication number
TW201448179A
TW201448179A TW103104562A TW103104562A TW201448179A TW 201448179 A TW201448179 A TW 201448179A TW 103104562 A TW103104562 A TW 103104562A TW 103104562 A TW103104562 A TW 103104562A TW 201448179 A TW201448179 A TW 201448179A
Authority
TW
Taiwan
Prior art keywords
insulating layer
semiconductor layer
hydrogen concentration
gate electrode
layer
Prior art date
Application number
TW103104562A
Other languages
English (en)
Inventor
Shintaro Nakano
Tomomasa Ueda
Kentaro Miura
Nobuyoshi Saito
Tatsunori Sakano
Yuya Maeda
Hajime Yamaguchi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201448179A publication Critical patent/TW201448179A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

依據一實施例，顯示裝置包含基板單元、薄膜電晶體、像素電極、及顯示層。基板單元包含基板、第一絕緣層、及第二絕緣層，第一絕緣層係設置在基板上，第二絕緣層係設置在第一絕緣層上。薄膜電晶體係設置在基板單元上，且包含設置在第二絕緣層上之閘極電極、與閘極電極分離之氧化物的半導體層、設置在閘極電極與半導體層之間的閘極絕緣層、第一導電部分、第二導電部分、及第三絕緣層。像素電極係連接至選自第一及第二導電部分的其中一者。顯示層係組構以具有依據所供應至像素電極之電荷而發生的光發射或光學特徵的改變。

Description

顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法 相關申請案之對照
此申請案係根據2013年3月19日所申請之日本專利申請案第2013-057377號，且主張該申請案之優先權的權益；該申請案之全部內容係結合於本文以供參考。
本文所敘述之實施例大致有關顯示裝置，薄膜電晶體，顯示裝置之製造方法，及薄膜電晶體之製造方法。
具有使用非晶氧化物半導體的薄膜電晶體。該氧化物半導體可藉由例如，在室溫之濺鍍法，而在大的表面面積上被均勻地形成為膜。在可見區域中，該氧化物半導體係透射性的。該氧化物半導體可被形成於具有拙劣熱阻的塑膠膜基板上。因此，可獲得撓性及透明的薄膜電晶體。對於使用該氧化物半導體之薄膜電晶體，高可靠度係所欲的。
10‧‧‧基板
11‧‧‧第一絕緣層
12‧‧‧第二絕緣層
15‧‧‧基板單元
20‧‧‧閘極電極
20r，30r‧‧‧外緣
20s，30s‧‧‧側表面
25‧‧‧閘極絕緣層
30‧‧‧半導體層
35‧‧‧結構體
41‧‧‧第一導電部分
41h‧‧‧第一孔
42‧‧‧第二導電部分
42h‧‧‧第二孔
50‧‧‧第三絕緣層
50f‧‧‧第三絕緣膜
60‧‧‧多重像素電極
61‧‧‧像素
65‧‧‧相對電極
70‧‧‧顯示層
110，119，120‧‧‧薄膜電晶體
151‧‧‧程式電晶體
152‧‧‧驅動電晶體
153‧‧‧電容器
161‧‧‧多重控制線
161a‧‧‧控制線驅動單元
162‧‧‧多重信號線
162a‧‧‧信號線驅動單元
163‧‧‧電源供應線
210，220‧‧‧顯示裝置
p1‧‧‧第一部分
p2‧‧‧第二部分
p3‧‧‧第三部分
第1A圖及第1B圖係顯示依據第一實施例之薄膜電晶體的概略橫剖面視圖；第2A圖至第2H圖係以處理順序顯示依據第一實施例的薄膜電晶體之製造方法的概略橫剖面視圖；第3A圖及第3B圖係顯示薄膜電晶體之特徵的圖形；第4A圖及第4B圖係顯示依據第二實施例之薄膜電晶體的概略橫剖面視圖；第5A圖至第5H圖係以處理順序顯示依據第二實施例的薄膜電晶體之製造方向的概略橫剖面視圖；第6圖係顯示依據第三實施例之顯示裝置的概略視圖；第7圖係顯示依據第三實施例之顯示裝置的概略橫剖面視圖；第8圖係顯示依據第四實施例之顯示裝置的概略橫剖面視圖；第9圖係顯示依據第五實施例的薄膜電晶體之製造方法的流程圖；第10圖係顯示依據第五實施例之用以製造薄膜電晶體的另一方法之流程圖；第11圖係顯示依據第五實施例之用以製造薄膜電晶體的另一方法之流程圖；以及第12圖係顯示依據第六實施例的顯示裝置之製造方法的流程圖。
【發明內容及實施方式】
依據一實施例，顯示裝置包含基板單元、薄膜電晶體、像素電極、及顯示層。基板單元包含基板；第一絕緣層，具有第一氫濃度，設置在基板上；以及第二絕緣層，設置在第一絕緣層上，第二絕緣層具有高於第一氫濃度的第二氫濃度。薄膜電晶體係設置在基板單元上。薄膜電晶體包含閘極電極，設置在第二絕緣層上；氧化物之半導體層，包含選自銦、鎵、及鋅的至少一者，以自基板朝向第二絕緣層之堆疊方向與閘極電極分離，半導體層具有第一部分、第二部分、及第三部分，第二部分係以垂直於堆疊方向之第一方向與第一部分分離，第三部分係設置在第一部分與第二部分之間；閘極絕緣層，設置在閘極電極與半導體層之間；第一導電部分，電性連接至選自第一部分及第二部分的其中一者；第二導電部分，電性連接至選自第一部分及第二部分的另一者；以及第三絕緣層，覆蓋除了第一部分及第二部分之外的該半導體層之部分。像素電極係連接至選自薄膜電晶體之第一導電部分及第二導電部分的其中一者。顯示層係組構以具有依據所供應至像素電極之電荷而發生的光發射或選自吸收率、反射率、散射性質、折射性質、及光學旋光性質之至少一光學特徵的改變。
依據一實施例，薄膜電晶體包含基板；第一絕緣層，具有第一氫濃度，設置在基板上；第二絕緣層，設置在第一絕緣層上，第二絕緣層具有高於第一氫濃度的第二氫濃度；閘極電極，設置在第二絕緣層上；氧化物之半導體層，包含選自銦、鎵、及鋅的至少一者，以自基板朝向第二絕緣層之堆疊方向與閘極電極分離，半導體層具有第一部分、第二部 分、及第三部分，第二部分係以垂直於堆疊方向之第一方向與第一部分分離，第三部分係設置在第一部分與第二部分之間；閘極絕緣層，設置在閘極電極與半導體層之間；第一導電部分，電性連接至選自第一部分及第二部分的其中一者；第二導電部分，電性連接至選自第一部分及第二部分的另一者；以及第三絕緣層，覆蓋除了第一部分及第二部分之外的半導體層之部分。
依據一實施例，揭示顯示裝置之製造方法。該方法可包含在第一溫度形成具有第一氫濃度之第一絕緣層於基板上；以及在第二溫度形成具有第二氫濃度之第二絕緣層於第一絕緣層上，第二氫濃度係高於第一氫濃度，第二溫度係低於第一溫度。該方法可形成薄膜電晶體於包含基板、第一絕緣層、及第二絕緣層的基板單元上。薄膜電晶體包含結構體、第一導電部分、第二導電部分、及第三絕緣層，結構體包含閘極電極、半導體層、及被設置在閘極電極與半導體層之間的閘極絕緣層，閘極電極係設置在第二絕緣層上，半導體層係氧化物之半導體層，其包含選自銦、鎵、及鋅的至少一者，而以自基板朝向第二絕緣層之堆疊方向與閘極電極分離，半導體層具有第一部分、第二部分、及第三部分，第二部分係以垂直於堆疊方向之第一方向與第一部分分離，第三部分係設置在第一部分與第二部分之間，第一導電部分係電性連接至選自第一部分及第二部分的其中一者，第二導電部分係電性連接至選自第一部分及第二部分的另一者，第三絕緣層覆蓋除了第一部分及第二部分之外的半導體層之部分。該方法可包含形成像素電極，像素電極係連接至選自薄膜電 晶體之第一導電部分及第二導電部分的其中一者。此外，該方法可包含形成顯示層，顯示層包含依據像素電極之電位而發生的光發射或選自吸收率、反射率、散射性質、折射性質、及光學旋光性質之至少一光學特徵的改變。
依據一實施例，揭示薄膜電晶體之製造方法。該方法可包含在第一溫度形成具有第一氫濃度之第一絕緣層於基板上，以及在第二溫度形成具有第二氫濃度之第二絕緣層於第一絕緣層上，第二氫濃度係高於第一氫濃度，第二溫度係低於第一溫度。該方法可形成結構體，結構體包含閘極電極、半導體層、及被設置在閘極電極與半導體層之間的閘極絕緣層，閘極電極係設置在第二絕緣層上，半導體層係氧化物之半導體層，其包含選自銦、鎵、及鋅的至少一者，而以自基板朝向第二絕緣層之堆疊方向與閘極電極分離，半導體層具有第一部分、第二部分、及第三部分，第二部分係以垂直於堆疊方向之第一方向與第一部分分離，第三部分係設置在第一部分與第二部分之間。該方法可包含形成第三絕緣層以覆蓋除了第一部分及第二部分之外的半導體層之部分。此外，該方法可包含形成第一導電部分及第二導電部分，第一導電部分係電性連接至選自第一部分及第二部分的其中一者，第二導電部分係電性連接至選自第一部分及第二部分的另一者。
各式各樣的實施例將參照附圖而在下文中予以敘述。
該等圖式係概要的或概念性的；且在一部分的厚度與寬度間之關係，部分之間的尺寸比例，等等，無需一定要與其實際值相同。進一步地，該等尺寸及/或比例可在圖式之間 被不同地描繪，即使對於相同的部分而言。
在本申請案之圖式及說明書中，與有關上文中之圖示所描繪的該等者相似之組件係以相同的參考符號予以標示，且其詳細說明將予以適當地省略。
第一實施例
該實施例有關薄膜電晶體。
第1A圖及第1B圖係顯示依據第一實施例之薄膜電晶體的概略橫剖面視圖。
第1B圖係沿著第1A圖之線A1-A2的橫剖面視圖。
如第1A圖及第1B圖中所示，依據實施例之薄膜電晶體110包含基板單元15、閘極電極20、半導體層30、閘極絕緣層25、第一導電部分41、第二導電部分42、及第三絕緣層50。
基板單元15包含基板10、第一絕緣層11、及第二絕緣層12。
基板10包含例如，玻璃基板。基板10可包含聚乙醯胺、聚乙烯萘二甲酸酯、聚醚碸、等等之樹脂基板。基板10可包含基體及被設置在基體上的絕緣層。絕緣層可係樹脂。基體可係不透明的。基體可包含例如，不銹鋼。例如，基板10的上方表面係絕緣的。
基板10的厚度係例如，不小於1μm(微米)且不大於1000μm。
第一絕緣層11係設置在基板10上。第一絕緣層11包含例如，選自氧化矽(SiOx)、氮化矽(SiNx)、及氮氧化 矽(SiOxNy)的其中一者。第一絕緣層11可包含例如，包含選自氧化矽(SiOx)膜、氮化矽(SiNx)膜、及氮氧化矽(SiOxNy)膜之至少兩種膜的多層膜。
第一絕緣層11係在高溫形成。第一絕緣層11的膜形成溫度(第一溫度)係例如，不小於300℃且不大於400℃。密質膜係藉由在高溫形成而予以獲得。第一絕緣層11提供對於來自基板10的雜質(包含例如，水)之良好的勢壘性質。第一絕緣層11的厚度係例如，不小於10nm(奈米)且不大於1000nm。
第二絕緣層12係設置在第一絕緣層11上。第二絕緣層12具有高於第一絕緣層11之氫濃度(第一氫濃度)的氫濃度(第二氫濃度)。第一氫濃度可係0。換言之，第一絕緣層11可不包含氫。
第二絕緣層12可包含例如，選自氧化矽(SiOx)、氮化矽(SiNx)、及氮氧化矽(SiOxNy)的其中一者。第二絕緣層12可包含例如，包含選自氧化矽(SiOx)膜、氮化矽(SiNx)膜、及氮氧化矽(SiOxNy)膜之至少兩種膜的多層膜。第二絕緣層12可包含例如，TEOS膜。
第二絕緣層12係藉由例如，PECVD所形成。第二絕緣層12的膜形成溫度(第二溫度)係低於第一絕緣層11的膜形成溫度(第一溫度)。第二絕緣層12的膜形成溫度係不小於25℃且不大於230℃。例如，不大於200℃之第二絕緣層12的膜形成溫度將更為有利。氫濃度可藉由在低溫執行膜形成而變高。
第二絕緣層12的厚度係例如，不小於10nm且不大於 500nm。
自基板10朝向第二絕緣層12之方向係採取做為堆疊方向。該堆疊方向係取為Z軸方向。垂直於Z軸之一方向係取為X軸方向。垂直於Z軸方向及X軸方向之方向係取為Y軸方向。
在該實例中，第一絕緣層11接觸基板10及第二絕緣層12。
閘極電極20、半導體層30、閘極絕緣層25、第一導電部分41、第二導電部分42、及第三絕緣層50係設置在基板單元15上。
在本申請案之說明書中，“被設置在…之上的狀態”包含以直接接觸予以設置的狀態以及其中另一組件係設置在其間的狀態。
閘極電極20係設置在第二絕緣層12上。閘極電極20之厚度係例如，不小於10nm且不大於500nm。閘極電極20可包含其係導電性的種種材料。例如，閘極電極20可包含諸如鉬鎢(MoW)、鉬鉭(MoTa)、或鎢(W)之耐火金屬。閘極電極20可包含例如，Al合金。Al合金可包含Al做為主要成分；且可執行防止小丘狀之措施。閘極電極20可包含例如，AlNd、等等。
閘極電極20具有側表面20s。側表面20s與X-Y平面(垂直於堆疊方向之平面)相交。閘極電極20的側表面20s可相對於Z軸方向而予以傾斜。換言之，閘極電極20的側表面20s可具有錐形組態。例如，沿著垂直於Z軸方向的方向之閘極電極20的上方部分之寬度係比沿著該方向之 閘極電極20的下方部分之寬度更窄。例如，閘極絕緣層25覆蓋閘極電極20的側表面20s。
使X-Y平面與閘極電極20的側表面20s之間的角度成為例如，不小於10度且不大於40度係有利的。以形成於閘極電極20上的膜之閘極電極20的側表面20s之可覆蓋性係由於具有錐形組態的側表面20s，而被改善。例如，漏電流可藉由增進該可覆蓋性而予以抑制。
半導體層30係以Z軸方向(自基板10朝向第二絕緣層12之堆疊方向)與閘極電極20分離。在該實例中，閘極電極20係設置在半導體層30與第二絕緣層12之間。
半導體層30具有第一部分p1、第二部分p2、及第三部分p3。第二部分p2係以第一方向與第一部分p1分離。第一方向係垂直於Z軸方向(堆疊方向)。第三部分p3係設置在第一部分p1與第二部分p2之間。半導體層30包含氧化物，氧化物包含選自銦、鎵、及鋅的至少一者。
半導體層30係使用做為薄膜電晶體110的通道層。半導體層30可包含例如，諸如In-Ga-Zn-O(在下文中稱作IGZO)、等等之非晶氧化物半導體。半導體層30包含非晶部分。對於非晶氧化物半導體層，當藉由例如，透射電子顯微鏡(TEM)或X射線繞射儀(XRD)而予以觀察時，並不會觀察到指示晶體度的繞射圖案。
半導體層30的厚度係例如，不小於5nm且不大於100nm。良好的電性特徵係獲得於當半導體層30的厚度不小於5nm時。半導體層30的膜性質及組態可藉由例如，掃描電子顯微鏡(SEM)、透射電子顯微鏡(TEM)、等等， 而予以觀察。
在該實例中，當被投影至X-Y平面之上時，使半導體層30的外緣30r成為在閘極電極20的外緣20r之內側係有利的。因此，可抑制由於形成在閘極電極20的外緣20r之電場濃度部分而導致之電晶體特徵的不規則性。
閘極絕緣層25係設置在閘極電極20與半導體層30之間。閘極絕緣層25可包含例如，選自氧化矽(例如，SiO2)、氮氧化矽(SiOxNy：H)、及氮化矽(SiNx：H)的其中一者。閘極絕緣層25可包含例如，選自氧化矽、氮氧化矽、及氮化矽之至少兩種膜的堆疊膜。閘極絕緣層25的厚度係例如，不小於10nm且不大於500nm。
第一導電部分41係電性連接至選自第一部分p1及第二部分p2的其中一者。第二導電部分42係電性連接至選自第一部分p1及第二部分p2的另一者。在該實例中，第一導電部分41係電性連接至第一部分p1；以及第二導電部分42係電性連接至第二部分p2。第一導電部分41係選自源極及汲極的其中一者；以及第二導電部分42係選自源極及汲極的另一者。
在本申請案的說明書中，被電性連接之狀態包含其中兩個導體係在實體接觸中之狀態、其中兩個導體係由另外的導體所連接之狀態、以及其中連接兩個導體之諸如電晶體、二極體、等等之電性元件可形成其中電流流動於該兩個導體之中的狀態之狀態。
第一導電部分41及第二導電部分42可包含例如，諸如ITO(銦錫氧化物)、鈦(Ti)膜/鋁(Al)膜/鈦(Ti) 膜的堆疊膜、鉬(Mo)膜/鋁(Al)膜/鉬(Mo)膜的堆疊膜、等等之各式各樣的導電材料。
半導體層30之第一部分p1及第二部分p2的電阻可藉由例如，執行第一部分p1及第二部分p2之氬(Ar)電漿處理，而予以降低。具有降低之電阻的部分可被使用做為第一導電部分41之至少一部分，及/或第二導電部分42之至少一部分。
第三絕緣層50覆蓋除了第一部分p1及第二部分p2之外的半導體層30之部分。半導體層30具有側表面30s。側表面30s與X-Y平面(垂直於堆疊方向之平面)相交。第三絕緣層50覆蓋例如，半導體層30的上方表面30u及半導體層30的側表面30s。上方表面30u係例如，除了第一部分p1的上方表面及第二部分p2的上方表面之外的部分。
依據具有該組態之薄膜電晶體110，可獲得高度可靠的薄膜電晶體。
使用氧化物半導體之薄膜電晶體的特徵易於降級。例如，該薄膜電晶體的特徵將在其中雜質(包含例如，水)自基板10移動至氧化物半導體膜(半導體層30)之內的情況中降級。例如，該現象特別容易發生在其中基板10包含有機物質(例如，聚乙醯胺)的情況中。
使第一絕緣層11成為密質以抑制雜質自基板10至半導體層30內之移動係有利的。第一絕緣層11係藉由在高溫成長該第一絕緣層11，而被致使成為密質。因此，自基板10至半導體層30內之雜質的移動可予以抑制。
另一方面，依據本申請案之發明人的調查，所發現到的 是，當半導體層30的氫濃度變成過度地低時，缺陷會發生在半導體層30之中，且薄膜電晶體的特徵將降低。高的可靠度係獲得於當一定數量的氫係包含於半導體層30之內部時，在半導體層30之內部的氫濃度可藉由自所設置在半導體層30周圍之絕緣層或電極供應氫至半導體層，而被維持於所欲的值。因此，可抑制半導體層30之缺陷的發生。
如上述，第一絕緣層11的氫濃度(第一濃度)係藉由使用在高溫所成長之密質膜做為第一絕緣層11，以抑制雜質自基板10至半導體層30之內的移動，而予以降低。氫不易自該第一絕緣層11退吸附；且不容易自第一絕緣層11充分地供應氫至半導體層30。
在實施例中，具有高的氫濃度之第二絕緣層12係設置在第一絕緣層11上。因此，必要的氫可由第二絕緣層12而予以供應至半導體層30；且半導體層30的氫濃度可被維持於適當值。
在實施例中，當抑制雜質自基板10至半導體層30之內的移動時，可適當地維持半導體層30的氫濃度；且可抑制缺陷的發生。因此，可提供高度可靠的薄膜電晶體。
第一絕緣層11的氫濃度係例如，不小於1×1021/cm3且不大於5×1022/cm3。第二絕緣層12的氫濃度係例如，不小於2×1021/cm3且不大於5×1022/cm3。
在實施例中，第一絕緣層11係密質的；以及第二絕緣層12係比第一絕緣層11更小密質的。例如，第二絕緣層12之密度係低於第一絕緣層11之密度。例如，第二絕緣層12的折射率係低於第一絕緣層11的折射率。
在實施例中，例如，第一絕緣層11包含氮化矽或氮氧化矽。第二絕緣層12包含氧化矽、氮化矽、或氮氧化矽。在該實例中，第二絕緣層12的折射率係低於第一絕緣層11的折射率。
在實施例中，閘極絕緣層25的氫濃度可低於第二氫濃度。換言之，第二絕緣層12的氫濃度可高於閘極絕緣層25的氫濃度。
例如，在使用氧化物半導體的薄膜電晶體110中，高的可靠度係藉由使閘極絕緣層25與半導體層30之間的介面成為高品質，而予以獲得。例如，形成於高溫的絕緣膜係使用做為閘極絕緣層25。因此，在閘極絕緣層25與半導體層30間之介面的品質將增加。包含於在高溫所形成的閘極絕緣層25中之氫的濃度係低的。自該閘極絕緣層25供應氫至半導體層30並不容易。在該情況中，必要的氫可藉由致使第二絕緣層12的氫濃度成為高於閘極絕緣層25的氫濃度，而予以自第二絕緣層12供應至半導體層30。因此，當增加閘極絕緣層25與半導體層30間之介面的品質時，可使半導體層30的氫濃度合適。
例如，第二絕緣層12的密度係低於閘極絕緣層25的密度。例如，第二絕緣層12的折射率係低於閘極絕緣層25的折射率。
進一步地，在實施例中，第三絕緣層50的氫濃度可低於第二氫濃度。換言之，第二絕緣層12的氫濃度可高於第三絕緣層50的氫濃度。
例如，第二絕緣層12的密度係低於第三絕緣層50的密 度。例如，第二絕緣層12的折射率係低於第三絕緣層50的折射率。
例如，第三絕緣層50係設置在半導體層30上，而與部分之半導體層30接觸。第三絕緣層50作用成為通道保護層。高的可靠度係藉由增加第三絕緣層50的品質，而予以獲得。例如，高品質的第三絕緣層50係藉由在不小於200℃且不大於250℃的溫度形成該第三絕緣層50，而予以獲得。包含於該第三絕緣層50之中的氫濃度係低的。自該第三絕緣層50供應氫至半導體層30並不容易。在該情況中，必要的氫可藉由致使第二絕緣層12的氫濃度成為高於第三絕緣層50的氫濃度，而予以自第二絕緣層12供應至半導體層30。因此，當增加作用成為通道保護層之該第三絕緣層50的品質時，可使半導體層30的氫濃度合適。
除了例如，所包含的氫濃度之外，第二絕緣層12可包含與第一絕緣層11相同的材料。第二絕緣層12可包含與第一絕緣層11之材料不同的材料。
除了例如，所包含的氫濃度之外，第二絕緣層12可包含與閘極絕緣層25相同的材料。第二絕緣層12可包含與閘極絕緣層25之材料不同的材料。
除了例如，所包含的氫濃度之外，第二絕緣層12可包含與第三絕緣層50相同的材料。第二絕緣層12可包含與第三絕緣層50之材料不同的材料。
在該實例中，半導體層30的側表面30s係相對於Z軸方向而被傾斜。換言之，半導體層30的側表面30s具有錐形組態。例如，沿著垂直於Z軸方向的方向之半導體層30 的上方部分之寬度係比沿著該方向之半導體層30的下方部分之寬度更窄。因此，可增進以第三絕緣層50之半導體層30的可覆蓋性；且可獲得高的可靠度。
現將敘述依據該實施例的薄膜電晶體110之製造方法的實例。
第2A圖至第2H圖係以處理順序顯示依據第一實施例的薄膜電晶體之製造方法的概略橫剖面視圖。
該等圖式係對應沿著第1A圖的線A1-A2之橫剖面的橫剖面視圖。
如第2A圖中所示，基板10被製備。例如，可將聚乙醯胺、等等之樹脂層形成於基板10的表面上。
如第2B圖中所示，第一絕緣層11係形成於基板10上。例如，電漿CVD係使用以形成第一絕緣層11。第一絕緣層11的膜形成溫度係例如，不小於300℃且不大於400℃。
如第2C圖中所示，第二絕緣層12係形成於第一絕緣層11上。例如，PECVD係使用以形成第二絕緣層12。第二絕緣層12的膜形成溫度係例如，不小於25℃且不大於230℃。使第二絕緣層12之膜形成溫度成為不小於25℃且不大於200℃將更為有利。因而，形成基板單元15。
包含閘極電極20、閘極絕緣層25、及半導體層30的結構體35係形成於第二絕緣層12上(請參閱第2G圖)。
在如第2D圖中所示的實例中，閘極電極20係形成於第二絕緣層12上。例如，閘極電極20係藉由形成被使用以形成該閘極電極20的導電膜，以及藉由以光微影術及蝕刻 使該導電膜圖案化，而被形成。閘極電極20側表面20s可以以錐形組態予以形成。
如第2E圖中所示，閘極絕緣層25係形成以覆蓋閘極電極20。
如第2F圖中所示，退火係執行於包含氫的氛圍中。退火的氫濃度係例如，不小於0.5%且不大於10%。退火的溫度係例如，不小於160℃且不大於300℃。
如第2G圖中所示，半導體層30係形成於閘極絕緣層25上。因此，形成包含閘極電極20、閘極絕緣層25、及半導體層30的結構體35。
如第2H圖中所示，其係使用以形成第三絕緣層50的絕緣膜係形成於半導體層30上；第一孔41h係製成以到達半導體層30的第一部分p1；以及第二孔42h係製成以到達半導體層30的第二部分p2。因此，形成第三絕緣層50。
其係使用以形成半導體層30的通道保護層之第三絕緣層50可包含例如，具有比半導體層30更高抗酸性的材料。第三絕緣層50可包含例如，氧化矽。
退火係在第三絕緣層50的形成之後執行。退火可在形成被使用以形成第三絕緣層50的絕緣膜之後，且在製成第一孔41h及第二孔42h之前，予以實施。該退火可在製成第一孔41h及第二孔42h之後被執行。退火的溫度係不小於200℃且不大於400℃。使退火執行於惰性氣體氛圍中係有利的。退火的時間係例如，不小於30分鐘且不大於5小時。例如，在半導體層30與閘極絕緣層25間之介面的缺陷可藉由退火而予以降低。
第一導電部分41及第二導電部分42係藉由分別填塞導電材料至第一孔41h及第二孔42h之內，而予以形成。
退火係在形成第一導電部分41及第二導電部分42之後執行。例如，處理損害可藉由此退火而加以去除。使此退火的溫度成為比在第三絕緣層50(通道保護層)的形成後之退火溫度更低係有利的。在第一導電部分41及第二導電部分42的形成後之退火的溫度係例如，不小於250℃且不大於300℃。當在第一導電部分41及第二導電部分42的形成後之退火的溫度係不小於300℃時，則例如，具有其中所使用做為第一導電部分41及第二導電部分42的金屬將與半導體層30反應；該金屬將在半導體層30之內擴散；以及可靠度將降低的情況。使在第一導電部分41及第二導電部分42的形成之後的退火被執行於例如，惰性氣體氛圍之中，係有利的。
因而，可形成薄膜電晶體110。
現將敘述薄膜電晶體之特徵的實例。
第3A圖及第3B圖係顯示薄膜電晶體之特徵的圖形。
第3A圖顯示依據該實施例之薄膜電晶體110的特徵。第3B圖顯示參考實例之薄膜電晶體119(具有未被顯示之組態)的特徵。薄膜電晶體119的第二絕緣層12係使用與第一絕緣層11之該等者相似的情形而予以形成。換言之，薄膜電晶體119之第二絕緣層12的氫濃度係如第一絕緣層11的氫濃度一樣地低。而且，薄膜電晶體119之第二絕緣層12的氫濃度係低於閘極絕緣層25的氫濃度。在該等圖式中，水平軸係閘極電壓VG(伏特(V))。垂直軸係源極- 汲極電流ID(安培(A))。汲極電壓Vd係15V用於該等特徵。
如第3B圖中所示，薄膜電晶體119的臨限電壓係大約10V。在BTS測試後，薄膜電晶體119的臨限電壓朝向正側偏移不小於1V。因此，在參考實例的薄膜電晶體119中，最被特徵的臨限電壓係高的；且在BTS測試後的特徵波動變大。
相反地，依據實施例之薄膜電晶體110的臨限電壓係大約0V。在BTS測試後，薄膜電晶體110的臨限電壓係與最初特徵的臨限電壓實質地相同。因此，在依據實施例的薄膜電晶體110中，最初特徵的臨限電壓係低的；且在BTS測試後的特徵波動小。
上述之薄膜電晶體110具有底部閘極結構。該實施例亦可應用至如下文所述之頂部閘極結構。
第二實施例
第4A圖及第4B圖係顯示依據第二實施例之薄膜電晶體的概略橫剖面視圖。
第4B圖係沿著第4A圖之線A1-A2的橫剖面視圖。
如第4A圖及第4B圖中所示，依據第二實施例之薄膜電晶體120包含基板單元15、閘極電極20、半導體層30、閘極絕緣層25、第一導電部分41、第二導電部分42、及第三絕緣層50。基板單元15包含基板10、第一絕緣層11、及第二絕緣層12。同樣地，在薄膜電晶體120中，閘極電極20、半導體層30、閘極絕緣層25、第一導電部分41、第 二導電部分42、及第三絕緣層50係設置在基板單元15上。
在薄膜電晶體120中，半導體層30係設置在閘極電極20與基板單元15(第二絕緣層12)之間。半導體層30係設置在第二絕緣層12上；閘極絕緣層25係設置在半導體層30上；以閘極電極20係設置在閘極絕緣層25上。換言之，薄膜電晶體120具有頂部閘極結構。
半導體層30接觸第二絕緣層12。閘極絕緣層25係設置在半導體層30與閘極電極20之間，且接觸半導體層30及閘極電極20。
在實例中，半導體層30具有第一部分p1、第二部分p2、及第三部分p3，第二部分p2係以第一方向(例如，X軸方向)與第一部分p1分離，以及第三部分p3係設置在第一部分p1與第二部分p2之間。
第一導電部分41係電性連接至第一部分p1。第二導電部分42係電性連接至第二部分p2。第三絕緣層50覆蓋除了第一部分p1及第二部分p2之外的半導體層30之部分。
半導體層30具有與X-Y平面(垂直於其係堆疊方向之Z軸方向的平面)相交的側表面30s。同樣地，在該實例中，第三絕緣層50覆蓋半導體層30的側表面30s。因此，可易於抑制半導體層30之特徵的波動。
有關第一實施例所敘述之組態及材料係可應用至薄膜電晶體120的基板單元15、半導體層30、閘極絕緣層25、閘極電極20、第一導電部分41、第二導電部分42、及第三絕緣層50。
同樣地，在薄膜電晶體120中，第二絕緣層12的氫濃度係高於第一絕緣層11的氫濃度。
同樣地，在實施例中，第一絕緣層11係密質的，因為第一絕緣層11係在高溫成長；且自基板10至半導體層30內之雜質的移動可被抑制。在該情況中，第一絕緣層11的氫濃度將減少。藉由提供具有高的氫濃度之第二絕緣層12於該第一絕緣層11上，必要的氫可由第二絕緣層12而予以供應至半導體層30；且半導體層30的氫濃度可被維持於適當值。
同樣地，在實施例中，當抑制雜質自基板10至半導體層30之內的移動時，可適當地維持半導體層30的氫濃度；且可抑制缺陷的發生。因此，可提供高度可靠的薄膜電晶體。
同樣地，在實施例中，可將第二絕緣層12的氫濃度設定成為比閘極絕緣層25的氫濃度更高。因此，必要的氫可由第二絕緣層12而予以供應至半導體層30。因而，當增加閘極絕緣層25與半導體層30間之介面的品質時，可使半導體層30的氫濃度合適。
例如，第二絕緣層12的密度係低於閘極絕緣層25的密度。例如，第二絕緣層12的折射率係低於閘極絕緣層25的折射率。
同樣地，在實施例中，第二絕緣層12的氫濃度可高於第三絕緣層50的氫濃度。例如，第二絕緣層12的密度係低於第三絕緣層50的密度。例如，第二絕緣層12的折射率係低於第三絕緣層50的折射率。
同樣地，在該實例中，半導體層30的側表面30s係相對於Z軸方向而被傾斜。閘極電極20的側表面20s亦係相對於Z軸方向而被傾斜。因此，以設置在半導體層30及閘極電極20上之層的可覆蓋性係良好的；且可靠度可被進一步地增加。
現將敘述依據該實施例的薄膜電晶體120之製造方法的實例。
第5A圖至第5H圖係以處理順序顯示依據第二實施例的薄膜電晶體之製造方法的概略橫剖面視圖。
該等圖式係對應沿著第4A圖的線A1-A2之橫剖面的橫剖面視圖。
如第5A圖中所示，基板10被製備。
如第5B圖中所示，第一絕緣層11係形成於基板10上。
如第5C圖中所示，第二絕緣層12係形成於第一絕緣層11上。有關第一實施例所敘述之方法及條件可被使用以形成基板10、第一絕緣層11、及第二絕緣層12。
包含閘極電極20、閘極絕緣層25、及半導體層30的結構體35係形成於第二絕緣層12上(請參閱第5F圖)。
在如第5D圖中所示的實例中，半導體層30係形成於第二絕緣層12上。
如第5E圖中所示，其係使用以形成閘極絕緣層25的閘極絕緣膜25f係形成以覆蓋半導體層30；以及其係使用以形成閘極電極20的閘極電極膜20f係形成於閘極絕緣層25上。
如第5F圖中所示，閘極電極20及閘極絕緣層25係藉由使閘極電極膜20f及閘極絕緣膜25f圖案化，而予以個別地形成。因此，形成包含閘極電極20、閘極絕緣層25、及半導體層30的結構體35。
如第5G圖中所示，其係使用以形成第三絕緣層50的第三絕緣膜50f係形成以覆蓋閘極電極20。
如第5H圖中所示，第一孔41h係在第三絕緣膜50f中製成，以到達半導體層30的第一部分p1；以及第二孔42h係在第三絕緣膜50f中製成，以到達半導體層30的第二部分p2。因此，形成第三絕緣層50。
第三絕緣層50可包含例如，氧化矽。退火係在第三絕緣層50或第三絕緣膜50f的形成之後執行。退火可在製成第一孔41h及第二孔42h之前，予以實施。退火可在製成第一孔41h及第二孔42h之後被執行。退火的溫度係不小於200℃且不大於400℃。使退火執行於惰性氣體氛圍中係有利的。退火時間係例如，不小於30分鐘且不大於5小時。
第一導電部分41及第二導電部分42係藉由分別填塞導電材料至第一孔41h及第二孔42h之內，而予以形成。同樣地，在該實例中，退火係在第一導電部分41及第二導電部分42的形成之後執行。使此退火的溫度成為例如，比在第三絕緣層50的形成後之退火溫度更低係有利的。在第一導電部分41及第二導電部分42的形成後之退火的溫度係例如，不小於250℃且不大於300℃。使在第一導電部分41及第二導電部分42的形成之後的退火被執行於例如，惰性氣體氛圍之中，係有利的。
因而，可形成薄膜電晶體120。
同樣地，在依據該實施例的薄膜電晶體120中，臨限電壓係大約0V；且在BTS測試後之薄膜電晶體110的臨限電壓係與最初特徵之該者相同。因此，同樣地，在依據該實施例的薄膜電晶體120中，最初特徵的臨限電壓係低的；且在BTS測試之後的特徵波動小。
第三實施例
該實施例有關使用依據第一實施例之薄膜電晶體的顯示裝置。
第6圖係顯示依據第三實施例之顯示裝置的概略視圖。
如第6圖中所示，依據該實施例的顯示裝置210包含基板單元15、多重薄膜電晶體110、多重像素電極60、及顯示層70。多重薄膜電晶體110、多重像素電極60、及顯示層70係設置在基板單元15上。
在實例中，多重控制線161、多重信號線162、及電源供應線163亦係設置在基板單元15上。控制線161與信號線162相交。像素61係設置在多重控制線161與多重信號線162間之交點的各者處。
程式電晶體151、驅動電晶體152、電容器153、及像素電極60係設置於一像素61中。例如，顯示層70係設置在像素電極60與相對電極65之間。例如，可將有機發光層使用做為顯示層70。
有關第一實施例所敘述之薄膜電晶體110可被使用做為程式電晶體151及驅動電晶體152。然而，因為多重薄膜電 晶體係設置在顯示裝置210中的一基板單元15上，所以該等薄膜電晶體被視為與基板單元15分離之實體。
現將敘述一像素。
信號線162係連接至程式電晶體151的源極。控制線161係連接至程式電晶體151的閘極。驅動電晶體152的閘極係連接至程式電晶體151的汲極。驅動電晶體152的汲極係連接至電源供應線163。電源供應線163係設定為具有例如，電源供應電位Vdd。電容器153的一端係連接至驅動電晶體152的閘極；以及電容器153的另一端係連接至驅動電晶體152的汲極。像素電極60係連接至驅動電晶體152的源極。顯示層70係設置在像素電極60與相對電極65之間。在其中有機發光層係使用做為顯示層70的情況中，例如，像素電極60係使用做為陽極；以及相對電極65係使用做為陰極。
控制線161係連接至控制線驅動單元161a。信號線162係連接至信號線驅動單元162a。控制線驅動單元161a及信號線驅動單元162a係連接至控制單元164。控制線驅動單元161a、信號線驅動單元162a、及控制單元164的至少一部分可被設置在基板單元15上，或可與基板單元15分離而予以設置。
信號係順序地供應至控制線161，以操作程式電晶體151及驅動電晶體152；以及對應所供應至信號線162之信號的電荷係供應至像素電極60。電荷係經由驅動電晶體152而被供應至像素電極60。例如，顯示層70依據像素電極60的電荷而發射出光。顯示層70的光學特徵可依據像素電極 60的電荷而改變。因此，顯示被執行。
現將進一步敘述一像素之組態的實例。
第7圖係顯示依據第三實施例之顯示裝置的概略橫剖面視圖。
如第7圖中所示，基板10、第一絕緣層11、及第二絕緣層12係設置在基板單元15中。有關第一實施例所敘述之組態及材料係可應用至基板10、第一絕緣層11、及第二絕緣層12。
薄膜電晶體110(多重薄膜電晶體110之各者)包含閘極電極20、半導體層30、閘極絕緣層25、第一導電部分41、第二導電部分42、及第三絕緣層50。
閘極電極20係設置在第二絕緣層12上。在實例中，閘極電極20接觸第二絕緣層12。半導體層30係以堆疊方向與閘極電極20分離。半導體層30具有第一部分p1、第二部分p2、及第三部分p3。半導體層30包含氧化物，氧化物包含選自銦、鎵、及鋅的至少一者。閘極絕緣層25係設置在閘極電極20與半導體層30之間。
第一導電部分41係電性連接至第一部分p1。第二導電部分42係電性連接至第二部分p2。第三絕緣層50覆蓋除了第一部分p1及第二部分p2之外的半導體層30之部分。
在顯示裝置210中，係使用具有底部閘極結構的薄膜電晶體110。
多重像素電極60係分別連接至選自多重薄膜電晶體110的各者之第一導電部分41及第二導電部分42的其中一者。
顯示層70具有依據經由多重薄膜電晶體110的各者所供應至多重像素電極60的各者之電荷而發生的光發射或選自至少一光學特徵之改變的其中一者，該至少一光學特徵係選自吸收率、反射率、散射性質、折射性質、及光學旋光性質。
像素電極60包含例如，ITO(銦錫氧化物)、等等。
例如，有機發光層係使用做為顯示層70。例如，液晶層可被使用做為顯示層70。
依據顯示裝置210，可提供高度可靠的顯示裝置。
第四實施例
該實施例有關使用依據第二實施例(具有頂部閘極結構的薄膜電晶體)之薄膜電晶體的顯示裝置。依據該實施例之顯示裝置亦可具有關於第6圖所敘述之組態。有關第二實施例所敘述之薄膜電晶體120可被使用做為程式電晶體151及驅動電晶體152。因為多重薄膜電晶體係設置在顯示裝置中的一基板單元15上，所以該等薄膜電晶體被視為與基板單元15分離之實體。
現將進一步敘述一像素之組態的實例。
第8圖係顯示依據第四實施例之顯示裝置的概略橫剖面視圖。
在依據如第8圖中所示之實施例的顯示裝置220中，有關第二實施例所敘述之薄膜電晶體120係設置在基板單元15上。薄膜電晶體120(多重薄膜電晶體120之各者)包含閘極電極20、半導體層30、閘極絕緣層25、第一導電部分 41、第二導電部分42、及第三絕緣層50。
半導體層30係設置在第二絕緣層12上。在實例中，半導體層30接觸第二絕緣層12。閘極絕緣層25係設置在半導體層30上；以及閘極電極20係設置在閘極絕緣層25上。第一導電部分41係電性連接至半導體層30的第一部分p1。第二導電部分42係電性連接至半導體層30的第二部分p2。第三絕緣層50覆蓋除了第一部分p1及第二部分p2之外的半導體層30之部分。
顯示裝置220的多重像素電極60及顯示層70可與顯示裝置210之該等者相似。
依據顯示裝置220，可提供高度可靠的顯示裝置。
第五實施例
該實施例有關薄膜電晶體之製造方法。
第9圖係顯示依據第五實施例的薄膜電晶體之製造方法的流程圖。
如第9圖中所示，依據實施例之製造方法包含在第一溫度形成具有第一氫濃度的第一絕緣層11於基板10上之處理(步驟S110)。
該製造方法包含在第二溫度形成具有第二氫濃度的第二絕緣層12於第一絕緣層11上之處理(步驟S120)，第二氫濃度係高於第一氫濃度，第二溫度係低於第一溫度。
該製造方法包含形成結構體35之處理(步驟S130)。結構體35包含閘極電極20、半導體層30、及設置在閘極電極20與半導體層30之間的閘極絕緣層25，其中閘極電極 20係設置在第二絕緣層12上，半導體層30係包含選自銦、鎵、及鋅的至少一者之氧化物的半導體層，而以自基板10朝向第二絕緣層12之堆疊方向(Z軸方向)與閘極電極20分離，以及該半導體層30具有第一部分p1、第二部分p2、及第三部分p3，第二部分p2係以垂直於堆疊方向之第一方向與第一部分p1分離，及第三部分p3係設置在第一部分p1與第二部分p2之間。
該製造方法包含形成第三絕緣層50以覆蓋除了第一部分p1及第二部分p2之外的半導體層30之部分的處理(步驟S140)。
該製造方法包含形成第一導電部分41及形成第二導電部分42之處理(步驟S150)，第一導電部分41係電性連接至選自第一部分p1及第二部分p2的其中一者，第二導電部分42係電性連接至選自第一部分p1及第二部分p2的另一者。
依據該實施例，可提供高度可靠的薄膜電晶體之製造方法。
現將敘述形成結構體35之處理(步驟S130)的實例。
第10圖係顯示依據第五實施例之用以製造薄膜電晶體的另一方法之流程圖。
如第10圖中所示，形成結構體35之處理(步驟S130)包含形成閘極電極20於第二絕緣層12上之處理(步驟S131)。
形成結構體35之處理(步驟S130)包含形成閘極絕緣層25於閘極電極20上之處理(步驟S132)。
形成結構體35之處理(步驟S130)進一步包含形成半導體層30於閘極絕緣層25上之處理(步驟S133)。
該製造方法包含執行例如，有關第2A圖至第2H圖所敘述之處理。
第11圖係顯示依據第五實施例之用以製造薄膜電晶體的另一方法之流程圖。
如第11圖中所示，形成結構體35之處理(步驟S130)包含形成半導體層30於第二絕緣層12上之處理(步驟S133a)。
形成結構體35之處理(步驟S130)包含形成閘極絕緣層25於半導體層30上之處理(步驟S132a)。
形成結構體35之處理(步驟S130)包含形成閘極電極20於閘極絕緣層25上之處理(步驟S131a)。
該製造方法包含執行例如，有關第5A圖至第5H圖所敘述之處理。
第六實施例
該實施例有關顯示裝置之製造方法。
第12圖係顯示依據第六實施例的顯示裝置之製造方法的流程圖。
如第12圖中所示，該製造方法包含有關第9圖所敘述之步驟S110至S150。
換言之，該製造方法包含在第一溫度形成具有第一氫濃度的第一絕緣層11於基板10上之處理(步驟S110)。
該製造方法包含在第二溫度形成具有第二氫濃度的第二 絕緣層12於第一絕緣層11上之處理(步驟S120)，第二氫濃度係高於第一氫濃度，第二溫度係低於第一溫度。因此，形成包含基板10、第一絕緣層11、及第二絕緣層12之基板單元15。
多重薄膜電晶體係形成於基板單元15上。形成多重薄膜電晶體之處理包含形成結構體35之處理(步驟S130)、形成第三絕緣層50之處理(步驟S140)、以及形成第一導電部分41及第二導電部分42之處理(步驟S150)。
形成結構體35之處理可包含有關第10圖及第11圖所敘述之處理。
該製造方法包含形成多重像素電極60以分別連接至選自多重薄膜電晶體的各者之第一導電部分41及第二導電部分42之處理(步驟S160)。
該製造方法包含形成顯示層70之處理(步驟S170)，顯示層70具有依據多重像素電極60的各者之電位而發生的光發射或選自至少一光學特徵之改變的其中一者，該至少一光學特徵係選自吸收率、反射率、散射性質、折射性質、及光學旋光性質。
依據該實施例，可提供高度可靠的顯示裝置之製造方法。
依據該等實施例，可提供高度可靠的顯示裝置、高度可靠的薄膜電晶體、該顯示裝置之製造方法、及該薄膜電晶體之製造方法。
在申請案的說明書中，“垂直”及“平行”意指不僅確實地垂直及確實地平行，而且包含例如，由於製造處理之波動、 等等。然而，欲足以實質地垂直及實質地平行。
在上文中，本發明之實施例係參照特定實例而予以敘述。然而，本發明並未受限於該等特定實例。例如，熟習本項技藝之人士可藉由自已知技藝適當地選擇諸如基板、第一至第三絕緣層、閘極電極、閘極絕緣層、半導體層、以及第一及第二導電部分之包含於薄膜電晶體中之組件的特定組態，諸如像素電極、顯示層、等等之包含於顯示裝置中之組件的特定組態，而同樣地實施本發明；且該實施係在可獲得與本發明相似功效的範疇之內。
進一步地，該等特定實例之任兩個或更多個組件可在技術可行的範圍內予以結合，且包含於包括本發明要旨之本發明的範疇內。
此外，可由熟習本項技藝之人士根據如本發明實施例之上述該等顯示裝置、該等薄膜電晶體、該等顯示裝置之製造方法、及該等薄膜電晶體之製造方法的適當設計修正，而予以實施之所有顯示裝置、薄膜電晶體、顯示裝置之製造方法，及薄膜電晶體之製造方法，亦係在包含本發明精神之本發明的範疇內。
種種其他的變化及修正可在本發明的精神內，由熟習本項技藝之該等人士所想像出，且應瞭解的是，該等變化及修正亦係包含於本發明的範疇之內。
雖然已敘述若干實施例，但該等實施例僅藉實例而予以呈現，且並不打算要限制本發明之範疇。確實地，在本文中所敘述之具新穎性的實施例可以以種種其他形式予以實施；再者，在本文中所敘述之實施例的形式中之各式各樣的省 略、替換、及改變可予以做成，而不會背離本發明之精神。附錄之申請專利範圍及其等效範圍係打算要涵蓋該等形式及修正為落在本發明的範疇及精神之內。
10‧‧‧基板
11‧‧‧第一絕緣層
12‧‧‧第二絕緣層
15‧‧‧基板單元
20‧‧‧閘極電極
20r，30r‧‧‧外緣
20s，30s‧‧‧側表面
25‧‧‧閘極絕緣層
30‧‧‧半導體層
30u‧‧‧上方表面
41‧‧‧第一導電部分
42‧‧‧第二導電部分
50‧‧‧第三絕緣層
110‧‧‧薄膜電晶體
p1‧‧‧第一部分
p2‧‧‧第二部分
p3‧‧‧第三部分

Claims (20)

  1. 一種顯示裝置，包含：基板單元，包含基板，第一絕緣層，具有第一氫濃度，設置在該基板上，及第二絕緣層，設置在該第一絕緣層上，該第二絕緣層具有高於該第一氫濃度的第二氫濃度；薄膜電晶體，設置在該基板單元上，該薄膜電晶體包含閘極電極，設置在該第二絕緣層上，氧化物之半導體層，包含選自銦、鎵、及鋅的至少一者，以自該基板朝向該第二絕緣層之堆疊方向與該閘極電極分離，該半導體層具有第一部分、第二部分、及第三部分，該第二部分係以垂直於該堆疊方向之第一方向與該第一部分分離，該第三部分係設置在該第一部分與該第二部分之間，閘極絕緣層，設置在該閘極電極與該半導體層之間，第一導電部分，電性連接至選自該第一部分及該第二部分的其中一者，第二導電部分，電性連接至選自該第一部分及該第二部分的另一者，及第三絕緣層，覆蓋除了該第一部分及該第二部分之外的該半導體層之部分；像素電極，連接至選自該薄膜電晶體之該第一導電部分 及該第二導電部分的其中一者；以及顯示層，組構以具有依據所供應至該像素電極之電荷而發生的光發射或選自吸收率、反射率、散射性質、折射性質、及光學旋光性質之至少一光學特徵的改變。
  2. 如申請專利範圍第1項之裝置，其中該第二絕緣層的折射率係低於該第一絕緣層的折射率。
  3. 如申請專利範圍第1項之裝置，其中該第二絕緣層的密度係低於該第一絕緣層的密度。
  4. 如申請專利範圍第1項之裝置，其中該第一絕緣層包含氮化矽或氮氧化矽，該第二絕緣層包含氧化矽、氮化矽、或氮氧化矽，及該第二絕緣層的折射率係低於該第一絕緣層的折射率。
  5. 如申請專利範圍第1項之裝置，其中該閘極絕緣層的氫濃度係低於該第二氫濃度。
  6. 如申請專利範圍第1項之裝置，其中該第三絕緣層的氫濃度係低於該第二氫濃度。
  7. 如申請專利範圍第1項之裝置，其中該第一絕緣層包含氮化矽，該第二絕緣層包含氧化矽，及該閘極絕緣層包含氧化矽。
  8. 如申請專利範圍第1項之裝置，其中該第三絕緣層包含氧化矽。
  9. 如申請專利範圍第1項之裝置，其中該閘極電極係設置在該半導體層與該基板單元之間，該閘極電極具有與垂直於該堆疊方向之平面相交的側表 面，及該閘極絕緣層覆蓋該側表面。
  10. 如申請專利範圍第1項之裝置，其中該半導體層係設置在該閘極電極與該基板單元之間，該半導體層具有與垂直於該堆疊方向之平面相交的側表面，及該第三絕緣層覆蓋該側表面。
  11. 如申請專利範圍第1項之裝置，其中該第一絕緣層的厚度係不小於10奈米且不大於1000奈米。
  12. 如申請專利範圍第1項之裝置，其中該第一絕緣層的厚度係不小於10奈米且不大於500奈米。
  13. 如申請專利範圍第1項之裝置，其中該半導體層包含非晶部分。
  14. 如申請專利範圍第1項之裝置，其中該半導體層的外緣係當被投影至垂直於該堆疊方向的平面上時，在該閘極電極之外緣的內側。
  15. 如申請專利範圍第1項之裝置，其中該第一氫濃度係不小於1×1021/cm3且不大於5×1022/cm3，該第二氫濃度係不小於2×1021/cm3且不大於5×1022/cm3，以及比該第一氫濃度更高。
  16. 如申請專利範圍第1項之裝置，其中該第二絕緣層的密度係低於該第三絕緣層的密度。
  17. 如申請專利範圍第1項之裝置，其中該第二絕緣層的折射率係低於該第三絕緣層的折射率。
  18. 一種薄膜電晶體，包含：基板；第一絕緣層，具有第一氫濃度，設置在該基板上；第二絕緣層，設置在該第一絕緣層上，該第二絕緣層具有高於該第一氫濃度的第二氫濃度；閘極電極，設置在該第二絕緣層上；氧化物之半導體層，包含選自銦、鎵、及鋅的至少一者，以自該基板朝向該第二絕緣層之堆疊方向與該閘極電極分離，該半導體層具有第一部分、第二部分、及第三部分，該第二部分係以垂直於該堆疊方向之第一方向與該第一部分分離，該第三部分係設置在該第一部分與該第二部分之間；閘極絕緣層，設置在該閘極電極與該半導體層之間；第一導電部分，電性連接至選自該第一部分及該第二部分的其中一者；第二導電部分，電性連接至選自該第一部分及該第二部分的另一者；以及第三絕緣層，覆蓋除了該第一部分及該第二部分之外的該半導體層之部分。
  19. 一種顯示裝置之製造方法，包含：在第一溫度形成具有第一氫濃度之第一絕緣層於基板上；在第二溫度形成具有第二氫濃度之第二絕緣層於該第一絕緣層上，該第二氫濃度係高於該第一氫濃度，該第二溫度係低於該第一溫度；形成薄膜電晶體於包含該基板、該第一絕緣層、及該第 二絕緣層的基板單元上，該薄膜電晶體包含結構體、第一導電部分、第二導電部分、及第三絕緣層，該結構體包含閘極電極、半導體層、及被設置在該閘極電極與該半導體層之間的閘極絕緣層，該閘極電極係設置在該第二絕緣層上，該半導體層係氧化物之半導體層，其包含選自銦、鎵、及鋅的至少一者，而以自該基板朝向該第二絕緣層之堆疊方向與該閘極電極分離，該半導體層具有第一部分、第二部分、及第三部分，該第二部分係以垂直於該堆疊方向之第一方向與該第一部分分離，該第三部分係設置在該第一部分與該第二部分之間，該第一導電部分係電性連接至選自該第一部分及該第二部分的其中一者，該第二導電部分係電性連接至選自該第一部分及該第二部分的另一者，該第三絕緣層覆蓋除了該第一部分及該第二部分之外的該半導體層之部分；形成像素電極，該像素電極係連接至選自該薄膜電晶體之該第一導電部分及該第二導電部分的其中一者；以及形成顯示層，該顯示層具有依據該像素電極之電位而發生的光發射或選自吸收率、反射率、散射性質、折射性質、及光學旋光性質之至少一光學特徵的改變。
  20. 一種薄膜電晶體之製造方法，包含：在第一溫度形成具有第一氫濃度之第一絕緣層於基板上；在第二溫度形成具有第二氫濃度之第二絕緣層於該第一絕緣層上，該第二氫濃度係高於該第一氫濃度，該第二溫度係低於該第一溫度；形成結構體，該結構體包含閘極電極、半導體層、及被 設置在該閘極電極與該半導體層之間的閘極絕緣層，該閘極電極係設置在該第二絕緣層上，該半導體層係氧化物之半導體層，其包含選自銦、鎵、及鋅的至少一者，而以自該基板朝向該第二絕緣層之堆疊方向與該閘極電極分離，該半導體層具有第一部分、第二部分、及第三部分，該第二部分係以垂直於該堆疊方向之第一方向與該第一部分分離，該第三部分係設置在該第一部分與該第二部分之間；形成第三絕緣層以覆蓋除了該第一部分及該第二部分之外的該半導體層之部分；以及形成第一導電部分及第二導電部分，第一導電部分係電性連接至選自該第一部分及該第二部分的其中一者，該第二導電部分係電性連接至選自該第一部分及該第二部分的另一者。
TW103104562A 2013-03-19 2014-02-12 顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法 TW201448179A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013057377A JP6108898B2 (ja) 2013-03-19 2013-03-19 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW201448179A true TW201448179A (zh) 2014-12-16

Family

ID=50070457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104562A TW201448179A (zh) 2013-03-19 2014-02-12 顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法

Country Status (6)

Country Link
US (1) US9159747B2 (zh)
EP (1) EP2782135A3 (zh)
JP (1) JP6108898B2 (zh)
KR (1) KR101570285B1 (zh)
CN (1) CN104064566A (zh)
TW (1) TW201448179A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN105825162B (zh) * 2015-01-09 2019-04-12 群创光电股份有限公司 电子装置
TWI575292B (zh) * 2015-01-09 2017-03-21 群創光電股份有限公司 電子裝置
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR102555392B1 (ko) * 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2017175022A (ja) 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
JP6654997B2 (ja) 2016-11-10 2020-02-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
JP6808689B2 (ja) 2018-07-23 2021-01-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板および発光装置
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109143707A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP2007248987A (ja) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd 表示装置用のアレイ基板
CN101454892B (zh) * 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
WO2010074927A2 (en) 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101842413B1 (ko) * 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer

Also Published As

Publication number Publication date
EP2782135A2 (en) 2014-09-24
CN104064566A (zh) 2014-09-24
US9159747B2 (en) 2015-10-13
KR20140114755A (ko) 2014-09-29
EP2782135A3 (en) 2014-10-29
US20140284594A1 (en) 2014-09-25
KR101570285B1 (ko) 2015-11-18
JP6108898B2 (ja) 2017-04-05
JP2014183238A (ja) 2014-09-29

Similar Documents

Publication Publication Date Title
TW201448179A (zh) 顯示裝置，薄膜電晶體，顯示裝置之製造方法及薄膜電晶體之製造方法
KR101506124B1 (ko) 박막 트랜지스터 및 그 제조 방법
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
TWI535034B (zh) 畫素結構及其製作方法
CN101794819B (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
TWI489634B (zh) 薄膜電晶體、其製造方法及顯示裝置
KR20190110977A (ko) 반도체 장치
TWI514589B (zh) Thin film transistor and display device
TWI473274B (zh) 薄膜裝置
KR102414598B1 (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
CN110246900B (zh) 半导体装置及其制造方法
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US9190523B2 (en) Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
US10012883B2 (en) Semiconductor device including a silicon nitride dielectric layer and method for producing same
KR101385913B1 (ko) 박막 트랜지스터 및 표시 장치
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
KR102350155B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
WO2023189549A1 (ja) 半導体装置及び半導体装置の製造方法
CN103035737B (zh) 显示装置、其制造方法和电子单元