CN104064566A - 显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法 - Google Patents

显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN104064566A
CN104064566A CN201410078469.7A CN201410078469A CN104064566A CN 104064566 A CN104064566 A CN 104064566A CN 201410078469 A CN201410078469 A CN 201410078469A CN 104064566 A CN104064566 A CN 104064566A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor layer
gate electrode
hydrogen concentration
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201410078469.7A
Other languages
English (en)
Inventor
中野慎太郎
上田知正
三浦健太郎
齐藤信美
坂野龙则
前田雄也
山口�一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104064566A publication Critical patent/CN104064566A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据一个实施例，显示器件包括基板单元、薄膜晶体管、像素电极、以及显示层。基板单元包括基板、设置在基板上的第一绝缘层、以及设置在第一绝缘层上的第二绝缘层。薄膜晶体管设置在基板单元上，并且包括设置在第二绝缘层上的栅电极、与栅电极分开的具有氧化物的半导体层、设置在栅电极和半导体层之间的栅极绝缘层、第一导电部分、第二导电部分、以及第三绝缘层。像素电极连接到选自第一和第二导电部分中的一个。显示层被配置成具有根据提供给像素电极的电荷而发生的光发射或者光学特性的变化。

Description

显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法
相关申请的交叉引用
本申请基于并要求2013年3月19日提交的日本专利申请号No.2013-057377的优先权的权益，该申请的全部内容通过引用结合于此。
技术领域
本文中所描述的实施例一般涉及显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法。
背景技术
存在使用非晶氧化物半导体的薄膜晶体管。通过例如在室温下溅射在大面积上，这种氧化物半导体可均匀地形成为薄膜。在可视区域中，氧化物半导体是透射的。氧化物半导体可形成在具有较差耐热性的塑料膜基板上。藉此，可获得柔性和透明的薄膜晶体管。对于使用氧化物半导体的薄膜晶体管，期望高可靠性。
附图说明
图1A和图1B是示出根据第一实施例的薄膜晶体管的示意性截面图；
图2A至图2H是示出根据第一实施例的薄膜晶体管的制造方法的按照工艺次序的示意性截面图；
图3A和图3B是示出薄膜晶体管的特性的图；
图4A和图4B是示出根据第二实施例的薄膜晶体管的示意性截面图；
图5A至图5H是示出根据第二实施例的薄膜晶体管的制造方法的按照工艺次序的示意性截面图；
图6是示出根据第三实施例的显示器件的示意图；
图7是示出根据第三实施例的显示器件的示意性截面图；
图8是示出根据第四实施例的显示器件的示意性截面图；
图9是示出根据第五实施例的薄膜晶体管的制造方法的流程图；
图10是示出根据第五实施例的薄膜晶体管的另一种制造方法的流程图；
图11是示出根据第五实施例的薄膜晶体管的另一种制造方法的流程图；以及
图12是示出根据第六实施例的显示器件的制造方法的流程图。
具体实施方式
根据一个实施例，显示器件包括基板单元、薄膜晶体管、像素电极、以及显示层。基板单元包括：基板;设置在基板上的第一绝缘层，该第一绝缘层具有第一氢浓度；以及设置在第一绝缘层上的第二绝缘层，该第二绝缘层具有比第一氢浓度高的第二氢浓度。薄膜晶体管设置在基板单元上。薄膜晶体管包括：设置在第二绝缘层上的栅电极；具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，该半导体层在从基板到第二绝缘层的堆叠方向上与栅电极分开，该半导体层具有第一部分、在与堆叠方向垂直的第一方向上与第一部分分开的第二部分、以及设置在第一部分和第二部分之间的第三部分；设置在栅电极和半导体层之间的栅极绝缘层；电连接到选自第一部分和第二部分中的一个的第一导电部分；电连接到选自第一部分和第二部分中的另一个的第二导电部分；以及覆盖半导体层的除第一部分和第二部分以外的部分的第三绝缘层。像素电极连接到选自薄膜晶体管的第一导电部分和第二导电部分中的一个。显示层被配置成具有根据提供给像素电极的电荷而发生的光发射或者选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化。
根据一个实施例，薄膜晶体管包括：基板；设置在基板上的第一绝缘层，该第一绝缘层具有第一氢浓度；设置在第一绝缘层上的第二绝缘层， 该第二绝缘层具有比第一氢浓度高的第二氢浓度；设置在第二绝缘层上的栅电极；具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，该半导体层在从基板到第二绝缘层的堆叠方向上与栅电极分开，该半导体层具有第一部分、在与堆叠方向垂直的第一方向上与第一部分分开的第二部分、以及设置在第一部分和第二部分之间的第三部分；设置在栅电极和半导体层之间的栅极绝缘层；电连接到选自第一部分和第二部分中的一个的第一导电部分；电连接到选自第一部分和第二部分中的另一个的第二导电部分；以及覆盖半导体层的除第一部分和第二部分以外的部分的第三绝缘层。
根据一个实施例，公开了一种显示器件的制造方法。该方法可包括：在第一温度下在基板上形成第一绝缘层，该第一绝缘层具有第一氢浓度；以及在比第一温度低的第二温度下在第一绝缘层上形成第二绝缘层，该第二绝缘层具有比第一氢浓度高的第二氢浓度。该方法可在基板单元上形成薄膜晶体管，该基板单元包括基板、第一绝缘层、以及第二绝缘层。薄膜晶体管包括结构体、第一导电部分、第二导电部分、以及第三绝缘层，该结构体包括栅电极、半导体层、以及设置在栅电极和半导体层之间的栅极绝缘层，栅电极设置在第二绝缘层上，半导体层是具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，该半导体层在从基板到第二绝缘层的堆叠方向上与栅电极分开，该半导体层具有第一部分、在与堆叠方向垂直的第一方向上与第一部分分开的第二部分、以及设置在第一部分和第二部分之间的第三部分，第一导电部分电连接到选自第一部分和第二部分中的一个，第二导电部分电连接到选自第一部分和第二部分中的另一个，第三绝缘层覆盖半导体层的除第一部分和第二部分以外的部分。该方法可包括：形成连接到选自薄膜晶体管的第一导电部分和第二导电部分中的一个的像素电极。另外，该方法可包括：形成显示层，该显示层具有根据像素电极的电位而发生的光发射或者选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化。
根据一个实施例，公开了一种薄膜晶体管的制造方法。该方法可包括： 在第一温度下在基板上形成第一绝缘层，该第一绝缘层具有第一氢浓度；以及在比第一温度低的第二温度下在第一绝缘层上形成第二绝缘层，该第二绝缘层具有比第一氢浓度高的第二氢浓度。该方法可形成结构体，该结构体包括栅电极、半导体层、以及设置在栅电极和半导体层之间的栅极绝缘层，栅电极设置在第二绝缘层上，半导体层是具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，该半导体层在从基板到第二绝缘层的堆叠方向上与栅电极分开，该半导体层具有第一部分、在与堆叠方向垂直的第一方向上与第一部分分开的第二部分、以及设置在第一部分和第二部分之间的第三部分。该方法可包括：形成第三绝缘层以覆盖半导体层的除第一部分和第二部分以外的部分。另外，该方法可包括：形成电连接到选自第一部分和第二部分中的一个的第一导电部分；以及形成电连接到选自第一部分和第二部分中的另一个的第二导电部分。
在下文中，将参考附图描述各种实施例。
这些附图是示意性的或概念性的，并且各部分的厚度和宽度之间的关系、各部分之间的尺寸比例等不一定与其实际值相同。此外，即使对于相同的部分，在这些附图中，尺寸和/或比例可被示为不同。
在本申请的附图和说明书中，类似于针对上文中的附图描述的组件被标记有相似的附图标记，并且适当地省略详细描述。
第一实施例
本实施例涉及薄膜晶体管。
图1A和图1B是示出根据第一实施例的薄膜晶体管的示意性截面图。
图1B是沿着图1A的线A1-A2的截面图。
如图1A和图1B所示，根据本实施例的薄膜晶体管110包括基板单元15、栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50。
基板单元15包括基板10、第一绝缘层11、以及第二绝缘层12。
基板10包括例如玻璃基板。基板10可包括具有聚酰亚胺、聚萘二甲 酸乙二酯、聚醚砜等的树脂基板。基板10可包括基体、以及设置在基体上的绝缘层。绝缘层可以是树脂。基体可以是不透明的。基体可包括例如不锈钢。例如，基板10的上表面是绝缘的。
例如，基板10的厚度不小于1μm（微米）且不大于1000μm。
第一绝缘层11设置在基板10上。第一绝缘层11包含例如选自氧化硅（SiOx）、氮化硅（SiNx）、和氮氧化硅（SiOxNy）中的一种。第一绝缘层11可包括例如多层膜，该多层膜包括选自氧化硅（SiOx）膜、氮化硅（SiNx）膜、和氮氧化硅（SiOxNy）膜中的至少两种膜。
在高温下形成第一绝缘层11。例如，第一绝缘层11的膜形成温度（第一温度）不低于300℃且不高于400℃。通过在高温下形成来获得致密膜。第一绝缘层11为来自基板10的杂质（包括例如水）提供了良好的阻挡性。例如，第一绝缘层11的厚度不小于10nm（纳米）且不大于1000nm。
第二绝缘层12设置在第一绝缘层11上。第二绝缘层12具有比第一绝缘层11的氢浓度（第一氢浓度）高的氢浓度（第二氢浓度）。第一氢浓度可以是0。换言之，第一绝缘层11可以不含氢。
第二绝缘层12可包含例如选自氧化硅（SiOx）、氮化硅（SiNx）、和氮氧化硅（SiOxNy）中的一种。第一绝缘层11可包括例如多层膜，该多层膜包括选自氧化硅（SiOx）膜、氮化硅（SiNx）膜、和氮氧化硅（SiOxNy）膜中的至少两种膜。第二绝缘层12可包括例如TEOS膜。
通过例如PEVCD形成第二绝缘层12。第二绝缘层12的膜形成温度（第二温度）低于第一绝缘层11的膜形成温度（第一温度）。第二绝缘层12的膜形成温度不低于25℃且不高于230℃。第二绝缘层12的膜形成温度例如不高于200℃是更有利的。通过在低温下进行膜形成，氢浓度可以是高的。
例如，第二绝缘层12的厚度不小于10nm且不大于500nm。
从基板10到第二绝缘层12的方向被取为堆叠方向。堆叠方向被取为Z轴方向。与Z轴方向垂直的一个方向被取为X轴方向。与Z轴方向和X轴方向垂直的方向被取为Y轴方向。
在该示例中，第一绝缘层11接触基板10和第二绝缘层12。
栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50设置在基板单元15上。
在本申请的说明书中，“设置在上方的状态”不仅包括设置成直接接触的状态，而且包括隔着另一组件设置的状态。
栅电极20设置在第二绝缘层12上。例如，栅电极20的厚度不小于10nm且不大于500nm。栅电极20可包含导电的各种材料。例如，栅电极20可包含诸如钼-钨（MoW）、钼-钽（MoTa）、或钨（W）之类的难熔金属。栅电极20可包含例如铝合金。铝合金可包含Al作为主要成分，并且可执行防止异常析出的措施。栅电极20可包含例如AlNd等。
栅电极20具有侧面20s。侧面20s与X-Y平面（与堆叠方向垂直的平面）相交。栅电极20的侧面20s可相对于Z轴方向倾斜。换言之，栅电极20的侧面20s可具有锥形配置（tapered configuration）。例如，栅电极20的上部沿着与Z轴方向垂直的方向的宽度比栅电极20的下部沿着该方向的宽度窄。例如，栅极绝缘层25覆盖栅电极20的侧面20s。
X-Y平面和栅电极20的侧面20s之间的角度例如不小于10度且不大于40度是有利的。通过具有锥形配置的侧面20s来改进在栅电极20上形成的膜对栅电极20的侧面20s的覆盖能力。例如，可通过改进覆盖能力来抑制漏电流。
半导体层30在Z轴方向（从基板10到第二绝缘层12的堆叠方向）上与栅电极20分开。在该示例中，栅电极20部署在半导体层30和第二绝缘层12之间。
半导体层30具有第一部分p1、第二部分p2、以及第三部分p3。第二部分p2在第一方向上与第一部分p1分开。第一方向垂直于Z轴方向（堆叠方向）。第三部分p3设置在第一部分p1和第二部分p2之间。半导体层30具有包含选自铟、镓、和锌中的至少一种的氧化物。
半导体层30用作薄膜晶体管110的沟道层。半导体层30可包含例如非晶氧化物半导体，诸如In-Ga-Zn-O（在下文中称为IGZO）等。半导体层 30包括非晶部分。对于非晶氧化物半导体层，在通过例如透射电子显微镜（TEM）或X射线衍射（XRD）来观察时未观察到指示结晶度的衍射图案。
例如，半导体层30的厚度不小于5nm且不大于100nm。当半导体层30的厚度不小于5nm时，获得良好的电特性。可通过例如扫描电子显微镜（SEM）、透射电子显微镜（TEM）等来观察半导体层30的膜性质和配置。
在该示例中，半导体层30的外边缘30r当被投影到X-Y平面上时位于栅电极20的外边缘20r的内侧上是有利的。藉此，可抑制由在栅电极20的外边缘20r形成的电场浓度部分引起的晶体管特性的不规则。
栅极绝缘层25设置在栅电极20和半导体层30之间。栅极绝缘层25可包含例如选自氧化硅（例如，SiO2）、氮氧化硅（SiOxNy:H）、和氮化硅（SiNx:H）中的一种。栅极绝缘层25可包括例如选自氧化硅、氮氧化硅、和氮化硅中的至少两种膜的堆叠膜。例如，栅极绝缘层25的厚度不小于10nm且不大于500nm。
第一导电部分41电连接到选自第一部分p1和第二部分p2中的一个。第二导电部分42电连接到选自第一部分p1和第二部分p2中的另一个。在该示例中，第一导电部分41电连接到第一部分p1，且第二导电部分42电连接到第二部分p2。第一导电部分41是选自源极和漏极中的一个，而第二导电部分42是选自源极和漏极中的另一个。
在本申请的说明书中，电连接的状态包括其中两个导体物理接触的状态、其中两个导体通过另一导体连接的状态、以及其中连接两个导体的电气元件（诸如晶体管、二极管等）可形成电流在两个导体中流动的状态的状态。
第一导电部分41和第二导电部分42可包括例如各种导电材料，诸如ITO（氧化铟锡）、钛（Ti）膜/铝（Al）膜/钛（Ti）膜的堆叠膜、钼（Mo）膜/铝（Al）膜/钼（Mo）膜的堆叠膜等。
可通过例如对第一部分p1和第二部分p2进行氩（Ar）等离子体处理来降低半导体层30的第一部分p1和第二部分p2的电阻。具有降低的电阻的部分可用作第一导电部分41的至少一部分和/或第二导电部分42的至少 一部分。
第三绝缘层50覆盖半导体层30的除第一部分p1和第二部分p2以外的部分。半导体层30具有侧面30s。侧面30s与X-Y平面（与堆叠方向垂直的平面）相交。例如，第三绝缘层50覆盖半导体层30的上表面30u和半导体层30的侧面30s。例如，上表面30u是除第一部分p1的上表面和第二部分p2的下表面以外的部分。
根据具有这种配置的薄膜晶体管110，可提供高度可靠的薄膜晶体管。
使用氧化物半导体的薄膜晶体管的特性容易劣化。例如，在其中杂质（包含例如水）从基板10移动至氧化物半导体膜（半导体层30）内的情况下，薄膜晶体管的特性劣化。例如，在基板10包含有机物质（例如，聚酰亚胺）的情况下特别容易发生这种现象。
第一绝缘层11为致密的以抑制杂质从基板10移动至半导体层30内是有利的。通过在高温下生长第一绝缘层11，使得第一绝缘层11为致密的。藉此，可抑制杂质从基板110移动至半导体层30内。
另一方面，根据本申请的发明人的调查，发现当半导体层30的氢浓度变得极低时，在半导体层30中发生缺陷并且薄膜晶体管的特性劣化。当特定量的氢被包括在半导体层30中时，获得高可靠性。通过从设置在半导体层30周围的绝缘层或电极向半导体层30供氢，可将半导体层30内部的氢浓度维持在期望值。藉此，可抑制半导体层30的缺陷的发生。
如上所述，通过使用在高温下生长的致密膜作为第一绝缘层11来抑制杂质从基板10移动至半导体层30内来降低第一绝缘层11的氢浓度（第一浓度）。氢不容易从这种第一绝缘层11吸收，并且从第一绝缘层11向半导体层30供氢是困难的。
在本实施例，具有高氢浓度的第二绝缘层12设置在第一绝缘层11上。藉此，可从第二绝缘层12向半导体层30提供必要的氢，并且半导体层30的氢浓度可维持在适当的值。
在本实施例中，可在抑制杂质从基板10移动至半导体层30内时适当地维持半导体层30的氢浓度，并且可抑制缺陷的发生。藉此，可提供高度 可靠的薄膜晶体管。
例如，第一绝缘层11的氢浓度不小于1×1021/cm3且不大于5×1022/cm3。例如，第二绝缘层12的氢浓度不小于2×1021/cm3且不大于5×1022/cm3。
在本实施例中，第一绝缘层11是致密的，并且第二绝缘层12不如第一绝缘层11致密。例如，第二绝缘层12的密度小于第一绝缘层11的密度。例如，第二绝缘层12的折射率小于第一绝缘层11的折射率。
例如，在本实施例，第一绝缘层11包含氮化硅或氮氧化硅。第二绝缘层12包含氧化硅、氮化硅、或者氮氧化硅。在该示例中，第二绝缘层12的折射率小于第一绝缘层11的折射率。
在本实施例中，栅极绝缘层25的氢浓度可低于第二氢浓度。换言之，第二绝缘层12的氢浓度可高于栅极绝缘层25的氢浓度。
例如，在使用氧化物半导体的薄膜晶体管110中，通过使栅极绝缘层25和半导体层30之间的界面具有高质量来获得高可靠性。例如，在高温下形成的绝缘膜用作栅极绝缘层25。藉此，栅极绝缘层25和半导体层30之间的界面的质量增加。在高温下形成的栅极绝缘层25中所包含的氢的浓度为低。从这种栅极绝缘层25向半导体层30供氢是困难的。在这种情况下，通过使第二绝缘层12的氢浓度高于栅极绝缘层25的氢浓度，可从第二绝缘层12向半导体层30提供必要的氢。藉此，在增加栅极绝缘层25和半导体层30之间的界面的质量的同时，半导体层30的氢浓度可以是适当的。
例如，第二绝缘层12的密度小于栅极绝缘层25的密度。例如，第二绝缘层12的折射率小于栅极绝缘层25的折射率。
此外，在本实施例，第三绝缘层50的氢浓度可低于第二氢浓度。换言之，第二绝缘层12的氢浓度可高于第三绝缘层50的氢浓度。
例如，第二绝缘层12的密度小于第三绝缘层50的密度。例如，第二绝缘层12的折射率小于第三绝缘层50的折射率。
例如，第三绝缘层50设置在半导体层30上，以使其与半导体层30的一部分接触。第三绝缘层50用作沟道保护层。通过增加第三绝缘层50的 质量来获得高可靠性。例如，通过在不低于200℃且不高于250℃的温度下形成第三绝缘层50来获得高质量的第三绝缘层50。包括在这样的第三绝缘层50中的氢的浓度为低。从这样的第三绝缘层50向半导体层30供氢是困难的。在这种情况下，通过使第二绝缘层12的氢浓度高于第三绝缘层50的氢浓度，可从第二绝缘层12向半导体层30提供必要的氢。藉此，在增加用作沟道保护层的第三绝缘层50的质量的同时，半导体层30的氢浓度可以是适当的。
除了所包含的氢浓度以外，例如，第二绝缘层12可包含与第一绝缘层11相同的材料。第二绝缘层12可包含与第一绝缘层11不同的材料。
除了所包含的氢浓度以外，例如，第二绝缘层12可包含与栅极绝缘层25相同的材料。第二绝缘层12可包含与栅极绝缘层25不同的材料。
除了所包含的氢浓度以外，例如，第二绝缘层12可包含与第三绝缘层50相同的材料。第二绝缘层12可包含与第三绝缘层50不同的材料。
在该示例中，半导体层30的侧面30s相对于Z轴方向倾斜。换言之，半导体层30的侧面30s具有锥形配置。例如，半导体层30的上部沿着与Z轴方向垂直的方向的宽度比半导体层30的下部沿着该方向的宽度窄。藉此，改进第三绝缘层50对半导体层30的覆盖能力，并且获得高可靠性。
现在，将描述根据本实施例的薄膜晶体管110的制造方法的示例。
图2A至图2H是示出根据第三实施例的薄膜晶体管的制造方法的按照工艺次序的示意性截面图。
这些附图是与沿着图1A的线A1-A2的截面相对应的截面图。
如图2A所示，制备基板10。例如，可在基板10的表面上形成具有聚酰亚胺的树脂层。
如图2B所示，在基板10上形成第一绝缘层11。例如，等离子体CVD用于形成第一绝缘层11。例如，第一绝缘层11的膜形成温度不低于300℃且不高于400℃。
如图2C所示，在第一绝缘层11上形成第二绝缘层12。例如，PECVD用于形成第二绝缘层12。例如，第二绝缘层12的膜形成温度不低于25℃ 且不高于230℃。第二绝缘层12的膜形成温度不低于25℃且不高于200℃是更有利的。由此，形成基板单元15。
在第二绝缘层12上形成包括栅电极20、栅极绝缘层25、以及半导体层30的结构体35（参考图2G）。
在如图2D所示的示例中，在第二绝缘层12上形成栅电极20。例如，通过形成用于形成栅电极20的导电膜且通过光刻和蚀刻而图案化该导电膜来形成栅电极20。可以锥形配置形成栅电极20的侧面20s。
如图2E所示，形成栅极绝缘层25以覆盖栅电极20。
如图2F所示，在含氢的气氛中进行退火。退火的氢浓度例如不低于0.5%且不高于10%。退火的温度例如不低于160℃且不高于300℃。
如图2G所示，在栅极绝缘层25上形成半导体层30。藉此，形成包括栅电极20、栅极绝缘层25、以及半导体层30的结构体35。
如图2H所示，在半导体层30上形成用于形成第三绝缘层50的绝缘膜，制作第一孔41h以到达半导体层30的第一部分p1，并且制作第二孔42h以到达半导体层30的第二部分p2。藉此，形成第三绝缘层50。
用于形成半导体层30的沟道保护层的第三绝缘层50可包括例如具有比半导体层30更高的耐酸性的材料。第三绝缘层50可包含例如氧化硅。
在形成第三绝缘层50之后执行退火。可在形成用于形成第三绝缘层50的绝缘膜之后且在制作第一孔41h和第二孔42h之前实现退火。可在制作第一孔41h和第二孔42h之后执行退火。退火的温度不低于200℃且不高于400℃。在惰性气体气氛中进行退火是有利的。退火的时间例如不少于30分钟且不多于5小时。例如，可通过退火来减少半导体层30和栅极绝缘层25之间的界面的缺陷。
通过向第一孔41h和第二孔42h填充导电材料，分别形成第一导电部分41和第二导电部分42。
在形成第一导电部分41和第二导电部分42之后进行退火。例如，可通过该退火来去除工艺损害。该退火的温度低于形成第三绝缘层50（沟道保护层）之后的退火温度是有利的。在形成第一导电部分41和第二导电部 分42后的退火温度例如不低于250℃且不高于300℃。当在形成第一导电部分41和第二导电部分42后的退火温度不低于300℃时，例如存在其中被用作第一导电部分41和第二导电部分42的金属与半导体层30反应、该金属在半导体层30内部扩散、以及可靠性降低的情况。形成第一导电部分41和第二导电部分42后的退火在例如惰性气体气氛中执行是有利的。
由此，可形成薄膜晶体管110。
现在，将描述薄膜晶体管的特性的示例。
图3A和图3B是示出薄膜晶体管的特性的图。
图3A示出根据本实施例的薄膜晶体管110的特性。图3B示出参考示例的薄膜晶体管119（具有未示出的配置）的特性。使用类似于第一绝缘层11的条件来形成薄膜晶体管119的第二绝缘层12。换言之，薄膜晶体管119的第二绝缘层12的氢浓度与第一绝缘层11的氢浓度一样低。同样，薄膜晶体管119的第二绝缘层12的氢浓度低于栅极绝缘层25的氢浓度。在这些附图中，横轴是栅极电压VG（伏特（V））。纵轴是源极-漏极电流ID（安培（A））。对于这些特性，漏极电压Vd为15V。
如图3B所示，薄膜晶体管119的阈值电压约为10V。在BTS试验之后，薄膜晶体管119的阈值电压移向正侧，不小于1V。由此，在参考示例的薄膜晶体管119中，初始特性的阈值电压高，并且BTS试验之后的特性波动大。
相反，根据本实施例的薄膜晶体管110的阈值电压约为0V。在BTS试验之后，薄膜晶体管10的阈值电压基本等于初始特性的阈值电压。由此，在根据本实施例的薄膜晶体管110中，初始特性的阈值电压低，并且BTS试验之后的特性波动小。
以上所述的薄膜晶体管110具有底栅结构。本实施例也适用于如下所述的顶栅结构。
第二实施例
图4A和图4B是示出根据第二实施例的薄膜晶体管的示意性截面图。
图4B是沿着图4A的线A1-A2的截面图。
如图4A和图4B所示，根据第二实施例的薄膜晶体管120也包括基板单元15、栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50。基板单元15包括基板10、第一绝缘层11、以及第二绝缘层12。同样，在薄膜晶体管120中，栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50设置在基板单元15上。
在薄膜晶体管120中，半导体层30部署在栅电极20和基板单元15（第二绝缘层12）之间。半导体层30设置在第二绝缘层12上，栅极绝缘层25设置在半导体层30上，并且栅电极20设置在栅极绝缘层25上。换言之，薄膜晶体管120具有顶栅结构。
半导体层30接触第二绝缘层12。栅极绝缘层25设置在半导体层30和栅电极20之间，并且接触半导体层30和栅电极20。
在该示例中，半导体层30包括第一部分p1、在第一方向（例如，X轴方向）上与第一部分p1分开的第二部分p2、以及设置在第一部分p1和第二部分p2之间的第三部分p3。
第一导电部分41电连接到第一部分p1。第二导电部分42电连接到第二部分p2。第三绝缘层50覆盖半导体层30的除第一部分p1和第二部分p2以外的部分。
半导体层30具有与X-Y平面（与作为堆叠方向的Z轴方向垂直的平面）相交的侧面30s。同样，在该示例中，第三绝缘层50覆盖半导体层30的侧面30s。藉此，可易于抑制半导体层30的特性的波动。
关于第一实施例描述的配置和材料适用于薄膜晶体管120的基板单元15、半导体层30、栅极绝缘层25、栅电极20、第一导电部分41、第二导电部分42、以及第三导电部分50。
同样，在薄膜晶体管120中，第二绝缘层12的氢浓度高于第一绝缘层11的氢浓度。
同样，在本实施例中，由于第一绝缘层11在高温下生长，因此第一绝 缘层11是致密的，并且可抑制杂质从基板10移动至半导体层30内。在这种情况下，第一绝缘层11的氢浓度降低。通过在这样的第一绝缘层11上设置具有高氢浓度的第二绝缘层12，可从第二绝缘层12向半导体层30提供必要的氢，并且半导体层30的氢浓度可维持在适当的值。
同样，在本实施例，可在抑制杂质从基板10移到半导体层30的同时适当地维持半导体层30的氢浓度，并且可抑制缺陷的发生。藉此，可提供高度可靠的薄膜晶体管。
同样，在本实施例中，第二绝缘层12的氢浓度可被设成高于栅极绝缘层25的氢浓度。藉此，可从第二绝缘层12向半导体层30提供必要的氢。藉此，在增加栅极绝缘层25和半导体层30之间的界面的质量的同时，半导体层30的氢浓度可以是适当的。
例如，第二绝缘层12的密度小于栅极绝缘层25的密度。例如，第二绝缘层12的折射率小于栅极绝缘层25的折射率。
同样，在本实施例中，第二绝缘层12的氢浓度可高于第三绝缘层50的氢浓度。例如，第二绝缘层12的密度小于第三绝缘层50的密度。例如，第二绝缘层12的折射率小于第三绝缘层50的折射率。
同样，在该示例中，半导体层30的侧面30s相对于Z轴方向倾斜。同样，栅电极20的侧面20s相对于Z轴方向倾斜。藉此，设置在半导体层30和栅电极20上的各层的覆盖能力是良好的，并且可进一步增加可靠性。
现在，将描述根据本实施例的薄膜晶体管120的制造方法的示例。
图5A至图5H是示出根据第二实施例的薄膜晶体管的制造方法的按照工艺次序的示意性截面图。
这些附图是与沿着图4A的线A1-A2的截面相对应的截面图。
如图5A所示，制备基板10。
如图5B所示，在基板10上形成第一绝缘层11。
如图5C所示，在第一绝缘层11上形成第二绝缘层12。相关于第一实施例描述的方法和条件可用于形成基板10、第一绝缘层11、以及第二绝缘层12。
在第二绝缘层12上形成包括栅电极20、栅极绝缘层25、以及半导体层30的结构体35（参考图5F）。
在如图5D所示的示例中，在第二绝缘层12上形成半导体层30。
如图5E所示，形成用于形成栅极绝缘层25的栅极绝缘膜25f以覆盖半导体层30，并且在栅极绝缘层25上形成用于形成栅电极20的栅电极膜20f。
如图5F所示，通过图案化栅电极膜20f和栅极绝缘膜25f，分别形成栅电极20和栅极绝缘层25。藉此，形成包括栅电极20、栅极绝缘层25、以及半导体层30的结构体35。
如图5G所示，形成用于形成第三绝缘层50的第三绝缘膜50f以覆盖栅电极20。
如图5H所示，在第三绝缘膜50f中制备第一孔41h以到达半导体层30的第一部分p1，并且在第三绝缘膜50中制备第二孔42h以到达半导体层30的第二部分p2。藉此，形成第三绝缘层50。
第三绝缘层50可包含例如氧化硅。在形成第三绝缘层50或第三绝缘膜50f之后执行退火。可在制作第一孔41h和第二孔42h之后实现退火。可在制作第一孔41h和第二孔42h之后执行退火。退火的温度不低于200℃且不高于400℃。在惰性气体气氛中执行退火是有利的。退火时间例如不少于30分钟且不多于5小时。
通过向第一孔41h和第二孔42h填充导电材料，分别形成第一导电部分41和第二导电部分42。同样，在该示例中，在形成第一导电部分41和第二导电部分42之后执行退火。这次退火的温度，例如，低于在形成第三绝缘层50后的退火温度是有利的。在形成第一导电部分41和第二导电部分42后的退火温度例如不低于250℃且不高于300℃。在形成第一导电部分41和第二导电部分42后的退火在例如惰性气体气氛中执行是有利的。
由此，可形成薄膜晶体管120。
同样，在根据本实施例的薄膜晶体管120中，阈值电压约为0V，并且在BTS试验之后，薄膜晶体管110的阈值电压与初始特性的阈值电压基本 相同。由此，同样，在根据本实施例的薄膜晶体管120中，初始特性的阈值电压低，并且BTS试验之后的特性波动小。
第三实施例
本实施例涉及使用根据第一实施例的薄膜晶体管的显示器件。
图6是示出根据第三实施例的显示器件的示意图。
如图6所示，根据本实施例的显示器件210包括基板单元15、多个薄膜晶体管110、多个像素电极60、以及显示层70。多个薄膜晶体管110、多个像素电极60、以及显示层70设置在基板单元15上。
在该示例中，多条控制线161、多条信号线162、以及电源线163也设置在基板单元15上。控制线161与信号线162相交。像素61设置在多条控制线161和多条信号线162之间的交点中的每一个处。
程序晶体管151、驱动晶体管152、电容器153、以及像素电极60设置在一个像素61中。例如，显示层70设置在像素电极60和相对电极65之间。例如，有机发光层可用作显示层70。
相对于第一实施例描述的薄膜晶体管110可用作程序晶体管151和驱动晶体管152。然而，由于多个薄膜晶体管设置在显示器件210中的一个基板单元15上，因此这些薄膜晶体管被取为与基板单元15分开的实体。
现在，将描述一个像素。
信号线162连接到程序晶体管151的源极。控制线161连接到程序晶体管151的栅极。驱动晶体管152的栅极连接到程序晶体管151的漏极。驱动晶体管152的漏极连接到电源线163。电源线163被设为具有例如电源电位Vdd。电容器153的一端连接到驱动晶体管152的栅极，而电容器器153的另一端连接到驱动晶体管152的漏极。像素电极60连接到驱动晶体管152的源极。显示层70设置在像素电极60和相对电极65之间。在其中有机发光层用作显示层70的情况下，例如，像素电极60用作阳极，且相对电极65用作阴极。
控制线161连接到控制线驱动单元161a。信号线162连接到信号线驱 动单元162a。控制线驱动单元161a和信号线驱动单元162a连接到控制单元164。控制线驱动单元161a、信号线驱动单元162a、以及控制单元164中的至少一部分可设置在基板单元15上，或者可与基板单元15分开设置。
信号被按顺序提供给控制线161以操作程序晶体管151和驱动晶体管152，并且与提供给信号线162的信号相对应的电荷被提供给像素电极60。电荷经由驱动晶体管152提供给像素电极60。例如，显示层70根据像素电极60的电荷发光。显示层70的光学特性可根据像素电极60的电荷而改变。藉此，进行显示。
现在，将进一步描述一个像素的配置的示例。
图7是示出根据第三实施例的显示器件的示意性截面图。
如图7所示，基板10、第一绝缘层11、以及第二绝缘层12设置在基板单元15中。相对于第一实施例描述的配置和材料适用于基板10、第一绝缘层11、第二绝缘层12。
薄膜晶体管110（多个薄膜晶体管110中的每一个）包括栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50。
栅电极20设置在第二绝缘层12上。在该示例中，栅电极20接触第二绝缘层12。半导体层30在堆叠方向上与栅电极20分开。半导体层30具有第一部分p1、第二部分p2、以及第三部分p3。半导体层30具有包含选自铟、镓、和锌中的至少一种的氧化物。栅极绝缘层25设置在栅电极20和半导体层30之间。
第一导电部分41电连接到第一部分p1。第二导电部分42电连接到第二部分p2。第三绝缘层50覆盖半导体层30的除第一部分p1和第二部分p2以外的部分。
在显示器件210中，使用具有底栅结构的薄膜晶体管110。
多个像素电极60分别连接到选自多个薄膜晶体管110中的每一个的第一导电部分41和第二导电部分42中的一个。
显示层70具有根据经由多个薄膜晶体管110中的每一个提供给多个像 素电极60中的每一个的电荷而发生的光发射或者选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化中的一个。
像素电极60包含例如ITO（氧化铟锡）等。
例如，有机发光层用作显示层70。例如，液晶层可用作显示层70。
根据显示器件210，可提供高度可靠的显示器件。
第四实施例
本实施例涉及使用根据第二实施例的薄膜晶体管（具有顶栅结构的薄膜晶体管）的显示器件。根据本实施例的显示器件还可具有相对于图6描述的配置。相对于第二实施例描述的薄膜晶体管120可用作程序晶体管151和驱动晶体管152。由于多个薄膜晶体管设置在显示器件中的一个基板单元15上，因此这些薄膜晶体管被取为与基板单元15分开的实体。
现在，将进一步描述一个像素的配置的示例。
图8是示出根据第四实施例的显示器件的示意性截面图。
在根据如图8所示的实施例的显示器件220中，相对于第二实施例描述的薄膜晶体管120设置在基板单元15上。薄膜晶体管120（多个薄膜晶体管120中的每一个）包括栅电极20、半导体层30、栅极绝缘层25、第一导电部分41、第二导电部分42、以及第三绝缘层50。
半导体层30设置在第二绝缘层12上。在该示例中，半导体层30接触第二绝缘层12。栅极绝缘层25设置在栅电极20上，且栅电极20设置在栅极绝缘层25上。第一导电部分41电连接到半导体层30的第一部分p1。第二导电部分42电连接到半导体层30的第二部分p2。第三绝缘层50覆盖半导体层30的除第一部分p1和第二部分p2以外的部分。
显示器件220的多个像素电极60和显示层70可类似于显示器件210的像素电极和显示层。
根据显示器件220，可提供高度可靠的显示器件。
第五实施例
本实施例涉及薄膜晶体管的制造方法。
图9是示出根据第五实施例的薄膜晶体管的制造方法的流程图。
如图9所示，根据本实施例的制造方法包括：在第一温度下在基板10上形成具有第一氢浓度的第一绝缘层11的工艺（步骤S110）。
该制造方法包括：在比第一温度低的第二温度下在第一绝缘层11上形成具有第二氢浓度的第二绝缘层12的工艺（步骤S120），第二氢浓度高于第一氢浓度。
该制造方法包括：形成结构体35的工艺（步骤S130）。结构体35包括栅电极20、半导体层30、以及设置在栅电极20和半导体层30之间的栅极绝缘层25，其中栅电极20设置在第二绝缘层12上，半导体层30是具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，且该半导体层在从基板10到第二绝缘层12的堆叠方向（Z轴方向）上与栅电极20分开，并且半导体层30具有第一部分p1、在与堆叠方向垂直的第一方向上与第一部分p1分开的第二部分p2、以及设置在第一部分p1和第二部分p2之间的第三部分p3。
该制造方法包括：形成第三绝缘层50以覆盖半导体层30的除第一部分p1和第二部分p2以外的部分的工艺（步骤S140）。
该制造方法包括：形成电连接到选自第一部分p1和第二部分p2中的一个的第一导电部分41且形成电连接到选自第一部分p1和第二部分p2中的另一个的第二导电部分42的工艺（步骤S150）。
根据本实施例，可提供高度可靠的薄膜晶体管的制造方法。
现在，将描述形成结构体35的工艺（步骤S130）的示例。
图10是示出根据第五实施例的薄膜晶体管的另一种制造方法的流程图。
如图10所示，形成结构体35的工艺（步骤S130）包括在第二绝缘层12上形成栅电极20的工艺（步骤S131）。
形成结构体35的工艺（步骤S130）包括在栅电极20上形成栅极绝缘层25的工艺（步骤S132）。
形成结构体35的工艺（步骤S130）还包括在栅极绝缘层25上形成半导体层30的工艺（步骤S133）。
该制造方法包括执行例如相关于图2A至图2H描述的处理。
图11是示出根据第五实施例的薄膜晶体管的另一种制造方法的流程图。
如图10所示，形成结构体35的工艺（步骤S130）包括在第二绝缘层12上形成半导体层30的工艺（步骤S133a）。
形成结构体35的工艺（步骤S130）包括在半导体层30上形成栅极绝缘层25的工艺（步骤S132a）。
形成结构体35的工艺（步骤S130）还包括在栅极绝缘层25上形成栅电极25的工艺（步骤S131a）。
该制造方法包括执行例如相关于图5A至图5H描述的处理。
第六实施例
本实施例涉及显示器件的制造方法。
图12是示出根据第六实施例的显示器件的制造方法的流程图。
如图12所示，该制造方法包括相关于图9描述的步骤S110至S150。
换言之，该制造方法包括：在第一温度下在基板10上形成具有第一氢浓度的第一绝缘层11的工艺（S110）。
该制造方法包括：在比第一温度低的第二温度下在第一绝缘层11上形成具有第二氢浓度的第二绝缘层12的工艺（步骤S120），第二氢浓度高于第一氢浓度。藉此，形成包括基板10、第一绝缘层11、以及第二绝缘层12的基板单元15。
在基板单元15上形成多个薄膜晶体管。形成多个薄膜晶体管的工艺包括：形成结构体35的工艺（步骤S130）；形成第三绝缘层50的工艺（步骤S140）；以及形成第一导电部分41和第二导电部分42的工艺（步骤S150）。
形成结构体35的工艺可包括相对于图10和图11描述的处理。
该制造方法包括：形成多个像素电极60以使其分别连接到选自多个薄膜晶体管中的每一个的第一导电部分41和第二导电部分42中的一个的工艺（步骤S160）。
该制造方法包括：形成显示层70的工艺（步骤S170），该显示层70具有根据多个像素电极60中的每一个的电位而发生的光发射或者选自选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化中的一个。
根据本实施例，可提供高度可靠的显示器件的制造方法。
根据这些实施例，可提供高度可靠的显示器件、高度可靠的薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法。
在本申请的说明书中，“垂直”和“平行”不仅指严格地垂直和严格地平行，而且还包括例如由制造工艺等引起的波动。基本垂直和基本平行是足够的。
在上文中，参考特定示例来描述本发明的实施例。然而，本发明不限于这些特定示例。例如，本领域技术人员可通过从已知领域适当地选择包括在薄膜晶体管中的组件（诸如基板、第一至第三绝缘层、栅电极、栅极绝缘层、半导体层、以及第一和第二导电部分）的特定配置、包括在显示器件中的组件（诸如像素电极、显示层等）的特定配置来类似地实践本发明，并且这种实践在获得类似效果的程度上落入本发明的范围。
此外，特定示例的任何两个或两个以上组件可在技术可行性的程度上进行组合，并且在包括本发明目的的程度上被包括在本发明的范围中。
此外，本领域技术人员可基于如本发明的实施例所述的显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法进行适当的设计修改而实践的所有显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法在包括本发明的精神的程度上也落入本发明的范围。
在本发明的精神内本领域技术人员可构想各种其他变体和修改，并且应当理解这些变体和修改也涵盖在本发明的范围内。
尽管描述了特定实施例，但这些实施例只是作为示例呈现，并且不旨在限制本发明的范围。实际上，在本文中所描述的新颖实施例可以各种其他形式体现，此外，可作出以本文中所描述的实施例的形式的各种省略、替换和改变而不背离本发明的精神。所附权利要求书及其等效物旨在覆盖可落入本发明的范围和精神的这些形式或修改。

Claims (20)

1.一种显示器件，包括：
基板单元，所述基板单元包括：
基板；
设置在所述基板上的第一绝缘层，所述第一绝缘层具有第一氢浓度；以及
设置在所述第一绝缘层上的第二绝缘层，所述第二绝缘层具有比所述第一氢浓度高的第二氢浓度；
设置在所述基板单元上的薄膜晶体管；所述薄膜晶体管包括：
设置在所述第二绝缘层上的栅电极；
具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，所述半导体层在从所述基板到所述第二绝缘层的堆叠方向上与所述栅电极分开，所述半导体层具有第一部分、在与所述堆叠方向垂直的第一方向上与所述第一部分分开的第二部分、以及设置在所述第一部分和所述第二部分之间的第三部分；
设置在所述栅电极和所述半导体层之间的栅极绝缘层；
电连接到选自所述第一部分和所述第二部分中的一个的第一导电部分；
电连接到选自所述第一部分和所述第二部分中的另一个的第二导电部分；以及
覆盖所述半导体层的除所述第一部分和所述第二部分以外的部分的第三绝缘层；
连接到选自所述薄膜晶体管的所述第一导电部分和所述第二导电部分中的一个的像素电极；以及
显示层，配置成具有根据提供给所述像素电极的电荷而发生的光发射或者选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化。
2.如权利要求1所述的器件，其特征在于，所述第二绝缘层的折射率小于所述第一绝缘层的折射率。
3.如权利要求1所述的器件，其特征在于，所述第二绝缘层的密度小于所述第一绝缘层的密度。
4.如权利要求1所述的器件，其特征在于，
所述第一绝缘层包含氮化硅或氮氧化硅，
所述第二绝缘层包含氧化硅、氮化硅、或者氮氧化硅，并且
所述第二绝缘层的折射率小于所述第一绝缘层的折射率。
5.如权利要求1所述的器件，其特征在于，所述栅极绝缘层的氢浓度低于所述第二氢浓度。
6.如权利要求1所述的器件，其特征在于，所述第三绝缘层的氢浓度低于所述第二氢浓度。
7.如权利要求1所述的器件，其特征在于，
所述第一绝缘层包含氮化硅，
所述第二绝缘层包含氧化硅，并且
所述栅极绝缘层包含氧化硅。
8.如权利要求1所述的器件，其特征在于，所述第三绝缘层包含氧化硅。
9.如权利要求1所述的器件，其特征在于，
所述栅电极部署在所述半导体层和所述基板单元之间，
所述栅电极具有与垂直于所述堆叠方向的平面相交的侧面，并且
所述栅极绝缘层覆盖所述侧面。
10.如权利要求1所述的器件，其特征在于，
所述半导体层部署在所述栅电极和所述基板单元之间，
所述半导体层具有与垂直于所述堆叠方向的平面相交的侧面，并且
所述第三绝缘层覆盖所述侧面。
11.如权利要求1所述的器件，其特征在于，所述第一绝缘层的厚度不小于10纳米且不大于1000纳米。
12.如权利要求1所述的器件，其特征在于，所述第一绝缘层的厚度不小于10纳米且不大于500纳米。
13.如权利要求1所述的器件，其特征在于，所述半导体层包括非晶部分。
14.如权利要求1所述的器件，其特征在于，
所述半导体层的外边缘在被投影到垂直于所述堆叠方向的平面上时位于所述栅电极的外边缘的内侧上。
15.如权利要求1所述的器件，其特征在于，
所述第一氢浓度不小于1×1021/cm3且不大于5×1022/cm3，
所述第二氢浓度不小于2×1021/cm3且不大于5×1022/cm3，并且高于所述第一氢浓度。
16.如权利要求1所述的器件，其特征在于，所述第二绝缘层的密度小于所述第三绝缘层的密度。
17.如权利要求1所述的器件，其特征在于，所述第二绝缘层的折射率小于所述第三绝缘层的折射率。
18.一种薄膜晶体管，包括：
基板；
设置在所述基板上的第一绝缘层，所述第一绝缘层具有第一氢浓度；
设置在所述第一绝缘层上的第二绝缘层，所述第二绝缘层具有比所述第一氢浓度高的第二氢浓度；
设置在所述第二绝缘层上的栅电极；
具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，所述半导体层在从所述基板到所述第二绝缘层的堆叠方向上与所述栅电极分开，所述半导体层具有第一部分、在与所述堆叠方向垂直的第一方向上与所述第一部分分开的第二部分、以及设置在所述第一部分和所述第二部分之间的第三部分；
设置在所述栅电极和所述半导体层之间的栅极绝缘层；
电连接到选自所述第一部分和所述第二部分中的一个的第一导电部分；
电连接到选自所述第一部分和所述第二部分中的另一个的第二导电部分；以及
覆盖所述半导体层的除所述第一部分和所述第二部分以外的部分的第三绝缘层。
19.一种显示器件的制造方法，包括：
在第一温度下在基板上形成第一绝缘层，所述第一绝缘层具有第一氢浓度；
在比所述第一温度低的第二温度下在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层具有比所述第一氢浓度高的第二氢浓度；
在基板单元上形成薄膜晶体管，所述基板单元包括所述基板、所述第一绝缘层、以及所述第二绝缘层，所述薄膜晶体管包括结构体、第一导电部分、第二导电部分、以及第三绝缘层，所述结构体包括栅电极、半导体层、以及设置在所述栅电极和所述半导体层之间的栅极绝缘层，所述栅电极设置在所述第二绝缘层上，所述半导体层是具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，所述半导体层在从所述基板到所述第二绝缘层的堆叠方向上与所述栅电极分开，所述半导体层具有第一部分、在与所述堆叠方向垂直的第一方向上与所述第一部分分开的第二部分、以及设置在所述第一部分和所述第二部分之间的第三部分，所述第一导电部分电连接到选自所述第一部分和所述第二部分中的一个，所述第二导电部分电连接到选自所述第一部分和所述第二部分中的另一个，所述第三绝缘层覆盖所述半导体层的除所述第一部分和所述第二部分以外的部分；
形成连接到选自所述薄膜晶体管的所述第一导电部分和所述第二导电部分中的一个的像素电极；以及
形成显示层，所述显示层具有根据所述像素电极的电位而发生的光发射或者选自吸收率、反射率、散射性、折射性、以及光学旋转性中的至少一个光学特性的变化。
20.一种薄膜晶体管的制造方法，包括：
在第一温度下在基板上形成第一绝缘层，所述第一绝缘层具有第一氢浓度；
在比所述第一温度低的第二温度下在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层具有比所述第一氢浓度高的第二氢浓度；
形成结构体，所述结构体包括栅电极、半导体层、以及设置在所述栅电极和所述半导体层之间的栅极绝缘层，所述栅电极设置在所述第二绝缘层上，所述半导体层是具有包含选自铟、镓、和锌中的至少一种的氧化物的半导体层，所述半导体层在从所述基板到所述第二绝缘层的堆叠方向上与所述栅电极分开，所述半导体层具有第一部分、在与所述堆叠方向垂直的第一方向上与所述第一部分分开的第二部分、以及设置在所述第一部分和所述第二部分之间的第三部分；
形成第三绝缘层以覆盖所述半导体层的除所述第一部分和所述第二部分以外的部分；以及
形成电连接到选自所述第一部分和所述第二部分中的一个的第一导电部分，并且形成电连接到选自所述第一部分和所述第二部分中的另一个的第二导电部分。
CN201410078469.7A 2013-03-19 2014-03-05 显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法 Withdrawn CN104064566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-057377 2013-03-19
JP2013057377A JP6108898B2 (ja) 2013-03-19 2013-03-19 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN104064566A true CN104064566A (zh) 2014-09-24

Family

ID=50070457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410078469.7A Withdrawn CN104064566A (zh) 2013-03-19 2014-03-05 显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法

Country Status (6)

Country Link
US (1) US9159747B2 (zh)
EP (1) EP2782135A3 (zh)
JP (1) JP6108898B2 (zh)
KR (1) KR101570285B1 (zh)
CN (1) CN104064566A (zh)
TW (1) TW201448179A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825162A (zh) * 2015-01-09 2016-08-03 群创光电股份有限公司 电子装置
CN107203293A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 具有集成触摸敏感元件的显示器件及其制造方法
CN109143707A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN112447764A (zh) * 2019-08-27 2021-03-05 苹果公司 用于显示设备的氢陷阱层及显示设备
CN113130513A (zh) * 2016-11-01 2021-07-16 群创光电股份有限公司 显示设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI575292B (zh) * 2015-01-09 2017-03-21 群創光電股份有限公司 電子裝置
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP2017175022A (ja) 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR20180033385A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 플렉서블 표시장치
JP6654997B2 (ja) 2016-11-10 2020-02-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
JP6808689B2 (ja) 2018-07-23 2021-01-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板および発光装置
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
JP2007248987A (ja) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd 表示装置用のアレイ基板
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8445903B2 (en) * 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
EP2380202B1 (en) 2008-12-24 2016-02-17 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011080998A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8963147B2 (en) * 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
TWI534905B (zh) 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825162A (zh) * 2015-01-09 2016-08-03 群创光电股份有限公司 电子装置
CN105825162B (zh) * 2015-01-09 2019-04-12 群创光电股份有限公司 电子装置
CN107203293A (zh) * 2016-03-18 2017-09-26 三星显示有限公司 具有集成触摸敏感元件的显示器件及其制造方法
CN107203293B (zh) * 2016-03-18 2021-11-19 三星显示有限公司 具有集成触摸敏感元件的显示器件及其制造方法
US11269433B2 (en) 2016-03-18 2022-03-08 Samsung Display Co., Ltd. Display device having integrated touch sensitive elements and method of fabrication
CN113130513A (zh) * 2016-11-01 2021-07-16 群创光电股份有限公司 显示设备
CN109143707A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
CN109300918A (zh) * 2018-10-08 2019-02-01 惠科股份有限公司 一种导电层绝缘方法、导电层绝缘结构及显示装置
WO2020073456A1 (zh) * 2018-10-08 2020-04-16 惠科股份有限公司 导电层绝缘方法、导电层绝缘结构及显示装置
CN112447764A (zh) * 2019-08-27 2021-03-05 苹果公司 用于显示设备的氢陷阱层及显示设备

Also Published As

Publication number Publication date
US9159747B2 (en) 2015-10-13
JP6108898B2 (ja) 2017-04-05
EP2782135A3 (en) 2014-10-29
JP2014183238A (ja) 2014-09-29
TW201448179A (zh) 2014-12-16
EP2782135A2 (en) 2014-09-24
US20140284594A1 (en) 2014-09-25
KR101570285B1 (ko) 2015-11-18
KR20140114755A (ko) 2014-09-29

Similar Documents

Publication Publication Date Title
CN104064566A (zh) 显示器件、薄膜晶体管、显示器件的制造方法、以及薄膜晶体管的制造方法
JP6370978B2 (ja) 半導体装置の作製方法
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
KR101506124B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101493300B1 (ko) 표시 장치
US7919365B2 (en) Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
KR20190110977A (ko) 반도체 장치
CN101794819B (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
US20120132908A1 (en) Semiconductor device, manufacturing method thereof, and electronic device
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
CN103022143B (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
KR20090084642A (ko) 산화물 반도체 트랜지스터 및 그 제조방법
KR20090009728A (ko) 액정 표시장치
JP5285024B2 (ja) 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
CN102097487A (zh) 氧化物半导体薄膜晶体管及其制造方法
KR20090012120A (ko) 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기
KR20110076788A (ko) 박막 트랜지스터
KR20170000439A (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
CN103681872A (zh) 薄膜晶体管和显示装置
KR20200070411A (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN111987095B (zh) 半导体元件及其制备方法
Long et al. P‐24: High‐Temperature (250° C) Amorphous‐Silicon TFT's On Clear Plastic Substrates
TW202040803A (zh) 裝置和方法
KR20240009869A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication

Application publication date: 20140924