TW201447914A - 在三維記憶體中之子區塊停用 - Google Patents

在三維記憶體中之子區塊停用 Download PDF

Info

Publication number
TW201447914A
TW201447914A TW103106888A TW103106888A TW201447914A TW 201447914 A TW201447914 A TW 201447914A TW 103106888 A TW103106888 A TW 103106888A TW 103106888 A TW103106888 A TW 103106888A TW 201447914 A TW201447914 A TW 201447914A
Authority
TW
Taiwan
Prior art keywords
sub
block
block address
memory
address
Prior art date
Application number
TW103106888A
Other languages
English (en)
Other versions
TWI605469B (zh
Inventor
Chang-Wan Ha
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201447914A publication Critical patent/TW201447914A/zh
Application granted granted Critical
Publication of TWI605469B publication Critical patent/TWI605469B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一些實施例係關於與記憶體胞之區塊相關聯之裝置及方法。記憶體胞之該等區塊可包含記憶體胞之兩個或兩個以上子區塊。此一子區塊可包括記憶體胞之一垂直串，其包含一選擇電晶體。一裝置可包含一子區塊停用電路。該子區塊停用電路可包含一內容可定址記憶體。該內容可定址記憶體可接收包含一區塊位址及一子區塊位址之一位址。若該所接收之位址包含與一標記子區塊相關聯之該區塊位址及該子區塊位址，則該內容可定址記憶體可輸出一信號以停用該標記子區塊。該子區塊停用電路可進一步包含複數個驅動器以基於該信號而驅動該等選擇電晶體之一或多者。本發明亦描述其他裝置及方法。

Description

在三維記憶體中之子區塊停用
記憶體器件(諸如快閃記憶體)廣泛用於電腦及諸多電子產品中。一些記憶體器件可包含經垂直堆疊以形成記憶體組件之三維(3D)區塊之記憶體胞。可在製造測試期間或在使用者操作期間將記憶體區塊標記為有缺陷，且其後可不使用此等區塊。隨著3D記憶體區塊大小增大，將區塊標記為有缺陷可導致更大數量之記憶體變為無法供使用者使用。
100‧‧‧記憶體器件
110-1‧‧‧第一區塊
110-2‧‧‧第二區塊
120-1至120-n‧‧‧子區塊
122-1至122-n‧‧‧子區塊
130‧‧‧垂直串
132-0至132-15‧‧‧記憶體胞
134-0至134-15‧‧‧記憶體胞
136-0至136-15‧‧‧記憶體胞
140-1至140-n‧‧‧源極選擇閘極(SGS)電晶體
142-1至142-n‧‧‧源極選擇閘極(SGS)電晶體
145‧‧‧共同源極
150-1至150-n‧‧‧汲極選擇閘極(SGD)電晶體
152-1至152-n‧‧‧汲極選擇閘極(SGD)電晶體
155‧‧‧資料線
160-0至160-15‧‧‧線路/存取線/字線
165-0至165-n‧‧‧汲極選擇(SGD)線
170-1‧‧‧第一源極選擇線
170-2‧‧‧第二源極選擇線
210‧‧‧柱
220‧‧‧源極帽
230‧‧‧汲極帽
300‧‧‧子區塊停用電路
305‧‧‧內容可定址記憶體(CAM)
310‧‧‧使用者位址
320‧‧‧信號
325‧‧‧汲極選擇閘極(SGD)驅動器
402‧‧‧缺陷子區塊
404‧‧‧缺陷子區塊
406‧‧‧缺陷子區塊
408‧‧‧缺陷子區塊
410‧‧‧子區塊
412‧‧‧子區塊
414‧‧‧缺陷子區塊
416‧‧‧缺陷子區塊
418‧‧‧缺陷子區塊
420‧‧‧缺陷子區塊
422‧‧‧缺陷子區塊
424‧‧‧缺陷子區塊
426‧‧‧缺陷子區塊
428‧‧‧缺陷子區塊
430‧‧‧子區塊群組
432‧‧‧子區塊群組
434‧‧‧子區塊群組
436‧‧‧子區塊群組
438‧‧‧子區塊
440‧‧‧子區塊
500‧‧‧區塊停用電路/區塊標記電路
505‧‧‧鎖存器
510‧‧‧區塊解碼器
515‧‧‧串驅動器部分
520‧‧‧子區塊
525‧‧‧字線
600‧‧‧記憶體器件
604‧‧‧控制匯流排
605‧‧‧控制信號線
606‧‧‧位址匯流排
607‧‧‧位址信號線
608‧‧‧資料匯流排
610‧‧‧記憶體胞陣列
622‧‧‧感測/快取電路
626‧‧‧資料輸入及輸出(I/O)電路
628‧‧‧外部節點
640‧‧‧驅動器及接收器電路
642‧‧‧記憶體控制器/控制電路
646‧‧‧信號線
710‧‧‧操作
720‧‧‧操作
730‧‧‧操作
810‧‧‧操作
820‧‧‧操作
910‧‧‧操作
920‧‧‧操作
在附圖之圖式中以舉例而非限制方式繪示一些實施例，其中：圖1係根據一些實施例之呈記憶體胞之垂直串之一或多個區塊形式之一裝置之一電子示意圖；圖2係根據一些實施例之一垂直串之一半導體建構之一橫截面圖；圖3係根據一些實施例之一子區塊停用電路之一方塊圖；圖4A至圖4E係繪示根據一些實施例之子區塊標記映射之方塊圖；圖5係根據一些實施例之一區塊停用電路之一方塊圖；圖6係根據一些實施例之一記憶體器件之一方塊圖；圖7至圖9係根據一些實施例之方法之流程圖。
根據各種實施例之記憶體胞之一區塊可用作一記憶體器件(諸如一反及(NAND)記憶體器件)中之記憶體胞之一區塊。可以三維方式配置記憶體胞。
圖1展示呈一記憶體器件100之形式之一裝置之一方塊圖。記憶體器件100可包含兩個或兩個以上區塊110-1、110-2。各區塊110-1、110-2可包含兩個或兩個以上子區塊120-1至120-n。兩個或兩個以上子區塊120-1至120-n可各包括一垂直串130。垂直串130可包含數個記憶體胞132-0至132-15。在繪示性實例中，垂直串130包含16個記憶體胞。然而，應瞭解，垂直串130可包含任何數目個記憶體胞。記憶體胞132-0至132-15可串聯耦合。
垂直串130可包含一源極選擇閘極(SGS)電晶體140-1，其在本文有時亦稱為一「源極選擇電晶體」。SGS電晶體140-1可為(例如)耦合於垂直串130之一端處之一記憶體胞132-0與一共同源極145之間之一n通道電晶體。共同源極145可包括(例如)共同摻雜之半導體材料及/或其他傳導材料之一槽。在垂直串130之另一端處，一汲極選擇閘極(SGD)電晶體150-1(其在本文有時亦稱為一「汲極選擇電晶體」)可為(例如)耦合於一記憶體胞132-15與一資料線155之間之一n通道電晶體。可將資料線稱為一位元線。
線路160-0至160-15可形成記憶體器件100之存取線之部分。可將該等存取線稱為字線。可跨一區塊之對應子區塊中之對應記憶體胞共同存取線160-0至160-1。例如，存取線160-15可由子區塊120-1之記憶體胞132-15、子區塊120-2之記憶體胞134-15及子區塊120-n之記憶體胞136-15共同。類似地，存取線160-14可由子區塊120-1之記憶體胞132-14、子區塊120-2之記憶體胞134-14及子區塊120-n之記憶體胞136-14共同。各存取線可定位於一半導體建構之一不同層中，如下文相對於圖2所描述。
共同源極145可根據所要操作選擇性耦合至一參考電壓Vss或一電壓源。該參考電壓可為一接地電壓。該電壓源可為一電荷泵電路(圖中未展示)。兩個元件在其等彼此直接電接觸時直接耦合，或在其等由一或多個導體、半導體或其他元件(其等能夠在間接耦合元件之間傳導一電流)分離時間接耦合。例如，彼此直接電接觸之兩個元件可在一接面處實體接觸，其使電子或電洞能夠跨該接面流動，且無需介入導電元件。該接面可為一p-n接面。
各記憶體胞132-0至132-15可包括(例如)一浮動閘極電晶體或一電荷捕捉電晶體，且可為一單位階記憶體胞或一多位階記憶體胞。記憶體胞132-0至132-15、SGS電晶體140-1及SGD電晶體150-1由其等之各自控制閘極上之信號控制。
SGS電晶體140-1接收控制SGS電晶體140-1之一信號以控制垂直串130與共同源極145之間之傳導。SGD電晶體150-1接收控制SGD電晶體150-1之一信號，使得SGD電晶體150-1可用於選擇或取消選擇垂直串130。垂直串130可為一記憶體器件100(諸如一NAND記憶體器件)之一區塊110-1中之記憶體胞之多個垂直串之一者。
各區塊110-1、110-2可分別包含一源極選擇線170-1、170-2。一第一源極選擇線170-1可耦合至第一子區塊120-1中之SGS電晶體140-1、第二子區塊120-2中之SGS電晶體140-2及第一區塊110-1中之各其他SGS電晶體。類似地，一第二源極選擇線170-2可耦合至第二區塊110-2中之各SGS電晶體。一些實施例提供汲極選擇(SGD)線165-0至165-n。汲極選擇線165-0可耦合至第一區塊110-1之第一子區塊120-1之SGD電晶體150-1、第二區塊110-2之第一子區塊122-1之SGD電晶體152-1及任何區塊(其形成至少包含第一區塊110-1及第二區塊110-2之一群組)(圖中未展示)之其他第一子區塊之SGD電晶體。類似地，一第二汲極選擇線165-1可耦合至第一區塊110-1之第二子區塊120-2之SGD 電晶體150-2、第二區塊110-2之第二子區塊122-2之SGD電晶體152-2及任何區塊(其形成至少包含第一區塊110-1及第二區塊110-2之一群組)(圖中未展示)之其他第二子區塊之SGD電晶體。換言之，一汲極選擇線可耦合一記憶體器件之區塊之一群組之各區塊中之對應子區塊之SGD電晶體。
圖2係根據各種實施例之圖1中所展示之兩個或兩個以上垂直串130之一垂直串130之一半導體建構之一橫截面圖。記憶體胞132-0至132-15、SGS電晶體140-1及SGD電晶體150-1至少部分包圍半導體材料之一柱210。柱210可包括p型多晶矽且係記憶體胞132-0至132-15、SGS電晶體140-1及SGD電晶體150-1之一通道。記憶體胞132-0至132-15、SGS電晶體140-1及SGD電晶體150-1與柱210相關聯。柱210在包括n+型多晶矽之一源極帽220與包括n+型多晶矽之一汲極帽230之間延伸。垂直串130之記憶體胞132-0至132-15定位於沿柱210之一垂直範圍之半導體建構之不同層中以因此形成作為記憶體胞之一「垂直」串之垂直串130。此外，字線160-0至160-15定位於沿柱210之垂直範圍之半導體建構之對應不同層中。源極帽220與柱210電接觸且與柱210形成一p-n接面。汲極帽230與柱210電接觸且與柱210形成一p-n接面。源極帽220係柱210之一源極且汲極帽230係柱210之一汲極。源極帽220耦合至共同源極145。汲極帽230耦合至資料線155。
可由一製造商裝運具有數個缺陷區塊之記憶體器件，諸如記憶體器件100(圖1)。區塊亦會在一記憶體器件之使用壽命期間變為有缺陷。製造商可測試記憶體器件之缺陷區塊，且可藉由將缺陷區塊資訊儲存於記憶體器件之一區塊中而標記缺陷區塊。接著，一使用者(例如一主機或存取記憶體器件之其他裝置，等等)可在初始化(例如「啟動」)記憶體器件之後讀取缺陷區塊資訊，且該使用者接著可避免存取缺陷區塊(例如，該主機可將原本與一缺陷區塊相關聯之一邏輯位 址重映射至記憶體胞之一冗餘區塊)。替代地，該使用者可嘗試存取缺陷區塊且藉由(例如)自該等缺陷區塊讀出全部0或全部1或在低於一臨限值之時間量內驗證程式化而判定該等區塊有缺陷。無論何種情況，該使用者均無法再利用記憶體之缺陷區塊。
隨著所製造之記憶體器件之區塊大小日益增大，將一特定區塊標記為有缺陷可導致永遠更大數量之記憶體變為無法使用。可將三維(3D)記憶體器件特徵化為具有比一些二維記憶體器件大之區塊大小。一些3D器件包含更大數目個子區塊以給電佈線提供增加之空間，其區塊因此變為對應地大於二維器件中之區塊大小。相應地，將一3D記憶體器件中之記憶體之整個區塊標記為有缺陷可導致甚至比一些二維記憶體器件更大數量之記憶體被標記為無法使用。
一些實施例可用於(諸如)透過使用子區塊標記而允許選擇性停用記憶體胞之子區塊以允許使用者利用3D記憶體器件中之更多記憶體空間。一些實施例除提供子區塊標記之外，亦可提供區塊標記。例如，當將一區塊中之超過臨限值之數個(例如大多數或全部)子區塊判定(例如找到、發現、測試等等)為有缺陷時，可使用區塊標記。
圖3係根據諸多實施例之一子區塊停用電路300之一方塊圖。當(例如)使用者嘗試存取標記子區塊時，子區塊停用電路300可操作。子區塊停用電路300可包含一記憶體，例如一內容可定址記憶體(CAM)305或一靜態隨機存取記憶體(SRAM)(圖中未展示)。CAM 305(或使用一SRAM來替代CAM時之SRAM)內可已儲存與判定為有缺陷之子區塊(諸如在製造測試期間及/或在使用者操作期間判定為有缺陷之子區塊)相關聯之資訊(在下文有時稱為「缺陷子區塊資訊」)。在下文中，實例性實施例之描述將參考CAM 305，但應瞭解，可使用一SRAM來取代CAM 305。該資訊可包含與缺陷子區塊相關聯之一區塊位址及子區塊位址。例如，諸如在一記憶體初始化程序期間，CAM 305可負載有與記憶體器件之供電有關之缺陷子區塊資訊。該記憶體初始化程序可為一NAND初始化程序。
CAM 305可接收一使用者位址310，使用者位址310可為記憶體器件100之一使用者希望存取記憶體器件100之一位址。使用者位址310可包含一區塊位址及子區塊位址。
若在CAM 305中找到對應於使用者位址310之區塊位址及子區塊位址，則此可意味：使用者試圖存取之此子區塊係標記為有缺陷之一子區塊。因此，CAM 305可輸出一信號320以停用該標記子區塊。例如，CAM 305可輸出一全域SGD停用(「gsgd_disable」)信號「高」。可將信號320輸入至複數個SGD驅動器325之一者，SGD驅動器325經組態以驅動汲極選擇(SGD)電晶體150-1、150-2、150-n、152-1、152-2或152-n(圖1)。在一些實施例中，為一gsgd_disable「高」之信號320可將一信號輸出至SGD驅動器325之驅動器之至少一者。此繼而引起SGD電晶體150-1、150-2、150-n、152-1、152-2或152-n之至少一對應者之閘極偏壓至接地電位，藉此停用SGD電晶體150-1、150-2、150-n、152-1、152-2或152-n之至少一者。此將導致使用者獲得各自子區塊之(例如)全部為0之一讀取結果(針對一讀取操作)，且將因此通知使用者：該子區塊係一缺陷子區塊。可在下文相對於圖6所描述之一記憶體控制器642上實施子區塊停用電路300之一或多個組件。
參考圖4A至圖4E，一些實施例可藉由標記子區塊之群組而非個別地標記各子區塊而用於減少待儲存於CAM 305中之資訊之數量。相對於圖4A，可藉由將各子區塊之資訊儲存於CAM 305中而標記由四個子區塊組成之一區塊中之各缺陷子區塊402、404、406、408。相對於圖4B，可藉由一次儲存子區塊410或412之一群組之資訊而標記子區塊410或子區塊412。在一或多項實施例中，若該區塊之一半以上有缺陷，則可使用區塊標記來替代子區塊標記，如下文相對於圖5所討 論。相對於圖4C，可藉由將各子區塊之資訊儲存於CAM 305中而標記由八個子區塊組成之一區塊中之各缺陷子區塊414、416、418、420、422、424、426或428。相對於圖4D，可藉由儲存群組430、432、434及436之資訊而一起標記兩個子區塊。相對於圖4E，可藉由一次儲存子區塊438、440之一群組之資訊而標記一區塊之一半438或440。就由四個子區塊組成之區塊而言，若區塊之一半以上有缺陷，則下文相對於圖5所討論之區塊標記及停用可比子區塊標記及停用更有效率。
參考圖5，諸多實施例亦提供一區塊停用電路以停用整個區塊110-1、110-2(圖1)。可在其中將更大數量之記憶體(例如一區塊中之一半以上子區塊)判定為有缺陷之情況中使用區塊停用。區塊停用電路500可包含用於儲存一區塊110-1、110-2之一標記狀態之一鎖存器505。鎖存器505可負載有與記憶體器件100之初始化有關之缺陷區塊資訊。鎖存器505可自一區塊解碼器510接收一區塊選擇信號(「blksel」)。基於以blksel標示之區塊是否被標記為有缺陷，鎖存器505輸出一區塊啟用信號(「blken」)以啟用或停用區塊。接著，將blken信號輸入至一串驅動器部分515以選擇子區塊520及字線525。若blken信號指示停用區塊，則可阻止至該區塊內之字線及子區塊之進一步存取。可在下文相對於圖6所描述之一記憶體控制器642上實施區塊標記電路500之一或多個組件。
圖6係根據各種實施例之呈一記憶體器件600之形式之一裝置之一方塊圖。記憶體器件600可耦合至一控制匯流排604以通過控制信號線605接收多個控制信號。記憶體器件600可進一步耦合至一位址匯流排606以接收位址信號線607上之位址信號A0至Ax，且可耦合至一資料匯流排608以發射及接收資料信號。儘管已將該等資料信號繪示為在單獨實體匯流排上被接收，但亦可在相同實體匯流排上多工傳輸及接收該等資料信號。記憶體器件600可耦合至一系統中之一處理器(圖 中未展示)。
記憶體器件600可包含可配置成列及行之記憶體胞之一或多個陣列610。根據本發明之各種實施例，陣列610之記憶體胞可包括非揮發性記憶體胞。該等非揮發性記憶體胞可為(例如)電荷儲存器件(諸如浮動閘極電晶體或電荷捕捉電晶體)或可變電阻器件(諸如相變材料(PCM)胞或磁穿隧接面(MTJ)胞)。在一或多項實施例中，記憶體器件600可為一NAND記憶體器件，諸如一3D NAND記憶體器件。陣列610可包含駐留於一單一晶粒或多個晶粒上作為記憶體器件600之部分的記憶體胞之多個記憶體庫及區塊。根據本發明之各種實施例，陣列610可包含區塊110-1至110-n(圖1)之一或多者。
一資料輸入及輸出(I/O)電路625可通過耦合至資料匯流排608之外部(例如資料I/O)節點628實施雙向資料通信。根據各種實施例，I/O電路626可包含N個驅動器及接收器電路640。記憶體器件600可包含經組態以支援記憶體器件600之操作(諸如將資料寫入至陣列610及/或自陣列610擦除資料)之一控制器642。控制器642可包括(例如)一相同或不同晶粒上之控制電路(例如，其經組態以實施一狀態機)，該晶粒包含陣列610及/或記憶體器件600之任何或全部其他組件。控制器可包括單獨或與其他電路組合之控制電路642、韌體、軟體或前述任何者或全部之組合。可通過N個信號線646在感測/快取電路622與I/O電路626之間傳送資料。可使用該控制器來實施使用記憶體器件之操作。
記憶體控制器642可對一子區塊之一讀取操作或一寫入操作期間判定該子區塊有缺陷。基於此判定，記憶體控制器642可將與該子區塊相關聯之一區塊位址及子區塊位址儲存於CAM 305(圖3)中以將該子區塊標記為一缺陷子區塊。CAM 305可定位於記憶體控制器642上。圖3之子區塊標記電路之其他組件可定位於記憶體控制器642上。 在一些實施例中，可將缺陷子區塊資訊傳至使用者電腦。
圖7繪示根據諸多實施例之用於控制至一記憶體器件之存取之一方法。在操作710中，一記憶體控制器可接收至該記憶體器件之存取之一請求。該請求可包含一使用者位址。該使用者位址可包含一區塊位址及子區塊位址。上文已相對於記憶體控制器642(圖6)描述此一記憶體控制器。在一或多項實施例中，該記憶體器件可為一反及(NAND)記憶體器件，諸如一3D NAND記憶體器件。
在操作720中，記憶體控制器642可藉由在一記憶體內找到區塊位址及子區塊位址之一匹配而判定使用者位址對應於一標記子區塊。如上文相對於圖3所描述，記憶體可藉由將與判定為有缺陷之子區塊有關之資訊儲存於記憶體器件中而標記器件之缺陷子區塊。例如，記憶體內可已儲存與一標記子區塊相關聯之一區塊位址及子區塊位址。該記憶體可為(例如)一CAM 305(圖3)或SRAM。在操作730中，記憶體控制器642可基於該子區塊被標記為有缺陷之判定而將一信號輸出至與該標記子區塊相關聯之一汲極選擇閘極驅動器以停用該標記子區塊。
記憶體控制器642可在對一子區塊之一讀取操作或一寫入操作期間判定該子區塊有缺陷。基於此判定，記憶體控制器642可將與此一子區塊相關聯之一區塊位址及子區塊位址儲存於CAM 305中以將該子區塊標記為一缺陷子區塊。
圖8繪示根據諸多實施例之用於指示一記憶體器件中之一缺陷之一方法。在操作810中，一記憶體控制器642可判定該記憶體器件之一子區塊有缺陷。
在操作820中，記憶體控制器642可將與記憶體器件之一缺陷子區塊相關聯之資訊儲存於諸如CAM 305之一記憶體中。該資訊可為與該缺陷子區塊相關聯之一區塊位址及子區塊位址。記憶體控制器642 可儲存子區塊之一群組之一區塊位址及子區塊位址，其中該群組包含該缺陷子區塊。該群組可包含兩個子區塊。該群組可包含一各自區塊中之子區塊之一半。
圖9繪示根據諸多實施例之用於擦除一記憶體器件中之記憶體之一方法。在操作910中，一記憶體控制器642可檢查其中儲存該記憶體器件中之一或多個缺陷子區塊之一區塊位址及子區塊位址的一記憶體305。
在操作920中，記憶體控制器642可回應於在記憶體305中找到與一子區塊相關聯之一區塊位址及子區塊位址(例如在記憶體305中找到與一子區塊相關聯之一區塊位址及子區塊位址之後)而抑制該子區塊之一擦除驗證程序。當在記憶體305內找到一子區塊時，此可意味：該子區塊有缺陷。若對缺陷子區塊執行一擦除驗證程序，則該驗證程序會持續很長時間以藉此可導致該擦除程序無效率。因此，諸多實施例可抑制或阻止該擦除驗證程序以提高擦除程序之效率。
記憶體控制器642可進一步監測待擦除之記憶體之各子區塊之記憶體305。若一子區塊在一擦除程序期間失效，則記憶體控制器642可藉由(例如)將區塊資訊寫入一記憶體中而標記對應區塊。
儘管已將記憶體胞之垂直串之操作區塊之實例性結構及方法描述為特定實施例，但一般技術者將在閱讀且理解本發明之內容之後明白，可作出各種修改及改變。相應地，應將本說明書及圖式視為意指繪示而非限制。
所提供之本發明之[中文]遵守37 C.F.R §1.72(b)以需要[中文]允許讀者快速確定本發明之類型。應瞭解，所提交之[中文]將不用於解譯或限制專利申請範圍。
100‧‧‧記憶體器件
110-1‧‧‧第一區塊
110-2‧‧‧第二區塊
120-1至120-n‧‧‧子區塊
122-1至122-n‧‧‧子區塊
130‧‧‧垂直串
132-0至132-15‧‧‧記憶體胞
134-0至134-15‧‧‧記憶體胞
136-0至136-15‧‧‧記憶體胞
140-1至140-n‧‧‧源極選擇閘極(SGS)電晶體
142-1至142-n‧‧‧源極選擇閘極(SGS)電晶體
145‧‧‧共同源極
150-1至150-n‧‧‧汲極選擇閘極(SGD)電晶體
152-1至152-n‧‧‧汲極選擇閘極(SGD)電晶體
155‧‧‧資料線
160-0至160-15‧‧‧線路/存取線/字線
165-0至165-n‧‧‧汲極選擇(SGD)線
170-1‧‧‧第一源極選擇線
170-2‧‧‧第二源極選擇線

Claims (30)

  1. 一種裝置，其包括：記憶體胞之複數個區塊，該複數個區塊之至少一者包含兩個或兩個以上子區塊，且該兩個或兩個以上子區塊之至少一者包含記憶體胞之一垂直串，該垂直串包含複數個記憶體胞及一選擇電晶體；及一子區塊停用電路，其包含一記憶體以儲存與判定為有缺陷之一子區塊相關聯之一區塊位址及子區塊位址，其中該子區塊停用電路經組態以回應於接收到匹配該所儲存之區塊位址及子區塊位址之一區塊位址及子區塊位址而停用與該所儲存之區塊位址及子區塊位址相關聯之一子區塊。
  2. 如請求項1之裝置，其中該選擇電晶體係一汲極選擇閘極(SGD)電晶體，其中該子區塊停用電路進一步包括一汲極選擇閘極(SGD)驅動器，且其中經組態以回應於接收到匹配該所儲存之區塊位址及子區塊位址之一區塊位址及子區塊位址而停用與該所儲存之區塊位址及子區塊位址相關聯之該子區塊的該子區塊停用電路包括經組態以回應於接收到匹配該所儲存之區塊位址及子區塊位址之一區塊位址及子區塊位址而停用該SGD驅動器之子區塊停用電路。
  3. 如請求項1之裝置，其進一步包括：一區塊停用電路，其包含：一鎖存器，該鎖存器用於儲存一區塊之一標記狀態且該鎖存器經配置以基於該區塊之該標記狀態而接收一區塊選擇信號且輸出一區塊啟用信號。
  4. 如請求項1之裝置，其中該垂直串與包括半導體材料之一柱相關 聯。
  5. 如請求項1之裝置，其中記憶體胞之該複數個區塊之各區塊與至少四個存取線相關聯，該至少四個存取線之各者定位於一半導體建構之一不同層中。
  6. 如請求項5之裝置，其中該垂直串耦合至定位於該半導體建構之一第一層中之一第一存取線及定位於該半導體建構之一第二層中之一第二存取線。
  7. 如請求項1之裝置，其中該裝置包括一記憶體器件。
  8. 如請求項7之裝置，其中該裝置包括一個三維反及(NAND)記憶體器件。
  9. 如請求項1之裝置，其中該子區塊停用電路經組態以停用複數個子區塊。
  10. 一種用於控制至一記憶體器件之存取之方法，該方法包括：接收一區塊位址及子區塊位址；判定該所接收之區塊位址及子區塊位址是否匹配一所儲存之區塊位址及子區塊位址，其中該所儲存之區塊位址及子區塊位址與判定為有缺陷之記憶體胞之一子區塊相關聯；及回應於判定該所接收之區塊位址及子區塊位址匹配該所儲存之區塊位址及子區塊位址，停用與該所儲存之區塊位址及子區塊位址相關聯之該子區塊。
  11. 如請求項10之方法，其中判定該所接收之區塊位址及子區塊位址是否匹配一所儲存之區塊位址及子區塊位址包括：判定該所接收之區塊位址及子區塊位址是否匹配一記憶體中所儲存之一區塊位址及子區塊位址。
  12. 如請求項11之方法，其中判定該所接收之區塊位址及子區塊位址是否匹配一記憶體中所儲存之一區塊位址及子區塊位址包括： 判定該所接收之區塊位址及子區塊位址是否匹配一內容可定址記憶體中所儲存之一區塊位址及子區塊位址。
  13. 如請求項12之方法，其中停用該子區塊包括：停用經組態以驅動記憶體胞之一垂直串中之一汲極選擇閘極電晶體之一驅動器。
  14. 如請求項12之方法，其進一步包括：接收一區塊位址；判定該所接收之區塊位址是否匹配一所儲存之區塊位址，該所儲存之區塊位址儲存於一第二記憶體中，該第二記憶體與該內容可定址記憶體分離；及回應於該判定，停用與該所儲存之區塊位址相關聯之該區塊。
  15. 如請求項11之方法，其進一步包括；在對該子區塊之一寫入操作期間判定該子區塊有缺陷；及將與判定為有缺陷之該子區塊相關聯之一區塊位址及子區塊位址儲存於該記憶體中作為該所儲存之區塊位址及子區塊位址。
  16. 如請求項11之方法，其進一步包括；在對該子區塊之一讀取操作期間判定該子區塊有缺陷；及將與判定為有缺陷之該子區塊相關聯之一區塊位址及子區塊位址儲存於該記憶體中作為該所儲存之區塊位址及子區塊位址。
  17. 如請求項11之方法，其中記憶體胞之一子區塊包括記憶體胞之一垂直串，該垂直串與包括半導體材料之一柱相關聯。
  18. 如請求項11之方法，其中判定該所接收之區塊位址及子區塊位址是否匹配一記憶體中所儲存之一區塊位址及子區塊位址包括： 判定該所接收之區塊位址及子區塊位址是否匹配一靜態隨機存取記憶體中所儲存之一區塊位址及子區塊位址。
  19. 一種指示一記憶體器件中之一缺陷之方法，該方法包括：判定該記憶體器件之一子區塊有缺陷；及將與判定為有缺陷之該記憶體器件之該子區塊相關聯之資訊儲存於一記憶體中。
  20. 如請求項19之方法，其中該資訊係與判定為有缺陷之該子區塊相關聯之一區塊位址及子區塊位址。
  21. 如請求項20之方法，其中該區塊位址及子區塊位址與子區塊之一群組相關聯，該群組包含判定為有缺陷之該子區塊。
  22. 如請求項21之方法，其中該群組包含兩個子區塊。
  23. 如請求項21之方法，其中該群組包含該記憶體器件之一各自區塊中之該等子區塊之一半。
  24. 如請求項19之方法，其進一步包括：判定該記憶體器件之一區塊有缺陷；及將與判定為有缺陷之該記憶體器件之該區塊相關聯之資訊儲存於一第二記憶體中。
  25. 一種子區塊停用電路，其包括：一記憶體，其用於儲存與判定為有缺陷之記憶體胞之一子區塊相關聯之一區塊位址及子區塊位址，其中該子區塊停用電路經組態以回應於接收到匹配該所儲存之區塊位址及子區塊位址之一區塊位址及子區塊位址而停用該子區塊。
  26. 一種擦除一記憶體器件中之記憶體之方法，該方法包括：檢查其中儲存與該記憶體器件中之記憶體胞之一子區塊相關聯之一區塊位址及子區塊位址之一記憶體；及回應於在該記憶體中找到與該子區塊相關聯之該區塊位址及 子區塊位址，抑制或阻止該子區塊之一擦除驗證程序。
  27. 如請求項26之方法，其進一步包括：監測待擦除之記憶體之各子區塊之記憶體陣列。
  28. 如請求項26之方法，其進一步包括：若一區塊之一子區塊在一擦除程序期間失效，則藉由儲存該區塊之一區塊位址而標記該區塊。
  29. 一種裝置，其包括：記憶體胞之複數個區塊，該複數個區塊之至少一者包含兩個或兩個以上子區塊，且該兩個或兩個以上子區塊之至少一者包含記憶體胞之一垂直串，該垂直串包含複數個記憶體胞及一選擇電晶體；一記憶體控制器，其包含一記憶體以儲存與判定為有缺陷之記憶體器件之一子區塊相關聯之一區塊位址及子區塊位址，其中該記憶體控制器經組態以：檢查該記憶體以判定一所接收之使用者位址之一區塊位址及子區塊位址匹配該記憶體中所儲存之一區塊位址及子區塊位址；及回應於判定一所接收之使用者位址之一區塊位址及子區塊位址匹配該記憶體中所儲存之一區塊位址及子區塊位址，停用與該記憶體中所儲存之該區塊位址及子區塊位址相關聯之一子區塊。
  30. 如請求項29之裝置，其中該記憶體控制器進一步包括用於儲存與判定為有缺陷之該記憶體器件之一區塊相關聯之一區塊位址之一第二記憶體。
TW103106888A 2013-02-28 2014-02-27 具有一記憶體器件之裝置、子區塊停用電路及用於控制至一記憶體器件之存取、指示一記憶體器件中之ㄧ缺陷與擦除一記憶體器件中之記憶體之方法 TWI605469B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/781,097 US9007860B2 (en) 2013-02-28 2013-02-28 Sub-block disabling in 3D memory

Publications (2)

Publication Number Publication Date
TW201447914A true TW201447914A (zh) 2014-12-16
TWI605469B TWI605469B (zh) 2017-11-11

Family

ID=51387999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106888A TWI605469B (zh) 2013-02-28 2014-02-27 具有一記憶體器件之裝置、子區塊停用電路及用於控制至一記憶體器件之存取、指示一記憶體器件中之ㄧ缺陷與擦除一記憶體器件中之記憶體之方法

Country Status (7)

Country Link
US (2) US9007860B2 (zh)
EP (1) EP2962304B1 (zh)
JP (1) JP6193410B2 (zh)
KR (2) KR20150119457A (zh)
CN (1) CN105009215B (zh)
TW (1) TWI605469B (zh)
WO (1) WO2014134322A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885778A (zh) * 2020-07-02 2022-01-04 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
TWI766526B (zh) * 2020-07-02 2022-06-01 慧榮科技股份有限公司 資料處理方法及對應之資料儲存裝置
US11636030B2 (en) 2020-07-02 2023-04-25 Silicon Motion, Inc. Data processing method for improving access performance of memory device and data storage device utilizing the same
US11709612B2 (en) 2020-07-02 2023-07-25 Silicon Motion, Inc. Storage and method to rearrange data of logical addresses belonging to a sub-region selected based on read counts

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735902B2 (en) * 2010-05-10 2014-05-27 Micron Technology, Inc. Memories with memory arrays extending in opposite directions from a semiconductor and their formation
US9477591B2 (en) 2012-07-06 2016-10-25 Seagate Technology Llc Memory access requests in hybrid memory system
US9772948B2 (en) 2012-07-06 2017-09-26 Seagate Technology Llc Determining a criterion for movement of data from a primary cache to a secondary cache
US9529724B2 (en) 2012-07-06 2016-12-27 Seagate Technology Llc Layered architecture for hybrid controller
US9594685B2 (en) 2012-07-06 2017-03-14 Seagate Technology Llc Criteria for selection of data for a secondary cache
US9007860B2 (en) 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory
US9785564B2 (en) 2013-08-20 2017-10-10 Seagate Technology Llc Hybrid memory with associative cache
US9507719B2 (en) * 2013-08-20 2016-11-29 Seagate Technology Llc Garbage collection in hybrid memory system
JP2015176628A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
US9595339B2 (en) 2014-10-20 2017-03-14 Micron Technology, Inc. Apparatuses and methods for reducing read disturb
US9460792B2 (en) 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
KR20160071948A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
JP6581019B2 (ja) * 2016-03-02 2019-09-25 東芝メモリ株式会社 半導体記憶装置
CN107391026B (zh) 2016-04-27 2020-06-02 慧荣科技股份有限公司 闪存装置及闪存存储管理方法
US10019314B2 (en) 2016-04-27 2018-07-10 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
CN111679787B (zh) 2016-04-27 2023-07-18 慧荣科技股份有限公司 闪存装置、闪存控制器及闪存存储管理方法
US10289487B2 (en) * 2016-04-27 2019-05-14 Silicon Motion Inc. Method for accessing flash memory module and associated flash memory controller and memory device
CN107391296B (zh) 2016-04-27 2020-11-06 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
US11018255B2 (en) 2017-08-29 2021-05-25 Micron Technology, Inc. Devices and systems with string drivers including high band gap material and methods of formation
KR102530327B1 (ko) * 2018-06-01 2023-05-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
CN110993522A (zh) * 2019-12-19 2020-04-10 华天科技（西安）有限公司 一种次良品3d nand降容使用的方法
US10930327B1 (en) * 2020-01-27 2021-02-23 Micron Technology, Inc. Memory read masking
US11302378B2 (en) 2020-07-07 2022-04-12 International Business Machines Corporation Semiconductor circuit including an initialization circuit for initializing memory cells and clearing of relatively large blocks of memory
US11557335B2 (en) 2020-07-07 2023-01-17 International Business Machines Corporation Erasing a partition of an SRAM array with hardware support

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853406B2 (ja) * 1991-09-10 1999-02-03 日本電気株式会社 半導体記憶装置
US5278793A (en) * 1992-02-25 1994-01-11 Yeh Tsuei Chi Memory defect masking device
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
US5539894A (en) 1993-04-20 1996-07-23 Sun Microsystems, Inc. Method and apparatus for optimizing a sector cache tag, block and sub-block structure base on main memory size
KR0158484B1 (ko) * 1995-01-28 1999-02-01 김광호 불휘발성 반도체 메모리의 행리던던씨
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JP3841535B2 (ja) * 1997-12-09 2006-11-01 富士通株式会社 半導体記憶装置
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
US6243306B1 (en) 2000-07-19 2001-06-05 International Business Machines Corporation Defect management engine for generating a unified address to access memory cells in a primary and a redundancy memory array
KR100359778B1 (ko) * 2000-07-19 2002-11-04 주식회사 하이닉스반도체 반도체 메모리 소자의 어드레스 발생 회로
US6700827B2 (en) 2001-02-08 2004-03-02 Integrated Device Technology, Inc. Cam circuit with error correction
ITRM20010530A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Marcatura di settore di memoria flash per consecutiva cancellazione in settore o banco.
JP2004103143A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 冗長構成を有するメモリ回路
US7254681B2 (en) 2003-02-13 2007-08-07 Intel Corporation Cache victim sector tag buffer
US6870749B1 (en) 2003-07-15 2005-03-22 Integrated Device Technology, Inc. Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors
JP2005191413A (ja) 2003-12-26 2005-07-14 Toshiba Corp 不揮発性半導体記憶装置
JP4664804B2 (ja) * 2005-04-28 2011-04-06 株式会社東芝 不揮発性半導体記憶装置
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
KR100918299B1 (ko) * 2007-04-25 2009-09-18 삼성전자주식회사 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
KR100938024B1 (ko) * 2007-07-25 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자
JP2009146548A (ja) * 2007-12-18 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US8140537B2 (en) 2009-07-21 2012-03-20 International Business Machines Corporation Block level tagging with file level information
US7986573B2 (en) * 2009-11-24 2011-07-26 Sandisk Technologies Inc. Programming memory with direct bit line driving to reduce channel-to-floating gate coupling
KR101691092B1 (ko) * 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
KR101616093B1 (ko) * 2010-02-19 2016-04-27 삼성전자주식회사 리페어 동작을 수행하는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP5538196B2 (ja) * 2010-12-02 2014-07-02 三星電子株式会社 不揮発性半導体記憶装置
JP5377526B2 (ja) * 2011-01-13 2013-12-25 株式会社東芝 不揮発性半導体記憶装置
US8514624B2 (en) * 2011-06-21 2013-08-20 Micron Technology, Inc. In-field block retiring
JP2013246855A (ja) * 2012-05-28 2013-12-09 Toshiba Corp 半導体メモリ
JP5870017B2 (ja) * 2012-12-14 2016-02-24 株式会社東芝 不揮発性半導体記憶装置
JP2013254538A (ja) * 2012-06-06 2013-12-19 Toshiba Corp 不揮発性半導体記憶装置
JP2014064551A (ja) * 2012-09-26 2014-04-17 Techno Bank:Kk サプリメントキャンディ
US9007860B2 (en) 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885778A (zh) * 2020-07-02 2022-01-04 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
TWI766526B (zh) * 2020-07-02 2022-06-01 慧榮科技股份有限公司 資料處理方法及對應之資料儲存裝置
US11636030B2 (en) 2020-07-02 2023-04-25 Silicon Motion, Inc. Data processing method for improving access performance of memory device and data storage device utilizing the same
US11709612B2 (en) 2020-07-02 2023-07-25 Silicon Motion, Inc. Storage and method to rearrange data of logical addresses belonging to a sub-region selected based on read counts
US11748032B2 (en) 2020-07-02 2023-09-05 Silicon Motion, Inc. Data processing method for improving access performance of memory device and data storage device utilizing the same
CN113885778B (zh) * 2020-07-02 2024-03-08 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置

Also Published As

Publication number Publication date
EP2962304A1 (en) 2016-01-06
WO2014134322A1 (en) 2014-09-04
KR102294172B1 (ko) 2021-08-30
JP6193410B2 (ja) 2017-09-06
TWI605469B (zh) 2017-11-11
EP2962304A4 (en) 2016-11-16
US9263111B2 (en) 2016-02-16
KR20170013404A (ko) 2017-02-06
US9007860B2 (en) 2015-04-14
US20150213863A1 (en) 2015-07-30
JP2016511909A (ja) 2016-04-21
US20140241092A1 (en) 2014-08-28
CN105009215B (zh) 2019-10-15
KR20150119457A (ko) 2015-10-23
CN105009215A (zh) 2015-10-28
EP2962304B1 (en) 2023-06-07

Similar Documents

Publication Publication Date Title
TWI605469B (zh) 具有一記憶體器件之裝置、子區塊停用電路及用於控制至一記憶體器件之存取、指示一記憶體器件中之ㄧ缺陷與擦除一記憶體器件中之記憶體之方法
US10545691B2 (en) Memory system and method of controlling nonvolatile memory
US10325667B2 (en) Semiconductor storage device
US10366767B2 (en) Memory devices configured to perform leak checks
KR102336458B1 (ko) 고속으로 결함 비트 라인을 검출하는 불휘발성 메모리 장치 및 그것의 테스트 시스템
US20160085455A1 (en) Nonvolatile Memory Adaptive to Host Boot Up Routine
US10269444B2 (en) Memory with bit line short circuit detection and masking of groups of bad bit lines
JP6768173B1 (ja) 分散セクタを用いた行冗長性
JP2017152066A (ja) 不揮発性半導体記憶装置及びメモリシステム
US20230112381A1 (en) Using non-segregated cells as drain-side select gates for sub-blocks in a memory device
US11854644B2 (en) Performing select gate integrity checks to identify and invalidate defective blocks
US20240176705A1 (en) System recovery during cgi-wl defect
US20240061616A1 (en) Memory device command history management
US11710531B2 (en) Memory redundancy repair
US20240071430A1 (en) Creating dynamic latches above a three-dimensional non-volatile memory array
US20240071505A1 (en) Dynamic latches above a three-dimensional non-volatile memory array
US20200294598A1 (en) Routing Bad Block Flag for Reducing Routing Signals
JP2022145020A (ja) メモリシステム
CN116343876A (zh) 存储器子系统中的存储器单元的多阶段擦除操作