CN105009215A - 三维存储器中的子块停用 - Google Patents

三维存储器中的子块停用 Download PDF

Info

Publication number
CN105009215A
CN105009215A CN201480010813.7A CN201480010813A CN105009215A CN 105009215 A CN105009215 A CN 105009215A CN 201480010813 A CN201480010813 A CN 201480010813A CN 105009215 A CN105009215 A CN 105009215A
Authority
CN
China
Prior art keywords
block
address
sub
subblock
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480010813.7A
Other languages
English (en)
Other versions
CN105009215B (zh
Inventor
何昌万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN105009215A publication Critical patent/CN105009215A/zh
Application granted granted Critical
Publication of CN105009215B publication Critical patent/CN105009215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一些实施例涉及与存储器单元的块相关联的设备及方法。存储器单元的所述块可包含存储器单元的两个或两个以上子块。此一子块可包括存储器单元的垂直串，其包含选择晶体管。一种设备可包含子块停用电路。所述子块停用电路可包含内容可寻址存储器。所述内容可寻址存储器可接收包含块地址及子块地址的地址。如果所述所接收的地址包含与标记子块相关联的所述块地址及所述子块地址，那么所述内容可寻址存储器可输出信号以停用所述标记子块。所述子块停用电路可进一步包含多个驱动器以基于所述信号而驱动所述选择晶体管中的一或多者。本发明还描述其它设备及方法。

Description

三维存储器中的子块停用
优先权申请案
本申请案主张2013年2月28日申请的第13/781,097号美国申请案的优先权益，所述申请案的全部内容是以引用方式并入本文。
背景技术
存储器装置(例如快闪存储器)广泛用于计算机及许多电子产品中。一些存储器装置可包含经垂直堆叠以形成存储器组件的三维(3D)块的存储器单元。可在制造测试期间或在用户操作期间将存储器块标记为有缺陷，且其后可不使用此类块。随着3D存储器块大小增大，将块标记为有缺陷可导致更大数量的存储器变为无法供用户使用。
附图说明
在附图的图式中以举例而非限制方式说明一些实施例，其中：
图1是根据一些实施例的呈存储器单元的垂直串的一或多个块形式的设备的电子示意图；
图2是根据一些实施例的垂直串的半导体构造的横截面图；
图3是根据一些实施例的子块停用电路的方框图；
图4A到4E是说明根据一些实施例的子块标记映射的方框图；
图5是根据一些实施例的块停用电路的方框图；
图6是根据一些实施例的存储器装置的方框图；
图7到9是根据一些实施例的方法的流程图。
具体实施方式
根据各种实施例的存储器单元的块可用作存储器装置(例如与非(NAND)存储器装置)中的存储器单元的块。可以三维方式布置存储器单元。
图1展示呈存储器装置100的形式的设备的方框图。存储器装置100可包含两个或两个以上块110-1、110-2。每一块110-1、110-2可包含两个或两个以上子块120-1到120-n。两个或两个以上子块120-1到120-n可各自包括垂直串130。垂直串130可包含数个存储器单元132-0到132-15。在说明性实例中，垂直串130包含16个存储器单元。然而，应了解，垂直串130可包含任何数目个存储器单元。存储器单元132-0到132-15可串联耦合。
垂直串130可包含源极选择栅极(SGS)晶体管140-1，其在本文有时还称为“源极选择晶体管”。SGS晶体管140-1可为(例如)耦合于垂直串130的一端处的存储器单元132-0中的一者与共同源极145之间的n沟道晶体管。共同源极145可包括(例如)共同掺杂的半导体材料及/或其它传导材料的槽。在垂直串130的另一端处，漏极选择栅极(SGD)晶体管150-1(其在本文有时还称为“漏极选择晶体管”)可为(例如)耦合于存储器单元132-15中的一者与数据线155之间的n沟道晶体管。可将数据线称为位线。
线路160-0到160-15可形成存储器装置100的存取线的部分。可将所述存取线称为字线。可跨块的对应子块中的对应存储器单元共享存取线160-0到160-1。例如，存取线160-15可由子块120-1的存储器单元132-15、子块120-2的存储器单元134-15及子块120-n的存储器单元136-15共享。类似地，存取线160-14可由子块120-1的存储器单元132-14、子块120-2的存储器单元134-14及子块120-n的存储器单元136-14共享。每一存取线可定位于半导体构造的不同层中，如下文关于图2所描述。
共同源极145可取决于所需操作选择性耦合到参考电压Vss或电压源。所述参考电压可为接地电压。所述电压源可为电荷泵电路(未展示)。两个元件在其彼此直接电接触时直接耦合，或在其由一或多个导体、半导体或其它元件(其能够在间接耦合元件之间传导电流)分离时间接耦合。例如，彼此直接电接触的两个元件可在结处物理接触，其使电子或空穴能够跨所述结流动，且无需介入导电元件。所述结可为p-n结。
每一存储器单元132-0到132-15可包括(例如)浮动栅极晶体管或电荷捕捉晶体管，且可为单电平存储器单元或多电平存储器单元。存储器单元132-0到132-15、SGS晶体管140-1及SGD晶体管150-1由其相应控制栅极上的信号控制。
SGS晶体管140-1接收控制SGS晶体管140-1的信号以控制垂直串130与共同源极145之间的传导。SGD晶体管150-1接收控制SGD晶体管150-1的信号，使得SGD晶体管150-1可用于选择或取消选择垂直串100。垂直串130可为存储器装置100(例如NAND存储器装置)中的块110-1中的存储器单元的多个垂直串中的一者。
每一块110-1、110-2可分别包含源极选择线170-1、170-2。第一源极选择线170-1可耦合到第一子块120-1中的SGS晶体管140-1、第二子块120-2中的SGS晶体管140-2及第一块110-1中的每一其它SGS晶体管。类似地，第二源极选择线170-2可耦合到第二块110-2中的每一SGS晶体管。一些实施例提供漏极选择(SGD)线165-0到160-n。漏极选择线165-0可耦合到第一块110-1的第一子块120-1的SGD晶体管150-1、第二块110-2的第一子块122-1的SGD晶体管152-1以及任何块(其形成包含至少第一块110-1及110-2的群组)(未展示)的其它第一子块的SGD晶体管。类似地，第二漏极选择线165-1可耦合到第一块110-1的第二子块120-2的SGD晶体管150-2、第二块110-2的第二子块122-2的SGD晶体管152-2以及任何块(其形成包含至少第一块110-1及110-2的群组)(未展示)的其它第二子块的SGD晶体管。换句话来说，漏极选择线可耦合存储器装置的块的群组中的每一块中的对应子块的SGD晶体管。
图2是根据各种实施例的图1中所展示的两个或两个以上垂直串130中的垂直串130的半导体构造的横截面图。存储器单元132-0到132-15、SGS晶体管140-1及SGD晶体管150-1至少部分包围半导体材料的柱210。柱210可包括p型多晶硅且是存储器单元132-0到132-15、SGS晶体管140-1及SGD晶体管150-1的沟道。存储器单元132-0到132-15、SGS晶体管140-1及SGD晶体管150-1与柱210相关联。柱210在包括n+型多晶硅的源极帽220与包括n+型多晶硅的漏极帽230之间延伸。垂直串130的存储器单元132-0到132-15定位于沿柱210的垂直范围的半导体构造的不同层中，因此形成作为存储器单元的“垂直”串的垂直串130。此外，字线160-0到160-15定位于沿柱210的垂直范围的半导体构造的对应不同层中。源极帽220与柱210电接触且与柱210形成p-n结。漏极帽230与柱210电接触且与柱210形成p-n结。源极帽220是柱210的源极且漏极帽230是柱210的漏极。源极帽220耦合到共同源极145。漏极帽230耦合到数据线155。
可由制造商装运具有数个缺陷块的存储器装置，例如存储器装置100(图1)。块还可在存储器装置的使用寿命期间变为有缺陷。制造商可针对缺陷块测试存储器装置，且可通过将缺陷块信息存储于存储器装置的块中而标记缺陷块。接着，用户(例如主机或存取存储器装置的其它设备，等等)可在初始化(例如“启动”)存储器装置之后即刻读取缺陷块信息，且所述用户接着可避免存取缺陷块(例如，所述主机可将原本与缺陷块相关联的逻辑地址重映射到存储器单元的冗余块)。替代地，用户可尝试存取缺陷块且通过(例如)从所述缺陷块读出全部0或全部1或在低于阈值的时间量内验证编程而确定所述块有缺陷。无论何种情况，用户均无法再利用存储器的缺陷块。
随着所制造的存储器装置的块大小日益增大，将特定块标记为有缺陷可导致更大数量的存储器变为无法使用。可将三维(3D)存储器装置特征化为具有比一些二维存储器装置大的块大小。一些3D装置包含更大数目个子块以给电布线提供增加的空间，其中块因此变为对应地大于二维装置中的块大小。相应地，将3D存储器装置中的存储器的整个块标记为有缺陷可导致甚至比一些二维存储器装置更大数量的存储器被标记为无法使用。
一些实施例可用于(例如)通过使用子块标记而允许选择性停用存储器单元的子块，从而允许用户利用3D存储器装置中的更多存储器空间。一些实施例除提供子块标记之外，还可提供块标记。例如，当将块中的超过阈值数目的(例如大多数或全部)子块确定(例如找到、发现、测试等等)为有缺陷时，可使用块标记。
图3是根据许多实施例的子块停用电路300的方框图。当(例如)用户尝试存取经标记子块时，子块停用电路300可操作。子块停用电路300可包含存储器，例如内容可寻址存储器(CAM)305或静态随机存取存储器(SRAM)(未展示)。CAM 305(或使用SRAM来替代CAM时的SRAM)中可已存储与确定为有缺陷的子块(例如在制造测试期间及/或在用户操作期间确定为有缺陷的子块)相关联的信息(在下文有时称为“缺陷子块信息”)。在下文中，实例实施例的描述将是指CAM 305，但是应了解，可使用SRAM来取代CAM305。所述信息可包含与缺陷子块相关联的块地址及子块地址。例如，例如在存储器初始化过程期间，CAM 305可加载有与存储器装置的供电有关的缺陷子块信息。所述存储器初始化过程可为NAND初始化过程。
CAM 305可接收用户地址310，用户地址310可为存储器装置100的用户希望存取存储器装置100的地址。用户地址310可包含块地址及子块地址。
如果在CAM 305中找到对应于用户地址310的块地址及子块地址，那么此可意味：用户正试图存取的子块是标记为有缺陷的子块。因此，CAM 305可输出信号320以停用所述标记子块。例如，CAM 305可输出全局SGD停用(“gsgd_disable”)信号“高”。可将信号320输入到多个SGD驱动器325中的一者，SGD驱动器325经配置以驱动漏极选择(SGD)晶体管150-1、150-2、150-n、152-1、152-2或152-n(图1)。在一些实施例中，为gsgd_disable“高”的信号320可将信号输出到SGD驱动器325的驱动器中的至少一者。此继而引起SGD晶体管150-1、150-2、150-n、152-1、152-2或152-n中的至少一对应者的栅极偏压到接地电位，借此停用SGD晶体管150-1、150-2、150-n、152-1、152-2或152-n中的至少一者。此将导致用户获得相应子块的(例如)全部为0的读取结果(针对读取操作)，且将因此通知用户：所述子块是缺陷子块。可在下文关于图6所描述的存储器控制器642上实施子块停用电路300的一或多个组件。
参考图4A到4E，一些实施例可用于通过标记子块的群组而非个别地标记每一子块来减少待存储于CAM 305中的信息量。关于图4A，可通过将每一子块的信息存储于CAM 305中而标记由四个子块组成的块中的每一缺陷子块402、404、406、408。关于图4B，可通过一次存储子块410或412的群组的信息而标记子块410或子块412。在一或多个实施例中，如果所述块的一半以上有缺陷，那么可使用块标记来替代子块标记，如下文关于图5所讨论。关于图4C，可通过将每一子块的信息存储于CAM 305中而标记由八个子块组成的块中的每一缺陷子块414、416、418、420、422、424、426或428。关于图3D，可通过存储群组430、432、434及436的信息而一起标记两个子块。关于图4E，可通过一次存储子块438、440的群组的信息而标记块的一半438或440。正如由四个子块组成的块的情况，如果块的一半以上有缺陷，那么下文关于图5所讨论的块标记及停用可比子块标记及停用更有效率。
参考图5，许多实施例还提供块停用电路以停用整个块110-1、110-2(图1)。可在其中将更大数量的存储器(例如块中的一半以上子块)确定为有缺陷的情况中使用块停用。块停用电路500可包含用于存储块110-1、110-2的标记状态的锁存器505。锁存器505可加载有与存储器装置100的初始化有关的缺陷块信息。锁存器505可从块解码器510接收块选择信号(“blksel”)。基于以blksel标示的块是否被标记为有缺陷，锁存器505输出块启用信号(“blken”)以启用或停用块。接着，将blken信号输入到串驱动器部分515以选择子块520及字线525。如果blken信号指示停用块，那么可阻止对所述块内的字线及子块的进一步存取。可在下文关于图6所描述的存储器控制器642上实施块标记电路500的一或多个组件。
图6是根据各种实施例的呈存储器装置600的形式的设备的方框图。存储器装置600可耦合到控制总线604以经由控制信号线605接收多个控制信号。存储器装置600可进一步耦合到地址总线606以接收地址信号线607上的地址信号A0到Ax，且可耦合到数据总线608以发射及接收数据信号。尽管已将所述数据信号描绘为在单独物理总线上被接收，但还可在相同物理总线上多路复用及接收所述数据信号。存储器装置600可耦合到系统中的处理器(未展示)。
存储器装置600可包含可布置成行及列的存储器单元的一或多个阵列610。根据本发明的各种实施例，阵列610的存储器单元可包括非易失性存储器单元。所述非易失性存储器单元可为(例如)电荷存储装置(例如浮动栅极晶体管或电荷捕捉晶体管)或可变电阻装置(例如相变材料(PCM)单元或磁性隧道结(MTJ)单元)。在一或多个实施例中，存储器装置600可为NAND存储器装置，例如3D NAND存储器装置。阵列610可包含驻留于单一裸片或多个裸片上作为存储器装置600的部分的存储器单元的多个存储器库及块。根据本发明的各种实施例，阵列610可包含块110-1到110-n(图1)中的一或多者。
数据输入及输出(I/O)电路626可通过耦合到数据总线608的外部(例如数据I/O)节点628实施双向数据通信。根据各种实施例，I/O电路626可包含N个驱动器及接收器电路640。存储器装置600可包含经配置以支持存储器装置600的操作(例如将数据写入到阵列610及/或从阵列610擦除数据)的控制器642。控制器642可包括(例如)相同或不同于包含阵列610及/或存储器装置600的任何或全部其它组件的裸片的裸片上的控制电路(例如，其经配置以实施状态机)。控制器可包括单独或与其它电路组合的控制电路642、固件、软件或前述任何者或全部的组合。可经由N个信号线646在感测/高速缓存电路622与I/O电路626之间传送数据。可使用所述控制器来实施使用存储器装置的操作。
存储器控制器642可在对子块的读取操作或写入操作期间确定所述子块有缺陷。基于此确定，存储器控制器642可将与所述子块相关联的块地址及子块地址存储于CAM305(图3)中以将所述子块标记为缺陷子块。CAM 305可定位于存储器控制器642上。图3的子块标记电路的其它组件可定位于存储器控制器642上。在一些实施例中，可将缺陷子块信息传到用户计算机。
图7说明根据许多实施例的用于控制对存储器装置的存取的方法。在操作710中，存储器控制器可接收对所述存储器装置的存取的请求。所述请求可包含用户地址。所述用户地址可包含块地址及子块地址。上文已关于存储器控制器642(图6)描述此一存储器控制器。在一或多个实施例中，所述存储器装置可为与非(NAND)存储器装置，例如3D NAND存储器装置。
在操作720中，存储器控制器642可通过在存储器内找到块地址及子块地址的匹配而确定用户地址对应于标记子块。如上文关于图3所描述，存储器可通过将与确定为有缺陷的子块有关的信息存储于存储器装置中而标记装置的缺陷子块。例如，存储器中可已存储与标记子块相关联的块地址及子块地址。所述存储器可为(例如)CAM 305(图3)或SRAM。在操作730中，存储器控制器642可基于所述子块被标记为有缺陷的确定而将信号输出到与所述标记子块相关联的漏极选择栅极驱动器以停用所述标记子块。
存储器控制器642可在对子块的读取操作或写入操作期间确定所述子块有缺陷。基于此确定，存储器控制器642可将与此子块相关联的块地址及子块地址存储于CAM 305中以将所述子块标记为缺陷子块。
图8说明根据许多实施例的用于指示存储器装置中的缺陷的方法。在操作810中，存储器控制器642可确定所述存储器装置的子块有缺陷。
在操作820中，存储器控制器642可将与存储器装置的缺陷子块相关联的信息存储于例如CAM 305的存储器中。所述信息可为与所述缺陷子块相关联的块地址及子块地址。存储器控制器642可存储子块的群组的块地址及子块地址，其中所述群组包含所述缺陷子块。所述群组可包含两个子块。所述群组可包含相应块中的子块的一半。
图9说明根据许多实施例的用于擦除存储器装置中的存储器的方法。在操作910中，存储器控制器642可检查其中存储所述存储器装置中的一或多个缺陷子块的块地址及子块地址的存储器305。
在操作920中，存储器控制器642可响应于在存储器305中找到与子块相关联的块地址及子块地址(例如在存储器305中找到与子块相关联的块地址及子块地址之后)而抑制所述子块的擦除验证程序。当在存储器305内找到子块时，此可意味：所述子块有缺陷。如果对缺陷子块执行擦除验证程序，那么所述验证程序会持续很长时间，借此可导致所述擦除程序可能无效率。因此，许多实施例可抑制或禁止所述擦除验证程序以提高擦除过程的效率。
存储器控制器642可进一步监视待擦除的存储器的每一子块的存储器305。如果子块在擦除程序期间失效，那么存储器控制器642可通过(例如)将块信息写入存储器中而标记对应块。
尽管已将存储器单元的垂直串的操作块的实例结构及方法描述为特定实施例，但所属领域一般技术人员将在阅读且理解本发明的内容之后明白，可作出各种修改及改变。相应地，应将本说明书及图式视为意指说明而非限制。
所提供的本发明的中文摘要遵守37 C.F.R§1.72(b)，要求[中文摘要]允许读者快速确定本技术发明的特征。应了解，所提交的[中文摘要]将不用于解译或限制权利要求书。

Claims (30)

1.一种设备，其包括：
存储器单元的多个块，所述多个块中的至少一者包含两个或两个以上子块，且所述两个或两个以上子块中的至少一者包含存储器单元的垂直串，所述垂直串包含多个存储器单元及一选择晶体管；及
子块停用电路，其包含存储器以存储与确定为有缺陷的子块相关联的块地址及子块地址，其中所述子块停用电路经配置以响应于接收到匹配所述所存储的块地址及子块地址的块地址及子块地址而停用与所述所存储的块地址及子块地址相关联的子块。
2.根据权利要求1所述的设备，其中所述选择晶体管是漏极选择栅极SGD晶体管，其中所述子块停用电路进一步包括漏极选择栅极SGD驱动器，且其中经配置以响应于接收到匹配所述所存储的块地址及子块地址的块地址及子块地址而停用与所述所存储的块地址及子块地址相关联的所述子块的所述子块停用电路包括经配置以响应于接收到匹配所述所存储的块地址及子块地址的块地址及子块地址而停用所述SGD驱动器的所述子块停用电路。
3.根据权利要求1所述的设备，其进一步包括：
块停用电路，其包含：
锁存器，所述锁存器用于存储块的标记状态且所述锁存器经布置以基于所述块的所述标记状态而接收块选择信号且输出块启用信号。
4.根据权利要求1所述的设备，其中所述垂直串与包括半导体材料的柱相关联。
5.根据权利要求1所述的设备，其中存储器单元的所述多个块中的每一块与至少四个存取线相关联，所述至少四个存取线中的每一者定位于半导体构造的不同层中。
6.根据权利要求5所述的设备，其中所述垂直串耦合到定位于所述半导体构造的第一层中的第一存取线及定位于所述半导体构造的第二层中的第二存取线。
7.根据权利要求1所述的设备，其中所述设备包括存储器装置。
8.根据权利要求7所述的设备，其中所述设备包括三维与非NAND存储器装置。
9.根据权利要求1所述的设备，其中所述子块停用电路经配置以停用多个子块。
10.一种用于控制对存储器装置的存取的方法，所述方法包括：
接收块地址及子块地址；
确定所述所接收的块地址及子块地址是否匹配所存储的块地址及子块地址，其中所述所存储的块地址及子块地址与确定为有缺陷的存储器单元的子块相关联；及
响应于确定所述所接收的块地址及子块地址匹配所述所存储的块地址及子块地址，停用与所述所存储的块地址及子块地址相关联的所述子块。
11.根据权利要求10所述的方法，其中确定所述所接收的块地址及子块地址是否匹配所存储的块地址及子块地址包括确定所述所接收的块地址及子块地址是否匹配存储器中所存储的块地址及子块地址。
12.根据权利要求11所述的方法，其中确定所述所接收的块地址及子块地址是否匹配存储器中所存储的块地址及子块地址包括确定所述所接收的块地址及子块地址是否匹配内容可寻址存储器中所存储的块地址及子块地址。
13.根据权利要求12所述的方法，其中停用所述子块包括停用经配置以驱动存储器单元的垂直串中的漏极选择栅极晶体管的驱动器。
14.根据权利要求12所述的方法，其进一步包括：
接收块地址；
确定所述所接收的块地址是否匹配所存储的块地址，所述所存储的块地址存储于第二存储器中，所述第二存储器与所述内容可寻址存储器分离；及
响应于所述确定，停用与所述所存储的块地址相关联的所述块。
15.根据权利要求11所述的方法，其进一步包括；
在对所述子块的写入操作期间确定所述子块有缺陷；及
将与确定为有缺陷的所述子块相关联的块地址及子块地址存储于所述存储器中作为所述所存储的块地址及子块地址。
16.根据权利要求11所述的方法，其进一步包括；
在对所述子块的读取操作期间确定所述子块有缺陷；及
将与确定为有缺陷的所述子块相关联的块地址及子块地址存储于所述存储器中作为所述所存储的块地址及子块地址。
17.根据权利要求11所述的方法，其中存储器单元的子块包括存储器单元的垂直串，所述垂直串与包括半导体材料的柱相关联。
18.根据权利要求11所述的方法，其中确定所述所接收的块地址及子块地址是否匹配存储器中所存储的块地址及子块地址包括确定所述所接收的块地址及子块地址是否匹配静态随机存取存储器中所存储的块地址及子块地址。
19.一种指示存储器装置中的缺陷的方法，所述方法包括：
确定所述存储器装置的子块有缺陷；及
将与确定为有缺陷的所述存储器装置的所述子块相关联的信息存储于存储器中。
20.根据权利要求19所述的方法，其中所述信息是与确定为有缺陷的所述子块相关联的块地址及子块地址。
21.根据权利要求20所述的方法，其中所述块地址及子块地址与子块的群组相关联，所述群组包含确定为有缺陷的所述子块。
22.根据权利要求21所述的方法，其中所述群组包含两个子块。
23.根据权利要求21所述的方法，其中所述群组包含所述存储器装置的相应块中的所述子块的一半。
24.根据权利要求19所述的方法，其进一步包括：
确定所述存储器装置的块有缺陷；及
将与确定为有缺陷的所述存储器装置的所述块相关联的信息存储于第二存储器中。
25.一种子块停用电路，其包括：
存储器，其用于存储与确定为有缺陷的存储器单元的子块相关联的块地址及子块地址，其中所述子块停用电路经配置以响应于接收到匹配所述所存储的块地址及子块地址的块地址及子块地址而停用所述子块。
26.一种擦除存储器装置中的存储器的方法，所述方法包括：
检查其中存储与所述存储器装置中的存储器单元的子块相关联的块地址及子块地址的存储器；及
响应于在所述存储器中找到与所述子块相关联的所述块地址及子块地址，抑制或阻止所述子块的擦除验证程序。
27.根据权利要求26所述的方法，其进一步包括：
监视待擦除的存储器的每一子块的存储器阵列。
28.根据权利要求26所述的方法，其进一步包括：
如果块的子块在擦除程序期间失效，那么通过存储所述块的块地址而标记所述块。
29.一种设备，其包括：
存储器单元的多个块，所述多个块中的至少一者包含两个或两个以上子块，且所述两个或两个以上子块中的至少一者包含存储器单元的垂直串，所述垂直串包含多个存储器单元及一选择晶体管；
存储器控制器，其包含存储器以存储与确定为有缺陷的存储器装置的子块相关联的块地址及子块地址，其中所述存储器控制器经配置以：
检查所述存储器以确定所接收的用户地址的块地址及子块地址是否匹配所述存储器中所存储的块地址及子块地址；及
响应于确定所接收的用户地址的块地址及子块地址匹配所述存储器中所存储的块地址及子块地址，停用与所述存储器中所存储的所述块地址及子块地址相关联的子块。
30.根据权利要求29所述的设备，其中
所述存储器控制器进一步包括用于存储与确定为有缺陷的所述存储器装置的块相关联的块地址的第二存储器。
CN201480010813.7A 2013-02-28 2014-02-27 三维存储器中的子块停用 Active CN105009215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/781,097 2013-02-28
US13/781,097 US9007860B2 (en) 2013-02-28 2013-02-28 Sub-block disabling in 3D memory
PCT/US2014/019057 WO2014134322A1 (en) 2013-02-28 2014-02-27 Sub-block disabling in 3d memory

Publications (2)

Publication Number Publication Date
CN105009215A true CN105009215A (zh) 2015-10-28
CN105009215B CN105009215B (zh) 2019-10-15

Family

ID=51387999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010813.7A Active CN105009215B (zh) 2013-02-28 2014-02-27 三维存储器中的子块停用

Country Status (7)

Country Link
US (2) US9007860B2 (zh)
EP (1) EP2962304B1 (zh)
JP (1) JP6193410B2 (zh)
KR (2) KR102294172B1 (zh)
CN (1) CN105009215B (zh)
TW (1) TWI605469B (zh)
WO (1) WO2014134322A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403640A (zh) * 2016-04-27 2017-11-28 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
CN110554836A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 非易失性存储器件及其操作方法
US10510430B2 (en) 2016-04-27 2019-12-17 Silicon Motion, Inc. Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips
CN110993522A (zh) * 2019-12-19 2020-04-10 华天科技（西安）有限公司 一种次良品3d nand降容使用的方法
US10713115B2 (en) 2016-04-27 2020-07-14 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
US10771091B2 (en) 2016-04-27 2020-09-08 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
CN113178214A (zh) * 2020-01-27 2021-07-27 美光科技公司 存储器读取掩蔽
US11323133B2 (en) 2016-04-27 2022-05-03 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735902B2 (en) * 2010-05-10 2014-05-27 Micron Technology, Inc. Memories with memory arrays extending in opposite directions from a semiconductor and their formation
US9529724B2 (en) 2012-07-06 2016-12-27 Seagate Technology Llc Layered architecture for hybrid controller
US9477591B2 (en) 2012-07-06 2016-10-25 Seagate Technology Llc Memory access requests in hybrid memory system
US9594685B2 (en) 2012-07-06 2017-03-14 Seagate Technology Llc Criteria for selection of data for a secondary cache
US9772948B2 (en) 2012-07-06 2017-09-26 Seagate Technology Llc Determining a criterion for movement of data from a primary cache to a secondary cache
US9007860B2 (en) 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory
US9507719B2 (en) * 2013-08-20 2016-11-29 Seagate Technology Llc Garbage collection in hybrid memory system
US9785564B2 (en) 2013-08-20 2017-10-10 Seagate Technology Llc Hybrid memory with associative cache
JP2015176628A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体記憶装置及びメモリコントローラ
US9595339B2 (en) 2014-10-20 2017-03-14 Micron Technology, Inc. Apparatuses and methods for reducing read disturb
US9460792B2 (en) 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
KR20160071948A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
JP6581019B2 (ja) * 2016-03-02 2019-09-25 東芝メモリ株式会社 半導体記憶装置
US11018255B2 (en) 2017-08-29 2021-05-25 Micron Technology, Inc. Devices and systems with string drivers including high band gap material and methods of formation
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
CN113885778B (zh) 2020-07-02 2024-03-08 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
CN113961140B (zh) 2020-07-02 2024-06-11 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
TWI766526B (zh) * 2020-07-02 2022-06-01 慧榮科技股份有限公司 資料處理方法及對應之資料儲存裝置
CN113885779B (zh) 2020-07-02 2024-03-12 慧荣科技股份有限公司 数据处理方法及对应的数据储存装置
US11302378B2 (en) 2020-07-07 2022-04-12 International Business Machines Corporation Semiconductor circuit including an initialization circuit for initializing memory cells and clearing of relatively large blocks of memory
US11557335B2 (en) 2020-07-07 2023-01-17 International Business Machines Corporation Erasing a partition of an SRAM array with hardware support
US20230368841A1 (en) * 2022-05-11 2023-11-16 Macronix International Co., Ltd. Ternary content addressable memory

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243306B1 (en) * 2000-07-19 2001-06-05 International Business Machines Corporation Defect management engine for generating a unified address to access memory cells in a primary and a redundancy memory array
US20080266956A1 (en) * 2007-04-25 2008-10-30 Samsung Electronics Co., Ltd. Flash memory device and method of controlling flash memory device
KR20090011210A (ko) * 2007-07-25 2009-02-02 주식회사 하이닉스반도체 플래시 메모리 소자
US20090154245A1 (en) * 2007-12-18 2009-06-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
US20100322000A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby
CN102163465A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 非易失性存储器件以及对损坏的存储单元执行修复操作的系统
US20120051143A1 (en) * 2010-08-26 2012-03-01 Chi Weon Yoon Nonvolatile memory device, operating method thereof and memory system including the same
US20120182803A1 (en) * 2011-01-13 2012-07-19 Masanobu Shirakawa Non-volatile semiconductor memory device capable of improving failure-relief efficiency
CN102725797A (zh) * 2009-11-24 2012-10-10 桑迪士克技术有限公司 通过直接位线驱动对存储器编程以减少沟道到浮栅的耦合

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853406B2 (ja) * 1991-09-10 1999-02-03 日本電気株式会社 半導体記憶装置
US5278793A (en) * 1992-02-25 1994-01-11 Yeh Tsuei Chi Memory defect masking device
US5347484A (en) * 1992-06-19 1994-09-13 Intel Corporation Nonvolatile memory with blocked redundant columns and corresponding content addressable memory sets
US5539894A (en) 1993-04-20 1996-07-23 Sun Microsystems, Inc. Method and apparatus for optimizing a sector cache tag, block and sub-block structure base on main memory size
KR0158484B1 (ko) * 1995-01-28 1999-02-01 김광호 불휘발성 반도체 메모리의 행리던던씨
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JP3841535B2 (ja) * 1997-12-09 2006-11-01 富士通株式会社 半導体記憶装置
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
KR100359778B1 (ko) * 2000-07-19 2002-11-04 주식회사 하이닉스반도체 반도체 메모리 소자의 어드레스 발생 회로
US6700827B2 (en) 2001-02-08 2004-03-02 Integrated Device Technology, Inc. Cam circuit with error correction
ITRM20010530A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Marcatura di settore di memoria flash per consecutiva cancellazione in settore o banco.
JP2004103143A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 冗長構成を有するメモリ回路
US7254681B2 (en) 2003-02-13 2007-08-07 Intel Corporation Cache victim sector tag buffer
US6870749B1 (en) 2003-07-15 2005-03-22 Integrated Device Technology, Inc. Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors
JP2005191413A (ja) 2003-12-26 2005-07-14 Toshiba Corp 不揮発性半導体記憶装置
JP4664804B2 (ja) * 2005-04-28 2011-04-06 株式会社東芝 不揮発性半導体記憶装置
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로
US8140537B2 (en) 2009-07-21 2012-03-20 International Business Machines Corporation Block level tagging with file level information
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
JP5538196B2 (ja) * 2010-12-02 2014-07-02 三星電子株式会社 不揮発性半導体記憶装置
US8514624B2 (en) * 2011-06-21 2013-08-20 Micron Technology, Inc. In-field block retiring
JP5870017B2 (ja) * 2012-12-14 2016-02-24 株式会社東芝 不揮発性半導体記憶装置
JP2013246855A (ja) * 2012-05-28 2013-12-09 Toshiba Corp 半導体メモリ
JP2013254538A (ja) * 2012-06-06 2013-12-19 Toshiba Corp 不揮発性半導体記憶装置
JP2014064551A (ja) * 2012-09-26 2014-04-17 Techno Bank:Kk サプリメントキャンディ
US9007860B2 (en) 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243306B1 (en) * 2000-07-19 2001-06-05 International Business Machines Corporation Defect management engine for generating a unified address to access memory cells in a primary and a redundancy memory array
US20080266956A1 (en) * 2007-04-25 2008-10-30 Samsung Electronics Co., Ltd. Flash memory device and method of controlling flash memory device
US20100259982A1 (en) * 2007-04-25 2010-10-14 Samsung Electronics Co., Ltd. Flash memory device and method of controlling flash memory device
KR20090011210A (ko) * 2007-07-25 2009-02-02 주식회사 하이닉스반도체 플래시 메모리 소자
US20090154245A1 (en) * 2007-12-18 2009-06-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device
US20100322000A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Programming methods for three-dimensional memory devices having multi-bit programming, and three-dimensional memory devices programmed thereby
CN102725797A (zh) * 2009-11-24 2012-10-10 桑迪士克技术有限公司 通过直接位线驱动对存储器编程以减少沟道到浮栅的耦合
CN102163465A (zh) * 2010-02-19 2011-08-24 三星电子株式会社 非易失性存储器件以及对损坏的存储单元执行修复操作的系统
US20120051143A1 (en) * 2010-08-26 2012-03-01 Chi Weon Yoon Nonvolatile memory device, operating method thereof and memory system including the same
US20120182803A1 (en) * 2011-01-13 2012-07-19 Masanobu Shirakawa Non-volatile semiconductor memory device capable of improving failure-relief efficiency

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10846173B2 (en) 2016-04-27 2020-11-24 Silicon Motion, Inc. Method for accessing flash memory module and associated flash memory controller and memory device
CN107403640B (zh) * 2016-04-27 2020-08-18 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
US10510430B2 (en) 2016-04-27 2019-12-17 Silicon Motion, Inc. Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips
US11916569B2 (en) 2016-04-27 2024-02-27 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
CN107403640A (zh) * 2016-04-27 2017-11-28 慧荣科技股份有限公司 存取闪存模块的方法及相关的闪存控制器与记忆装置
US10713115B2 (en) 2016-04-27 2020-07-14 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
US11847023B2 (en) 2016-04-27 2023-12-19 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
US10771091B2 (en) 2016-04-27 2020-09-08 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10643733B2 (en) 2016-04-27 2020-05-05 Silicon Motion, Inc. Method, flashing memory controller, memory device for accessing 3D flash memory having multiple memory chips
US11030042B2 (en) 2016-04-27 2021-06-08 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
US11500722B2 (en) 2016-04-27 2022-11-15 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
US11323133B2 (en) 2016-04-27 2022-05-03 Silicon Motion, Inc. Flash memory apparatus and storage management method for flash memory
CN110554836A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 非易失性存储器件及其操作方法
CN110554836B (zh) * 2018-06-01 2024-03-22 三星电子株式会社 非易失性存储器件及其操作方法
CN110993522A (zh) * 2019-12-19 2020-04-10 华天科技（西安）有限公司 一种次良品3d nand降容使用的方法
CN113178214A (zh) * 2020-01-27 2021-07-27 美光科技公司 存储器读取掩蔽

Also Published As

Publication number Publication date
US20150213863A1 (en) 2015-07-30
EP2962304A4 (en) 2016-11-16
JP2016511909A (ja) 2016-04-21
CN105009215B (zh) 2019-10-15
EP2962304B1 (en) 2023-06-07
KR20170013404A (ko) 2017-02-06
WO2014134322A1 (en) 2014-09-04
JP6193410B2 (ja) 2017-09-06
KR20150119457A (ko) 2015-10-23
KR102294172B1 (ko) 2021-08-30
EP2962304A1 (en) 2016-01-06
US9263111B2 (en) 2016-02-16
TWI605469B (zh) 2017-11-11
US9007860B2 (en) 2015-04-14
TW201447914A (zh) 2014-12-16
US20140241092A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
CN105009215A (zh) 三维存储器中的子块停用
KR100559716B1 (ko) 낸드 플래시 메모리 소자 및 이의 독출 방법
US10545691B2 (en) Memory system and method of controlling nonvolatile memory
CN105009220B (zh) 3d存储器中的子块解码
US8520434B2 (en) Method of storing E-fuse data in flash memory device
US20120069681A1 (en) Semiconductor storage device
US10325667B2 (en) Semiconductor storage device
CN102163456A (zh) 非易失性存储器件、其操作方法以及包括其的存储系统
CN109872757A (zh) 半导体存储装置和半导体装置
US10839914B2 (en) Physical secure erase of solid state drives
KR20150091685A (ko) 반도체 시스템 및 이의 동작방법
CN105229745A (zh) 在存储器中共享支持电路
US20140198571A1 (en) Selecting memory cells
US20160267994A1 (en) Semiconductor memory device
TWI655634B (zh) Semiconductor memory device
KR102585217B1 (ko) 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US10790021B2 (en) EEPROM, and methods for erasing, programming and reading the EEPROM
US11735265B2 (en) Nonvolatile semiconductor memory device and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant