CN105009220B - 3d存储器中的子块解码 - Google Patents

3d存储器中的子块解码 Download PDF

Info

Publication number
CN105009220B
CN105009220B CN201480010165.5A CN201480010165A CN105009220B CN 105009220 B CN105009220 B CN 105009220B CN 201480010165 A CN201480010165 A CN 201480010165A CN 105009220 B CN105009220 B CN 105009220B
Authority
CN
China
Prior art keywords
block
sub
piece
coupled
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480010165.5A
Other languages
English (en)
Other versions
CN105009220A (zh
Inventor
何昌万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN105009220A publication Critical patent/CN105009220A/zh
Application granted granted Critical
Publication of CN105009220B publication Critical patent/CN105009220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一些实施例涉及与存储器单元的块相关联的设备及方法。存储器单元的所述块可包含存储器单元的两个或两个以上子块。子块可包括垂直存储器单元串，所述垂直串包含源极选择晶体管及漏极选择晶体管。一种设备可包含两个或两个以上漏极选择线，其中第一漏极选择线耦合到第一块的第一子块中的漏极选择晶体管及第二块的第一子块中的漏极选择晶体管。所述设备中的第二漏极选择线可耦合到所述第一块的第二子块中的漏极选择晶体管及所述第二块的第二子块中的漏极选择晶体管。描述其它设备及方法。

Description

3D存储器中的子块解码
优先权申请案
本申请案主张2013年2月28日申请的第13/781,016号美国申请案的优先权的权益，所述申请案以全文引用的方式并入本文中。
背景技术
存储器装置(例如，闪速存储器)广泛使用于计算机及许多电子产品中。一些存储器装置可包含经垂直堆叠以形成存储器组件的三维(3D)块的存储器单元。随着垂直堆叠的存储器单元的数目越来越大，将堆叠耦合(举例来说，电连接)到二维装置变得越来越困难。可将块尺寸做的相对较大以允许更多空间用于布线及经改良的连接性。然而，增加块的尺寸可导致增加的存储器擦除时间及增加的存储器碎片。
附图说明
在附图的图式中，通过举例方式而非限制方式说明一些实施例，其中：
图1为根据一些实施例的呈垂直存储器单元串的一或多个块形式的设备的电路简图；
图2为根据一些实施例的垂直串的半导体构造的横截面图；
图3为根据本发明的各种实施例的漏极选择栅极(SGD)连接的框图；
图4A及4B为根据一些实施例的子块选择及取消选择晶体管和块选择及取消选择晶体管的实施方案的示意图；
图5为根据一些实施例的存储器系统的框图；
图6为根据一些实施例的呈存储器装置形式的设备的框图；及
图7到8为根据一些实施例的方法的流程图。
具体实施方式
根据本发明的各种实施例，存储器单元(例如包括电荷存储装置、电阻可变装置或可经编程以存储数据及/或从其读取数据的其它装置的那些存储器单元)的块可用作存储器装置(例如，与非(NAND)存储器装置)中的存储器单元的块。可以三维方式布置存储器单元。
图1展示呈存储器装置100形式的设备的框图。存储器装置100可包含两个或两个以上块110-1到110-n。每一块110-1到110-n可包含两个或两个以上子块120-1到120-n。两个或两个以上子块120-1到120-n可每一自包括垂直串130。垂直串130可包含许多存储器单元132-0到132-15。在说明性实例中，垂直串130包含16个存储器单元。然而，应理解，垂直串130可包含任何数目的存储器单元。存储器单元132-0到132-15可串联耦合。
垂直串130可包含源极选择栅极(SGS)晶体管140-1，其在本文中有时也被称为“源极选择晶体管”。SGS晶体管140-1可为耦合于垂直串130的一端处的存储器单元132-0中的一者与共源极145之间的n沟道晶体管。共源极145可包括(举例来说)共同掺杂的半导体材料及/或其它导电材料的槽。在垂直串130的另一端处，漏极选择栅极(SGD)晶体管150-1(其在本文中有时也被称为“漏极选择晶体管”)可为耦合于存储器单元132-15中的一者与数据线(举例来说，位线)155之间的n沟道晶体管。
线160-0到160-15可形成存储器装置100的存取线(举例来说，字线)的部分。可跨越块的对应子块中的对应存储器单元共享字线160-0到160-1。举例来说，字线160-15可由子块120-1的存储器单元132-15、子块120-2的存储器单元134-15及子块120-3的存储器单元136-15共享。类似地，字线160-14可由子块120-1的存储器单元132-14、子块120-2的存储器单元134-14及子块120-3的存储器单元136-14共享。
共源极145可选择性地耦合到参考电压Vss(举例来说，接地电压)或电压源(举例来说，电荷泵电路，未展示)。当两个元件直接与彼此电接触时所述两个元件直接耦合，或者当两个元件由一或多个导体、半导体或允许在间接耦合的元件之间传导电流的其它元件分离时所述两个元件间接耦合。举例来说，直接与彼此电接触的两个元件可能在结(举例来说，p-n结)处物理接触，从而使电子或空穴能流过所述结，而无居间的导电元件。
每一存储器单元132-0到132-15可包括(举例来说)浮动栅极晶体管或电荷陷阱晶体管，且可为单电平存储器单元或多电平存储器单元。存储器单元132-0到132-15、SGS晶体管140-1及SGD晶体管150-1由它们相应的控制栅极上的信号所控制。
SGS晶体管140-1接收控制SGS晶体管140-1的信号以控制垂直串130与共源极145之间的传导。SGD晶体管150-1接收控制SGD晶体管150-1的信号使得SGD晶体管150-1可用以选择或取消选择垂直串130。垂直串130可为存储器装置100(例如，NAND存储器装置)中的块110-1中的存储器单元的多个垂直串中的一者。
每一块110-1到110-n可分别包含源极选择线170-1到170-n。第一源极选择线170-1可耦合到第一子块120-1中的SGS晶体管140-1、耦合到第二子块120-2中的SGS晶体管140-2且耦合到第一块110-1中的每一其它SGS晶体管。类似地，第二源极选择线170-2可耦合到第一子块120-4中的SGS晶体管140-4、耦合到第二子块120-5中的SGS晶体管140-5且耦合到第二块110-2中的每一其它SGS晶体管。
图2为根据各种实施例的图1中展示的两个或两个以上垂直串130中的垂直串130的半导体构造的横截面图。存储器单元132-0到132-15、SGS晶体管140及SGD晶体管150至少部分包围(举例来说，完全包围或部分包围)半导体材料的柱210。柱210可包括p型多晶硅，且为存储器单元132-0到132-15、SGS晶体管140及SGD晶体管150-1的沟道。存储器单元132、SGS晶体管140及SGD晶体管150与柱210相关联。柱210在包括n+型多晶硅的源极帽220与包括n+型多晶硅的漏极帽230之间延伸。垂直串130的存储器单元132沿柱210的垂直范围定位于半导体构造的不同层中，因此将垂直串130形成为存储器单元的“垂直”串。源极帽220与柱210电接触且与柱210形成p-n结。漏极帽230与柱210电接触且与柱210形成p-n结。源极帽220为柱210的源极且漏极帽230为柱210的漏极。源极帽220耦合到共源极145。漏极帽230耦合到数据线155。
由于垂直堆叠3D装置中的字线160-1到160-15(举例来说)，使字线耦合到平面(举例来说，二维(2D))硅装置变得越来越困难。举例来说，可难以使字线耦合到用以存取存储器单元的串驱动器(未展示)。
在一些常规3D存储器系统中，为了增加可用布局空间以提供到(举例来说)串驱动器的增加的布线及增加的连接，引入多个子块。块的子块可共享相同的字线群组、相同源极选择(SGS)线及相同数据线及共源极。块的子块可每一自具有单独的漏极选择(SGD)线(其中特定子块的SGD晶体管耦合到SGD线中的相应一者)。然而，通过增加子块的数目，可增加块的尺寸。因此，可增加用以擦除块的时间。此外，随着块尺寸增加，存储器可更容易变得碎片化。
许多实施例用以减少用于存储器装置100中的布线的数目。并不是通过增加子块的数目来增加可用布局空间，许多实施例在3D存储器装置100中维持相同数目的子块。因此，在一些实施例中，可保持相对较低的子块数目。因此，根据大多数实施例的存储器装置100可提供减少的块擦除时间及减少的存储器碎片。
实例实施例可通过减少单独的SGD线的数目来减少布线的数目。一些二维(2D)存储器系统可减少单独SGD线的数目以减少总体芯片尺寸。然而，相比之下，用于3D存储器系统的实例实施例可减少单独SGD线的数目使得可维持小的块尺寸。
再次参看图1，可看出一些实施例提供漏极选择(SGD)线165-0到165-n。漏极选择线165-0可耦合到第一块110-1的第一子块120-1的SGD晶体管150-1、耦合到第二块110-2的第一子块120-4的SGD晶体管150-4且耦合到第n块110-n的第一子块120-7的SGD晶体管150-7以及耦合到第二块110-2与第n块110-n之间的任何块(未展示)的其它第一子块的SGD晶体管。类似地，第二漏极选择线165-1可耦合到第一块110-1的第二子块120-2的SGD晶体管150-2、耦合到第二块110-2的第二子块120-5的SGD晶体管150-5且耦合到第n块110-n的第二子块120-8的SGD晶体管150-8以及耦合到第二块110-2与第n块110-n之间的任何块(未展示)的其它第二子块的SGD晶体管。换句话说，漏极选择线可耦合到存储器装置的块的群组中的每一块中的对应子块的SGD晶体管。存储器装置100中的块的其它或随后群组可类似地共享漏极选择线，下文参考图3描述。
图3为根据一些实例实施例且如上文所描述的共享漏极选择线的块的群组310-1到310-n的框图。群组310-1中的块320-1到320-n共享漏极选择线300-1。群组310-2中的块322-1到322-n共享漏极选择线300-2。类似地，群组310-n中的块324-1到324-n共享漏极选择线300-n。
如图4A及4B所展示，在实例实施例中，两个晶体管可与由块群组共享的每一SGD线相关联，且两个晶体管可与所述块群组中的每一块相关联。举例来说，在图4A中，可将子块选择晶体管blken通电以选择由块群组共享的对应SGD线，以偏置SGD线到blken晶体管的偏置电压。可将子块取消选择晶体管blken通电以取消选择由所述块群组共享的对应SGD线。在说明性实例中，可将经取消选择的SGD线偏置到接地。
类似地，在图4B中，可将第一块的块选择晶体管blken通电以选择第一块的SGS线，借此偏置第一块的SGS线到blken的偏置电压，且可将其它块的块取消选择晶体管blken_通电以取消选择其它块。可将经取消选择的SGS线偏置到非选择偏置，如图4B中所展示。或者，可类似于图4A中展示的经取消选择的SGD线的情况，将经取消选择的SGS线偏置到接地。此外，可将经取消选择的SGD线偏置到非选择偏置，类似于图4B中展示的经取消选择的SGS线的情况。
可相对于用于此类常规系统中的晶体管的总数目而减少用于实例实施例的晶体管的总数目。举例来说，在至少一个实施例中，用于选择SGD的漏极选择线可在四个块之间共享，其中所述四个块组成块群组。因此，一组子块选择及取消选择晶体管(blken 及blken_，图4A)可用以选择及取消选择对应多个子块的多个对应SGD。因此，在说明性实例中，子块选择晶体管的数目及/或子块取消选择晶体管的数目可相对于常规系统而减少到四分之一。其它实例实施例可将块分组成(举例来说)两个、八个、或十六个块的群组。因此，在这些实例实施例中，子块选择晶体管的数目及/或子块取消选择晶体管的数目将分别减少到二分之一、八分之一及十六分之一。
图5为根据本发明的各种实施例的呈存储器装置500形式的设备的框图。存储器装置500可耦合到控制总线504以越过控制信号线505接收多个控制信号。存储器装置500可进一步耦合到地址总线506以接收地址信号线507上的地址信号A0-Ax，及耦合到数据总线508以传输及接收数据信号。尽管被描绘为在单独物理总线上接收数据信号，但也可在相同物理总线上多路传输及接收数据信号。存储器装置500可耦合到系统中的处理器(未展示)。
存储器装置500可包含可布置成行及列的存储器单元的一或多个阵列510。根据本发明的各种实施例，阵列510的存储器单元可包括非易失性存储器单元(举例来说，电荷存储装置，例如，浮动栅极晶体管或电荷陷阱晶体管)。存储器装置500可为NAND存储器装置。存储器装置可为3D NAND存储器装置。阵列510可包含驻留在作为存储器装置500的部分的单一裸片上或多个裸片上的存储器单元的多个存储体及块。根据本发明的各种实施例，阵列510可包含块110-1到110-n(图1)中的一或多者。阵列510可包含两个或两个以上群组的块110-1到110-n。
数据输入及输出(I/O)电路526可实施经由耦合到数据总线508的外部(举例来说，数据I/O)节点528的双向数据通信。根据各种实施例，I/O电路526可包含N个驱动器及接收器电路540。存储器装置500可包含经配置以支持存储器装置500的操作(例如，写入数据到阵列510及/或从阵列510擦除数据)的控制器。所述控制器可包括(举例来说)与包含阵列510及/或存储器装置500的其它组件中的任何或所有组件的裸片相同或不同的裸片上的控制电路542(举例来说，经配置以实施状态机)。所述控制器可包括控制电路542、固件、软件或前述的任何或所有者的组合。可经由N条信号线546在感测/高速缓存电路522与I/O电路526之间传送数据。可使用所述控制器实施使用存储器装置的操作。
参考图6到8说明根据实例实施例的使用设备的操作。参看图6，存储器系统600可包含存储器单元的多个块。在说明性实例中，存储器系统600包含存储器单元610-0到610-3的四个块。存储器系统600进一步包含块选择开关620及耦合到对应存储器单元的全局字线GWL0_0、GWL2_0、GWL0_1、GWL2_1、GWL0_15、GWL2_15、GWL1_0、GWL3_0、GWL1_1、GWL3_1、GWL1_15及GWL3_15。全局字线可耦合到每一块610-0到610-3中的局部字线。在说明性实例中，每一块610-0到610-3可包含16条局部字线LWL0到LWL15。存储器系统600可包括额外组件，举例来说，存储器系统100(图1)中说明的组件，为了简洁及清楚起见，图6中省略了所述组件。
图7说明根据实例实施例的用于存取存储器单元的方法。在操作700中，将第一电压提供到包含待存取存储器单元的块群组的块选择开关620。在操作710中，将第二电压提供到其它块群组的块选择开关。第二电压可约为0伏特。在操作720中，将第三电压提供到第一组全局字线中的至少一条字线。第一组全局字线可对应于待存取的存储器单元及/或包含待存取的存储器单元的块。在操作730中，将第四电压提供到第二组全局字线。第二组全局字线可对应于块群组中的未经选择的块。
可经由对应源极选择线(图1)将包含待存取存储器单元的存储器块的子块中的每一者的源极选择晶体管(图1)通电。可经由对应的漏极选择线(图1)将包含待存取存储器单元的子块的漏极选择晶体管(图1)通电。
下文提供根据各种实施例的读取、写入及擦除操作的实施方案的进一步细节。
参看图8，在编程存储器单元的操作中，可将电压Vpgm_sw提供800到包含待编程存储器单元的块群组的块选择开关620。在操作810中，可将第二电压(举例来说，约0伏特)提供到对应于不包含待编程存储器单元的其它块群组的其它块选择开关645。在操作820中，可将Vpgm电压提供到对应于待编程存储器单元的全局字线。在操作830中，可将Vpass电压提供到包含待编程存储器单元的块的其它全局字线。在操作840中，可将约0伏特提供到群组中的不包含待编程存储器单元的块的全局字线。在至少一个实施例中，Vpgm电压与Vpass电压不同。
可通过将对应于包含待编程存储器单元的子块的子块选择晶体管(图4A)通电来选择对应于那个子块的漏极选择线(图1)。可将对应于不包含待编程存储器单元的子块的漏极线的子块取消选择晶体管通电。可通过将相应SGS的块选择晶体管通电来选择对应于包含待编程存储器单元的块的源极选择线(图1)。可通过将相应源极选择线的块取消选择晶体管通电来取消选择对应于不包含待编程存储器单元的其它块的源极选择线。
在读取存储器单元的操作中，可将Vpass_sw提供到包含待读取存储器单元的块的群组的块选择开关620。可将约0伏特提供到对应于不包含待读取的存储器单元的块的其它群组的其它块选择开关。可通过将对应于包含待读取存储器单元的子块的子块选择晶体管(图4A)通电来选择对应于那个子块的漏极选择线(图1)。可将对应于不包含待读取存储器单元的子块的漏极线的子块取消选择晶体管通电。可将相应SGS的块选择晶体管通电来选择对应于包含待读取存储器单元的块的源极选择线(图1)。可通过将相应源极选择线的块取消选择晶体管通电来取消选择对应于不包含待读取存储器单元的其它块的所述源极选择线。可将Vwlrv电压提供到对应于待读取存储器单元的全局字线，且可将Vpass电压提供到包含待读取存储器单元的块的其它全局字线。可将约0伏特提供到群组中的不包含待读取存储器单元的块的全局字线。在至少一个实施例中，Vwlrv电压及Vpass电压不同。
在擦除存储器单元的操作中，可将擦除电压(举例来说，3到4伏特)提供到包含待擦除存储器单元的块的群组的块选择开关620。可将约0伏特提供到对应于不包含待擦除存储器单元的块的其它群组的其它块选择开关645。可将擦除电压提供到包含待擦除块的块的共源极145(图1)。可将约0伏特提供到耦合到待擦除块的全局字线，而可允许耦合到群组中的其它块的全局字线浮动。
已将垂直存储器单元串的实例结构及操作垂直存储器单元串的块的方法描述为特定实施例，但在阅读及理解本发明的内容之后对所属领域的技术人员来说显而易见，可做出多种修改及改变。因此，应将本说明书及图式视为具有说明性意义而非限制意义。
提供本发明的摘要以遵守要求提供摘要以允许读者快速确定本技术公开内容的性质的37C.F.R.§1.72(b)。应理解，其将不用以解释或限制权利要求书。另外，在前述的具体实施方式中可看出，为了简化本公开的目的，将多种特征集中在单一实施例中。该公开方法不应被解释为限制权利要求书。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立作为单独实施例。

Claims (25)

1.一种设备，其包括：
存储器单元的多个块，其包含第一块及第二块，其中块包含两个或两个以上子块，所述两个或两个以上子块包含第一子块及第二子块，子块包含垂直存储器单元串，所述垂直串包含相应多个存储器单元、相应源极选择晶体管及相应漏极选择晶体管；
两个或两个以上漏极选择线，其包含第一漏极选择线及第二漏极选择线，所述第一漏极选择线耦合到所述第一块的所述第一子块中的所述漏极选择晶体管且所述第一漏极选择线耦合到所述第二块的所述第一子块中的所述漏极选择晶体管，且所述第二漏极选择线耦合到所述第一块的所述第二子块中的所述漏极选择晶体管且所述第二漏极选择线耦合到所述第二块的所述第二子块中的所述漏极选择晶体管；以及
多个晶体管，其包括选择晶体管及取消选择晶体管，其中第一选择晶体管及第一取消选择晶体管耦合到所述第一漏极选择线，且第二选择晶体管及第二取消选择晶体管耦合到所述第二漏极选择线，其中所述第一选择晶体管经配置以在第一时间处将选择偏置耦合到所述第一漏极选择线，所述第二选择晶体管经配置以在不同于所述第一时间的第二时间处将所述选择偏置耦合到所述第二漏极选择线，所述第一取消选择晶体管经配置以在所述第二时间处将取消选择偏置耦合到所述第一漏极选择线，且所述第二取消选择晶体管经配置以在所述第一时间处将所述取消选择偏置耦合到所述第二漏极选择线。
2.根据权利要求1所述的设备，其进一步包括：
两个或两个以上源极选择线，其包含第一源极选择线及第二源极选择线，所述第一源极选择线耦合到存储器单元的所述第一块的所述第一子块及所述第二子块中的所述源极选择晶体管，且所述第二源极选择线耦合到存储器单元的所述第二块的所述第一子块及所述第二子块中的所述源极选择晶体管。
3.根据权利要求1所述的设备，其中每一垂直串的所述存储器单元与包括半导体材料的相应柱相关联。
4.根据权利要求1所述的设备，其中每一存储器单元块与至少四条存取线相关联，所述至少四条存取线中的每一者定位于半导体构造的不同层中。
5.根据权利要求4所述的设备，其中，针对每一块
所述第一子块的每一垂直串耦合到定位于第一层中的第一存取线且耦合到定位于第二层中的第二存取线；以及
所述第二子块的每一垂直串耦合到所述第一存取线且耦合到所述第二存取线。
6.根据权利要求1所述的设备，其进一步包括耦合到所述多个块中的每一者的每一垂直串的共同源极。
7.一种设备，其包括：
存储器单元的多个块，其包含存储器单元的第一块及存储器单元的第二块；
两个或两个以上源极选择线；
两个或两个以上漏极选择线；
块选择开关，
所述多个块中的每一块包含两个或两个以上子块，所述两个或两个以上子块包含第一子块及第二子块，每一子块包含
垂直存储器单元串，每一垂直串包含相应多个存储器单元、相应源极选择晶体管及相应漏极选择晶体管，
所述两个或两个以上漏极选择线包含第一漏极选择线及第二漏极选择线，所述第一漏极选择线耦合到所述多个存储器单元块的每一存储器单元块的所述第一子块中的所述漏极选择晶体管且所述第二漏极选择线耦合到所述多个存储器单元块的每一存储器单元块的所述第二子块中的所述漏极选择晶体管；以及
多个晶体管，其包括选择晶体管及取消选择晶体管，其中第一选择晶体管及第一取消选择晶体管耦合到所述第一漏极选择线，且第二选择晶体管及第二取消选择晶体管耦合到所述第二漏极选择线，其中所述第一选择晶体管经配置以在第一时间处将选择偏置耦合到所述第一漏极选择线，所述第二选择晶体管经配置以在不同于所述第一时间的第二时间处将所述选择偏置耦合到所述第二漏极选择线，所述第一取消选择晶体管经配置以在所述第二时间处将取消选择偏置耦合到所述第一漏极选择线，且所述第二取消选择晶体管经配置以在所述第一时间处将所述取消选择偏置耦合到所述第二漏极选择线。
8.根据权利要求7所述的设备，其进一步包括：
耦合到所述第一块的每一垂直存储器单元串中的对应存储器单元的第一组存取线；以及
耦合到所述第二块的每一垂直存储器单元串中的对应存储器单元的第二组存取线。
9.根据权利要求8所述的设备，其中所述第一组存取线的所述存取线中的每一者定位于半导体构造的不同层中且所述第二组存取线的所述存取线中的每一者定位于所述半导体构造的不同层中。
10.根据权利要求8所述的设备，其中每一垂直串的所述存储器单元与包括半导体材料的相应柱相关联。
11.根据权利要求7所述的设备，其中
所述多个存储器单元块包括第一块群组；
所述块选择开关耦合到所述第一块群组；以及
所述设备进一步包括耦合到第二块群组的第二块选择开关。
12.根据权利要求7所述的设备，其进一步包括：
两个或两个以上源极选择线，其包含第一源极选择线及第二源极选择线，所述第一源极选择线耦合到存储器单元的所述第一块中的所述源极选择晶体管且所述第二源极选择线耦合到存储器单元的所述第二块中的所述源极选择晶体管。
13.根据权利要求7所述的设备，其进一步包括耦合到所述多个块中的每一者的每一垂直串的共同源极。
14.一种设备，其包括：
与第一存储器块的两个或两个以上垂直存储器单元串相关联的存取线的多个层，所述第一存储器块的子块包含垂直存储器单元串，所述垂直串包括源极选择晶体管及漏极选择晶体管；
漏极选择线，其耦合到所述第一存储器块的所述子块的所述漏极选择晶体管，所述漏极选择线进一步耦合到与第二存储器块的子块相关联的漏极选择晶体管，所述第一存储器块及所述第二存储器块组成存储器块群组；以及
多个晶体管，其包括耦合到所述漏极选择线的子块选择晶体管及子块取消选择晶体管，其中所述子块选择晶体管经配置以在第一时间处将选择偏置耦合到所述漏极选择线且所述子块取消选择晶体管经配置以在不同于所述第一时间的第二时间处将取消选择偏置耦合到所述漏极选择线。
15.根据权利要求14所述的设备，其中所述子块选择晶体管及所述子块取消选择晶体管由所述第一存储器块及所述第二存储器块共享。
16.根据权利要求14所述的设备，其中所述存储器块群组包括第一存储器块群组且所述漏极选择线包括第一漏极选择线，所述设备进一步包括：
第二存储器块群组，其包含第三存储器块及第四存储器块，所述第三存储器块的子块包含垂直存储器单元串，所述垂直串包括源极选择晶体管及漏极选择晶体管；以及
不同于所述第一漏极选择线的第二漏极选择线，所述第二漏极选择线耦合到所述第三存储器块的所述子块的所述漏极选择晶体管且进一步耦合到与所述第四存储器块的子块相关联的漏极选择晶体管。
17.根据权利要求14所述的设备，其中所述设备包括存储器装置。
18.根据权利要求17所述的设备，其中所述设备包括“与非”NAND存储器装置。
19.根据权利要求14所述的设备，其中与一个垂直存储器单元串相关联的存取线的所述多个层中的每一者定位于半导体构造的不同层中。
20.根据权利要求14所述的设备，其进一步包括：
两个或两个以上源极选择线，其包含第一源极选择线及第二源极选择线，所述第一源极选择线耦合到所述第一存储器块的所述子块的所述源极选择晶体管且所述第二源极选择线耦合到所述第二存储器块的所述子块的源极选择晶体管。
21.根据权利要求14所述的设备，其中每一垂直串的所述存储器单元与包括半导体材料的相应柱相关联。
22.一种存取包括存储器单元的多个块的设备中的存储器单元的第一块的存储器单元的方法，存储器单元的所述多个块包含存储器单元的所述第一块及第二块，所述第一块及所述第二块包含于第一块群组中，所述第一块群组具有相关联的第一块选择开关，所述设备进一步包括耦合到所述第一块的第一组全局存取线及耦合到所述第二块的第二组全局存取线，所述设备进一步包括第二块群组，所述第二块群组具有相关联的第二块选择开关，所述方法包括：
将第一电压提供到所述第一块选择开关；
将第二电压提供到所述第二块选择开关；
将第三电压提供到耦合到第一局部存取线的所述第一组全局存取线中的至少一者；
将第四电压提供到耦合到第二局部存取线的所述第二组全局存取线；
经由源极选择线将存储器单元的所述第一块的源极选择晶体管通电；以及
经由漏极选择线将所述存储器单元所属的所述第一块的第一子块的漏极选择晶体管通电，所述漏极选择线进一步经布置以将存储器单元的所述第二块中的对应第一子块的漏极选择晶体管通电；以及
与将所述第一子块的所述漏极选择晶体管通电的实质上同时将所述第一块的第二子块的取消选择晶体管及所述第二块的对应第二子块的取消选择晶体管通电。
23.根据权利要求22所述的方法，其中将所述第三电压提供到所述第一组全局存取线中的至少一者包括将编程电压提供到所述第一组全局存取线中的一者。
24.根据权利要求23所述的方法，其进一步包括将通过电压作为所述第四电压提供到所述第一组全局存取线的其它全局存取线。
25.根据权利要求24所述的方法，其进一步包括将第五电压提供到所述第二组全局存取线，包括将约0伏特提供到所述第二组全局存取线。
CN201480010165.5A 2013-02-28 2014-02-27 3d存储器中的子块解码 Active CN105009220B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/781,016 US9001584B2 (en) 2013-02-28 2013-02-28 Sub-block decoding in 3D memory
US13/781,016 2013-02-28
PCT/US2014/019065 WO2014134325A1 (en) 2013-02-28 2014-02-27 Sub-block decoding in 3d memory

Publications (2)

Publication Number Publication Date
CN105009220A CN105009220A (zh) 2015-10-28
CN105009220B true CN105009220B (zh) 2017-10-20

Family

ID=51387978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010165.5A Active CN105009220B (zh) 2013-02-28 2014-02-27 3d存储器中的子块解码

Country Status (5)

Country Link
US (1) US9001584B2 (zh)
KR (1) KR101681859B1 (zh)
CN (1) CN105009220B (zh)
TW (1) TWI496162B (zh)
WO (1) WO2014134325A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9595339B2 (en) 2014-10-20 2017-03-14 Micron Technology, Inc. Apparatuses and methods for reducing read disturb
US9460792B2 (en) * 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
US10310734B2 (en) 2014-12-27 2019-06-04 Intel Corporation Tier mode for access operations to 3D memory
US9424936B1 (en) * 2015-03-23 2016-08-23 Intel Corporation Current leakage reduction in 3D NAND memory
US9721668B2 (en) * 2015-08-06 2017-08-01 Macronix International Co., Ltd. 3D non-volatile memory array with sub-block erase architecture
US9837160B1 (en) * 2016-05-10 2017-12-05 SK Hynix Inc. Nonvolatile memory device including sub common sources
US10453533B2 (en) * 2017-11-17 2019-10-22 Micron Technology, Inc. Memory devices with distributed block select for a vertical string driver tile architecture
US10795746B2 (en) * 2018-12-13 2020-10-06 Micron Technology, Inc. Automated power down based on state of firmware
CN110892274B (zh) * 2019-10-14 2021-01-29 长江存储科技有限责任公司 用于三维存储器的单元电流测量
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963475A (en) * 1996-12-14 1999-10-05 Samsung Electronics Co., Ltd. Advanced nonvolatile memories adaptable to dynamic random access memories and methods of operating therein
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP2004241558A (ja) 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US7286439B2 (en) 2004-12-30 2007-10-23 Sandisk 3D Llc Apparatus and method for hierarchical decoding of dense memory arrays using multiple levels of multiple-headed decoders
US7274594B2 (en) * 2005-04-11 2007-09-25 Stmicroelectronics S.R.L. Non-volatile memory electronic device with NAND structure being monolithically integrated on semiconductor
WO2007004253A1 (ja) * 2005-06-30 2007-01-11 Spansion Llc 不揮発性記憶装置、および不揮発性記憶装置の制御方法
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100851546B1 (ko) * 2006-09-22 2008-08-11 삼성전자주식회사 비휘발성 기억 장치 및 그 동작 방법
JP5376789B2 (ja) 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
KR20090106869A (ko) * 2008-04-07 2009-10-12 삼성전자주식회사 3차원 메모리 장치 및 그것의 구동 방법
JP2009266946A (ja) * 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2010080561A (ja) 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
KR101502585B1 (ko) 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
US7996736B2 (en) 2008-10-26 2011-08-09 Sandisk 3D Llc Bad page marking strategy for fast readout in memory
JP5383241B2 (ja) 2009-02-16 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101635504B1 (ko) 2009-06-19 2016-07-04 삼성전자주식회사 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
US8437192B2 (en) 2010-05-21 2013-05-07 Macronix International Co., Ltd. 3D two bit-per-cell NAND flash memory
US8542534B2 (en) * 2010-04-08 2013-09-24 Micron Technology, Inc. Select gate programming in a memory device
KR101682666B1 (ko) * 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
CN103794620B (zh) 2010-12-14 2016-08-24 桑迪士克科技有限责任公司 具有三个用于行选择的器件驱动器的三维非易失性存储器
KR20120078959A (ko) * 2011-01-03 2012-07-11 삼성전자주식회사 불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US8681561B2 (en) * 2011-08-22 2014-03-25 Micron Technology, Inc. Apparatuses and methods including memory write operation
US9251907B2 (en) * 2012-04-03 2016-02-02 Micron Technology, Inc. Memory devices and methods of operating memory devices including applying a potential to a source and a select gate between the source and a string of memory cells while performing a program operation on a memory cell in the string

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963475A (en) * 1996-12-14 1999-10-05 Samsung Electronics Co., Ltd. Advanced nonvolatile memories adaptable to dynamic random access memories and methods of operating therein
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统

Also Published As

Publication number Publication date
US20140241060A1 (en) 2014-08-28
TWI496162B (zh) 2015-08-11
US9001584B2 (en) 2015-04-07
KR20150125689A (ko) 2015-11-09
WO2014134325A1 (en) 2014-09-04
TW201447916A (zh) 2014-12-16
KR101681859B1 (ko) 2016-12-01
CN105009220A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
CN105009220B (zh) 3d存储器中的子块解码
CN105009215B (zh) 三维存储器中的子块停用
CN1677569B (zh) Nand快闪存储器件及其读取方法
KR102271636B1 (ko) 다중 데크 메모리 소자 및 동작
TWI596613B (zh) 非揮發性半導體記憶裝置、半導體記憶裝置
KR100692278B1 (ko) 비휘발성 반도체메모리장치
KR101579579B1 (ko) 개선된 프로그래밍 동작을 갖는 메모리 장치
KR101145100B1 (ko) 비트 라인 커플링
US8836007B2 (en) Programmable logic switch
CN108269598A (zh) 半导体器件、半导体器件的操作方法和存储系统
US10325667B2 (en) Semiconductor storage device
KR102347181B1 (ko) 메모리 장치 및 그것을 포함하는 메모리 시스템
CN105229745A (zh) 在存储器中共享支持电路
CN110299170A (zh) 包含电压自举控件的存储器块选择电路系统
US8976593B2 (en) Nonvolatile semiconductor device
US20100328979A1 (en) Nonvolatile memory device and operation method thereof
CN111798887A (zh) 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
CN103177758B (zh) 半导体存储装置
TW201434045A (zh) 半導體記憶裝置
KR20120119325A (ko) 반도체 메모리 장치
US7535760B2 (en) Memory devices and memory systems having the same
US20150235689A1 (en) Semiconductor memory device and control method thereof
CN109524043A (zh) 半导体存储装置
CN110853692A (zh) 存储器装置在编程期间的操作
CN111354403A (zh) 读取存储器的存储器单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant