CN113178214A - 存储器读取掩蔽 - Google Patents
存储器读取掩蔽 Download PDFInfo
- Publication number
- CN113178214A CN113178214A CN202011484862.8A CN202011484862A CN113178214A CN 113178214 A CN113178214 A CN 113178214A CN 202011484862 A CN202011484862 A CN 202011484862A CN 113178214 A CN113178214 A CN 113178214A
- Authority
- CN
- China
- Prior art keywords
- memory cells
- memory
- subset
- disabled
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请案涉及存储器读取掩蔽。在一些情况中,可停用存储器装置的一部分,例如存储器阵列的一部分。在测试操作期间,可接收用于存取所述停用部分的一或多个存储器单元的命令,且可试图存取相关联存储器单元。基于试图存取所述停用存储器单元,可掩蔽所述停用单元的逻辑状态。输出所述掩蔽值可(例如,向测试装置)指示所述停用单元通过测试(例如,所述存储器单元有效),其可允许使用单个测试模式测试所述存储器装置的所述启用存储器单元及所述停用存储器单元。
Description
交叉参考
本专利申请案主张杰弗逊(Jefferson)等人在2020年1月27日申请的标题为“存储器读取掩蔽(MEMORY READ MASKING)”的第16/773,824号美国专利申请案的优先权,所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。
技术领域
技术领域涉及存储器读取掩蔽。
背景技术
下文大体上涉及一或多个存储器系统,且更明确来说,涉及存储器读取掩蔽。
存储器装置广泛用于存储例如计算机、无线通信装置、相机、数字显示器及类似物的各种电子装置中的信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说,二进制存储器单元可被编程到通常由逻辑1或逻辑0表示的两种支持状态中的一者。在一些实例中,单个存储器单元可支持多于两种状态,其中任一者可被存储。为了存取经存储信息,组件可读取或感测存储器装置中的至少一种存储状态。为了存储信息,组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置及存储器单元,其包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、静态RAM(SRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫属化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间保存其存储的逻辑状态,即使缺乏外部电源。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储的状态。
发明内容
描述一种方法。在一些实例中,所述方法可包含:在存储器阵列处接收用于存取所述存储器阵列的一或多个存储器单元的命令,其中所述存储器阵列包括启用存储器单元子集及停用存储器单元子集;确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联;至少部分基于确定所述命令与存取所述一或多个停用存储器单元相关联来试图存取所述停用存储器单元子集的所述一或多个存储器单元;及至少部分基于试图存取所述停用存储器单元子集的所述一或多个存储器单元来掩蔽与所述命令相关联的所述一或多个存储器单元的逻辑状态的输出。
描述一种设备。在一些实例中,所述设备可包含:存储器阵列,其包括启用存储器单元子集及停用存储器单元子集;及控制电路,其与所述存储器阵列耦合且可操作以:接收用于存取所述存储器阵列的多个存储器单元的命令;确定所述命令与存取所述停用存储器单元子集相关联;至少部分基于确定所述命令与所述停用存储器单元子集相关联来试图存取所述停用存储器单元子集的所述一或多个存储器单元;及输出组件经配置以输出掩蔽与存取所述停用存储器单元子集相关联的一或多个输出的信号。
描述一种设备。在一些实例中,所述设备可包含:存储器阵列,其包括启用存储器单元子集及停用存储器单元子集;及测试组件,其与所述存储器阵列耦合,所述测试组件经配置以致使所述设备:接收用于存取所述存储器阵列的一或多个存储器单元的命令;确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联;启动存取所述停用存储器单元子集的所述一或多个存储器单元;及基于与存取所述停用存储器单元子集相关联的一或多个错误的发生来掩蔽所述停用存储器单元子集的所述一或多个存储器单元的逻辑状态的输出。
附图说明
图1说明根据本文中所揭示的实例的支持存储器读取掩蔽的系统的实例。
图2说明根据本文中所揭示的实例的支持存储器读取掩蔽的测试设置的实例。
图3说明根据本文中所揭示的实例的支持存储器读取掩蔽的时序图的实例。
图4说明根据本文中所揭示的实例的支持存储器读取掩蔽的电路图的实例。
图5展示根据本文中所揭示的实例的支持存储器读取掩蔽的存储器阵列的框图。
图6及7展示说明根据本文中所揭示的实例的支持半密度读取掩蔽的一或多种方法的流程图。
具体实施方式
存储器装置的设计者及制造者可测试存储器装置的电缺陷方面,例如非预期导电路径(例如短路或泄漏)或断开(例如开路),例如用于质量控制目的或作为设计过程的部分。电缺陷的测试可用于验证或改善装置设计或装置制造过程。用于测试电缺陷的一些技术可使用基于存储器装置的一或多个特性的测试操作。
当制造存储器阵列时,其可含有有限数量的存储器单元且因此含有设置存储量(例如16GB)。在一些实例中,大多数或每一存储器单元可为可用的且能够存储数据,且对应存储器装置可称为全密度(FD)存储器装置。在一些实例中,FD存储器装置可使用FD特定测试设置来测试(例如,以检测电缺陷)。在一些例子中,一或多个缺陷可在存储器阵列的一或多个部分中检测到,且在一些实例中,这些缺陷会使这些一或多个部分不可用或无法用于未来存储。
还可生产半密度(HD)存储器装置。HD存储器装置可指代其中存储器单元的第一子集或少于总数量的阈值数量被启用(例如部分密度(PD)存储器装置)、可用及能够存储数据且存储器单元的第二子集或少于总数量的阈值数量未被停用、不可用及无法存储数据的存储器装置。因此,HD存储器装置可指代例如其中全部存储器单元的1/3、1/2、2/3、1/4等被启用的存储器装置。在一些实例中,产品可包含FD及HD存储器装置两者。在一些实例中,当FD存储器装置经历一或多个部分(例如阵列)中的错误时,一或多个有缺陷部分可被停用且FD存储器装置可被视为HD存储器装置。以此方式,将FD存储器装置转换成HD存储器装置可允许仍利用活动(例如启用、无缺陷)存储器单元。然而,使用一些其它FD特定测试设置来测试HD存储器装置会由于HD存储器装置的停用部分被测试而使测试装置过载众多错误或可导致运行双重FD及HD测试操作,但此会使测试操作增加无用或不必要时间。因此,可期望使用单个测试设置(例如FD测试设置)来测试FD存储器装置及HD存储器装置而不会由于存储器装置的一部分被停用而经历错误且不会招致使用双重测试模式的额外成本及困难。本文中揭示改进技术及设备。
存储器系统的一或多个组件可经配置以使用单个测试过程测试两个存储器装置的方面(例如,使用FD测试过程测试HD存储器装置),如本文中描述。存储器系统可包含包括一些活动(例如,启用)存储器单元及一些非活动(例如,停用)存储器单元的存储器单元阵列。测试组件可经配置以测试活动存储器单元及确定是否存在任何电缺陷(例如错误)。测试组件可经配置以测试停用存储器单元及掩蔽与所测试的一或多个存储器单元相关联的输出。一些替代测试技术通常会在测试停用存储器单元(例如,特定来说,一大群停用存储器单元,如可发现于HD存储器装置中的停用存储器单元)时经历错误,此会使测试组件或过程负担过重或会导致不准确结果。
然而,如本文中描述,测试组件或存储器系统中的另一组件的电路系统可经配置以执行与存储器阵列的启用部分及存储器阵列的停用部分相关联的测试操作及试图存取相关联存储器单元。
以此方式,基于试图存取停用存储器单元,存储器系统可输出被迫“通过”(或“失败”)结果。通过输出停用存储器单元的相同结果(例如,通过掩蔽每一停用存储器单元的测试结果),测试装置可不经历其原本会在测试停用存储器单元时经历的错误且因此可用于使用单个技术测试HD存储器装置及FD存储器装置两者。此外,作为一个实例,通过利用FD特定测试设置测试HD存储器装置,测试效率可通过合并测试流程来提高,同时还提高存储器阵列的整体良率。
首先,在参考图1及2所描述的存储器系统及测试设置的背景下描述本发明的特征。在参考图3及4所描述的时序及电路图的背景下描述本发明的特征。通过参考图5到7所描述的与全局列修复的数据压缩相关的设备图及流程图进一步说明及参考所述设备图及流程图描述本发明的这些及其它特征。
图1说明根据本文中所揭示的实例的支持存储器读取掩蔽的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110,但可在单个存储器装置(例如存储器装置110)的背景下描述一或多个存储器装置110的方面。
系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说,系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或类似物的方面。存储器装置110可为可操作以存储系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路系统的实例,例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或一些其它固定式或便携式电子装置及其它实例内。在一些实例中,主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可称为主机或主机装置105。
存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中,存储器装置110可配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者:调制信号的调制方案、用于传送信号的各种引脚配置、主机装置105及存储器装置110的物理封装的各种外型尺寸、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。
存储器装置110可操作以存储主机装置105的组件的数据。在一些实例中,存储器装置110可用作主机装置105的从式装置(例如,响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置的组件可使用总线135来彼此耦合。
处理器125可操作以提供系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中,处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例及其它实例。在一些实例中,外部存储器控制器120可由处理器125实施或可为处理器125的部分。
BIOS组件130可为包含操作为固件的BIOS的软件组件,其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含支持所要容量或指定容量的数据存储的装置存储器控制器155及一或多个存储器裸片160(例如存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元集合(例如一或多个栅格、一或多个存储体、一或多个图块、一或多个区段),其中每一存储器单元可操作以存储至少一个数据位。包含两个或多于两个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。在一些实例中,每一存储器阵列170可包含用于测试的一或多个存储器单元。在一些实例中,存储器阵列170的子集(全部存储器单元的子集)可被停用,且存储器阵列170的子集(全部存储器单元的子集)可被启用(例如,存储器装置110可为HD存储器装置)。替代地,存储器阵列170中的一或多者可包含其中启用存储器单元(或至少许多存储器单元(如果并非全部))的FD存储器装置。当测试存储器阵列170时,可利用单个测试模式(例如,适用于HD存储器装置及FD存储器装置),其可掩蔽HD存储器装置的停用存储器阵列170的存储器单元的输出。
外部存储器控制器120可操作以能够在系统100或主机装置105的组件(例如处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中,外部存储器控制器120或系统100或主机装置105的其它组件或本文中描述的其功能可由处理器125实施。举例来说,外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部,但在一些实例中,外部存储器控制器120或本文中描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施,或反之亦然。
主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说,通道115可包含第一端子,其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例,且引脚可操作以用作通道的部分。
通道115(及相关联信号路径及端子)可专用于传送一或多种类型的信息。举例来说,通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中,信令可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令经过通道115传送。在SDR信令中,可针对每一时钟循环(例如,在时钟信号的上升或下降边缘上)记录信号的一个调制符号(例如信号电平)。在DDR信令中,可针对每一时钟循环(例如,在时钟信号的上升边缘及下降边缘两者上)记录信号的两个调制符号(例如信号电平)。
存储器装置110可经受测试以确定有缺陷存储器单元。在一些情况中,测试操作可作为存储器装置110的制造过程的部分发生。在测试操作期间,存储器装置110可与测试组件(例如测试组件215,如参考图2描述)耦合。测试组件可使用单个测试操作(例如,测试组件可在例如FD测试模式的单个测试模式中操作)测试与存储器装置110的一或多个存储器阵列170相关联的启用及停用存储器单元两者。当测试停用存储器单元时,与存储器装置110耦合的电路系统可掩蔽停用存储器单元的输出。停用输出可(例如,向测试组件)指示存储器单元是活动的或存储器单元是有效的(例如,其通过了测试)或两者。因此,使用单个测试模式测试存储器装置110的启用及停用存储器单元两者可通过合并测试流程来提高测试效率,且提高存储器装置110的整体良率。
图2说明支持本文中所揭示的存储器读取掩蔽的测试图200的实例。测试图200可涉及存储器裸片202与测试组件215耦合。存储器裸片202可为参考图1所描述的存储器裸片160的实例。在一些情况中,本文中所描述的方法可在存储器裸片202的测试操作期间执行。举例来说,存储器裸片202可包含一或多个存储器阵列,例如存储器阵列205及存储器阵列210。存储器阵列205或存储器阵列210的存储器单元的一部分可由于例如与一先前测试操作相关联的一或多个错误的发生而停用。尽管存储器阵列205或存储器阵列210的存储器单元的一部分被停用(例如,且存储器阵列205或存储器阵列210是HD存储器装置的部分),但经配置以测试整个存储器裸片202的测试模式可由测试组件215采用,此可通过合并测试流程来提高测试效率,且提高存储器裸片202的整体良率。
存储器裸片202可包含一或多个存储器阵列,例如存储器阵列205及存储器阵列210。存储器阵列可被细分成多个存储体,例如存储体220及存储体225。在一些实例中,每一存储体可含有存储器单元的不同子集及一或多个存取线(例如字线或位线)。每一存取线可与相应子集的存储器单元中的至少一者耦合。
在一些实例中,存储器阵列205及存储器阵列210可表示由测试组件215测试的存储器裸片202的不同部分。测试组件215可测试存储器裸片202且可确定一或多个不可修复错误。通过停用与不可修复错误相关联的存储器裸片202的部分,存储器裸片202的另一部分仍可被使用(例如,存储器裸片202可从FD转换成HD)。在一些实例中,仍被使用的存储器裸片202的此部分可包含与不可修复错误相关联的存储器裸片202的部分中的一些单元与存储器裸片202的不同部分中的其它存储器单元的混合。
在一些实例中,存储器阵列205(或其子集)可为存储器裸片202的启用部分,且存储器阵列210(或其子集)可为存储器裸片202的停用部分。尽管将存储器阵列205及存储器阵列210说明为相同大小,但所述阵列可为不同密度(例如大小),且不同数量的存储器单元可被启用、可被停用或两者。
如本文中描述,存储器阵列210的一部分(例如子集、至少一部分)可被停用。举例来说,在一先前测试操作期间,存储器阵列210可能已经历使阵列的部分有缺陷的一或多个错误。即,在测试期间发生的错误可能尚未修复,从而使存储器阵列的部分不可操作。尽管存储器阵列210的部分被停用,但测试组件215可经配置以测试整个存储器阵列210或存储器裸片202或两者。举例来说,当测试存储器阵列的停用部分时,与存储器裸片202耦合的电路系统可经配置以掩蔽存储器阵列的停用部分的输出。经掩蔽输出可向测试组件215指示经测试存储器单元可操作(例如,存储器单元通过测试)。此可允许测试组件215在经配置以测试整个存储器阵列210或整个存储器裸片202或两者的单个测试模式中操作。在一些情况中,如果不掩蔽停用存储器单元的输出,那么测试组件215会在测试停用单元时经历可导致故障的大量错误或被迫使用额外测试模式测试启用存储器阵列,此可导致测试过程效率低下。
图3说明根据本文中所揭示的实例的支持存储器读取掩蔽的时序图300的实例。时序图300可说明存储器装置使用例如FD测试模式的测试模式的测试操作。存储器装置可包含一或多个启用存储器单元及一或多个停用存储器单元(例如,作为一或多个存储器阵列的部分)。存储器装置还可与可经配置以掩蔽与停用存储器单元相关联的输出的电路系统(例如参考图4所描述的电路400)耦合。因此,时序图300可说明到电路的一或多个输入及来自电路的一或多个输出,例如命令串305、错误检测信号310(例如ErrorDetect信号)、地址位输入315(例如RA16输入)、测试模式输入320(例如HdRdMask输入)、测试模式输出325(例如HdRd输出)及错误旗标输出330及其它实例。输入可从例如测试组件(例如参考图2所描述的测试组件215)接收或输出到所述测试组件。基于到存储器装置的输入或来自存储器装置的输出,测试模式可用于测试存储器装置(例如,无论装置是FD存储器装置还是HD存储器装置),此可通过合并测试流程来提高测试效率,及其它优点。
在时间t1期间,存储器装置可操作于空闲模式中。因此,电路可接收空闲命令串305(例如,存储器装置可不接收命令串305中的命令)。当操作于空闲模式中时,电路可或可不接收错误检测信号310、地址位输入315或测试模式输入320或其任何组合。如果电路在t1期间接收错误检测信号310、地址位输入315或测试模式输入320,那么测试模式输出325可保持低态且存储器装置可空闲。另外或替代地,在t1期间,错误旗标输出330可或可不从电路输出。输出可基于例如存储器装置的一部分被测试(例如,停用存储器单元是否被测试)或在测试期间是否发生错误(例如,当测试启用存储器单元时)。如果错误旗标从电路输出,那么错误旗标输出330可为高(例如逻辑“1”)值。错误旗标输出330可在用于确定相应存储器单元是否有缺陷的读取阶段(例如读取操作)期间与测试组件相关。
错误检测信号310可指示待执行的错误测试的类型。举例来说,错误检测信号310可指示将执行已知比较或盲比较。在一些实例中,已知比较可指代通过比较阵列位与外部DQ状态来产生错误信号的操作。另外或替代地,盲比较可指代通过使内部阵列位彼此比较来产生错误信号的操作。
在一些实例中,存储器装置可从测试装置(例如参考图2所描述的测试组件215)接收地址位输入315。地址位输入315可指示待测试的存储器单元的地址(例如存储器单元行的地址)。接收地址位输入315的电路系统(例如参考图4所描述的电路400)可基于地址位输入315掩蔽测试的结果(例如,可在地址位输入315与存储器阵列的存储器单元的停用部分相关联时掩蔽结果)。在一些实例中,电路系统可基于错误检测信号310的值或测试模式输入320的值或两者掩蔽测试的结果。
存储器装置可从测试组件(例如参考图2所描述的测试组件215)接收测试模式输入320。测试模式输入320可指示错误旗标输出330是否可被掩蔽。基于测试模式输入320的值,接收测试模式输入320的电路系统(例如参考图4所描述的电路400)可在地址位输入315与存储器单元的停用部分相关联时掩蔽测试的结果。
测试模式输入320的值可指示例如电路系统是强加经测试存储器单元的通过结果还是失败结果。举例来说,如果测试模式输入320指示值(例如位值)01,那么电路系统可迫使存储器阵列的停用子集的一或多个存储器单元通过。另外或替代地,如果测试模式输入320指示值10,那么电路系统可迫使存储器阵列的停用子集的一或多个存储器单元失败。如果测试模式输入320指示不同值(例如00),那么电路系统可在测试相关联存储器单元时执行读取操作或写入操作而不强加通过或失败。
在一些实例中,测试模式输出325可基于错误检测信号310、地址位输入315或测试模式输入320或其任何组合的值。举例来说,当测试模式输出325转到高态时,可迫使错误旗标输出330呈高态。即,当测试模式输出325转到高态时,可掩蔽与测试一或多个停用存储器单元相关联的输出。
在时间t2期间,可激活存储器装置。因此,电路可接收激活(例如ACT)命令串305。当被激活时,电路可接收错误检测信号310、地址位输入315或测试模式输入320或其任何组合。举例来说,错误检测信号310可指示盲比较将发生,地址位输入315可指示待测试的存储器装置的地址(例如待写入到其或从其读取的地址),且测试模式输入320可指示错误旗标输出330将指示在测试期间是否发生错误(例如,将不掩蔽错误旗标输出330),尽管存储器装置具有一或多个停用存储器单元。基于接收错误检测信号310、地址位输入315或测试模式输入320(或其任何组合),来自电路的测试模式输出325可呈高态。另外或替代地,在t2期间,错误旗标输出330可从电路输出。如果输出错误旗标,那么错误旗标输出330可为高(例如逻辑“1”)值。错误旗标输出330可在用于确定相应存储器单元是否有缺陷的读取阶段(例如读取操作)期间与测试组件相关。
在时间t3期间,可对存储器装置执行写入操作。因此,电路可接收写入命令串305。在写入操作期间,可写入到与接收到的地址位输入315(在时间t2期间)相关联的存储器单元。在写入操作期间,电路可继续接收错误检测信号310、地址位输入315或测试模式输入320或其任何组合。因此,来自电路的测试模式输出325可继续呈高态。
另外或替代地,在t3期间,错误旗标输出330可或可不从电路输出。即,在一些实例中,错误旗标输出330可仅在读取操作期间从电路输出。然而,如果输出错误旗标,那么错误旗标输出330可为高(例如逻辑“1”)值。
在时间t4期间,可对存储器装置执行读取操作。因此,电路可接收读取命令串305。在读取操作期间,可读取与接收到的地址位输入315(在时间t2期间)相关联的一或多个存储器单元。因为存储器装置可包含一或多个停用存储器单元,所以可对一或多个停用存储器单元执行(或试图执行)读取操作。举例来说,接收到的地址位输入315可与一或多个停用存储器单元相关联。尽管存储器单元被停用,但测试模式输入320可允许输出及掩蔽读取操作的输出。因此,可感测(例如,在激活时间)及读取(例如,在列读取时间)存储器单元,但基于电路的操作,错误旗标输出330可向测试组件指示高逻辑值(例如逻辑“1”),此可掩蔽原本将回传错误的输出。
在一些实例中,高逻辑值可指示存储器单元通过测试,尽管相关联存储器单元被停用。但针对掩蔽停用存储器单元的输出的电路,错误旗标输出330-a可指示低逻辑值,其可导致测试组件在测试每一停用存储器单元时遇到错误。遇到此大量错误原本会使测试装置变得不切实际或需要测试组件使用多个测试操作(例如FD及HD测试模式两者,与本文中揭示的技术相反)。因此,通过掩蔽停用存储器单元的输出,本文中描述的电路及技术可允许在测试HD存储器装置及FD存储器装置时执行单个测试模式。
在时间t5期间,可取消激活先前被激活的存储器单元(例如,与相应激活字线解耦)。因此,电路可接收预充电命令串305。电路可继续接收错误检测信号310或测试模式输入320,但无法再接收地址位输入315。来自电路的测试模式输出325可由于接收测试模式输入320而继续呈高态。另外或替代地,在t5期间,错误旗标输出330可或可不从电路输出。如果输出错误旗标,那么错误旗标输出330可为高(例如逻辑“1”)值。
在时间t6期间,存储器装置可操作于空闲模式中。因此,电路可接收空闲命令串305(例如,存储器装置可不接收命令串305中的命令)。当操作于空闲模式中时,可读取一或多个错误锁存器,其可指示在测试存储器装置的启用部分时发生的错误。当读取锁存器时,电路可接收错误检测信号310、地址位输入315或测试模式输入320。因此,来自电路的测试模式输出325可继续呈高态。另外或替代地,在t6期间,错误旗标输出330可从电路输出。如果输出错误旗标,那么错误旗标输出330可为高(例如逻辑“1”)值。
在对锁存器执行旗标读取操作之后,错误检测信号310可指示将清除(例如,退出)当前测试模式。举例来说,如果操作于盲比较模式中,那么可退出盲比较模式且存储器阵列可继续或执行其它操作(或可进入到例如已知比较模式中)。因此,测试模式输入320的值可改变,此可导致测试模式输出325减小(例如,到低值)。测试模式输出325转到低态可指示测试操作结束。
在一些实例中,本文中描述的测试模式可允许交叉修复用于修复相关联存储器装置的一或多个有缺陷存储器单元。当执行本文中描述的测试操作时,可着重于整个存储器阵列(例如启用及停用部分两者)。因此,可期望测试来自停用部分的存储器单元。举例来说,定位于存储器阵列的停用部分中的一或多个存储器单元可用作定位于阵列的启用部分中的一或多个存储器单元的替代(例如,如果启用部分中的存储器单元发生故障,那么定位于存储器阵列的停用部分中的正常单元可代替其使用)。在一些实例中,此类替代存储器单元可称为冗余存储器单元或可代替定位于阵列的启用部分中的一或多个存储器单元使用的存储器单元。通过测试停用单元,可收集关于存储器单元为什么变为有缺陷且随后被停用的信息。即,测试停用单元可提供关于单元为什么发生故障的信息。因为停用存储器单元可与启用存储器单元重复,所以此信息可用于防止或校正与冗余启用存储器单元相关联的错误。此交叉修复可提高存储器装置的整体质量。
图4说明根据本文中所揭示的实例的支持存储器读取掩蔽的电路400的实例。在一些实例中,电路400可包含控制电路405、锁存器410-a、锁存器410-b、多路复用器415-a及多路复用器415-b及其它组件。锁存器410-a可称为第一锁存器410-a,锁存器410-b可称为第二锁存器410-b,多路复用器415-a可称为第一多路复用器415-a,且多路复用器415-b可称为第二多路复用器415-b。电路400还可包含逻辑门420、寄存器425及输出缓冲器430。在一些实例中,逻辑门420可为NAND逻辑门420,且输出缓冲器430可经配置以输出错误旗标输出,例如参考图3所描述的错误旗标输出330。电路400的组件可经配置用于测试FD及HD存储器装置的单个测试模式,此可通过合并测试过程来提高测试效率。
控制电路405可接收可允许测试模式用于测试HD存储器装置及FD存储器装置的一或多个信号或命令。举例来说,控制电路可接收地址信号435、密度信号440(例如MsbDensity信号)、测试模式信号445(例如HdRdMask信号)、错误检测信号450(例如ErrorDetect信号)、时钟信号455及激活信号460及其它信号。参考图3,地址信号435可为地址位输入315的实例,测试模式信号445可为测试模式输入320的实例,且激活信号460可为在命令串305中接收的一或多个信号的实例。
在一些实例中,信号可与特定逻辑值(例如特定位)相关联,且基于施加于控制电路405的信号,控制电路405可促进对相关联存储器装置执行的测试操作。密度信号440的值可指示存储器装置的哪一部分被测试,错误检测信号450的值可指示已知比较或盲比较在对相关联存储器装置执行,且测试模式信号445的值可指示电路的输出是否将被掩蔽。
在一些实例中,密度信号440及测试模式信号445一起可指示存储器装置的哪一部分在被测试及相关联输出(例如,来自测试)是否应被掩蔽。举例来说,如果密度信号440指示值(例如位值)01,那么电路系统可对相关联存储器阵列的第一部分执行测试。另外或替代地,如果密度信号440指示值10,那么电路系统可对相关联存储器阵列的第二部分执行测试。如果测试模式输入320指示不同值(例如00、11),那么电路系统可操作于标准模式中以测试整个阵列。此外,如果测试模式信号445指示值01或10,那么电路系统可掩蔽与测试存储器阵列的一部分(例如由密度信号440指示的部分)相关联的输出。另外或替代地,如果测试模式信号445指示值00或11,那么相关联输出可不被掩蔽(例如,输出可指示在测试期间是否发生错误)。
另外或替代地,地址信号435可提供待测试的一或多个存储器单元的地址(例如行地址)。控制电路405还可接收时钟信号455或激活信号460或两者。在一些实例中,可根据时钟信号455或基于控制电路405接收激活信号或两者来存取与电路400耦合的存储器装置(例如,写入到所述存储器装置、从所述存储器装置读取)。在其它实例中,参考图4描述的一些信号可相对于另一信号延迟(例如,延迟一或多个时钟循环)。
控制电路405可输出可允许FD测试模式用于测试HD存储器装置的一或多个信号。举例来说,控制电路405可输出测试模式信号465及错误检测启用信号470。控制电路405可将时钟信号(CLK_KC、CLK_BC)及复位信号(RST_KC、RST_BC)输出到第一锁存器410-a及第二锁存器410-b。时钟信号或复位信号或两者可经输出到锁存器以激活锁存器及存储相关联逻辑值。相应时钟信号还是复位信号输出到锁存器可取决于将由电路400执行已知比较还是盲比较。
锁存器410-a或锁存器410-b可根据接收到的时钟信号455锁存测试模式信号465。在一些实例中,锁存器410-a或锁存器410-b可基于时钟信号455锁存测试模式信号465(例如,锁存器可为同步的)。由锁存器410-a或锁存器410-b锁存的值可指示将测试存储器装置的哪一部分。举例来说,高逻辑值(例如逻辑“1”)可指示在测试存储器阵列的停用部分。另外或替代地,低逻辑值(例如逻辑“0”)可指示在测试存储器阵列的启用部分。
在一些实例中,第一锁存器410-a可经配置以停用第一多路复用器415-a(例如,来自第一锁存器410-a的输出Q可不激活第一多路复用器415-a),且第二锁存器410-b可经配置以启用第二多路复用器415-b(例如,来自第二锁存器410-b的输出Q可激活第二多路复用器415-b)。为了启用第二多路复用器415-b,控制电路405还可将复位信号(RST_BC)及时钟信号(CLK_BC)传输到锁存器410-b。控制电路405可或可不在激活多路复用器415-b时将复位信号(RST_KC)及时钟信号(CLK_KC)传输到锁存器410-a。
在其它实例中,第一锁存器410-a可经配置以启用第一多路复用器415-a(例如,来自第一锁存器410-a的输出Q激活第一多路复用器415-a),且第二锁存器410-b可经配置以停用第二多路复用器415-b(例如,来自第二锁存器410-b的输出Q可不激活第二多路复用器415-b)。为了启用第一多路复用器415-a,控制电路405还可将复位信号(RST_KC)及时钟信号(CLK_KC)传输到锁存器410-a。控制电路405可或可不在激活多路复用器415-a时将复位信号(RST_BC)及时钟信号(CLK_KC)传输到锁存器410-b。
在一些实例中,激活第一多路复用器415-a还是第二多路复用器415-b还可取决于错误检测启用信号470的值。即,错误检测启用信号470可用作多路复用器415-a或多路复用器415-b的选择信号。因此,当控制电路405输出错误检测启用信号470时,可启用多路复用器415-a或多路复用器415-b。
基于激活多路复用器415-a或多路复用器415-b中的哪一者,可将来自测试存储器阵列的启用或停用部分的结果传递到逻辑门420。举例来说,当激活第一多路复用器415-a时,可测试存储器装置的启用部分且可由寄存器425输出与经测试存储器单元中的任何者相关联的错误。另外或替代地,当激活第二多路复用器415-b时,可测试存储器装置的停用部分且可掩蔽测试存储器单元中的每一者的结果。相应多路复用器可接收与待测试的阵列的部分相关联的测试数据(例如是否发生错误的指示)且可将所述数据传输到逻辑门420。
举例来说,当激活第二多路复用器415-b时,其可输出相同值(例如相同逻辑值,逻辑“0”),无论在测试什么存储器单元。此可因为与第二多路复用器415-b相关联的每一存储器单元被停用。当第二多路复用器415-b输出此逻辑值(例如逻辑“0”)时,逻辑门420可输出相同值(例如逻辑“1”),无论从第一多路复用器415-a输入的值为何。因此,可掩蔽测试停用存储器单元中的每一者的结果(例如,输出缓冲器430可针对每一经测试单元输出相同值)。
另外或替代地,当激活第一多路复用器415-a时,其可基于相关联存储器单元是功能正常还是有缺陷来输出不同值。因为可在启用第一多路复用器415-a时停用第二多路复用器415-b,所以第二多路复用器415-b可输出恒定逻辑值(例如逻辑“1”)。因此,逻辑门420可输出是由第一多路复用器415-a提供的逻辑值的反数的值。举例来说,存储器单元可被确定为有缺陷,此可与逻辑“1”值相关联。逻辑门420可将可指示存储器单元有缺陷(例如,通过输出具有低逻辑值的错误旗标)的逻辑“0”输出到寄存器425或输出缓冲器430。在其它实例中,逻辑门420可将可指示存储器单元没有缺陷(例如,通过输出具有高逻辑值的错误旗标)的逻辑“1”输出到寄存器425或输出缓冲器430。因此,电路400可允许使用例如FD测试操作的单个测试操作测试HD存储器装置及FD存储器装置。
图5展示根据本文中所揭示的实例的支持存储器读取掩蔽的存储器装置505的框图500。存储器装置505可为参考图2到4所描述的存储器装置或测试组件的方面的实例。存储器装置505可包含接收组件510、确定组件515、存取组件520、掩蔽组件525、产生组件530及输出组件535。这些模块中的每一者可直接或间接彼此通信(例如,经由一或多个总线)。
接收组件510可在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的命令,其中存储器阵列包含启用存储器单元子集及停用存储器单元子集。在一些实例中,接收组件510可在存储器阵列处接收包含一或多个位的控制信号。在一些实例中,接收组件510可在存储器阵列处接收用于存取启用存储器单元子集的一或多个存储器单元的第二命令。在一些实例中,接收组件510可在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的第三命令。
确定组件515可确定命令与存取停用存储器单元子集的一或多个存储器单元相关联。在一些实例中,确定组件515可确定与命令相关联的行地址,其中确定命令与存取停用存储器单元子集的一或多个存储器单元相关联是基于确定行地址。
在一些实例中,确定组件515可确定由存储器阵列接收的一或多个位的值,其中掩蔽一或多个存储器单元的逻辑状态的输出是基于与命令相关联的行地址及一或多个位的值。在一些实例中,确定组件515可确定停用存储器单元子集中可用于代替启用存储器单元子集的第一存储器单元存储逻辑状态的第一存储器单元。
在一些实例中,确定组件515可基于试图存取停用存储器单元子集的一或多个存储器单元来确定停用存储器单元子集的第一存储器单元有效。在一些实例中,确定组件515可确定第三命令与存取启用存储器单元子集的一或多个存储器单元相关联。
存取组件520可基于确定命令与存取一或多个停用存储器单元相关联来试图存取停用存储器单元子集的一或多个存储器单元。在一些实例中,存取组件520可基于确定停用存储器单元子集的第一存储器单元有效来存取停用存储器单元子集的第一存储器单元。在一些实例中,存取组件520可基于确定命令与存取一或多个启用存储器单元相关联来存取启用存储器单元子集的一或多个存储器单元。在一些实例中,存取组件520可基于输出与命令相关联的一或多个存储器单元的逻辑状态来第二次存取启用存储器单元子集的一或多个存储器单元。
掩蔽组件525可基于试图存取停用存储器单元子集的一或多个存储器单元来掩蔽与命令相关联的一或多个存储器单元的逻辑状态的输出。
产生组件530可产生一或多个存储器单元被成功存取的指示。
输出组件535可基于存取启用存储器单元子集的一或多个存储器单元来输出与命令相关联的一或多个存储器单元的逻辑状态。
图6展示说明根据本文中所揭示的实例的支持存储器读取掩蔽的一或多种方法600的流程图。方法600的操作可由本文中所描述的存储器装置或其组件实施。举例来说,方法600的操作可由参考图5所描述的存储器装置执行。在一些实例中,存储器装置可执行一组指令以控制存储器装置的功能元件执行描述功能。另外或替代地,存储器装置可使用专用硬件执行描述功能的方面。
在605,存储器装置可在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的命令,其中存储器阵列包含启用存储器单元子集及停用存储器单元子集。操作605可根据本文中描述的方法执行。在一些实例中,操作605的方面可由参考图5所描述的接收组件执行。
在610,存储器装置可确定命令与存取停用存储器单元子集的一或多个存储器单元相关联。操作610可根据本文中描述的方法执行。在一些实例中,操作610的方面可由参考图5所描述的确定组件执行。
在615,存储器装置可基于确定命令与存取一或多个停用存储器单元相关联来试图存取停用存储器单元子集的一或多个存储器单元。操作615可根据本文中描述的方法执行。在一些实例中,操作615的方面可由参考图5所描述的存取组件执行。
在620,存储器装置可基于试图存取停用存储器单元子集的一或多个存储器单元来掩蔽与命令相关联的一或多个存储器单元的逻辑状态的输出。操作620可根据本文中描述的方法执行。在一些实例中,操作620的方面可由参考图5所描述的掩蔽组件执行。
在一些实例中,本文中所描述的设备可执行例如方法600的一或多种方法。设备可包含用于以下各者的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体):在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的命令,其中存储器阵列包含启用存储器单元子集及停用存储器单元子集;确定命令与存取停用存储器单元子集的一或多个存储器单元相关联;基于确定命令与存取一或多个停用存储器单元相关联来试图存取停用存储器单元子集的一或多个存储器单元;及基于试图存取停用存储器单元子集的一或多个存储器单元来掩蔽与命令相关联的一或多个存储器单元的逻辑状态的输出。
在本文中描述的方法600及设备的一些实例中,逻辑状态的掩蔽输出包含基于试图存取停用存储器单元子集的一或多个存储器单元来不发生错误的指示。
在本文中描述的方法600及设备的一些实例中,掩蔽与命令相关联的一或多个存储器单元的逻辑状态的输出可包含用于产生一或多个存储器单元被成功存取的指示的操作、特征、构件或指令。
本文中描述的方法600及设备的一些实例可进一步包含用于确定与命令相关联的行地址的操作、特征、构件或指令,其中确定命令可与存取停用存储器单元子集的一或多个存储器单元相关联可基于确定行地址。
本文中描述的方法600及设备的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:在存储器阵列处接收包含一或多个位的控制信号;及确定由存储器阵列接收的一或多个位的值,其中掩蔽一或多个存储器单元的逻辑状态的输出可基于与命令相关联的行地址及一或多个位的值。
本文中描述的方法600及设备的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:确定停用存储器单元子集中可用于代替启用存储器单元子集的第一存储器单元存储逻辑状态的第一存储器单元;及基于试图存取停用存储器单元子集的一或多个存储器单元来确定停用存储器单元子集的第一存储器单元可为有效的。
本文中描述的方法600及设备的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:在存储器阵列处接收用于存取启用存储器单元子集的一或多个存储器单元的第二命令;及基于确定停用存储器单元子集的第一存储器单元可为有效来存取停用存储器单元子集的第一存储器单元。
本文中描述的方法600及设备的一些实例可进一步包含用于基于确定命令可与停用存储器单元子集相关联来产生包含一或多个存储器单元的逻辑状态的掩蔽输出的信号的操作、特征、构件或指令。
本文中描述的方法600及设备的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的第三命令;确定第三命令可与存取启用存储器单元子集的一或多个存储器单元相关联;基于确定命令可与存取一或多个启用存储器单元相关联来存取启用存储器单元子集的一或多个存储器单元;及基于存取启用存储器单元子集的一或多个存储器单元来输出与命令相关联的一或多个存储器单元的逻辑状态。
本文中描述的方法600及设备的一些实例可进一步包含用于基于输出与命令相关联的一或多个存储器单元的逻辑状态来第二次存取启用存储器单元子集的一或多个存储器单元的操作、特征、构件或指令。
图7展示说明根据本文中所揭示的实例的支持存储器读取掩蔽的一或多种方法700的流程图。方法700的操作可由本文中所描述的存储器装置或其组件实施。举例来说,方法700的操作可由参考图5所描述的存储器装置执行。在一些实例中,存储器装置可执行一组指令以控制存储器装置的功能元件执行描述功能。另外或替代地,存储器装置可使用专用硬件执行描述功能的方面。
在705,存储器装置可在存储器阵列处接收用于存取存储器阵列的一或多个存储器单元的命令,其中存储器阵列包含启用存储器单元子集及停用存储器单元子集。操作705可根据本文中描述的方法执行。在一些实例中,操作705的方面可由参考图5所描述的接收组件执行。
在710,存储器装置可确定命令与存取停用存储器单元子集的一或多个存储器单元相关联。操作710可根据本文中描述的方法执行。在一些实例中,操作710的方面可由参考图5所描述的确定组件执行。
在715,存储器装置可确定与命令相关联的行地址,其中确定命令与存取停用存储器单元子集的一或多个存储器单元相关联是基于确定行地址。操作715可根据本文中描述的方法执行。在一些实例中,操作715的方面可由参考图5所描述的确定组件执行。
在720,存储器装置可基于确定命令与存取一或多个停用存储器单元相关联来试图存取停用存储器单元子集的一或多个存储器单元。操作720可根据本文中描述的方法执行。在一些实例中,操作720的方面可由参考图5所描述的存取组件执行。
在725,存储器装置可基于试图存取停用存储器单元子集的一或多个存储器单元来掩蔽与命令相关联的一或多个存储器单元的逻辑状态的输出。操作725可根据本文中描述的方法执行。在一些实例中,操作725的方面可由参考图5所描述的掩蔽组件执行。
应注意,上述方法描述可能实施方案,且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外,可组合来自两种或多于两种方法的部分。
描述一种设备。所述设备可包含:存储器阵列,其包含启用存储器单元子集及停用存储器单元子集;及控制电路,其与所述存储器阵列耦合且可操作以:接收用于存取所述存储器阵列的一组存储器单元的命令;确定所述命令与所述停用存储器单元子集相关联;基于确定所述命令与所述停用存储器单元子集相关联来试图存取所述停用存储器单元子集的所述一或多个存储器单元;及输出缓冲器,其经配置以输出掩蔽与存取所述停用存储器单元子集相关联的一或多个输出的信号。
在一些实例中,所述控制电路可经配置以接收一或多个第一位以指示应掩蔽与存取所述停用存储器单元子集相关联的一或多个错误。
在一些实例中,所述控制电路可经配置以接收一或多个第二位以指示所述停用存储器单元子集是否可经配置以被存取。
所述设备的一些实例可包含:第一多路复用器,其与所述控制电路耦合且经配置以能够基于所述一或多个第二位的值存取所述停用存储器单元子集;及第二多路复用器,其与所述控制电路耦合且经配置以能够基于所述一或多个第二位的值存取所述启用存储器单元子集。
在一些实例中,输出缓冲器可经配置以基于存取所述启用存储器单元子集的所述一或多个存储器单元来输出与所述命令相关联的所述一或多个存储器单元的逻辑状态。
描述一种设备。所述设备可包含:存储器阵列,其包含启用存储器单元子集及停用存储器单元子集;存储器控制器,其与所述存储器阵列耦合,所述存储器控制器经配置以:确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联;启动存取所述停用存储器单元子集的所述一或多个存储器单元;及基于与存取所述停用存储器单元子集相关联的一或多个错误的发生来掩蔽所述停用存储器单元子集的所述一或多个存储器单元的逻辑状态的输出。
一些实例可进一步包含基于启动存取所述停用存储器单元子集的所述一或多个存储器单元来确定发生一或多个错误。
所述设备的一些实例可包含:基于与存取所述停用存储器单元子集相关联的一或多个错误的所述发生来产生错误旗标;及将所述错误旗标传输到所述主机装置。
一些实例可进一步包含:确定与所述命令相关联的行地址;及确定与所述存储器阵列相关联的一或多个位的值,其中所述存储器控制器可经配置以基于与所述命令相关联的所述行地址及与所述存储器阵列相关联的所述一或多个位的所述值掩蔽所述一或多个存储器单元的所述逻辑状态的所述输出。
一些实例可进一步包含:确定所述启用存储器单元子集的第一存储器单元可与所述停用存储器单元子集的第一存储器单元重复;基于启动存取所述停用存储器单元子集的所述一或多个存储器单元来确定所述启用存储器单元子集的所述第一存储器单元可为有效的;及基于确定所述第一存储器单元可为有效及接收用于存取所述启用存储器单元子集的所述第一存储器单元的第二命令来存取所述停用存储器单元子集的所述第一存储器单元。
本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说,在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员应了解,信号可表示信号总线,其中总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径,那么组件被视为彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间,彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作而为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径,或经连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中,可在一时间内例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能通过导电路径在组件之间传送)移动到组件之间的闭路关系(其中信号能够通过导电路径在组件之间传送)的条件。当例如控制器的组件将其它组件耦合在一起时,组件启动允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的变化。
术语“隔离”指代其中信号目前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,那么组件彼此隔离。举例来说,当开关断开时,通过定位于组件之间的开关分离的两个组件彼此隔离。当控制器隔离两个组件时,控制器引起防止信号使用先前准许信号流动的导电路径在组件之间流动的变化。
本文中论述的装置(包含存储器阵列)可经形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况中,衬底是半导体晶片。在其它实例中,衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上半导体材料外延层。衬底或衬底的子区域的导电性可通过使用包含(但不限于)磷、硼或砷的各种化学物种进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或任何其它掺杂方法执行。
本文中论述的切换组件或晶体管可表示场效晶体管(FET),且包括包含源极、漏极及栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区域。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(例如,多数载子是信号),那么FET可称为n型FET。如果沟道是p型(例如,多数载子是空穴),那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加于栅极来控制。举例来说,将正电压或负电压分别施加于n型FET或p型FET可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时,晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加于晶体管栅极时,晶体管可“断开”或“取消激活”。
本文中陈述的描述结合附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”,而非“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而,可在没有这些具体细节的情况下实践这些技术。在一些例子中,以框图形式展示众所周知的结构及装置以免模糊所描述实例的概念。
在附图中,类似组件或特征可具有相同参考标记。此外,相同类型的各种组件可通过参考标记后接短划线及区分类似组件的第二标记来区分。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任何一者,而与第二参考标记无关。
本文中描述的信息及信号可使用各种不同工艺及技术中的任何者表示。举例来说,在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。
结合本文揭示内容描述的各种说明框及模块可用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行。通用处理器可为微处理器,但替代地,处理器可为任何处理器、控制器、微控制器或状态机。处理器还可经实施为计算装置的组合(例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果经实施于由处理器执行的软件中,那么功能可作为一或多个指令或代码存储于计算机可读媒体上或作为一或多个指令或代码经过计算机可读媒体传输。其它实例及实施方案是在揭示内容及所附权利要求书的范围内。举例来说,由于软件的性质,上述功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何者的组合实施。实施功能的特征也可物理地定位于各个位置处,其包含经分布使得功能的部分在不同物理位置处实施。而且,如本文(包含权利要求书)中使用,项目列表(例如由例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(例如A及B及C)。而且,如本文中使用,短语“基于…”不应被解释为参考一组封闭条件。举例来说,在不脱离本发明的范围的情况下,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说,如本文中使用,短语“基于…”应以相同于短语“至少部分基于…”的方式解释。
提供本文的描述来使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将明白本发明的各种修改,且可在不脱离本发明的范围的情况下将本文中定义的一般原理应用于其它变体。因此,本发明不受限于本文中描述的实例及设计,而是应被给予与本文中揭示的原理及新型特征一致的最广范围。
Claims (21)
1.一种方法,其包括:
在存储器阵列处接收用于存取所述存储器阵列的一或多个存储器单元的命令,其中所述存储器阵列包括启用存储器单元子集及停用存储器单元子集;
确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联;
至少部分基于确定所述命令与存取所述一或多个停用存储器单元相关联来试图存取所述停用存储器单元子集的所述一或多个存储器单元;及
至少部分基于试图存取所述停用存储器单元子集的所述一或多个存储器单元来掩蔽与所述命令相关联的所述一或多个存储器单元的逻辑状态的输出。
2.根据权利要求1所述的方法,其中所述逻辑状态的所述掩蔽输出包括基于试图存取所述停用存储器单元子集的所述一或多个存储器单元来不发生错误的指示。
3.根据权利要求1所述的方法,其中掩蔽与所述命令相关联的所述一或多个存储器单元的所述逻辑状态的所述输出包括:
产生所述一或多个存储器单元被成功存取的指示。
4.根据权利要求1所述的方法,其进一步包括:
确定与所述命令相关联的行地址,其中确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联是至少部分基于确定所述行地址。
5.根据权利要求4所述的方法,其进一步包括:
在所述存储器阵列处接收包括一或多个位的控制信号;及
确定由所述存储器阵列接收的所述一或多个位的值,其中掩蔽所述一或多个存储器单元的所述逻辑状态的所述输出是至少部分基于与所述命令相关联的所述行地址及所述一或多个位的所述值。
6.根据权利要求1所述的方法,其进一步包括:
确定所述停用存储器单元子集中可用于代替所述启用存储器单元子集的第一存储器单元存储逻辑状态的第一存储器单元;及
至少部分基于试图存取所述停用存储器单元子集的所述一或多个存储器单元来确定所述停用存储器单元子集的所述第一存储器单元有效。
7.根据权利要求6所述的方法,其进一步包括:
在所述存储器阵列处接收用于存取所述启用存储器单元子集的一或多个存储器单元的第二命令;及
至少部分基于确定所述停用存储器单元子集的所述第一存储器单元有效来存取所述停用存储器单元子集的所述第一存储器单元。
8.根据权利要求1所述的方法,其进一步包括:
至少部分基于确定所述命令与所述停用存储器单元子集相关联来产生包括所述一或多个存储器单元的所述逻辑状态的所述掩蔽输出的信号。
9.根据权利要求1所述的方法,其进一步包括:
在所述存储器阵列处接收用于存取所述存储器阵列的一或多个存储器单元的第三命令;
确定所述第三命令与存取所述启用存储器单元子集的一或多个存储器单元相关联;
至少部分基于确定所述命令与存取所述一或多个启用存储器单元相关联来存取所述启用存储器单元子集的所述一或多个存储器单元;及
至少部分基于存取所述启用存储器单元子集的所述一或多个存储器单元来输出与所述命令相关联的所述一或多个存储器单元的逻辑状态。
10.根据权利要求9所述的方法,其进一步包括:
至少部分基于输出与所述命令相关联的所述一或多个存储器单元的所述逻辑状态来第二次存取所述启用存储器单元子集的所述一或多个存储器单元。
11.一种设备,其包括:
存储器阵列,其包括启用存储器单元子集及停用存储器单元子集;及
控制电路,其与所述存储器阵列耦合且可操作以:
接收用于存取所述存储器阵列的多个存储器单元的命令;
确定所述命令与存取所述停用存储器单元子集相关联;
至少部分基于确定所述命令与所述停用存储器单元子集相关联来试图存取所述停用存储器单元子集的所述一或多个存储器单元;及
输出组件经配置以输出掩蔽与存取所述停用存储器单元子集相关联的一或多个输出的信号。
12.根据权利要求11所述的设备,其中所述控制电路经配置以接收一或多个第一位以指示与存取所述停用存储器单元子集相关联的一或多个错误应被掩蔽。
13.根据权利要求11所述的设备,其中所述控制电路经配置以接收一或多个第二位以指示所述停用存储器单元子集是否经配置以被存取。
14.根据权利要求13所述的设备,其进一步包括:
第一多路复用器,其与所述控制电路耦合且经配置以能够至少部分基于所述一或多个第二位的值存取所述停用存储器单元子集;及
第二多路复用器,其与所述控制电路耦合且经配置以能够至少部分基于所述一或多个第二位的值存取所述启用存储器单元子集。
15.根据权利要求11所述的设备,其中所述输出组件经配置以至少部分基于存取所述启用存储器单元子集来输出指示与一或多个存储器单元相关联的错误的错误旗标。
16.根据权利要求11所述的设备,其中所述输出组件包括输出缓冲器、内部寄存器或两者。
17.一种设备,其包括:
存储器阵列,其包括启用存储器单元子集及停用存储器单元子集;及
测试组件,其与所述存储器阵列耦合,所述测试组件经配置以致使所述设备:
接收用于存取所述存储器阵列的一或多个存储器单元的命令;
确定所述命令与存取所述停用存储器单元子集的一或多个存储器单元相关联;
启动存取所述停用存储器单元子集的所述一或多个存储器单元;及
基于与存取所述停用存储器单元子集相关联的一或多个错误的发生来掩蔽所述停用存储器单元子集的所述一或多个存储器单元的逻辑状态的输出。
18.根据权利要求17所述的设备,其中所述测试组件经配置以致使所述设备:
至少部分基于启动存取所述停用存储器单元子集的所述一或多个存储器单元来确定发生一或多个错误。
19.根据权利要求18所述的设备,其中所述测试组件经配置以致使所述设备:
基于与存取所述停用存储器单元子集相关联的一或多个错误的所述发生来产生错误旗标;及
将所述错误旗标传输到所述测试组件。
20.根据权利要求17所述的设备,其中所述测试组件经配置以致使所述设备:
确定与所述命令相关联的行地址;及
确定与所述存储器阵列相关联的一或多个位的值,其中所述测试组件经配置以至少部分基于与所述命令相关联的所述行地址及与所述存储器阵列相关联的所述一或多个位的所述值掩蔽所述一或多个存储器单元的所述逻辑状态的所述输出。
21.根据权利要求17所述的设备,其中所述测试组件经配置以致使所述设备:
确定所述启用存储器单元子集的第一存储器单元与所述停用存储器单元子集的第一存储器单元重复;
至少部分基于启动存取所述停用存储器单元子集的所述一或多个存储器单元来确定所述启用存储器单元子集的所述第一存储器单元有效;及
至少部分基于确定所述第一存储器单元有效及接收用于存取所述启用存储器单元子集的所述第一存储器单元来存取所述停用存储器单元子集的所述第一存储器单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/773,824 | 2020-01-27 | ||
US16/773,824 US10930327B1 (en) | 2020-01-27 | 2020-01-27 | Memory read masking |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113178214A true CN113178214A (zh) | 2021-07-27 |
Family
ID=74659432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011484862.8A Pending CN113178214A (zh) | 2020-01-27 | 2020-12-16 | 存储器读取掩蔽 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10930327B1 (zh) |
CN (1) | CN113178214A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195762B1 (en) * | 1998-06-24 | 2001-02-27 | Micron Techonology, Inc. | Circuit and method for masking a dormant memory cell |
CN101512669A (zh) * | 2006-09-07 | 2009-08-19 | 桑迪士克股份有限公司 | 非易失性存储器系统中的有缺陷区块隔离 |
US20120117432A1 (en) * | 2010-11-08 | 2012-05-10 | Advantest Corporation | Test apparatus |
CN105009215A (zh) * | 2013-02-28 | 2015-10-28 | 美光科技公司 | 三维存储器中的子块停用 |
-
2020
- 2020-01-27 US US16/773,824 patent/US10930327B1/en active Active
- 2020-12-16 CN CN202011484862.8A patent/CN113178214A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195762B1 (en) * | 1998-06-24 | 2001-02-27 | Micron Techonology, Inc. | Circuit and method for masking a dormant memory cell |
CN101512669A (zh) * | 2006-09-07 | 2009-08-19 | 桑迪士克股份有限公司 | 非易失性存储器系统中的有缺陷区块隔离 |
US20120117432A1 (en) * | 2010-11-08 | 2012-05-10 | Advantest Corporation | Test apparatus |
CN105009215A (zh) * | 2013-02-28 | 2015-10-28 | 美光科技公司 | 三维存储器中的子块停用 |
Also Published As
Publication number | Publication date |
---|---|
US10930327B1 (en) | 2021-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11900980B2 (en) | Techniques to mitigate asymmetric long delay stress | |
US20240126434A1 (en) | Speed bins to support memory compatibility | |
CN113903377B (zh) | 用于设置读取操作的参考电压的方法 | |
CN114255817A (zh) | 多信道存储器阵列的图案产生 | |
US20210181990A1 (en) | Interrupt signaling for a memory device | |
CN113380284B (zh) | 存储器存取栅极 | |
US11262780B1 (en) | Back-bias optimization | |
CN113178214A (zh) | 存储器读取掩蔽 | |
CN114388043B (zh) | 目标测试不通过注入 | |
CN113689901B (zh) | 产生存储器阵列控制信号 | |
US11714576B2 (en) | Memory bus drive defect detection | |
US11170837B1 (en) | Identifying high impedance faults in a memory device | |
US11791011B1 (en) | Self-repair verification | |
US11538546B2 (en) | Data compression for global column repair | |
CN114078551B (zh) | 存储器装置随机选项反转 | |
US11923023B2 (en) | Debug capabilities of a memory system with a pin | |
CN112802533B (zh) | 泄漏源检测 | |
US20240094921A1 (en) | Testing operations for memory systems | |
US20230205615A1 (en) | Error detection signaling | |
US20230197180A1 (en) | Address fault detection | |
CN112820335A (zh) | 用于存储器感测的快速激活 | |
CN112786082A (zh) | 用于存储器感测的快速预充电 | |
CN117999538A (zh) | 用于分组存储器裸片的裸片位置检测 | |
CN113921078A (zh) | 存储器装置中缺陷可见性的压缩方法 | |
CN115240754A (zh) | 用于电力管理集成电路(pmic)的偏置测试的自动上电模式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |