TW201442080A - 堆疊式電容器結構及其製造方法 - Google Patents

堆疊式電容器結構及其製造方法 Download PDF

Info

Publication number
TW201442080A
TW201442080A TW102114139A TW102114139A TW201442080A TW 201442080 A TW201442080 A TW 201442080A TW 102114139 A TW102114139 A TW 102114139A TW 102114139 A TW102114139 A TW 102114139A TW 201442080 A TW201442080 A TW 201442080A
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
capacitor structure
sacrificial layer
stacked capacitor
Prior art date
Application number
TW102114139A
Other languages
English (en)
Other versions
TWI520191B (zh
Inventor
Tzung-Han Lee
Original Assignee
Inotera Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inotera Memories Inc filed Critical Inotera Memories Inc
Priority to TW102114139A priority Critical patent/TWI520191B/zh
Priority to US14/026,117 priority patent/US9129849B2/en
Publication of TW201442080A publication Critical patent/TW201442080A/zh
Application granted granted Critical
Publication of TWI520191B publication Critical patent/TWI520191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種堆疊式電容器結構，包括基底以及多個堆疊式電容器。基底具有中間絕緣層，中間絕緣層中設置有多個接觸插塞，且接觸插塞暴露於基底之上表面。各堆疊式電容器包括下電極、介電層以及上電極。下電極形成於各暴露的接觸插塞上，下電極具有柱狀底部以及冠狀頂部，且冠狀頂部形成有凹槽。介電層形成於下電極上，且介電層共形地覆蓋下電極。上電極形成於介電層上，且上電極和下電極之間以介電層相隔離。

Description

記憶體單元、記憶體單元陣列及其製造方法
本發明乃是關於一種半導體電容器結構及其製造方法，特別是指一種堆疊式電容器結構及其製造方法。
在半導體記憶裝置中，動態隨機存取記憶體(DRAM)是常見的產品之一。動態隨機存取記憶體是將資料儲存為儲存電容器電荷的資料儲存裝置。各個記憶體胞元會具有一個儲存電容器，以及，與這個儲存電容器間進行電荷轉移的一個電晶體。各個記憶體胞元乃是利用一個字元線進行定址，以及，利用一個位元線配對進行存取。這個字元線是用來控制這個電晶體，藉以使這個電晶體能夠將這個儲存電容器耦接至這個位元線配對、或能夠將這個儲存電容器與這個位元線配對去耦，進而完成這個記憶體胞元的資料寫入及資料讀取。複數個字元線分別對應於複數列記憶體胞元，並且，複數個位元線配對分別對應於複數行記憶體胞元。
動態隨機存取記憶體製造係一高度競爭的事業，減小個別單元的尺寸及增加記憶體單元密度，可容許更多記憶體擠到一單一記憶體晶片上。當各單元的尺寸減小時，，因此在有限的面積中增加電容器的電容量變得更重要。
本發明實施例提供一種堆疊式電容器結構，包括一基底以及多個堆疊式電容器。基底具有一中間絕緣層，中間絕緣層中設置有多個接觸插塞，且所述多個接觸插塞暴露於基底之上表面。所 述多個堆疊式電容器中之各堆疊式電容器包括一下電極、一介電層以及一上電極。下電極形成於各暴露的接觸插塞上，下電極具有一柱狀底部以及一冠狀頂部，且冠狀頂部形成有一凹槽。介電層形成於下電極上，且介電層共形地覆蓋下電極。上電極形成於介電層上，且上電極和下電極之間以介電層相隔離。
本發明實施例另提供一種堆疊式電容器結構的製造方法，係於一基底上製造多個堆疊式電容器。基底具有一中間絕緣層，中間絕緣層中設置有多個接觸插塞，且所數多個接觸插塞暴露於基底之上表面，所述製造方法包括下列步驟。首先，在各暴露的接觸插塞上形成一下電極材料柱狀物。然後，在基底上形成一第一犧牲層，而所述多個下電極材料柱狀物埋設於第一犧牲層中。接著，在第一犧牲層上形成多個開口，以暴露下電極材料柱狀物之頂端。然後，形成一下電極材料層於所述多個開口中，下電極材料層覆蓋開口的內壁以及暴露的下電極材料柱狀物之頂端。再者，去除第一犧牲層，以形成多個下電極，各下電極包括一柱狀底部以及一冠狀頂部，冠狀頂部具有一凹槽，且相鄰的下電極間形成有一間隙。然後，形成一介電層於所述多個下電極上，介電層共形地覆蓋凹槽的內壁以及間隙的內壁。最後，形成一上電極於介電層上。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。
10‧‧‧基底
S‧‧‧上表面
110‧‧‧中間絕緣層
120‧‧‧接觸插塞
20‧‧‧堆疊式電容器
201‧‧‧凹槽
202‧‧‧間隙
210‧‧‧下電極
211‧‧‧柱狀底部
211a‧‧‧下電極材料柱狀物
212‧‧‧冠狀頂部
212a‧‧‧下電極材料層
212b‧‧‧下電極材料初始層
213‧‧‧中間部
220‧‧‧上電極
230‧‧‧介電層
310‧‧‧第一犧牲層
301‧‧‧開口
320‧‧‧第二犧牲層
302‧‧‧接觸開口
BB‧‧‧剖線
圖1至圖8係本發明一實施例之堆疊式電容器結構在製造過程中的局部剖面示意圖。
圖9係本發明一實施例之堆疊式電容器結構的局部俯視示意圖。
請參考圖1至圖8，圖1至圖8係本發明一實施例之堆疊式電容器結構在製造過程中的局部剖面示意圖。堆疊式電容器結構1包括基底10、下電極210以及上電極220。首先，提供基底10，基底10具有中間絕緣層110。基底10可包括任何具半導體表面的半導體結構，例如可包括未摻雜或摻雜之矽晶圓。於本實施例中，基底10為具有P型或N型摻雜質(dopant)之矽基板。可於基底10上分別製作元件，例如主動區(Active Area)、隔離區或中間絕緣層110等。隔離區可使用淺槽式隔離結構(Sallow Trench Isolation，STI)以隔離主動區，而中間絕緣層110例如為氧化矽層。另外，基底10可包括記憶陣列區以及周邊電路區，為了簡化說明，此處僅以記憶陣列區作說明。
如圖1所示，中間絕緣層110中設置有多個接觸插塞120，且接觸插塞120暴露於基底10之上表面S。舉例而言，可透過濕式蝕刻製程，以於中間絕緣層110中形成插塞開口，然後，再於插塞開口中填充導電材料以形成接觸插塞120。藉此，接觸插塞120的上表面S可暴露於基底10之上表面S，接觸插塞120例如為儲存節點接觸(Storage Node Contact，SNC)，而形成接觸插塞120的材料例如為鎢、氮化鈦(TiN)或多晶矽(Poly Silicon)。
首先，在各暴露的接觸插塞120上形成下電極材料柱狀物211a。具體而言，於本實施例中，可先在蝕刻終止層上形成第二犧牲層320。第二犧牲層320可為氧化物層，於本實施例中，氧化矽層可為利用PECVD形成之TEOS氧化矽層，利用HDPCVD法形成之氧化矽層，或是一層高溫氧化層、USG層、BPSG層、氧化層與USG層的雙層結構或是氧化層與BPSG層的雙層結構。第二犧牲層320之厚度是本技術領域具有通常知識者可考量元件的佈局狀況來決定，例如可考量後續形成的下電極材料柱狀物211a的高度來決定第二犧牲層320之厚度。第二犧牲層320之厚度可 等於或大於下電極材料柱狀物211a之高度。
然後，在第二犧牲層320上形成多個接觸開口302，以暴露接觸插塞120。透過蝕刻一部份的第二犧牲層320以形成第二犧牲層320圖案，而形成接觸開口302以暴露出接觸插塞120。具體而言，可在第二犧牲層320上形成圖案化遮罩，圖案化遮罩層可為光阻層，光阻層可使用正光阻或負光阻。於本實施例中，光阻層具有光阻圖案，且光阻圖案的位置對應於接觸插塞120。以圖案化遮罩層作為罩幕，蝕刻第二犧牲層320與蝕刻阻擋層，藉以形成二犧牲層圖案以及蝕刻終止層圖案，而形成接觸開口302，以暴露出接觸插塞120的上表面S。如圖1所示，接觸開口302形成於第二犧牲層320中，且延伸至相應的接觸插塞120。
再來，填充下電極210材料於接觸開口302。下電極210材料可為多晶矽、鎢、氮化鈦或其他導電材料。填充下電極210材料於接觸開口302並覆蓋暴露的接觸插塞120上表面S，並可進行回蝕製程或化學機械拋光製程，藉此形成下電極材料柱狀物211a於第二犧牲層320之接觸開口302中。然後，去除第二犧牲層320藉以形成下電極材料柱狀物211a於暴露的接觸插塞120上。去除第二犧牲層320時，可藉由蝕刻程序，例如可使用對於下電極材料柱狀物211a與第二犧牲層320材料間具有高選擇比的蝕刻程序。舉例而言，可以使用過氧化氫、水與氫氟酸之混合溶液的濕蝕刻方式來進行，或者，可以使用電漿蝕刻方式來進行。
另外，於其他實施例中，在形成第二犧牲層320之前，可先形成蝕刻終止層於基底10上表面S以及暴露的接觸插塞120上。於後續進行蝕刻製程時，蝕刻終止層的厚度足以避免基底10之中間絕緣層110遭破壞，蝕刻終止層並可作為下電極210的一部分。蝕刻終止層例如為氮化鈦或多晶矽，舉例而言，蝕刻終止層可為透過LPCVD法形成之氮化矽層構成。蝕刻終止層的形成方式，可於製作接觸插塞120時，使接觸插塞120的材料填入接觸插塞120 窗中，同時於基底10上表面S形成蝕刻終止層。或者，蝕刻終止層的形成方式，可於接觸插塞120製作完成後，再於基底10上表面S形成蝕刻終止層。
請參考圖3，去除第二犧牲層320之後，接著，在基底10上形成第一犧牲層310，而下電極材料柱狀物211a可被埋設於第一犧牲層310中。第一犧牲層310可為氧化物層，於本實施例中，第一犧牲層310為氧化矽。氧化矽層可為利用PECVD形成之TEOS氧化矽層，利用HDPCVD法形成之氧化矽層，或是一層高溫氧化層、USG層、BPSG層、氧化層與USG層的雙層結構或是氧化層與BPSG層的雙層結構。第一犧牲層310之厚度大於下電極材料柱狀物211a之高度，使下電極材料柱狀物211a可被埋設於第一犧牲層310中。第一犧牲層310之厚度是本技術領域具有通常知識者可考量元件的佈局狀況來決定，例如可考量後續形成的下電極210之冠狀頂部212的高度來決定第一犧牲層310之厚度。
然後，在第一犧牲層310上形成多個開口301，以暴露下電極材料柱狀物211a之頂端。具體而言，可透過蝕刻部份的第一犧牲層310，形成第一犧牲層310圖案，以形成開口301。例如，可在第一犧牲層310上形成圖案化的氮化矽層作為硬質遮罩。於本實施例中，氮化矽層具有圓形圖案，且圓形圖案的位置對應於下電極材料柱狀物211a之頂端。以圖案化氮化矽層作為罩幕，蝕刻第一犧牲層310，藉以在第一犧牲層310上形成多個開口301。開口301暴露出下電極材料柱狀物211a的頂端。如圖4所示，開口301形成於第一犧牲層310中，且延伸至相應的下電極材料柱狀物211a的頂端。
接著，形成下電極材料層212a於開口301，而下電極材料層212a覆蓋開口301的內壁以及暴露的下電極材料柱狀物211a之頂端。詳細而言，如圖5所示，可先沉積連續的下電極材料初始層212b於第一犧牲層310上，使下電極材料初始層212b可覆蓋開口 301的內壁以及開口301暴露出來的下電極210柱狀物之頂端。也就是說，下電極材料初始層212b可共形地(conformingly)覆蓋第一犧牲層310圖案、開口301以及暴露的下電極210柱狀物之頂端。如前所述，下電極210材料可為多晶矽、鎢、氮化鈦或其他導電材料。然後，去除位於第一犧牲層310圖案上方的部分下電極材料初始層212b，藉此可形成下電極材料層212a於開口301。去除第一犧牲層310圖案上方的部分下電極材料初始層212b的方法例如是使用化學機械研磨製程或回蝕刻製程。舉例而言，可使用於下電極210材料以及第一犧牲層310材料(氧化物)間具有高蝕刻選擇比的蝕刻媒介進行。藉此，位於開口301上方的部分下電極材料初始層212b會被蝕刻去除。留下的下電極材料初始層212b可完全覆蓋開口301的內壁以及暴露的下電極210柱狀物之頂端，以形成多個冠狀的下電極材料層212a於開口301。
值得一提的是，於本實施例中，在形成下電極材料層212a於開口301之前，還可沉積金屬材料於暴露的下電極材料柱狀物211a之頂端。舉例而言，下電極材料柱狀物211a例如為多晶矽材料所構成，而下電極材料層212a例如為氮化鈦材料所構，在形成下電極材料層212a於開口301之前，可透過濺鍍製程以沉積鈦金屬材料於暴露的下電極材料柱狀物211a之頂端，藉此形成金屬矽化層，以作為中間部213。
在形成下電極材料層212a之後，接著去除第一犧牲層310，以形成下電極210。下電極210包括柱狀底部211、冠狀頂部212以及中間部213，冠狀頂部212具有凹槽201，中間部213連接於柱狀底部211與冠狀頂部212之間，且相鄰的下電極210間形成有間隙202。另外，於本實施例中，在去除第一犧牲層310的步驟之前，可於覆蓋有下電極材料層212a的該第一開口301中填入保護材料。保護材料可使用製程上易去除的材料，如光阻(可使用正光阻或負光阻)、抗反射塗層(Anti-Refection Coating，ARC)等。 保護材料一方面可以提供下電極210之冠狀頂部212適度的支撐功用，另一方面，可以防止於蝕刻的過程中，蝕刻媒介，例如電漿，進入冠狀頂部212凹槽201中所造成的損害。
具體而言，可透過蝕刻製程以去除第一犧牲層310，例如，可使用對於下電極210材料以及第一犧牲層310間具有高蝕刻選擇比的蝕刻媒介進行。藉此，位於相鄰下電極材料柱狀物211a之間的部分第一犧牲層310會被去除。再者，位於相鄰冠狀的下電極材料層212a之間的部分第一犧牲層310會被去除，藉以形成間隙202。在去除該第一犧牲層310的步驟之後，去除保護材料。去除保護材料的方式可以依照所其使用的材質，如光阻、有機的抗反射塗層以適當的蝕刻方式去除。保護材料去除後，會於下電極210之冠狀頂部212形成凹槽201。
形成介電層230於下電極210上，介電層230共形覆蓋凹槽201的內壁。最後，形成上電極220於介電層230上。上電極220材料可為多晶矽、鎢、氮化鈦或其他導電材料。藉此，完成多個設置於接觸窗插塞上之電容器，電容器與接觸窗插塞電性連接。值得一提的是，於本實施例中，設置於基底10之接觸插塞120具有接觸墊，接觸墊位於接觸插塞120頂端，而接觸插塞120透過接觸墊暴露於基底10之上表面S。再者，如圖9所示，多個接觸插塞120能以最密六方(hexagonal)排列，因此形成於接觸插塞120的多個電容器結構以最密六方排列。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
10‧‧‧基底
S‧‧‧上表面
110‧‧‧中間絕緣層
120‧‧‧接觸插塞
20‧‧‧堆疊式電容器
201‧‧‧凹槽
202‧‧‧間隙
210‧‧‧下電極
211‧‧‧柱狀底部
212‧‧‧冠狀頂部
213‧‧‧中間部
220‧‧‧上電極
230‧‧‧介電層

Claims (16)

  1. 一種堆疊式電容器結構，包括：一基底，該基底具有一中間絕緣層，該中間絕緣層中設置有多個接觸插塞，且該些接觸插塞暴露於該基底之上表面；以及多個堆疊式電容器，其中各該堆疊式電容器包括：一下電極，形成於各該暴露的接觸插塞上，該下電極具有一柱狀底部以及一冠狀頂部，且該冠狀頂部形成有一凹槽；以及一介電層，形成於該下電極上，且該介電層共形地覆蓋該下電極；一上電極，形成於該介電層上，且該上電極和該下電極之間以該介電層相隔離。
  2. 根據申請專利範圍第1項之堆疊式電容器結構，其中該介電層覆蓋至該些柱狀底部之高度的三分之一至二分之一。
  3. 根據申請專利範圍第1項之堆疊式電容器結構，其中該下電極更包括一中間部，連接於該柱狀底部與該冠狀頂部之間。
  4. 根據申請專利範圍第3項之堆疊式電容器結構，其中該中間部為金屬矽化層。
  5. 根據申請專利範圍第1項之堆疊式電容器結構，其中該柱狀底部之高度為該冠狀頂部之高度的二分之一至四分之三。
  6. 根據申請專利範圍第1項之堆疊式電容器結構，其中該柱狀底部之高度為該冠狀頂部之高度的三分之一至二分之一。
  7. 根據申請專利範圍第1項之堆疊式電容器結構，其中各該接觸插塞具有一接觸墊，該接觸插塞透過該接觸墊暴露於該基底之上表面，且該些接觸插塞以最密六方排列。
  8. 一種堆疊式電容器結構的製造方法，其係於一基底上製造多個堆疊式電容器，該基底具有一中間絕緣層，該中間絕緣層中設置有多個接觸插塞，且該些接觸插塞暴露於該基底之上表面， 該堆疊式電容器結構的製造方法包括：在各該暴露的接觸插塞上形成一下電極材料柱狀物；在該基底上形成一第一犧牲層，其中該些下電極材料柱狀物埋設於該第一犧牲層中；在該第一犧牲層上形成多個開口，以暴露該些下電極材料柱狀物之頂端；形成一下電極材料層於該些開口中，該下電極材料層覆蓋該些開口的內壁以及該些暴露的下電極材料柱狀物之頂端；去除該第一犧牲層，以形成多個下電極，其中各該下電極包括一柱狀底部以及一冠狀頂部，該冠狀頂部具有一凹槽，且相鄰的該下電極間形成有一間隙；形成一介電層於該些下電極上，其中該介電層共形地覆蓋該些凹槽的內壁以及該些間隙的內壁；以及形成一上電極於該介電層上。
  9. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中該下電極更包括一中間部，該中間部連接於該柱狀底部與該冠狀頂部之間。
  10. 根據申請專利範圍第9項之堆疊式電容器結構的製造方法，其中該中間部為金屬矽化層；以及在形成該下電極材料層於該些開口的步驟之前，更包括沉積一金屬材料於該些暴露的下電極材料柱狀物之頂端。
  11. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中形成該些下電極材料柱狀物的步驟包括：在該基底上形成一第二犧牲層；在該第二犧牲層上形成多個接觸開口，以暴露該些接觸插塞；填充一下電極材料於該些接觸開口；以及移除該第二犧牲層。
  12. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中形成該下電極材料層的步驟包括：沉積一連續的下電極材料初始層於該第一犧牲層上，以覆蓋該些開口的內壁以及該些暴露的下電極柱狀物之頂端；以及去除位於該第一犧牲層上方的部分該下電極材料初始層。
  13. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，更包括：在去除該第一犧牲層的步驟之前，於覆蓋有該下電極材料層的該些開口中填入一保護材料；以及在去除該第一犧牲層的步驟之後，去除該保護材料。
  14. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中去除該第一犧牲層的步驟中，係至少去除該第一犧牲層原高度之二分之一至四分之三。
  15. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中去除該第一犧牲層的步驟中，係去除該第一犧牲層的一部分，使第一犧牲層的高度為該柱狀底部之高度的三分之一至二分之一。
  16. 根據申請專利範圍第8項之堆疊式電容器結構的製造方法，其中各該接觸插塞具有一接觸墊，該接觸插塞透過該接觸墊暴露於該基底之上表面，且該些接觸插塞以最密六方排列。
TW102114139A 2013-04-22 2013-04-22 堆疊式電容器結構及其製造方法 TWI520191B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102114139A TWI520191B (zh) 2013-04-22 2013-04-22 堆疊式電容器結構及其製造方法
US14/026,117 US9129849B2 (en) 2013-04-22 2013-09-13 Stacked capacitor structure and a fabricating method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102114139A TWI520191B (zh) 2013-04-22 2013-04-22 堆疊式電容器結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201442080A true TW201442080A (zh) 2014-11-01
TWI520191B TWI520191B (zh) 2016-02-01

Family

ID=51728400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114139A TWI520191B (zh) 2013-04-22 2013-04-22 堆疊式電容器結構及其製造方法

Country Status (2)

Country Link
US (1) US9129849B2 (zh)
TW (1) TWI520191B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696268B (zh) * 2019-01-04 2020-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其製作方法
CN112563206A (zh) * 2019-09-25 2021-03-26 长鑫存储技术有限公司 存储器电容的制作方法
US11610963B2 (en) 2020-12-29 2023-03-21 Nanya Technology Corporation Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581441B (zh) * 2015-09-08 2017-05-01 力晶科技股份有限公司 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
CN109427786B (zh) * 2017-08-21 2021-08-17 联华电子股份有限公司 半导体存储装置及其制作工艺
KR102467030B1 (ko) 2018-01-17 2022-11-14 삼성전자주식회사 반도체 패키지 및 그 패키지를 포함한 반도체 장치
KR102606772B1 (ko) * 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN111834123A (zh) * 2019-04-15 2020-10-27 钰冠科技股份有限公司 堆叠型电容器组件结构
CN112864153B (zh) * 2019-11-28 2024-06-07 长鑫存储技术有限公司 半导体结构及其制备方法
CN113764579B (zh) * 2020-06-04 2023-06-30 长鑫存储技术有限公司 电容器结构及其制作方法、存储器
CN117156868A (zh) * 2022-05-18 2023-12-01 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040059A (ja) * 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
JP4628862B2 (ja) * 2005-05-12 2011-02-09 エルピーダメモリ株式会社 半導体装置の製造方法
JP4267010B2 (ja) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
US20100012996A1 (en) * 2008-07-16 2010-01-21 Promos Technologies Inc. Dynamic random access memory structure
TWI433274B (zh) 2009-10-14 2014-04-01 Inotera Memories Inc 堆疊式動態隨機存取記憶體電容之單邊離子植入製程
TWI396260B (zh) 2009-10-21 2013-05-11 Inotera Memories Inc 半導體記憶體之電容下電極製造方法
TWI396261B (zh) 2009-11-11 2013-05-11 Inotera Memories Inc 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696268B (zh) * 2019-01-04 2020-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其製作方法
CN111415935A (zh) * 2019-01-04 2020-07-14 力晶科技股份有限公司 静态随机存取存储器及其制作方法
US10861858B2 (en) 2019-01-04 2020-12-08 Powerchip Semiconductor Manufacturing Corporation Static random-access memory with capacitor which has finger-shaped protrudent portions and related fabrication method
CN111415935B (zh) * 2019-01-04 2023-02-07 力晶积成电子制造股份有限公司 静态随机存取存储器及其制作方法
CN112563206A (zh) * 2019-09-25 2021-03-26 长鑫存储技术有限公司 存储器电容的制作方法
CN112563206B (zh) * 2019-09-25 2022-06-07 长鑫存储技术有限公司 存储器电容的制作方法
US11610963B2 (en) 2020-12-29 2023-03-21 Nanya Technology Corporation Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same
TWI809463B (zh) * 2020-12-29 2023-07-21 南亞科技股份有限公司 具有冠狀結構與互連部之下電容器電極的半導體元件結構的製備方法

Also Published As

Publication number Publication date
US9129849B2 (en) 2015-09-08
US20140312460A1 (en) 2014-10-23
TWI520191B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI520191B (zh) 堆疊式電容器結構及其製造方法
US11069569B2 (en) Semiconductor devices
US10276668B2 (en) Lower cylinderical electrodes forming a honey comb structure with plurality support structures
US8786014B2 (en) Vertical channel transistor array and manufacturing method thereof
KR101610826B1 (ko) 커패시터를 갖는 반도체 장치의 형성방법
CN102339832B (zh) 半导体器件的柱型电容器及其制造方法
KR20180066523A (ko) 반도체 장치 및 그 제조 방법
US11217587B2 (en) Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device
US20100240179A1 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
KR20180086902A (ko) 반도체 장치
JP2011166071A (ja) 半導体装置およびその製造方法
TW202137416A (zh) 半導體元件及其製造方法
TWI497649B (zh) 埋入式字元線結構及其製造方法
CN109427786B (zh) 半导体存储装置及其制作工艺
TW201347098A (zh) 記憶裝置及其製備方法
TWI404192B (zh) 冠狀電容器之製造方法
CN108615732B (zh) 半导体元件及其制作方法
JP2010153509A (ja) 半導体装置およびその製造方法
KR20120126228A (ko) 패턴 형성 방법, 이를 이용한 반도체 소자의 제조 방법
US9362421B2 (en) Semiconductor device including a support structure
TWI490952B (zh) 半導體裝置及其製備方法
TWI506766B (zh) 半導體電子元件結構及其製造方法
JP2015035619A (ja) 半導体装置
JP2014053361A (ja) 半導体装置の製造方法