TW201436054A - 氧化物半導體層的處理方法 - Google Patents

氧化物半導體層的處理方法 Download PDF

Info

Publication number
TW201436054A
TW201436054A TW103102496A TW103102496A TW201436054A TW 201436054 A TW201436054 A TW 201436054A TW 103102496 A TW103102496 A TW 103102496A TW 103102496 A TW103102496 A TW 103102496A TW 201436054 A TW201436054 A TW 201436054A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
oxide semiconductor
layer
oxide
oxygen
Prior art date
Application number
TW103102496A
Other languages
English (en)
Other versions
TWI593025B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201436054A publication Critical patent/TW201436054A/zh
Application granted granted Critical
Publication of TWI593025B publication Critical patent/TWI593025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明的一個方式的目的是提供缺陷密度低的氧化物半導體層。或者，本發明的一個方式的目的是提供具有缺陷密度低的氧化物半導體層的半導體裝置。本發明的一個方式是一種包含銦、鎵和鋅的氧化物半導體層的處理方法，其中氧化物半導體層具有接近於第一銦並俘獲第一氫的第一氧缺陷以及接近於第二銦並俘獲第二氫的第二氧缺陷，氧化物半導體層包含多個過剩氧，藉由使多個過剩氧中之一與被第一氧缺陷俘獲的第一氫鍵合，而使該第一氫成為羥基，藉由使羥基與被第二氧缺陷俘獲的第二氫鍵合，而使第二氫脫離作為水，然後第一氧缺陷俘獲多個過剩氧中之一，第二氧缺陷俘獲多個過剩氧中之一。

Description

氧化物半導體層的處理方法
本發明係關於一種物體、方法或製造方法。或者，本發明關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。尤其是，本發明關於例如半導體層、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置。或者，本發明關於半導體層、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的製造方法。或者，本發明關於半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的驅動方法。尤其是，本發明關於例如具有電晶體的半導體裝置、顯示裝置、發光裝置或上述裝置的驅動方法。或者，本發明關於例如包括該半導體裝置、該顯示裝置或該發光裝置的電子裝置。
注意，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置等都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體 層構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可用於電晶體的半導體層，已知矽層。
關於用於電晶體的半導體層的矽層，根據用途分別使用非晶矽層或多晶矽層。例如，當用於構成大型顯示裝置的電晶體時，較佳為使用已有大面積基板上進行成膜的技術的非晶矽層。另一方面，當用於構成一起形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用製造具有高場效移動率的電晶體的多晶矽層。作為形成多晶矽層的方法，已知藉由對非晶矽層進行高溫下的加熱處理或進行雷射處理形成的方法。
近年來氧化物半導體層受到關注。例如，公開了使用包含銦、鎵及鋅的非晶氧化物半導體層的電晶體(參照專利文獻1)。
因為氧化物半導體層可以利用濺射法等形成，所以可以將它用於構成大型顯示裝置的電晶體的通道形成區。另外，使用氧化物半導體層的電晶體具有高場效移動率，從而可以實現一起形成有驅動電路的高功能的顯示裝置。另外，因為當製造使用氧化物半導體層的電晶體時可以改良使用非晶矽層的電晶體的生產裝置的一部分而利用，所以在可以抑制生產投資的方面上優勢。
此外，已知由InMO3(ZnO)m(M是Fe、Ga、Al；m是自然數)表示的同源化合物(homologous compound)(參照非專利文獻1)。在由InMO3(ZnO)m表示的 同源化合物中，尤其是，M是Ga的結晶根據在世界上首次合成其結晶的君塚升博士有時被稱為“君塚結晶”。
[專利文獻1]日本專利申請公開第2006-165528號公報
[非專利文獻1]N.Kimizuka,M.Isobe, and M.Nakamura,“Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System”(同系物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO)m (m=3、4、以及5)、InGaO3(ZnO)3以及Ga2O3(ZnO)m (m=7、8、9以及16)), J. Solid State Chem., 1995, Vol.116, pp.170-178
本發明的目的之一是提供一種缺陷密度低的氧化物半導體層。或者，本發明的目的之一是提供一種具有該氧化物半導體層的半導體裝置。或者，本發明的目的之一是提供一種具有缺陷密度低的氧化物半導體層的半導體裝置的製造方法。或者，本發明的目的之一是提供一種氧化物半導體層的處理方法。
或者，本發明的目的之一是提供一種可靠性高的半導體裝置等。本發明的目的之一是提供一種具有穩定的電特性的電晶體等。本發明的目的之一是提供一種關態電流(off-state current)小的電晶體等。本發明的目的之 一是提供一種具有高場效移動率的電晶體等。本發明的目的之一是提供一種良率高的電晶體等。本發明的目的之一是提供一種具有該電晶體等的半導體裝置等。本發明的目的之一是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。
本發明的一個方式例如是利用過剩氧降低氧化物半導體層的缺陷密度的氧化物半導體層的處理方法。
此外，本發明的一個方式例如是一種缺陷密度低的氧化物半導體層。
本發明的一個方式例如是具有利用過剩氧降低氧化物半導體層的缺陷密度的氧化物半導體層的半導體裝置的製造方法。
本發明的一個方式例如是具有缺陷密度低的氧化物半導體層的半導體裝置。
在此，過剩氧例如是指超過化學計量組成的氧。或者，過剩氧例如是指因加熱而釋放的氧。過剩氧例如可以移動在膜或層的內部。過剩氧在膜或層中的原子之間，或者，過剩氧和構成膜或層的氧取代並如撞球那樣移動。此外，包含過剩氧的絕緣膜例如是具有藉由加熱處理釋放氧的功能的絕緣膜。
本發明的一個方式例如是一種包含銦、鎵和 鋅的氧化物半導體層的處理方法，其中氧化物半導體層具有接近於第一銦並俘獲第一氫的第一氧缺陷以及接近於第二銦並俘獲第二氫的第二氧缺陷，氧化物半導體層包含多個過剩氧，藉由使多個過剩氧中之一與被第一氧缺陷俘獲的第一氫鍵合，而使該第一氫成為羥基，藉由使羥基與被第二氧缺陷俘獲的第二氫鍵合，而使第二氫作為水脫離，然後使多個過剩氧中之一與第一銦鍵合，並且使多個過剩氧中之一與第二銦鍵合。
本發明的一個方式例如是一種包含銦、鎵和鋅的氧化物半導體層的處理方法，其中在氧化物半導體層附近設置有絕緣膜，絕緣膜包含多個過剩氧，氧化物半導體層具有接近於第一銦並俘獲第一氫的第一氧缺陷以及接近於第二銦並俘獲第二氫的第二氧缺陷，使多個過剩氧從絕緣膜移動到氧化物半導體層，藉由使多個過剩氧中之一與被第一氧缺陷俘獲的第一氫鍵合，而使該第一氫成為羥基，藉由使羥基與被第二氧缺陷俘獲的第二氫鍵合，而使第二氫作為水脫離，然後使多個過剩氧中之一與第一銦鍵合，並且使多個過剩氧中之一與第二銦鍵合。
本發明的一個方式可以提供一種缺陷密度低的氧化物半導體層。或者，本發明的一個方式可以提供一種具有該氧化物半導體層的半導體裝置。或者，本發明的一個方式可以提供一種具有氧化物半導體層的半導體裝置的製造方法。或者，本發明的一個方式可以提供一種氧化物半導體層的處理方法。
或者，本發明的一個方式可以提供一種可靠性高的半導體裝置等。本發明的一個方式可以提供一種具有穩定的電特性的電晶體等。本發明的一個方式可以提供一種關態電流小的電晶體等。本發明的一個方式可以提供一種具有高場效移動率的電晶體等。本發明的一個方式可以提供一種良率高的電晶體等。本發明的一個方式可以提供一種具有該電晶體等的半導體裝置等。本發明的一個方式可以提供一種新穎的半導體裝置等。
70a‧‧‧成膜室
70b‧‧‧成膜室
71‧‧‧大氣側基板供應室
72a‧‧‧裝載閉鎖室
72b‧‧‧卸載閉鎖室
73‧‧‧傳送室
73a‧‧‧傳送室
73b‧‧‧傳送室
74‧‧‧盒式介面
75‧‧‧基板加熱室
76‧‧‧基板傳送機器人
80‧‧‧成膜室
80a‧‧‧成膜室
80b‧‧‧成膜室
80c‧‧‧成膜室
80d‧‧‧成膜室
81‧‧‧大氣側基板供應室
82‧‧‧裝載/卸載閉鎖室
83‧‧‧傳送室
84‧‧‧盒式介面
85‧‧‧基板加熱室
86‧‧‧基板傳送機器人
87‧‧‧靶材
88‧‧‧防著板
89‧‧‧玻璃基板
90‧‧‧基板載物台
92‧‧‧基板載物台
93‧‧‧加熱機構
94‧‧‧精製器
95a‧‧‧低溫泵
95b‧‧‧低溫泵
95c‧‧‧渦輪分子泵
95d‧‧‧低溫泵
95e‧‧‧低溫泵
95f‧‧‧低溫泵
96‧‧‧真空泵
96a‧‧‧真空泵
96b‧‧‧真空泵
96c‧‧‧真空泵
97‧‧‧質量流量控制器
98‧‧‧氣體加熱機構
99‧‧‧低溫冷阱
100‧‧‧基板
102‧‧‧基底絕緣膜
104‧‧‧閘極電極
106a‧‧‧氧化物層
106b‧‧‧氧化物半導體層
106c‧‧‧氧化物層
108‧‧‧保護絕緣膜
112‧‧‧閘極絕緣膜
116‧‧‧導電膜
116a‧‧‧源極電極
116a1‧‧‧導電層
116a2‧‧‧導電層
116a3‧‧‧導電層
116a4‧‧‧導電層
116b‧‧‧汲極電極
116b1‧‧‧導電層
116b2‧‧‧導電層
116b3‧‧‧導電層
116b4‧‧‧導電層
118‧‧‧保護絕緣膜
136a‧‧‧氧化物層
136b‧‧‧氧化物半導體層
136c‧‧‧氧化物層
200‧‧‧基板
202‧‧‧基底絕緣膜
204‧‧‧閘極電極
206a‧‧‧氧化物層
206b‧‧‧氧化物半導體層
206c‧‧‧氧化物層
208‧‧‧保護絕緣膜
212‧‧‧閘極絕緣膜
216‧‧‧導電膜
216a‧‧‧源極電極
216b‧‧‧汲極電極
218‧‧‧保護絕緣膜
234‧‧‧導電膜
236a‧‧‧氧化物層
236b‧‧‧氧化物半導體層
236c‧‧‧氧化物層
242‧‧‧絕緣膜
300‧‧‧基板
304‧‧‧閘極電極
306a‧‧‧氧化物層
306b‧‧‧氧化物半導體層
306c‧‧‧氧化物層
312‧‧‧閘極絕緣膜
316a‧‧‧源極電極
316b‧‧‧汲極電極
318‧‧‧保護絕緣膜
318a‧‧‧氧化矽層
318b‧‧‧氧化矽層
318c‧‧‧氮化矽層
336a‧‧‧氧化物層
336b‧‧‧氧化物半導體層
336c‧‧‧氧化物層
400‧‧‧基板
404‧‧‧閘極電極
406a‧‧‧氧化物層
406b‧‧‧氧化物半導體層
406c‧‧‧氧化物層
412‧‧‧閘極絕緣膜
416a‧‧‧源極電極
416b‧‧‧汲極電極
418‧‧‧保護絕緣膜
436a‧‧‧氧化物層
436b‧‧‧氧化物半導體層
436c‧‧‧氧化物層
445‧‧‧絕緣膜
449‧‧‧佈線
451‧‧‧半導體基板
453‧‧‧元件分離區
456‧‧‧佈線
457‧‧‧閘極絕緣膜
459‧‧‧閘極電極
460‧‧‧半導體層
461a‧‧‧雜質區
461b‧‧‧雜質區
465‧‧‧絕緣膜
466c‧‧‧電極
467‧‧‧絕緣膜
469a‧‧‧接觸插頭
469b‧‧‧接觸插頭
470‧‧‧絕緣膜
471‧‧‧絕緣膜
472‧‧‧絕緣膜
473a‧‧‧佈線
473b‧‧‧佈線
474‧‧‧電極
475‧‧‧絕緣膜
500‧‧‧微型電腦
501‧‧‧直流電源
502‧‧‧匯流排線
503‧‧‧電源閘控制器
504‧‧‧電源閘
505‧‧‧CPU
506‧‧‧揮發性記憶部
507‧‧‧非揮發性記憶部
508‧‧‧介面
509‧‧‧檢測部
511‧‧‧光感測器
512‧‧‧放大器
513‧‧‧AD轉換器
514‧‧‧光電轉換元件
516‧‧‧電晶體
517‧‧‧電晶體
518‧‧‧電晶體
519‧‧‧電晶體
530‧‧‧發光元件
700‧‧‧基板
719‧‧‧發光元件
720‧‧‧絕緣膜
721‧‧‧絕緣膜
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧像素
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧電極
782‧‧‧發光層
783‧‧‧電極
784‧‧‧隔壁
791‧‧‧電極
792‧‧‧絕緣膜
793‧‧‧液晶層
794‧‧‧絕緣膜
795‧‧‧隔離物
796‧‧‧電極
797‧‧‧基板
1000‧‧‧靶材
1001‧‧‧離子
1002‧‧‧濺射粒子
1003‧‧‧氧化物層
1004‧‧‧非晶膜
1005‧‧‧劈開面
1006‧‧‧部分
1007‧‧‧電漿
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式說明中：圖1是示出氧化物半導體層內部及其介面附近的DOS的帶結構；圖2是具有氧化物半導體層的電晶體的剖面示意圖；圖3是說明具有氧化物半導體層的電晶體的黑暗狀態下的劣化的圖；圖4是說明具有氧化物半導體層的電晶體的黑暗狀態下的劣化的圖；圖5是說明具有氧化物半導體層的電晶體的光照射狀態下的劣化的圖；圖6是說明具有氧化物半導體層的電晶體的光照射狀態下的劣化的圖；圖7是說明具有氧化物半導體層的電晶體的光照射狀 態下的劣化的圖；圖8A至圖8F是說明氧化物半導體層的高純度本質化的模型圖；圖9A和圖9B是示出電晶體的剖面圖以及等效電路的圖；圖10A和圖10B是示出帶結構的圖；圖11A至圖11C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖12A至圖12C是示出根據本發明的一個方式的電晶體的源極電極及汲極電極附近的剖面圖的一個例子的圖；圖13A至圖13D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖14A至圖14D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖15A至圖15C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖16A至圖16D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖17A至圖17D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖18A至圖18D是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖19A至圖19D是示出根據本發明的一個方式的電 晶體的製造方法的一個例子的剖面圖；圖20A至圖20C是示出根據本發明的一個方式的電晶體的一個例子的俯視圖及剖面圖；圖21A至圖21D是示出根據本發明的一個方式的電晶體的製造方法的一個例子的剖面圖；圖22是說明根據本發明的一個方式的氧化物疊層的帶結構的圖；圖23A至圖23C2是示出氧化物半導體的奈米電子束繞射圖案的圖；圖24是示出利用CPM得到的吸收係數的圖；圖25A和圖25B是示出從濺射靶材剝離的濺射粒子到達被形成面的情況的示意圖；圖26是示出從濺射靶材剝離的濺射粒子到達被形成面的情況的示意圖；圖27A和圖27B是示出由InGaO3(ZnO)m(m是自然數)表示的同源化合物的m=1時的結晶結構的圖；圖28A1至圖28C2是說明利用DC電源、AC電源的濺射法中的電漿放電的圖；圖29A和圖29B是濺射粒子到達被形成面的情況的示意圖；圖30A和圖30B是示出成膜裝置的一個例子的俯視圖；圖31A和圖31B是示出成膜室的一個例子的剖面圖； 圖32是示出加熱處理室的一個例子的圖；圖33是示出根據本發明的一個方式的半導體裝置的一個例子的方塊圖；圖34A和圖34B是示出根據本發明的一個方式的半導體裝置的一個例子的剖面圖及電路圖；圖35A至圖35C是示出根據本發明的一個方式的CPU的一個例子的方塊圖；圖36A至圖36C是示出根據本發明的一個方式的電子裝置的一個例子的圖；圖37A至圖37C是示出根據本發明的一個方式的EL顯示裝置的電路圖、俯視圖及剖面圖；圖38A和圖38B是示出根據本發明的一個方式的液晶顯示裝置的一個例子的電路圖及剖面圖。
參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。
此外，在某一個實施方式中說明的內容(也可 以是其一部分的內容)對於在該實施方式中說明的其他內容(也可以是其一部分的內容)可以進行應用、組合或置換等。
注意，在圖式中，大小、厚度或區域有時為了明確起見而被誇大。因此，本發明的一個方式並不限於圖式中的尺寸。
注意，圖式是示意性地示出理想例子的，因此，本發明的一個方式不侷限於圖式所示的形狀或值等。例如，可以包括製造技術所引起的形狀偏差、誤差所引起的形狀偏差、雜訊所引起的信號、電壓或電流的偏差、時序差所引起的信號、電壓或電流的偏差等。
注意，“電壓”大多是指某個電位與標準電位(例如，接地電位(GND)或源電位)之間的電位差。由此，可以將電壓換稱為電位。
在本說明書中，即使記載為“電連接”時，有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示用來特定發明的事項的固有名稱。
在本說明書中，例如，當使用“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”等規定物體的形狀時，也可以將其換稱為容納物體的最小立方體的一邊的長度或者物體的一個剖面的圓等效直徑。物體的一個剖 面的圓等效直徑是指等於物體的一個剖面的面積的正圓形的直徑。
注意，即使記載為“半導體”時，例如，當導電性充分低時，也有時具有作為“絕緣體”的特性。此外，有時“半導體”與“絕緣體”之間的界限模糊，不能嚴格地區別“半導體”與“絕緣體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將在本說明書中記載的“絕緣體”換稱為“半導體”。
注意，即使記載為“半導體”時，例如，當導電性充分高時，也有時具有作為“導電體”的特性。此外，有時“半導體”與“導電體”之間的界限模糊，不能嚴格地區別“半導體”與“導電體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“導電體”。同樣地，有時可以將在本說明書中記載的“導電體”換稱為“半導體”。
此外，半導體層的雜質例如是指構成半導體層的主要成分以外的元素。例如，濃度小於0.1atomic%的元素是雜質。由於半導體層包含雜質，而有時導致半導體層的DOS(Density of State：態密度)的增高、載子移動率的降低或結晶性的降低等。當半導體層是氧化物半導體層時，作為改變半導體層的特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素、主要成分以外的過渡金屬等。尤其是，例如有氫(也包含水)、鋰、 鈉、矽、硼、磷、碳、氮等。當採用氧化物半導體時，由於雜質混入，而有可能形成氧缺陷。當半導體層是矽層時，作為改變半導體層的特性的雜質，例如有氧、除了氫以外的第1族元素、第2族元素、第13族元素、第15族元素等。
〈說明氧化物半導體層中的DOS以及原因元素的關係的模型〉
當在氧化物半導體層內部以及氧化物半導體層與外部之間的介面附近存在有DOS(Density of State)時，在具有氧化物半導體層的電晶體中，DOS成為劣化等的主要原因。可以根據氧(O)、氧缺陷(Vo)和氫(H)的位置或鍵合關係說明氧化物半導體層內部以及其介面附近的DOS。以下，說明本發明人的模型概要以理解特性。
總結來說，為了對電晶體賦予穩定的電特性，進一步降低氧化物半導體層內部以及其介面附近的DOS(高純度本質化)是重要的。為了降低該DOS，需要降低氧缺陷及氫。以下，使用模型說明為了降低氧化物半導體層內部及其介面附近的DOS需要降低氧缺陷及氫的理由。
圖1示出氧化物半導體層內部以及其介面附近的DOS的帶結構。以下，說明氧化物半導體層是包含銦、鎵及鋅的氧化物半導體層的情況。
首先，一般而言，DOS包括位於淺能階的 DOS(shallow level DOS)和位於深能階的DOS(deep level DOS)。此外，在本說明書中，位於淺能階的DOS(shallow level DOS)是指傳導帶底的能量(Ec)與能帶間隙中心(mid gap)之間的DOS。因此，例如位於淺能階的DOS(shallow level DOS)位於傳導帶底的能量附近。此外，在本說明書中，位於深能階的DOS(deep level DOS)是指價電子帶頂端的能量(Ev)與能帶間隙中心之間的DOS。因此，例如位於深能階的DOS(deep level DOS)位於離價電子帶頂端比離能帶間隙中心近的位置。
位於淺能階的DOS(shallow level DOS)包括兩種DOS。第一個位於淺能階的DOS(shallow level DOS)是氧化物半導體層的表面附近(與絕緣膜(Insulator)之間的介面或其附近的DOS(surface shallow DOS)。第二個位於淺能階的DOS(shallow level DOS)是氧化物半導體層內部的DOS(bulk shallow DOS)。另一方面，作為位於深能階的DOS(deep level DOS)，有氧化物半導體層內部的DOS(bulk deep DOS)。
這些DOS有可能起到如下作用。首先，因為氧化物半導體層的表面附近的surface shallow DOS位於離傳導帶底淺的位置上，所以容易俘獲電荷或導致電荷的消失。接著，因為與氧化物半導體層的表面附近的surface shallow DOS相比，氧化物半導體層內部的bulk shallow DOS位於離傳導帶底深的位置上，所以不容易導致電荷的消失。
以下，說明在氧化物半導體層中形成DOS的原因元素。
例如，在氧化物半導體層上形成氧化矽膜時，有時氧化物半導體層所包含的銦進入氧化矽膜中，該銦取代矽，由此形成位於淺能階的DOS(shallow level DOS)。
例如，在氧化物半導體層與氧化矽膜之間的介面，氧化物半導體層所包含的銦與氧的鍵合斷開，而該氧與矽鍵合。這起因於矽和氧的鍵合能量比銦和矽的鍵合能量高，並且矽(4價)的化合價比銦(3價)大。而且，由於氧化物半導體層所包含的氧被矽奪取，而與銦鍵合了的氧的位點(site)成為氧缺陷。除了在表面上以外，在矽進入氧化物半導體層內部時也同樣地發生該現象。這些氧缺陷形成位於深能階的DOS(deep level DOS)。
除了由於矽以外，有時由於其他原因而銦和氧的鍵合斷開。例如，在包含銦、鎵及鋅的氧化物半導體層中，銦和氧的鍵合比鎵或鋅和氧的鍵合弱，所以容易斷開。因此，例如，由於電漿所造成的損傷或濺射粒子所造成的損傷等而銦和氧的鍵合斷開，而會產生氧缺陷。該氧缺陷形成位於深能階的DOS(deep level DOS)。該位於深能階的DOS(deep level DOS)可以俘獲電洞，由此成為電洞陷阱(電洞俘獲中心)。就是說，該氧缺陷形成氧化物半導體層內部的bulk deep DOS。
在後面說明那樣，這些氧缺陷所形成的位於 深能階的DOS(deep level DOS)由於氫而成為形成氧化物半導體層的表面附近的surface shallow DOS、氧化物半導體層內部的bulk shallow DOS的主要原因之一。
因為這些氧缺陷形成DOS，所以成為氧化物半導體層不穩定的主要原因。此外，氧化物半導體層中的氧缺陷藉由俘獲氫處於准穩定狀態。就是說，當位於深能階的DOS(deep level DOS)且可以俘獲電洞的電洞陷阱的氧缺陷俘獲氫時，形成位於淺能階的DOS(shallow level DOS)。其結果是，位於淺能階的DOS(shallow level DOS)可以成為能夠俘獲電子的電子陷阱，也可以成為電子的發生源。如此，氧缺陷俘獲氫。但是，如在後面說明那樣，根據氧化物半導體層中的氫的位置，氧缺陷有可能帶正(中性或正)，也帶負(中性或負)。因此，氫有可能給具有氧化物半導體層的電晶體帶來負面影響。
作為一個例子，在圖2中示出底閘極頂接觸結構的電晶體的剖面示意圖。氧化物半導體層(OS)在與絕緣膜之間的介面附近具有surface shallow DOS。surface shallow DOS俘獲有電子，而帶負。因此，surface shallow DOS成為改變電晶體的臨界電壓的主要原因。
於是，為了防止氧缺陷給電晶體帶來負面影響，降低氧缺陷的密度是重要的。藉由對氧化物半導體層供應過剩氧，即由過剩氧填補氧缺陷，可以降低氧化物半導體層的氧缺陷的密度。就是說，由於過剩氧的進入，而氧缺陷處於穩定狀態。例如，使氧化物半導體層的內部或 者設置在氧化物半導體層的介面附近的絕緣膜中包含過剩氧。於是，由於該過剩氧填補氧化物半導體層的氧缺陷，而可以有效地消滅或降低氧化物半導體層的氧缺陷。
在此，過剩氧例如是指超過化學計量組成的氧。或者，過剩氧例如是指因加熱而釋放的氧。過剩氧例如可以移動在膜或層的內部。當過剩氧在膜或層中的原子之間時或者過剩氧和構成膜或層的氧取代並如檯球那樣移動時，過剩氧的移動發生。此外，包含過剩氧的絕緣膜例如是具有藉由加熱處理釋放氧的功能的絕緣膜。
如此，氧缺陷由於氫或氧而處於准穩定狀態或穩定狀態。當氧化物半導體層中的氫濃度高時，俘獲氫的氧缺陷增多。此外，在氧缺陷中存在有氫時，即使供應過剩氧，過剩氧也首先被用來去除氫。由此，在去除氫之後，過剩氧才被用來填補氧缺陷。因此，當氧化物半導體層中的氫濃度高時，由過剩氧可以降低的氧缺陷很少。與此相反，當氧化物半導體層中的氫濃度低時，被氧缺陷俘獲的氫很少。因此，藉由供應過剩氧，可以大幅度地降低氧缺陷的密度。
如已說明那樣，氧缺陷俘獲氫，但是根據俘獲氫的方法而有可能帶正(中性或正)，也帶負(中性或負)。在此，考慮氧化物半導體層內部的bulk shallow DOS及表面附近的surface shallow DOS。只考慮氫(氫鍵合)、氧缺陷以及氧的相對位置可以理解一個事實，就是這些shallow level DOS帶中性或負與中性或正中的任一個。例 如，當在氧化物半導體層內部氫被氧缺陷俘獲而形成VoH時，氫帶中性或正。就是說，H++e-形成氧化物半導體層內部的bulk shallow DOS，而成為在氧化物半導體層中形成n型區的主要原因。
另一方面，氫不但有時帶中性或正，而且有時帶中性或負。鑒於此，而可以想到形成氧化物半導體層內部的bulk shallow DOS及氧化物半導體層的表面附近的surface shallow DOS的如下模型。注意，模型中的“…”不是表示鍵合的。模型中的“…”是用來與模型中的表示原子間的離子性鍵合的“-”區別的。
首先，在表1中列舉出如下模型，其中包含在氧化物半導體層中的銦和氧的鍵合斷開，該氧與矽鍵合，而且存在有氫。
例如，有氫和氧鍵合的模型A。
此外，例如有氫被氧缺陷俘獲的模型B。
此外，在將矽取代為銦時也是同樣的。例如，有氫和氧鍵合的模型C。
此外，例如有氫被氧缺陷俘獲的模型D。
如此，可以想到模型A至模型D的四個模型。根據該模型，可以說明DOS帶中性或正與中性或負中的任一個。注意，因為銦的與氧的鍵合比矽的與氧的鍵合強，所以可以認為與模型D相比，模型B的可能性低。
因此，根據氫、氧缺陷及氧的相對位置關係，氫有可能帶正和負的兩者。就是說，氧缺陷和氫有可能形成帶正的DOS和帶負的DOS的兩者。按照周圍的環境(配置在周圍的元素的電負性)，它們有可能帶正和負中的任一個。
〈具有氧化物半導體層的電晶體的黑暗狀態下的滯後劣化模型〉
接著，說明具有氧化物半導體層的電晶體的滯後劣化機制。在被照射光的情況和不被照射光的情況下，具有氧化物半導體層的電晶體不同地劣化。在被照射光時，劣化有可能起因於氧化物半導體層內部的位於深能階的DOS(bulk deep DOS)。在不被照射光時，劣化有可能起因於氧化物半導體層的表面附近(與絕緣膜(Insulator)的介面或其附近)的位於淺能階的DOS(surface shallow DOS)。
於是，首先說明具有氧化物半導體層的電晶 體不被照射光的情況(黑暗狀態)。在此情況下，根據由氧化物半導體層的表面附近(與絕緣膜(Insulator)的介面或其附近)的位於淺能階的DOS(surface shallow DOS)的電荷俘獲與釋放的關係，可以說明電晶體的劣化機制。
在圖3中，示出在黑暗狀態下對具有氧化物半導體層的電晶體反復進行閘極BT(bias temperature：偏壓-溫度)應力測試時的臨界電壓(Vth)變化。如從圖3可知那樣，在進行正閘極BT應力測試(+GBT)時，臨界電壓向正方向漂移。接著，在進行負閘極BT應力測試(-GBT)時，臨界電壓向負方向漂移，而成為與初期值(Initial)相同程度的臨界電壓。如此，當交替反復進行正閘極BT應力測試和負閘極BT應力測試時，臨界電壓升降(產生滯後)。就是說，可知：當在不照射光的狀態下反復進行負閘極BT應力測試和正閘極BT應力測試時，臨界電壓向正方向和負方向反復漂移，但是在總體上，該漂移保持在一定的範圍內。
根據氧化物半導體層的表面附近的surface shallow DOS，可以說明這種黑暗狀態下的閘極BT應力測試中的電晶體的臨界電壓變化。圖4示出包括氧化物半導體層的帶結構以及對應於帶結構的流程圖。注意，在此考慮不被照射光的情況下的劣化機制，因此假設在進行閘極BT應力測試之前、閘極BT應力測試中以及閘極BT應力測試之後都不被照射光的情況。
在施加閘極BT應力之前(閘極電壓(Vg)為 0)，氧化物半導體層的表面附近的surface shallow DOS具有高於費米能階(Ef)的能量並沒有俘獲電子，因此是電中性的(步驟S101)。此時，將所測量的臨界電壓設定為施加閘極BT應力之前的初期值。
接著，進行正閘極BT應力測試(黑暗狀態)，施加正閘極電壓。於是，由於施加正閘極電壓，而傳導帶彎曲，氧化物半導體層的表面附近的surface shallow DOS變為低於費米能階的能量。由此，氧化物半導體層的表面附近的surface shallow DOS俘獲電子，氧化物半導體層的表面附近的surface shallow DOS帶負(步驟S102)。
接著，停止應力，使閘極電壓為0。藉由使閘極電壓為0，氧化物半導體層的表面附近的surface shallow DOS變為高於費米能階的能量。但是氧化物半導體層的表面附近的surface shallow DOS所俘獲的電子釋放需要長時間。因此，氧化物半導體層的表面附近的surface shallow DOS維持帶負狀態(步驟S103)。此時，電晶體的通道形成區除了被施加閘極電壓以外還被施加負電壓。因此，為了使電晶體導通，需要施加高於初期值的閘極電壓，而臨界電壓向正方向漂移。就是說，電晶體有可能容易成為常關閉(normally off)。
接著，進行負閘極BT應力測試(黑暗狀態)，施加負閘極電壓。由於施加負閘極電壓，而傳導帶彎曲，氧化物半導體層的表面附近的surface shallow DOS變為更高的能階。由此，氧化物半導體層的表面附近的 surface shallow DOS所俘獲的電子被釋放，氧化物半導體層的表面附近的surface shallow DOS成為電中性(步驟S104)。起因於該電子的釋放，臨界電壓有可能恢復到與進行閘極BT應力測試之前的初期值大致相同的值。
接著，停止應力，使閘極電壓為0。此時，氧化物半導體層的表面附近的surface shallow DOS已釋放所俘獲的電子，因此是電中性的(步驟S101)。由此，臨界電壓向正方向漂移，其結果是恢復到進行閘極BT應力測試之前的初期值。就是說，當在不照射光的狀態下反復進行負閘極BT應力測試和正閘極BT應力測試時，臨界電壓向正方向和負方向反復漂移。但是，氧化物半導體層的表面附近的surface shallow DOS在進行正閘極BT應力測試時俘獲電子並在進行負閘極BT應力測試時釋放該電子，由此可知，在總體上，只在一定的範圍內發生漂移。
如上所述，藉由理解氧化物半導體層的表面附近的surface shallow DOS，可以說明黑暗狀態下的閘極BT應力測試所引起的電晶體的臨界電壓漂移。
〈具有氧化物半導體層的電晶體的光照射狀態下的劣化模型〉
如已說明那樣，在被照射光的情況和不被照射光的情況下，具有氧化物半導體層的電晶體不同地劣化。已說明不被照射光的情況。因此，在此，說明被照射光的情況下的劣化機制。在被照射光時，氧化物半導體層內部的位於 深能階的DOS(bulk deep DOS)造成影響。在此，根據氧化物半導體層內部的位於深能階的DOS(bulk deep DOS)的電荷俘獲與釋放的關係，說明被照射光時(明亮狀態)的電晶體的劣化機制。
在圖5中，示出在光照射的狀態下對具有氧化物半導體層的電晶體反復進行閘極BT應力測試時的臨界電壓(Vth)漂移。如從圖5可知那樣，臨界電壓(Vth)從初期值(Initial)漂移。
在圖5中，首先，作為臨界電壓的初期值，示出在不施加閘極BT應力且遮光的狀態(黑暗狀態)下測量的結果。接著，在不施加閘極BT應力且照射光的狀態(明亮狀態)下測量臨界電壓。其結果是，可知與遮光狀態(黑暗狀態)下的臨界電壓相比，照射光的狀態(明亮狀態)下的臨界電壓向負方向大幅度地漂移。這有可能是因為：藉由照射光，生成電子及電洞(hole)，所生成的電子被激發到傳導帶。換言之，可以說，即使在不施加閘極BT應力的情況下，也由於光照射，而具有氧化物半導體層的電晶體的臨界電壓向負方向漂移，容易常導通化。此時，氧化物半導體層的能隙越大或者能帶間隙中的DOS越少，被激發的電子個數越少。因此，在此情況下，只由光照射而導致的臨界電壓漂移較小。
接著，當在繼續照射光的狀態下進行負閘極BT應力測試(-GBT)時，臨界電壓進一步向負方向漂移。這有可能是因為：被氧化物半導體層內部的bulk deep DOS俘獲的電洞由電場注入到閘極絕緣膜(GI)中的非橋氧電洞中心(NBOHC：Non Bridging Oxygen Hole Center)，而帶正。
然後，當在繼續照射光的狀態下進行正閘極BT應力測試(+GBT)時，臨界電壓向正方向漂移。這有可能是因為：閘極絕緣膜中的非橋氧電洞中心(NBOHC)中的電洞由電場而降低。但是，臨界電壓不恢復到初期值，由此可以判斷為並非所有的引入在閘極絕緣膜中的電洞被釋放。
而且，當在繼續照射光的狀態下反復進行負閘極BT應力測試和正閘極BT應力測試時，臨界電壓反復向正方向和負方向漂移，由此可知，在總體上，逐漸向負方向漂移。這有可能起因於閘極絕緣膜中的非橋氧電洞中心(NBOHC)的電洞。就是說，由於正閘極BT應力測試，而閘極絕緣膜中的非橋氧電洞中心(NBOHC)的電洞減少。注意，並非所有的該電洞被釋放，而電洞的一部分殘留在閘極絕緣膜中的非橋氧電洞中心(NBOHC)。而且，當在稍微殘留有電洞的狀態下進行負閘極BT應力測試時，以沉積在殘留的電洞上的方式電洞追加到閘極絕緣膜中的非橋氧電洞中心(NBOHC)而蓄積。然後，藉由再次進行正閘極BT應力測試，閘極絕緣膜中的非橋氧電洞中心(NBOHC)中的電洞稍微減少，但是在其次進行負閘極BT應力測試時，電洞再次追加。就是說，可以考慮到：在進行正閘極BT應力測試時，閘極絕緣膜中的非橋氧電洞中 心(NBOHC)中的電洞減少但是稍微殘留，在進行負閘極BT應力測試時，電洞進一步追加到閘極絕緣膜中的非橋氧電洞中心(NBOHC)中，由此臨界電壓向正方向和負方向反復漂移，在總體上，逐漸向負方向漂移。
使用圖6及圖7所示的帶結構，說明在以上的光照射下的閘極BT應力測試(正閘極BT與負閘極BT的反復測試)中的電晶體的臨界電壓漂移的機制。在圖6和圖7中，使用氧化物半導體層內部的bulk deep DOS以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1及NBOHC2)進行說明。注意，非橋氧電洞中心(NBOHC1)是與非橋氧電洞中心(NBOHC2)相比位於接近與氧化物半導體層的介面的位置(表面一側)的非橋氧電洞中心(NBOHC)。
在施加閘極BT應力和照射光之前(閘極電壓(Vg)是0)，氧化物半導體層內部的bulk deep DOS的能量低於費米能階(Ef)，並沒有俘獲電洞因此是電中性的(步驟S111)。此時，將在黑暗狀態下測量的臨界電壓設定為黑暗狀態下的初期值。
接著，當不施加閘極BT應力並對氧化物半導體層照射光時，電子和電洞生成(步驟S112)。所生成的電子激發到傳導帶，使臨界電壓向負方向漂移(在以後的製程中，不示出電子)。此外，由於電洞的生成，而電洞的准費米能階(Efp)下降。由於電洞的准費米能階(Efp)下降，而電洞被氧化物半導體層內部的bulk deep DOS俘獲(步驟S113)。因此，有可能當不施加閘極BT應力並照射 光時，與黑暗狀態下相比，臨界電壓向負方向漂移，而電晶體容易常導通化。
接著，當繼續照射光的狀態下進行負閘極BT應力測試時，產生電場梯度，被氧化物半導體層內部的bulk deep DOS俘獲的電洞注入到閘極絕緣膜中的非橋氧電洞中心(NBOHC1)(步驟S114)。此外，如圖7所示那樣，由於電場而電洞的一部分移動到閘極絕緣膜的更深的部分中的非橋氧電洞中心(NBOHC2)(步驟S115)。在閘極絕緣膜中，施加電場的時間越長，從非橋氧電洞中心(NBOHC1)到非橋氧電洞中心(NBOHC2)的電洞移動越進展。閘極絕緣膜中的非橋氧電洞中心(NBOHC1及NBOHC2)的電洞像正固定電荷那樣動作，因此使臨界電壓向負方向變化，而電晶體容易常導通化。
注意，在此，為了容易理解，以不同的步驟分別示出光照射和負閘極BT應力測試，但是不侷限於此。例如，也可以認為步驟S112至步驟S115都是同時進行的步驟。
接著，當繼續照射光的狀態下進行正閘極BT應力測試時，由於正閘極電壓的施加，而被氧化物半導體層內部的bulk deep DOS俘獲的電洞以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中的電洞被釋放(步驟S116)。其結果是，臨界電壓向正方向漂移。注意，閘極絕緣膜中的非橋氧電洞中心(NBOHC2)位於閘極絕緣膜內部的深位置，因此即使在繼續照射光的狀態下進行正閘極BT應力 測試，也其中的電洞幾乎不直接被釋放。為了釋放閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中的電洞，一旦將該電洞移動到表面一側的閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中。從閘極絕緣膜中的非橋氧電洞中心(NBOHC2)到非橋氧電洞中心(NBOHC1)的電洞移動按照施加電場的時間逐漸發生。因此，臨界電壓的向正方向的漂移量也小，而不能恢復到初期值。
此外，在閘極絕緣膜中的非橋氧電洞中心(NBOHC1)與氧化物半導體層內部的bulk deep DOS之間也發生電洞的移動。但是，氧化物半導體層內部的bulk deep DOS已俘獲有很多電洞，由此氧化物半導體層及閘極絕緣膜整體的帶電量幾乎不減少。
接著，當繼續照射光的狀態下再次進行負閘極BT應力測試時，產生電場梯度，被氧化物半導體層內部的bulk deep DOS俘獲的電洞注入到閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中。此外，由於電場，而電洞的一部分也被注入閘極絕緣膜的更深的部分中的非橋氧電洞中心(NBOHC2)(步驟S117)。注意，在閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中不被釋放而殘留有在步驟S115中進入的電洞。因此，由於閘極絕緣膜中的非橋氧電洞中心(NBOHC2)還被注入電洞，像固定電荷那樣動作的電洞個數進一步增多。於是，使臨界電壓向負方向進一步漂移，電晶體更容易常導通化。
接著，當繼續照射光的狀態下進行正閘極BT 應力測試時，由於正閘極電壓的施加，而被氧化物半導體層內部的bulk deep DOS俘獲的電洞以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1)中的電洞被釋放(步驟S118)。其結果是，臨界電壓向正方向漂移。注意，閘極絕緣膜中的非橋氧電洞中心(NBOHC2)中的電洞幾乎不被釋放。因此，臨界電壓的向正方向的漂移量也小，而不能恢復到初期值。
如上所述，可以認為藉由在照射光的狀態下，反復進行負閘極BT應力測試和正閘極BT應力測試，臨界電壓反復向正方向和負方向漂移，在總體上，逐漸向負方向漂移。
如上所述，藉由理解氧化物半導體層內部的bulk deep DOS以及閘極絕緣膜中的非橋氧電洞中心(NBOHC1以及NBOHC2)，可以說明光照射狀態下的閘極BT應力測試所引起的電晶體的臨界電壓漂移。
〈氧化物半導體層的脫水化、脫氫化以及加氧化的過程模型〉
為了使電晶體具有穩定的電特性，重要的是減少氧化物半導體層中以及其介面附近的DOS(高純度本質化)。下面，對氧化物半導體層的高純度本質化的過程模型進行說明。首先，對氧化物半導體層的脫水化及脫氫化進行說明，然後對用氧填補氧缺陷(Vo)的加氧化進行說明。
下面，對銦與氧的鍵合斷開而形成氧缺陷的 模型進行說明。
當銦與氧的鍵合斷開時，氧被脫離，與銦鍵合的氧的位點成為氧缺陷。氧缺陷形成氧化物半導體層的位於深能階的DOS(deep level DOS)。由於氧化物半導體層的氧缺陷不穩定，因此有藉由俘獲氧或氫而處於穩定的趨向。因此，當在氧缺陷的附近存在氫時，氧缺陷藉由俘獲氫而成為VoH。VoH形成氧化物半導體層的位於淺能階的DOS(shallow level DOS)。
接著，當氧靠近氧化物半導體層中的VoH時，氧從VoH奪取氫，使氫脫離而形成羥基(OH)(參照圖8A和圖8B)。氧在經過加熱處理等時在氧化物半導體層中移動而靠近氫。
另外，當脫離了的羥基靠近氧化物半導體層中的其他的VoH時，從VoH奪取氫，再次使氫脫離而形成水分子(H2O)(參照圖8C和圖8D)。如上所述，一個氧會使氧化物半導體層中的兩個氫脫離。將這稱為氧化物半導體層的脫水化和脫氫化。藉由脫水化和脫氫化，氧化物半導體層的位於淺能階的DOS(shallow level DOS)得到降低，而形成位於深能階的DOS(deep level DOS)。
另外，當氧靠近氧化物半導體層中的氧缺陷時，氧被氧缺陷俘獲，氧缺陷消失(參照圖8E和圖8F)。將這稱為氧化物半導體層的加氧化。藉由加氧化，可以降低氧化物半導體層的位於深能階的DOS(deep level DOS)。
如上所述，藉由進行氧化物半導體層的脫水化、脫氫化以及加氧化，可以降低氧化物半導體層的位於淺能階的DOS(shallow level DOS)及位於深能階的DOS(deep level DOS)。將這稱為氧化物半導體的高純度本質化。
以上，說明氧化物半導體層的DOS的來源以及由DOS引起的電晶體劣化。另外，說明了藉由進行高純度本質化，來可以降低氧化物半導體層的DOS。下面，說明以與高純度本質化不同的方式降低電晶體劣化的方法。
〈降低電晶體劣化的結構方案〉
在具有氧化物半導體層的電晶體中，有時在氧化物半導體層與絕緣膜之間的介面形成DOS。另外，當電荷被形成了的DOS俘獲時，有可能導致電晶體的臨界電壓的變化。
因此，為了使電晶體具有穩定的電特性，較佳為採用氧化物半導體層不與絕緣膜直接接觸的結構。
例如，可以在氧化物半導體層與絕緣膜之間設置氧化物層。注意，氧化物層使用包含與氧化物半導體層相同元素的氧化物層。當氧化物層包含與氧化物半導體層相同元素時，可以減少兩者之間的介面的DOS。另外，氧化物層使用其傳導帶底的能量高於氧化物半導體層的氧化物層。由此，電晶體的通道形成在氧化物半導體層中， 而不形成在氧化物層中。
當在氧化物半導體層與絕緣膜之間設置氧化物層時，有時在氧化物層與絕緣膜之間的介面形成DOS。因此，下面，考察在氧化物層與絕緣膜之間的介面形成的DOS改變電晶體的臨界電壓的劣化模型。此外，考察降低臨界電壓的變化的結構。
圖9A為具有氧化物半導體層的電晶體的剖面圖的一個例子。圖9A所示的電晶體包括：閘極電極(bg)；閘極電極(bg)上的閘極絕緣膜(bg)；閘極絕緣膜(bg)上的氧化物層(I1)；氧化物層(I1)上的氧化物半導體層(S2)；氧化物半導體層(S2)上的源極電極及汲極電極；氧化物半導體層(S2)、源極電極及汲極電極上的氧化物層(I3)；氧化物層(I3)上的閘極絕緣膜(tg)；以及閘極絕緣膜(tg)上的閘極電極(tg)。另外，為了容易理解，圖9A所示的電晶體包括閘極電極(bg)，但是也可以將以下劣化模型應用於不包括閘極電極(bg)的電晶體。另外，在不包括閘極電極(bg)的情況下，閘極絕緣膜(bg)用作基底絕緣膜。
在此，氧化物層(I1)及氧化物層(I3)例如包含一種以上，較佳為兩種以上，更佳為包含三種以上的構成氧化物半導體層(S2)的金屬元素。另外，閘極絕緣膜(bg)例如不包含構成氧化物層(I1)的金屬元素。另外，閘極絕緣膜(tg)例如不包含構成氧化物層(I3)的金屬元素。
閘極絕緣膜(bg)與氧化物層(I1)之間的介面為異種物質之間的結合介面，因此DOS得到增加。另外， 閘極絕緣膜(tg)與氧化物層(I3)之間的介面為異種物質之間的結合介面，因此DOS得到增加。另一方面，氧化物層(I1)與氧化物半導體層(S2)之間的介面為同種物質之間的結合介面，因此DOS得到減少。另外，氧化物層(I3)與氧化物半導體層(S2)之間的介面為同種物質之間的結合介面，因此DOS得到減少。
在此，假設閘極絕緣膜(bg)與氧化物層(I1)之間的介面的DOS為電荷陷阱。另外，假設閘極絕緣膜(tg)與氧化物層(I3)之間的介面的DOS為電荷陷阱。另外，當假設被該DOS俘獲的電荷具有極長的弛豫時間時，該電荷有可能改變電晶體的臨界電壓。由於電晶體的工作應力DOS有可能俘獲電荷。
在此，由Qssb表示被閘極絕緣膜(bg)與氧化物層(I1)之間的介面的DOS俘獲的電荷。另外，由Qsst表示被閘極絕緣膜(tg)與氧化物層(I3)之間的介面的DOS俘獲的電荷。在此，驗證Qssb、Qsst改變電晶體的臨界電壓。
注意，例如固定閘極電極(bg)的勢能。因此，電晶體的開關例如由閘極電極(tg)控制。另外，在圖9A和圖9B中，描述設置有閘極電極(bg)及閘極絕緣膜(bg)的情況，但是不侷限於此。作為閘極電極(bg)也可以設置導電層、半導體層、添加有雜質的半導體層(例如，p型半導體或n型半導體)。另外，閘極電極(bg)並不需要具有閘極電極的功能。另外，閘極絕緣膜(bg)並不需要具有閘極絕緣膜的功能。
圖9B為對應於圖9A的電晶體的閘極電極(bg)到閘極電極(tg)的疊層結構的等效電路。其中，Cbg表示閘極絕緣膜(bg)的電容，C11表示氧化物層(I1)的電容，CS2表示氧化物半導體層(S2)的電容，CI3表示氧化物層(I3)的電容，Ctg表示閘極絕緣膜(tg)的電容。如圖9B所示，圖9A所示的電晶體的閘極電極(bg)到閘極電極(tg)的疊層結構可以由如下等效電路表示：在閘極電極(bg)與閘極電極(tg)之間具有串聯連接的對應於閘極絕緣膜(bg)、氧化物層(I1)、氧化物半導體層(S2)、氧化物層(I3)以及閘極絕緣膜(tg)的電容器的等效電路。
另外，Vbg表示閘極電極(bg)的勢能，Vtg表示閘極電極(tg)的勢能。另外，Φssb表示閘極絕緣膜(bg)與氧化物層(I1)之間的介面的勢能，ΦS2b表示氧化物層(I1)與氧化物半導體層(S2)之間的介面的勢能，ΦS2t表示氧化物半導體層(S2)與氧化物層(I3)之間的介面的勢能，Φsst表示氧化物層(I3)與閘極絕緣膜(tg)之間的介面的勢能。
閘極絕緣膜(bg)在閘極電極(bg)一側具有電荷-(Qssb+QI1)，而在氧化物層(I1)一側具有電荷Qssb+QI1。氧化物層(I1)在閘極絕緣膜(bg)一側具有電荷-QI1，而在氧化物半導體層(S2)一側具有電荷QI1。氧化物半導體層(S2)在氧化物層(I1)一側具有電荷-QS2，而在氧化物層(I3)一側具有電荷QS2。氧化物層(I3)在氧化物半導體層(S2)一側具有電荷-QI3，而在閘極絕緣膜(tg)一側具有電荷QI3。閘極絕緣膜(tg)在氧化物層(I3)一側具有電荷Qsst-QI3，而在閘 極電極(tg)一側具有電荷-(Qsst-QI3)。
下面示出各電容與電荷之間的關係。注意，假設氧化物層(I1)及氧化物層(I3)為絕緣體。
在閘極絕緣膜(tg)中，電容與電荷之間的關係可以由算式(1)表示。
在氧化物層(I3)中，電容與電荷之間的關係可以由算式(2)表示。
在氧化物半導體層(S2)中，電容與電荷之間的關係可以由算式(3)表示。
在氧化物層(I1)中，電容與電荷之間的關係可以由算式(4)表示。
在閘極絕緣膜(bg)中，電容與電荷之間的關係可以由算式(5)表示。
接著，利用算式(1)及算式(2)消去Φsst，得到算式(6)。注意，Vfbt表示平帶電壓。
另外，利用算式(4)及算式(5)消去Φssb，得到算式(7)。注意，Vfbb表示平帶電壓。
假設氧化物半導體層(S2)整體被空乏化。換言之，在0<x<tS2的情況下，滿足Φ(x)<0。tS2表示氧化物半 導體層(S2)的厚度。在此，氧化物半導體層(S2)中的泊松方程由算式(8)表示。
注意，e表示基本電荷。另外，ND表示氧化物半導體層(S2)的施體密度。另外，n表示氧化物半導體層(S2)的電子密度。另外，εS2表示氧化物半導體層(S2)的介電常數。
當氧化物半導體層(S2)整體被空乏化時，由於ND>>n，因此算式(8)可以被近似為算式(9)。
接著，將算式(9)變形為算式(10)及算式(11)。E(x)表示膜厚度方向的電場，k1及k2表示待定係數。
根據邊界條件Φ(0)=ΦS2t、Φ(tS2)=ΦS2b，利用算式(10)及算式(11)，k1及k2可以分別由算式(12)及算式(13)表示。
另外，根據高斯定律，表面電荷密度可以由算式(14)及算式(15)表示。
[算式14]Q I3=ε S2 E(0) (14)
因此，QI3以及QI1可以由以下算式(16)及算式(17)表示。
藉由將算式(16)及算式(17)代入算式(6)及算式(7)，可以獲得算式(18)及算式(19)。
在此，假設電晶體的通道從氧化物層(I1)與氧化物半導體層(S2)之間的介面一側形成，臨界電壓Vth為 ΦS2b=0時的Vtg。因此，藉由計算算式(18)和算式(19)的聯立方程消去ΦS2t，臨界電壓Vth可以由算式(20)表示。
因此，由電荷Qsst及電荷Qssb引起的臨界電壓Vth的變化量△Vth可以由算式(21)表示。
由此可知，當增大CI3(例如，減薄氧化物層(I3))，Qssb對△Vth的影響減少。此外，當增大CS2(例如，減薄氧化物半導體層(S2))時，Qssb對△Vth的影響減少。另外，當減少CI1(例如，加厚氧化物層(I1))時，Qssb對△Vth的影響減少。
另外，當增大Ctg(減薄閘極絕緣膜(tg))時，Qssb的影響減少。另外，當增大Cbg(減薄閘極絕緣膜(bg))時，Qssb的影響減少。
另一方面，CI3、CS2、CI1不與Qsst的影響有關。另外，當增大Ctg(減薄閘極絕緣膜(tg))時，Qsst對△Vth的影響減少。
因此，在圖9A所示的電晶體中，為了減少由 DOS引起的臨界電壓的變化，減薄氧化物層(I3)即可。或者，減薄氧化物半導體層(S2)即可。或者，加厚氧化物層(I1)即可。或者，減薄閘極絕緣膜(tg)即可。或者，減薄閘極絕緣膜(bg)即可。
另外，電晶體的通道形成在氧化物半導體層(S2)中。換而言之，氧化物層(I1)及氧化物層(I3)的傳導帶底的能量(Ec)比氧化物半導體層(S2)高。圖10A和圖10B示出此時的電晶體的能帶結構的示意圖。
在上述劣化模型中，閘極絕緣膜(bg)與氧化物層(I1)之間的介面的DOS的勢能以及閘極絕緣膜(tg)與氧化物層(I3)之間的介面的DOS的勢能低於費米能階的情況。此時，即使閘極電極(bg)及閘極電極(tg)的電壓為0V，各介面的DOS也俘獲電子，儲存電荷Qssb及電荷Qsst(參照圖10A)。
另一方面，在設置有氧化物層(I1)及氧化物層(I3)的情況下，與沒有設置氧化物層(I1)及氧化物層(I3)的情況相比，各介面的DOS的勢能有時高於費米能階(接近於傳導帶底的能量)。如此，在各介面的DOS的勢能高於費米能階的情況下，各介面的DOS不俘獲電子，因此不儲存電荷Qssb及電荷Qsst(參照圖10B)。另外，當電壓被施加到閘極電極(tg)等時，電荷有可能被各介面的DOS俘獲。由於各介面的DOS的勢能近於傳導帶底的能量，因此被俘獲的電荷在很短的弛豫時間內消失。因此，各介面的DOS不容易導致電晶體的臨界電壓的變化。
如圖10B所示，根據各介面的DOS的勢能與費米能階之間的大小關係，在設置氧化物層(I3)時，有時不儲存電荷Qsst。在不儲存電荷Qsst的情況下，劣化的主要原因不存在，因此電晶體的可靠性得到提高。
參照以上所示的劣化模型，說明了在氧化物半導體層與絕緣膜之間設置有氧化物層的電晶體的臨界電壓的變化量小的結構。為了減少由DOS引起的臨界電壓的變化，減薄離控制電晶體的開關的閘極電極近的氧化物層即可。另外，加厚離控制電晶體的開關的閘極電極遠的氧化物層即可。
〈關於具有氧化物半導體層的電晶體的說明〉
下面，對具有氧化物半導體層的電晶體進行說明。
〈電晶體結構(1)〉
首先，對頂閘極頂接觸電晶體的一個例子進行說明。
圖11A至圖11C為電晶體的俯視圖及剖面圖。圖11A示出電晶體的俯視圖。圖11B示出對應於圖11A中的點劃線A1-A2的剖面圖。另外，圖11C示出對應於圖11A中的點劃線A3-A4的剖面圖。
圖11B所示的電晶體包括：基板100上的基底絕緣膜102；基底絕緣膜102上的氧化物層106a；氧化物層106a上的氧化物半導體層106b；氧化物半導體層106b上的氧化物層106c；接觸於氧化物層106c的源極電 極116a及汲極電極116b；氧化物層106c、源極電極116a以及汲極電極116b上的閘極絕緣膜112；閘極絕緣膜112上的閘極電極104。另外，較佳為在閘極絕緣膜112及閘極電極104上設置保護絕緣膜108及保護絕緣膜108上的保護絕緣膜118。另外，電晶體也可以不具有基底絕緣膜102。
另外，圖11A至圖11C所示的電晶體的基底絕緣膜102例如相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，圖11A至圖11C所示的電晶體例如可以具有圖9A所示的電晶體的閘極電極(bg)。圖11A至圖11C所示的電晶體例如也可以具有與閘極電極104對置且接觸於基底絕緣膜102的底面的背閘極電極。另外，在圖11A至圖11C所示的電晶體中，在基板100具有導電性的情況下，例如，基板100可以相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，在圖11A至圖11C所示的電晶體中，在基底絕緣膜102下設置有佈線等的導電膜的情況下，該導電膜也可以相當於圖9A所示的電晶體的閘極絕緣膜(bg)。
另外，用於源極電極116a及汲極電極116b的導電膜的有些材料有可能抽出氧化物半導體層106b和氧化物層106c的一部分中的氧，或者形成混合層而在氧化物半導體層106b和氧化物層106c中形成n型區(低電阻區)。
在圖11A中，將重疊於閘極電極104的區域 中的源極電極116a與汲極電極116b之間的間隔稱為通道長度。注意，在電晶體包括n型區的情況下，也可以將重疊於閘極電極104的區域中的源極區與汲極區之間的間隔稱為通道長度。
另外，通道形成區是指氧化物層106a、氧化物半導體層106b以及氧化物層106c中的重疊於閘極電極104且夾在源極電極116a與汲極電極116b之間的區域(參照圖11B)。另外，通道是指通道形成區中的電流主要流過的區域。
另外，如圖11A的俯視圖所示，氧化物半導體層106b的一部分設置在閘極電極104的外側。注意，氧化物半導體層106b的整體也可以設置在閘極電極104的內側。由此，當光從閘極電極104一側入射時，可以抑制因光而在氧化物半導體層106b中產生載子。換言之，閘極電極104具有遮光膜的功能。
另外，也可以調換保護絕緣膜118和保護絕緣膜108的上下位置。例如，也可以在保護絕緣膜118上設置有保護絕緣膜108。
下面，對氧化物層106a、氧化物半導體層106b以及氧化物層106c進行說明。
氧化物半導體層106b為包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外，氧化物半導體層106b較佳為包含元素M。元素M例如為鋁、鎵、釔或錫等。例如，元素M與氧之間 的鍵能高。元素M例如增大氧化物的能隙。此外，氧化物半導體層106b較佳為包含鋅。例如，氧化物在包含鋅時容易被晶化。氧化物的價帶頂的能量例如可以由鋅的原子數比控制。
注意，氧化物半導體層106b不侷限於包含銦的氧化物。氧化物半導體層106b例如也可以為Zn-Sn氧化物、Ga-Sn氧化物。
氧化物層106a包含一種或多種構成氧化物半導體層106b的除了氧以外的元素。由於氧化物層106a包含一種或多種構成氧化物半導體層106b的除了氧以外的元素，因此在氧化物半導體層106b與氧化物層106a之間的介面不容易形成DOS。
氧化物層106c包含一種或多種構成氧化物半導體層106b的除了氧以外的元素。由於氧化物層106c包含一種或多種構成氧化物半導體層106b的除了氧以外的元素，因此在氧化物半導體層106b與氧化物層106c之間的介面不容易形成DOS。
另外，在氧化物層106a為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下，較佳的是，In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳的是，In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。另外，在氧化物半導體層106b為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下，較佳的是，In的原子百分 比為25atomic%以上，M的原子百分比低於75atomic%，更佳的是，In的原子百分比為34atomic%以上，M的原子百分比低於66atomic%。另外，在氧化物層106c為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下，較佳的是，In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳的是，In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。注意，氧化物層106c也可以使用與氧化物層106a相同的氧化物。
在此，在氧化物層106a與氧化物半導體層106b之間有時形成有氧化物層106a和氧化物半導體層106b的混合區。另外，在氧化物半導體層106b與氧化物層106c之間有時形成有氧化物半導體層106b和氧化物層106c的混合區。混合區的DOS較低。因此，在氧化物層106a、氧化物半導體層106b以及氧化物層106c的疊層體的能帶結構中，各層之間的介面附近的能量連續地變化(也稱為連接結合)(參照圖22)。注意，EcA表示氧化物層106a的傳導帶底的能量，EcB表示氧化物半導體層106b的傳導帶底的能量，EcC表示氧化物層106c的傳導帶底的能量。
另外，氧化物半導體層106b使用能隙寬的氧化物。氧化物半導體層106b的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。另外，氧化物層106c的能隙例 如為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。
另外，氧化物層106a使用能隙寬的氧化物。例如，氧化物層106a的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。
另外，氧化物層106c使用能隙寬的氧化物。例如，氧化物層106c的能隙為2.7eV以上且4.9eV以下，較佳為3eV以上且4.7eV以下，更佳為3.2eV以上且4.4eV以下。注意，氧化物層106a及氧化物層106c的能隙比氧化物半導體層106b寬。
氧化物半導體層106b使用其電子親和力大於氧化物層106a的氧化物。例如，氧化物半導體層106b使用如下氧化物，該氧化物的電子親和力比氧化物層106a大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。這裡，電子親和力是指真空能階與傳導帶底之間的能量差。
另外，氧化物半導體層106b使用其電子親和力大於氧化物層106c的氧化物。例如，氧化物半導體層106b使用如下氧化物，該氧化物的電子親和力比氧化物層106c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。
在此，當對閘極電極104施加電場時，在氧化物層106a、氧化物半導體層106b和氧化物層106c中的 電子親和力大的氧化物即氧化物半導體層106b中形成通道。
另外，如上述電晶體的劣化模型所示，較佳的是氧化物層106a厚，氧化物半導體層106b薄，氧化物層106c薄。明確而言，氧化物層106a的厚度為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上。藉由將氧化物層106a的厚度設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上，可以將基底絕緣膜102和氧化物層106a的介面與通道形成在其中的氧化物半導體層106b之間的距離設定為20nm以上，較佳為30nm以上，更佳為40nm以上，進一步較佳為60nm以上。注意，這有可能使半導體裝置的生產率下降，因此將氧化物層106a的厚度設定為200nm以下，較佳為120nm以下，更佳為80nm以下。另外，將氧化物半導體層106b的厚度設定為3nm以上且100nm以下，較佳為3nm以上且80nm以下，更佳為3nm以上且50nm以下。另外，將氧化物層106c的厚度設定為3nm以上且50nm以下，較佳為3nm以上且20nm以下。例如，使氧化物層106a的厚度大於氧化物半導體層106b，並且，使氧化物半導體層106b的厚度大於氧化物層106c，即可。
雖然在此對氧化物層106a、氧化物半導體層106b及氧化物層106c的三層的氧化物疊層進行說明，但是不侷限於此。例如，也可以採用氧化物半導體層106b 的單層。此外，例如，也可以採用氧化物層106a與氧化物半導體層106b的兩層的氧化物疊層，或者氧化物半導體層106b與氧化物層106c的兩層的氧化物疊層。此外，例如，也可以採用在氧化物層106a與氧化物半導體層106b之間設有氧化物層的四層以上的氧化物疊層。在此情況下，氧化物層106a與氧化物半導體層106b之間的氧化物層例如使用具有氧化物層106a以上且氧化物半導體層106b以下的電子親和力的氧化物。此外，例如，也可以採用在氧化物層106c與氧化物半導體層106b之間設有氧化物層的四層以上的氧化物疊層。在此情況下，氧化物層106c與氧化物半導體層106b之間的氧化物層例如使用具有氧化物層106c以上且氧化物半導體層106b以下的電子親和力的氧化物。
另外，當利用濺射法形成氧化物層106a、氧化物半導體層106b以及氧化物層106c時，為了抑制微粒數的增大，較佳為使用包含銦的靶材。另外，當使用元素M的原子數比高的氧化物靶材時，靶材的導電性有可能下降。元素M例如為鋁、鎵、釔或錫等。當使用包含銦的靶材時，可以提高靶材的導電率，容易進行DC放電、AC放電，因此容易在大面積基板上進行成膜。因此，可以提高半導體裝置的生產率。
當利用濺射法形成氧化物層106a時，可以將靶材的原子數比設定為In：M：Zn=1：1：0.5、1：1：1、1：1：2、1：3：1、1：3：2、1：3：4、1：3：6、1：6：2、1：6：4、1：6：6、 1：6：8、1：6：10、1：9：2、1：9：4、1：9：6、1：9：8、1：9：10等。
當利用濺射法形成氧化物半導體層106b時、可以將靶材的原子數比設定為In：M：Zn=3：1：1、3：1：2、3：1：4、1：1：0.5、1：1：1、1：1：2等。
當利用濺射法形成氧化物層106c時、可以將靶材的原子數比設定為In：M：Zn=1：1：0.5、1：1：1、1：1：2、1：3：1、1：3：2、1：3：4、1：3：6、1：6：2、1：6：4、1：6：6、1：6：8、1：6：10、1：9：2、1：9：4、1：9：6、1：9：8、1：9：10等。
當利用濺射法形成氧化物層106a、氧化物半導體層106b以及氧化物層106c時，形成之後的膜的原子數比有時與靶材的原子數比不一致。尤其是，形成之後的膜中的鋅的原子數比有時小於靶材中的鋅的原子數比。明確而言，該膜中的鋅的原子數比有時為靶材中的鋅的原子數比的40atomic%以上且90atomic%以下左右。
下面，說明氧化物中的矽的影響。另外，為了使電晶體的電特性穩定，降低氧化物半導體層106b中的雜質濃度而實現高純度本質是有效的。另外，氧化物半導體層106b的載子密度小於1×1017/cm3、小於1×1015/cm3或小於1×1013/cm3。另外，在氧化物中，主要成分以外(小於1atomic%)的輕元素、半金屬元素以及金屬元素等為雜質。例如，在氧化物中，氫、鋰、碳、氮、氟、鈉、矽、氯、鉀、鈣、鈦、鐵、鎳、銅、鍺、鈧、鋯以及鉿都有可能成為雜質。因此，較佳為還降低附近的膜中的雜質濃度。
例如，如上所述，當氧化物包含矽時，有可能形成DOS。另外，當在氧化物半導體層106b的表層存在矽時，有可能形成DOS。因此，將氧化物半導體層106b與氧化物層106a之間的矽濃度設定為小於1×1019atoms/cm3、較佳為小於5×1018atoms/cm3、更佳為小於2×1018atoms/cm3。另外，氧化物半導體層106b與氧化物層106c之間的矽濃度設定為小於1×1019atoms/cm3、較佳為小於5×1018atoms/cm3、更佳為小於2×1018atoms/cm3。
另外，如上所述，氫在氧化物中有可能形成DOS而使載子密度增大。將利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)分析測定出的氧化物半導體層106b中的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，氮在氧化物半導體層106b中有可能形成DOS而使載子密度增大。將利用SIMS測定出的氧化物半導體層106b中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體層106b中的氫濃度，較佳為降低氧化物層106a中的氫濃度。將利用SIMS測定出的氧化物層106a中的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更 佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，為了降低氧化物半導體層106b中的氮濃度，較佳為降低氧化物層106a中的氮濃度。將利用SIMS測定出的氧化物層106a中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體層106b中的氫濃度，較佳為降低氧化物層106c中的氫濃度。將利用SIMS測定出的氧化物層106c中的氫濃度設定為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，為了降低氧化物半導體層106b中的氮濃度，較佳為降低氧化物層106c中的氮濃度。將利用SIMS測定出的氧化物層106c中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
下面，對可用於氧化物半導體層106b等的氧化物半導體的結構進行說明。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態，因此也包括角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態，因此也包括角度 為85°以上且95°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體層大致分為非單晶氧化物半導體層和單晶氧化物半導體層。非單晶氧化物半導體層包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)層、多晶氧化物半導體層、微晶氧化物半導體層及非晶氧化物半導體層等。
首先，對CAAC-OS層進行說明。
CAAC-OS層是包括多個c軸配向的結晶部的氧化物半導體層之一。
在CAAC-OS層的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS層中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS層的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS層的面(也稱為被形成面)或CAAC-OS層的頂面的凸凹的形狀並以平行於CAAC-OS層的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS層的TEM影像(平面TEM影像)可知在 結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
圖23A為具有CAAC-OS層的樣本的奈米電子束繞射圖案的一個例子。在此，在垂直於CAAC-OS層的被形成面的方向上切斷樣本，使其厚度成為40nm左右。在此，從垂直於樣本的切斷面的方向使束徑為1nmΦ的電子束入射。從圖23A可知，在CAAC-OS層的奈米電子束繞射圖案中，觀察到斑點。另外，利用使用氬離子的離子減薄(ion milling)法進行樣本的薄片化。
由剖面TEM影像及平面TEM影像可知，CAAC-OS層的結晶部具有配向性。
注意，包括在CAAC-OS層中的大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS層中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是，有時包括在CAAC-OS層中的多個結晶部聯結形成一個大結晶區。例如，在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS層進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS層時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS層中的結 晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS層的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS層時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體層時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS層時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS層中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS層或進行加熱處理等晶化處理時形成。如上所述，結晶部的c軸朝向平行於CAAC-OS層的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS層的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS層的被形成面或頂面的法線向量。
此外，CAAC-OS層中的c軸配向的結晶部的 分佈也可以不均勻。例如，在CAAC-OS層的結晶部藉由從CAAC-OS層的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外，在對CAAC-OS層添加雜質時，有時被添加雜質的區域變質，而部分性地形成c軸配向的結晶部的比例不同的區域。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS層時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS層的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS層中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS層是雜質濃度低的氧化物半導體層。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體層的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體層的金屬元素與氧的結合力更強而成為從氧化物半導體層奪取氧來使氧化物半導體層的原子排列雜亂使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體層內部時成為使氧化物半導體層的原子排列雜亂使得結晶性降低的主要因素。此外，包含在氧化物半導體層中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS層是DOS低的氧化物半導體 層。例如，氧化物半導體層中的氧缺陷有時會成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且DOS低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體層中載子發生源少，所以可以降低載子密度。因此，使用該氧化物半導體層的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外，高純度本質或實質上高純度本質的氧化物半導體層具有很少的載子陷阱。因此，使用該氧化物半導體層的電晶體的電特性變動小，而成為可靠性高的電晶體。注意，被氧化物半導體層的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。所以，使用雜質濃度高且DOS高的氧化物半導體層的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS層的電晶體中，起因於可見光或紫外光的照射的電特性變動小。
接著，對多晶氧化物半導體層進行說明。
在利用TEM獲得的影像中，在多晶氧化物半導體層中觀察到晶粒。例如，在利用TEM獲得的影像中，多晶氧化物半導體層所包含的晶粒的尺寸大多為2nm以上且300nm以下、3nm以上且100nm以下或者5nm以上且50nm以下。另外，在利用TEM獲得的影像中，有時在多晶氧化物半導體層中觀察到晶界。
多晶氧化物半導體層包含多個晶粒，並且， 在該多個晶粒之間結晶定向有時不同。另外，使用XRD裝置對多晶氧化物半導體層進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的多晶氧化物半導體層時，有時在2θ為31°或36°等附近時出現峰值。
由於多晶氧化物半導體層具有高結晶性，因此會具有高電子移動率。所以，使用多晶氧化物半導體層的電晶體具有高場效移動率。注意，在多晶氧化物半導體層中，雜質有時偏析在晶界。另外，多晶氧化物半導體層的晶界成為缺陷能階。多晶氧化物半導體層的晶界有可能成為載子陷阱或載子發生源，因此，與使用CAAC-OS層的電晶體相比，有時使用多晶氧化物半導體層的電晶體的電特性變動大，而成為可靠性低的電晶體。
接著，對微晶氧化物半導體層進行說明。
在使用TEM觀察微晶氧化物半導體層時的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體層稱為nc-OS(nanocrystalline Oxide Semiconductor)層。另外，例如在使用TEM觀察nc-OS層時，有時無法明確地確認到晶界。
在nc-OS層的微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域) 中原子排列具有週期性。另外，nc-OS層在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS層在某些分析方法中與非晶氧化物半導體層沒有差別。例如，在藉由其中利用使用直徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS層進行結構分析時，檢測不出表示結晶面的峰值。此外，在藉由使用其探針的直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS層的選區電子繞射圖案中，觀察到光暈圖案。另一方面，在藉由使用其探針的直徑近於或小於結晶部的電子束(例如，1nm以上且30nm以下)來獲得的nc-OS層的奈米電子束繞射圖案中，觀察到斑點。另外，在nc-OS層的奈米電子束繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS層的奈米電子束繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
圖23B為具有nc-OS層的樣本的奈米電子束繞射圖案的一個例子。在此，在垂直於nc-OS層的被形成面的方向上切斷樣本，使其厚度成為40nm左右。在此，從垂直於樣本的切斷面的方向使束徑為1nmΦ的電子束入射。從圖23B可知，在nc-OS層的奈米電子束繞射圖案中，觀察到如圓圈那樣的亮度高的區域，並且，在該區域中觀察到多個斑點。另外，利用使用氬離子的離子減薄法進行樣本的薄片化。
另外，圖23C1和圖23C2為具有nc-OS層的 樣本的奈米電子束繞射圖案的一個例子。在此，在垂直於nc-OS層的被形成面的方向上切斷樣本，使其厚度成為5nm至10nm左右。在此，從垂直於樣本的切斷面的方向使束徑為1nmΦ的電子束入射。在測定位置1觀察到斑點(參照圖23C1)，在測定位置2觀察到如圓圈那樣的亮度高的區域(參照圖23C2)。在觀察到如圓圈那樣的亮度高的區域的位置，有可能由於電子束透過顆粒狀的結晶，觀察到在深度方向上存在的其他的顆粒狀的結晶的斑點。另外，利用以小角度(大致為3°)使氬離子入射的離子減薄法進行樣本的薄片化。
在nc-OS層的微小區域中原子排列有時具有週期性，因此nc-OS層具有比非晶氧化物半導體少的DOS。注意，nc-OS層中的結晶部的排列沒有規則性，因此nc-OS層具有比CAAC-OS層多的DOS。
因此，nc-OS層有時具有比CAAC-OS層更高的載子密度。載子密度高的氧化物半導體有時具有高電子移動率。因此，將nc-OS層用於通道形成區的電晶體有時具有高場效移動率。另外，nc-OS層具有比CAAC-OS層多的DOS，因此有時具有多電荷陷阱。因此，與將CAAC-OS層用於通道形成區的電晶體相比，有時將nc-OS層用於通道形成區的電晶體的電特性變化大，而成為可靠性低的電晶體。注意，nc-OS層即使在包含比較多的雜質的情況下也能夠形成，因此與CAAC-OS層相比容易形成。因此，根據用途有時較佳為使用nc-OS層。例如， 也可以利用使用AC電源的濺射法等形成nc-OS層。藉由利用使用AC電源的濺射法，可以在大型基板上均勻地形成膜，因此能夠高生產率地製造包括將nc-OS層用於通道形成區的電晶體的半導體裝置。
因此，nc-OS層有時具有比CAAC-OS層更高的載子密度。載子密度高的氧化物半導體層有時具有高電子移動率。因此，使用nc-OS層的電晶體有時具有高場效移動率。另外，nc-OS層具有比CAAC-OS層多的DOS，因此有時具有多載子陷阱。因此，使用CAAC-OS層的電晶體相比，使用nc-OS層的電晶體的電特性變動大，而成為可靠性低的電晶體。注意，nc-OS層即使在包含比較多的雜質的情況下也能夠形成，因此與CAAC-OS層相比容易形成。因此，根據用途有時較佳為使用nc-OS層。因此，有時能夠高生產率地製造包括使用nc-OS層的電晶體的半導體裝置。
接著，對非晶氧化物半導體層進行說明。
非晶氧化物半導體層具有不規則的原子排列且不具有結晶部。其一個例子為具有如石英那樣的無定形狀態的氧化物半導體層。
在利用TEM獲得的影像中，在非晶氧化物半導體層中觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體層進行結構分析。當利用out-of-plane法分析時，檢測不到示出結晶面的峰值。另外，在非晶氧化物半導體層的電子繞射圖 案中，觀察到光暈圖案。另外，在非晶氧化物半導體層的奈米電子束繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體層以高濃度包含氫等雜質。另外，非晶氧化物半導體層的DOS高。
雜質濃度高且DOS高的氧化物半導體層具有多載子陷阱或多載子發生源。
因此，非晶氧化物半導體層有時具有比nc-OS層更高的載子密度。因此，使用非晶氧化物半導體層的電晶體容易具有常導通電特性。因此，有時可以適當地用於要求常導通電特性的電晶體。非晶氧化物半導體層具有高的DOS，因此有時具有多載子陷阱。因此，與使用CAAC-OS層或nc-OS層的電晶體相比，使用非晶氧化物半導體層的電晶體的電特性變動大，而成為可靠性低的電晶體。
接著，對單晶氧化物半導體層進行說明。
單晶氧化物半導體層具有低雜質濃度和低的DOS(氧缺陷少)。因此，可以降低載子密度。因此，使用單晶氧化物半導體層的電晶體很少具有常導通電特性。另外，由於單晶氧化物半導體層具有低雜質濃度和低的DOS，因此有時具有很少的載子陷阱。因此，使用單晶氧化物半導體層的電晶體的電特性變動少，而成為可靠性高的電晶體。
另外，當氧化物半導體層中的缺陷少時，密 度得到提高。另外，當氧化物半導體層的結晶性高時，密度得到提高。另外，當氧化物半導體層中的氫等雜質的濃度低時，密度得到提高。單晶氧化物半導體層具有比CAAC-OS層高的密度。另外，CAAC-OS層具有比微晶氧化物半導體層高的密度。另外，多晶氧化物半導體層具有比微晶氧化物半導體層高的密度。另外，微晶氧化物半導體層具有比非晶氧化物半導體層高的密度。
注意，氧化物半導體層例如也可以是包括非晶氧化物半導體層、微晶氧化物半導體層和CAAC-OS層中的兩種以上的疊層膜。
下面，對氧化物半導體層106b中的DOS進行說明。藉由降低氧化物半導體層106b中的DOS，可以使使用氧化物半導體層106b的電晶體具有穩定的電特性。可以利用恆定光電流法(CPM：Constant Photocurrent Method)對氧化物半導體層106b中的DOS進行評價。
為了使電晶體具有穩定的電特性，使利用CPM測定出的氧化物半導體層106b中的起因於DOS的吸收係數小於1×10-3cm-1，較佳為小於3×10-4cm-1，即可。藉由使利用CPM測定出的氧化物半導體層106b中的起因於DOS的吸收係數小於1×10-3cm-1，較佳為小於3×10-4cm-1，可以提高電晶體的場效移動率。另外，為了使利用CPM測定出的氧化物半導體層106b中的起因於DOS的吸收係數小於1×10-3cm-1，較佳為小於3×10-4cm-1，使在氧化物中形成DOS的元素的氫、鋰、碳、氮、氟、鈉、矽、 氯、鉀、鈣、鈦、鐵、鎳、銅、鍺、鈧、鋯以及鉿等的濃度小於2×1019atoms/cm3，較佳為小於2×1018atoms/cm3，更佳為小於2×1017atoms/cm3，即可。
在此，利用CPM對在基板上設置有氧化物層106a、氧化物半導體層106b及氧化物層106c的疊層的樣本的DOS進行評價。
氧化物層106a使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子數比])的靶材利用濺射法形成。另外，作為成膜氣體使用30sccm的氬氣體和15sccm的氧氣體，將壓力設定為0.4Pa，將基板溫度設定為200℃，施加0.5kW的DC功率。
氧化物半導體層106b使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的靶材利用濺射法形成。另外，作為成膜氣體使用30sccm的氬氣體和15sccm的氧氣體，將壓力設定為0.4Pa，將基板溫度設定為200℃，施加0.5kW的DC功率。
氧化物層106c是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子數比])的靶材利用濺射法形成。另外，作為成膜氣體使用30sccm的氬氣體和15sccm的氧氣體，將壓力設定為0.4Pa，將基板溫度設定為200℃，施加0.5kW的DC功率。
在此，為了提高CPM測定的精度，將氧化物層106a的厚度設定為30nm，將氧化物半導體層106b的厚度設定為100nm，將氧化物層106c的厚度設定為 30nm。
在CPM測定中，在電壓施加到與氧化物半導體層106b接觸地設置的第一電極與第二電極之間的狀態下以使光電流值固定的方式調整照射到樣本表面的光量且根據照射光量得到吸收係數。在此，獲得各波長的吸收係數。在CPM測定中，對應於DOS的能量(根據波長換算)的吸收係數增加。藉由用常數乘以該吸收係數的增加值，可以得到樣本的DOS。
圖24示出在氧化物半導體層106b的能隙以上的能量範圍中，將利用分光光度計測定出的吸收係數(虛線)與利用CPM測定出的吸收係數(實線)擬合的結果。另外，根據利用CPM測定出的吸收係數得到的耳巴赫能量為78.7meV。在圖24中，藉由從利用CPM測定出的吸收係數減背景值(短劃線)而算出吸收係數的積分值，由此可知本樣本的起因於DOS的吸收係數為2.02×10-4cm-1。
作為如圖11A至圖11C所示的基底絕緣膜102，例如可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。
作為基底絕緣膜102，例如可以採用第一層為氮化矽層，第二層為氧化矽層的多層膜。在此情況下，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度低的氧化矽層。 明確而言，使用如下氧化矽層：在利用電子自旋共振(ESR：Electron Spin Resonance)測定出的來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。氫氣體及氨氣體的釋放量藉由熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析測定即可。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽層。
或者，作為基底絕緣膜102，例如可以採用第一層為氮化矽層，第二層為第一氧化矽層以及第三層為第二氧化矽層的多層膜。在此情況下，第一氧化矽層和/或第二氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層較佳為使用缺陷密度低的氧化矽層。明確而言，使用如下氧化矽層：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層使用包含過剩氧的氧化矽層。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽層。
包含過剩氧的氧化矽層是指在經過加熱處理等時可以釋放氧的氧化矽層。另外，包含過剩氧的絕緣膜是具有在經過加熱處理時釋放氧的功能的絕緣膜。
包含過剩氧的絕緣膜能夠降低氧化物半導體層106b中的氧缺陷。在氧化物半導體層106b中氧缺陷形 成DOS而成為電洞陷阱等。當氫進入氧缺陷的位點時，有時生成作為載子的電子。因此，藉由降低氧化物半導體層106b中的氧缺陷，可以使電晶體具有穩定的電特性。
在此，在經過加熱處理時釋放氧的膜有時在TDS分析中在膜的表面溫度為100℃以上且700℃以下或者100℃以上且500℃以下的範圍內釋放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
在此，以下說明利用TDS分析測量氧的釋放量的方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成比例。並且，藉由對該測量樣本與標準樣本進行比較，可以計算出氣體的總釋放量。
例如，根據作為標準樣本的含有指定密度的氫的矽晶片的TDS分析結果以及測量樣本的TDS分析結果，可以藉由算式22求出測量樣本中的氧分子的釋放量(NO2)。這裡，假定藉由TDS分析而得到的被檢出為質量數32的氣體都來源於氧分子。作為質量數32的氣體，還有CH3OH，但是CH3OH存在的可能性較低，所以這裡不加考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極低，所以不加考慮。
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是對測量樣本進行TDS分析而得到的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。關於算式22的詳細說明，可以參照日本專利申請公開平第6-275697公報。注意，上述氧的釋放量是使用由電子科學公司製造的熱脫附裝置EMD-WA1000S/W，並以包含1×1016atoms/cm2的氫原子的矽晶片為標準樣本而測量的。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的電離率算出。另外，因為上述的α包括氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
注意，NO2是氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的2倍。
或者，在經過加熱處理時釋放氧的膜有時包含過氧化自由基。明確而言，是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，包含過氧化自由基的膜有時在ESR中具有g值為2.01近旁的非對稱性的信號。
另外，包含過剩氧的絕緣膜也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測定的值。
源極電極116a及汲極電極116b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭和鎢中的一種以上的導電膜的單層或疊層。較佳的是，作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜。在使用與源極電極116a及汲極電極116b相同的層形成佈線的情況下，藉由作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜，可以降低佈線電阻。另外，源極電極116a和汲極電極116b的組成可以相同，也可以不同。
注意，當作為源極電極116a及汲極電極116b使用具有包含銅的層的多層膜時，有時銅混入氧化物半導體層106b而使其載子密度增加。或者，有時銅在氧化物半導體層106b中形成DOS，該DOS具有電荷陷阱的功能。在此，如果氧化物層106c對銅具有阻擋功能，可以抑制銅混入氧化物半導體層106b而導致電晶體的關態電流的增加和臨界電壓的變化。
圖12A至圖12C示出電晶體的源極電極116a及汲極電極116b附近的剖面圖。源極電極116a及汲極電 極116b可以採用圖12A至圖12C中示出的任一結構。注意，圖12A至圖12C示出在形成源極電極116a及汲極電極116b時氧化物層106c的頂面的一部分被削掉的情況。
圖12A示出源極電極116a及汲極電極116b具有步階形狀的結構。氧化物層106c中的以虛線表示的區域中，形成有n型區。n型區由於在氧化物層106c中產生氧缺陷而形成，該氧缺陷起因於在氧化物層106c上形成源極電極116a及汲極電極116b時的損傷或用作源極電極116a及汲極電極116b的導電膜的作用。例如，當氫進入氧缺陷的位點時，有時生成作為載子的電子。注意，雖然n型區形成至氧化物層106c與氧化物半導體層106b之間的邊界附近，但是不侷限於此。例如，n型區既可以形成於氧化物層106c和氧化物半導體層106b中，又可以僅形成於氧化物層106c中。
圖12B示出如下結構：源極電極116a包括不容易被氧化的導電層116a2以及設置於導電層116a2上的導電層116a1；汲極電極116b包括不容易被氧化的導電層116b2以及設置於導電層116b2上的導電層116b1。另外，不容易被氧化的導電層是使氧化物層106c還原的作用小的導電層。藉由使源極電極116a及汲極電極116b具有圖12B所示的結構，n型區僅形成於氧化物層106c中。另外，氧缺陷很少在通道長度方向上擴散，因此通道形成區不容易被n型化。另外，由於設置有導電層116a1及導電層116b1，所以導電層116a2及導電層116b2的導 電性較低也無妨。因此，導電層116a2及導電層116b2的厚度可以較小，而有利於微型加工。即，圖12B所示的結構適用於通道長度較小的微型電晶體。
另外，導電層116a1和導電層116a2可以是相同的導電層。另外，導電層116b1和導電層116b2可以是相同的導電層。
圖12C示出如下結構：源極電極116a包括導電層116a3以及設置於導電層116a3上的不容易被氧化的導電層116a4；汲極電極116b包括導電層116b3以及設置於導電層116b3上的不容易被氧化的導電層116b4。藉由使源極電極116a及汲極電極116b具有圖12C所示的結構，形成於氧化物層106c的n型區的一部分形成至氧化物層106c與氧化物半導體層106b之間的邊界附近，其他的一部分僅形成於氧化物層106c中。因此，氧缺陷很少在通道長度方向上擴散，所以通道形成區不容易被n型化。另外，在導電層116a3以及導電層116b3的下方，n型區形成至氧化物半導體層106b，因此源極電極116a與汲極電極116b之間的電阻降低，可以提高電晶體的場效移動率。另外，由於設置有導電層116a3及導電層116b3，所以導電層116a4及導電層116b4的導電性較低也無妨。因此，導電層116a4及導電層116b4的厚度可以較小，而有利於微型加工。即，圖12C所示的結構適用於通道長度較小的微型電晶體。
另外，導電層116a3和導電層116a4可以是 相同的導電層。另外，導電層116b3和導電層116b4可以是相同的導電層。
作為圖11A至圖11C所示的閘極絕緣膜112，例如可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。
作為閘極絕緣膜112，例如可以採用第一層為氮化矽層，第二層為氧化矽層的多層膜。在此情況下，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度低的氧化矽層。明確而言，使用如下氧化矽層：在ESR測定出的來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氧化矽層較佳為包含過剩氧。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。氫氣體及氨氣體的釋放量藉由TDS分析測定即可。
當閘極絕緣膜112和基底絕緣膜102中的至少一個包括包含過剩氧的絕緣膜時，可以降低氧化物半導體層106b中的氧缺陷而使電晶體具有穩定的電特性。
閘極電極104例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭和鎢中的一種以上的導電膜的單層或疊層。
作為保護絕緣膜108，例如可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧 化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。
保護絕緣膜108例如包括氮化矽層。在此情況下，氮化矽層也可以為氮氧化矽層。氮化矽層的氫氣體和氨氣體的釋放量較佳少。氫氣體及氨氣體的釋放量藉由TDS分析測定即可。另外，氮化矽層較佳為不使氫、水以及氧透過或幾乎不使其透過。
保護絕緣膜108例如包括氧化鋁層。氧化鋁層的氫氣體的釋放量較佳少。氫氣體的釋放量藉由TDS分析測定即可。另外，氧化鋁層較佳為不使氫、水以及氧透過或幾乎不使其透過。
保護絕緣膜118，例如可以使用包含氧化矽、氧氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。當設置保護絕緣膜118時，有時可以不設置保護絕緣膜108。
對基板100沒有很大的限制。例如，作為基板100，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板100，也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，在作為基板100使用第五代 (1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下，由於半導體裝置的製程中的加熱處理等導致基板100的收縮，有時難以進行微細加工。因此，在作為基板100使用上述大型玻璃基板的情況下，較佳為使用起因於加熱處理的收縮少的基板。例如，作為基板100可以使用在400℃，較佳為450℃，更佳為500℃的溫度下進行1小時的加熱處理之後的收縮量為10ppm以下，較佳為5ppm以下，更佳為3ppm以下的大型玻璃基板。
此外，基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，將該電晶體剝離並轉置到具有撓性的基板100上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。
〈電晶體結構(1)的製造方法〉
下面，對電晶體結構(1)的製造方法的一個例子進行說明。
圖13A至圖14D為對應於圖11B的剖面圖。
首先，準備基板100。
接著，形成基底絕緣膜102。基底絕緣膜102可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法形成。
在作為基板100使用矽晶片的情況下，基底絕緣膜102可以利用熱氧化法形成。
接著，為了使基底絕緣膜102的表面平坦，可以進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理。藉由進行CMP處理，使基底絕緣膜102的平均表面粗糙度(Ra)設定為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下。當Ra的值為上述數值以下時，氧化物半導體層106b的結晶性有時得到提高。另外，Ra是將JIS B 0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，以算式23定義。
這裡，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))(x1，y2，f(x1，y2))(x2，y1，f(x2，y1))(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原 子力顯微鏡(AFM：Atomic Force Microscope)測量Ra。
接著，也可以對基底絕緣膜102添加氧離子，來形成包含過剩氧的絕緣膜。當添加氧離子時，例如，利用離子植入法，將加速電壓設定為2kV以上且100kV以下，將劑量設定為5×1014ions/cm2以上且5×1016ions/cm2以下，即可。
接著，依次形成氧化物層136a、氧化物半導體層136b以及氧化物層136c(參照圖13A)。氧化物層136a、氧化物半導體層136b以及氧化物層136c可以分別使用選自用於氧化物層106a、氧化物半導體層106b以及氧化物層106c的氧化物形成。氧化物半導體層136b及氧化物層136c可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。
下面，說明利用濺射法形成即使在非晶表面上、非晶絕緣表面上或者非晶氧化物表面上也具有結晶性的氧化物層時的形成方法的一個模型。以下所示的氧化物層的形成方法可以應用於氧化物層136a、氧化物半導體層136b以及氧化物層136c的形成方法。
圖25A為示出如下情況的示意圖：將離子1001碰撞到具有多晶氧化物的靶材1000，使具有結晶性的濺射粒子1002剝離而沉積在非晶膜1004上，由此形成氧化物層1003。包含在靶材中的晶粒例如具有平行於結晶的ab面的劈開面1005。另外，包含在靶材中的晶粒例如具有原子間的鍵合較弱的部分1006。
當離子1001碰撞到包含在靶材中的晶粒時，劈開面1005及原子間的鍵合較弱的部分1006處的原子間鍵合被切斷，而使濺射粒子1002飛出來。
或者，當離子1001碰撞到包含在靶材中的晶粒時，劈開面1005處的原子間鍵合被切斷，而使具有結晶性的粒子飛出來，該粒子具有將包含在靶材中的晶粒切成圓片的形狀。接著，當從靶材飛出來的粒子被暴露於電漿1007時，原子間的鍵合較弱的部分1006處的原子間鍵合被切斷，而分成多個具有結晶性的濺射粒子1002。
濺射粒子1002例如為平板狀。平板例如具有彼此平行的兩個表面(各表面也稱為平板面)。尤其是，當平板具有兩個平行的表面且該表面為所有的內角都是120°的六角形(正六角形)時，將該平板稱為顆粒(pellet)。例如，顆粒狀的濺射粒子1002的六角形面平行於ab面。另外，顆粒狀的濺射粒子1002的c軸方向例如為垂直於六角形面的方向(參照圖25B)。另外，顆粒狀的濺射粒子1002的六角形面的直徑例如為1nm以上且100nm以下、1nm以上且30nm以下或者1nm以上且10nm以下。另外，在以下所示的模型中，濺射粒子1002不侷限於具有兩個平行的六角形面的平板狀。在很短的時間內發生濺射粒子1002的形成和消失，因此，非常難以直接觀察到濺射粒子1002。在此，假設濺射粒子1002為具有兩個平行的六角形面的平板狀而進行說明。
離子1001例如具有氧的陽離子。當離子1001 具有氧的陽離子時，例如可以減輕成膜時的電漿損傷。另外，當離子1001具有氧的陽離子時，例如可以抑制在離子1001碰撞到靶材的表面時靶材的結晶性下降或者靶材的非晶化。另外，當離子1001具有氧的陽離子時，例如在離子1001碰撞到靶材的表面時，有時可以提高靶材的結晶性。另外，離子1001例如可以具有稀有氣體(氦、氖、氬、氪及氙等)的陽離子。
在此，作為包含在靶材中的結晶的一個例子，示出從平行於ab面的視點看時的以InGaO3(ZnO)m(m為自然數)表示的同源化合物的m=1時的結晶結構(參照圖27A)。另外，圖27B為圖27A中的以虛線圍繞的部分的放大圖。
例如，包含在靶材中的結晶有時在圖27B所示的含有鎵原子和/或鋅原子及氧原子的第一層與含有鎵原子和/或鋅原子及氧原子的第二層之間具有劈開面。這起因於第一層所具有的氧原子與第二層所具有的氧原子之間的距離很短(參照圖27B所示的被虛線圍繞的部分)。氧原子例如具有負電荷，因此在氧原子之間的距離很短的情況下，層之間的鍵合有時很弱。如此，劈開面有時平行於ab面。另外，當從垂直於ab面的方向看時，在圖27A和圖27B所示的結晶結構中，金屬原子排列為正三角形或正六角形。因此，可認為，當使用具有圖27A和圖27B所示的結晶結構的靶材時，濺射粒子1002成為具有其內角為120°的正六角形面或者其內角為60°的正三角形面的形 狀(顆粒狀)的蓋然性高。另外，在圖25A和圖25B中，濺射粒子1002成為具有其內角為120°的正六角形面的形狀。注意，濺射粒子1002也有可能成為具有其內角為60°的正三角形面的形狀。例如，如圖26所示，構成濺射粒子1002的最小單位有可能為具有其內角為60°的正三角形面的形狀。在此情況下，可知，具有其內角為120°的正六角形面的形狀的濺射粒子1002為組合六個具有其內角為60°的正三角形面的形狀的濺射粒子1002而形成的形狀。注意，在圖25A和圖25B中，將靶材1000設置在上方，而在圖26中將靶材1000設置在下方。
如圖25A和圖25B所示，較佳為使濺射粒子1002帶電。當濺射粒子1002的各角部具有相同極性的電荷時，以維持濺射粒子1002的形狀的方式相互作用(相互排斥)，所以是較佳的。濺射粒子1002例如有時帶正電。對濺射粒子1002帶正電的時機沒有特別的限制。例如，當離子1001碰撞時，濺射粒子1002接受電荷而可以帶正電。另外，濺射粒子1002例如在暴露於電漿1007時可以帶正電。另外，例如，當氧的陽離子的離子1001鍵合到濺射粒子1002的側面、頂面或者底面時，濺射粒子1002可以帶正電。
為了使濺射粒子1002的角部具有正電荷，例如較佳為使用直流(DC)電源。此外，也可以使用高頻(RF)電源、交流(AC)電源。注意，當採用使用RF電源的濺射法時，難以對大面積均勻地進行電漿放電。因此，使用 RF電源的濺射法有時難以應用於大面積基板上的成膜。另外，從以下所示的觀點來看，有時DC電源比AC電源較佳。
當進行使用DC電源的濺射法時，例如，如圖28A1所示，直流電壓施加到靶材-基板間。因此，如圖28B1所示，被施加直流電壓時的靶材與基板之間的電位差是固定的。如此，使用DC電源的濺射法可以連續地進行電漿放電。
當進行使用DC電源的濺射法時，電場一直被施加到濺射粒子1002，因此濺射粒子1002的角部的電荷不會消失。由於角部的電荷被保持，因此濺射粒子1002能夠維持其形狀(參照圖28C1)。
另一方面，當進行使用AC電源的濺射法時，例如，圖28A2所示，在期間A和期間B之間，鄰近的靶材交替用作陰極和陽極。例如，在圖28B2所示的期間A中，靶材1用作陰極，靶材2用作陽極。另外，例如，在圖28B2所示的期間B中，靶材1用作陽極，靶材2用作陰極。期間A和期間B的總和例如為20微秒至50微秒左右。如此，在使用AC電源的濺射法中，以交替切換期間A和期間B的方式進行電漿放電。
當進行使用AC電源的濺射法時，由於濺射粒子1002存在不被施加電場的瞬間，因此濺射粒子1002的角部的電荷有可能消失。濺射粒子1002在失去角部的電荷時有可能不能維持其形狀(參照圖28C2)。因此，為了維 持濺射粒子1002的形狀，有時DC電源比AC電源較佳。
如圖25A和圖25B所示，從靶材飛出來的濺射粒子1002在電漿1007中像風箏那樣飛翔。然後，濺射粒子1002飄到被形成面上。此後，在被形成面因基板加熱等而處於高溫(例如，150℃以上)的情況下，濺射粒子1002在被成膜面上像滑翔翼那樣滑行。此時，例如由於濺射粒子1002的角部具有電荷，因此濺射粒子1002與已經沉積的其他的濺射粒子1002之間產生斥力。另外，例如在高溫的被形成面上發生濺射粒子1002的遷移。因此，濺射粒子1002例如移動到最表層上的其他的濺射粒子1002還沒沉積的區域，並與其他的濺射粒子1002的側部鍵合地沉積。如此，濺射粒子1002以其平板面平行於被形成面的方式鋪到被形成面。藉由上述方法形成的氧化物層1003例如包括其c軸在垂直於被成膜面的方向上一致的結晶(CAAC)。另外，氧化物層1003例如具有均勻的厚度和一致的結晶定向。如此，濺射粒子不是以不規則地沉積，而是以c軸在垂直於被成膜面的方向上一致的方式帶電的濺射粒子相互作用而規則地沉積。
藉由上述形成方法獲得的氧化物層例如即使在非晶表面上、非晶絕緣表面上、非晶氧化物表面上也具有高結晶性。
接著，例如，參照圖29A和圖29B說明被形成面由於不經過基板加熱等而處於低溫(例如，低於130℃，低於100℃，低於70℃或者室溫(20℃至25℃)左右) 時的氧化物層的形成方法。
如圖29A所示，在被形成面處於低溫的情況下，濺射粒子1002以不規則地沉積到被成膜面上。例如不發生濺射粒子1002的遷移，因此濺射粒子1002不規則地沉積到包括已經沉積其他的濺射粒子1002的區域的區域上。換言之，藉由沉積濺射粒子而獲得的氧化物層例如有時不具有均勻的厚度和一致的結晶定向。藉由上述方法獲得的氧化物層由於維持一定程度的濺射粒子1002的結晶性，因此具有結晶部(奈米晶)。
例如，假設奈米晶的尺寸為1nm至3nm左右。在樣本的厚度極薄(5nm至10nm)的情況下，在奈米電子束繞射圖案中，根據觀察位置而觀察到斑點或者如圓圈那樣的亮度高的區域。在觀察到如圓圈那樣的亮度高的區域的位置中，有可能由於電子束透過顆粒狀的結晶，觀察到在深度方向上存在的其他的顆粒狀的結晶的斑點(參照圖29B)。
另外，例如，在成膜時的壓力高的情況下，飛翔的濺射粒子1002碰撞到氬等其他粒子(原子、分子、離子、自由基等)的頻率升高。如果飛翔的濺射粒子1002碰撞到其他的粒子(再次被濺射)，則有可能導致結晶結構的損壞。例如，濺射粒子1002在碰撞到其他的粒子時有可能不能維持平板形狀而粉碎(分成各原子的狀態)。此時，有時由濺射粒子1002分離的各原子沉積到被形成面上而形成非晶氧化物層。
另外，當不採用作為出發點使用具有多晶氧化物的靶材的濺射法等，而採用使用液體進行成膜的方法或者使靶材等固體氣化而進行成膜的方法時，分離的原子飛翔並沉積到被形成面上，因此有時形成非晶氧化物層。另外，例如，當採用雷射燒蝕法時，由於從靶材離開的原子、分子、離子、自由基、簇(cluster)等飛翔並沉積到被形成面上，因此有時形成非晶氧化物層。
藉由上述方法可以形成氧化物層。將在後面說明用來形成氧化物層的濺射裝置的詳細內容。
在形成氧化物層136c之後，較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者，作為第一加熱處理，也可以進行惰性氣體氛圍下的加熱處理之後，為了填補脫離了的氧而進行包含10ppm以上、1%以上或10%以上的氧化氣體的氛圍下的加熱處理。藉由進行第一加熱處理，可以提高氧化物半導體層136b的結晶性，還可以從氧化物半導體層136b去除氫和水等雜質。另外，藉由進行第一加熱處理，可以降低氧化物半導體層106b中的DOS並使氧化物半導體層106b高純度本質化。另外，降低DOS的模型參照高純度本質化的記載。
接著，對氧化物層136a、氧化物半導體層 136b以及氧化物層136c的一部分進行蝕刻，來形成島狀的氧化物層106a、氧化物半導體層106b以及氧化物層106c(參照圖13B)。
接著，形成導電膜116。導電膜116使用選自用作源極電極116a及汲極電極116b的導電膜形成。導電膜116可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。此時，有時氧化物層106a、氧化物半導體層106b以及氧化物層106c中的以虛線所示的區域中形成n型區(參照圖13C)。n型區由於在氧化物層106c中產生氧缺陷而形成，該氧缺陷起因於在氧化物層106c上形成導電膜116時的損傷或導電膜116的作用。例如，當氫進入氧缺陷的位點時，有時生成作為載子的電子。注意，雖然n型區形成至氧化物層106c與氧化物半導體層106b之間的邊界附近，但是不侷限於此。例如，n型區既可以形成於氧化物層106c和氧化物半導體層106b中，又可以僅形成於氧化物層106c中。
接著，對導電膜116的一部分進行蝕刻，來形成源極電極116a及汲極電極116b(參照圖13D)。
接著，較佳為進行第二加熱處理。第二加熱處理可以以選自第一加熱處理的條件進行。藉由進行第二加熱處理，有時可以使氧化物層106c的露出的n型區成為i型區(參照圖14A)。因此，可以僅在氧化物層106c中的位於源極電極116a及汲極電極116b之下的區域形成n型區。藉由設置n型區，可以降低氧化物層106c與源極 電極116a和汲極電極116b之間的接觸電阻，因此可以提高電晶體的通態電流。另外，當進行第二加熱處理時，有時可以不進行第一加熱處理。
接著，形成閘極絕緣膜112(參照圖14B)。閘極絕緣膜112可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。
接著，形成成為閘極電極104的導電膜。成為閘極電極104的導電膜可以使用選自用作閘極電極104的導電膜形成。成為閘極電極104的導電膜可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。
接著，對成為閘極電極104的導電膜的一部分進行蝕刻，來形成閘極電極104(參照圖14C)。
接著，形成保護絕緣膜108。保護絕緣膜108可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。
接著，形成保護絕緣膜118(參照圖14D)。保護絕緣膜118可以利用濺射法、CVD法、MBE法、ALD法或者PLD法形成。
接著，較佳為進行第三加熱處理。第三加熱處理以選自第一加熱處理的條件進行或者以比第一加熱處理和第二加熱處理低的溫度進行，即可。
藉由以上步驟，可以製造圖11A至圖11C所示的電晶體。
〈關於製造裝置〉
當氧化物半導體層106b中的雜質濃度低，缺陷密度低時(即，當氧化物半導體層106b為高純度本質時)，電晶體的電特性穩定。另外，在氧化物半導體層106b具有高結晶性的情況下，與氧化物半導體層106b為非晶的情況相比，電晶體的電特性穩定。下面，說明用來形成低雜質濃度且高結晶性的氧化物半導體層106b的成膜裝置。注意，以下說明的成膜裝置在形成電晶體的其他構成要素時也可以使用。藉由使用以下說明的成膜裝置，也可以降低其他構成要素中的雜質濃度。
首先，使用圖30A和圖30B對進行成膜時雜質進入少的成膜裝置的結構進行說明。
圖30A示出多室成膜裝置的俯視圖。該成膜裝置包括：具有三個用於收納基板的盒式介面(cassette port)74的大氣側基板供應室71、裝載閉鎖室72a、卸載閉鎖室72b、傳送室73、傳送室73a、傳送室73b、基板加熱室75、成膜室70a以及成膜室70b。大氣側基板供應室71與裝載閉鎖室72a以及卸載閉鎖室72b連接。裝載閉鎖室72a及卸載閉鎖室72b藉由傳送室73a及傳送室73b與傳送室73連接。基板加熱室75、成膜室70a及成膜室70b只與傳送室73連接。另外，各室的連接部設置有閘閥(GV)，由此可以使大氣側基板供應室71以外的各室獨立地保持為真空狀態。另外，大氣側基板供應室71及傳送室73具有一個以上的基板傳送機器人76，使用它 可以傳送基板。這裡，較佳為基板加熱室75兼作電漿處理室。由於多室成膜裝置能夠在處理與處理之間以不暴露於大氣的方式傳送基板，由此可以抑制雜質附著到基板上。另外，可以自由地決定成膜、加熱處理等的順序。另外，傳送室、成膜室、裝載閉鎖室、卸載閉鎖室以及基板加熱室的數目不侷限於上述數目，可以根據設置空間或製程適當地決定。
圖30B示出與圖30A的結構不同的多室成膜裝置的俯視圖。該成膜裝置包括：具有盒式介面84的大氣側基板供應室81、裝載/卸載閉鎖室82、傳送室83、基板加熱室85、基板傳送機器人86、成膜室80a、成膜室80b、成膜室80c以及成膜室80d。大氣側基板供應室81、基板加熱室85、成膜室80a、成膜室80b、成膜室80c以及成膜室80d藉由傳送室83彼此連接。
在此，使用圖31A對圖30B所示的成膜室(濺射室)的一個例子進行說明。例如，成膜室80b具有靶材87、防著板88以及基板載物台90。另外，這裡在基板載物台90上設置有玻璃基板89。雖然未圖示，但是基板載物台90也可以具備保持玻璃基板89的基板保持結構或從背面對玻璃基板89進行加熱的背面加熱器等。另外，藉由使用防著板88，可以抑制從靶材87被濺射的粒子沉積在不需要進行濺射的區域。
另外，圖31A所示的成膜室80b藉由質量流量控制器97與精製器94連接。注意，雖然可以根據氣體 種類的數目設置精製器94及質量流量控制器97，但是為了方便起見只示出一個。作為導入到成膜室80b等的氣體，使用露點為-80℃以下，較佳為-100℃以下，更佳為-120℃以下的氣體。藉由使用露點低的氧氣體及稀有氣體(氬氣體等)等，可以降低成膜時混入的水分。
另外，真空泵96例如可以使用乾燥泵與機械增壓泵串聯連接的泵。藉由採用該結構，當對成膜室80b及傳送室83進行排氣時，可以使用真空泵96進行大氣壓至低真空(0.1Pa至10Pa程度)的排氣，並在進行閥切換後使用低溫泵95a或低溫泵95b進行低真空至高真空(1×10-7Pa至1×10-4Pa)的排氣。
另外，使用圖31B對圖30B所示的成膜室的其他例子進行說明。
圖31B所示的成膜室80b藉由閘閥與傳送室83連接，傳送室83藉由閘閥與裝載/卸載閉鎖室82連接。
圖31B所示的成膜室80b藉由氣體加熱機構98與質量流量控制器97連接，氣體加熱機構98藉由質量流量控制器97與精製器94連接。藉由氣體加熱機構98可以將導入成膜室80b的氣體加熱為40℃以上且400℃以下、或者50℃以上且200℃以下。注意，雖然可以根據氣體種類的數目設置氣體加熱機構98、精製器94及質量流量控制器97，但是為了方便起見只示出一個。
圖31B所示的成膜室80b藉由閥與渦輪分子 泵95c以及真空泵96b連接。另外，渦輪分子泵95c藉由閥與作為輔助泵的真空泵96a連接。真空泵96a以及真空泵96b可以與真空泵96採用同樣的結構。另外，圖31B所示的成膜室80b設置有低溫冷阱99。
已知渦輪分子泵95c能夠穩定地排出大分子(原子)且維修頻率低，因此在生產率上佔有優勢，但是排氫、排水的能力較低。因此，將低溫冷阱99連接於成膜室80b，低溫冷阱99對水等的相對來說熔點較高的分子(原子)的排氣能力高。低溫冷阱99的製冷機的溫度為100K以下，較佳為80K以下。另外，當低溫冷阱99具有多個製冷機時，較佳各個製冷機的溫度不同，這樣可以高效率地進行排氣。例如，可以將第一階段的製冷機的溫度設定為100K以下，將第二階段的製冷機的溫度設定為20K以下。
另外，圖31B所示的傳送室83藉由閥與真空泵96b、低溫泵95d以及低溫泵95e連接。當只有1台低溫泵時，在低溫泵進行再生時無法進行排氣，但是當並聯連接2台以上的低溫泵時，即使1台進行再生，也可以利用其它的低溫泵進行排氣。另外，低溫泵的再生是指將積存於低溫泵內的分子(原子)排出的處理。當低溫泵積存過多分子(原子)時其排氣能力下降，因此需要定期進行再生。
圖31B所示的裝載/卸載閉鎖室82藉由閥連接與低溫泵95f以及真空泵96c。另外，真空泵96c可以 與真空泵96採用同樣的結構。
在成膜室80b中可以使用對向靶材式濺射裝置。另外，也可以在成膜室80b中使用平行平板型濺射裝置、離子束濺射裝置。
接著，使用圖32對圖30B所示的基板加熱室的一個例子的排氣進行說明。
圖32所示的基板加熱室85藉由閘閥與傳送室83連接。另外，傳送室83還藉由閘閥與裝載/卸載閉鎖室82連接。
圖32所示的基板加熱室85藉由質量流量控制器97與精製器94連接。另外，雖然可以根據氣體種類的數目設置精製器94及質量流量控制器97，但是為了方便起見僅示出一個。另外，基板加熱室85藉由閥與真空泵96b連接。
另外，基板加熱室85具有基板載物台92。在基板載物台92上至少可以設置一個基板，也可以設置多個基板。另外，基板加熱室85具有加熱機構93。加熱機構93例如也可以為使用電阻發熱體等進行加熱的加熱機構。或者，還可以為使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱的加熱機構。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧 燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。氣體使用惰性氣體。藉由採用RTA，可以以短時間進行加熱處理，因此可以抑制由加熱處理所引起的基板的彎曲。尤其是，在採用大型玻璃基板的情況下，即使很小的彎曲也會導致半導體裝置的良率的下降。因此，在以會發生基板的彎曲的高溫進行加熱處理的情況下，較佳為採用RTA。
另外，成膜室80b及基板加熱室85的背壓為1×10-4Pa以下，較佳為3×10-5Pa以下，更佳為1×10-5Pa以下。另外，在成膜室80b及基板加熱室85中，質量電荷比(m/z)是18的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。另外，在成膜室80b及基板加熱室85中，m/z是28的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。另外，在成膜室80b及基板加熱室85中，m/z是44的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，在成膜室80b及基板加熱室85中，洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。另外，在成膜室80b及基板加熱室85中，m/z是18的氣體分子(原子)的洩漏率為1×10-7Pa．m3/s以下，較佳為3×10-8Pa．m3/s以下。另外，在成膜室80b及基板加熱室85中，m/z是28的氣體分子(原子)的洩漏率為1×10-5Pa． m3/s以下，較佳為1×10-6Pa．m3/s以下。另外，在成膜室80b及基板加熱室85中，m/z是44的氣體分子(原子)的洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。
另外，成膜室、基板加熱室以及傳送室等的真空室中的全壓及分壓可以使用質量分析器進行測量。例如，ULVAC,Inc.製造的四極質量分析器(也稱為Q-mass)Qulee CGM-051即可。另外，洩漏率可以根據利用上述質量分析器測量出的全壓及分壓算出。洩漏率由外部洩漏及內部洩漏決定。外部洩漏是指：由於微小的孔或密封不良等，氣體從真空系統的外部流入的現象。此外，內部洩漏是指來自真空系統中的閥等隔板的洩漏或內部構件的氣體釋放。為了將洩漏率設定為上述數值以下，需要從外部洩漏及內部洩漏的兩個方面採取措施。
雖然存在於成膜室內的附著物附著於內壁等而不影響成膜室的壓力，但是其是對成膜室進行排氣時產生的氣體釋放的主要原因。所以，使用排氣能力高的泵儘量地使存在於成膜室內的附著物脫離是十分重要的。另外，為了促進附著物的脫離，也可以對成膜室進行烘烤。
或者，較佳為藉由導入被加熱的稀有氣體等的惰性氣體或氧等提高成膜室內的壓力，並在經過一定時間之後再次對成膜室進行排氣處理。藉由導入被加熱的氣體可以使成膜室內的附著物脫離，由此可以減少存在於成膜室內的雜質。
另外，藉由進行偽成膜也可以進一步提高附著物的脫離速度。偽成膜是指藉由濺射法等對偽基板進行成膜以在偽基板上及成膜室內壁沉積膜，由此將成膜室內的雜質及成膜室內壁的附著物密封於膜中。偽基板較佳為使用釋放氣體少的基板，例如也可以使用與在後面說明的基板100相同的基板。藉由進行偽成膜可以降低在後面形成的膜中的雜質濃度。另外，可以與烘烤同時進行偽成膜。
藉由利用上述成膜裝置形成氧化物半導體層106b，可以抑制雜質進入氧化物半導體層106b。並且，藉由利用上述成膜裝置形成接觸於氧化物半導體層106b的膜，可以抑制雜質從接觸於氧化物半導體層106b的膜進入氧化物半導體層106b。
接著，說明利用上述成膜裝置連續地形成氧化物層106a、氧化物半導體層106b及氧化物層106c的方法。
首先，形成氧化物層106a。成膜時的基板加熱溫度越高，氧化物層106a的雜質濃度越低。例如，將成膜時的基板溫度設定為150℃以上且500℃以下，較佳為170℃以上且450℃以下。在將基板傳送到成膜室之後，導入成膜氣體，為了穩定壓力保持基板10秒以上且1000秒以下，較佳為15秒以上且720秒以下，然後形成氧化物層106a。為了穩定壓力，藉由在上述時間保持基板，可以減少形成氧化物層106a時的雜質的混入量。
接著，將基板傳送到其他的成膜室，形成氧化物半導體層106b。成膜時的基板加熱溫度越高，氧化物半導體層106b的雜質濃度越低。例如，將成膜時的基板溫度設定為150℃以上且500℃以下，較佳為170℃以上且450℃以下。在將基板傳送到成膜室之後，導入成膜氣體，為了穩定壓力保持基板10秒以上且1000秒以下，較佳為15秒以上且720秒以下，然後形成氧化物半導體層106b。為了穩定壓力，藉由在上述時間保持基板，可以減少形成氧化物半導體層106b時的雜質的混入量。
然後，將基板傳送到其他的成膜室，形成氧化物層106c。成膜時的基板加熱溫度越高，氧化物層106c的雜質濃度越低。例如，將成膜時的基板溫度設定為150℃以上且500℃以下，較佳為170℃以上且450℃以下。在將基板傳送到成膜室之後，導入成膜氣體，為了穩定壓力保持基板10秒以上且1000秒以下，較佳為15秒以上且720秒以下，然後形成氧化物層106c。為了穩定壓力，藉由在上述時間保持基板，可以減少形成氧化物層106c時的雜質的混入量。
當對多個基板形成氧化物層106a、氧化物半導體層106b以及氧化物層106c時，較佳為在不進行成膜的期間也繼續導入微量的稀有氣體或氧氣體等。由此，可以將成膜室的壓力保持為高，因此可以抑制雜質從真空泵等倒流。另外，可以抑制雜質從管道或其他構件等放出來。因此，可以減少混入氧化物層106a、氧化物半導體 層106b以及氧化物層106c的雜質。例如，導入1sccm以上且500sccm以下，較佳為2sccm以上且200sccm以下，更佳為5sccm以上且100sccm以下的氬，即可。
接著，進行加熱處理。加熱處理在惰性氛圍或氧化性氛圍下進行。加熱處理也可以在減壓狀態下進行。利用加熱處理可以降低氧化物層106a、氧化物半導體層106b以及氧化物層106c中的雜質濃度。
作為加熱處理，較佳為在惰性氛圍下進行加熱處理之後，在保持溫度的狀態下將氛圍切換為氧化氛圍再進行加熱處理。這是因為當在惰氛圍下進行加熱處理時，雖然可以降低氧化物層106a、氧化物半導體層106b以及氧化物層106c中的雜質濃度，但是有時在同時產生氧缺陷。藉由在氧化氛圍下進行加熱處理，可以減少此時產生的氧缺陷。
藉由上述步驟獲得的氧化物層106a、氧化物半導體層106b以及氧化物層106c的利用SIMS測定出的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。
另外，氧化物層106a、氧化物半導體層106b以及氧化物層106c的利用SIMS測定出的碳濃度小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為2×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
藉由上述步驟形成氧化物層106a、氧化物半導體層106b以及氧化物層106c，可以提高氧化物半導體層106b的結晶性並降低氧化物層106a、氧化物半導體層106b、氧化物層106c、氧化物層106a與氧化物半導體層106b之間介面以及氧化物半導體層106b與氧化物層106c之間的介面的雜質濃度。
〈電晶體結構(2)〉
接著，對與電晶體結構(1)不同的頂閘極頂接觸電晶體的一個例子進行說明。
圖15A至圖15C為電晶體的俯視圖及剖面圖。圖15A示出電晶體的俯視圖。圖15B示出對應於圖15A中的點劃線B1-B2的剖面圖。另外，圖15C示出對應於圖15A中的點劃線B3-B4的剖面圖。
圖15B所示的電晶體包括：基板200上的基底絕緣膜202；基底絕緣膜202上的氧化物層206a；氧化物層206a上的氧化物半導體層206b；接觸於氧化物半導體層206b的源極電極216a及汲極電極216b；氧化物半導體層206b、源極電極216a以及汲極電極216b上的氧化物層206c；氧化物層206c上的閘極絕緣膜212；閘極絕緣膜212上的閘極電極204。另外，較佳為在閘極絕緣膜212及閘極電極204上設置保護絕緣膜218及保護絕緣膜218上的保護絕緣膜208。另外，電晶體也可以不具有基底絕緣膜202。
另外，圖15A至圖15C所示的電晶體的基底絕緣膜202例如相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，圖15A至圖15C所示的電晶體例如可以具有圖9A所示的電晶體的閘極電極(bg)。圖15A至圖15C所示的電晶體例如也可以具有與閘極電極204對置且接觸於基底絕緣膜202的底面的背閘極電極。另外，在圖15A至圖15C所示的電晶體中，在基板200具有導電性的情況下，例如，基板200可以相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，在圖15A至圖15C所示的電晶體中，在基底絕緣膜202下設置有佈線等的導電膜的情況下，該導電膜也可以相當於圖9A所示的電晶體的閘極絕緣膜(bg)。
注意，在圖15A至圖15C中，示出閘極電極204、閘極絕緣膜212和氧化物層206c具有大致相同的俯視形狀(俯視圖中的形狀)的例子，但是不侷限於此。例如，氧化物層206c或/及閘極絕緣膜212的也可以設置在閘極電極204的外側。
另外，用於源極電極216a及汲極電極216b的導電膜的有些材料有可能抽出氧化物半導體層206b的一部分中的氧，或者形成混合層而在氧化物半導體層206b中形成n型區。
另外，如圖15A的俯視圖所示，氧化物半導體層206b的一部分設置在閘極電極204的外側。注意，氧化物半導體層206b的整體也可以設置在閘極電極204 的內側。由此，當光從閘極電極204一側入射時，可以抑制因光而在氧化物半導體層206b中產生載子。換言之，閘極電極204具有遮光膜的功能。
另外，也可以調換保護絕緣膜218和保護絕緣膜208的上下位置。例如，也可以在保護絕緣膜208上設置有保護絕緣膜218。
關於氧化物層206a、氧化物半導體層206b和氧化物層206c分別參照氧化物層106a、氧化物半導體層106b和氧化物層106c的記載。關於基底絕緣膜202，參照基底絕緣膜102的記載。關於源極電極216a及汲極電極216b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜212，參照閘極絕緣膜112的記載。關於閘極電極204，參照閘極電極104的記載。關於保護絕緣膜218，參照保護絕緣膜118的記載。關於保護絕緣膜208，參照保護絕緣膜108的記載。關於基板200，參照基板100的記載。
〈電晶體結構(2)的製造方法〉
下面，對電晶體結構(2)的製造方法的一個例子進行說明。
圖16A至圖17D為對應於圖15B的剖面圖。
首先，準備基板200。
接著，形成基底絕緣膜202。關於基底絕緣膜202的形成方法，參照基底絕緣膜102的形成方法的記 載。
接著，依次形成氧化物層236a及氧化物半導體層236b(參照圖16A)。關於氧化物層236a及氧化物半導體層236b的形成方法，分別參照氧化物層136a及氧化物半導體層136b的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對氧化物層236a及氧化物半導體層236b的一部分進行蝕刻，來形成島狀的氧化物層206a及氧化物半導體層206b(參照圖16B)。
接著，形成導電膜216(參照圖16C)。關於導電膜216的形成方法，參照導電膜116的形成方法的記載。
接著，對導電膜216的一部分進行蝕刻，來形成源極電極216a及汲極電極216b。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。藉由進行第二加熱處理，有時可以使氧化物半導體層206b的露出的n型區成為i型區(參照圖16D)。
接著，形成氧化物層236c(參照圖17A)。關於氧化物層236c的形成方法，參照氧化物層136c的形成方法的記載。
接著，形成絕緣膜242。關於絕緣膜242的形成方法，參照閘極絕緣膜112的形成方法。
絕緣膜242例如可以藉由利用電漿的CVD法形成。當進行CVD法時，基板溫度越高，可以得到具有較低的缺陷密度的較緻密的絕緣膜。因為絕緣膜242在被加工之後用作閘極絕緣膜212，所以越緻密且缺陷密度越低，而電晶體的電特性越穩定。另一方面，在基底絕緣膜202包含過剩氧時，電晶體的電特性穩定。但是，由於在基底絕緣膜202露出的狀態下增高基板溫度，而有可能從基底絕緣膜202氧釋放而過剩氧減少。在此，在形成絕緣膜242時，基底絕緣膜202由氧化物層236c覆蓋，由此可以抑制氧從基底絕緣膜202釋放。因此，可以形成緻密且缺陷密度低的絕緣膜242而不減少包含在基底絕緣膜202中的過剩氧。由此，可以提高電晶體的可靠性。
接著，形成導電膜234(參照圖17B)。關於導電膜234的形成方法，參照成為閘極電極104的導電膜的形成方法的記載。
接著，對氧化物層236c、絕緣膜242及導電膜234的一部分進行蝕刻，來形成氧化物層206c、閘極絕緣膜212及閘極電極204(參照圖17C)。
接著，形成保護絕緣膜218。關於保護絕緣膜218的形成方法，參照保護絕緣膜118的形成方法的記載。
接著，形成保護絕緣膜208(參照圖17D)。關於保護絕緣膜208的形成方法，參照保護絕緣膜108的形成方法的記載。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
藉由以上步驟，可以製造圖15A至圖15C所示的電晶體。
〈電晶體結構(3)〉
接著，對底閘極頂接觸電晶體的一個例子進行說明。
圖18A至圖18C為電晶體的俯視圖及剖面圖。圖18A示出電晶體的俯視圖。圖18B示出對應於圖18A中的點劃線C1-C2的剖面圖。另外，圖18C示出對應於圖18A中的點劃線C3-C4的剖面圖。
圖18B所示的電晶體包括：基板300上的閘極電極304；閘極電極304上的閘極絕緣膜312；閘極絕緣膜312上的氧化物層306a；氧化物層306a上的氧化物半導體層306b；氧化物半導體層306b上的氧化物層306c；以及接觸於氧化物層306c的源極電極316a及汲極電極316b。另外，較佳為設置氧化物層306c、源極電極316a及汲極電極316b上的保護絕緣膜318。
另外，圖18A至圖18C所示的電晶體的保護絕緣膜318例如相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，圖18A至圖18C所示的電晶體例如可以具有圖9A所示的電晶體的閘極電極(bg)。圖18A至圖18C所示的電晶體例如也可以具有與閘極電極304對置且接觸於保護絕緣膜318的頂面的背閘極電極。另外，在圖18A至 圖18C所示的電晶體中，在保護絕緣膜318上設置有佈線等的導電膜的情況下，該導電膜也可以相當於圖9A所示的電晶體的閘極絕緣膜(bg)。
另外，用於源極電極316a及汲極電極316b的導電膜的有些材料有可能抽出氧化物半導體層306b、氧化物層306c的一部分中的氧，或者形成混合層而在氧化物半導體層306b、氧化物層306c中形成n型區(低電阻區)。
另外，如圖18A所示，在俯視圖中以氧化物半導體層306b的邊緣部位於閘極電極304的邊緣部的內側的方式設置閘極電極304。由此，當光從閘極電極304一側入射時，可以抑制因光而在氧化物半導體層306b中產生載子。換言之，閘極電極304具有遮光膜的功能。注意，氧化物半導體層306b的邊緣部也可以位於閘極電極304的邊緣部的外側。
關於氧化物層306a、氧化物半導體層306b和氧化物層306c分別參照氧化物層106c、氧化物半導體層106b和氧化物層106a的記載。就是說，底閘極頂接觸電晶體具有如將頂閘極頂接觸電晶體的上下翻轉那樣的疊層結構。
作為保護絕緣膜318，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層。
作為保護絕緣膜318，例如可以採用第一層為氧化矽層，第二層為氮化矽層的多層膜。在此情況下，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度低的氧化矽層。明確而言，使用如下氧化矽層：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫氣體及氨氣體的釋放量少的氮化矽層。氫氣體及氨氣體的釋放量藉由TDS分析測定即可。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽層。
或者，作為保護絕緣膜318，例如可以採用第一層為第一氧化矽層318a，第二層為第二氧化矽層318b，第三層為氮化矽層318c的多層膜(參照圖18D)。在此情況下，第一氧化矽層318a或/和第二氧化矽層318b也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層318a較佳為使用缺陷密度低的氧化矽層。明確而言，使用如下氧化矽層：在利用ESR測定出的來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層318b使用包含過剩氧的氧化矽層。氮化矽層318c使用氫氣體及氨氣體的釋放量少的氮化矽層。另外，氮化矽層使用不使氫、水以及氧透過或幾乎不使其透過的氮化矽層。
包含過剩氧的氧化矽層是指在經過加熱處理 等時可以釋放氧的氧化矽層。另外，包含過剩氧的絕緣膜是具有在經過加熱處理時釋放氧的功能的絕緣膜。
包含過剩氧的絕緣膜能夠降低氧化物半導體層306b中的氧缺陷。在氧化物半導體層306b中氧缺陷形成DOS而成為電荷陷阱等。因此，藉由降低氧化物半導體層306b中的氧缺陷，可以使電晶體具有穩定的電特性。
關於源極電極316a及汲極電極316b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜312，參照閘極絕緣膜112的記載。關於閘極電極304，參照閘極電極104的記載。關於基板300，參照基板100的記載。
〈電晶體結構(3)的製造方法〉
下面，對電晶體結構(3)的製造方法的一個例子進行說明。
圖19A至圖19D為對應於圖18B的剖面圖。
首先，準備基板300。
接著，形成成為閘極電極304的導電膜。關於成為閘極電極304的導電膜的形成方法，參照成為閘極電極104的導電膜的形成方法的記載。
接著，對成為閘極電極304的導電膜的一部分進行蝕刻，來形成閘極電極304。
接著，形成閘極絕緣膜312。關於閘極絕緣膜 312的形成方法，參照閘極絕緣膜112的形成方法。
閘極絕緣膜312例如可以藉由利用電漿的CVD法形成。當進行CVD法時，基板溫度越高，可以得到具有較低的缺陷密度的較緻密的絕緣膜。閘極絕緣膜312越是緻密且缺陷密度低的絕緣膜，電晶體的電特性越穩定。
接著，依次形成氧化物層336a、氧化物半導體層336b以及氧化物層336c(參照圖19A)。關於氧化物層336a、氧化物半導體層336b以及氧化物層336c的形成方法，分別參照氧化物層136c、氧化物半導體層136b及氧化物層136a的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對氧化物層336a、氧化物半導體層336b以及氧化物層336c的一部分進行蝕刻，來形成島狀的氧化物層306a、氧化物半導體層306b以及氧化物層306c(參照圖19B)。
接著，形成成為源極電極316a及汲極電極316b的導電膜。關於成為源極電極316a及汲極電極316b的導電膜的形成方法，參照導電膜116的形成方法的記載。此時，有時氧化物層306c中的以虛線所示的區域中形成n型區。n型區由於在氧化物層306c中產生氧缺陷而形成，該氧缺陷起因於在氧化物層306c上形成導電膜時的損傷或導電膜的作用。例如，當氫進入氧缺陷的位點 時，有時生成作為載子的電子。注意，雖然n型區形成至氧化物層306c與氧化物半導體層306b之間的邊界附近，但是不侷限於此。例如，n型區既可以形成於氧化物層306c和氧化物半導體層306b中，又可以僅形成於氧化物層306c中。
接著，對成為源極電極316a及汲極電極316b的導電膜的一部分進行蝕刻，來形成源極電極316a及汲極電極316b。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。藉由進行第二加熱處理，有時可以使氧化物層306c或/及氧化物半導體層306b的露出的n型區成為i型區(參照圖19C)。
接著，形成保護絕緣膜318(參照圖19D)。
在此，說明將保護絕緣膜318形成為圖18D所示的三層結構的情況。首先，形成第一氧化矽層318a。接著，形成第二氧化矽層318b。然後，也可以進行對第二氧化矽層318b添加氧離子的處理。添加氧離子的處理利用離子摻雜裝置或電漿處理裝置，即可。作為離子摻雜裝置，也可以利用具有質量分離功能的離子摻雜裝置。作為氧離子的原料，使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等，即可。接著，形成氮化矽層318c，來形成保護絕緣膜318，即可。
較佳為藉由CVD法中的一種的電漿CVD法 形成第一氧化矽層318a。明確而言，在如下條件下進行成膜，即可：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下；使用含有矽的沉積氣體及氧化氣體；壓力為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下；對電極供應高頻功率。另外，含有矽的沉積氣體的典型例子有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由將相對於含有矽的沉積氣體的氧化氣體的流量設定為100倍以上，可以降低第一氧化矽層318a中的氫含量並減少懸空鍵。
如上述那樣，形成缺陷密度低的第一氧化矽層318a。就是說，可以使第一氧化矽層318a為在ESR測定時來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下或5×1016spins/cm3以下的氧化矽層。
較佳為藉由電漿CVD法形成第二氧化矽層318b。明確而言，在如下條件下進行成膜，即可：將基板溫度設定為160℃以上且350℃以下，較佳為180℃以上且260℃以下；使用含有矽的沉積氣體及氧化氣體；壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下；對電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
藉由上述方法，電漿中的氣體的分解效率得到提高，氧自由基增加，並且原料氣體的氧化進展，由此 可以形成包含過剩氧的第二氧化矽層318b。
較佳為藉由電漿CVD法形成氮化矽層318c。明確而言，在如下條件下進行成膜，即可：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下；使用含有矽的沉積氣體、氮氣體以及氨氣體；壓力為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下；對電極供應高頻功率。
另外，氮的流量為氨的流量的5倍以上且50倍以下，較佳為10倍以上且50倍以下。此外，藉由使用氨氣體，可以促進含有矽的沉積氣體及氮氣體的分解。這是因為如下緣故：氨氣體因電漿能及熱能而離解，離解時產生的能量有助於含有矽的沉積氣體的鍵合及氮氣體的鍵合的分解。
由此，藉由上述方法，可以形成氫氣體及氨氣體的釋放量少的氮化矽層318c。另外，由於氫含量少，而可以形成緻密且使氫、水以及氧不透過或幾乎不透過的氮化矽層318c。
藉由上述步驟，形成保護絕緣膜318，即可。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
藉由以上步驟，可以製造圖18A至圖18D所示的電晶體。
〈電晶體結構(4)〉
接著，對與電晶體結構(3)不同的底閘極頂接觸電晶體的一個例子進行說明。
圖20A至圖20C為電晶體的俯視圖及剖面圖。圖20A示出電晶體的俯視圖。圖20B示出對應於圖20A中的點劃線D1-D2的剖面圖。另外，圖20C示出對應於圖20A中的點劃線D3-D4的剖面圖。
圖20B所示的電晶體包括：基板400上的閘極電極404；閘極電極404上的閘極絕緣膜412；閘極絕緣膜412上的氧化物層406a；氧化物層406a上的氧化物半導體層406b；氧化物半導體層406b上的氧化物層406c；閘極絕緣膜412上及氧化物層406c上的保護絕緣膜418；以及藉由設置在保護絕緣膜418中的開口部接觸於氧化物層406c的源極電極416a及汲極電極416b。
另外，圖20A至圖20C所示的電晶體的保護絕緣膜418例如相當於圖9A所示的電晶體的閘極絕緣膜(bg)。另外，圖20A至圖20C所示的電晶體例如可以具有圖9A所示的電晶體的閘極電極(bg)。圖20A至圖20C所示的電晶體例如也可以在保護絕緣膜418、源極電極416a及汲極電極416b上設置背閘極絕緣膜，並具有與閘極電極404對置且接觸於背閘極絕緣膜的頂面的背閘極電極。
另外，用於源極電極416a及汲極電極416b的導電膜的有些材料，該導電膜有可能抽出氧化物半導體層406b、氧化物層406c的一部分中的氧，或者形成混合層而在氧化物半導體層406b、氧化物層406c中形成n型 區(低電阻區)。
另外，如圖20A所示，在俯視圖中以氧化物半導體層406b的邊緣部位於閘極電極404的邊緣部的內側的方式設置閘極電極404。由此，當光從閘極電極404一側入射時，可以抑制因光而在氧化物半導體層406b中產生載子。換言之，閘極電極404具有遮光膜的功能。注意，氧化物半導體層406b的邊緣部也可以位於閘極電極404的邊緣部的外側。
關於氧化物層406a、氧化物半導體層406b和氧化物層406c分別參照氧化物層106c、氧化物半導體層106b和氧化物層106a的記載。就是說，底閘極頂接觸電晶體具有如將頂閘極頂接觸電晶體的上下翻轉那樣的疊層結構。
關於保護絕緣膜418，參照保護絕緣膜318的記載。
保護絕緣膜418較佳為具有包含過剩氧的絕緣膜。包含過剩氧的絕緣膜能夠降低氧化物半導體層406b中的氧缺陷。在氧化物半導體層406b中氧缺陷形成DOS而成為電荷陷阱等。因此，藉由降低氧化物半導體層406b中的氧缺陷，可以使電晶體具有穩定的電特性。
關於源極電極416a及汲極電極416b，參照源極電極116a及汲極電極116b的記載。關於閘極絕緣膜412，參照閘極絕緣膜112的記載。關於閘極電極404，參照閘極電極104的記載。關於基板400，參照基板100 的記載。
〈電晶體結構(4)的製造方法〉
下面，對電晶體結構(4)的製造方法的一個例子進行說明。
圖21A至圖21D為對應於圖20B的剖面圖。
首先，準備基板400。
接著，形成成為閘極電極404的導電膜。關於成為閘極電極404的導電膜的形成方法，參照成為閘極電極104的導電膜的形成方法的記載。
接著，對成為閘極電極404的導電膜的一部分進行蝕刻，來形成閘極電極404。
接著，形成閘極絕緣膜412。關於閘極絕緣膜412的形成方法，參照閘極絕緣膜112的形成方法。
閘極絕緣膜412例如可以藉由利用電漿的CVD法形成。當進行CVD法時，基板溫度越高，可以得到具有較低的缺陷密度的較緻密的絕緣膜。閘極絕緣膜412越是緻密且缺陷密度低的絕緣膜，電晶體的電特性越穩定。
接著，依次形成氧化物層436a、氧化物半導體層436b以及氧化物層436c(參照圖21A)。關於氧化物層436a、氧化物半導體層436b以及氧化物層436c的形成方法，分別參照氧化物層136c、氧化物半導體層136b及氧化物層136a的形成方法。
接著，較佳為進行第一加熱處理。關於第一加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對氧化物層436a、氧化物半導體層436b以及氧化物層436c的一部分進行蝕刻，來形成島狀的氧化物層406a、氧化物半導體層406b以及氧化物層406c(參照圖21B)。
接著，形成成為保護絕緣膜418的絕緣膜。關於成為保護絕緣膜418的絕緣膜的形成方法，參照保護絕緣膜318的形成方法的記載。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照電晶體結構(1)的製造方法的記載。
接著，對成為保護絕緣膜418的絕緣膜的一部分進行蝕刻，來形成保護絕緣膜418(參照圖21C)。
接著，形成成為源極電極416a及汲極電極416b的導電膜。關於成為源極電極416a及汲極電極416b的導電膜的形成方法，參照導電膜116的形成方法的記載。此時，有時氧化物層406c中的以虛線所示的區域中形成n型區。n型區由於在氧化物層406c中產生氧缺陷而形成，該氧缺陷起因於在氧化物層406c上形成導電膜時的損傷或導電膜的作用。例如，當氫進入氧缺陷的位點時，有時生成作為載子的電子。注意，雖然n型區形成至氧化物層406c與氧化物半導體層406b之間的邊界附近，但是不侷限於此。例如，n型區既可以形成於氧化物層406c和氧化物半導體層406b中，又可以僅形成於氧化物 層406c中。
接著，對成為源極電極416a及汲極電極416b的導電膜的一部分進行蝕刻，來形成源極電極416a及汲極電極416b(參照圖21D)。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照電晶體結構(1)的製造方法的記載。
藉由以上步驟，可以製造圖20A至圖20C所示的電晶體。
〈應用產品〉
下面，對使用上述電晶體的應用產品進行說明。
〈微型電腦〉
上述電晶體可以用於安裝在各種電子裝置中的微型電腦。
下面，作為安裝有微型電腦的電子裝置的一個例子，參照圖33以及圖34A和圖34B說明火災警報器的結構及工作。
另外，在本說明書中，火災警報器是指在發生火災時發出警報的所有裝置，其包括諸如住宅用火災警報器、自動火災警報設備、用於該自動火災警報設備的火災檢測器等。
圖33所示的警報裝置至少包括微型電腦500。在此，微型電腦500設置在警報裝置的內部。微型 電腦500包括與高電位電源線VDD電連接的電源閘控制器503、與高電位電源線VDD及電源閘控制器503電連接的電源閘504、與電源閘504電連接的CPU(Central Processing Unit：中央處理器)505、以及與電源閘504及CPU505電連接的檢測部509。另外，CPU505包含揮發性記憶部506及非揮發性記憶部507。
另外，CPU505藉由介面508與匯流排線502電連接。與CPU505同樣，介面508也與電源閘504電連接。作為介面508的匯流排規格，例如可以使用I2C匯流排等。另外，在警報裝置中設置有藉由介面508與電源閘504電連接的發光元件530。
發光元件530較佳為發射指向性強的光，例如可以使用有機EL元件、無機EL元件、LED等。
電源閘控制器503具有計時器，根據該計時器控制電源閘504。電源閘504根據電源閘控制器503的控制對CPU505、檢測部509及介面508供應或停止從高電位電源線VDD供應的電源。在此，作為電源閘504可以使用如電晶體等的切換元件。
藉由使用這種電源閘控制器503及電源閘504，可以在測量光量的期間中，對檢測部509、CPU505及介面508供應電源，並且在測量期間之間，可以停止對檢測部509、CPU505及介面508供應電源。藉由使警報裝置這樣工作，與對上述各構成要素不間斷地供應電源的情況相比，能夠降低功耗。
另外，在作為電源閘504使用電晶體的情況下，較佳為使用用於非揮發性記憶部507的關態電流極小的電晶體，例如使用包括上述氧化物半導體層的電晶體。藉由採用這種電晶體，當由電源閘504停止電源供應時可以減少洩漏電流，而可以降低功耗。
也可以在警報裝置中設置直流電源501，從直流電源501對高電位電源線VDD供應電源。直流電源501的高電位一側的電極與高電位電源線VDD電連接，直流電源501的低電位一側的電極與低電位電源線VSS電連接。低電位電源線VSS與微型電腦500電連接。在此，對高電位電源線VDD供應高電位H。此外，對低電位電源線VSS供應接地電位(GND)等的低電位L。
在作為直流電源501使用電池的情況下，例如可以採用在外殼中設置包括如下電池箱的結構，即與高電位電源線VDD電連接的電極、與低電位電源線VSS電連接的電極、以及可以保持該電池的外殼。另外，警報裝置也可以不設置直流電源501，例如也可以採用從設置在該警報裝置的外部的交流電源藉由佈線供應電源的結構。
此外，作為上述電池，也可以使用二次電池如鋰離子二次電池(也稱為鋰離子蓄電池或鋰離子電池)。另外，較佳為設置太陽能電池以對該二次電池進行充電。
檢測部509測量有關異常的物理量而對CPU505發送檢測值。有關異常的物理量根據警報裝置的使用目的不同，在具有火災警報器的功能的警報裝置中， 檢測有關火災的物理量。因此，檢測部509測量作為有關火災的物理量的光量而檢測出煙霧的存在。
檢測部509包括與電源閘504電連接的光感測器511、與電源閘504電連接的放大器512、與電源閘504及CPU505電連接的AD轉換器513。發光元件530、光感測器511、放大器512及AD轉換器513在電源閘504對檢測部509供應電源時工作。
圖34A示出警報裝置的剖面的一部分。另外，在圖34A中，通道長度方向上的A-B剖面以及與通道長度方向正交的C-D剖面。在p型半導體基板451上設置有元件分離區453以及電晶體519，該電晶體包括：閘極絕緣膜457；閘極電極459；n型雜質區461a；n型雜質區461b；絕緣膜465；以及絕緣膜467。電晶體519使用單晶矽等的半導體形成，所以可以進行高速工作。因此，可以形成能夠實現高速訪問的CPU的揮發性記憶部。
另外，對絕緣膜465及絕緣膜467的一部分選擇性地進行蝕刻而形成開口部，在該開口部中形成接觸插頭469a及接觸插頭469b，在絕緣膜467、接觸插頭469a以及接觸插頭469b上設置有具有溝槽部分的絕緣膜471。另外，在絕緣膜471的溝槽部分形成佈線473a及佈線473b。另外，在絕緣膜471、佈線473a以及佈線473b上藉由濺射法或CVD法等形成絕緣膜470，在該絕緣膜470上形成具有溝槽部分的絕緣膜472。在絕緣膜472的 溝槽部分形成電極474。電極474用作電晶體517的背閘極電極。藉由設置上述電極474，可以控制電晶體517的臨界電壓。
另外，在絕緣膜472及電極474上藉由濺射法或CVD法等設置絕緣膜475。
在絕緣膜475上設置電晶體517及光電轉換元件514。電晶體517包括氧化物層106a、氧化物半導體層106b、氧化物層106c、源極電極116a、汲極電極116b、閘極絕緣膜112、閘極電極104、保護絕緣膜108以及保護絕緣膜118。另外，設置覆蓋光電轉換元件514及電晶體517的絕緣膜445，在絕緣膜445上設置有接觸於汲極電極116b的佈線449。佈線449使電晶體517的汲極電極與電晶體519的閘極電極459電連接。
圖34B為檢測部的電路圖。檢測部包括光感測器511、放大器512及AD轉換器513。光感測器511包括光電轉換元件514、電容元件515、電晶體516、電晶體517、電晶體518以及電晶體519。在此，作為光電轉換元件514，例如可以採用光電二極體等。
光電轉換元件514的端子的一個與低電位電源線VSS電連接，該端子的另一個與電晶體517的源極電極和汲極電極中的一個電連接。對電晶體517的閘極電極供應電荷累積控制信號Tx，源極電極和汲極電極中的另一個與電容元件515的一對電極中的一個、電晶體516的源極電極和汲極電極中的一個以及電晶體519的閘極電 極電連接(下面，有時將該節點稱為節點FD)。電容元件515的一對電極中的另一個與低電位電源線VSS電連接。對電晶體516的閘極電極供應重設信號Res，電晶體516的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。電晶體519的源極電極和汲極電極中的一個與電晶體518的源極電極和汲極電極中的一個以及放大器512電連接。另外，電晶體519的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。對電晶體518的閘極電極供應偏壓信號Bias，電晶體518的源極電極和汲極電極中的另一個與低電位電源線VSS電連接。
另外，未必一定要設置電容元件515，例如在電晶體519等的寄生電容足夠大的情況下也可以不設置電容元件。
另外，電晶體516及電晶體517較佳為使用關態電流極小的電晶體。此外，作為關態電流極小的電晶體，較佳為採用上述電晶體。藉由採用這種結構，能夠長時間保持節點FD的電位。
另外，在圖34A所示的結構中，在絕緣膜475上設置有與電晶體517電連接的光電轉換元件514。
光電轉換元件514包括設置在絕緣膜475上的半導體層460以及設置在半導體層460上且與其接觸的源極電極116a、電極466c。源極電極116a用作電晶體517的源極電極或汲極電極並使光電轉換元件514與電晶體517電連接。
在半導體層460、源極電極116a及電極466c上設置有閘極絕緣膜112、保護絕緣膜108、保護絕緣膜118以及絕緣膜445。另外，在絕緣膜445上設置有佈線456，佈線456藉由設置在閘極絕緣膜112、保護絕緣膜108、保護絕緣膜118以及絕緣膜445中的開口與電極466c接觸。
電極466c可以藉由與源極電極116a及汲極電極116b相同的製程形成。佈線456可以藉由與佈線449相同的製程形成。
作為半導體層460，設置能夠進行光電轉換的半導體層即可，例如可以使用矽及鍺等。在半導體層460使用矽的情況下，其用作檢測可見光的光感測器。此外，因為矽和鍺能夠吸收的電磁波的波長彼此不同，所以在半導體層460使用鍺的結構的情況下，能夠將其用作檢測紅外線的感測器。
如上所述，可以在微型電腦500中內藏包含光感測器511的檢測部509，所以可以縮減部件數，而縮小警報裝置的外殼。
上述包含IC晶片的火災警報器採用組合多個使用上述電晶體的電路並將它們安裝在一個IC晶片的CPU505。
(CPU〉
圖35A至圖35C是示出將上述電晶體用於至少其一 部分的CPU的具體結構的方塊圖。
圖35A所示的CPU在基板1190上包括：ALU1191(Arithmetic logic unit：算術邏輯單元)；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198；可改寫的ROM1199；以及ROM介面1189。作為基板1190，使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然，圖35A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確而言，ALU控制器1192產生用來控制ALU1191的工作的信號。另外，當CPU在執行程式時，中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，且處理該要求。暫存器控制器1197產生暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195產生控制ALU1191、 ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部，將內部時脈信號CLK2供應到上述各種電路。
在圖35A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體。
在圖35A所示的CPU中，暫存器控制器1197根據來自ALU1191的指示，進行暫存器1196中的保持工作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇利用正反器進行資料的保持還是利用電容元件進行資料的保持。當選擇利用正反器進行資料的保持時，進行對暫存器1196中的記憶單元的電源電壓的供應。當選擇利用電容元件進行資料保持時，進行對電容元件的資料改寫，而可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖35B或圖35C所示那樣，藉由在記憶單元群與被供應電源電位VDD或電源電位VSS的節點之間設置切換元件，可以停止電源電壓的供應。以下說明圖35B和圖35C所示的電路。
在圖35B和圖35C中示出一種作為控制對記憶單元供應電源電位的切換元件使用上述電晶體的記憶體裝置。
圖35B所示的記憶體裝置包括切換元件1141以及具有多個記憶單元1142的記憶單元群1143。明確而言，各記憶單元1142可以使用上述電晶體。高位準的電源電位VDD藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。並且，信號IN的電位和低位準的電源電位VSS的電位被供應到記憶單元群1143所具有的各記憶單元1142。
在圖35B中，作為切換元件1141使用上述電晶體，該電晶體的開關受控於供應到其閘極電極層的信號SigA。
此外，在圖35B中，示出切換元件1141只具有一個電晶體的結構，但是不侷限於此，也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖35B中，由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應高位準的電源電位VDD，但是也可以由切換元件1141控制供應低位準的電源電位VSS。
另外，圖35C示出記憶體裝置的一個例子，其中低位準的電源電位VSS藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。由切換元件1141可以控制對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。
在記憶單元群與被施加電源電位VDD或電源電位VSS的節點之間設置切換元件，當暫時停止CPU的工作，停止電源電壓的供應時也可以保持資料，由此可以降低功耗。明確而言，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作，由此可以降低功耗。
在此，以CPU為例子進行說明，但是也可以應用於DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
〈顯示裝置〉
在本節中，說明應用上述電晶體的顯示裝置。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以採用電子墨水、電泳元件等由於電作用而改變對比度的顯示媒體作為顯示元件。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置及使用液晶元件的顯示裝置進行說明。
另外，下面示出的顯示裝置包括處於密封有顯示元件的狀態的面板及處於在該面板中安裝有包括控制 器的IC等的狀態的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
〈EL顯示裝置〉
首先，說明使用EL元件的顯示裝置(也稱為EL顯示裝置)。
圖37A是EL顯示裝置的像素的電路圖的一個例子。
另外，在本說明書等中，有時即使不指定有源元件(電晶體、二極體等)、無源元件(電容元件、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的普通技術人員也能夠構成發明的一個方式。就是說，即使未指定連接位置，也可以說發明的一個方式是明確的。而且，當在本說明書等中記載有指定連接位置的內容時，有時可以判斷為在本說明書等中記載有未指定連接位置的發明的一個方式。尤其是，在作為端子的連接位置可考慮出多個部分的情況下，該端子的連接位置不限於特定的部分。因此，有時藉由僅指定有源元件(電晶體、二極體等)、無源元件(電容元件、電阻元件等)等所具有的端子的一部分的連接位置，能夠構成發明的一個方式。
另外，在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的普通技術人員能夠指定發明。或者，當至少指定某個電路的功能時，有時所屬技術領域的普通技術人員能夠指定發明。就是說，只要特定功能，就可以說發明的一個方式是明確的。而且，有時可以判斷為在本說明書等中記載有指定的功能發明的一個方式。因此，當指定某個電路的連接位置而不指定功能時，該電路是作為本發明的一個方式公開的，所以可以構成發明的一個方式。或者，當指定某個電路的功能而不指定連接位置時，該電路是作為本發明的一個方式公開的，所以可以構成發明的一個方式。
圖37A至圖37C所示的EL顯示裝置包含切換元件743、電晶體741、電容器742、發光元件719。
另外，由於圖37A等是電路結構的一個例子，所以還可以追加設置電晶體。與此相反，在圖37A等的各節點中，也可以不追加設置電晶體、開關、無源元件等。例如，在nodeA、nodeB、nodeC、nodeD、nodeE、nodeF或/及nodeG中，可以不再設置直接連接的電晶體。因此，例如，可以採用如下結構：在nodeC中，直接連接的電晶體只是電晶體741，其他電晶體不與nodeC直接連接。
電晶體741的閘極與切換元件743的一端及電容器742的一端電連接。電晶體741的源極與電容器742的另一端及發光元件719的一端電連接。電晶體741 的汲極被施加電源電位VDD。切換元件743的另一端與信號線744電連接。發光元件719的另一端被施加恆電位。另外，恆電位為等於或低於接地電位GND的電位。
另外，電晶體741採用使用上述使用氧化物半導體層的電晶體。該電晶體具有穩定的電特性。因此，可以提供一種顯示品質高的EL顯示裝置。
切換元件743較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以提供分辨度高的EL顯示裝置。另外，切換元件743也可以採用使用上述使用氧化物半導體層的電晶體。藉由作為切換元件743使用該電晶體，可以利用與電晶體741同一製程形成切換元件743，由此可以提高EL顯示裝置的生產率。
圖37B是EL顯示裝置的俯視圖。EL顯示裝置包含基板300、基板700、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式設置在基板300與基板700之間。另外，驅動電路735或/及驅動電路736也可以設置在密封材料734的外側。
圖37C是對應於圖37B的點劃線M-N的EL顯示裝置的剖面圖。FPC732藉由端子731與佈線733a連接。另外，佈線733a形成在與閘極電極304相同的層。
另外，圖37C示出電晶體741及電容器742設置在同一平面上的例子。藉由採用這種結構，可以將電 容器742設置在與電晶體741的閘極電極、閘極絕緣膜及源極電極(汲極電極)同一平面上。如此，藉由將電晶體741及電容器742設置在同一平面上，可以縮短EL顯示裝置的製程，由此可以提高生產率。
圖37C示出作為電晶體741使用圖18A至圖18D所示的電晶體的例子。
圖18A至圖18C所示的電晶體是臨界電壓的變化小的電晶體。由此，該電晶體是適合於由於稍微的臨界電壓的變化而會產生灰階偏差的EL顯示裝置的電晶體。
在電晶體741及電容器742上設置有絕緣膜720。在此，在絕緣膜720及保護絕緣膜318中設置有到達電晶體741的源極電極316a的開口部。
在絕緣膜720上設置有電極781。電極781藉由設置在絕緣膜720及保護絕緣膜318中的開口部與電晶體741的源極電極316a連接。
在電極781上設置有包含到達電極781的開口部的隔壁784。在隔壁784上設置有設置在隔壁784中的開口部中與電極781接觸的發光層782。在發光層782上設置有電極783。電極781、發光層782和電極783彼此重疊的區域用作發光元件719。
〈液晶顯示裝置〉
接著，對使用液晶元件的顯示裝置(也稱為液晶顯示 裝置)進行說明。
圖38A是示出液晶顯示裝置的像素的結構實例的電路圖。圖38A所示的像素750包含電晶體751、電容器752、一對電極之間的填充有液晶的元件(以下稱為液晶元件)753。
電晶體751的源極和汲極中的一方與信號線755電連接，電晶體751的閘極與掃描線754電連接。
電容器752的一個電極與電晶體751的源極和汲極中的另一方電連接，電容器752的另一個電極與供應公共電位的佈線電連接。
液晶元件753的一個電極與電晶體751的源極和汲極中的另一方電連接，液晶元件753的另一個電極與供應公共電位的佈線電連接。注意，上述供應到與上述電容器752的另一個電極電連接的佈線的公共電位和供應到與液晶元件753的另一個電極電連接的佈線的公共電位可以彼此不同。
另外，液晶顯示裝置的俯視圖與EL顯示裝置的俯視圖大致相同。圖38B示出對應於圖37B的點劃線M-N的液晶顯示裝置的剖面圖。在圖38B中，FPC732藉由端子731與佈線733a連接。另外，佈線733a形成在與閘極電極304相同的層。
圖38B示出電晶體751及電容器752設置在同一平面上的例子。藉由採用這種結構，可以將電容器752設置在與電晶體751的閘極電極、閘極絕緣膜及源極 電極(汲極電極)同一平面上。如此，藉由將電晶體751及電容器752設置在同一平面上，可以縮短液晶顯示裝置的製程，由此可以提高生產率。
電晶體751可以使用上述電晶體。圖38B示出使用具有與圖18A至圖18D所示的電晶體相同的結構的電晶體的例子。
另外，作為電晶體751可以使用關態電流極小的電晶體。因此，保持在電容器752中的電荷不容易洩漏，由此可以在長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像或者靜態影像時，藉由使電晶體751成為關閉狀態，不需要用來使電晶體751工作的功率，由此可以提供功耗低的液晶顯示裝置。
在電晶體751及電容器752上設置有絕緣膜721。在此，在絕緣膜721及保護絕緣膜318中設置有到達電晶體751的汲極電極316b的開口部。
在絕緣膜721上設置有電極791。電極791藉由設置在絕緣膜721及保護絕緣膜318中的開口部與電晶體751的汲極電極316b接觸。
在電極791上設置有用作配向膜的絕緣膜792。在絕緣膜792上設置有液晶層793。在液晶層793上設置有用作配向膜的絕緣膜794。在絕緣膜794上設置有隔離物795。在隔離物795及絕緣膜794上設置有電極796。在電極796上設置有基板797。
〈設置的例子〉
在圖36A的電視機8000中，外殼8001組裝有顯示部8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。可以將上述顯示裝置用於顯示部8002。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用上述記憶體及CPU。
在圖36A中，警報裝置8100是一種住宅用火災警報器，該警報器具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。
在圖36A中，具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確而言，室內機8200具有外殼8201、送風口8202、CPU8203等。在圖36A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由包括使用上述電晶體的CPU，可以使空調器實現低功耗化。
在圖36A中，電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確而言，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖36A中，CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU，可以使電冷藏冷凍箱8300實現低功耗化。
圖36B及圖36C示出一種電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供給到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由包括使用上述電晶體的CPU，可以使電動汽車9700實現低功耗化。
驅動裝置9703是利用直流電動機或交流電動機的，或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等，或者行車中的車輪受到的負載等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的逆變器。
注意，在本實施方式中，描述了基本原理的一個例子。因此，可以將本實施方式的一部分自由地組合於、應用於或替換為實施方式的其他部分而實施。

Claims (16)

  1. 一種包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該氧化物半導體層包括多個過剩氧、接近於第一銦並俘獲第一氫的第一氧缺陷以及接近於第二銦並俘獲第二氫的第二氧缺陷，該方法包括：藉由使該多個過剩氧中之一與被該第一氧缺陷俘獲的第一氫鍵合，使該第一氫成為羥基；藉由使該羥基與被該第二氧缺陷俘獲的第二氫鍵合，使該第二氫作為水脫離；以及在使被該第二氧缺陷俘獲的第二氫作為水脫離之後，使該多個過剩氧中之一與該第一銦鍵合，並且使該多個過剩氧中之一與該第二銦鍵合。
  2. 一種半導體裝置的製造方法，包括：形成以根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理的包含銦、鎵和鋅的氧化物半導體層；以及形成重疊於該氧化物半導體層的閘極電極。
  3. 一種半導體裝置，包括：包含銦、鎵和鋅的氧化物半導體層，該氧化物半導體層以根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理；以及重疊於該氧化物半導體層的閘極電極，其中該閘極電極設置在該氧化物半導體層上。
  4. 一種半導體裝置，包括： 包含銦、鎵和鋅的氧化物半導體層，該氧化物半導體層以根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理；以及重疊於該氧化物半導體層的閘極電極，其中該閘極電極設置在該氧化物半導體層下。
  5. 根據申請專利範圍第4項之半導體裝置，其中該氧化物半導體層的整體重疊於該閘極電極。
  6. 根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠移動在氧化物半導體層內。
  7. 根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠移動在該氧化物半導體層中的原子之間。
  8. 根據申請專利範圍第1項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠和該氧化物半導層的構成要素的氧取代並如檯球那樣移動。
  9. 一種包含銦、鎵和鋅的氧化物半導體層的處理方法，其中包括多個過剩氧的絕緣膜設置在該氧化物半導體層附近，該氧化物半導體層包括接近於第一銦並俘獲第一氫的第一氧缺陷以及接近於第二銦並俘獲第二氫的第二氧缺陷，該方法包括：使該多個過剩氧從該絕緣膜移動到該氧化物半導體層；藉由使該多個過剩氧中之一與被該第一氧缺陷俘獲的 第一氫鍵合，使該第一氫成為羥基；藉由使該羥基與被該第二氧缺陷俘獲的第二氫鍵合，使該第二氫作為水脫離；以及在使被該第二氧缺陷俘獲的第二氫作為水脫離之後，使該多個過剩氧中之一與該第一銦鍵合，並且使該多個過剩氧中之一與該第二銦鍵合。
  10. 一種半導體裝置的製造方法，包括：形成以根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理的包含銦、鎵和鋅的氧化物半導體層；以及形成重疊於該氧化物半導體層的閘極電極。
  11. 一種半導體裝置，包括：包含銦、鎵和鋅的氧化物半導體層，該氧化物半導體層以根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理；以及重疊於該氧化物半導體層的閘極電極，其中該閘極電極設置在該氧化物半導體層上。
  12. 一種半導體裝置，包括：包含銦、鎵和鋅的氧化物半導體層，該氧化物半導體層以根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法被處理；以及重疊於該氧化物半導體層的閘極電極，其中該閘極電極設置在該氧化物半導體層下。
  13. 根據申請專利範圍第12項之半導體裝置，其中 該氧化物半導體層的整體重疊於該閘極電極。
  14. 根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠移動在氧化物半導體層內。
  15. 根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠移動在該氧化物半導體層中的原子之間。
  16. 根據申請專利範圍第9項之包含銦、鎵和鋅的氧化物半導體層的處理方法，其中該多個過剩氧能夠和該氧化物半導層的構成要素的氧取代並如檯球那樣移動。
TW103102496A 2013-01-30 2014-01-23 氧化物半導體層的處理方法 TWI593025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013016245 2013-01-30
JP2013128584 2013-06-19

Publications (2)

Publication Number Publication Date
TW201436054A true TW201436054A (zh) 2014-09-16
TWI593025B TWI593025B (zh) 2017-07-21

Family

ID=51221949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102496A TWI593025B (zh) 2013-01-30 2014-01-23 氧化物半導體層的處理方法

Country Status (4)

Country Link
US (2) US9105658B2 (zh)
JP (1) JP2015026808A (zh)
KR (1) KR20140098002A (zh)
TW (1) TWI593025B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
US9590109B2 (en) 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
WO2015159183A2 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
JP2016214512A (ja) * 2015-05-19 2016-12-22 株式会社東芝 センサ
WO2017046023A1 (en) 2015-09-14 2017-03-23 University College Cork Semi-metal rectifying junction
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
CN107004691B (zh) * 2015-11-12 2022-02-11 松下知识产权经营株式会社 光检测装置
US10865470B2 (en) * 2016-01-18 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and display device
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2021004788A (ja) * 2019-06-26 2021-01-14 株式会社デンソー センサ装置

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
DE112011101395B4 (de) * 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20140098002A (ko) 2014-08-07
US9306077B2 (en) 2016-04-05
TWI593025B (zh) 2017-07-21
JP2015026808A (ja) 2015-02-05
US20150263177A1 (en) 2015-09-17
US20140209896A1 (en) 2014-07-31
US9105658B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
TWI593025B (zh) 氧化物半導體層的處理方法
TWI618252B (zh) 半導體裝置
JP2019024123A (ja) 半導体装置
TWI627750B (zh) 半導體裝置
KR102107592B1 (ko) 반도체 장치
US9331208B2 (en) Oxide semiconductor film and semiconductor device
JP6430698B2 (ja) 半導体装置
TWI431142B (zh) 濺射靶材、濺射靶材的製造方法及薄膜形成方法
TW201501315A (zh) 半導體裝置
TW201438228A (zh) 半導體裝置以及其製造方法
JP6211665B2 (ja) 半導体装置