JP2021004788A - センサ装置 - Google Patents

Abstract

【課題】コストを上昇させずに冗長性を確保しつつ、異常発生時でもセンサ出力の出力先の継続動作を可能にすることができるセンサ装置を提供する。【解決手段】処理チップ４００は、半導体基板４０１、第１処理部４０２、第２処理部４０３、及び分離部４０４を有する。第１処理部４０２は、第１センサ素子５０１から第１検出信号を入力して信号処理する。第２処理部４０３は、第２センサ素子５０２から第２検出信号を入力して信号処理する。各処理部４０２、４０３は、半導体基板４０１に形成されている。半導体基板４０１は、第１導電層、絶縁層、及び第２導電層が積層された積層基板である。分離部４０４は、各処理部４０２、４０３を異なる領域に区画すると共に絶縁層に達するように第２導電層に形成されたトレンチと、トレンチに埋められた絶縁体と、を有する。【選択図】図４

Description

本発明は、センサ装置に関する。

一般的に、センサ装置は、物理量を検出するセンサ素子と、センサ素子の出力を信号処理する処理部と、を有する。この構成では、センサ素子あるいは処理部が故障すると、センサ装置の出力が得られなくなる。そこで、第１センサ部及び第２センサ部を含んだ２重系のセンサ装置が、例えば特許文献１で提案されている。

第１センサ部は、第１センサ素子及び第１処理部を有する。第１センサ部は１つのチップとして構成されている。同様に、第２センサ部は、第２センサ素子及び第２処理部を有する。第２センサ部は１つのチップとして構成されている。すなわち、第１センサ部及び第２センサ部は同じ構成を有する。そして、第１センサ部及び第２センサ部が１つにパッケージ化されている。

以上のように、２重系のセンサ装置が構成されることで、各センサ部のいずれか一方に異常が発生しても、他方のセンサ部から正常値を出力することが可能である。

特開２０１７−１９１０９３号公報

しかしながら、上記従来の技術では、各センサ部は故障の有無を診断する自己診断機能を有していない。また、各センサ部は電気的に独立している。このため、各センサ部のいずれか一方に異常が発生した場合、どちらのセンサ部が正常値を出力しているのかが不明である。よって、センサ装置の出力先において、正常なセンサ出力を用いた動作を継続して行う継続動作が困難になる。

そこで、各センサ部に自己診断機能を持たせることが考えられる。これにより、異常が発生した場合、センサ装置の出力先に故障を知らせることができる。しかし、高機能チップが複数必要になるので、センサ装置のコストが高くなってしまう。

一方、２つの処理部を１チップ化することが考えられる。この場合、１枚の半導体基板に２つの処理部が形成される。しかし、各処理部は半導体基板を通じて電気的に接続された状態になっているので、ノイズによって各系統が同時に故障する可能性や、同時に誤作動を引き起こす可能性がある。このような可能性を避けるため、自己診断機能を備えたチップを複数組み合わせて冗長性を確保することが技術常識になっている。

本発明は上記点に鑑み、コストを上昇させずに冗長性を確保しつつ、異常発生時でもセンサ出力の出力先の継続動作を可能にすることができるセンサ装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、センサ装置は、検出対象の物理量を検出して第１検出信号を出力する第１センサ素子（５０１）と、検出対象の前記物理量を検出して第２検出信号を出力する第２センサ素子（５０２）と、を含む。

センサ装置は、処理チップ（４００）を含む。処理チップは、半導体基板（４０１）、第１処理部（４０２）、第２処理部（４０３）、及び分離部（４０４）を有する。

第１処理部は、半導体基板に形成されていると共に第１センサ素子から第１検出信号を入力して信号処理する。第２処理部は、半導体基板に形成されていると共に第２センサ素子から第２検出信号を入力して信号処理する。分離部は、半導体プロセスによって半導体基板に形成されていると共に第１処理部と第２処理部とを電気的に分離する。

第１処理部は、第１診断部（４０９）を有する。第１診断部は、第１センサ素子あるいは第１処理部の故障の有無を自己診断する。第２処理部は、第２診断部（４１１）を有する。第２診断部は、第２センサ素子あるいは第２処理部の故障の有無を自己診断する。

処理チップは、第１診断部の診断結果に基づく第１処理部の出力と、第２診断部の診断結果に基づく第２処理部の出力と、をそれぞれ識別可能に外部に出力する。

これによると、１つの処理チップにおいて、第１処理部と第２処理部とが分離部によって電気的に分離されている。このため、２つの処理チップが不要になるので、コストを上昇させずにセンサ装置の冗長性を確保することができる。

また、処理チップは、第１処理部の出力と第２処理部の出力とをそれぞれ識別可能に出力する。このため、出力先が第１処理部の出力であるのか、または、第２処理部の出力であるのかを区別することができる。したがって、出力先は異常が発生している出力ではなく、正常な出力を選択的に採用することができる。よって、異常発生時でもセンサ出力の出力先の継続動作を可能にすることができる。

なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

第１実施形態に係るセンサ装置の外観図である。 図１に示されたセンサ装置の透過平面図である。 図２のIII−III断面図である。 センサ装置の回路構成を示したブロック図である。 図４のV−V断面図である。 第１実施形態に係る処理チップの変形例を示した平面図である。 第１実施形態に係るセンサ装置の変形例を示したブロック図である。 第１実施形態に係るセンサ装置の変形例を示した断面図である。 第１実施形態に係るセンサ装置の変形例を示した断面図である。 第２実施形態に係るセンサ装置の回路構成を示したブロック図である。 第２実施形態に係るセンサ装置の模式図である。 第３実施形態に係るセンサ装置の回路構成を示したブロック図である。 第３実施形態に係るセンサ装置の模式図である。 第４実施形態に係るセンサ装置の回路構成を示したブロック図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、第１実施形態について図を参照して説明する。本実施形態に係るセンサ装置は、検出対象の物理量を検出する。検出対象は、例えば、車両の内燃機関のクランク角判定装置やトランスミッションに組み込まれたギアである。すなわち、センサ装置は、検出対象としてギアの回転を検出する。

図１に示されるように、センサ装置１は、モールド樹脂部１００から電源端子２００の一部、グランド端子２０１の一部、第１出力端子２０２の一部、及び第２出力端子２０３の一部が露出したモールド体として構成される。

電源端子２００は、電源（Ｖ）が供給される端子である。グランド端子２０１は、グランド（Ｇ）が供給される端子である。第１出力端子２０２及び第２出力端子２０３は、センサ装置１の信号が出力される端子である。図示しないが、電源端子２００と第１出力端子２０２との間、第１出力端子２０２と第２出力端子２０３との間、第２出力端子２０３とグランド端子２０１との間には、ノイズ除去用のコンデンサが接続されている。つまり、３個のコンデンサがセンサ装置１に設けられている。

なお、図示しないが、モールド樹脂部１００のうちの電源端子２００等とは反対側には、有底筒状のキャップ部が差し込まれる。これにより、センサ装置１及びキャップ部は一体化される。センサ装置１の主な部分は、キャップ部の中空部に位置する。

また、センサ装置１及びキャップ部は、ケースに収容される。ケースは、ギア側の先端部、周辺機構に固定されるフランジ部、ハーネスが接続されるコネクタ部を有している。センサ装置１及びキャップ部は、ケースの先端部に位置する。ケースの先端部がギアの検出面に対して所定のギャップを持つように、ケースがフランジ部を介して周辺機構に固定される。したがって、ギアがセンサ装置１に対して移動する。

図２の平面模式図及び図３の断面模式図に示されるように、センサ装置１は、上記のモールド樹脂部１００及び各端子２００〜２０３の他に、リードフレーム３００、処理チップ４００、及びセンサチップ５００を有する。

リードフレーム３００は、表面３０１及び裏面３０２を有する板状の金属部品である。リードフレーム３００の表面３０１は、ギアに対するギャップ方向に平行に配置される。

処理チップ４００及びセンサチップ５００は、接着剤等によってリードフレーム３００の表面３０１に実装されている。具体的には、センサチップ５００は、リードフレーム３００のうちの一端部３０３のうちの表面３０１に実装される。リードフレーム３００の一端部３０３は、ギアに向けられる。処理チップ４００は、リードフレーム３００の表面３０１のうちの一端部３０３と、一端部３０３とは反対側の他端部３０４と、の間に実装されている。

処理チップ４００は、センサチップ５００の信号を処理する回路を備える。センサチップ５００は、外部から磁界の影響を受けたときに抵抗値が変化する磁気抵抗素子を含んでいる。磁気抵抗素子は、例えばＡＭＲ（Anisotropic Magneto Resistance）、ＧＭＲ（Giant Magneto Resistance）、ＴＭＲ（Tunneling Magneto Resistance）である。処理チップ４００とセンサチップ５００とは、複数のワイヤ６００を介して電気的に接続されている。

各端子２００〜２０３は、リードフレーム３００の他端部３０４の隣にリードフレーム３００から離間して配置されている。各端子２００〜２０３と処理チップ４００とは、複数のワイヤ６０１を介して電気的に接続されている。そして、モールド樹脂部１００は、センサチップ、処理チップ４００、リードフレーム３００、各端子２００〜２０３のうちのリードフレーム３００の他端部３０４側の一部、ワイヤ６００、６０１を封止する。

次に、センサチップ５００及び処理チップ４００の回路構成について説明する。図４に示されるように、センサチップ５００は、第１センサ素子５０１及び第２センサ素子５０２を有する。第１センサ素子５０１は、検出対象の物理量を検出して第１検出信号を出力する。第２センサ素子５０２は、検出対象の物理量を検出して第２検出信号を出力する。各センサ素子５０１、５０２は、同じ構成であり、同じ検出信号を出力する。

各センサ素子５０１、５０２は、磁気抵抗素子を用いた磁気検出方式を採用する。このため、各センサ素子５０１、５０２は、ギアの回転によってギアの回転位置が変化することに伴ってギアの外周部から受ける磁気的変化を検出する。具体的には、各センサ素子５０１、５０２は、ギアの回転に伴って凹凸の位置に対応する信号を出力する。各センサ素子５０１、５０２は、ギャップ方向においてギアの外周部に対して所定のギャップを持って配置される。ギャップ方向とは、ギアの径方向である。

磁気ベクトルを検出する磁気抵抗素子は、ギャップのずれによる精度誤差をキャンセルできるメリットがある。また、センサチップ５００に発生する応力の影響を低減あるいはキャンセルできるメリットがある。よって、高精度な検出が可能である。

処理チップ４００は、各センサ素子５０１、５０２から入力される検出信号を信号処理する電子部品である。処理チップ４００は、ＡＳＩＣ（Application Specific Integrated Circuit）として構成されている。処理チップ４００は、半導体基板４０１、第１処理部４０２、第２処理部４０３、及び分離部４０４を有する。

図５に示されるように、半導体基板４０１は、第１導電層４０５、絶縁層４０６、及び第２導電層４０７を有する。絶縁層４０６は、第１導電層４０５の上に形成されている。第２導電層４０７は、絶縁層４０６の上に形成されている。つまり、半導体基板４０１は、第１導電層４０５、絶縁層４０６、及び第２導電層４０７が積層された積層基板である。

第１導電層４０５及び第２導電層４０７は、例えば単結晶Ｓｉである。また、絶縁層４０６は、例えばＳｉＯ_２である。つまり、半導体基板４０１は、ＳＯＩ基板である。第２導電層４０７には、半導体プロセスによって第１処理部４０２及び第２処理部４０３が形成されている。

ここで、半導体プロセスとは、ＳＯＩウェハに対して微細加工を繰り返すことにより半導体構造や回路素子を形成する製造手法である。１枚の基板の上に複数の半導体チップを搭載するような組み付け工程は半導体プロセスではない。

図４に示された第１処理部４０２は、第１センサ素子５０１から第１検出信号を入力して信号処理する。第１処理部４０２は、第１回路部４０８及び第１診断部４０９を有する。第１回路部４０８は、第１センサ素子５０１から第１検出信号を入力し、第１検出信号に基づいてギアの回転位置を取得する。

第１診断部４０９は、第１センサ素子５０１あるいは第１処理部４０２の故障の有無を自己診断する。第１診断部４０９は、異常を検出しない場合、第１回路部４０８から第１検出信号の出力することを許可する。第１診断部４０９は、異常を検出した場合、第１検出信号の出力を禁止する。また、第１診断部４０９は、第１回路部４０８の出力を第１異常信号に変更する。

第２処理部４０３は、第２回路部４１０及び第２診断部４１１を有する。第２回路部４１０は、第２センサ素子５０２から第２検出信号を入力し、第２検出信号に基づいてギアの回転位置を取得する。

第２診断部４１１は、第２センサ素子５０２あるいは第２処理部４０３の故障の有無を自己診断する。第２診断部４１１は、異常を検出しない場合、第２回路部４１０から第２検出信号の出力することを許可する。第２診断部４１１は、異常を検出した場合、第２検出信号の出力を禁止する。また、第２診断部４１１は、第２回路部４１０の出力を第２異常信号に変更する。

各処理部４０２、４０３は同じ構成である。したがって、第１センサ素子５０１及び第１処理部４０２が第１系統を構成する。また、第２センサ素子５０２及び第２処理部４０３が第２系統を構成する。つまり、各センサ素子５０１、５０２及び各処理部４０２、４０３によって２重系が構成されている。

センサチップ５００及び処理チップ４００は、外部装置から供給される電源及びグランドに基づいて動作する。本実施形態では、各センサ素子５０１、５０２及び各処理部４０２、４０３には、共通の電源及び共通のグランドが供給される。このため、処理チップ４００は、電源配線４１２及びグランド配線４１３を有する。電源配線４１２は、電源端子２００に供給される電源を第１処理部４０２及び第２処理部４０３に供給する配線である。グランド配線４１３は、グランド端子２０１に供給されるグランドを第１処理部４０２及び第２処理部４０３に供給する。

電源配線４１２及びグランド配線４１３は、第２導電層４０７の上方に形成されている。電源配線４１２は、分岐された一方が第１処理部４０２に接続され、分岐された他方が第２処理部４０３に接続される。グランド配線４１３も同じである。図示しないが、電源配線４１２及びグランド配線４１３は、複数のワイヤ６００と電気的に接続されることで、各センサ素子５０１、５０２に電気的に接続される。

分離部４０４は、第１処理部４０２と第２処理部４０３とを電気的に分離する構造である。図４及び図５に示されるように、分離部４０４は、半導体プロセスによって半導体基板４０１に形成されている。

具体的には、分離部４０４は、トレンチ４１４及び絶縁体４１５を有する。トレンチ４１４は、第１処理部４０２と第２処理部４０３とを異なる領域に区画すると共に絶縁層４０６に達するように第２導電層４０７に形成されている。すなわち、トレンチ４１４は、第２導電層４０７のうち第１処理部４０２を含んだ領域を囲む一方、第２導電層４０７のうち第２処理部４０３を含んだ領域を囲む。

絶縁体４１５は、トレンチ４１４に埋められた埋込部材である。絶縁体４１５は、例えばＢＰＳＧである。これにより、第２導電層４０７は、第１処理部４０２が形成された領域と第２処理部４０３が形成された領域とが電気的に分離される。

半導体プロセスによる分離部４０４の形成は以下のように行う。まず、第２導電層４０７の表面にＳｉＯ_２層を堆積させると共に、トレンチ４１４に対応した部分を開口したマスクを形成する。このマスクを用いて第２導電層４０７をエッチングすることにより絶縁層４０６に達するトレンチ４１４を形成する。そして、トレンチ４１４の側壁を酸化すると共に、トレンチ４１４に絶縁体４１５としてＢＰＳＧを埋め込む。この後、ＢＰＳＧをリフロー処理し、第２導電層４０７の表面を化学機械研磨する。各処理部４０２、４０３の回路の形成は、トレンチ分離工程の後に行う。

なお、半導体基板４０１の第２導電層４０７には、トレンチ４１４によって各処理部４０２、４０３以外の領域が区画されている。そして、各区画には所定の機能を持った回路部が形成される。

上記の処理チップ４００において、第１診断部４０９の診断結果に基づく第１処理部４０２の出力（Ｏ１）は、第１出力端子２０２を介して外部に出力される。また、第２診断部４１１の診断結果に基づく第２処理部４０３の出力（Ｏ２）は、第２出力端子２０３を介して外部に出力される。すなわち、処理チップ４００は、各処理部４０２、４０３の出力をそれぞれ識別可能に外部に出力している。以上が、センサ装置１の構成である。

以上説明したように、本実施形態では、各処理部４０２、４０３が１つの処理チップ４００において分離部４０４によって電気的に分離されている。このため、各処理部４０２、４０３を専用のチップとして用意する必要がない。つまり、２つの処理チップ４００が不要になる。したがって、コストを上昇させずにセンサ装置１の冗長性を確保することができる。

ここで、通常、２つのチップを１チップ化する際、要求される仕様に応じて回路設計を変更する必要がある。このため、特別な仕様に対応したチップを都度製造しなければならい。つまり、従来の１チップ化では、チップの汎用性が失われていた。しかし、本実施形態では、トレンチ４１４を用いて各機能を電気的に分離しているので、回路設計において特別な仕様を考慮する必要がない。このため、処理チップ４００の汎用性を高めることができる。

また、処理チップ４００は、各出力端子２０２、２０３を介して第１処理部４０２の出力と第２処理部４０３の出力とをそれぞれ出力する。このため、センサ装置１の出力先が第１処理部４０２の出力であるのか、または、第２処理部４０３の出力であるのかを区別することができる。すなわち、出力先が、正常な検出信号と、異常信号と、を区別することができるので、正常な出力を選択することで検出信号を用いた処理を継続することができる。したがって、センサ装置１に異常が発生した場合でも、センサ出力の出力先の継続動作を可能にすることができる。

さらに、センサ装置１は、センサチップ５００がリードフレーム３００の一端部３０３に配置される構成である。このため、各センサ素子５０１、５０２を検出対象に近づけて配置することができる。また、各センサ素子５０１、５０２はギャップ方向に沿った面方向の磁界の変化を検出するので、センサチップ５００をリードフレーム３００の表面３０１に実装する構成を採用するメリットがある。

変形例として、図６に示されるように、処理チップ４００は、第１区画部４１６、第２区画部４１７、及び記憶部４１８、４１９を有する。

第１区画部４１６は、第２導電層４０７のうち分離部４０４によって第１処理部４０２及び第２処理部４０３から電気的に分離された領域である。第２区画部４１７は、第２導電層４０７のうち分離部４０４によって第１処理部４０２、第２処理部４０３、及び第１区画部４１６から電気的に分離された領域である。

記憶部４１８、４１９は、データを記憶するメモリである。記憶部４１８は、第１区画部４１６に形成されている。記憶部４１９は、第２区画部４１７に形成されている。記憶部４１８、４１９は、第１区画部４１６及び第２区画部４１７の両方において、データを記憶するという同じ機能を果たす。例えば、第１区画部４１６の記憶部４１８は第１処理部４０２に関するデータを記憶する。第２区画部４１７の記憶部４１９は第２処理部４０３に関するデータを記憶する。

一方、記憶部４１８、４１９は、第１区画部４１６におけるレイアウトと第２区画部４１７におけるレイアウトとが異なる。レイアウトが異なるとは、例えばゲート電極の向きが第１区画部４１６と第２区画部４１７とで異なる方向に配置される場合や、回路構成の配置が第１区画部４１６と第２区画部４１７とで異なる場合等である。

別の例として、図６に示されるように、処理チップ４００は、分離部４０４によって区画された領域に出力部４２０、４２１を有していても良い。出力部４２０、４２１は、検出信号を外部に出力するための回路部である。例えば、出力部４２０は第１検出信号をｓｅｎｔ通信によって出力する。出力部４２１は第２検出信号をＰＷＭ通信によって出力する。出力部４２０、４２１は、検出信号を外部に出力するという機能は同じであるが、回路構成は全く異なる。

上記のように、分離部４０４によって区画された領域に、機能は同じでもレイアウトが異なる回路部を設けることができる。これにより、記憶部４１８、４１９や出力部４２０、４２１等の回路部の冗長性を向上させることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、記憶部４１８、４１９及び出力部４２０、４２１が特許請求の範囲の「機能部」に対応する。

変形例として、図７に示されるように、電源端子２００は、第１ワイヤ２０４及び第２ワイヤ２０５を有していても良い。すなわち、１本の電源端子２００に２本のワイヤ２０４、２０５が接続されている。第１ワイヤ２０４は、第１処理部４０２と電気的に接続されている。第２ワイヤ２０５は、第２処理部４０３と電気的に接続されている。

同様に、グランド端子２０１は、第３ワイヤ２０６及び第４ワイヤ２０７を有していても良い。すなわち、１本のグランド端子２０１に２本のワイヤ２０６、２０７が接続されている。第３ワイヤ２０６は、第１処理部４０２と電気的に接続されている。第４ワイヤ２０７は、第２処理部４０３と電気的に接続されている。

これにより、１本の電源端子２００から第１ワイヤ２０４及び第２ワイヤ２０５を介して第１処理部４０２及び第２処理部４０３に共通の電源を供給することができる。また、１本のグランド端子２０１から第３ワイヤ２０６及び第４ワイヤ２０７を介して第１処理部４０２及び第２処理部４０３に共通のグランドを供給することができる。

変形例として、各センサ素子５０１、５０２は、別々のチップに形成されていても良い。図８に示されるように、第１センサ素子５０１は、リードフレーム３００の一端部３０３のうちの表面３０１に実装される。一方、第２センサ素子５０２は、リードフレーム３００の一端部３０３のうちの裏面３０２に実装される。第２センサ素子５０２は、リードフレーム３００の裏面３０２側に設けられたワイヤ６０２と、リードフレーム３００の表面３０１側に設けられたワイヤ６０３と、によって第２処理部４０３に電気的に接続される。

変形例として、図９に示されるように、リードフレーム３００の裏面３０２に、別の処理チップ４２２が設けられていても良い。例えば、第２センサ素子５０２は別の処理チップ４２２に電気的に接続される。

（第２実施形態）
本実施形態では、主に第１実施形態と異なる部分について説明する。図１０に示されるように、処理チップ４００は、切替部４２３を有する。切替部４２３は、第１診断部４０９の診断結果に基づく第１処理部４０２の出力と、第２診断部４１１の診断結果に基づく第２処理部４０３の出力と、を切り替えて外部に出力する。

これにより、各処理部４０２、４０３の出力はそれぞれ常時出力されるのではなく、切替部４２３によって各処理部４０２、４０３の出力のいずれか一方が外部に出力される。つまり、センサ装置１から１つの出力（Ｏ）が出力される。したがって、図１１に示されるように、センサ装置１は、電源端子２００及びグランド端子２０１の他に、１本の出力端子２０８を有する。すなわち、センサ装置１は２重系の回路構成を有するが、切替部４２３を有することでセンサ装置１の端子の数を最小限にすることができる。

この場合、ノイズ除去用のコンデンサ３０５は２個で済む。一方のコンデンサ３０５は、グランド端子２０１と出力端子２０８との間に設けられる。また、他方のコンデンサ３０５は、出力端子３と電源端子２００との間に設けられる。

切替部４２３は、各系統に故障が発生していない場合、各処理部４０２、４０３の出力を交互に外部に出力する。各系統のいずれか一方に故障が発生した場合、切替部４２３は故障が発生していない系統の出力を継続して行う。これにより、出力先は正常値を用いた動作を継続することができる。

変形例として、切替部４２３は、分離部４０４によって第２導電層４０７に区画された領域に形成されていても良い。この場合、切替部４２３は、第２導電層４０７の上方に設けられた配線によって各処理部４０２、４０３と電気的に接続される。

（第３実施形態）
本実施形態では、主に第１実施形態と異なる部分について説明する。図１２に示されるように、本実施形態では、電源及びグランドが処理部４０２、４０３毎に分離されている。このため、図１３に示されるように、センサ装置１は、第１処理部４０２に専用の電源端子２０９（Ｖ１）、グランド端子２１０（Ｇ１）、及び第１出力端子２０２（Ｏ１）を有する。また、センサ装置１は、第２処理部４０３に専用の電源端子２１１（Ｖ２）、グランド端子２１２（Ｇ２）、及び第２出力端子２０３（Ｏ２）を有する。

なお、本実施形態では、ノイズ除去用のコンデンサ３０５が４個設けられている。各端子２０２、２０９、２１０の間に、コンデンサ３０５が接続されている。同様に、各端子２０３、２１１、２１２の間にコンデンサ３０５が接続されている。

これによると、各系統のいずれか一方の電源あるいはグランドに異常が発生したとしても、他方の系統からセンサ出力を継続して出力することができる。

変形例として、センサ装置１は、図１０に示された切替部４２３を有していても良い。電源端子２０９、２１１及びグランド端子２１０、２１２は各系統で分離されているが、出力端子を１本にまとめることができる。

（第４実施形態）
本実施形態では、上記各実施形態と異なる部分について説明する。図１４に示されるように、第１処理部４０２の第１回路部４０８は、信号増幅部４２４、第１生成部４２５、第２生成部４２６、第３生成部４２７、及び第１決定部４２８を有する。

信号増幅部４２４は、第１センサ素子５０１から第１検出信号を入力して信号増幅する回路部である。信号増幅部４２４は、信号処理した第１検出信号を各生成部４２５〜４２７に出力する。

第１生成部４２５は、信号増幅部４２４から第１検出信号を入力して第１出力信号を生成する回路部である。第２生成部４２６は、信号増幅部４２４から第１検出信号を入力して第１出力信号と同じ第２出力信号を生成する回路部である。第３生成部４２７は、信号増幅部４２４から第１検出信号を入力して第１出力信号及び第２出力信号と同じ第３出力信号を生成する回路部である。各生成部４２５〜４２７は、同じ構成である。つまり、第１回路部４０８の出力回路部は３重系になっている。

また、各生成部４２５〜４２７は、出力信号として例えばＰＷＭ信号を生成する。各生成部４２５〜４２７は、いずれかに故障が発生していなければ、同じＰＷＭ信号を生成する。

第１決定部４２８は、各生成部４２５〜４２７から第１出力信号、第２出力信号、及び第３出力信号を入力してどの出力信号を出力するかを決定する回路部である。第１決定部４２８は、各出力信号の信号値の多数決を取り、多数派の信号値の出力信号を外部に出力する信号に決定する。

例えば、第１生成部４２５のＰＷＭ信号が「１」、第２生成部４２６のＰＷＭ信号が「１」、第３生成部４２７のＰＷＭ信号が「０」の場合、「１」が２、「０」が１である。この場合、２対１で「１」の信号値のＰＷＭ信号が多数派である。したがって、第１決定部４２８は、多数派の第１出力信号または第２出力信号をセンサ出力（Ｏ１）として外部に出力する。これにより、第１処理部４０２は、正常な出力信号を外部に出力することができる。

第１診断部４０９は、第１診断用センサ素子４２９、信号増幅部４３０、電圧監視部４３１、比較監視部４３２、４３３を有する。

第１診断用センサ素子４２９は、第１センサ素子５０１を診断するための素子である。第１診断用センサ素子４２９は、処理チップ４００に形成されている。第１診断用センサ素子４２９は、第１センサ素子５０１と同じ構成の素子である。第１診断用センサ素子４２９は、第１センサ素子５０１と同じ第１検出信号を出力する。

信号増幅部４３０は、第１診断用センサ素子４２９から第１検出信号を入力して信号増幅する回路部である。信号増幅部４３０は、信号増幅部４２４と同じ機能を持つ診断用の回路部である。

電圧監視部４３１は、第１センサ素子５０１から出力された第１検出信号と、第１診断用センサ素子４２９から出力された第１検出信号と、を入力する。電圧監視部４３１は、各検出信号の信号値である電圧値を比較することで第１センサ素子５０１の故障の有無を診断する。

比較監視部４３２は、信号増幅部４２４から出力された第１検出信号と、信号増幅部４３０から出力された第１検出信号と、を比較することで信号増幅部４２４の故障の有無を診断する。

比較監視部４３３は、各生成部４２５〜４２７から第１出力信号、第２出力信号、及び第３出力信号を入力し、各出力信号を比較する。これにより、比較監視部４３３は、各生成部４２５〜４２７のいずれかの故障の有無を診断する。

第１診断部４０９は、電圧監視部４３１及び比較監視部４３２、４３３によって故障を診断した場合、第１決定部４２８の出力を制御する。例えば、第１診断部４０９は、第１決定部４２８の出力を第１異常信号に変更する。

第２処理部４０３は、上記の第１処理部４０２と同じ機能を有する。すなわち、第２回路部４１０は、信号増幅部４３４、第４生成部４３５、第５生成部４３６、第６生成部４３７、及び第２決定部４３８を有する。

信号増幅部４３４は、第２センサ素子５０２から第２検出信号を入力して信号増幅する回路部である。信号増幅部４３４は、信号処理した第２検出信号を各生成部４３５〜４３７に出力する。

第４生成部４３５は、信号増幅部４３４から第２検出信号を入力して第４出力信号を生成する回路部である。第５生成部４３６は、信号増幅部４３４から第２検出信号を入力して第４出力信号と同じ第５出力信号を生成する回路部である。第６生成部４３７は、信号増幅部４３４から第２検出信号を入力して第４出力信号及び第５出力信号と同じ第６出力信号を生成する回路部である。各生成部４３５〜４３７は、同じ構成である。つまり、第２回路部４１０の出力回路部は３重系になっている。各生成部４３５〜４３７は、出力信号として例えばＰＷＭ信号を生成する。

第２決定部４３８は、各生成部４３５〜４３７から第４出力信号、第５出力信号、及び第６出力信号を入力してどの出力信号を出力するかを決定する回路部である。第２決定部４３８は、各出力信号の信号値の多数決を取り、多数派の信号値の出力信号を外部に出力する信号に決定する。第２決定部４３８は、多数派の出力信号をセンサ出力（Ｏ２）として外部に出力する。

第２診断部４１１は、第２診断用センサ素子４３９、信号増幅部４４０、電圧監視部４４１、比較監視部４４２、４４３を有する。

第２診断用センサ素子４３９は、第２センサ素子５０２を診断するための素子である。第２診断用センサ素子４３９は、処理チップ４００に形成されている。第２診断用センサ素子４３９は、第２センサ素子５０２と同じ構成の素子である。第２診断用センサ素子４３９は、第２センサ素子５０２と同じ第２検出信号を出力する。

信号増幅部４４０は、第２診断用センサ素子４３９から第２検出信号を入力して信号増幅する回路部である。信号増幅部４４０は、信号増幅部４３４と同じ機能を持つ診断用の回路部である。

電圧監視部４４１は、第２センサ素子５０２から出力された第１検出信号と、第２診断用センサ素子４３９から出力された第２検出信号と、を入力する。電圧監視部４４１は、各検出信号の信号値である電圧値を比較することで第２センサ素子５０２の故障の有無を診断する。

比較監視部４４２は、信号増幅部４４０から出力された第２検出信号と、信号増幅部４３４から出力された第２検出信号と、を比較することで信号増幅部４３４の故障の有無を診断する。

比較監視部４４３は、各生成部４３５〜４３７から第４出力信号、第５出力信号、及び第６出力信号を入力し、各出力信号を比較する。これにより、比較監視部４４３は、各生成部４３５〜４３７のいずれかの故障の有無を診断する。

第２診断部４１１は、電圧監視部４４１及び比較監視部４４２、４４３によって故障を診断した場合、第２決定部４３８の出力を制御する。例えば、第２診断部４１１は、第２決定部４３８の出力を第２異常信号に変更する。以上が、本実施形態に係るセンサ装置１の構成である。

上記の構成では、第１回路部４０８及び第２回路部４１０の出力回路部が３重系に構成されている。これに対し、例えば、第１回路部４０８が第１生成部４２５のみを有する場合、第１診断部４０９による診断が確定するまで、第１生成部４２５から正常な出力信号が出力されているかが不明である。また、第１回路部４０８が第１生成部４２５及び第２生成部４２６を有する場合、第１生成部４２５及び第２生成部４２６の一方が故障した場合はどちらが正常な出力信号を出力しているのかが不明である。

しかし、第１回路部４０８が３つの生成部４２５〜４２７を有する場合、上述の多数決のように、３つの出力信号の中から正常であると推定される出力信号を抽出することができる。したがって、第１処理部４０２の内部においても、冗長性を確保することができる。第２回路部４１０についても同様の効果が得られる。したがって、第２処理部４０３の内部においても、冗長性を確保することができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第１診断部４０９の比較監視部４３３が特許請求の範囲の「第１比較監視部」に対応する。また、第２診断部４１１の比較監視部４４３が特許請求の範囲の「第２比較監視部」に対応する。

変形例として、第１診断用センサ素子４２９及び第２診断用センサ素子４３９は、処理チップ４００ではなく、センサチップ５００に形成されていても良い。

変形例として、各生成部４２５〜４２７や各生成部４３５〜４３７は３重系に限られない。例えば、４重系や５重系に構成されていても構わない。生成部が複数同時に故障することはまれである。よって、生成部は少なくとも３重系に構成されていれば、多数決が成立する。

変形例として、各生成部４２５〜４２７や各生成部４３５〜４３７が生成する信号はＰＷＭ信号に限られない。例えば、ｓｅｎｔ通信用の信号や単純な電圧信号でも構わない。

（他の実施形態）
上記各実施形態で示されたセンサ装置１の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、分離部４０４による電気的分離構造は、図４、図１０、及び図１２に示された例に限られない。例えば、各処理部４０２、４０３は分離部４０４によって離間した位置に区画される必要はない。各処理部４０２、４０３は分離部４０４によって隣同士に区画された位置に配置されても良い。

半導体基板４０１は、ＳＯＩ基板に限られない。例えば、半導体基板４０１は、絶縁層４０６の上に第２導電層４０７が積層された２層の積層基板でも構わない。半導体プロセスによって分離部４０４が形成されれば良いので、半導体基板４０１は、１枚のシリコン基板に複数のトレンチが形成され、各トレンチの壁面に絶縁層が形成され、絶縁層の溝にシリコン層が埋め込まれたものでも良い。各処理部４０２、４０３が電気的に分離されれば良いので、第１導電層４０５に第１処理部４０２が形成され、第２導電層４０７に第２処理部４０３が形成されていても良い。この場合、絶縁層４０６が分離部４０４となる。

検出対象はギアに限られない。検出対象は、第１磁極と第２磁極とが回転体の外周部に交互に設けられた着磁ロータでも良い。さらに、検出対象は回転体に限られない。これにより、検出される物理量も磁気に限られない。例えば、物理量は、圧力、加速度、角速度、光、温度、湿度、電流、歪み等である。

上記各実施形態で示されたセンサ装置１は車両に搭載される。よって、シフト、ステアリング、ブレーキ等の走る、曲がる、止まるに関連したシステムの自動運転化に適用することができる。もちろん、センサ装置１は車両に搭載される場合に限られない。

４００ 処理チップ
４０１ 半導体基板
４０２、４０３ 処理部
４０４ 分離部
４０５、４０７ 導電層
４０６ 絶縁層
４０９、４１１ 診断部
４１４ トレンチ
４１５ 絶縁体
５０１、５０２ センサ素子

Claims (11)

1. 検出対象の物理量を検出して第１検出信号を出力する第１センサ素子（５０１）と、
   前記検出対象の前記物理量を検出して第２検出信号を出力する第２センサ素子（５０２）と、
   半導体基板（４０１）と、前記半導体基板に形成されていると共に前記第１センサ素子から前記第１検出信号を入力して信号処理する第１処理部（４０２）と、前記半導体基板に形成されていると共に前記第２センサ素子から前記第２検出信号を入力して信号処理する第２処理部（４０３）と、半導体プロセスによって前記半導体基板に形成されていると共に前記第１処理部と前記第２処理部とを電気的に分離する分離部（４０４）と、を有する処理チップ（４００）と、
   を含み、
   前記第１処理部は、前記第１センサ素子あるいは前記第１処理部の故障の有無を自己診断する第１診断部（４０９）を有し、
   前記第２処理部は、前記第２センサ素子あるいは前記第２処理部の故障の有無を自己診断する第２診断部（４１１）を有し、
   前記処理チップは、前記第１診断部の診断結果に基づく前記第１処理部の出力と、前記第２診断部の診断結果に基づく前記第２処理部の出力と、をそれぞれ識別可能に外部に出力するセンサ装置。
2. 前記半導体基板は、第１導電層（４０５）と、前記第１導電層の上に形成された絶縁層（４０６）と、前記絶縁層の上に形成されると共に前記第１処理部及び前記第２処理部が形成された第２導電層（４０７）と、が積層された積層基板であり、
   前記分離部は、前記第１処理部と前記第２処理部とを異なる領域に区画すると共に前記絶縁層に達するように前記第２導電層に形成されたトレンチ（４１４）と、前記トレンチに埋められた絶縁体（４１５）と、を有する請求項１に記載のセンサ装置。
3. 前記処理チップは、
   前記半導体基板に形成され、前記分離部によって前記第１処理部及び前記第２処理部から電気的に分離された第１区画部（４１６）と、
   前記半導体基板に形成され、前記分離部によって前記第１処理部、前記第２処理部、及び前記第１区画部から電気的に分離された第２区画部（４１７）と、
   前記第１区画部及び前記第２区画部の両方に形成され、前記第１区画部及び前記第２区画部の両方において同じ機能を果たす一方、前記第１区画部におけるレイアウトと前記第２区画部におけるレイアウトとが異なる機能部（４１８〜４２１）と、
   を有する請求項１または２に記載のセンサ装置。
4. 前記処理チップは、前記第１診断部の診断結果に基づく前記第１処理部の出力と、前記第２診断部の診断結果に基づく前記第２処理部の出力と、を切り替えて前記外部に出力する切替部（４２３）を有する請求項１ないし３のいずれか１つに記載のセンサ装置。
5. 前記第１処理部は、
   前記第１検出信号に基づいて第１出力信号を生成する第１生成部（４２５）と、
   前記第１検出信号に基づいて前記第１出力信号と同じ第２出力信号を生成する第２生成部（４２６）と、
   前記第１検出信号に基づいて前記第１出力信号及び前記第２出力信号と同じ第３出力信号を生成する第３生成部（４２７）と、
   前記第１出力信号、前記第２出力信号、及び前記第３出力信号を入力し、前記各出力信号の信号値の多数決を取り、多数派の信号値の出力信号を前記外部に出力する信号に決定する第１決定部（４２８）と、
   を有し、
   前記第１診断部は、前記第１出力信号、前記第２出力信号、及び前記第３出力信号を入力し、前記各出力信号を比較することにより、前記第１生成部、前記第２生成部、及び前記第３生成部のいずれかの故障を診断する第１比較監視部（４３３）を有し、
   前記第２処理部は、
   前記第２検出信号に基づいて第４出力信号を生成する第４生成部（４３５）と、
   前記第２検出信号に基づいて前記第４出力信号と同じ第５出力信号を生成する第５生成部（４３６）と、
   前記第２検出信号に基づいて前記第４出力信号及び前記第５出力信号と同じ第６出力信号を生成する第６生成部（４３７）と、
   前記第４出力信号、前記第５出力信号、及び前記第６出力信号を入力し、前記各出力信号の信号値の多数決を取り、多数派の信号値の出力信号を前記外部に出力する信号に決定する第２決定部（４３８）と、
   を有し、
   前記第２診断部は、前記第４出力信号、前記第５出力信号、及び前記第６出力信号を入力し、前記各出力信号を比較することにより、前記第４生成部、前記第５生成部、及び前記第６生成部のいずれかの故障を診断する第２比較監視部（４４３）を有する請求項１ないし４のいずれか１つに記載のセンサ装置。
6. 前記第１処理部及び前記第２処理部には、共通の電源が供給され、
   前記第１処理部及び前記第２処理部には、共通のグランドが供給される請求項１ないし５のいずれか１つに記載のセンサ装置。
7. 電源が供給される電源端子（２００）と、グランドが供給されるグランド端子（２０１）と、を含み、
   前記処理チップは、前記電源端子に供給される前記電源を前記第１処理部及び前記第２処理部に供給する電源配線（４１２）と、前記グランド端子に供給される前記グランドを前記第１処理部及び前記第２処理部に供給するグランド配線（４１３）と、を有する請求項６に記載のセンサ装置。
8. 電源が供給される電源端子（２００）と、グランドが供給されるグランド端子（２０１）と、を含み、
   前記電源端子は、前記第１処理部と電気的に接続された第１ワイヤ（２０４）と、前記第２処理部と電気的に接続された第２ワイヤ（２０５）と、を有し、前記第１ワイヤ及び前記第２ワイヤを介して前記第１処理部及び前記第２処理部に共通の前記電源を供給し、
   前記グランド端子は、前記第１処理部と電気的に接続された第３ワイヤ（２０６）と、前記第２処理部と電気的に接続された第４ワイヤ（２０７）と、を有し、前記第３ワイヤ及び前記第４ワイヤを介して前記第１処理部及び前記第２処理部に共通の前記グランドを供給する請求項６に記載のセンサ装置。
9. 電源が供給される電源端子（２００）と、グランドが供給されるグランド端子（２０１）と、リードフレーム（３００）と、モールド樹脂部（１００）と、を含み、
   前記第１センサ素子及び前記第２センサ素子は、前記リードフレームのうちの一端部（３０３）に実装され、
   前記処理チップは、前記リードフレームの前記一端部と、前記一端部とは反対側の他端部（３０４）と、の間に実装され、
   前記電源端子及び前記グランド端子は、前記リードフレームの前記他端部の隣に配置され、
   前記モールド樹脂部は、前記第１センサ素子、前記第２センサ素子、前記処理チップ、前記リードフレーム、前記電源端子のうちの前記リードフレームの前記他端部側の一部、及び前記グランド端子のうちの前記リードフレームの前記他端部側の一部を封止する請求項１ないし８のいずれか１つに記載のセンサ装置。
10. 前記リードフレームは、表面（３０１）及び裏面（３０２）を有し、
    前記第１センサ素子及び前記第２センサ素子は、前記リードフレームの前記一端部のうちの前記表面に実装され、
    前記処理チップは、前記リードフレームの前記表面のうちの前記一端部と前記他端部との間に実装されている請求項９に記載のセンサ装置。
11. 前記リードフレームは、表面（３０１）及び裏面（３０２）を有し、
    前記第１センサ素子は、前記リードフレームの前記一端部のうちの前記表面に実装され、
    前記第２センサ素子は、前記リードフレームの前記一端部のうちの前記裏面に実装され、
    前記処理チップは、前記リードフレームの前記表面のうちの前記一端部と前記他端部との間に実装されている請求項９に記載のセンサ装置。

Images