TW201426842A - 切割黏晶膜及切割方法 - Google Patents

切割黏晶膜及切割方法 Download PDF

Info

Publication number
TW201426842A
TW201426842A TW103107613A TW103107613A TW201426842A TW 201426842 A TW201426842 A TW 201426842A TW 103107613 A TW103107613 A TW 103107613A TW 103107613 A TW103107613 A TW 103107613A TW 201426842 A TW201426842 A TW 201426842A
Authority
TW
Taiwan
Prior art keywords
film
dicing
die
group
dicing die
Prior art date
Application number
TW103107613A
Other languages
English (en)
Other versions
TWI532092B (zh
Inventor
Jong-Wan Hong
Jang-Soon Kim
Hyo-Soon Park
Hyun-Jee Yoo
Dong-Han Kho
Hyo-Sook Joo
Original Assignee
Lg Chemical Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Chemical Ltd filed Critical Lg Chemical Ltd
Publication of TW201426842A publication Critical patent/TW201426842A/zh
Application granted granted Critical
Publication of TWI532092B publication Critical patent/TWI532092B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本發明係關於一種切割黏晶膜，其使用於任何的半導體製程中皆具有優異的可加工性以及信賴性，如黏著性、隙縫填充性、以及取出便利性，且可防止切割步驟中毛邊以及污染的情形發生。此外，本發明亦關於一種切割方法。尤其，本發明之特徵在於，將切割黏晶膜之拉伸性能最佳化，或對黏晶膜部分進行切割並經由延展步驟將其分離。因此，本發明可調整薄膜的物理特性，使切割步驟中毛邊的產生以及晶片受污染的狀況受到控制，使不受特定限制情形下具有最佳的黏著特性、取出特性、以及填縫性。因此，封裝步驟中之可加工性以及信賴性得以良好地維持。

Description

切割黏晶膜及切割方法
本發明係關於一種切割黏晶膜(dicing die bonding film)，其能於任何的半導體封裝製程中保持優異的可加工性以及信賴性，如黏著性、隙縫填充性、以及取出便利性，且可控制切割步驟中毛邊以及污染的情形發生。此外，本發明亦關於一種切割方法。
普遍而言，半導體晶片的製程中，於拋光步驟之後會包括一於晶圓上形成精細圖案以及將晶圓進行封裝的步驟，而製得一標準的產物。
其中，晶圓封裝的步驟包含了：一晶圓檢查步驟，係對半導體晶片缺陷進行檢查；一切割步驟，以將一晶圓切割成各個晶片；一黏晶步驟，係將經切割的晶片黏至一電路板或一引線框架的載盤上；一打線步驟，係以一電連接單元(如電線)將電路板或引線框架的線路圖案與半導體晶片的晶片墊連接；一成模步驟，係將半導體晶片外部以一封膠覆蓋，以提供保護內部線路及其他元件的功能；一修整步驟，係將一連接於引線與引線之間的壩條(dambar)切斷；一成形步驟，係將引線彎折成預計的形狀； 以及一完成產品檢查步驟，將一完成的產品進行缺陷檢查。
此外，於該切割步驟中，晶圓係經由一鑽石砂輪刀及其類似工具切割成一特定的厚度。在此，為了對晶圓進行固定，會將用於切割黏晶之黏膜，於一適當的溫度條件下壓合在晶圓的背面(沒有形成圖案的那面)。然而，當在上述條件下進行切割時，若有過大的應力或機械性的撞擊產生，則會造成晶圓受損並產生碎片，更會產生毛邊而造成圖案受污染。由於近年來受到封裝體微型化的需求，晶圓所要求的厚度也隨之減小，因此為了增加產出效率，切割的條件變得越來越嚴苛，因而時常發生上述問題。特別當晶圓需求的厚度變薄時，即使從前某種程度不會構成問題的毛邊形成在晶片上時，仍會污染了圖案而造成半導體晶片產生缺陷。
大部分傳統上降低此毛邊問題的方法，係以調整切割膜以及黏晶膜的物理特性來處理。然而，當經由改變上述薄膜的物理特性來減少毛邊發生時，某些物理特性如黏晶步驟以及切割步驟中的信賴性，則會相對地受到限制。
日本專利公開號2007-19478中揭露有一種方法，其係為一種切割過程中不具有背面研磨、且可防止晶圓碎片分散的切割技術，其利用控制晶圓切割時每一部位的切割深度，以及控制切割刀的高度使其在特定部位緩慢改變(升高)來完成。
然而上述文獻中所揭露之方法中，如同傳統切割方法，切割的程度深及至切割膜的基膜深處。因此，須在黏晶膜(毛邊之主要組成)被完全切割的狀態下，進行擴張(延展)以及取出(pick-up)的步驟。在此，由於具有弱的黏附性質的黏晶膜毛邊由晶片散出，而造成晶片污染的問題。
本發明係用以解決上述習知技術中所面臨的問題，且本發明之一目的係提供一種切割黏晶膜，其能於任何的半導體製程中皆保持優異的可加工性以及信賴性，如黏著性、隙縫填充性、以及取出便利性，且可控制切割步驟中毛邊以及污染的情形發生。此外，本發明亦提供一種切割方法。
為了解決上述問題，本發明係提供一種切割黏晶膜，其包括：一切割膜；以及一形成於該切割膜上之黏晶膜，其於25℃之拉伸模量(tensile modulus)為10至2,000MPa。
於本發明之該切割黏晶膜中，切割膜之伸長率較佳於100至2,000%的範圍內，且更佳於500至1,500%的範圍內。
為了解決上述問題，本發明更提供一種切割方法，係使用一切割黏晶膜，該切割黏晶膜係包括一切割膜，具有一基膜、以及一形成於該基膜上之壓敏膠黏層；以及一形成於該切割膜上之黏晶膜，該方法包括：一第一步驟， 係將一晶圓黏著於該黏晶膜上；一第二步驟，係切割至該黏晶膜非完全切斷之深度；以及一第三步驟，係將切割黏晶膜延展以將黏晶膜完全分離。
本發明之切割方法較佳係使用上述之切割黏晶膜。
此外，本發明之切割方法之第二步驟中，其切割完成深度較佳為黏晶膜厚度之50至99%，更佳為75至95%。
再者，本發明之切割方法之第三步驟中，延展強度(expanding strength)較佳係調整為基膜於切割膜中之屈服強度(yield strength)之60至90%。
本發明之切割方法之延展步驟中，延展比例較佳係控制成超出該基膜於切割膜中之屈服伸長率(yield elongation)；且延展比例較佳係控制成低於拉伸應變(tensile strain)，此係切割膜之基膜之拉伸曲線(tensile curve)之屈服點(yield point)後，於起始時抗拉強度(tensile strength)再次升高的拉伸應變(tensile strain)的範圍。
為了解決上述問題，本發明又提供一種切割方法，係使用一切割黏晶膜，該切割黏晶膜包括：一切割膜，其具有一聚烯烴膜(polyolefin film)、以及一形成於聚烯烴膜上之壓敏膠黏層；以及一形成於切割膜上之黏晶膜。此方法包括：一第一步驟，是將一晶圓黏著於該黏晶膜上；一第二步驟，是切割晶圓至黏晶膜非完全切斷之深度；以及一第三步驟，是將切割後之黏晶膜延展以將黏晶膜完全分 離。
此切割方法中，第三步驟中之延展強度(expanding strength)較佳為600至1,350gf。
再者，上述之切割方法中，第三步驟中之延展比例較佳為8至30%。
根據本發明之切割黏晶膜以及切割方法，可降低切割步驟中的毛邊現象，並調整膜的物理特性以不受特定限制情形下最佳化黏著特性、取出特性以及填縫性。因此，於任何半導體封裝步驟中，可良好地維持加工性以及信賴性。
本發明係關於一種切割黏晶膜，其包括一切割膜；以及一形成於該切割膜上之黏晶膜，其於25℃之拉伸模量(tensile modulus)為10至2,000MPa。本發明之特徵在於最佳化切割黏晶膜之拉伸性能。「拉伸性能」一詞係指一樣品(如，黏晶膜等)之特性，係以將樣品之二端固定並施以一軸向應力後，斷裂時應力以及變形曲線間的關係(拉伸曲線(tensile curve))來表示。本發明之切割黏晶膜使用於任何的半導體製程中，可保持優異的可加工性以及信賴性，如黏著性、隙縫填充性、以及取出便利性。本發明之切割黏晶膜可有效地使用於下述本發明之切割方法中。
以下將更詳盡地說明本發明之切割黏晶膜。
本發明之特徵在於，黏晶膜於25℃之拉伸模量(tensile modulus)係被控制在10至2,000MPa。在此，拉伸模量(tensile modulus)是在25℃、拉伸速率為12.8mm/分鐘時， 將薄膜進行拉伸測試所得到之數值。具體而言，本發明中樣品係切成50mm x 10mm(長x寬)大小，並且長邊方向是製膜過程中的塗佈方向，將樣品二端黏貼固定使長邊方向留下25mm的長度。接著，以12.8mm/分鐘的速率將該樣品拉伸並測量其拉伸模量(tensile modulus)。若測得之拉伸模量小於10Mpa，則於下述切割方法之延展步驟中沒有完全切開該薄膜，因此表示取出步驟可能並非順暢地進行。若大於2,000Mpa，則斷開的步驟中會引起許多的薄膜粉狀物，而表示晶片的圖案可能會受到污染。
本發明之特徵在於上述之黏晶膜之拉伸模量可受到控制，且於某些情形中，切割膜的拉伸性能亦可受到控制。特別地，在此的切割膜係受控制使其伸長率較佳為100至2,000%，更佳為500至1,500%。於此，伸長率係為將薄膜於25℃，以300mm/分鐘之速率進行拉伸測試之結果值。除了拉伸速率以外，此特殊的伸長率測量方法係類似於該測量黏晶膜之拉伸模量(tensile modulus)的方法、以及類似方法。若伸長率低於100%，則表示薄膜於下述切割方法之延展步驟中容易受到撕裂。若大於2,000%，則表示薄膜下彎得很嚴重。
藉由上述調整切割膜及/或黏晶膜之拉伸性能，切割步驟中毛邊情形以及晶片污染可受到抑制。再者，該薄膜可應用於下述本發明之切割方法中，以得到最大效應。
本發明之該切割黏晶膜的組成材料以及製備 方法並無特別限制，且此薄膜可使用本領域任何一般的技術輕易地製作得到。例如，本發明之切割黏晶膜可經由使用以下方法分別製備一黏晶膜以及一切割膜來製得，此方法包括：一將一樹脂組成物溶解或分散於一溶劑中以得到一樹脂清漆(resin varnish)的第一步驟；一將該樹脂清漆塗佈於一基膜上之第二步驟；以及一將該上方塗佈有樹脂清漆之基膜進行加熱以移除溶劑，並接著壓合之第三步驟。
該第一步驟係使用一樹脂組成物來製備一樹脂清漆的步驟。在此，樹脂組成物之組成材料並無特別限制，且此於本領域之塗佈使用上可不受特別限制。例如，切割膜之壓敏膠黏層的材料可包括有高分子量熱塑性樹脂，如經由常溫下壓敏黏著處理而具有高黏吸力以及模量(modulus)之丙烯酸樹脂。一般而言，依照待處理之晶圓的厚度以及用途，可使用UV型或非UV型(如，熱固型)之膜層作為切割膜之壓敏膠黏層，且此些膜層可經由使用UV固化型壓敏黏膠或熱固型壓敏黏膠以及相似物來製作。在此，當使用UV型時，壓敏黏膠之黏吸力隨著UV照射而增加，因此結合強度(adhesion strength)隨之降低；當使用非-UV型時，結合強度係隨著加熱或施以相似作用而降低。當於切割步驟後而需將切出之晶圓取出時，此等UV型或非-UV型之膜層可產生出不同的剝離力。亦即，非-UV型薄膜相對於UV型薄膜具有較高的結合強度，因此，若當晶圓厚度較薄 時，取出時可能會造成缺陷產生。故，當晶圓厚度較薄時，較佳係使用具有低結合強度的UV型切割膜。在此，較佳係使用UV型壓敏黏膠，但不僅限於此。
有鑒於見結強度以及高溫與熱抗性，高分子量熱塑性樹脂由於具有彈性以及初步的黏著特性，因此可使用作為黏晶膜之膠黏層。可用來作為膠黏層之代表性的組成物包含一包括有多官能環氧樹脂、硬化劑、以及一熱固型樹脂的組成物。較佳係使用一酚醛樹脂作為硬化劑，且為了於高溫時具有濕氣抵抗性，其較佳係經由PCT(壓力鍋試驗，Pressure Cooker Test：121℃/100%/2atm)之48小時測試後之吸濕性為2.0重量百分比或更低。此外，該熱塑性樹脂包含具有官能基(如環氧丙基(glycidyl group)、羥基(hydroxy group)、羧基(carboxyl group)、及/或腈基(nitrile group))之化合物，例如包含如(甲基)丙烯酸環氧丙酯(glycidyl(meth)acrylate)、(甲基)丙烯酸羥基酯(hydroxy(meth)acrylate)、及/或(甲基)丙烯酸羧基酯(carboxyl(meth)acrylate)單體之丙烯酸樹脂。雖然此些材料係為本發明所使用之範例，但本發明並不受限於此，且本領域之一般的材料亦可不受限地可取用於此薄膜製備之使用。
該所述之清漆之溶劑可為一或多個選自以下所組成之群組：甲乙酮(methylethyl ketone，MEK)、丙酮、甲苯(toluene)、二甲基甲醯胺(dimethylformamide，DMF)、甲基溶纖劑(methylcellosolve(MCS))、四氫呋喃(tetrahydrofuran，THF))、以及N-甲基吡咯烷酮(N-methylpyrrolidone，NMP)。
為了縮短製程時間或改善薄膜中的分散度，此填充劑可於第一步驟進行時即加入。添加填充劑的方法的範例包括：球磨(ball mill)、砂磨(bead mill)、三輥軋(three rolls)、或使用高速分散機，此些方法可單獨使用作組合二者以上一同使用。此方法中所用之球或砂(bead)可由玻璃、礬土、或鋯、以及其相似物來製備。而為了提高顆粒分散度，較佳使用由鋯所製備之球或砂(bead)。
該第二步驟係一將該預備好之樹脂清漆塗佈於基膜上之步驟。如何將樹脂清漆塗佈於基膜上之方法並無特別限制。例如，習知技術中如刮塗法、輥塗法、噴塗法、凹版印刷塗佈法、落簾塗布(curtain coat)、切角塗佈(comma coat)、及/或唇塗(lip coat)皆可使用。上述步驟中所使用之基膜亦無特別限制。例如，可使用本領域一般所用之材料，如聚乙烯膜(polyethylene film)、聚丙烯膜(polypropylene film)、聚四氟乙烯膜(polytetrafluoroethylene film)、聚乙烯對苯二甲酸酯膜(polyethyleneterephthalate film)、聚氨酯(polyurethane film)、乙烯-乙酸乙烯酯膜(ethylene vinyl acetate film)、乙烯-丙烯共聚膜(ethylene-propylene copolymer film)、乙烯-丙烯酸乙酯共聚物膜(ethylene-acrylic acid ethyl copolymer film)、乙基共聚物膜(ethyl copolymer film)、或乙烯-丙烯酸甲酯共聚物膜(ethylene-acrylic acid methyl copolymer film)、以及相似物。若有需要，可將基膜進行表面處理，如底漆塗佈(primer application)、電暈處理、蝕刻處理、或UV照射，且為了可進行UV照射固化，該基 膜可選自一具有好的光穿透性之材料。
第三步驟是一該基膜進行加熱以移除溶劑之步驟，其中加熱較佳是於70至250℃進行5至20分鐘，但不限於此。
在使用上述方法製得切割膜以及黏晶膜後，將其壓合以製備切割黏晶膜。於此，該製備之切割膜以及黏晶膜可藉由如熱軋壓合(hot roll laminate)或加壓壓合(laminate press)之方法進行壓合。為了可連續製造且具有較高的效率，較佳係使用熱軋壓合法，且此方法較佳係於10至100℃的溫度以及0.1至10Kgf/cm2的壓力條件中進行，但不限於此。
如圖1所示，本發明亦關於一種使用一切割黏晶膜之切割方法，該切割黏晶膜係包括一切割膜(1)，具有一基膜、以及一形成於該基膜上之壓敏膠黏層；以及一形成於該切割膜上之黏晶膜(2)，而此方法包括：一第一步驟，係將一晶圓黏著於黏晶膜上；一第二步驟，係切割至黏晶膜非完全切斷之深度；以及一第三步驟，係將切割黏晶膜延展以將黏晶膜完全分離。當一半導體封裝之切割步驟使用上述方法完成時，可大幅地調整切割膜以及黏晶膜的物理特性，且本發明可使切割黏晶膜具有優異的可加工性以及信賴性，如黏著性、隙縫填充性、以及取出便利性，且可防止切割步驟中毛邊的情形發生。若僅提高薄膜之可加工性以及信賴性的物理特性，而不考量晶片污染以及毛邊的問題，薄膜的特性可得到大幅提升。然而，為了降低薄 膜毛邊的發生，模量(modulus)必須維持於一定值之上。由於此限制的關係，黏晶步驟中的黏著特性以及縫隙填充性則會被迫降低。也就是說，當一般用於調整薄膜模量(modulus)的無機填充物的量增加時，晶圓的黏著性會降低，因此造成晶片掉落以及取出問題的產生。此外，當縫隙填充性因為無機填充物以及模量增加而降低時，基板(如PCB(印刷電路板，Printed Circuit Board)以及引線框)與黏晶膜之間則會產生開口，而影響到封裝基板的信賴性。
然而，本發明之切割方法中，在不影響物理特性如薄膜模量的前提下，黏晶後之縫隙填充性可得到最佳化。一般的封裝製程中，經由黏晶以及成模步驟可將基板與黏晶膜之間的縫隙填充性提升至100%，然而本發明可將基板與黏晶膜之間的縫隙填充性提升至100%並同時調整薄膜之物理特性。具體上沒有任何限制，上述本發明之切割黏晶膜較佳係應用至本發明之切割方法中。
此後，將伴隨圖示逐一詳細說明本發明之切割方法中的各個步驟。
如圖2所示，本發明之第一步驟係將一經切割後之晶圓(3)黏接至黏晶膜(2)上。在此，黏接晶圓(3)之方法並無特別限制，且可使用本領域中通常之方法進行。
第二步驟係切割該上方黏有晶圓(3)的薄膜，以製備半導體晶片。如圖3所示，本發名之特色在於，將切割的深度控制在黏晶膜(2)非完全切開的深度。圖4係表示進行本發明之切割步驟後，切割刀片(4)移開後的示意圖， 圖5係為圖4中黏晶膜(2)以及晶圓(3)區域的部分放大圖。特別地，該第二步驟中的切割深度係依照黏晶膜的厚度來作決定。當黏晶膜較厚時，則必須切割較深的厚度。在無特別限制之前提下，第二步驟之晶圓切割的過程中，較佳係切割至黏晶膜厚度的50至99%，更佳為75至95%。若切割深度小於黏晶膜厚度的50%，則會造成薄膜於後續的延展步驟中將無法完全被分離。若切割深度大於黏晶膜厚度的99%，則會因為製程限制範圍而使部分的切割膜因切割而產生毛邊。
本發明之第三步驟係將該切割黏晶膜延展以將該經由部分切割的黏晶膜完全分離。此延展的步驟係用以使受切割的晶片之間的距離拉長，而使接下來的取出步驟得以順暢地進行，而其中黏著於切割晶圓之切割黏晶膜可受到各方向的拉伸(360度)。
本發明之切割方法中的延展步驟，相較於習知之步驟具有較低的延展特性。亦即，於習知之方法中，部分被切開的切割膜之基膜較容易受到延展。但在本發明中，由於整片膜中切割的部位相較習知技術中較為減少，因此延展特性會相對減低。因此，為了使延展步驟可流暢地進行，膜的拉伸性能需要受到調整，或是需依照拉伸性能而適當的控制延展進行條件。本發明中，第三步驟的延展係依照切割膜中基膜的拉伸性能(拉伸曲線(tensile curve))，來調整延展強度(expanding strength)以及延展比例。該切割膜中基膜的拉伸性能，係如上述相同方法中之特定條件(拉伸 速率：300mm/分鐘)進行測試。一個用以表示拉伸性能的拉伸曲線(tensile curve)中，Y軸表示施以樣品的應力，而X軸係表示樣品受到應力而產生的變形比例(拉伸應變(tensile strain),%)。下文中，「延展強度(expanding strength)」一詞代表的是延展過程中切割黏晶膜所受到的應力，且其相當於拉伸曲線(tensile curve)中之Y軸。此外，「延展比例」係指延展過程中切割黏晶膜的變形比例，且其相當於拉伸曲線(tensile curve)中之X軸。
本發明之切割步驟中，第三步驟的延展強度(expanding strength)較佳是切割膜中基膜的屈服強度(yield strength)之60至90%。若延展強度小於60%，則表示薄膜下彎得很嚴重。若延展強度大於90%，則表示薄膜容易受到撕裂。
本發明之第三步驟中，切割黏晶膜的延展比例較佳係控制在切割膜中基膜的屈服伸長率(yield elongation)之外。「屈服伸長率(yield elongation)」一詞係表示切割膜之基膜的拉伸曲線(tensile curve)中，屈服點(yield point)的拉伸應變(tensile strain)。此外，該切割黏晶膜的延展比例，較佳係低於切割膜之基膜的拉伸曲線中(過了屈服點之後)抗拉強度值再次升高的拉伸應變點。若該延展比例低於切割膜之基膜的屈服點(yield point)，則表示薄膜在延展過程中仍固定不變，而當整個薄膜收縮時的作用力則會使得晶片於取出的步驟中被彈出、或是產生缺陷。此外，若延展比例在拉伸曲線之抗拉強度增加點外時，則必須使延展設備 進行二次負載使晶圓振動，則使得晶片飛散的問題產生。
本發明之切割方法中，毎一步驟中的條件係依照黏晶膜的厚度及/或切割膜之基膜的拉伸性能來決定。因此，本發明之切割方法具有一優點，係所使用的材料種類並無限制。例如，當使用聚烯烴膜作為本發明之基膜時，本發明之一實施態樣係如下述。
亦即，本發明係關於一種使用切割黏晶膜之切割方法，該切割黏晶膜包括一切割膜，其係具有聚烯烴膜(polyolefin film)、以及形成於該聚烯烴膜上之壓敏膠黏層；以及一形成於該切割膜上之黏晶膜，該方法包括：(1)將一晶圓黏著於黏晶膜上之步驟；(2)切割晶圓至黏晶膜非完全切斷之深度的步驟；以及(3)將切割黏晶膜延展以將黏晶膜完全分離之步驟。
此聚烯烴膜係為最常使用作為切割膜之基膜的材料，其拉伸曲線(tensile curve)係如同圖7中所示之。於該圖中，MD(機械方向，Mechanical Direction)係指製備過程中之圖佈方向，且TD(斷面方向，Transverse Direction)係指垂直該MD的方向。如圖7所示，當應變速率(tensile speed)為300mm/分鐘時，聚烯烴膜具有約1,000至1,500gf的屈服強度、約2,800至3,300的抗拉強度、以及1,000%的伸長率。
當使用此等切割膜於本發明之方法中時，每一步驟之特定條件係如下述。
也就是，於步驟(1)以及(2)中，當處理晶圓時， 切割需進行至該黏晶膜非完全切斷之深度，較佳係切割至黏晶膜厚度的50至99%，更佳為75至95%。接下來的步驟中需進行延展步驟，其中延展強度較佳係600至1,350gf，即為切割膜中基膜(聚烯烴膜)的屈服強度的60至90%。此外，同時，聚烯烴膜的變形比例較佳係在屈服伸長率外(約8至12%，請參見圖7)，並低於屈服點後抗拉強度再次升高之拉伸應變值(約25至30%，請參見圖7)。
本發明更關於一種半導體之封裝方法，包括：(1)將該經由上述切割方法所分開之半導體晶片取出；(2)將該取出之半導體晶片黏接至一半導體基板；(3)以一電性連接元件將該半導體晶片電性連接至該半導體基板；以及(4)以一封膠將該封裝體進行成模。
該半導體封裝方法之進行狀態並無特殊限制，且該些取出、黏晶、打線、以及成模步驟所進行之條件皆無特別限制。
上述之切割黏晶膜以及切割方法可使半導體封裝過程具有優異的可加工性以及信賴性，且可提高製備各種半導體裝置的效率。半導體裝置的例子可包括：行動電話或行動終端中所使用之快閃記憶體、或半導體記憶體。近來，半導體裝置係以MCP(Multi Chip Package，多晶片封裝)製備，MCP係為一包含有多個壓合於一基板上之晶片，以使半導體可達到高整合性及多功能性之要求。本發明之薄膜以及方法於此MCP的應用上亦可達到優異的可加工性 以及信賴性。
1‧‧‧切割膜
1-1‧‧‧基膜
1-2‧‧‧壓敏膠黏層
2‧‧‧黏晶膜
3‧‧‧晶圓
4‧‧‧切割刀片
A‧‧‧黏晶膜的切割深度
B‧‧‧切割步驟完成後未被切割的深度
C‧‧‧切割寬度
圖1係本發明一較佳實施態樣之膠黏層之示意圖，其中一黏晶膜係壓合於一切割膜上。
圖2係表示一晶圓黏附於圖1之膠黏層之示意圖。
圖3係表示一本發明一實施態樣的切割方法中，以切割刀片部分地切割黏晶膜。
圖4係表示如圖3之部分切割步驟完成後的剖示圖。
圖5係為圖4中黏晶膜以及晶圓區域的部分放大圖。
圖6係為黏晶膜經由將部分切開之薄膜進行延展後而完全分離之示意圖。
圖7係為一聚烯烴膜(polyolefin film)之拉伸曲線(tensile curve)圖。
以下係藉由本發明的具體實施例以及非本發明之比較例更詳細地說明本發明之實施方式。然而，本發明之範疇並不僅限於下述實施例的範圍。
[實施例1]
將一含66重量份之芳香型(aromatic-based)環氧樹脂(酚醛型環氧樹脂，軟化點80℃)、60重量份之酚樹脂(酚醛樹脂(phenol novolac resin)，軟化點90℃)、200重量份之含環氧基之丙烯酸共聚物(SA-55，由LG Chem,Ltd.取得，Tg=9℃，重量平均分子量500,000)、0.3重量份之硬 化加速劑(2-苯基-4-甲基咪唑(2-phenyl-4-methyl imidazole，2P4MZ))、以及15重量份之氧化矽(熔融氧化矽，平均顆粒直徑75nm)之組成物進行攪拌，並加入至甲基乙基酮中混合以製備一清漆(varnish)。
將製得之清漆塗佈至一厚度38μm的基膜(聚酯離型膜，Film,RS-21G，由SKC取得)上，並於110℃乾燥3分鐘使製得一厚度20μm的薄膜。將所製得的薄膜以50mm x 10mm(長X寬)的大小進行切割，並注意使長邊方向與製程中塗佈方向相同，如此製作出樣品，接著將此樣品之兩端黏貼固定，使長邊方向留下25mm的長度。接著，於常溫下(25℃)將樣品固定並以12.8mm/分鐘的速率拉伸，測量其拉伸模量(tensile modulus)。於此，薄膜於常溫下所測得之拉伸模量為450Mpa。關於黏晶膜的製作，係將一具有厚度100μm的基膜與一厚度10μm的壓敏膠黏層壓合後形成一切割膜，並將此切割膜裁剪而製備切割黏晶膜。
[實施例2]
除了須使用100重量份之丙烯酸樹脂以外，如實施例1相同之方法製備一切割黏晶膜。在此，黏晶膜所具有之拉伸模量(tensile modulus)為900MPa。
[實施例3]
除了須使用400重量份之丙烯酸樹脂以外，如實施例1相同之方法製備一切割黏晶膜。在此，黏晶膜所具有之拉伸模量(tensile modulus)為200MPa。
[比較例1]
除了須使用30重量份之丙烯酸樹脂以外，如實施例1相同之方法製備一切割黏晶膜。在此，黏晶膜所具有之拉伸模量(tensile modulus)為3,000MPa。
[比較例2]
除了須使用600重量份之丙烯酸樹脂以外，如實施例1相同之方法製備一切割黏晶膜。在此，黏晶膜所具有之拉伸模量(tensile modulus)為10MPa。
[比較例3]
將實施例1中之切割黏晶膜於切割步驟中的切割深度進行調整，使其作為比較例3。
關於將上述實施例1至3以及比較例1及2所製得之切割黏晶膜應用於加工時的毛邊情形、取出特性、以及晶片受污染率(contamination rate of die)，係使用以下方法來作測量。
1.毛邊情形、取出特性、以及晶片受污染率的測試-實施例1至3以及比較例1以及2之測試
使用實施例以及比較例中所製得之切割黏晶膜進行切割製程，切割尺寸為5mm×5mm，切割深度為17μm，並觀察毛邊情形。接下來，將薄膜拉伸至7mm以進行取出特性的觀察。
將上述之測試進行100次，並計算約100個晶片之毛邊發生次數。關於取出測試的判定，即使100個晶片之中僅1個失敗，仍需視為具有瑕疵。此外，於經由延展步驟將黏晶膜分離後，亦須以如同毛邊計算方法來計算 由於黏晶膜裁剪所產生之薄膜粉末造成之晶片受污染率。
比較例3之測試
當使用實施例1之切割黏晶膜進行切割步驟時，使切割步驟僅切割進行至黏晶膜，觀察所有的壓敏膠黏層以及部分的切割膜(30μm)之基膜的毛邊發生情形。接著，將薄膜拉伸至7mm以進行取出特性的觀察。在此，晶片切割尺寸為5mm×5mm。
上述之測量結果係如下表1所示。
如圖1所示，使用本發明實施例1至3之切割黏晶膜於本發明之切割方法中，可完全地解決毛邊或晶片之污染。相較之下，由於比較例1至3之切割黏晶膜之模 量已背離本發明之範疇，或是即使已使用了本發明之切割黏晶膜但卻沒有使用本發明之方法，因此亦無法得到較佳的結果。
尤其，在具有過多模量的黏晶膜之比較例1中，晶片嚴重地受到切割所產生的毛邊污染。此外，在具有較少模量的黏晶膜之比較例2中，雖然沒有發生毛邊或是污染，但黏晶步驟中的取出特性以及隙縫填充性卻是異常低落。再者，關於將實施例1之切割黏晶膜使用於習知切割方法中的比較例3，雖然取出特性、黏著性、以及隙縫填充性表現優異，但其切割過程中卻產生大量的毛邊。
1-1‧‧‧基膜
1-2‧‧‧壓敏膠黏層
2‧‧‧黏晶膜
3‧‧‧晶圓

Claims (17)

  1. 一種切割黏晶膜，係包括：一切割膜；以及一形成於該切割膜上之單層黏晶膜，其於25℃之拉伸模量(tensile modulus)為10至2,000MPa；其中該黏晶膜係與一晶圓直接接觸。
  2. 如申請專利範圍第1項所述之切割黏晶膜，其中，該切割膜之伸長率為100至2,000%。
  3. 如申請專利範圍第2項所述之切割黏晶膜，其中，該切割膜之伸長率為500至1,500%。
  4. 如申請專利範圍第1項所述之切割黏晶膜，其中，該切割膜係包括一基膜以及一壓敏膠黏層。
  5. 如申請專利範圍第1項所述之切割黏晶膜，其中，該黏晶膜係包括一基膜以及一膠黏層。
  6. 如申請專利範圍第4、5項任一項所述之切割黏晶膜，其中，該基膜係至少一選自由聚乙烯膜、聚丙烯膜、聚四氟乙烯膜、聚乙烯對苯二甲酸酯膜、聚氨酯、乙烯-乙酸乙烯酯膜、乙烯-丙烯共聚膜、乙烯-丙烯酸乙酯共聚物膜、乙基共聚物膜、及乙烯-丙烯酸甲酯共聚物膜所組成之群組。
  7. 如申請專利範圍第4項所述之切割黏晶膜，其中，該壓敏膠黏層係包括丙烯酸樹脂。
  8. 如申請專利範圍第5項所述之切割黏晶膜，其中，該膠黏層係包括固化態之一樹脂組成物，該樹脂組成物包括一多官能環氧樹脂、一硬化劑、以及一熱塑型樹脂。
  9. 如申請專利範圍第8項所述之切割黏晶膜，其中，該硬化劑係一酚醛樹脂。
  10. 如申請專利範圍第8項所述之切割黏晶膜，其中，該硬化劑經由121℃/濕度100%/2 atm之壓力鍋試驗48小時測試後之吸濕性為2.0重量百分比以下。
  11. 如申請專利範圍第8項所述之切割黏晶膜，其中，該熱塑性樹脂係包括具有官能基之化合物，其中，該官能基係至少一選自由環氧丙基、羥基、羧基、及腈基所組成之群組。
  12. 如申請專利範圍第8項所述之切割黏晶膜，其中，該熱塑性樹脂係一丙烯酸樹脂，其包括至少一選自由(甲基)丙烯酸環氧丙酯、(甲基)丙烯酸羥基酯、及(甲基)丙烯酸羧基酯所組成之群組之單體。
  13. 一種製備如申請專利範圍第1項所述之切割黏晶膜之方法，包括：(A)分別製備一黏晶膜以及一切割膜，該方法包括：一第一步驟，將一樹脂組成物溶解或分散於一溶劑中以得到一樹脂清漆；一第二步驟，將該樹脂清漆塗佈於一基膜上；以及一第三步驟，將塗佈有該樹脂清漆之該基膜進行加熱；以及(B)壓合製備之該黏晶膜以及該切割膜。
  14. 如申請專利範圍第13項所述之方法，其中，該溶劑係至少一選自由甲乙酮、丙酮、甲苯、二甲基甲醯胺、甲基溶纖劑、四氫呋喃、以及N-甲基吡咯烷酮所組成之群組。
  15. 如申請專利範圍第13項所述之方法，其中，加熱係於70至250℃進行5至20分鐘。
  16. 如申請專利範圍第13項所述之方法，其中，製備之該切割膜以及該黏晶膜係藉由熱軋壓合之方法進行壓合。
  17. 如申請專利範圍第13項所述之方法，其中，該壓合係於10至100℃的溫度以及0.1至10Kgf/cm2的壓力條件中進行。
TW103107613A 2007-12-03 2008-11-28 切割黏晶膜及切割方法 TWI532092B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124321A KR101191121B1 (ko) 2007-12-03 2007-12-03 다이싱 다이본딩 필름 및 다이싱 방법

Publications (2)

Publication Number Publication Date
TW201426842A true TW201426842A (zh) 2014-07-01
TWI532092B TWI532092B (zh) 2016-05-01

Family

ID=40718311

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097146397A TWI459454B (zh) 2007-12-03 2008-11-28 切割黏晶膜及切割方法
TW103107613A TWI532092B (zh) 2007-12-03 2008-11-28 切割黏晶膜及切割方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW097146397A TWI459454B (zh) 2007-12-03 2008-11-28 切割黏晶膜及切割方法

Country Status (6)

Country Link
US (1) US8541289B2 (zh)
JP (2) JP5545667B2 (zh)
KR (1) KR101191121B1 (zh)
CN (1) CN101835865A (zh)
TW (2) TWI459454B (zh)
WO (1) WO2009072742A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067653A (ko) * 2001-03-02 2001-07-13 김찬호 알레르기성 비염 및 천식 치료제와 그 제조방법
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
CN103050771B (zh) * 2012-12-28 2016-03-02 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
KR102186203B1 (ko) 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
JP6295132B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6295135B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
KR102456771B1 (ko) * 2016-04-28 2022-10-20 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트
CN106206397B (zh) * 2016-08-05 2020-02-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
JP6615150B2 (ja) * 2017-05-01 2019-12-04 古河電気工業株式会社 接着フィルム、半導体ウェハ加工用テープ、半導体パッケージおよびその製造方法
CN108480853A (zh) * 2018-03-01 2018-09-04 浙江华越芯装电子股份有限公司 一种键合用高温保护膜的切割方法和使用方法
TWI713134B (zh) * 2019-11-14 2020-12-11 日月光半導體製造股份有限公司 用於製作半導體設備之整合系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196342A (ja) * 1990-11-28 1992-07-16 Mitsui Toatsu Chem Inc 半導体ウエハダイシング用フィルム
DE69914418T2 (de) 1998-08-10 2004-12-02 Lintec Corp. Dicing tape und Verfahren zum Zerteilen einer Halbleiterscheibe
JP4095794B2 (ja) * 2001-12-03 2008-06-04 日東電工株式会社 複合フィルム及び半導体製品保持シート
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP2005235795A (ja) 2004-02-17 2005-09-02 Sumitomo Bakelite Co Ltd 半導体ウエハ加工用粘着テープ
JP2006005159A (ja) 2004-06-17 2006-01-05 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP4923398B2 (ja) * 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法
JP2006161038A (ja) * 2004-11-12 2006-06-22 Mitsui Chemicals Inc フィルム状接着剤およびそれを用いた半導体パッケージ
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP4549239B2 (ja) * 2005-06-22 2010-09-22 日東電工株式会社 ダイシング用粘着シート
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法
JP2007109808A (ja) * 2005-10-12 2007-04-26 Furukawa Electric Co Ltd:The 半導体ウエハダイシング−ダイボンド用粘接着テープ
US7768141B2 (en) * 2006-02-14 2010-08-03 Lg Innotek Co., Ltd. Dicing die attachment film and method for packaging semiconductor using same
WO2007094612A1 (en) * 2006-02-14 2007-08-23 Ls Cable Ltd. Dicing die attachment film and method for packaging semiconductor using the same
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法

Also Published As

Publication number Publication date
WO2009072742A2 (en) 2009-06-11
WO2009072742A3 (en) 2009-07-23
JP5545667B2 (ja) 2014-07-09
JP2013145902A (ja) 2013-07-25
TWI459454B (zh) 2014-11-01
JP5636594B2 (ja) 2014-12-10
US20100291739A1 (en) 2010-11-18
KR101191121B1 (ko) 2012-10-15
TW200933726A (en) 2009-08-01
CN101835865A (zh) 2010-09-15
US8541289B2 (en) 2013-09-24
KR20090057647A (ko) 2009-06-08
JP2011505706A (ja) 2011-02-24
TWI532092B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
TWI532092B (zh) 切割黏晶膜及切割方法
KR101616680B1 (ko) 점착 테이프 및 웨이퍼 가공용 테이프
JP6133542B2 (ja) フィルム状接着剤、接着シート及び半導体装置
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
TWI583759B (zh) 半導體用黏著性樹脂組成物、半導體用黏著膜 以及切割晶粒接合膜
JP2011506669A (ja) 接着フィルム、ダイシング・ダイボンディングフィルム及び半導体装置
JP5364991B2 (ja) 半導体用接着剤組成物、半導体用接着シート及び半導体装置
KR101191111B1 (ko) 접착제 조성물, 접착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 장치
TWI673338B (zh) 帶切割帶的晶粒接合膜及半導體裝置的製造方法
JPWO2008105169A1 (ja) 半導体用接着フィルムおよびそれを用いた半導体装置
WO2021002248A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、ダイシング・ダイボンディング一体型接着シート、並びに半導体装置及びその製造方法
TW202035605A (zh) 接著膜、附有切晶帶之接著膜、及半導體裝置製造方法
JP4957064B2 (ja) 半導体装置及びその製造方法
JP5613982B2 (ja) 半導体チップの製造方法及びダイシングテープ
JP2017005160A (ja) ウエハ加工用テープ
KR20090111260A (ko) 접착제 조성물, 상기를 포함하는 접착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 장치
JP5811514B2 (ja) フィルム状接着剤
TW201936863A (zh) 半導體裝置的製造方法、膜狀接著劑及接著片
TW201941314A (zh) 半導體裝置的製造方法及接著膜
JP2010265416A (ja) フィルム状接着剤
KR101454069B1 (ko) 다이싱 다이본딩 필름
WO2023047594A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2022149277A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
JP2018157062A (ja) 半導体装置の製造方法
JP6213618B2 (ja) フィルム状接着剤、接着シート及び半導体装置