CN101835865A - 切割芯片贴膜和切割方法 - Google Patents

切割芯片贴膜和切割方法 Download PDF

Info

Publication number
CN101835865A
CN101835865A CN200880112744A CN200880112744A CN101835865A CN 101835865 A CN101835865 A CN 101835865A CN 200880112744 A CN200880112744 A CN 200880112744A CN 200880112744 A CN200880112744 A CN 200880112744A CN 101835865 A CN101835865 A CN 101835865A
Authority
CN
China
Prior art keywords
film
die bonding
bonding film
cutting
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880112744A
Other languages
English (en)
Inventor
洪宗完
金章淳
朴孝淳
柳贤智
高东汉
朱孝叔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Corp
Original Assignee
LG Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chemical Co Ltd filed Critical LG Chemical Co Ltd
Publication of CN101835865A publication Critical patent/CN101835865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明涉及一种切割芯片贴膜和切割方法，该切割芯片贴膜能够在任何半导体封装工艺中保持良好的可加工性和可靠性，例如粘附性、间隙填充性和拾起性，同时在切割步骤中控制毛刺发生率因而控制芯片的污染。具体而言，本发明的特征在于优化切割芯片贴膜的拉伸特性，或者在切割步骤中在芯片贴膜部分进行切割并通过扩缝步骤使其分离。因此，本发明在控制切割步骤中的毛刺发生率和芯片的污染的同时可以调节膜的物理性能以使粘附性、拾起性和间隙填充性最大化而不受特别限制。因此，在封装工艺中可以优异地保持可加工性和可靠性。

Description

切割芯片贴膜和切割方法
技术领域
本发明涉及一种切割芯片贴膜(dicing die bonding film)和切割方法，该切割芯片贴膜在任何半导体封装工艺均能够保持良好的可加工性和可靠性，例如粘附性、间隙填充性和拾起性，同时在切割工艺中控制毛刺发生率(burrincidence)而因此控制芯片的污染。
背景技术
一般而言，制备半导体芯片的工艺包括在晶片上形成精细图形的步骤和在抛光后封装晶片的步骤，从而达到最终器件的标准。
在此，封装工艺包括：晶片检查步骤，其中检查半导体芯片是否为次品；切割步骤，其中将晶片切割分成各芯片；芯片键合步骤，其中将切割分成的芯片粘附在电路膜上或引线框架的承载板上；引线键合步骤，其中用电连接器材(例如金属丝)将电路膜的电路图形或引线框架连接到设置在半导体芯片上的芯片盘(chip pad)上；模封(molding)步骤，其中用密封剂将所述半导体芯片的外面包围以保护其内部电路和其它部分；切筋(trimming)步骤，其中连接引线与引线的框架堤坝(dambar)被切除；成形(forming)步骤，其中将引线弯曲至所需的形状；和成品检测步骤，其中检测完成的封装是否为次品。
此外，在所述的切割步骤中，用金刚石砂轮等以一定的厚度切割晶片。在此，为了固定晶片，在适当的温度条件下在晶片的背面层叠用于切割粘附芯片的粘合膜，在晶片的背面上没有形成图形。然而，在所述条件下实施切割的步骤时，在其上的施加过大的压力或机械冲击时，由于晶片的损坏而引起碎屑，以及能引起图像污染的毛刺(burr)。最近，由于封装的小尺寸，晶片厚度变得越来越薄，以及为了提高生产效率，切割条件变得严格，频繁地产生上述问题。特别是，当晶片的厚度变薄时，存在许多种甚至之前没有任何问题的一些毛刺也会附着在芯片上的情况，这些毛刺通过污染图形而导致半导体芯片出现次品。
为了降低毛刺发生率，最常规的技术大多数是调节切割膜(dicing film)和芯片贴膜(die bonding film)的物理性能的方法。然而，在改变所述膜的物理性能以降低毛刺发生率的情况下，存在对物理性能的相对限制，例如在芯片键合步骤或切割步骤中的可靠性。
日本未经审查的专利公开第2007-19478号公开了一种进行切割的方法作为在切割过程中防止使晶片碎片散开而不进行研磨(back grinding)的技术，其中控制在晶片的各部分的切割深度，并且在特定部分缓慢改变(上升)切割刀片的高度。
然而，在上述现有的文件公开的方法中，如常规切割方法一样是对切割膜的基膜进行的切割。在这种情况下，在作为毛刺主要组分的芯片贴膜被完全切割的条件下实施扩缝和拾起步骤。在此，存在引起芯片污染的问题，因为具有相对弱的粘结强度的芯片贴膜的毛刺分散在芯片上。
发明内容
技术问题
为了解决上述的现有技术的问题完成了本发明，本发明的目的是提供一种切割芯片贴膜和切割方法，该切割芯片贴膜在任何半导体封装工艺均能够保持良好的可加工性和可靠性，例如粘附性、间隙填充性和拾起性，同时在切割工艺中控制毛刺发生率而因此控制芯片的污染。
技术方案
作为解决所述问题的方式，本发明提供了一种切割芯片贴膜，其包括切割膜；和芯片贴膜，该芯片贴膜形成在所述切割膜上并且在25℃时的拉伸模量为10～2,000MPa。
在本发明所述的切割芯片贴膜中，切割膜的伸长率优选为100～2,000％，并且更优选为500～1,500％。
作为解决所述问题的另一方式，本发明也提供了一种切割的方法，该方法使用切割芯片贴膜，该切割芯片贴膜包括切割膜，该切割膜具有基膜且包括形成在所述基膜上的压敏粘合层；和形成在所述切割膜上的芯片贴膜，并且所述方法包括如下步骤：将晶片粘附在芯片贴膜上的第一步骤；进行切割使芯片贴膜达到没有被完全切开的深度的第二步骤；和将切割芯片贴膜扩缝以使芯片贴膜完全分离的第三步骤。
优选地，使用如前所述的本发明的切割芯片贴膜进行根据本发明的切割方法。
此外，在根据本发明的切割方法的第二步骤中，优选实施切割的程度为切至芯片贴膜厚度的50～99％，并且更优选为75～95％。
此外，优选地，在根据本发明的切割方法的第三步骤中，扩缝强度为切割膜中的基膜的屈服强度的60～90％。
优选地，在根据本发明的切割方法的扩缝步骤中，控制扩缝率超过切割膜中的基膜的屈服伸长率，并且控制所述扩缝率低于在切割膜中的基膜的拉伸曲线的屈服点之后的拉伸强度再次增加的起始点的拉伸应变。
作为解决所述问题的其它方式，本发明还提供了一种切割方法，该方法使用切割芯片贴膜，所述切割芯片贴膜包括切割膜，该切割膜具有聚烯烃膜和形成在所述聚烯烃膜上的压敏粘合层；和形成在所述切割膜上的芯片贴膜，并且所述方法包括如下步骤：将晶片粘附在芯片贴膜上的第一步骤；进行切割使芯片贴膜达到没有被完全切开的深度的第二步骤；和使切割芯片贴膜扩缝以使芯片贴膜完全分离的第三步骤。
在所述的切割方法中，在第三步骤中的扩缝强度优选为600～1,350gf。
此外，在所述的切割方法中，在第三步骤中的扩缝率优选为8～30％。
有益效果
根据本发明的切割芯片贴膜和切割方法，可以减少切割过程中的毛刺发生率，并可以调节膜的物理性能从而使粘附性、拾起性和间隙填充性最大化而不受某种限制，从而在任何半导体封装工艺中可以出色地保持可加工性和可靠性。
附图说明
图1为显示根据本发明的一个方面的粘合膜的图，其中芯片贴膜层叠在切割膜上。
图2为显示将晶片粘附在所述图1的粘合膜上形状的图。
图3为显示根据本发明的一个方面的切割方法用切割刀片部分切割芯片贴膜形状的图形图示。
图4为在根据图3的部分切割后的剖视图。
图5为图4的芯片贴膜和晶片的剖视放大图。
图6为显示通过将部分切开的膜扩缝而使芯片贴膜完全分离的形状的图形图示。
图7为聚烯烃膜的拉伸曲线图。
<附图标记>
1：切割膜
1-1：基膜
1-2：压敏粘合层
2：芯片贴膜
3：晶片
4：切割刀片
A：芯片贴膜的切割深度
B：切割后剩余的深度
C：切割宽度
具体实施方式
本发明涉及一种切割芯片贴膜，该切割芯片贴膜包括切割膜；和芯片贴膜，该芯片贴膜形成在所述的切割膜上，且在25℃下具有10至2,000MPa的拉伸模量。本发明的特征在于使切割芯片贴膜的拉伸特性最优化。术语“拉伸特性”，指的是样品(例如，芯片贴膜等)的特性，其由在固定样品的两端并在其轴向上施加应力后，在其断裂时应力与变形曲线之间的关系(拉伸曲线)表示。根据本发明的切割芯片贴膜，在任何半导体封装工艺中可优异地保持可加工性和可靠性，例如粘附性、间隙填充性和拾起性。本发明的切割芯片贴膜可以高效地用于本发明的如下切割方法中。
在下文中，将更加详细地解释本发明的切割芯片贴膜。
本发明的特征在于将芯片贴膜在25℃时的拉伸模量控制在10～2,000MPa的范围内。在此，所述拉伸模量为当所述膜在25℃下拉伸速率为12.8mm/min下进行的拉伸测试的值。具体而言，在本发明中，通过以50mm×10mm(长度×宽度)的尺寸切割膜来制备样品，从而使得纵向为在制备所述膜过程中的涂覆方向，并且所述样品的两端被夹住使得在纵向上仅仅剩余25mm。然后，通过保持，并以12.8mm/min的速率拉伸所述部分测量拉伸模量。如果测量的模量低于10MPa，在如下切割方法中的扩缝步骤中，所述膜不能完全地被切割(clearly cut)，而因此可以理解拾起步骤不能顺利地进行。如果超过2,000MPa，在断裂时产生许多的膜粉末，而因此可以理解芯片图形被污染。
本发明的特征在于控制如上所述的芯片贴膜的拉伸模量，以及在一些情况下，可以进一步控制切割膜的拉伸特性。具体而言，在此控制切割膜优选具有100～2,000％的伸长率，且更优选为500～1,500％的伸长率。在此，所述伸长率为当所述膜在25℃下使用300mm/min的拉伸速率进行拉伸测试的值。除了拉伸速率等不同外，这种测量伸长率的具体的方法类似于测量所述芯片贴膜的拉伸模量的方法。如果所述伸长率低于100％，可以理解的是膜在如下切割方法的扩缝步骤中容易撕裂。如果超过2,000％，可以理解所述膜在整体上松弛。
通过调节如上所述的切割膜和/或芯片贴膜的拉伸特性，可以抑制切割步骤中的毛刺发生率和芯片污染，并且所述膜可以应用于本发明的如下切割方法中以得到最佳效果。
构成本发明所述的切割芯片贴膜的材料及其制备方法没有特别限制，并且本领域普通的技术人员可以自由地实施本发明所述的膜而没有任何困难。例如，采用如下方法通过分别制备芯片贴膜和切割膜可以制备本发明的切割芯片贴膜，所述方法包括：
将树脂组合物溶解或分散在溶剂中以制备树脂涂剂(resin varnish)的第一步骤；
在基膜上涂覆所述树脂涂剂的第二步骤；和
加热所述涂覆有树脂涂剂的基膜以除去溶剂，然后层压它们的第三步骤。
第一步骤为使用树脂组合物制备树脂涂剂的步骤。在此，组成树脂组合物的材料不受特别限制，可以应用在本领域中通常使用的材料而不受限制。例如，所述切割膜的压敏粘合层的材料包括高分子量的热塑性树脂，例如在常温下可以进行压敏粘附的丙烯酸类树脂，并且这些材料具有高内聚引力(cohesive attraction)和模量。一般而言，根据要处理晶片的厚度和用途，将UV型或非UV型(例如，热固型)层用作切割膜的压敏粘合层，并且所述层可以各自通过使用UV固化型压敏粘合剂或热固型压敏粘合剂等制备。在此，在使用UV型的情况下，所述压敏粘合剂的内聚引力通过UV辐照增加，从而降低粘结强度，在当使用非-UV型(例如热固型)的情况下，通过进行加热等使粘结强度降低。这种UV型和非UV型膜使得在切割步骤后当拾起切割的晶片碎片的剥离力不同。也就是说，非-UV型膜具有比UV型膜相对更高的粘结强度，因此，如果晶片变薄，可以理解的是在拾起时将会导致产生次品。因此，随着目前晶片的厚度变薄的趋势，将主要使用具有低粘结强度的UV型切割膜。在此优选使用UV型压敏粘合剂，但并不限于这些。
作为芯片贴膜的粘合层，考虑到弹性和起始的粘附特性可以使用高分子量的热塑性树脂，或者考虑到在高温时的结合强度和耐热性可以使用热固性树脂。在粘合层中可以使用的代表性的组合物的实例包括包含多官能的环氧树脂、硬化剂和热固性树脂的组合物。考虑到在高温下的耐湿气性，优选使用酚醛树脂作为所述硬化剂，并且优选使用在通过PCT(高压炉测试：121℃/100％/2atm)处理48小时后其湿气吸收率为2.0wt％以下的硬化剂。此外，所述热塑性树脂包括具有例如缩水甘油基、羟基、羧基和/或氰基的官能团的化合物，例如含有例如(甲基)丙烯酸缩水甘油酯、羟(甲基)丙烯酸酯和/或羧基(甲基)丙烯酸单体的丙烯酸树脂。尽管所述材料分别显示了可能在这里使用的实例，但是在制备根据本发明的膜时本发明并不限于它们，而是可以使用本领域的普通的材料而不受限制。
作为所述的涂剂的溶剂，使用选自甲乙酮(MEK)、丙酮、甲苯、二甲基甲酰胺(DMF)、甲基溶纤剂(MCS)、四氢呋喃(THF)和N-甲基吡咯烷酮(NMP)中的一种或多种。
为了缩短处理时间或改善在膜中的分散性，在所述的第一步骤中可以使用填料。可使用的填料的实例可以包括单独的球磨填料(ball mill)、玻珠研磨填料(bead mill)、三辊研磨机填料(three rolls)或者高速分散机填料(high speeddisperser)或者其中的两种以上的组合。球或珠由玻璃、氧化铝或锆等制成。考虑到颗粒的分散性，所述球或珠特别优选由锆制成。
所述第二步骤为将制备的树脂涂剂涂覆在基膜上的步骤。将树脂涂剂涂覆在所述基膜上的方法不受特别限制。例如，可以使用本领域已知的通常的方法，例如刮涂法、辊涂法、喷涂法、凹版涂覆法、幕涂法、缺角机涂覆(commacoat)和/或唇嘴涂覆法(lip coat)。在所述步骤中使用的基膜也不受特别限制。例如，可以使用本领域中常见的材料，例如聚乙烯膜、聚丙烯膜、聚四氟乙烯膜、聚对苯二甲酸乙二醇酯膜、聚氨酯膜、乙烯乙酸乙烯酯膜、乙烯-丙烯共聚物膜、乙烯-丙烯酸乙基共聚物膜(ethylene-acrylic acid ethyl copolymerfilm)、乙基共聚物膜(ethyl copolymer film)或乙烯-丙烯酸甲基共聚物膜(ethylene-acrylic acid methyl copolymer film)等。如有必要，所述基膜可以进行表面处理，例如涂覆底漆、电晕处理、蚀刻处理或UV处理，并且从使用UV辐照固化的具有良好光学透明度的膜中选择。
所述第三步骤为通过加热涂覆的基膜除去溶剂的步骤，其中，优选在70～250℃下进行加热大约5～20分钟，但并不限于此。
在通过上述方法制备切割膜和芯片贴膜之后，层叠它们以制备切割芯片贴膜。在此，通过例如热辊层叠法或压力层叠法的方法层叠制备的切割膜和芯片贴膜。考虑到能够连续进行处理和效率，特别优选使用热辊层叠法，并且优选在10～100℃的温度以及0.1～10Kgf/cm2的压力的条件下实施所述方法，但并不限于此。
如图1所示，本发明也涉及一种切割方法，该方法使用切割芯片贴膜，所述切割芯片贴膜包括切割膜(1)，该切割膜具有基膜和形成在所述基膜上的压敏粘合层；和形成在所述切割膜上的芯片贴膜(2)，并且所述方法包括将晶片粘附在芯片贴膜上的第一步骤；进行切割使芯片贴膜达到没有被完全切开的深度的第二步骤；和将切割芯片贴膜扩缝以使芯片贴膜完全分离的第三步骤。当通过在此所述的方法实现半导体封装的切割步骤时，可以较大范围地调节切割膜和芯片贴膜的物理性能，并且本发明也提供了具有优异的可加工性和可靠性(例如粘附性、拾起性和间隙填充性)的切割芯片贴膜，同时在切割过程中降低毛刺发生率。如果仅调节可加工性和可靠性的膜的物理性能而不用考虑芯片污染和毛刺发生率，可以实现更优异的膜特性。然而，为了降低膜的毛刺发生率，必须使模量保持大于一定的水平。由于这种限制，在芯片键合步骤中，粘附性和间隙填充性降低。也就是说，当无机填料的量总体上增加以调节膜的模量时，其与晶片的粘附性是降低的，从而导致芯片飞出和拾起次品。此外，当由于大量的无机填料和高模量，间隙填充性降低时，可以理解会在基板(例如PCB(印刷电路板)和引线框架)与芯片贴膜之间产生缝隙，因而存在封装可靠性的问题。
然而，在本发明提出的切割方法的情况下，在芯片键合后的间隙填充性可能会最大化，而不限制例如膜的模量的物理性能。在一般的封装过程中，通过芯片键合和模封步骤具有芯片贴膜的基板的间隙填充性变为100％，然而，可以调节根据本发明的膜的物理性能使得在芯片键合后的基板的间隙填充性变为100％。不受特别限制，优选地，将如上所述的本发明的切割芯片贴膜应用到本发明的切割方法中。
在下文中，参照附图将更加详细地描述根据本发明的切割方法的各步骤。
如图2所示，本发明的第一步骤为将切割的晶片(3)粘附在芯片贴膜(2)上的步骤。在此，粘附晶片(3)的方法不受特别限制，并且其可以通过本领域常用的方法粘附。
本发明的第二步骤为切割粘附有晶片(3)的膜以制备半导体芯片的步骤。如附图3所示，本发明的特征在于控制切割深度使芯片贴膜(2)达到没有被完全切开的深度。附图4为显示在根据本发明的方法进行切割后移去切割刀片(4)的形状的图，以及图5为图4的晶片(3)和芯片贴膜(2)部分的放大剖视图。特别地，在所述第二步骤中的切割深度是根据芯片贴膜的厚度而确定的。随着芯片贴膜变厚，需要完成更多的切割。不受特别限制，在所述第二步骤中的晶片切割优选完成芯片贴膜厚度的50～99％，并且更优选为75～95％。如果所述切割深度少于芯片贴膜厚度的50％，可以理解的是在扩缝步骤中所述膜没有被完全分离。如果大于99％，可以理解的是，由于处理边缘(processmargin)，部分的切割膜被切割而引起毛刺。
本发明的第三步骤为将切割芯片贴膜扩缝以使部分切割的芯片贴膜完全分离的步骤。所述扩缝步骤为增加切割芯片之间的间隔从而使得通常后续的拾起步骤可以顺利的进行的步骤，其中，在所有的方向上(360度)拉伸粘附切割晶片的切割芯片贴膜。
在根据本发明的切割方法的扩缝步骤中，与常规的方法相比，扩缝性降低。也就是说，在常规的方法中，在切割膜的基膜被部分切割的条件下容易进行扩缝，但是与常规的方法相比，本发明整个膜的切割部分减少了，因而扩缝性相对降低。因此，为了使扩缝步骤顺利进行，需要调节膜的拉伸特性或者根据拉伸特性适当控制扩缝条件。本发明的扩缝的第三步骤的特征在于根据切割膜中的基膜的拉伸特性(拉伸曲线)调节扩缝强度和扩缝率。关于切割膜中的所述基膜的拉伸特性的具体的测试条件与前述相同(拉伸速率：300mm/min)。当描述显示拉伸特性的拉伸曲线时，Y轴表示施加到样品上的应力，以及X轴表示由应力引起的样品的变形率(拉伸应变，％)。在下文中在此使用的术语“扩缝强度”指的在扩缝过程中施加在切割芯片贴膜上的应力，并且对应于拉伸曲线的Y轴。此外，在此使用的术语“扩缝率”指的是在扩缝过程中切割芯片贴膜被拉伸的变形率。
优选地在根据本发明的切割方法的第三步骤中的扩缝强度为切割膜中的基膜的屈服强度的60～90％的程度。如果所述扩缝强度低于60％，可以理解的是所述膜整体松弛。如果超过90％，可以理解的是所述膜被撕裂。
在本发明的第三步骤中，优选控制切割芯片贴膜的扩缝率超过切割膜中的基膜的屈服伸长率。术语“屈服伸长率”指的是在切割膜的基膜的拉伸曲线的屈服点的拉伸应变。此外，优选所述切割芯片贴膜的扩缝率低于切割膜中的基膜在拉伸曲线中的屈服点之后拉伸强度再次增加时的点的拉伸应变。如果所述扩缝率低于切割膜中的基膜的屈服点，所述膜在扩缝时稳定，而因此可以理解的是由于整个膜收缩产生力，芯片在拾起时会散开，或者导致产生次品。此外，如果所述扩缝率超过在拉伸曲线中拉伸强度值再次增加的点时，在扩缝设备上施加二次负载会导致晶片的晃动，可以理解的是会导致例如引起芯片飞出的缺陷。
在根据本发明的切割方法中，根据芯片贴膜的厚度和/或切割膜中的基膜的拉伸特性确定各步骤的具体条件。因此，根据本发明的切割方法的优点在于不管使用何种材料都可采用该方法。例如，当将聚烯烃膜用作切割膜的基膜时，根据本发明的一个方面的实施方式如下：
也就是说，本发明涉及一种切割方法，该方法使用切割芯片贴膜，该切割芯片贴膜包括具有聚烯烃膜和形成在所述聚烯烃膜上的压敏粘合层的切割膜；和形成在所述切割膜上的芯片贴膜，并且，所述方法包括：
(1)在芯片贴膜上粘附晶片的步骤；
(2)实施晶片切割直至芯片贴膜没有被完全切开的深度的步骤；以及
(3)将切割芯片贴膜扩缝以使芯片贴膜完全分离的步骤。
所述聚烯烃膜为最常见的用作切割膜的基膜的材料，并且其拉伸曲线与附图7的相同。在附图中，MD(机械方向)指的是在制备过程中的涂覆方向，而TD(横向)指的是与所述MD垂直的方向。如图7所示，在300mm/min的拉伸速率下，所述聚烯烃膜的屈服强度为大约1,000～1,500gf，拉伸强度大约为2,800～3,300，以及伸长率为大约1,000％。
当使用这种切割膜实施本发明的方法时，各步骤的具体条件如下。
也就是说，在所述步骤(1)和(2)中，准备晶片，并进行切割使芯片贴膜达到没有被完全切开的深度，优选切割程度为切至芯片贴膜厚度的50～99％，并且更优选至75～95％。在所述步骤之后，实施扩缝步骤，其中扩缝强度优选为600～1,350gf，切割膜中的基膜(聚烯烃膜)的屈服强度的60～90％的程度。此外，在此时，优选控制聚烯烃膜的变形率超过屈服伸长率(大约8～12％，参见图7)且低于屈服点之后的拉伸强度再次增加时的点的拉伸应变(大约25～30％，参见图7)。
本发明也涉及一种封装半导体的方法，该方法包括：
(1)拾起在之前描述的切割方法中分离的半导体芯片的步骤；
(2)将拾起的半导体芯片结合至用于半导体的基板上的步骤；
(3)用电连接方式将所述半导体芯片连接到所述用于半导体的基板上；和
(4)用密封剂模封已制备的组合件(package)的步骤。
所述半导体封装方法的具体条件不受特别限制，并且可以调整通常实施的拾起步骤、芯片键合步骤、引线键合步骤和模封步骤的条件而不受任何限制。
在半导体封装工艺中前述的切割芯片贴膜和切割方法提供了优异的可加工性和可靠性，并且可以有效地应用于制备多种半导体器件。所述半导体器件的实例包括闪存或装载在便携式电话或移动终端上的半导体存储器。近来，所述半导体器件是以MCP(多芯片封装)的方式制备的，所述MCP为在用于半导体的基板上层叠多个芯片以满足高集成和高功能的要求。本发明的膜和方法甚至在这种MCP方式情况下也显示出优异的可加工性和可靠性。
发明的方式
在下文中，通过根据本发明的实施例和不是本发明的比较实施例将更加详细地描述本发明。然而，本发明的范围并不限于下面的实施例。
实施例1
将包含66重量份的基于芳香族的环氧树脂(酚醛清漆型环氧树脂(novolac type epoxy resin)，软化点80℃)、60重量份的酚树脂(线性酚醛树脂(phenol novolac resin)，软化点90℃)、200重量份的含有环氧基团的丙烯酸共聚物(SA-55，由LG化学株式会社制造，Tg＝9℃，重均分子量500,000)、0.3重量份的硬化促进剂(2-苯基-4-甲基咪唑(2P4MZ))和15重量份的二氧化硅(熔化的二氧化硅，平均粒径75nm)的组合物在甲乙酮中搅拌并混合以制备涂剂。
将制备的涂剂涂覆在厚度为38μm的基膜(剥离聚酯膜，RS-21G，由SKC制造)上，并在110℃下干燥3分钟以制备膜厚度为20μm的膜。将制备的膜切割成尺寸为50mm×10mm(长度×宽度)，使得在制备时纵向为涂覆方向以制备样品，然后所述样品的两端被缚住使得在纵向上仅剩余25mm。接着，保持缚住的部分，并在常温下(25℃)以12.8mm/min的速率拉伸以测量拉伸模量。因而在常温下测量的膜的拉伸模量为450MPa。在如上所述制备的芯片贴膜上，层叠含有厚度为100μm的基膜和厚度为10μm的压敏粘合层的切割膜，并切割制备切割芯片贴膜。
实施例2
除了使用100重量份的丙烯酸树脂外，以与实施例1相同的方法制备切割芯片贴膜。在此，所述芯片贴膜的拉伸模量为900MPa。
实施例3
除了使用400重量份的丙烯酸树脂之外，以与实施例1相同的方法制备切割芯片贴膜。在此，所述芯片贴膜的拉伸模量为200MPa。
比较实施例1
除了使用30重量份的丙烯酸树脂之外，以与实施例1相同的方法制备切割芯片贴膜。在此，所述芯片贴膜的拉伸模量为3,000MPa。
比较实施例2
除了使用600重量份的丙烯酸树脂之外，以与实施例1相同的方法制备切割芯片贴膜。在此，所述芯片贴膜的拉伸模量为10MPa。
比较实施例3
在切割步骤中，调节在实施例1中制备的切割芯片贴膜的切割深度，将其作为比较实施例3。
关于在上述实施例1～3和比较实施例1和2中制备的切割芯片贴膜，使用如下方法测量在操作时毛刺发生率、拾起性和芯片的污染率。
1.关于毛刺发生率、拾起性和芯片污染率的测量测试
实施例1～3和比较实施例1和2的情形
使用在实施例和比较实施例中制备的切割芯片贴膜进行切割。在此，芯片的尺寸为5mm×5mm。切割进行至17μm的深度，然后观察毛刺发生率。接着，将膜扩缝至7mm以确认拾起性。
重复上述测试100次，并计算100个芯片中的引起毛刺的芯片个数，从而计算毛刺发生率。在测量拾起性的情况下，即使100个之中有一个不能被拾起也被认为是缺陷。此外，通过扩缝步骤将芯片贴膜分开之后，由于在切割芯片贴膜时产生了膜粉末，同样使用如所述的毛刺发生率的方法计算芯片的污染率。
比较实施例3的情形
当将在实施例1中制备的切割芯片贴膜应用到切割步骤时，仅仅对芯片贴膜、所有的压敏粘合层和部分的基膜(30μm)进行切割，并观察毛刺发生率。然后，将膜扩缝至7mm以测量拾起性。切割中芯片的尺寸为5mm×5mm。
通过所述方法测量的结果表示在下表1中。
[表1]
Figure GPA00001109319300121
如上述表1所示，在将实施例1～3的根据本发明的切割芯片贴膜应用到本发明的切割方法的情况下，毛刺发生率或因此芯片的污染完全被抑制。相反地，在切割芯片贴膜的模量偏离本发明范围或者即使使用本发明的切割芯片贴膜，而没有应用本发明的方法的的比较实施例1～3的情况下，不能得到令人满意的结果。
特别地，在芯片贴膜具有很大的模量的比较实施例1的情况下，所述芯片被在切割过程中产生的毛刺严重污染。此外，在所述芯片贴膜具有低模量的比较实施例2的情况下，没有引起毛刺发生或者芯片的污染，但是在芯片键合步骤中拾起性和间隙填充性显著降低。而且，在将实施例1的切割芯片贴膜应用到已知的切割方法中的比较实施例3的情况下，优异地保持了拾起性、粘附性和间隙填充性，但是可以肯定的是在切割过程中引起大量的毛刺。

Claims (14)

1.一种切割芯片贴膜，其包括：
切割膜；和
芯片贴膜，该芯片贴膜形成在所述切割膜上并且在25℃下拉伸模量为10～2,000MPa。
2.根据权利要求1所述的切割芯片贴膜，其中，所述切割膜的伸长率为100～2,000％。
3.根据权利要求2所述的切割芯片贴膜，其中，所述切割膜的伸长率为500～1,500％。
4.一种切割方法，该方法使用切割芯片贴膜，所述切割芯片贴膜包括切割膜，所述切割膜具有基膜且包括形成在所述基膜上的压敏粘合层；和形成在所述切割膜上的芯片贴膜，
并且，所述方法包括：
将晶片粘附在所述芯片贴膜上的第一步骤；
进行切割使所述芯片贴膜达到没有被完全切开的深度的第二步骤；和
将切割芯片贴膜扩缝以使芯片贴膜完全分离的第三步骤。
5.根据权利要求4所述的方法，其使用权利要求1～3中任一项所述的切割芯片贴膜。
6.根据权利要求4所述的方法，其中，第二步骤中的切割进行程度为切至所述芯片贴膜厚度的50～99％。
7.根据权利要求4所述的方法，其中，第二步骤中的切割进行程度为切至所述芯片贴膜厚度的75～95％。
8.根据权利要求4所述的方法，其中，将第三步骤中的扩缝强度调节为切割膜中的基膜的屈服强度的60～90％的程度。
9.根据权利要求4所述的方法，其中，控制第三步骤中的扩缝率超过所述切割膜中的基膜的屈服伸长率。
10.根据权利要求9所述的方法，其中，控制第三步骤中的扩缝率低于在所述切割膜中的基膜的拉伸曲线的屈服点之后拉伸强度再次增加时的起始点的拉伸应变。
11.一种切割方法，该方法使用切割芯片贴膜，所述切割芯片贴膜包括切割膜，该切割膜具有聚烯烃膜、形成在所述聚烯烃膜上的压敏粘合层；和形成在所述切割膜上的芯片贴膜，
并且，所述方法包括如下步骤：
将晶片粘附在所述芯片贴膜上的第一步骤；
进行晶片切割使所述芯片贴膜达到没有被完全切开的深度的第二步骤；和
将切割芯片贴膜扩缝以使芯片贴膜完全分离的第三步骤。
12.根据权利要求11所述的方法，其中，第三步骤中的扩缝强度为600～1,350gf。
13.根据权利要求11所述的方法，其中，第三步骤中的扩缝率为8～30％。
14.一种封装半导体的方法，该方法包括如下步骤：
(1)拾起通过实施权利要求4或11所述的切割方法而制备的半导体芯片的步骤；
(2)将拾起的半导体芯片结合至用于半导体的基板上的步骤；
(3)用电连接方法将所述半导体芯片连接到所述用于半导体的基板上的步骤；和
(4)用密封剂模封已制备的组合件的步骤。
CN200880112744A 2007-12-03 2008-10-15 切割芯片贴膜和切割方法 Pending CN101835865A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0124321 2007-12-03
KR1020070124321A KR101191121B1 (ko) 2007-12-03 2007-12-03 다이싱 다이본딩 필름 및 다이싱 방법
PCT/KR2008/006081 WO2009072742A2 (en) 2007-12-03 2008-10-15 Dicing die bonding film and dicing method

Publications (1)

Publication Number Publication Date
CN101835865A true CN101835865A (zh) 2010-09-15

Family

ID=40718311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880112744A Pending CN101835865A (zh) 2007-12-03 2008-10-15 切割芯片贴膜和切割方法

Country Status (6)

Country Link
US (1) US8541289B2 (zh)
JP (2) JP5545667B2 (zh)
KR (1) KR101191121B1 (zh)
CN (1) CN101835865A (zh)
TW (2) TWI459454B (zh)
WO (1) WO2009072742A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050771A (zh) * 2012-12-28 2013-04-17 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
CN108480853A (zh) * 2018-03-01 2018-09-04 浙江华越芯装电子股份有限公司 一种键合用高温保护膜的切割方法和使用方法
CN109496227A (zh) * 2017-05-01 2019-03-19 古河电气工业株式会社 粘接膜、半导体晶片加工用带、半导体封装及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010067653A (ko) * 2001-03-02 2001-07-13 김찬호 알레르기성 비염 및 천식 치료제와 그 제조방법
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR102186203B1 (ko) 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
JP6295132B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
JP6295135B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム
KR102456771B1 (ko) * 2016-04-28 2022-10-20 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트
CN106206397B (zh) * 2016-08-05 2020-02-07 厦门市三安光电科技有限公司 用于半导体器件的薄膜及半导体器件的制作方法
TWI713134B (zh) * 2019-11-14 2020-12-11 日月光半導體製造股份有限公司 用於製作半導體設備之整合系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196342A (ja) * 1990-11-28 1992-07-16 Mitsui Toatsu Chem Inc 半導体ウエハダイシング用フィルム
DE69914418T2 (de) 1998-08-10 2004-12-02 Lintec Corp. Dicing tape und Verfahren zum Zerteilen einer Halbleiterscheibe
JP4095794B2 (ja) * 2001-12-03 2008-06-04 日東電工株式会社 複合フィルム及び半導体製品保持シート
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP2005235795A (ja) 2004-02-17 2005-09-02 Sumitomo Bakelite Co Ltd 半導体ウエハ加工用粘着テープ
JP2006005159A (ja) 2004-06-17 2006-01-05 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着テープ
JP4923398B2 (ja) * 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法
JP2006161038A (ja) * 2004-11-12 2006-06-22 Mitsui Chemicals Inc フィルム状接着剤およびそれを用いた半導体パッケージ
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP4549239B2 (ja) * 2005-06-22 2010-09-22 日東電工株式会社 ダイシング用粘着シート
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法
JP2007109808A (ja) * 2005-10-12 2007-04-26 Furukawa Electric Co Ltd:The 半導体ウエハダイシング−ダイボンド用粘接着テープ
US7768141B2 (en) * 2006-02-14 2010-08-03 Lg Innotek Co., Ltd. Dicing die attachment film and method for packaging semiconductor using same
WO2007094612A1 (en) * 2006-02-14 2007-08-23 Ls Cable Ltd. Dicing die attachment film and method for packaging semiconductor using the same
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050771A (zh) * 2012-12-28 2013-04-17 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
CN103050771B (zh) * 2012-12-28 2016-03-02 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
CN109496227A (zh) * 2017-05-01 2019-03-19 古河电气工业株式会社 粘接膜、半导体晶片加工用带、半导体封装及其制造方法
CN109496227B (zh) * 2017-05-01 2021-07-16 古河电气工业株式会社 粘接膜、半导体晶片加工用带、半导体封装及其制造方法
CN108480853A (zh) * 2018-03-01 2018-09-04 浙江华越芯装电子股份有限公司 一种键合用高温保护膜的切割方法和使用方法

Also Published As

Publication number Publication date
WO2009072742A2 (en) 2009-06-11
WO2009072742A3 (en) 2009-07-23
JP5545667B2 (ja) 2014-07-09
JP2013145902A (ja) 2013-07-25
TW201426842A (zh) 2014-07-01
TWI459454B (zh) 2014-11-01
JP5636594B2 (ja) 2014-12-10
US20100291739A1 (en) 2010-11-18
KR101191121B1 (ko) 2012-10-15
TW200933726A (en) 2009-08-01
US8541289B2 (en) 2013-09-24
KR20090057647A (ko) 2009-06-08
JP2011505706A (ja) 2011-02-24
TWI532092B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
CN101835865A (zh) 切割芯片贴膜和切割方法
KR102152605B1 (ko) 보호막 형성용 필름
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
EP2490251B1 (en) Die attach film
KR20160018848A (ko) 수지막 형성용 복합 시트
KR20150135284A (ko) 보호막 형성용 필름 및 보호막 형성용 복합 시트
CN107004590B (zh) 切割芯片接合片
CN101835861A (zh) 粘性膜以及采用该膜的切割芯片结合膜和半导体器件
KR20080096991A (ko) 접착 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름
KR101191111B1 (ko) 접착제 조성물, 접착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 장치
KR101584473B1 (ko) 칩용 수지막 형성용 시트
CN107078102A (zh) 半导体背面用薄膜
JP5893250B2 (ja) チップ用保護膜形成用シート、半導体チップの製造方法および半導体装置
KR102296363B1 (ko) 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
TW201513195A (zh) 半導體封裝件之製造方法
JP5743638B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
CN111630640A (zh) 半导体装置的制造方法、膜状粘接剂及粘接片材
KR20090111262A (ko) 다이어태치 필름 및 반도체 웨이퍼
KR101266217B1 (ko) 점착 필름, 다이싱 다이본딩 필름, 반도체 웨이퍼 및 반도체 패키징 방법
JP5973027B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP5738456B2 (ja) 接着シートおよび半導体装置の製造方法
KR101454069B1 (ko) 다이싱 다이본딩 필름
KR100867183B1 (ko) 다이싱·다이 본딩용 접착 필름, 이를 사용한 반도체 장치및 그의 제조 방법
CN115851144A (zh) 保护膜形成膜、保护膜形成用片、保护膜形成用复合片、返工方法及装置的制造方法
CN112839767A (zh) 带有第一保护膜的工件加工物的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100915