TW201349480A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201349480A
TW201349480A TW102104577A TW102104577A TW201349480A TW 201349480 A TW201349480 A TW 201349480A TW 102104577 A TW102104577 A TW 102104577A TW 102104577 A TW102104577 A TW 102104577A TW 201349480 A TW201349480 A TW 201349480A
Authority
TW
Taiwan
Prior art keywords
film
hydrogen barrier
pixel electrode
conductive portion
disposed
Prior art date
Application number
TW102104577A
Other languages
English (en)
Other versions
TWI518892B (zh
Inventor
Nobuyoshi Saito
Kentaro Miura
Shintaro Nakano
Tatsunori Sakano
Tomomasa Ueda
Hajime Yamaguchi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201349480A publication Critical patent/TW201349480A/zh
Application granted granted Critical
Publication of TWI518892B publication Critical patent/TWI518892B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根據一實施例，顯示裝置包括基板、薄膜電晶體、鈍化膜、氫障壁膜、像素電極、有機發光層、對置電極、及密封膜。該薄膜電晶體係設置在該基板的主表面上。該薄膜電晶體包括閘極電極、閘極絕緣膜、半導體膜、第一導電部、及第二導電部。該鈍化膜係設置在該薄膜電晶體上。該氫障壁膜係設置在該鈍化膜上。該像素電極係電連接到該第一導電部和該第二導電部的其中之一。該有機發光層係設置在該像素電極上。該對置電極係設置在該有機發光層上。該密封膜係設置在該氫障壁膜和該對置電極上。

Description

顯示裝置
此處所說明的實施例係相關於顯示裝置。
具有諸如薄膜電晶體等切換元件控制通過有機EL(電致發光)裝置的電流之主動矩陣式顯示裝置。希望提高此顯示裝置的影像品質。
L1‧‧‧取樣
L2‧‧‧取樣
L3‧‧‧取樣
10‧‧‧基板
10a‧‧‧主表面
12‧‧‧薄膜電晶體
12S‧‧‧源極
12D‧‧‧汲極
12G‧‧‧閘極
13‧‧‧鈍化膜
13a‧‧‧第一開口
13b‧‧‧第二開口
14‧‧‧氫障壁膜
14a‧‧‧部分
16‧‧‧像素電極
16a‧‧‧對置區
16b‧‧‧非對置區
16c‧‧‧部分
18‧‧‧有機發光層
20‧‧‧對置電極
20a‧‧‧部位
22‧‧‧密封膜
24‧‧‧發光元件部
24A‧‧‧陽極
24C‧‧‧對置電極
31‧‧‧第一導電部
32‧‧‧第二導電部
33‧‧‧閘極電極
33a‧‧‧部位
34‧‧‧閘極絕緣膜
35‧‧‧半導體膜
35a‧‧‧第一區
35b‧‧‧第二區
35c‧‧‧第三區
35p‧‧‧膜表面
36‧‧‧通道保護膜
36b‧‧‧第二部
42‧‧‧平面化膜
44‧‧‧濾色器
50‧‧‧切換電晶體
50D‧‧‧汲極
50G‧‧‧閘極
50S‧‧‧源極
51‧‧‧訊號線
52‧‧‧閘極線
53‧‧‧電力供應線
110‧‧‧顯示裝置
112‧‧‧顯示裝置
114‧‧‧顯示裝置
210‧‧‧顯示裝置
212‧‧‧顯示裝置
圖1為根據第一實施例之顯示裝置的組態之概要橫剖面圖；圖2為根據第一實施例之顯示裝置的組態之等效電路圖；圖3為根據參考取樣之顯示裝置的特性圖；圖4A至圖4D為根據第一實施例之顯示裝置的製造方法之概要橫剖面圖；圖5為根據第一實施例之顯示裝置的製造方法之流程圖； 圖6為根據第一實施例之另一顯示裝置的組態之等效電路圖；圖7為根據第一實施例之另一顯示裝置的組態之概要橫剖面圖；圖8A及圖8B為根據第二實施例之顯示裝置的組態之概要圖；以及圖9為根據第二實施例之另一顯示裝置的組態之概要橫剖面圖。
根據一實施例，顯示裝置包括基板、薄膜電晶體、鈍化膜、氫障壁膜、像素電極、有機發光層、對置電極、及密封膜。基板具有主表面。基板為透光的。薄膜電晶體係設置在主表面上。薄膜電晶體包括閘極電極、閘極絕緣膜、半導體膜、第一導電部、及第二導電部。閘極電極係設置在主表面上。閘極絕緣膜係設置在閘極電極上。半導體膜係設置在閘極絕緣膜上。半導體膜包括第一區、與第一區隔開的第二區、及設置在第一區與第二區之間的第三區。第一導電部係電連接到第一區。第二導電部係電連接到第二區。第二導電部與第一導電部分開設置。鈍化膜係設置在薄膜電晶體上。鈍化膜為絕緣的。氫障壁膜係設置在鈍化膜上。當投影到與主表面平行的平面上時，氫障壁膜與半導體膜重疊。像素電極係電連接到第一導電部和第二導電部的其中之一。像素電極為透光的。有機發光層係 設置在像素電極上。對置電極係設置在有機發光層上。密封膜係設置在氫障壁膜上和對置電極上。
在下文中將參考附圖說明各種實施例。
應注意的是，圖式為概要或概念性的。部位的厚度和寬度之間的關係、部位之間的尺寸比例等等不一定同於真實的。而且，甚至在陳述相同部位之事例中，部位之間的尺寸和比例有時仍會依據圖式而以不同方式陳述。
在說明書及圖式中，類似於在上文圖式中已說明或圖解者的組件係以相同參考號碼標示，及適當省略其詳細說明。
第一實施例
圖1為根據第一實施例之顯示裝置的組態之概要橫剖面圖。
如圖1所示，根據實施例之顯示裝置110包括基板10、薄膜電晶體12、鈍化膜13、氫障壁膜14、像素電極16、有機發光層18、對置電極20、及密封膜22。
像素電極16、有機發光層18、及對置電極20形成有機EL(電致)發光元件部24。在此例中，像素電極16被充作陽極，及對置電極16被充作陰極。在實施例中，像素電極16可充作陰極，及對置電極20可充作陽極。發光元件部24的光發射係由薄膜電晶體12所驅動。在顯示裝置110中，薄膜電晶體12和發光元件部24的組合係配置成矩陣組態。薄膜電晶體12的驅動和與驅動相關聯之發 光元件部24的光發射被控制以顯示圖像。顯示裝置110為使用有機EL裝置的主動矩陣式顯示裝置。
基板10具有主表面10a。透光材料例如被用於基板10。玻璃材料或樹脂材料例如被用於基板10。透光且可撓性材料被用於基板10。諸如聚醯亞胺等樹脂材料例如被用於基板10。
薄膜電晶體12係設置在基板10的主表面10a上。
薄膜電晶體12包括第一導電部31、第二導電部32、閘極電極33、閘極絕緣膜34、半導體膜35、及通道保護膜36。
閘極電極33係設置在基板10的主表面10a上。諸如鉬鎢(MoW)、鉬鉭(MoTa)、及鎢(W)等高熔點金屬例如被用於閘極電極33。
閘極絕緣膜34係設置在閘極電極33上。在此例中，閘極絕緣膜34係設置在遍及主表面10a上，以便覆蓋閘極電極33。絕緣且透光的材料例如被用於閘極絕緣膜34。氧化矽膜、氮化矽膜、及氮氧化矽膜的其中之一例如被用於閘極絕緣膜34。
半導體膜35係設置在閘極絕緣膜34上。閘極絕緣膜34係設置在閘極電極33與半導體膜35之間，及將閘極電極33與半導體膜35絕緣。包括In(銦)、Ga(鎵)、及Zn(鋅)的至少其中之一的氧化物半導體例如被用於半導體膜35。即、In-Ga-Zn-O氧化物半導體、In-Ga-O氧化物半導體、及In-Zn-O氧化物半導體例如被 用於半導體膜35。半導體膜35為n型或p型。在下文中，在此例中，將說明半導體膜35為n型之事例。
第一導電部31係設置在閘極絕緣膜34上。第一導電部31的一部分係設置在半導體膜35上，及接觸半導體膜35。結果，第一導電部31係電連接到半導體膜35。第二導電部32係設置在閘極絕緣膜34上。第二導電部32與第一導電部31分開設置。第二導電部32的一部分係設置在半導體膜35上，及接觸半導體膜35，結果，第二導電部32係電連接到半導體膜35。Ti(鈦)、Al(鋁)、Mo(鉬)等等例如被用於第一導電部31及第二導電部32。例如第一導電部31及第二導電部32可以是包括Ti(鈦)、Al(鋁)、Mo(鉬)的至少其中之一的堆疊本體。第一導電部31為薄膜電晶體12的源極電極和汲極電極的其中之一。第二導電部32為薄膜電晶體12的源極電極和汲極電極的其中另一個。在下文中，在此例中，將說明第一導電部31為源極電極及第二導電部32為汲極電極之事例。
通道保護膜36係設置在半導體膜35上。通道保護膜36保護半導體膜35。氧化矽膜例如被用於通道保護膜36。
第一導電部31覆蓋通道保護膜36的第一部36a。第二導電部32覆蓋通道保護膜36的第二部36b。第一導電部31覆蓋半導體膜35的第一區35a。第二導電部32覆蓋半導體膜35的第二區35b。在垂直於主表面10a的方 向上，第二區35b與第一區隔開。半導體膜35具有設置在第一區與第二區之間的第三區35c。第三區35c未覆蓋有第一導電部31和第二導電部32。當在垂直於半導體膜35的膜表面35p之方向上(在下文中，稱作Z軸方向)觀看時，閘極電極33具有在第一導電部31與第二導電部32之間的部位33a。即、閘極絕緣膜34係配置在閘極電極33與半導體膜35的第三區35c之間。通道保護膜36係設置至少在第三區35c上。當電壓施加到閘極電極33時，通道產生在半導體膜35中，及電流在第一導電部31與第二導電部32之間通過。
鈍化膜13係設置在薄膜電晶體12上。在此例中，鈍化膜13係設置在遍及主表面10a上。鈍化膜13覆蓋薄膜電晶體12。鈍化膜13為絕緣的。鈍化膜13亦為透光的。氧化矽膜、氮化矽膜、及氮氧化矽膜的其中之一例如被用於鈍化膜13。
氫障壁膜14係設置在鈍化膜13上。即、鈍化膜13係設置在薄膜電晶體12與氫障壁膜14之間。當投影到與主表面10a平行的平面上時，氫障壁膜14與半導體膜35重疊。氫障壁膜14經由鈍化膜13來覆蓋半導體膜35。氫障壁膜14覆蓋半導體膜35中之至少第三區35c。具有抑制氫的滲透之氫障壁特性的導電材料被用於氫障壁膜14。包括Ti(鈦)、Ta(鉭)、TiN(氮化鈦)、及TaN(氮化鉭)的其中之一的金屬材料例如被用於氫障壁膜14。包括In(銦)、Zn(鋅)、Ga(鎵)、Ti(鈦)、 及Al(鋁)的至少其中之一的氧化物例如被用於氫障壁膜14。有關氫障壁膜14的氧化物，例如，使用ITO(In-Ti-O)、IZO(In-Zn-O)、AZO(Al-Zn-O)、IGZO(In-Ga-Zn-O)、ZnO等等。
鈍化膜13係設置有第一開口13a和第二開口13b，及第一導電部31的一部分係從第一開口13a及第二開口13b露出。氫障壁膜14的一部分14a接觸第一開口13a中之第一導電部31。結果，氫障壁膜14係電連接到第一導電部31。
像素電極16係電連接到第一導電部31及第二導電部32的其中之一。在此例中，像素電極16係電連接到第一導電部31。
像素電極16係設置在鈍化膜13上。在Z方向上，像素電極16具有與薄膜電晶體12對置的對置區16a以及未與薄膜電晶體12對置的非對置區16b。導電且透光材料例如被用於像素電極16。ITO等等例如被用於像素電極16。像素電極16之對置區16a的一部分16c接觸第二開口13b中之第一導電部31。結果，像素電極16係電連接到第一導電部31。
結果，氫障壁膜14係經由第一導電部31電連接到像素電極16。如上述，氫障壁膜14係電連接到第一導電部31和第二導電部32的其中之一。
平面化膜42係設置在氫障壁膜14及像素電極16的對置區16a上。絕緣材料例如被用於平面化膜42。氧化 矽膜、氮化矽膜、及氮氧化矽膜的其中之一例如被用於平面化膜42。
有機發光層18係設置在像素電極16的非對置區16b及平面化膜42上。例如，有機發光層18接觸非對置區16b中之像素電極16。平面化膜42防止氫障壁膜14接觸有機發光層18，及防止對置區16a接觸有機發光層18。具有彼此堆疊的電洞運送層、發光層、及電子運送層之堆疊本體例如被用於有機發光層18。
對置電極20係設置在有機發光層18上。對置電極20係設置在平面化膜42上，及具有延伸在半導體膜35及氫障壁膜14上之部位20a。導電材料被用於對置電極20。例如Al、MgAg等等被用於對置電極20。例如發光元件部24係形成在非對置區16b中。在發光元件部24中，電壓被施加在像素電極16及對置電極20各處，以從有機發光層18發出光。從有機發光層18所發出的光通過鈍化膜13、閘極絕緣膜34、及基板10，及到外面去。顯示裝置110為下表面發光顯示裝置。
密封膜22係設置在對置電極20上。密封膜22覆蓋有機發光層18和對置電極20。密封膜22覆蓋薄膜電晶體12和氫障壁膜14。密封膜22保護有機發光層18和對置電極20。氧化矽膜、氮化矽膜、及氮氧化矽膜的其中之一例如被用於密封膜22。在使用這些材料之事例中，密封膜22包括1019 atoms/cm3或更多的氫。
氫障壁膜14抑制包括在密封膜22中之氫，其到達半 導體膜35及不利地影響薄膜電晶體12的性能。
圖2為根據第一實施例之顯示裝置的組態之等效電路圖。
如圖2所示，顯示裝置110包括薄膜電晶體12、氫障壁膜14、發光元件部24、切換電晶體50、訊號線51、閘極線52、及電力供應線53。
薄膜電晶體12的源極12S(第一導電部31)係電連接到發光元件部24的陽極24A(像素電極16)。薄膜電晶體12的汲極12D(第二導電部32)係電連接到供應供應電壓之電力供應線53。薄膜電晶體12的閘極12G(閘極電極33)係電連接到切換電晶體50的源極50S。
發光元件部24的對置電極24C(對置電極20)係連接到共同電力供應25(接地，例如)。切換電晶體50的汲極50D係電連接到訊號線51。切換電晶體50的閘極50G係電連接到閘極線52。
氫障壁膜14經由部分14a接觸第一導電部31，及如上述電連接到薄膜電晶體12的源極12S。氫障壁膜14係經由源極12S電連接到發光元件部24的陽極24A。
在顯示裝置110中，電壓係經由閘極線52施加到切換電晶體50的閘極50G，以將切換電晶體50變成ON狀態。電壓係同時施加到訊號線51，及電壓係經由訊號線51施加到薄膜電晶體12的閘極12G，及切換電晶體50係在ON狀態。結果，根據閘極12G的電壓之電流通過發光元件部24，及以根據閘極12G的電壓之亮度而從發光元 件部24發出光。
在下文中，將說明薄膜電晶體12的性能之例示劣化。
圖3為根據參考取樣之顯示裝置的特性圖。
圖3的水平軸表示欲待施加到薄膜電晶體12的閘極12G之閘極電壓Vg。圖3的垂直軸表示橫越薄膜電晶體12的汲極12D和源極12S之電流Id。
圖3所示之取樣L1為將薄膜電晶體12形成在基板10上及將鈍化膜13形成在其上之取樣。取樣L2為藉由PE-CVD(電漿增強型化學氣相沉積)將SiN另形成在取樣L1上作為密封膜22之取樣。在取樣L2中，未設置氫障壁膜14。取樣L3為以溫度100℃將取樣L2退火達一小時之取樣。
如圖3所示，在取樣L1中，在薄膜電晶體12中獲得適當的臨界特性。在取樣L2中，薄膜電晶體12的臨界電壓大幅位移到負側。當在取樣L3執行退火時，臨界電壓被降低，以變成正常開(normally on)狀態。
從取樣L1與取樣L2之間的比較，認為臨界電壓的位移係由密封膜22所產生。因為由於以約100℃的低溫予以退火會進一步促進半導體膜35的電阻降低，所以認為發生一些雜質被擴散之不完美模式。尤其是，認為包括在密封膜22中之氫被擴散到下側，而還原通道中的IGZO膜，降低電阻及薄膜電晶體12的臨界電壓波動。
在組合薄膜電晶體12和有機發光層18之實際顯示裝 置中，包括金屬材料(例如鋁)之對置電極20係設置在薄膜電晶體12與密封膜22之間。通常認為在對置電極20中阻隔包括在密封膜22中的氫，及未到達薄膜電晶體12的半導體膜35。
然而，甚至在對置電極20設置在半導體膜35與密封膜22之間的事例中，仍無法充分抑制臨界電壓的位移。即、由諸如Al等金屬材料所製成的對置電極20無法提供足夠阻隔密封膜22中的氫之效果。
相反地，在除了諸如Al等對置電極20以外還將具有低的氫滲透性之氫障壁膜14形成於薄膜電晶體12上的組態中，在形成密封膜22之後降低臨界電壓的波動。
在設置有氫障壁膜14之根據實施例的顯示裝置110中，在形成密封膜22之後可抑制退火後的臨界電壓之位移。藉此，在顯示裝置110中可獲得高的影像品質。
如上述，具有低的氫滲透性之氫障壁膜14(即、氫障壁特性高)被設置，以抑制臨界電壓的波動。
Ti(鈦)、Ta(鉭)、TiN(氮化鈦)、及TaN(氮化鉭)等等具有低的氫滲透性。包括In(銦)、Zn(鋅)、Ga(鎵)、Ti(鈦)、及Al(鋁)的至少其中之一的氧化物具有低的氫滲透性。這些材料被用於氫障壁膜14，以有效抑制臨界電壓的波動。
在將包括Ti(鈦)、Ta(鉭)、TiN(氮化鈦)、及TaN(氮化鉭)的其中之一的金屬材料用於氫障壁膜14之事例中，薄膜電晶體12可遮蔽光。藉此，可抑制由於 入射到薄膜電晶體12的光所導致之薄膜電晶體12的特性變化(光學漏洩)。
在實施例中，氫障壁膜14係電連接到薄膜電晶體12的源極12S。藉此，例如可抑制不經意將設置在薄膜電晶體12上之氫障壁膜14充電及將薄膜電晶體12改變成ON狀態的此種事件。亦可抑制由於來自發光元件部24的對置電極24C之電位的不必要背閘極作用所導致之薄膜電晶體12的特性變化。
圖4A至圖4D為根據第一實施例之顯示裝置的製造方法之概要橫剖面圖。
如圖4A所示，在顯示裝置110的製造中，薄膜電晶體12係形成在基板10的主表面10a上。在形成薄膜電晶體12時，閘極電極33係形成在主表面10a上。閘極絕緣膜34係形成在主表面10a和閘極電極33上。半導體膜35係形成在閘極絕緣膜34上。通道保護膜36係形成在半導體膜35上。第一導電部31和第二導電部32係形成在閘極絕緣膜34、半導體膜35、及通道保護膜36上。
如圖4B所示，鈍化膜13係形成在薄膜電晶體12上。例如，欲待成為鈍化膜13之SiO2膜係藉由PE-CVD所形成。第一開口13a和第二開口13b係形成在SiO2膜上。例如，鈍化膜13的厚度為200nm(100nm或更多及300nm或更少)。氫障壁膜14和像素電極16係形成在鈍化膜13上。例如，欲待成為氫障壁膜14之Ti膜係藉由濺鍍所形成，及被處理成預定形狀以獲得氫障壁膜 14。例如，氫障壁膜14的厚度為50nm(20nm或更多及150nm或更少)。欲待成為像素電極16之ITO膜係藉由濺鍍等等所形成，及被處理成預定形狀以獲得像素電極16。例如，像素電極16的厚度為200nm(100nm或更多及200nm或更少)。形成氫障壁膜14及形成像素電極16的順序是隨意的。在用於像素電極16之材料被用於氫障壁膜14的事例中，這些處理步驟被同時執行。
如圖4C所示，平面化膜42係形成在氫障壁膜14和像素電極16的對置區16a上。例如，欲待成為平面化膜42之有機樹脂被塗敷及圖形化以獲得平面化膜42。有機發光層18係形成在平面化膜42和像素電極16的非對置區16b上。例如，有機發光層18係藉由氣相沉積所形成。
如圖4D所示，對置電極20係形成在有機發光層18上。例如，欲待成為對置電極20之LiF膜和Al膜的堆疊膜係藉由氣相沉積所形成，及被處理成預定形狀。密封膜22係形成在對置電極20上。如上述一般製造顯示裝置110。
圖5為根據第一實施例之顯示裝置的製造方法之流程圖。
如圖5所示，顯示裝置110的製造方法包括形成薄膜電晶體的步驟S110，形成鈍化膜13的步驟S115，形成氫障壁膜14和像素電極16的步驟S120，形成有機發光層18的步驟S130，形成對置電極20的步驟S140，以及形 成密封膜22的步驟S150。
例如，在步驟S110中，執行參考圖4A所說明的處理。例如，在步驟S115和步驟S120中，執行參考圖4B所說明的處理。例如，在步驟S130中，執行參考圖4C所說明的處理。例如，在步驟S140和步驟S150中，執行參考圖4D所說明的處理。
形成薄膜電晶體12的處理步驟(步驟S110)可包括形成通道保護膜36，以覆蓋半導體膜35的頂表面。
在製造方法中，氫障壁膜14可包括Ti(鈦)、Ta(鉭)、TiN(氮化鈦)、及TaN(氮化鉭)的其中之一。氫障壁膜14可包括包括In(銦)、Zn(鋅)、Ga(鎵)、Ti(鈦)、及Al(鋁)的至少其中之一的氧化物。
形成氫障壁膜14和像素電極16的處理步驟(步驟S120)可包括電連接氫障壁膜14到第一導電部31和第二導電部32的其中之一(例如源極12S)。在半導體膜35為n型的事例中，形成氫障壁膜14和像素電極16的處理步驟(步驟S120)可包括電連接氫障壁膜14到像素電極16。
在製造方法中，半導體膜35可包括包括In、Ga、及Zn的至少其中之一的氧化物半導體。密封膜22包括1019 atoms/cm3或更多的氫。在此事例中，氫障壁膜14被設置以有效抑制臨界電壓的波動。
圖6為根據第一實施例之另一顯示裝置的組態之等效 電路圖。
如圖6所示，在顯示裝置112中，薄膜電晶體12的半導體膜35為p型。像素電極16係電連接到第一導電部31和第二導電部32的其中之一。在此例中，像素電極16係電連接到第一導電部31(汲極12D)。氫障壁膜14係連接到第二導電部32(源極12S)，其為第一導電部31和第二導電部32的其中另一個。氫障壁膜14係經由源極12S電連接到電力供應線53。
例如，像此例一般，在半導體膜35為p型之事例中，形成氫障壁膜14和像素電極16之處理步驟(步驟S120)可包括電連接氫障壁膜14到第一導電部31和第二導電部32的其中另一個(源極12S為第二導電部32)。
再者在顯示裝置112中，因為設置氫障壁膜14，所以可抑制薄膜電晶體12的特性波動，及可設置具有高影像品質的顯示裝置。
圖7為根據第一實施例之另一顯示裝置的組態之概要剖面圖。
如圖7所示，顯示裝置114另包括濾色器44。濾色器44係設置在氫障壁膜14與平面化膜42之間，以及在像素電極16與鈍化膜13之間。濾色器44具有用於每一像素的不同色彩。例如，形成紅、綠、及藍的彩色樹脂膜(例如、彩色光阻)的其中之一被塗敷及彩色樹脂膜被圖案化之濾色器44。例如，濾色器44的膜厚度為2μm(例如，1μm或更多及3μm或更少)。
如上述，再者，在設置有濾色器44在氫障壁膜14上之顯示裝置114中，可抑制薄膜電晶體12的特性變化，及可獲得高影像品質。
例如，顯示裝置114可被製造如下。
在形成薄膜電晶體12之後，形成鈍化膜13。具有厚度100nm或更多及300nm或更少之SiO2膜例如係藉由PE-CVD所形成作為鈍化膜13。SiN膜或SiONx膜可被用於鈍化膜13。例如，欲待成為氫障壁膜14的Ti膜(厚度為20nm或更多及100nm或更少)係另藉由濺鍍所形成。此Ti膜被處理以獲得氫障壁膜14。紅、綠、及藍的彩色光阻被塗敷及處理以形成濾色器44。像素電極16係形成在濾色器44上。平面化膜42係形成在濾色器44和像素電極16上。有機發光層18和對置電極20係相繼形成在像素電極16上以形成密封膜22。如上述一般製造顯示裝置114。
第二實施例
圖8A及圖8B為根據第二實施例之顯示裝置的組態之概要圖。
圖8A為顯示裝置210的概要橫剖面圖。圖8B為顯示裝置210的概要平面圖。
如圖8A及圖8B所示，在顯示裝置210中，欲待成為像素電極16的材料被用於氫障壁膜14的材料。即、氫障壁膜14的材料實質上同於像素電極16的材料。在此事 例中，諸如ITO、IZO、AZO、IGZO、及ZnO等金屬氧化物例如被用於氫障壁膜14及像素電極16。氫障壁膜14延伸到像素電極16。
再者在顯示裝置210中，氫障壁膜14被設置以抑制包括在密封膜22中的氫移動到半導體膜35，以提高影像品質。而且，在顯示裝置210中，氫障壁膜14及像素電極16係可同時形成。藉此，可去除額外的處理，及提供高生產力。
在此例中，氫障壁膜14可包括包括In(銦)、Zn(鋅)、Ga(鎵)、Ti(鈦)、及Al(鋁)的至少其中之一的氧化物。這些材料為用於像素電極16的材料。
形成氫障壁膜14及像素電極16之處理步驟(步驟S120)可包括使用欲待成為像素電極16的材料來形成氫障壁膜14。氫障壁膜14延伸到像素電極16。藉此，可獲得高生產力。
圖9為根據第二實施例之另一顯示裝置的組態之概要橫剖面圖。
如圖9所示，在顯示裝置212中，像素電極16和延伸到像素電極16之氫障壁膜14係設置在濾色器44上。再者在顯示裝置212中，氫障壁膜14抑制包括在密封膜22中的氫移動到半導體膜35，以提高影像品質。也不需要額外的處理，及生產力亦高。
根據實施例，可設置具有高影像品質之顯示裝置。
在申請案的說明書中，“垂直”及“平行”不僅意 指完全垂直及完全平行，並且包括例如由於製造處理等等所導致的波動。大體上垂直和大體上平行就夠了。
在申請案的說明書中，“組件設置在另一組件上”之狀態包括組件直接設置在另一組件上的狀態與組件設置在另一組件上且具有不同元件插入在組件與另一組件之間的狀態。“組件堆疊在另一組件上”之狀態包括組件堆疊在另一組件上以彼此接觸的狀態與組件堆疊在另一組件上且具有不同元件插入在組件與另一組件之間的狀態。“組件與另一組件相對”之狀態包括組件直接面向另一組件的狀態與組件面向另一組件且具有不同元件插入在組件與另一組件之間的狀態。
如上述，參考特定例子說明本發明的實施例。
然而，本發明的實施例並不侷限於這些特定例子。例如，只要精於本技藝之人士從眾所皆知的範圍適當選擇來同樣地實施獲得類似效果的本發明，則包括在顯示裝置中之諸如基板、薄膜電晶體、鈍化膜、氫障壁膜、像素電極、有機發光層、對置電極、密封膜、閘極電極、閘極絕緣膜、半導體膜、第一導電部、和第二導電部等組件的特定組態係併入本發明的範疇中。
另外，在技術可行性的程度內可組合特定例子的任兩或更多個組件，及包括在本發明的範疇中至包括本發明的主旨之程度。
而且，依據上述顯示裝置由精於本技藝之人士藉由適當設計修改而可實行之所有顯示裝置來作為本發明的實施 例亦在本發明的範疇內至包括本發明的精神之程度。
在本發明的精神內，精於本技藝之人士可構想各種其他變化和修改，及應明白此種變化和修改亦包含在本發明的範疇內。
儘管已說明某些實施例，但是這些實施例僅由例子方式呈現，及並不用於限制本發明的範疇。事實上，可以各種其他形式體現此處所說明之新穎實施例；而且，在不違背本發明的精神之下，可進行此處所說明的實施例之形式的各種省略、取代、及變化。附錄的申請專利範圍及其同等物欲用於涵蓋落在本發明的範疇和精神內之此種形式或修改。
10‧‧‧基板
10a‧‧‧主表面
12‧‧‧薄膜電晶體
13‧‧‧鈍化膜
13a‧‧‧第一開口
13b‧‧‧第二開口
14‧‧‧氫障壁膜
14a‧‧‧部分
16‧‧‧像素電極
16a‧‧‧對置區
16b‧‧‧非對置區
16c‧‧‧部分
18‧‧‧有機發光層
20‧‧‧對置電極
20a‧‧‧部位
22‧‧‧密封膜
24‧‧‧發光元件部
31‧‧‧第一導電部
32‧‧‧第二導電部
33‧‧‧閘極電極
33a‧‧‧部位
34‧‧‧閘極絕緣膜
35‧‧‧半導體膜
35a‧‧‧第一區
35b‧‧‧第二區
35c‧‧‧第三區
35p‧‧‧膜表面
36‧‧‧通道保護膜
36a‧‧‧第一部
36b‧‧‧第二部
42‧‧‧平面化膜
110‧‧‧顯示裝置

Claims (20)

  1. 一種顯示裝置，包含：基板，其具有主表面，該基板為透光的；薄膜電晶體，係設置在該主表面上，該薄膜電晶體包括：閘極電極，係設置在該主表面上；閘極絕緣膜，係設置在該閘極電極上；半導體膜，係設置在該閘極絕緣膜上，該半導體膜包括第一區、與該第一區隔開的第二區、及設置在該第一區與該第二區之間的第三區；第一導電部，係電連接到該第一區；以及第二導電部，係電連接到該第二區，及與該第一導電部分開設置；鈍化膜，係設置在該薄膜電晶體上，該鈍化膜為絕緣的；氫障壁膜，係設置在該鈍化膜上，及當投影到與該主表面平行的平面上時與該半導體膜重疊；像素電極，係電連接到該第一導電部和該第二導電部的其中之一，該像素電極為透光的；有機發光層，係設置在該像素電極上；對置電極，係設置在該有機發光層上；以及密封膜，係設置在該氫障壁膜上和該對置電極上。
  2. 根據申請專利範圍第1項之裝置，其中，該氫障壁膜包括Ti(鈦)、Ta(鉭)、TiN(氮化鈦)、及TaN (氮化鉭)的其中之一。
  3. 根據申請專利範圍第1項之裝置，其中，該氫障壁膜包括包括In(銦)、Zn(鋅)、Ga(鎵)、Ti(鈦)、及Al(鋁)的至少其中之一的氧化物。
  4. 根據申請專利範圍第1項之裝置，其中，該氫障壁膜係電連接到該第一導電部和該第二導電部的其中之一。
  5. 根據申請專利範圍第1項之裝置，其中該半導體膜為n型的，以及該氫障壁膜係電連接到該像素電極。
  6. 根據申請專利範圍第1項之裝置，其中該半導體膜為p型的，以及該氫障壁膜係電連接到該第一導電部和該第二導電部的其中另一個。
  7. 根據申請專利範圍第1項之裝置，其中，該氫障壁膜包括與該像素電極之材料相同的材料。
  8. 根據申請專利範圍第7項之裝置，其中，該氫障壁膜延伸到該像素電極。
  9. 根據申請專利範圍第7項之裝置，其中，該像素電極包括ITO(氧化銦錫)、IZO(氧化銦鋅)、AZO(氧化鋁鋅)、IGZO(氧化銦鎵鋅)、及ZnO(氧化鋅)的至少其中之一。
  10. 根據申請專利範圍第1項之裝置，其中，該半導體膜包括包括In、Ga、及Zn的至少其中之一的氧化物半 導體。
  11. 根據申請專利範圍第1項之裝置，其中，該密封膜包括1019 atoms/cm3或更多的氫。
  12. 根據申請專利範圍第11項之裝置，其中，該密封膜包括氧化矽膜、氮化矽膜、及氮氧化矽膜的至少其中之一。
  13. 根據申請專利範圍第1項之裝置，其中，該對置電極延伸在該半導體膜上和該氫障壁膜上。
  14. 根據申請專利範圍第1項之裝置，其中，該基板包括樹脂材料且為可撓性的。
  15. 根據申請專利範圍第1項之裝置，其中該閘極絕緣膜係配置在該閘極電極與該第三區之間。
  16. 根據申請專利範圍第15項之裝置，其中，該薄膜電晶體另包括設置在至少該第三區上的通道保護膜。
  17. 根據申請專利範圍第1項之裝置，其中，該對置電極包括金屬材料。
  18. 根據申請專利範圍第1項之裝置，其中，該氫障壁膜的厚度為20nm或更多及150nm或更少。
  19. 根據申請專利範圍第1項之裝置，另包含濾色器，該鈍化膜係延伸在該像素電極與該主表面之間，以及該濾色器係設置在該像素電極與該鈍化膜之間，且在該氫障壁膜上。
  20. 根據申請專利範圍第1項之裝置，另包含濾色 器，該鈍化膜係延伸在該像素電極與該主表面之間，以及該濾色器係配置在該像素電極與該鈍化膜之間，且延伸在該鈍化膜與該氫障壁膜之間。
TW102104577A 2012-05-24 2013-02-06 顯示裝置 TWI518892B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012118789A JP5636392B2 (ja) 2012-05-24 2012-05-24 表示装置

Publications (2)

Publication Number Publication Date
TW201349480A true TW201349480A (zh) 2013-12-01
TWI518892B TWI518892B (zh) 2016-01-21

Family

ID=48190092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104577A TWI518892B (zh) 2012-05-24 2013-02-06 顯示裝置

Country Status (6)

Country Link
US (1) US8933444B2 (zh)
EP (1) EP2667413A2 (zh)
JP (1) JP5636392B2 (zh)
KR (1) KR101464861B1 (zh)
CN (1) CN103426898A (zh)
TW (1) TWI518892B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502434B2 (en) 2014-04-18 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI836892B (zh) * 2022-06-22 2024-03-21 日商鎧俠股份有限公司 半導體裝置及其製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
CN106558620B (zh) 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR20180079503A (ko) 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
CN106876406B (zh) * 2016-12-30 2023-08-08 上海君万微电子科技有限公司 基于iii-v族氮化物半导体的led全彩显示器件结构及制备方法
WO2019186884A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置
KR102631515B1 (ko) * 2018-11-12 2024-01-30 엘지디스플레이 주식회사 패널, 트랜지스터 및 전자장치
KR102596361B1 (ko) * 2018-11-26 2023-10-30 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR20210086345A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210086342A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102269420B1 (ko) 2020-09-18 2021-06-24 전용석 긴급대피용 마스크장치
US11869975B2 (en) 2021-04-19 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-film transistors and method for manufacturing the same
US12027632B2 (en) 2021-04-19 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with barrier and method for manufacturing the same
US11791420B2 (en) 2021-04-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
TW202322375A (zh) * 2021-11-26 2023-06-01 友達光電股份有限公司 感光元件基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936369A (ja) 1995-07-19 1997-02-07 Sony Corp 薄膜半導体装置の製造方法
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
KR100917766B1 (ko) 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100611650B1 (ko) 2004-06-25 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
WO2007086163A1 (ja) 2006-01-25 2007-08-02 Sharp Kabushiki Kaisha 半導体装置の製造方法、及び、半導体装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI559409B (zh) * 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502434B2 (en) 2014-04-18 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI836892B (zh) * 2022-06-22 2024-03-21 日商鎧俠股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN103426898A (zh) 2013-12-04
US20130313545A1 (en) 2013-11-28
KR20130132258A (ko) 2013-12-04
US8933444B2 (en) 2015-01-13
JP2013246248A (ja) 2013-12-09
EP2667413A2 (en) 2013-11-27
TWI518892B (zh) 2016-01-21
KR101464861B1 (ko) 2014-11-25
JP5636392B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
TWI518892B (zh) 顯示裝置
US8841666B2 (en) Display device
JP5475570B2 (ja) 有機発光ディスプレイ装置
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR101470725B1 (ko) 표시 장치
TWI505459B (zh) 顯示裝置
KR101174881B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
KR20120024241A (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US9029853B2 (en) Display device
US9570624B2 (en) Thin film transistor and method for fabricating the same
KR102381901B1 (ko) 표시 장치 및 이의 제조 방법
JP2013156281A (ja) 表示装置の製造方法
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP5693479B2 (ja) 表示装置の製造方法
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20120292611A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
TW201336084A (zh) 薄膜電晶體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees