TW201347530A - 圖像感測器、及圖像感測器之控制方法 - Google Patents

圖像感測器、及圖像感測器之控制方法 Download PDF

Info

Publication number
TW201347530A
TW201347530A TW102110544A TW102110544A TW201347530A TW 201347530 A TW201347530 A TW 201347530A TW 102110544 A TW102110544 A TW 102110544A TW 102110544 A TW102110544 A TW 102110544A TW 201347530 A TW201347530 A TW 201347530A
Authority
TW
Taiwan
Prior art keywords
pixel
trg
transistor
voltage
level
Prior art date
Application number
TW102110544A
Other languages
English (en)
Other versions
TWI527450B (zh
Inventor
Koichi Okamoto
Rei Yoshikawa
Hiroaki Ebihara
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201347530A publication Critical patent/TW201347530A/zh
Application granted granted Critical
Publication of TWI527450B publication Critical patent/TWI527450B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本技術係關於可在圖像感測器中進行每種顏色之照度之測量之圖像感測器及圖像感測器之控制方法。複數個像素單元具有像素與重置電晶體；像素包含光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由光電轉換而得之電荷且可依每種顏色加以控制。藉由傳送電晶體之控制，經由傳送電晶體及重置電晶體而自光電轉換部讀出電荷，並將與該電荷對應之電壓供給至連接於重置電晶體之AD轉換部。本技術例如可適用於拍攝圖像之圖像感測器等。

Description

圖像感測器、及圖像感測器之控制方法
本技術係關於一種圖像感測器、及圖像感測器之控制方法，特別係關於無論圖像感測器是否共用複數種顏色之像素，且可在不對像素追加電路之情形下進行每種顏色之照度測量之圖像感測器、及圖像感測器之控制方法。
作為不對像素追加電路而係檢測周圍光來測量照度之圖像感測器，例如有專利文獻1所提出之CMOS(Complementary Metal Oxide Semiconductor：互補型金屬氧化半導體)圖像感測器。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-33881號公報
專利文獻1中記載之CMOS圖像感測器，於共用複數種顏色之像素之情形時，難以進行每種顏色之照度的測量。
本技術係鑒於如此之狀況而完成者，其無論圖像感測器是否共用複數種顏色之像素，且可在不對像素追加電路之情形下進行每種顏色之照度測量。
本技術之一態樣之圖像感測器，具備複數個像素單元，其具 有：像素，其包含：光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類比-數位)轉換之AD轉換部且重置上述電荷；且，藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
本技術之一態樣之圖像感測器之控制方法，該圖像感測器具備複數個像素單元，其具有：像素，其包含光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類比-數位)轉換之AD轉換部且重置上述電荷；且該控制方法包含以下步驟：藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
本技術之一態樣中，像素單元具有像素與重置電荷之重置電晶體；像素包含進行經由彩色濾光片而入射之特定顏色之光之光電轉換之光電轉換部、及可以每種顏色地進行控制之傳送電晶體。重置電晶體連接有進行AD轉換之AD轉換部。又，藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
另，圖像感測器可為獨立之裝置，亦可為構成一個裝置之內部區塊。
根據本技術之一態樣，圖像感測器可進行每種顏色之照度的測量。特別係無論是否共用複數種顏色之像素，且無需對像素追加電路，即可進行每種顏色之照度的測量。
10‧‧‧像素陣列
111,1至11M,N‧‧‧像素單元
21‧‧‧像素驅動部
22‧‧‧選擇器
23‧‧‧選擇器
241至24N‧‧‧ADC
31‧‧‧轉換控制部
32‧‧‧箝位部
33‧‧‧ADC
411至41M‧‧‧像素控制線
421至42N‧‧‧垂直信號線
51‧‧‧電源線
52‧‧‧電源線
60‧‧‧像素
61‧‧‧PD
62‧‧‧傳送電晶體
63‧‧‧重置電晶體
64‧‧‧放大電晶體
65‧‧‧選擇電晶體
70‧‧‧轉換部
71‧‧‧反相器
72‧‧‧FET
73‧‧‧電壓降壓部
81‧‧‧FET
901至902M‧‧‧TRG驅動器
911至912M‧‧‧FET
921至922M‧‧‧FET
931至932M‧‧‧節點
961至962M‧‧‧驅動器控制部
1001至1002M‧‧‧TRG驅動器
1011至1012M‧‧‧FET
1021至1022M‧‧‧FET
1031之1032M‧‧‧FET
1041至1042M‧‧‧節點
1051至1052M‧‧‧節點
1111至1112M‧‧‧驅動器控制部
1301‧‧‧像素
1302‧‧‧像素
1303‧‧‧像素
1304‧‧‧像素
1311‧‧‧PD
1312‧‧‧PD
1313‧‧‧PD
1314‧‧‧PD
1321‧‧‧傳送電晶體
1322‧‧‧傳送電晶體
1323‧‧‧傳送電晶體
1324‧‧‧傳送電晶體
201‧‧‧匯流排
202‧‧‧CPU
203‧‧‧ROM
204‧‧‧RAM
205‧‧‧硬碟
206‧‧‧輸出部
207‧‧‧輸入部
208‧‧‧通訊部
209‧‧‧驅動器
210‧‧‧輸入輸出介面
211‧‧‧抽取式記錄媒體
FD‧‧‧浮動擴散區
RST‧‧‧重置電晶體63之控制線
SEL‧‧‧選擇電晶體65之控制線
TRG‧‧‧傳送電晶體62之控制線
VDD#1‧‧‧電壓
VDD#3‧‧‧電壓
VDD#4‧‧‧電壓
圖1係顯示適用本技術之圖像感測器之一實施形態之構成例的方塊圖。
圖2係顯示像素單元11m,n之構成例的電路圖。
圖3係顯示攝像模式中之像素單元11m,n之狀態的圖。
圖4係顯示照度計模式中之像素單元11m,n之狀態的圖。
圖5係顯示轉換控制部31之構成例的方塊圖。
圖6係說明照度計模式中之圖像感測器之動作的時序圖。
圖7係顯示照度計模式中獲得每種顏色之照度資料之情形時之賦予傳送電晶體62之控制信號TRG的時序圖。
圖8係說明因控制線TRG與電源線51之耦合而產生之雜訊的圖。
圖9係顯示對電源線51施加降壓電壓VDD#1後之電壓VDD#2之情形時之電源線51之電壓之變化的圖。
圖10係說明箝位部32的圖。
圖11係顯示箝位部32之構成例的電路圖。
圖12係說明連接於像素驅動部21之像素控制線41m的圖。
圖13係顯示像素驅動部21之第1構成例的方塊圖。
圖14係顯示照度計模式中獲得每種顏色之照度資料之情形時之控制線TRG之電壓(控制信號TRG)的時序圖。
圖15係顯示像素驅動部21之第2構成例的方塊圖。
圖16係說明像素驅動部21之動作的圖。
圖17係顯示照度計模式中獲得每種顏色之照度資料之情形時之由TRG電晶體100q所控制之控制線TRG之電壓的時序圖。
圖18係顯示圖1之像素單元11m,n之另一構成例的電路圖。
圖19係顯示適用本技術之電腦之一實施形態之構成例的方塊圖。
[適用本技術之圖像感測器之一實施形態]
圖1係顯示適用本技術之圖像感測器之一實施形態之構成例的方塊圖。
此處，雖圖1之圖像感測器係使用於例如數位靜態相機或數位攝錄影機等之CMOS(Complementary Metal Oxide Semiconductor：互補型金屬氧化半導體)感測器，但適用本技術之圖像感測器並非限定於CMOS感測器。
圖1中，圖像感測器例如為單晶片之半導體晶片，具有像素陣列10、像素驅動部21、選擇器22及23、ADC241至24N、轉換控制部31、箝位部32及ADC(Analog to Digital Converter：類比數位轉換器)33。
像素陣列10具有M×N個(M及N為1以上之整數)像素單元111,1，111,2，...，111,N，112,1，112,2，...，112,N，...，11M,1，11M,2...，11M,N。
M×N個像素單元111,1至11M,N係配置成M列N行之矩陣(格)狀，並連接於用於供給電力之電源線51及52。
進而，(自上)沿第m列(m=1,2,．．．,M)之列方向(橫向)排列之N個像素單元11m,1至11m,N上連接有朝列方向延伸之像素控制線41m。
再者，(自左)沿第n行(n=1,2,．．．,N)之行方向(縱向)排列之M個像素單元111,n至11M,n上連接有朝行方向延伸之垂直信號線42n。
像素單元11m,n具有後述之像素，在該像素中進行光電轉換。進而，像素單元11m,n根據來自像素驅動部21之經由像素控制線41m之控制，輸出藉由像素之光電轉換所得之電荷(所對應之電壓)。
另，像素單元11m,n所具有之像素，例如進行經由拜耳陣列等之彩色濾光片而入射之特定顏色之光之光電轉換。
此處，雖彩色濾光片並非限定於拜耳陣列之彩色濾光片，但，以下，作為彩色濾光片，採用拜耳陣列之彩色濾光片。
拜耳陣列中，例如，以左上配置有R(Red)而右上與左下配置有G(Green)且右下配置有B(Blue)之橫×縱為2×2像素之4像素作為所謂拜耳陣列之的單位，該拜耳陣列之單位係重複配置於列方向與行方向各者。
此處，考慮到人的視覺特性，拜耳陣列之單位即4像素中存在2個G；以下，適當地將該2個G中R之右鄰(拜耳陣列之單位之右上)之G記作Gr、B之左鄰(拜耳陣列之單位之左下)之G記作Gb。
另，雖作為圖像感測器所具有之像素，存在來自外部之光入射之像素(開口像素)與未入射之像素(非開口像素)，但，本技術僅以光入射之開口像素為對象。
像素驅動部21經由像素控制線41m而控制連接於該像素控制線41m之像素單元11m,1至11m,N。
另，像素驅動部21藉由自電壓VDD#1之電源(模擬電源)(以下，皆記為電源VDD#1)接受電力供給而動作。電源VDD#1為圖像感測器之所謂主電源。
選擇器22連接於電壓VDD#1之電源(電源VDD#1)與電壓VDD#3之電源(電源VDD#3)。另，電壓VDD#3為低於電壓VDD#1之電壓。
再者，選擇器22與連接於M×N個像素單元111,1至11M,N之電源線52連接。
選擇器22根據圖像感測器之動作模式而選擇電源VDD#1及VDD#3中之一者並將其連接於電源線52，藉此，自電源VDD#1及VDD#3中連接於電源線52之一方之電源經由電源線52對像素單元111,1 至11M,N供給電壓(電力)。
此處，本實施形態中，作為圖像感測器之動作模式，存在進行圖像攝像(普通之攝像)之攝像模式，與使圖像感測器作為測量照度之照度計發揮作用之照度計模式。
選擇器22於攝像模式中選擇電源VDD#1，於照度計模式中選擇電源VDD#3。
另，圖像感測器之動作模式例如可自外部予以指示。
選擇器23連接於電源VDD#3與N個ADC241，242，．．．，24N。
再者，選擇器23與連接於朝行方向排列之M個像素單元111,n至11M,n之垂直信號線41n連接。
選擇器23根據圖像感測器之動作模式而選擇電源VDD#3及N個ADC241至24N中之一者，並將其連接於垂直信號線411至41N。
即，選擇器23於攝影模式中選擇N個ADC241至24N，並連接ADC24n與垂直信號線41n。其結果，像素單元11m,n所具有之像素將輸出至垂直信號線41n上之與像素所蓄積之電荷對應之電壓經由選擇器23而供給ADC24n。
再者，選擇器23在照度計模式中選擇電源VDD#3，並連接該電源VDD#3與垂直信號線411至41N。
ADC24n進行自像素單元11m,n所具有之像素經由垂直信號線41n及選擇器23而供給之電壓之CDS(Correlated Double Sampling：相關雙取樣)及AD轉換，將該結果所得之數位資料作為像素單元11m,n所具有之像素之顏色之像素值(像素資料)而輸出。
轉換控制部31連接於電源VDD#1與電源線51。
轉換控制部31在攝像模式中連接電源VDD#1與電源線51，藉此，對連接於電源線51之M×N個像素單元111,1至11M,N供給電源VDD#1(之電力)。
再者，照度計模式中，轉換控制部31藉由使電源線51成為浮動狀態並使連接於電源線51之像素單元11m,n具有之像素所蓄積之電荷流入該浮動狀態之電源線51，進行將該電荷轉換為對應之電壓之電壓轉換。藉由轉換控制部31進行電壓轉換所得之電壓供給至連接於電源線51之後述之ADC33。
箝位部32連接於電壓VDD#4之電源(電源VDD#4)與電源線51；在照度計模式中，其使電源線51固定在電壓VDD#4。另，雖電壓VDD#4為低於電壓VDD#1之電壓，但其與電壓VDD#3之大小關係並未特別限定。本實施形態中，電壓VDD#3與電壓VDD#4為相同之電壓。
ADC33連接於電源線51。ADC33藉由自電源VDD#1接受電力供給而動作，在照度計模式中，進行經由電源線51而供給之與像素單元11m,n具有之像素所蓄積之電荷對應之電壓之CDS(Correlated Double Sampling：相關雙取樣)及AD轉換。又，ADC33將進行CDS及AD轉換之結果所得之數位資料作為表示周圍光之照度之照度資料而輸出。
[像素單元11m,n之構成例]
圖2係顯示圖1之像素單元11m,n之構成例的電路圖。
圖2中，像素單元11m,n具有1個像素60、及例如作為Nmos(negative channel MOS：負通道金屬氧化物半導體)之FET(Field Effect Transistor：場效電晶體)的重置電晶體63、放大電晶體64及選擇電晶體65。
像素60具有PD(Photo Diode：光電二極體)61及傳送電晶體62。
此處，連接於像素驅動部21(圖1)之像素控制線41m有控制重置電晶體63之控制線RST、控制傳送電晶體62之控制線TRG、及控制選擇電晶體65之控制線SEL。
控制線RST連接於重置電晶體63之閘極；控制線TRG連接於傳送 電晶體62之閘極。控制線SEL連接於選擇電晶體65之閘極。
以下，將傳輸於控制線RST上而控制重置電晶體63之控制信號皆稱作控制信號RST。同樣地，將傳輸於控制線TRG上而控制傳送電晶體62之控制信號皆稱作控制信號TRG；將傳輸於控制線SEL上而控制選擇電晶體65之控制信號皆稱作控制信號SEL。
像素60中，PD61之陽極接地於GND(ground)，其陰極例如連接於傳送電晶體62之源極。
傳送電晶體62例如為nMOS之FET，其汲極連接於放大電晶體64之閘極。
重置電晶體63之源極連接於傳送電晶體62之汲極，重置電晶體63之汲極連接於電源線51。
放大電晶體64之汲極連接於電源線52，放大電晶體64之源極連接於選擇電晶體65之汲極。
選擇電晶體65之源極連接於垂直信號線42n。
圖3係顯示攝像模式中之像素單元11m,n之狀態的圖。
攝像模式中，選擇器22選擇電源VDD#1，並與電源線52連接。
因此，經由電源線52對放大電晶體64之汲極施加有電壓VDD#1。
進而，攝像模式中，轉換控制部31使電源VDD#1連接於電源線51，藉此，重置電晶體63之汲極經由電源線51而施加有電壓VDD#1。另，此處，雖設對重置電晶體63及放大電晶體64之汲極施加有相同之電壓VDD#1，但，攝像模式中，施加至重置電晶體63及放大電晶體64之汲極之電壓無需為相同之電壓。即，例如，可對放大電晶體64之汲極施加電壓VDD#1，而對重置電晶體63之汲極施加昇壓電壓VDD#1後之較電壓VDD#1更高之電壓。
再者，攝影模式中，選擇器23選擇ADC24n，並與垂直信號線42n 連接。
像素60中，PD61藉由受光入射其之顏色之光而進行光電轉換，蓄積與所受光之光之光量相應之電荷。
傳送電晶體62藉由對閘極賦予作為控制信號TRG之暫時自L(Low：低)位準成為H(High：高)位準之脉衝而暫時成為導通狀態。
若傳送電晶體62成為導通狀態，則蓄積於PD61之電荷自傳送電晶體62之源極傳送至汲極。
此處，傳送電晶體62之汲極連接於放大電晶體64之閘極；該連接點稱作FD(Floating Diffusion：浮動擴散區)。因此，蓄積於PD61之電荷經由傳送電晶體62而傳送至FD。
重置電晶體63藉由將作為控制信號RST之暫時自L位準成為H位準之脉衝賦予閘極而暫時成為導通狀態。
重置電晶體63於傳送電晶體62將要成為導通狀態之前成為導通狀態，藉由於將電荷自PD61傳送至FD之前，將存在於FD中之電荷經由重置電晶體63及電源線51掃出至電源VDD#1而進行重置。
放大電晶體64使經由電源線52而施加至汲極之電壓VDD#1作為電源而動作。
即，放大電晶體64將剛重置完畢之FD之電位(電壓)作為重置位準而輸出至源極，其後，將自PD61傳送電荷後之FD之電位作為與以重置位準為基準之像素值對應之電壓(電壓位準)而輸出至源極。
選擇電晶體65藉由將作為控制信號SEL之暫時自L位準成為H位準之脉衝賦予閘極而暫時成為導通狀態。
如上述，選擇電晶體65之汲極連接於放大電晶體64之源極，選擇電晶體65將輸出(傳輸)至放大電晶體64之源極之重置位準及信號位準輸出至連接於選擇電晶體65之源極之垂直信號線42n上。
輸出至垂直信號線42n上之重置位準及信號位準被供給至 ADC24n。ADC24n使用重置位準進行信號位準之CDS及AD轉換，將該信號位準之CDS及AD轉換之結果所得之數位資料作為像素資料而輸出。
圖4係顯示照度計模式中之像素單元11m,n之狀態的圖。
照度計模式中，選擇器22選擇電源VDD#3並與電源線52連接。
因此，經由電源線52對放大電晶體64之汲極施加有電壓VDD#3。
進而，照度計模式中，轉換控制部31使電源線51暫時成為浮動狀態。
再者，照度計模式中，選擇器23選擇電源VDD#3並與垂直信號線42n連接。
因此，連接於垂直信號線42n之選擇電晶體65之源極上施加有電壓VDD#3。
其結果，成為放大電晶體64之汲極及選擇電晶體65之源極上施加有相同之電壓VDD#3之狀態。
又，因放大電晶體64之源極與選擇電晶體65之汲極連接，故放大電晶體64及選擇電晶體65成為所謂不發揮作用之狀態。
另，藉由對放大電晶體64之汲極及選擇電晶體65之源極施加相同之電壓，因放大電晶體64及選擇電晶體65成為不發揮作用之狀態，故即使不對放大電晶體64之汲極及選擇電晶體65之源極施加電壓VDD#3，而係施加較該電壓VDD#3更高之電壓VDD#1，仍可使放大電晶體64及選擇電晶體65處於不發揮作用之狀態。
然而，若對放大電晶體64之汲極及選擇電晶體65之源極施加較高之電壓，則放大電晶體64之閘極之電容變動，有該電容變動將經由重置電晶體63對電源線51之電源造成影響之情形。
因此，本實施形態中，照度計模式中，設將低於電壓VDD#1之 電壓VDD#3施加至放大電晶體64之汲極及選擇電晶體65之源極。
照度計模式中，控制信號RST及SEL時常為H位準，其結果，重置電晶體63及選擇電晶體65時常處於導通狀態。
再者，傳送電晶體62藉由將作為控制信號TRG之暫時自L位準轉換為H位準之脉衝賦予閘極而暫時成為導通狀態。
照度計模式中，因重置電晶體63時常處於導通狀態，故若傳送電晶體62成為導通狀態，則蓄積於PD61之電荷將經由傳送電晶體62、重置電晶體63及電源線51而被掃出至轉換控制部31(之後述之電源VDD#2)，PD61被重置。
又，將重置PD61後時之電源線51之電壓作為重置位準而供給至連接於電源線51之ADC33。
其後，傳送電晶體62再度因將作為控制信號TRG之暫時自L位準轉換為H位準之脉衝賦予閘極而暫時成為導通狀態。
再者，轉換控制部31於傳送電晶體62將再度成為導通狀態之前，使電源線51成為浮動狀態。
若傳送電晶體62於電源線51成為浮動狀態後成為導通狀態，則蓄積於PD61之電荷將經由傳送電晶體62及重置電晶體63而流入電源線51，並轉換為對應之電壓。
其結果，與蓄積於PD61之電荷對應之電壓即以重置位準為基準且與照度對應之電壓(信號位準)被供給至連接於電源線51之ADC33。
ADC33使用來自電源線51之重置位準進行來自電源線51之信號位準之CDS及AD轉換，從而將該信號位準之CDS及AD轉換之結果所得之數位資料作為照度資料予以輸出。
此處，照度計模式中，藉由選擇將暫時自L位準轉換為H位準之控制信號TRG賦予傳送電晶體62之像素，使由M×N個像素單元111,1至11M,N之像素60(之PD61)全體所蓄積之電荷，或由R、G(Gr及Gb之各者 或兩者)或B之像素(受光R、G或B之光之像素)等之一部分之像素60所蓄積之電荷流入電源線51，可將對應之電壓供給至ADC33。
因此，藉由將暫時自L位準轉換為H位準之控制信號TRG賦予M×N個像素單元111,1至11M,N像素60之所有傳送電晶體62，可獲得與顏色無關之照度資料。
再者，藉由將暫時自L位準轉換為H位準之控制信號TRG賦予M×N個像素單元111,1至11M,N之像素60中之R、G或B之像素之傳送電晶體62，可獲得每種顏色之照度即R、G或B之光之照度資料。
[轉換控制部31之構成例]
圖5係顯示轉換控制部31之構成例的方塊圖。
另，圖5中，雖除轉換控制部31外尚圖示有像素單元11m，n，但省略像素單元11m，n之放大電晶體64及選擇電晶體65之圖示。
轉換控制部31具有轉換部70及電壓降壓部73。
轉換部70係根據自外部供給之(例如，來自未圖示之控制部之)讀出啟動信號SWEN而導通或斷開，從而連接或切斷電源線51與電壓降壓部73之間。
圖5中，轉換部70具有反相器71及FET72。
反相器71中輸入有啟動信號SWEN。反相器71反相輸入其中之啟動信號SWEN並將其施加至FET72之閘極。
FET72係pMOS(positive channel MOS：P通道MOS)之FET，汲極連接於電源線51，源極連接於電壓降壓部73。
再者，FET72之基片連接於電源VDD#1。
電壓降壓部73上施加有電壓VDD#1。電壓降壓部73根據動作模式而將電壓VDD#1降至較該電壓VDD#1更低之電壓(降壓電壓)VDD#2，或並不進行降壓而係將電壓VDD#1直接供給至轉換部70(之FET72)。
即，電壓降壓部73於攝像模式中並非降壓電壓VDD#1而係將其直接供給至轉換部70。且，電壓降壓部73於照度計模式中係將電壓VDD#1降至電壓VDD#2而供給至轉換部70。
因此，自轉換部70(電源線51側)之角度看待電壓降壓部73之情形時，電壓降壓部73係作為電壓VDD#1之電源或電壓壓VDD#2之電源(電源#2)而發揮作用。
另，箝位部32(圖1)固定電源線51之電壓VDD#4(本實施形態中，與電壓VDD#4相同之電壓VDD#3亦同樣)為小於電壓VDD#2之特定電壓。
如上般地構成之轉換控制部31於攝像模式中時常將H位準之讀出啟動信號SWEN供給至反相器71。
該情形時，反相器71之輸出為L位準，該L位準被施加至FET72之閘極，FET72因此成為導通狀態。
如上述，攝像模式中，電壓降壓部73並未降壓電壓VDD#1而係將其直接供給至轉換部70。因此，供給至轉換部70之電壓VDD#1經由導通狀態之FET72而施加至電源線51，藉此，將作為電源之電壓VDD#1經由電源線51而施加至重置電晶體63之汲極。
另一方面，如上述，照度計模式中，電壓降壓部73將電壓VDD#1降至電壓VDD#2而供給至轉換部70。
再者，照度計模式中，設讀出啟動信號SWEN最初為H位準其後則成為L位準。
因此，照度計模式中，將H位準之讀出啟動信號SWEN供給至反相器71期間，反相器71之輸出為L位準，藉由將該L位準施加至FET72之閘極，FET72成為導通狀態。
FET72為導通狀態之情形時，供給至轉換部70之電壓VDD#2經由導通狀態之FET72而施加至電源線51。
其後，若讀出啟動信號SWEN成為L位準，則反相器71之輸出為H位準，藉由將該H位準施加至FET72之閘極，FET72成為斷開狀態。
FET72為斷開狀態之情形時，供給至轉換部70之電壓VDD#2並未被施加至電源線51。又，藉由FET72為斷開狀態，連接於該FET72之電源線51成為浮動狀態。
[照度計模式時之圖像感測器之動作]
圖6係說明照度計模式中之圖像感測器之動作的時序圖。
即，圖6顯示有照度計模式中之讀出啟動信號SWEN、控制信號RST、SEL及TRG，以及電源線51之電壓。
照度計模式中，按照時間順序，獲得照度資料之處理有快門相位、蓄積相位、及讀出相位。
照度計模式中，設控制信號RST及SEL於快門相位、蓄積相位及讀出相位所有相位中皆為H位準，其結果，重置電晶體63及選擇電晶體65時常處於導通狀態。
又，快門相位中，設讀出啟動信號SWEN為H位準，而控制信號TRG暫時自L位準轉換為H位準。
快門相位中，藉由讀出啟動信號SWEN成為H位準，FET72(圖5)成為導通狀態，將由電壓降壓部73降壓後之電壓VDD#2施加至電源線51。即，電源VDD#2連接於電源線51。
再者，快門相位中，藉由控制信號TRG暫時自L位準成為H位準，供給有該控制信號TRG之傳送電晶體62暫時成為導通狀態。
照度計模式中，因重置電晶體63處於常時導通狀態，故在快門相位中，若傳送電晶體62成為導通狀態，則蓄積於PD61中之電荷將經由傳送電晶體62、重置電晶體63及電源線51而掃出至轉換控制部31之連接於電源線51之電源VDD#2，PD61被重置。
又，PD61經重置時之電源線51之電壓成為連接於該電源線51之 電源VDD#2之電壓即電壓VDD#2，將該電壓VDD#2作為重置位準而供給至連接於電源線51之ADC33。
快門相位後之蓄積相位中，設讀出啟動信號SWEN保持H位準不變，控制信號TRG為L位準(不變)。
藉由讀出啟動信號SWEN為H位準，FET72(圖5)成為導通狀態，與快門相位同樣地，使由電壓降壓部73(圖5)降壓電壓VDD#1而得之電源VDD#2連接於電源線51。
因此，與快門相位同樣地，電源線51之電壓成為電壓VDD#2，將該電壓VDD#2作為重置位準而供給至連接於電源線51之ADC33。
再者，藉由令控制信號TRG為L位準，傳送電晶體62成為斷開狀態，於PD61中蓄積電荷。
蓄積相位後之讀出相位中，使讀出啟動信號SWEN自H位準成為L位準，控制信號TRG於讀出啟動信號SWEN自H位準成為L位準之後緊接著暫時自L位準成為H位準。
又，讀出相位中，如圖6中之陰影所示，於讀出啟動信號SWEN即將自H位準成為L位準之前，ADC33進行電源線51之電壓之第一次讀出，將該電源線51之電壓作為重置位準而取得。
此處，於讀出啟動信號SWEN即將自H位準成為L位準之前，FET72(圖5)成為導通狀態；因電源線51上連接有電源#2，故ADC33第一次讀出電源線51之電壓時，將電壓VDD#2作為重置位準而取得。
其後，讀出相位中，讀出啟動信號SWEN自H位準成為L位準，進而，於控制信號TRG暫時自L位準成為H位準並重回L位準後，如圖6之陰影所示，ADC33進行電源線51之電壓之第二次讀出，將該電源線51之電壓作為以重置位準為基準且與照度對應之電壓(信號位準)而取得。
此處，藉由讀出啟動信號SWEN自H位準成為L位準，FET72(圖5) 成為斷開狀態。其結果，電源線51成為浮動狀態。
再者，藉由控制信號TRG暫時自L位準成為H位準，閘極被供給該控制信號TRG之傳送電晶體62暫時成為導通狀態。
若傳送電晶體62成為導通狀態，則使於蓄積相位(正確而言，係自控制信號TRG於快門相位中成為L位準後直至其於讀出相位中成為H位準之前)蓄積於PD61之電荷經由傳送電晶體62及重置電晶體63而流入電源線51，並轉換為對應之電壓。
其結果，浮動狀態之電源線51之電壓僅自之前之電壓VDD#2變動(降低)與蓄積於PD61之電荷對應之電壓(照度信號)，在ADC33第二次讀出電源線51之電壓時，將該變動後之電壓作為信號位準(以重置位準為基準且與照度對應之電壓)而取得。
ADC33使用藉由第一次讀出所取得之電源線51之電壓(電壓VDD#2)即重置位準進行藉由第二次讀出所取得之電源線51之電壓即信號位準之CDS及AD轉換，並將該信號位準之CDS及AD轉換之結果所得之數位資料作為照度資料而輸出。
此處，圖1之圖像感測器中，於照度計模式中，像素驅動部21(圖1)對M行之像素單元111,n至11M,n之全體同時供給控制信號RST及SEL，使重置電晶體63及選擇電晶體65同時成為導通狀態。
再者，像素驅動部21以像素60所受光之光之顏色地對M×N個像素單元111，1至11M，N之像素60之傳送電晶體62供給控制信號TRG，可每種顏色地控制各像素60之傳送電晶體62。
藉由像素驅動部21於快門相位及讀出相位中將暫時自L位準成為H位準之控制信號TRG同時供給M×N個像素單元111,1至11M,N之像素60之所有傳送電晶體62，即，藉由使M×N個像素單元111,1至11M,N之像素60之所有傳送電晶體62同時暫時成為導通狀態，ADC33可獲得由M×N個像素單元111,1至11M,N之像素60全體受光之光之與顏色無關之 照度資料(相加各色之光後之照度資料)。
再者，藉由像素驅動部21於快門相位及讀出相位中，於不同之時點，將暫時自L位準成為H位準之控制信號TRG供給至M×N個像素單元111,1至11M,N之像素60中之例如R之像素60、G之像素60及B之像素60之傳送電晶體62，即藉由使R之像素60、G之像素60及B之像素60之傳送電晶體62在不同之時點暫時成為導通狀態(以像素60所受光之每種顏色地控制傳送電晶體62)，ADC33可獲得由R之像素60、G之像素60及B之像素60各者所受光之光之R、G及B之每種顏色之照度資料。
圖7係顯示照度計模式中獲得每種顏色之照度資料之情形時之賦予傳送電晶體62之控制信號TRG的時序圖。
此處，本實施形態中，因採用拜耳陣列之彩色濾光片，故存在R、Gr、Gb及B之像素60(受光R、Gr、Gb及B各者之光之像素60)。
圖7顯示獲得R、Gr、Gb及B各者之每種顏色之照度資料之情形時之賦予傳送電晶體62之控制信號TRG。
此處，以下，將賦予R之像素60之傳送電晶體62之控制信號TRG皆記為控制信號TRG(R)。同樣地，將賦予Gr、Gb及B之像素60之傳送電晶體62之控制信號TRG分別記為控制信號TRG(Gr)、TRG(Gb)及TRG(B)。
照度計模式中，獲得每種顏色之照度資料之情形時，例如按照時間順序將快門相位劃分為R快門相位、Gr快門相位、Gb快門相位、及B快門相位。同樣地，讀出相位亦例如按照時間順序而劃分為R讀出相位、Gr讀出相位、Gb讀出相位、及B讀出相位。
又，R快門相位及R讀出相位中，僅控制信號TRG(R)、TRG(Gr)、TRG(Gb)及TRG(B)中之控制信號TRG(R)暫時自L位準成為H位準。
同樣地，Gr快門相位及Gr讀出相位中，僅控制信號TRG(Gr)暫時自L位準成為H位準；Gb快門相位及Gb讀出相位中，僅控制信號TRG(Gb)暫時自L位準成為H位準；B快門相位及B讀出相位中，僅控制信號TRG(B)暫時自L位準成為H位準。
根據以上，ADC33可與以圖6所說明之情形同樣地，分時取得R、Gr、Gb、及B各者之每種顏色之照度資料。
另，與顏色無關之照度資料或每種顏色之照度資料亦可通過下述途徑獲得：將與M×N個像素單元111,1至11M,N之像素60所得之電荷對應之電壓經由垂直信號線421至42N及選擇器23(圖1)供給至ADC241至24N，相加所有或每種顏色地相加由該ADC241至24N進行CDS及AD轉換所得之像素資料。
然而，該情形時，為獲得照度資料而需使N個ADC241至24N之全體動作，故將導致消耗電力增加。
另一方面，將與像素60所得之電荷對應之電壓經由電源線51而供給至ADC33，由該ADC33進行CDS及AD轉換而獲得照度資料之情形時，為獲得照度資料而需動作之ADC僅ADC33一個，故較使N個ADC241至24N之全體動作之情形，可大幅降低消耗電力。
[應對因控制線TRG與電源線51之耦合而產生之雜訊之對策]
圖8係說明因控制線TRG與控制線51之耦合而產生之雜訊的圖。
即，圖8顯示有照度計模式中之讀出啟動信號SWEN、控制信號RST、SEL及TRG，以及電源線51之電壓。另，圖8中，為簡化說明，設蓄積於PD61之電荷(信號電荷)為0(光並未入射PD61而成為所謂黑色(dark)狀態)。
此處，本實施形態中，雖於讀出啟動信號SWEN成為H位準之情形時(電源線51並非為浮動狀態之情形時)電源線51上施加有由電壓降壓部73(圖5)降壓電壓VDD#1後之電壓VDD#2，但，圖8中，設並非將 電壓VDD#2而係將電壓VDD#1施加至電源線51。
如以圖6所說明般，照度計模式中，讀出相位中，於使電源線51成為浮動狀態後(讀出啟動信號SWEN自H位準成為L位準後)，賦予傳送電晶體62之控制信號TRG暫時自L位準成為H位準。
圖像感測器中，於鄰接配置傳輸有控制信號TRG之像素控制線41m之控制線TRG與電源線51之情形時，如圖8所示，於傳輸於控制線TRG之控制信號TRG暫時成為H位準時，有因控制線TRG與正成為浮動狀態之電源線51之耦合而使電源線51中產生雜訊之情形，即，有電源線51之電壓隨控制信號TRG暫時成為H位準而暫時上昇之情形。
如圖5所示，於用於使電源線51成為浮動狀態之轉換部70以包含pMOS之FET72而構成之情形時，若連接於該FET72之汲極之電源線51之電壓上昇，則FET72之閘極與電源線51(所連接之FET72之汲極)之間之電位差加大(FET72之連接有電源線51之部分可看作源極)，因FET72成為導通狀態，故電流自電源線51流向FET72(之源極)。
該情形時，流入電源線51之電荷自電源線51經由導通狀態之FET72而流失，導致ADC33所得之照度資料之精度下降。
如圖8所示，讀出啟動信號SWEN正成為H位準之情形下，並非對電源線51施加電壓VDD#2而係施加電壓VDD#1時，如上述，若浮動狀態之電源線51因控制線TRG與電源線51之耦合而上昇，則電源線51之電壓將超過FET72之基片之電壓VDD#1，其結果會導致ADC33所得之照度資料之精度下降。
因此，本實施形態中，作為應對因控制線TRG與電源線51之耦合而產生之雜訊之對策，對電源線51施加由電壓降壓部73(圖5)降壓電壓VDD#1後之電壓VDD#2。
圖9係顯示對電源線51施加降壓電壓VDD#1後之電壓VDD#2之情形時之電源線51之電壓之變化的圖。另，圖9亦與圖8同樣地，為簡化 說明而設蓄積於PD61之電荷為0。
將由電壓降壓部73(圖5)降壓電壓VDD#1後之電壓VDD#2施加至電源線51之情形時，讀出相位中，於電源線51正成為浮動狀態時，傳輸於控制線TRG之控制信號TRG暫時成為H位準，即，如圖9所示，即使電源線51之電壓因控制線TRG與電源線51之耦合而暫時上昇，仍可防止電源線51之電壓超過FET72之閘極之電壓VDD#1。
此處，期望電壓VDD#2僅為電源線51之電壓因控制線TRG與電源線51之耦合而上昇之該幅度之電壓以上之電壓，為低於電壓VDD#1之電壓。
然而，如以圖6所說明般，浮動狀態之電源線51之電壓於讀出相位中僅自電壓VDD#2降低與蓄積於PD61之電荷對應之電壓(照度信號)。
因此，若使電壓VDD#2成為過低之電壓，則無法於照度計模式中僅使電源線51之電壓自電壓VDD#2降低與蓄積於PD61之電荷對應之電壓，實際上，可蓄積於測量照度時使用之像素之所有PD61之電荷量之總量(飽和電荷量)乃至照度資料之動態範圍受到限制。
因此，期望考慮控制線TRG與電源線51之耦合所引起之電源線51之電壓之上昇幅度與飽和電荷量兩者而決定電壓VDD#2。
另，作為圖5之電壓降壓部73，亦可採用降低電壓VDD#1之降壓幅度(降低幅度)可變之電路。
該情形時，電壓降壓部73之降壓幅度例如可按照來自外部之控制而調整。
再者，電壓降壓部73可測量與控制線TRG之耦合引起之電源線51之電壓之上昇幅度，從而將降壓幅度調整為該上昇幅度或對該上昇幅度加上特定容限後之值。
藉由電壓降壓部73進行之降壓幅度之調整，可防止照度資料之 精度降低，可使電源線51之電壓處於作為ADC33之輸入而較恰當之電壓範圍。
[箝位部32之說明]
圖10係說明圖1之箝位部32的圖。
即，圖10係顯示照度計模式中之控制信號TRG及電源線51之電壓的時序圖。
如以圖6及圖7所說明般，照度計模式中，藉由使M×N個像素單元111，1至11M，N之像素60之所有傳送電晶體62同時成為導通狀態，或僅使R之像素60、Gr之像素60、Gb之像素60或B之像素60之傳送電晶體62同時成為導通狀態，可獲得與顏色無關之照度資料或R、Gr、Gb或B之照度資料。
然而，照度計模式中，讀出相位中，藉由傳送電晶體62之導通而使蓄積於PD61之電荷(電子)一起自M×N個像素單元111,1至11M,N之像素60全體，或僅自像素60中之R之像素60、Gr之像素60、Gb之像素60或B之像素60流入浮動狀態之電源線51。
如上，若電荷自像素60全體或自如R之像素60、Gr之像素60、Gb之像素60或B之像素60等大量之像素60流入浮動狀態之電源線51，則如圖10之虛線所示，有電源線51之電壓自電壓VDD#2大幅下降之情形。
如上述，照度計模式中，因重置電晶體63時常處於導通狀態，故於電源線51之電壓大幅下降之情形時，像素單元11m,n(圖2)之FD之電壓(電位)，即傳送電晶體62之汲極或放大電晶體64之閘極之電壓亦經由連接有電源線51之重置電晶體63而大幅下降，其結果，會產生放大電晶體64之閘極之電壓可能超過保證其性能之性能保證電壓之範圍之情形。
又，放大電晶體64之閘極之電壓超過保證其性能之性能保證電 壓之範圍之情形有影響像素單元11m,n乃至圖像感測器之可靠性之虞。
因此，箝位部32(圖1)使電源線之電壓固定在小於電壓VDD#2之性能保證電壓之最小值以上之電壓VDD#4。
圖11係顯示圖1之箝位部32之構成例的電路圖。
圖11中，箝位部32具有nMOS之FET81。
箝位部32中，FET81之源極連接於電源線51，閘極及汲極連接於電源VDD#4。
圖11之箝位部32中，因FET81之閘極連接於電源VDD#4，故若連接於FET81之源極之電源線51之電壓小於電壓VDD#4(正確而言，為自電壓VDD#4減去FET81之閘極與源極之間之電壓VGs後之電壓以下)，則FET81成為導通狀態。其結果，電源線51經由FET81而連接於電源VDD#4，並被固定在電壓VDD#4。
如上，因電源線51被固定在小於電壓VDD#2之性能保證電壓之最小值以上之電壓VDD#4，故可防止電源線51之電壓自電壓VDD#2下降一定以上而超過性能保證電壓之範圍，及可防止像素單元11m，n之FD(放大電晶體64之閘極)之電壓超過性能保證電壓之範圍。
另，於箝位部32固定電源線51之情形時，圖像感測器可將照度測量錯誤之內容通知至外部。
[像素驅動部21之構成例]
圖12係說明連接於圖1之像素驅動部21之像素控制線41m的圖。
另，圖12中，設像素單元11m,n具有1個像素60；以下，適當地將R之像素60稱作像素60R、Gr之像素60稱作像素60Gr、Gb之像素60稱作像素60Gb、B之像素60稱作像素60B。
再者，像素驅動部21將傳輸有控制信號TRG(R)、TRG(Gr)、TRG(Gb)、及TRG(B)之控制線TRG分別記為控制線TRG(R)、 TRG(Gr)、TRG(Gb)、及TRG(B)。
圖12之拜耳陣列中，第奇數列即第2k-1列(k=1,2,．．．,M/2)中僅存在R之像素60R、Gr之像素60Gr、Gb之像素60Gb及B之像素60B中之R之像素60R及Gr之像素60Gr。且，第偶數列即第2k列中僅存在Gb之像素60Gb及B之像素60B。
因此，第奇數列即第2k-1列之像素控制線412k-1包含作為控制線TRG之2條控制線TRG(R)及TRG(Gr)，第偶數列即第2k列之像素控制線412k包含作為控制線TRG之2條控制線TRG(Gb)及TRG(B)。
如上，因奇數列之像素控制線412k-1包含2條控制線TRG(R)及TRG(Gr)，偶數列之像素控制線412k包含2條控制線TRG(Gb)及TRG(B)，故M條像素控制線411至41M中包含作為控制線TRG(R)、TRG(Gr)、TRG(Gb)及TRG(B)之2M條控制線TRG。
如以圖7所說明般，獲得R、Gr、Gb及B各者之每種顏色之照度資料之情形時，R快門相位及R讀出相位中，僅控制信號TRG(R)暫時自L位準成為H位準；Gr快門相位及Gr讀出相位中，僅控制信號TRG(Gr)暫時自L位準成為H位準；Gb快門相位及Gb讀出相位中，僅控制信號TRG(Gb)暫時自L位準成為H位準；B快門相位及B讀出相位中，僅控制信號TRG(B)暫時自L位準成為H位準。
即，R快門相位及R讀出相位中，僅奇數列之像素控制線412k-1所包含之控制線TRG(R)(傳輸有控制信號TRG(R))暫時成為H位準；Gr快門相位及Gr讀出相位中，僅奇數列之像素控制線412k-1所包含之控制線TRG(Gr)暫時成為H位準。
再者，Gb快門相位及Gb讀出相位中，僅偶數行之像素控制線412k所包含之控制線TRG(Gb)暫時成為H位準；B快門相位及B讀出相位中，僅偶數列之像素控制線412k所包含之控制線TRG(B)暫時成為H位準。
圖13係顯示圖1之像素驅動部21之第1構成例的方塊圖。
即，圖13顯示有像素驅動部21中控制傳送電晶體62之部分之第1構成例。
圖13中，像素驅動部21具有2M個TRG驅動器901至902M、與2M個驅動器控制部961至962M。
TRG驅動器904k-3藉由使控制信號TRG(R)傳輸於像素控制線412k-1所包含之控制線TRG(R)上而控制第2k-1列之像素60R及60Gr中之像素60R之傳送電晶體62。
TRG驅動器904k-2藉由使控制信號TRG(Gr)傳輸於像素控制線412k-1所包含之控制線TRG(Gr)上而控制第2k-1行之像素60R及60Gr中之像素60Gr之傳送電晶體62。
TRG驅動器904k-1藉由使控制信號TRG(Gb)傳輸於像素控制線412k所包含之控制線TRG(Gb)上而控制第2k列之像素60Gb及60B中之像素60Gb之傳送電晶體62。
TRG驅動器904k藉由使控制信號TRG(B)傳輸於像素控制線412k所包含之控制線TRG(B)上而控制第2k列之像素60Gb及60B中之像素60B之傳送電晶體62。
TRG驅動器90q(q=1,2,．．．,2M)具有連接有汲極彼此且連接有閘極彼此之pMOS之FET91q與nMOS之FET92q。
又，FET91q及92q之汲極彼此之連接點係連接於控制線TRG；FET91q及92q之閘極彼此之連接點係連接於驅動器控制部96q。
另，FET91q及92q之汲極彼此之連接點成為TRG驅動器90q之輸出端子；FET91q及92q之閘極彼此之連接點成為TRG驅動器90q之輸入端子。
再者，pMOS之FET91q之源極經由以串聯方式連接複數個電阻r之串聯電路而連接於電源VDD#1；nMOS之FET92q之源極經由以串聯 方式連接複數個電阻(電源配線電阻)R之串聯電路而連接於GND(接地)。
此處，TRG驅動器90q中，將nMOS之FET92q之源極與以串聯方式連接複數個電阻R之串聯電路之連接點稱作節點93q。
TRG驅動器96q例如按照來自外部之指令或預設之序列等而控制TRG驅動器90q。
即，TRG驅動器96q例如將H位準或L位準施加至TRG驅動器90q之FET91q及92q之閘極。
對FET91q及92q之閘極施加有H位準之情形時，因pMOS之FET91q成為斷開狀態而nMOS之FET92q成為導通狀態，故TRG驅動器90q之輸出端子即FET91q及92q之汲極彼此之連接點經由導通狀態之FET92q而連接於節點93q。
節點93q經由以串聯方式連接複數個電阻R之串聯電路而連接於GND；節點93q之電壓(電位)於以串聯方式連接複數個電阻R之串聯電路中未流動有電流時與GND之電位相等。
因此，經由導通狀態之FET92q而連接於節點93q之TRG驅動器90q之輸出端子(FET91q及92q之汲極彼此之連接點)成為L位準(GND之電位)，連接於TRG驅動器90q之輸出端子之控制線TRG亦成為L位準。
另一方面，對FET91q及92q之閘極施加有L位準之情形時，因pMOS之FET91q成為導通狀態而nMOS之FET92q成為斷開狀態，故TRG驅動器90q之輸出端子即FET91q及92q之汲極彼此之連接點經由導通狀態之FET91q而連接於電源VDD#1。
因此，TRG驅動器90q之輸出端子(FET91q及92q之汲極彼此之連接點)成為H位準(電壓VDD#1)，連接於TRG驅動器90q之輸出端子之控制線TRG亦成為H位準。
如圖7所示，如上般地構成之像素驅動部21中，例如於獲得R、 Gr、Gb及B各者之每種顏色之照度資料之情形時，對於自R、Gr、Gb及B中之例如R之像素60R之PD61傳送電荷時，TRG驅動器904k-3使連接於R之像素60R之傳送電晶體62之控制線TRG(R)全體暫時同時成為H位準。
又，雖使連接於傳送電晶體62之控制線TRG(R)於成為H位準後再度成為L位準，但控制線TRG(R)成為L位準則意味著TRG驅動器904k-3之nMOS之FET924k-3成為導通狀態。
該情形時，連接於控制線TRG(R)之R之像素60R之傳送電晶體62之閘極之電荷經由控制線TRG(R)及導通狀態之FET924k-3流向節點934k-3及連接於節點934k-3之以串聯方式連接複數個電阻R之串聯電路。
因對於R之像素60R全體而言，如以上般之狀況係於控制線TRG(R)暫時成為H位準後之隨後之L位準同時出現，故以串聯方式連接複數個電阻R之串聯電路因流動於該串聯電路之電阻R之電荷(電流)而產生相應之壓降(所謂IR壓降)。
因存在以串聯方式連接複數個電阻R之串聯電路之IR壓降，除連接於暫時成為H位準之控制線TRG(R)之TRG驅動器之904k-3之節點934k-3以外，連接於尚未成為H位準(保持L位準不變之)控制線TRG(Gr)之TRG驅動器904k-2之節點934k-2、連接於控制線TRG(Gb)之TRG驅動器904k-1之節點934k-1、及連接於控制線TRG(B)之TRG驅動器904k之節點934k之電壓(電位)自GND電位開始變動。
即，若控制線TRG(R)暫時一起成為H位準而後成為L位準，則以串聯方式連接複數個電阻R之串聯電路中將產生IR壓降。其結果，除連接於控制線TRG(R)之TRG驅動器之904k-3之節點934k-3外，連接於尚未成為H位準(保持L位準不變之)控制線TRG(Gr)之TRG驅動器904k-2之節點934k-2、連接於控制線TRG(Gb)之TRG驅動器904k-1之節點934k-1、 及連接於控制線TRG(B)之TRG驅動器904k之節點934k之電壓僅上昇以串聯方式連接複數個電阻R之串聯電路之IR壓降幅度。
若節點93q之電壓自GND之電壓上昇，則源極連接於節點93q之FET92q之汲極及連接於該汲極之控制線TRG之電壓亦上昇。
即，目前之情形下，無論是否僅使控制線TRG(R)暫時成為H位準，其他控制線TRG(Gr)、TRG(Gb)及TRG(B)之電壓仍會因產生於以串聯方式連接複數個電阻R之串聯電路中之IR壓降而上昇。
例如，若控制線TRG(Gr)之電壓上昇，則連接於該控制線TRG(Gr)之Gr之像素60Gr之傳送電晶體62成為導通狀態，蓄積於PD61之電荷經由導通狀態之傳送電晶體62而洩漏，導致ADC33所得之Gr之顏色之照度資料之精度劣化。
同樣地，Gb及B之各色之照度資料之精度亦劣化。
如上，僅使連接於R、Gr、Gb及B中之某一種顏色之像素60之控制線TRG暫時成為H位準之情形時，因產生於以串聯方式連接複數個電阻R之串聯電路中之IR壓降成為所謂雜訊而傳輸於其他顏色之像素60，故導致各色之照度資料之精度劣化。
圖14係顯示照度計模式中之獲得各色之照度資料之情形時之控制線TRG之電壓(控制信號TRG)的時序圖。
例如，使控制線TRG(R)(之電壓)暫時成為H位準之情形下，於該控制線TRG(R)自H位準再度成為L位準時，則產生以圖13所說明之IR壓降，致使其他控制線TRG(Gr)、TRG(Gb)及TRG(B)之電壓上昇。
再者，例如，使控制線TRG(Gr)暫時成為H位準之情形下，於該控制線TRG(Gr)自H位準再度成為L位準時，則產生以圖13所說明之IR壓降，致使其他控制線TRG(R)、TRG(Gb)及TRG(B)之電壓上昇。
如上，使控制線TRG(R)、TRG(Gr)、TRG(Gb)及TRG(B)中之任一種顏色之控制線TRG暫時成為H位準之情形下，於該控制線TRG自 H位準再度成為L位準時，產生以圖13所說明之IR壓降。
又，因該IR壓降引起其他顏色之控制線TRG之電壓上昇而使蓄積於PD61之電荷洩漏，導致ADC33所得之R、Gr、Gb及B之各色之照度資料之精度劣化。
此處，圖15係顯示圖1之像素驅動部21之第2構成例的方塊圖。
即，圖15顯示有像素驅動部21中之控制傳送電晶體62之部分之第2構成例。
圖15中，像素驅動部21具有2M個TRG驅動器1001至1002M、與2M個驅動器控制部1111至1112M。
TRG驅動器1004k-3藉由使控制信號TRG(R)傳輸於像素控制線412k-1所包含之控制線TRG(R)上而控制第2k-1列之像素60R及60Gr中之像素60R之傳送電晶體62。
TRG驅動器1004k-2藉由使控制信號TRG(Gr)傳輸於像素控制線412k-1所包含之控制線TRG(Gr)上而控制第2k-1列之像素60R及60Gr中之像素60Gr之傳送電晶體62。
TRG驅動器1004k-1藉由使控制信號TRG(Gb)傳輸於像素控制線412k所包含之控制線TRG(Gb)上而控制第2k列之像素60Gb及60B中之像素60Gb之傳送電晶體62。
TRG驅動器1004k藉由使控制信號TRG(B)傳輸於像素控制線412k所包含之控制線TRG(B)上而控制第2k列之像素60Gb及60B中之像素60B之傳送電晶體62。
TRG驅動器100q(q=1,2,．．．,2M)具有pMOS之FET101q、nMOS之FET102q及103q。
FET101q、102q及103q之汲極彼此相互連接，且其汲極彼此之連接點連接於控制線TRG。另，FET101q、102q及103q之汲極彼此之連接點成為TRG驅動器100q之輸出端子。
再者，pMOS之FET101q之源極經由以串聯方式連接複數個電阻r之串聯電路而連接於電源VDD#1；nMOS之FET102q之源極經由以串聯方式連接複數個電阻(電源配線電阻)R之串聯電路而連接於GND(接地)。進而，nMOS之FET103q之源極經由以串聯方式連接複數個電阻(電源配線電阻)R'之串聯電路而連接於GND(接地)。
此處，以下，適當地將TRG驅動器100q中之nMOS之FET102q之源極與以串聯方式連接複數個電阻R之串聯電路之連接點稱作節點104q，並將nMOS之FET103q之源極與以串聯方式連接有複數個電阻R'之串聯電路之連接點稱作節點105q。
再者，將節點104q之電壓(電位)記為GND#1，且將節點105q之電壓(電位)記為GND#2。
節點104q經由以串聯方式連接複數個電阻R之串聯電路而連接於GND，因此，只要以串聯方式連接複數個R之串聯電路中未流動電流，則節點104q之電壓GND#1與GND之電位相等。
同樣地，節點105q經由以串聯方式連接複數個電阻R'之串聯電路而連接於GND，只要以串聯方式連接複數個R'之串聯電路中未流動電流，則節點105q之電壓GND#2與GND之電位相等。
TRG驅動器111q例如按照來自外部之指令或預設之序列而控制TRG控制器100q。
即，TRG驅動器111q藉由對構成TRG驅動100q之FET101q、102q及103q各自之閘極施加H位準或L位準，而將FET101q、102q及103q控制在導通狀態或斷開狀態。
例如，使FET101q成為導通狀態而FET102q及103q成為斷開狀態之情形時，TRG驅動器100q之輸出端子(FET101q、102q及103q之汲極彼此之連接點)經由導通狀態之FET101q而連接於電源VDD#1。
因此，TRG驅動器100q之輸出端子成為H位準(電壓VDD#1)，連 接於TRG驅動100q之輸出端子之控制線TRG亦成為H位準。
再者，例如，使FET101q及FET103q成為斷開狀態而FET102q成為導通狀態之情形時，TRG驅動器100q之輸出端子經由導通狀態之FET102q而連接於節點104q。
因此，TRG驅動器100q之輸出端子成為L位準(節點104q之電壓GND#1)，連接於TRG驅動器100q之輸出端子之控制線TRG亦成為L位準。
進而，例如，使FET101q及FET102q成為斷開狀態而FET103q成為導通狀態之情形時，TRG驅動器100q之輸出端子經由導通狀態之FET103q而連接於節點105q。
因此，TRG驅動器100q之輸出端子成為L位準(節點105q之電壓GND#2)，連接於TRG驅動器100q之輸出端子之控制線TRG亦成為L位準。
圖16係說明圖15之像素驅動部21之動作的圖。
即，圖16所顯示者有：於獲得R、Gr、Gb及B各者之每種顏色之照度資料之情形時，自R、Gr、Gb及B中之一種顏色即例如R之像素60R之PD61傳送電荷時與自其他顏色即例如B之像素60B之PD61傳送電荷時之控制線(控制信號)TRG之電壓及構成TRG驅動器100q之FET101q至103q之狀態。
對於自R之像素60R之PD61傳送電荷時，TRG驅動器1004k-3使連接於R之像素60R之傳送電晶體62之控制線TRG(R)暫時成為H位準。
如圖16所示，即，該情形時，驅動器控制部1114k-3使控制R之像素60R之TRG驅動器1004k-3之FET1014k-3自斷開狀態成為導通狀態而後成為斷開狀態。
再者，FET1024k-3為與FET1014k-3之狀態相反之狀態，即，其自導通狀態成為斷開狀態而後成為導通狀態。
進而，FET1034k-3為斷開狀態(不變)。
因此，自R之像素60R之PD61傳送電荷時，首先，分別使FET1014k-3成為斷開狀態，FET1024k-3成為導通狀態，FET1034k-3成為斷開狀態。該情形時，因TRG驅動器1004k-3之輸出端子經由導通狀態之FET1024k-3而連接於節點1044k-3，故連接於TRG驅動器1004k-3之輸出端子之控制線TRG(R)之電壓成為節點1044k-3之電位GND#1，即成為L位準。
自R之像素60R之PD61傳送電荷時，接著，分別使FET1014k-3成為導通狀態，FET1024k-3成為斷開狀態，FET1034k-3成為斷開狀態。該情形時，因TRG驅動器1004k-3之輸出端子經由導通狀態之FET1014k-3而連接於電源VDD#1，故連接於TRG驅動器1004k-3之輸出端子之控制線TRG(R)之電壓自L位準成為電壓VDD#1即H位準。
自R之像素60R之PD61傳送電荷時，其後，分別使FET1014k-3成為斷開狀態，FET1024k-3成為導通狀態，FET1034k-3成為斷開狀態。該情形時，TRG驅動器1004k-3之輸出端子經由導通狀態之FET1024k-3而連接於節點1044k-3，故連接於TRG驅動器1004k-3之輸出端子之控制線TRG(R)之電壓自H位準成為節點1044k-3之電壓GND#1即L位準。
如上，於控制線TRG(R)之電壓自H位準成為L位準(節點1044k-3之電位GND#1)時，僅FET1014k-3至1034k-3中之FET1024k-3成為導通狀態；該情形時，如以圖13及圖14所說明般，連接於控制線TRG(R)之R之像素60R之傳送電晶體62之閘極之電荷經由控制線TRG(R)及導通狀態之FET1024k-3而流向節點1044k-3及連接於節點1044k-3之以串聯方式連接複數個電阻R之串聯電路。
其結果，以串聯方式連接複數個電阻R之串聯電路中產生相應之壓降(IR壓降)，除控制R之像素60R之TRG驅動器1004k-3之節點1044k-3外，控制Gr之像素60Gr之TRG驅動器1004k-2之節點1044k-2、控制Gb之 像素60Gb之TRG驅動器1004k-1之節點1044k-1及控制B之像素60B之TRG驅動器1004k之節點1044k之電壓GND#1皆僅上昇以串聯方式連接複數個電阻R之串聯電路之IR壓降幅度。
如圖16所示，關於自R之像素60R之PD61傳送電荷時，控制該R以外之顏色例如B之像素60B之TRG驅動器1004k在驅動器控制部1114k之控制下分別使FET1014k成為斷開狀態，FET1024k成為導通狀態，FET1034k成為導通狀態。
如上，僅FET1014k至1034k中之FET1034k成為導通狀態之情形時，TRG驅動器1004k之輸出端子經由導通狀態之FET1034k而連接於節點1054k。因此，連接於TRG驅動器1004k之輸出端子之控制線TRG(B)之電壓成為節點1054k之電位GND#2即成為L位準。
自R之像素60R之PD61傳送電荷時，節點104q(節點1044k-3、1044k-2、1044k-1、1044k)之電壓GND#1僅上昇以串聯方式連接複數個電阻R之串聯電路之IR壓降幅度，但因並非控制R之像素60R而係控制B之像素60B之TRG驅動器4k之輸出端子並非連接於節點1044k而係連接於節點1054k，故連接於該TRG驅動器1004k之輸出端子之控制線TRG(B)之電壓並未受到僅上昇IR壓降幅度之節點1044k之電壓GND#1之影響。
即使對於連接於控制Gr之像素60Gr之TRG驅動器1004k-2之輸出端子之控制線TRG(Gr)及連接於控制Gb之像素60Gb之TRG驅動器1004k-1之輸出端子之控制線TRG(Gb)亦為同樣之情形。
因此，藉由使連接於R之像素60R之控制線TRG(R)暫時成為H位準，因不存在其他顏色之控制線TRG(Gr)、TRG(Gb)及TRG(B)之電壓之上昇，故可防止如以圖13所說明般之控制線TRG(Gr)、TRG(Gb)及TRG(B)之電壓上昇以致蓄積於Gr之像素60Gr、蓄積於Gb之像素60Gb及蓄積於B之像素60B之電荷洩漏而導致各色之照度資料之精度降低。
即使自R以外之像素60傳送電荷時，TRG驅動器100q仍可進行與自R之像素60R傳送電荷時相同之處理。
即，對於自R以外之例如B之像素60B傳送電荷之時，TRG驅動器1004k使連接於B之像素60B之傳送電晶體62之控制線TRG(R)暫時成為H位準。
即，如圖16所示，驅動器控制部1114k使控制B之像素60B之TRG驅動器1004k之FET1014k自斷開狀態成為導通狀態而後成為斷開狀態。
再者，FET1024k為與FET1014k之狀態相反之狀態，即，其自導通狀態成為斷開狀態而後成為導通狀態。
進而，FET1034k成為斷開狀態。
因此，自B之像素60B傳送電荷時，與上述之自R之像素60R傳送電荷時同樣地，首先，分別使FET1014k成為斷開狀態，FET1024k成為導通狀態，FET1034k成為斷開狀態。該情形時，因TRG驅動器1004k之輸出端子經由導通狀態之FET1024k而連接於節點1044k，故連接於TRG驅動器1004k之輸出端子之控制線TRG(B)之電壓成為作為L位準之節點1044k之電位GND#1。
自B之像素60B傳送電荷時，接著，分別使FET1014k成為導通狀態，FET1024k成為斷開狀態，FET1034k成為斷開狀態。該情形時，因TRG驅動器1004k之輸出端子經由導通狀態之FET1014k而連接於電源VDD#1，故連接於TRG驅動器1004k之輸出端子之控制線TRG(B)之電壓自L位準成為作為H位準之電壓VDD#1。
自B之像素60B傳送電荷時，其後，分別使FET1014k成為斷開狀態，FET1024k成為導通狀態，FET1034k成為斷開狀態。該情形時，因TRG驅動器1004k之輸出端子經由導通狀態之FET1024k而連接於節點1044k，故連接於TRG驅動器1004k之輸出端子之控制線TRG(B)之電壓自H位準成為作為L位準之節點1044k之電壓GND#1。
如上，在控制線TRG(B)之電壓自H位準成為L位準(節點1044k之電位GND#1)時，僅FET1014k至1034k中之FET1024k成為導通狀態，該情形時，如以圖13及圖14所說明般，連接於控制線TRG(B)之B之像素60B之傳送電晶體62之閘極之電荷經由控制線TRG(B)及導通狀態之FET1024k流向節點1044k及連接於節點1044k之以串聯方式連接複數個電阻R之串聯電路。
其結果，以串聯方式連接複數個電阻R之串聯電路中產生IR壓降，除控制B之像素60B之TRG驅動器1004k之節點1044k外，控制R之像素60R之TRG驅動器1004k-3之節點1044k-3、控制Gr之像素60Gr之TRG驅動器1004k-2之節點1044k-2、及控制Gb之像素60Gb之TRG驅動器1004k-1之節點1044k-1之電壓GND#1皆僅上昇以串聯方式連接複數個電阻R之串聯電路之IR壓降幅度。
對於自B之像素60B傳送電荷時，如圖16所示，控制該B以外之顏色例如R之像素60R之TRG驅動器1004k-3在驅動器控制部1114k-3之控制下，使FET1014k-3成為斷開狀態，FET1024k-3成為斷開狀態，FET1034k-3成為導通狀態。
如上，於僅FET1014k-3至1034k-3中之FET1034k-3成為導通狀態之情形時，TRG驅動器1004k-3之輸出端子經由導通狀態之FET1034k-3而連接於節點1054k-3。因此，連接於TRG驅動器1004k-3之輸出端子之控制線TRG(R)之電壓成為作為L位準之節點1054k-3之電位GND#2。
即，自B之像素60B傳送電荷時，與上述之自R之像素60R傳送電荷之情形同樣地，節點104q(節點1044k-3、1044k-2、1044k-1、1044k)之電壓GND#1僅上昇以串聯方式連接複數個電阻R之串聯電路之IR壓降幅度，但因並非控制B之像素60B而係控制R之像素60R之TRG驅動器1004k-3之輸出端子並非連接於節點1044k-3而係連接於節點1054k-3，故連接於該TRG驅動器1004k-3之輸出端子之控制線TRG(R)之電壓並未受 到僅上昇IR壓降幅度之節點1044k-3之電壓GND#1之影響。
即使對於連接於控制Gr之像素60Gr之TRG驅動器1004k-2之輸出端子之控制線TRG(Gr)及連接於控制Gb之像素60Gb之TRG驅動器1004k-1之輸出端子之控制線TRG(Gb)仍為同樣之情形。
因此，藉由使連接於B之像素60B之控制線TRG(B)暫時成為H位準，因不存在其他顏色之控制線之TRG(R)、TRG(Gr)及TRG(Gb)之電壓之上昇，故可防止如以圖13所說明般之控制線TRG(R)、TRG(Gr)及TRG(Gb)之電壓上昇以致蓄積於R之像素60R、蓄積於Gr之像素60Gr及蓄積於Gb之像素60Gb之電荷洩漏而導致各色之照度資料之精度下降。
如上，圖15之像素驅動部21中，TRG驅動器100q具有使連接於其之輸出端子之控制線TRG及連接於控制線TRG之像素60之傳送電晶體62(之閘極)連接於GND之複數個之2個節點104q及105q(針對GND之第1路徑及第2路徑)。
進而，TRG驅動器100中為進行電荷之傳送而控制傳送電晶體62之TRG驅動器100q'使用2個節點104q'及105q'中之一個節點即例如節點104q'。即，為進行電荷之傳送，控制傳送電晶體62之TRG驅動器100q'於連接其之輸出端子與傳送電晶體62(之閘極)之控制線TRG之電壓成為L位準時，使控制線TRG連接於電壓GND#1之節點104q'。
再者，TRG驅動器100q中為進行電荷之傳送而並未控制傳送電晶體62之TRG驅動器100q"使用2個節點104q"及105q"中之另一個節點即例如節點105q"。即，為進行電荷之傳送，並未控制傳送電晶體62之TRG驅動器100q"藉由使連接其之輸出端子與傳送電晶體62(之閘極)之控制線TRG連接於節點105q"，可使控制線TRG之電壓成為作為L位準之節點105q"之電壓GND#2。
其結果，即使節點104q'(及104q")之電壓GND#1因IR壓降而上昇， 仍不會對連接於電壓GND#2之節點105q"之控制線TRG，及連接於該控制線TRG之傳送電晶體62造成影響，如以圖13所說明般，為進行電荷之傳送而並未控制傳送電晶體62之TRG驅動器100q"具有所控制之傳送電晶體62之像素60中並未出現電荷之洩漏。
因此，可防止如以圖13所說明般之因電荷之洩漏而導致各色之照度資料之精度下降。
圖17係顯示照度計模式中之獲得每種顏色之照度資料之情形時之由圖15之TRG電晶體100q所控制之控制線TRG之電壓(控制信號TRG)的時序圖。
如以圖7所說明般，獲得每種顏色之照度資料之情形時，R快門相位及R讀出相位中，僅控制線TRG(R)暫時自L位準成為H位準；Gr快門相位及Gr讀出相位中，僅控制線TRG(Gr)暫時自L位準成為H位準；Gb快門相位及Gb讀出相位中，僅控制線TRG(Gb)暫時自L位準成為H位準；B快門相位及B讀出相位中，僅控制線TRG(B)暫時自L位準成為H位準；依序傳送蓄積於R、Gr、Gb、B之各色之像素60之電荷。
例如，自R之像素60R傳送電荷之情形時，使控制線TRG(R)(之電壓)成為L位準時，控制線TRG(R)因TRG驅動器1004k-3而連接於節點1044k-3，成為該節點1044k-3之電壓GND#1。
另一方面，其他控制線TRG(Gr)、TRG(Gb)TRG(B)因TRG驅動器1004k-2、1004k-1及1004k而分別連接於節點1054k-2、1054k-1及1054k，從而成為節點1054k-2、1054k-1及1054k之電壓GND#2。
自R之像素60R傳送電荷之情形時，控制線TRG(R)暫時成為H位準並自H位準重新成為L位準時，即使產生以圖13所說明之IR壓降，該IR壓降仍不會對分別連接於電壓GND#2之節點1054k-2、1054k-1及1054k之其他控制線TRG(Gr)、TRG(Gb)及TRG(B)之電壓造成影響。
自其他Gr、Gb或Gr之像素60傳送電荷之情形亦相同。
如上，因由為進行電荷之傳送而控制傳送電晶體62之TRG驅動器100q'與為進行電荷之傳送而並未控制傳送電晶體62之TRG驅動器100q"使用經由以串聯方式連接複數個電阻R之串聯電路而連接於GND之節點104q'，與經由以串聯連方式連接複數個電阻R'之串聯電路而連接於GND之節點105q"之所謂不同系統之GND，故即使節點104q'(及104q")之電壓GND#1因IR壓降而上昇，該IR壓降仍不會對連接於電壓GND#2之節點105q"之控制線TRG及連接於該控制線TRG之傳送電晶體62造成影響。
因此，可防止如以圖13所說明般之蓄積於PD61之電荷自傳送電晶體62洩漏而導致各色之照度資料之精度下降。
再者，關於圖13之像素驅動部21，例如，相對為僅可能減少IR壓降而需設計GND，反觀圖15之像素驅動部21，其無需特別顧及IR壓降即可(容易地)進行GND之設計。
[像素單元11m,n之另一構成例1
圖18係顯示圖1之像素單元11m,n之另一構成例的電路圖。
另，圖中對與圖2之情形對應之部分附加有相同之符號，以下，其之說明予以適當省略。
圖18中，像素單元11m,n具有重置電晶體63、放大電晶體64及選擇電晶體65之點與圖2之情形相同。
然而，圖18之像素單元11m,n取代1個像素60而具有複數個例如4個像素1301、1302、1303及1304之點與圖2之情形不同。
即，圖18之像素單元11m,n之複數個即4個像素1301至1304採用共用重置電晶體63、放大電晶體64及選擇電晶體65之共用像素之構成之點與1個像素60使用重置電晶體63、放大電晶體64及選擇電晶體65之圖2之情形不同。
圖18中，4個像素1301至1304係配置成2行2列(2×2)。即，像素1301配置於2行2列之左上之位置；像素1302係配置於2行2列之右上之位置；像素1303係配置於2行2列之左下之位置；像素1304係配置於2行2列之右下之位置。
另，像素1301例如為受光拜耳陣列之R之光之R之像素；像素1302例如為受光拜耳陣列之Gr之光之Gr之像素。且，像素1303例如為受光拜耳陣列之Gb之光之Gb之像素；像素1304例如為受光拜耳陣列之B之光之B之像素。
像素130i(i=1,2,3,4)係與圖2之像素60同樣地具有PD131i及傳送電晶體132i。
此處，連接於像素驅動部21(圖1)之像素控制線41m有控制重置電晶體63之控制線RST、控制選擇電晶體65之控制線SEL及控制傳送電晶體132i之控制線TRG。
控制線RST連接於重置電晶體63之閘極；控制線SEL連接於選擇電晶體65之閘極。控制線TRG連接於傳送電晶體132i之閘極。
作為控制線TRG，有連接於R之像素1301之傳送電晶體1321之控制線TRG(R)、連接於Gr之像素1302之傳送電晶體1322之控制線TRG(Gr)、連接於Gb之像素1303之傳送電晶體1323之控制線TRG(Gb)及連接於B之像素1304之傳送電晶體1324之控制線TRG(B)。
像素130i中，PD131i之陽極接地於GND，其陰極連接於傳送電晶體132i之源極。
傳送電晶體132i係nMOS之FET，其之汲極連接於重置電晶體63之源極與放大電晶體64之閘極之連接點。
如上般地構成之像素單元11m，n中，像素130i之PD131i藉由受光入射其之顏色之光而進行光電轉換，蓄積與所受光之光之光量相應之電荷。
又，攝像模式中進行與以圖3所說明者相同之處理。
即，攝影模式中，經由控制線RST而對重置電晶體63之閘極暫時賦予H位準，使重置電晶體63暫時成為導通狀態。藉此，於自PD131i對FD(傳送電晶體132i之汲極與放大電晶體64之閘極之連接點)傳送電荷之前，進行將存在於FD中之電荷經由重置電晶體63及電源線51而掃出至電源VDD#1之重置。
其後，經由控制線TRG(R)而對傳送電晶體1321至1324中之例如R之像素1301之傳送電晶體1321之閘極暫時賦予H位準，使傳送電晶體1321暫時成為導通狀態。
其結果，蓄積於PD1311之電荷經由傳送電晶體1321而傳送至FD。
另一方面，放大電晶體64將與剛重置完畢之FD之電位對應之電壓作為重置位準而輸出至源極，其後，將與自PD1311傳送電荷後之FD電位對應之電壓作為與以重置位準為基準之像素值對應之電壓(信號位準)輸出至源極。
輸出至放大電晶體64之源極之重置位準及信號位準經由選擇電晶體65而輸出至垂直信號線42n上。
輸出至垂直信號線42n上之重置位準及信號位準被供給至ADC24n。ADC24n利用重置位準進行信號位準之CDS及AD轉換，並將該信號位準之CDS及AD轉換之結果所得之數位資料作為R之像素1301之像素資料而輸出。
其後，再度使重置電晶體63暫時成為導通狀態，進行將存在於FD之電荷經由重置電晶體63及電源線51而掃出至電源VDD#1之重置。
又，經由控制線TRG(Gr)而對傳送電晶體1321至1324中之例如Gr之像素1302之傳送電晶體1322之閘極暫時賦予H位準，使傳送電晶體 1321暫時成為導通狀態。
其結果，蓄積於PD1312之電荷經由傳送電晶體1322而傳送至FD。
放大電晶體64將與剛重置完畢之FD之電位對應之電壓作為重置位準而輸出至源極，其後，將與自PD1312傳送電荷後之FD電位對應之電壓作為與以重置位準為基準之像素值對應之信號位準輸出至源極。
輸出至放大電晶體64之源極之重置位準及信號位準經由選擇電晶體65而輸出至垂直信號線42n上。
輸出至垂直信號線42n上之重置位準及信號位準被供給至ADC24n。ADC24n利用重置位準進行信號位準之CDS及AD轉換，並將該信號位準之CDS及AD轉換之結果所得之數位資料作為Gr之像素1302之像素資料而輸出。
以下，即使對Gb之像素1303及B之像素1304仍進行相同之處理，藉此，ADC24n按時間序列(分時)輸出像素單元11m,n所具有之像素1301至1304之像素資料。
另一方面，照度計模式中進行與以圖4所說明者相同之處理。
即，照度計模式中，控制信號RST及SEL時常成為H位準，其結果，重置電晶體63及選擇電晶體65時常成為導通狀態。
又，使連接於像素1301至1304中之例如R之像素1301之傳送電晶體1321之控制線TRG(R)於快門相位中暫時成為H位準，從而使傳送電晶體1321暫時成為導通狀態。
照度計模式中，因重置電晶體63時常成為導通狀態，故若傳送電晶體1321成為導通狀態，則蓄積於R之像素1301之PD1311之電荷將經由傳送電晶體1321、重置電晶體63及電源線51而被掃出至轉換控制部31(之電源VDD#2)(圖5)，PD1311被重置。
又，將重置PD1311後時之電源線51之電壓作為重置位準而供給至連接於電源線51之ADC33。
其後，重新使連接於像素1301之傳送電晶體1321之控制線TRG(R)於讀出相位中暫時成為H位準，從而使傳送電晶體1321暫時成為導通狀態。
再者，轉換控制部31於傳送電晶體1321再度成為導通狀態之前使電源線51成為浮動狀態。
若傳送電晶體1321於電源線51成為浮動狀態後成為導通狀態，則蓄積於PD1311之電荷將經由傳送電晶體1321及重置電晶體63而流入電源線51，並轉換為對應之電荷。
其結果，將與蓄積於PD1311之電荷對應之電壓作為與以重置位準為基準且與照度對應之電壓(信號位準)而供給至連接於電源線51之ADC33。
ADC33利用來自電源線51之重置位準進行來自電源線51之信號位準之CDS及AD轉換，並將該信號位準之CDS及AD轉換之結果所得之數位資料作為像素1301所受光之R之光之照度資料而輸出。
照度計模式中，於快門相位之另一時點(Gr快門相位)，使連接於Gr之像素1302之傳送電晶體1322之控制線TRG(Gr)暫時成為H位準，從而使傳送電晶體1322暫時成為導通狀態。
照度計模式中，因重置電晶體63時常成為導通狀態，故若傳送電晶體1322成為導通狀態，則蓄積於Gr之像素1302之PD1312之電荷將經由傳送電晶體1322、重置電晶體63及電源線51而被掃出至轉換控制部31(之電源VDD#2)(圖5)，PD1312被重置。
又，將重置PD1311後時之電源線51之電壓作為重置位準而供給至連接於電源線51之ADC33。
其後，於讀出相位之另一時點(Gr讀出相位)，再度使連接於像素 1302之傳送電晶體1322之控制線TRG(Gr)成為H位準，從而使傳送電晶體1322暫時成為導通狀態。
再者，轉換控制部31於傳送電晶體1322再度成為導通狀態之前使電源線51成為浮動狀態。
若傳送電晶體1322於電源線51成為浮動狀態後成為導通狀態，則蓄積於PD1312之電荷將經由傳送電晶體1322及重置電晶體63而流入電源線51，並轉換為對應之電壓。
其結果，將與蓄積於PD1312之電荷對應之電壓作為與以重置位準為基準且與照度對應之信號位準而供給至連接於電源線51之ADC33。
ADC33利用來自電源線51之重置位準進行來自電源線51之信號位準之CDS及AD轉換，並將該信號位準之CDS及AD轉換之結果所得之數位資料作為像素1302所受光之Gr之光之照度資料而輸出。
照度計模式中，藉由亦使連接於Gb之像素1303之傳送電晶體1323之控制線TRG(Gb)及連接於B之像素1304之傳送電晶體1324之控制線TRG(B)於不同之時點暫時成為H位準，ADC33獲得像素1303所受光之Gb之光之照度資料及像素1304所受光之B之光之照度資料。
如上，藉由以R、Gr、Gb及B之每種顏色地控制傳送蓄積於PD131i之電荷之傳送電晶體132i而使其於不同之時點暫時成為導通狀態，可獲得R、Gr、Gb及B之每種顏色之照度資料。
即，即使像素單元11m,n採用共用像素之構成之情形時，仍可與圖2所示之像素11m,n具有1個像素60之情形同樣地獲得每種顏色之照度資料。
因此，無論是否共用複數種顏色之像素，圖像感測器皆可進行每種顏色之照度測量。且，亦無需於進行每種顏色之照度測量時對像素追加用於實現其之電路。
另，圖18中，藉由在不考慮R、Gr、Gb及B之顏色之情形下使傳送蓄積於PD131i之電荷之傳送電晶體132i於同一時點一起暫時成為導通狀態，可獲得與顏色無關之照度資料。且，圖18中，雖像素單元11m,n為2×2像素(像素1301至1304)之共用像素之構成，但，本技術亦可適用於其他共用2×4像素等之任意複數個像素之傳送電晶體、重置電晶體、放大電晶體及選擇電晶體之四種電晶體構成之像素單元。
[適用本技術之電腦之說明]
其次，上述圖像感測器可在電腦中進行模擬。
使圖像感測器在電腦中進行模擬時，將在電腦中作為圖像感測器即像素陣列10、像素驅動部21、選擇器22及23、ADC241至24N、轉換控制部31、箝位部32及ADC33而發揮作用之模擬用之程式安裝於電腦中。
圖19顯示有安裝有模擬用之程式之電腦之一實施形態之構成例。
程式可事先記錄於內設於電腦中之作為記錄媒體之硬碟205或ROM23。
或者，程式可事先存儲(記錄)於抽取式記錄媒體211。如此之抽取式記錄媒體211可作為所謂套裝軟體而提供。此處，作為抽取式記錄媒體211，例如有軟性磁碟、CD-ROM(Compact Disc Read Only Memory：唯讀光碟)、MO(Magneto Optical：磁光)碟、DVD(Digital Versatile Disc：數位多功能光碟)、磁碟及半導體記憶體等。
另，程式除可自如上述般之抽取式記錄媒體211安裝於電腦外，亦可經由通訊網或廣播網而下載至電腦，並安裝於內設之硬碟205。即，程式可藉由例如數位衛星廣播用之人工衛星以無線方式傳送至電腦，或經由如LAN(Local Area Network：局部區域網路)、網際網路等網路以有線方式傳送至電腦。
電腦內設有CPU(Central Processing Unit：中央處理器)202，CPU202經由匯流排201而連接有輸入輸出介面210。
若由使用者通過操作輸入部207等經由輸入輸出介面210而輸入指令，則CPU202根據其而執行存儲於ROM(Read Only Memory唯讀記憶體)203之程式。或，CPU202將存儲於硬碟205之程式負載至RAM(Random Access Memory：隨機存取記憶體)204而執行。
藉此，CPU202進行遵照上述流程圖或依照上述方塊圖之構成而進行之處理。又，CPU202根據需要例如經由輸入輸出介面210自輸出部206輸出或自通訊部208發送該處理結果並進而將其記錄於硬碟205等。
另，輸入部207由鍵盤或滑鼠、麥克風等構成。且，輸出部206由LCD(Liquid Crystal Display：液晶顯示器)或揚聲器等構成。
此處，本說明書中，電腦按照程式所進行之處理無需一定按照流程所揭示之順序按時間序列進行。即，電腦按照程式所進行之處理亦包含並行或單獨執行之處理(例如，並行處理或目標處理)。
再者，程式亦可為由1臺電腦(處理器)予以處理者，亦可為由複數臺電腦予以分開處理者。進而，程式亦可為傳送至遠距離之電腦而予以執行者。
另，本技術之實施形態並非限定於上述實施形態，而係可在不脫離本技術之要旨之範圍內科進行各種變更。
例如，本實施形態中，雖作為用於獲得照度資料ADC而僅設置有1個ADC33，但作為用於獲得照度資料之ADC，例如亦可設置連接於R之像素之ADC、G(Gr及Gb各者或兩者)之像素之ADC、及連接於B之像素之ADC等複數個ADC。例如，設置有連接於R之像素之ADC、連接於G之像素之ADC及連接於B之像素之ADC的3個ADC之情形時，可同時獲得R、G及B之各色之照度資料。
然而，若作為用於獲得照度資料之ADC而設置複數個ADC，則因裝置規模變大且獲得照度資料時之消耗電力增加，故自裝置規模及消耗電力之角度而言，期望用於獲得照度資料之ADC之數量較少。本實施形態之圖像感測器(圖1)中，作為用於獲得照度資料之ADC而僅設置有1個ADC33，藉由對該1個ADC33供給與構成像素陣列10之(開口)像素60之全體所受光之光對應之信號(累積值)而進行AD轉換。因此，本實施形態之圖像感測可具有藉由進行一次AD轉換即可讀出圖像感測器之所有(開口)像素之信號之電路。
進而，例如，像素單元11m,n亦可無需選擇電晶體65而構成。
另，本技術亦可為如下之構成。
[1]
一種圖像感測器，其具備複數個像素單元，其具有：像素，其包含：光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類比-數位)轉換之AD轉換部，而重置上述電荷；且藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
[2]
如[1]之圖像感測器，其中藉由依每種顏色控制上述傳送電晶體，而依上述每種顏色將與上述電荷對應之電壓供給至上述AD轉換部。
[3]
如[1]或[2]之圖像感測器，其中 上述AD轉換部係連接於連接上述重置電晶體之汲極與電源之電源線；且進而具備轉換控制部，其藉由使上述電源線成為浮動狀態，並使上述電荷經由上述重置電晶體而流入成為該浮動狀態之上述電源線，將該電荷轉換為電壓而供給至連接於上述電源線之上述AD轉換部。
[4]
如[3]之圖像感測器，其進而具備：驅動器，其藉由控制上述傳送電晶體而自上述光電轉換部傳送上述電荷；及複數個節點，其使上述傳送電晶體之閘極連接於GND；且為進行上述電荷之傳送，控制上述傳送電晶體之驅動器使用上述複數個節點中之一個節點；為進行上述電荷之傳送，未控制上述傳送電晶體之驅動器使用上述複數個節點中之另一節點。
[5]
如[3]或[4]之圖像感測器，其中上述轉換控制部：具有降壓部，其生成將上述電源之電壓降壓後之降壓電壓；且將上述降壓電壓施加至與導通狀態之上述重置電晶體連接之上述電源線，其後，使上述電源線成為浮動狀態。
[6]
如[5]之圖像感測器，其中進而具備箝位部，其將上述電源線固定在小於上述降壓電壓之特定電壓。
[7]
如[1]至[6]之任一項之圖像感測器，其中 上述像素單元：具有複數個像素；且由上述複數個像素共用上述重置電晶體。
[8]
一種圖像感測器之控制方法，該圖像感測器具備複數個像素單元，其具有：像素，其包含：光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類比-數位)轉換之AD轉換部而重置上述電荷；且該控制方法包含以下步驟：藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
11m,n‧‧‧像素單元
22‧‧‧選擇器
23‧‧‧選擇器
24n‧‧‧ADC
31‧‧‧轉換控制部
32‧‧‧箝位部
33‧‧‧ADC
41m‧‧‧像素控制線
42n‧‧‧垂直信號線
51‧‧‧電源線
52‧‧‧電源線
60‧‧‧像素
61‧‧‧PD
62‧‧‧傳送電晶體
63‧‧‧重置電晶體
64‧‧‧放大電晶體
65‧‧‧選擇電晶體
FD‧‧‧浮動擴散區
RST‧‧‧重置電晶體63之控制線
SEL‧‧‧選擇電晶體65之控制線
TRG‧‧‧傳送電晶體62之控制線
VDD#1‧‧‧電壓
VDD#3‧‧‧電壓
VDD#4‧‧‧電壓

Claims (8)

  1. 一種圖像感測器，其包含複數個像素單元，其具有：像素，其包含：光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類比-數位)轉換之AD轉換部，而重置上述電荷；且藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
  2. 如請求項1之圖像感測器，其藉由依每種顏色控制上述傳送電晶體，而依上述每種顏色將與上述電荷對應之電壓供給至上述AD轉換部。
  3. 如請求項2之圖像感測器，其中上述AD轉換部係連接於連接上述重置電晶體之汲極與電源之電源線；且進而包含轉換控制部，其藉由使上述電源線成為浮動狀態，並使上述電荷經由上述重置電晶體而流入該浮動狀態之上述電源線，將該電荷轉換為電壓而供給至連接於上述電源線之上述AD轉換部。
  4. 如請求項3之圖像感測器，其進而包含：驅動器，其藉由控制上述傳送電晶體而自上述光電轉換部 傳送上述電荷；及複數個節點，其使上述傳送電晶體之閘極連接於GND；且為進行上述電荷之傳送，控制上述傳送電晶體之驅動器使用上述複數個節點中之一個節點；為進行上述電荷之傳送，未控制上述傳送電晶體之驅動器使用上述複數個節點中之另一節點。
  5. 如請求項3之圖像感測器，其中上述轉換控制部：具有降壓部，其生成將上述電源之電壓降壓後之降壓電壓；且將上述降壓電壓施加至與導通狀態之上述重置電晶體連接之上述電源線，其後，使上述電源線成為浮動狀態。
  6. 如請求項5之圖像感測器，其中進而包含箝位部，其將上述電源線固定在小於上述降壓電壓之特定電壓。
  7. 如請求項3之圖像感測器，其中上述像素單元：具有複數個像素；且由上述複數個像素共用上述重置電晶體。
  8. 一種圖像感測器之控制方法，該圖像感測器具備複數個像素單元，其具有：像素，其包含：光電轉換部，其進行經由彩色濾光片而入射之特定之顏色之光之光電轉換；及傳送電晶體，其傳送藉由上述光電轉換部之光電轉換而得之電荷且可依每種顏色加以控制；及重置電晶體，其連接於進行AD(Analog to Digital：類 比-數位)轉換之AD轉換部，而重置上述電荷；且該控制方法包含以下步驟：藉由上述傳送電晶體之控制，經由上述傳送電晶體及上述重置電晶體而自上述光電轉換部讀出上述電荷，並將與該電荷對應之電壓供給至連接於上述重置電晶體之上述AD轉換部。
TW102110544A 2012-05-01 2013-03-25 Image sensor, and image sensor control method TWI527450B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012104562 2012-05-01
JP2012123077 2012-05-30

Publications (2)

Publication Number Publication Date
TW201347530A true TW201347530A (zh) 2013-11-16
TWI527450B TWI527450B (zh) 2016-03-21

Family

ID=49514361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110544A TWI527450B (zh) 2012-05-01 2013-03-25 Image sensor, and image sensor control method

Country Status (6)

Country Link
US (2) US9288411B2 (zh)
EP (1) EP2846537B1 (zh)
JP (1) JP6161599B2 (zh)
CN (2) CN107743206B (zh)
TW (1) TWI527450B (zh)
WO (1) WO2013164961A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724420B (zh) * 2018-11-22 2021-04-11 聯詠科技股份有限公司 有機發光二極體驅動裝置之感測電路及其驅動裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527450B (zh) * 2012-05-01 2016-03-21 Sony Corp Image sensor, and image sensor control method
US20160119569A1 (en) * 2013-07-03 2016-04-28 Nanyang Technological University Image sensor and method of controlling the same
KR102083776B1 (ko) * 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
US9712774B1 (en) * 2016-01-14 2017-07-18 Omnivision Technologies, Inc. Method and system for implementing dynamic ground sharing in an image sensor with pipeline architecture
JP6646824B2 (ja) * 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP2018046447A (ja) * 2016-09-15 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子および駆動方法、並びに電子機器
WO2018230113A1 (ja) * 2017-06-14 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 制御装置、及び撮像装置
US11218659B2 (en) 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
JP7419500B2 (ja) * 2020-04-06 2024-01-22 オリンパス株式会社 撮像装置および内視鏡システム
JP2022158525A (ja) 2021-04-02 2022-10-17 キヤノン株式会社 光電変換装置、機器、基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078707B2 (ja) * 1998-03-19 2008-04-23 株式会社ニコン 撮像装置
US6469289B1 (en) 2000-01-21 2002-10-22 Symagery Microsystems Inc. Ambient light detection technique for an imaging array
JP3950715B2 (ja) * 2002-03-05 2007-08-01 富士フイルム株式会社 固体撮像素子およびこれを用いた撮像装置
KR100574891B1 (ko) * 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
JP2005175986A (ja) * 2003-12-12 2005-06-30 Canon Inc 画像入力装置
KR100790969B1 (ko) * 2005-08-23 2008-01-02 삼성전자주식회사 화질 개선을 위하여 자동 교정된 램프 신호를 이용한이미지 센서 및 방법
JP4696877B2 (ja) * 2005-11-29 2011-06-08 ヤマハ株式会社 固体撮像装置
JP4833010B2 (ja) * 2006-09-25 2011-12-07 浜松ホトニクス株式会社 固体撮像装置
JP4971834B2 (ja) * 2007-03-01 2012-07-11 キヤノン株式会社 撮像装置及び撮像システム
US8144226B2 (en) 2008-01-04 2012-03-27 AltaSens, Inc Two-by-two pixel structure in an imaging system-on-chip
JP5260076B2 (ja) * 2008-02-14 2013-08-14 株式会社メガチップス 光起電力装置および機器
GB2457716A (en) * 2008-02-22 2009-08-26 Cmosis Nv Active pixel sensor (APS) array with selective passive pixel (charge binning) mode
US8093541B2 (en) * 2008-06-05 2012-01-10 Aptina Imaging Corporation Anti-blooming protection of pixels in a pixel array for multiple scaling modes
JP5212022B2 (ja) * 2008-10-30 2013-06-19 ソニー株式会社 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
JP5282690B2 (ja) * 2009-07-23 2013-09-04 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置
TWI527450B (zh) * 2012-05-01 2016-03-21 Sony Corp Image sensor, and image sensor control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724420B (zh) * 2018-11-22 2021-04-11 聯詠科技股份有限公司 有機發光二極體驅動裝置之感測電路及其驅動裝置
US11205382B2 (en) 2018-11-22 2021-12-21 Novatek Microelectronics Corp. Sensing circuit for OLED driver and OLED driver using the same

Also Published As

Publication number Publication date
CN104247404A (zh) 2014-12-24
US9648267B2 (en) 2017-05-09
EP2846537A1 (en) 2015-03-11
TWI527450B (zh) 2016-03-21
JP6161599B2 (ja) 2017-07-12
JPWO2013164961A1 (ja) 2015-12-24
EP2846537A4 (en) 2015-09-09
CN104247404B (zh) 2017-10-24
CN107743206B (zh) 2019-07-05
US20150077609A1 (en) 2015-03-19
US20160150172A1 (en) 2016-05-26
EP2846537B1 (en) 2016-12-14
WO2013164961A1 (ja) 2013-11-07
CN107743206A (zh) 2018-02-27
US9288411B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
TWI527450B (zh) Image sensor, and image sensor control method
US9584745B2 (en) Image sensors with N-row parallel readout capability
US10044947B2 (en) Electronic apparatus and driving method therefor
TWI726070B (zh) 固體攝像元件
JP4821921B2 (ja) 固体撮像装置および電子機器
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP4691930B2 (ja) 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール
US8687099B2 (en) Imaging device, imaging method, and electronic device
US10658404B2 (en) Solid state imaging device and imaging apparatus with pixel column having multiple output lines
JP2008042238A (ja) 光電変換装置及びそれを用いた撮像システム
JP2006074009A (ja) 固体撮像装置及び同固体撮像装置を用いたカメラ
JP2007142738A (ja) 物理情報取得方法および物理情報取得装置
JP2008263546A (ja) 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム
JP6413401B2 (ja) 固体撮像素子
WO2017061191A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JPWO2013157423A1 (ja) 固体撮像装置
US11664404B2 (en) Image sensor and electronic camera
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
JP6256054B2 (ja) 固体撮像素子及び撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
WO2015002005A1 (ja) 固体撮像装置、制御方法、及び、電子機器
WO2015182326A1 (ja) リアクタンス性負荷の駆動回路及びその駆動方法、並びに、電子機器
JP2007019681A (ja) 固体撮像素子の駆動方法