CN104247404B - 图像传感器以及用于图像传感器的控制方法 - Google Patents

图像传感器以及用于图像传感器的控制方法 Download PDF

Info

Publication number
CN104247404B
CN104247404B CN201380021833.XA CN201380021833A CN104247404B CN 104247404 B CN104247404 B CN 104247404B CN 201380021833 A CN201380021833 A CN 201380021833A CN 104247404 B CN104247404 B CN 104247404B
Authority
CN
China
Prior art keywords
trg
pixel
transistor
voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380021833.XA
Other languages
English (en)
Other versions
CN104247404A (zh
Inventor
冈本晃
冈本晃一
吉川玲
海老原弘知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN201710659507.1A priority Critical patent/CN107743206B/zh
Publication of CN104247404A publication Critical patent/CN104247404A/zh
Application granted granted Critical
Publication of CN104247404B publication Critical patent/CN104247404B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H04N25/534—Control of the integration time by using differing integration times for different sensor regions depending on the spectral component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

按照本发明的技术涉及配置成能够基于每种颜色进行照度的测量的图像传感器以及用于图像传感器的控制方法。多个像素单元的每一个含有像素和复位晶体管，以及该像素包括对经由滤色片进入的特定颜色的光进行光电转换的光电转换单元、和能够基于每种颜色控制转移通过光电转换获得的电荷的转移晶体管。通过该转移晶体管的控制，经由该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的模拟到数字转换单元。按照本发明的技术可以应用于，例如，捕获图像的图像传感器。

Description

图像传感器以及用于图像传感器的控制方法
技术领域
本技术涉及图像传感器以及用于图像传感器的控制方法，尤其涉及能够与在图像传感器中是否共享多种颜色的像素无关，不增加像素的电路地测量每种颜色的照度(illuminance)的图像传感器以及用于图像传感器的控制方法。
背景技术
作为检测环境光和不增加像素的电路地测量照度的图像传感器，例如，存在在专利文献1中提出的互补金属氧化物半导体(CMOS)图像传感器。
引用列表
专利文献
专利文献1：已公开日本专利申请第2002-33881号。
发明内容
本发明要解决的问题
在公开在专利文献1中的CMOS图像传感器中，当共享多种颜色的像素时，难以测量每种颜色的照度。
本技术就是考虑到上面的情况作出的，希望与在图像传感器中是否共享多种颜色的像素无关，不增加像素的电路地测量每种颜色的照度。
问题的解决方案
按照本技术的一个方面的图像传感器是包括多个像素单元的图像传感器，每个像素单元包括像素和复位晶体管，其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，以及按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
按照本技术的一个方面的控制方法是用于包括多个像素单元的图像传感器的控制方法，每个像素单元包括像素和复位晶体管，其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，以及该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，以及该控制方法包括按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
在本技术的一个方面中，像素单元包括像素和使电荷复位的复位晶体管，并且该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和对于每种颜色可控的转移晶体管。该复位晶体管与进行AD转换的AD转换单元连接。进一步，按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
该图像传感器可以是独立器件或可以是构成单个器件的内部块。
发明效果
按照本技术的一个方面，可以在图像传感器中测量每种颜色的照度。尤其，可以与在图像传感器中是否共享多种颜色的像素无关，不增加像素的电路地测量每种颜色的照度。
附图说明
图1是例示按照本技术实施例的图像传感器的示范性配置的框图；
图2是例示像素单元11m,n的示范性配置的电路图。
图3是例示像素单元11m,n在成像模式下的状态的图形。
图4是例示像素单元11m,n在照度计模式下的状态的图形。
图5是例示转换控制单元31的示范性配置的框图。
图6是描述图像传感器在照度计模式下的操作的时序图。
图7是例示在照度计模式下获得每种颜色的照度数据时、施加于转移晶体管62的控制信号TRG的时序图。
图8是描述由于控制线TRG与电力线51之间的耦合而生成的噪声的图形。
图9是例示当将逐步降低电压VDD#1获得的电压VDD#2施加于电力线51时、电力线51的电压的变化的图形。
图10是描述钳位单元32的图形。
图11是例示钳位单元32的示范性配置的电路图。
图12是描述与像素驱动单元21连接的像素控制线41m的图形。
图13是例示像素驱动单元21的第一示范性配置的框图。
图14是例示在照度计模式下获得每种颜色的照度数据时的电压(控制信号TRG)的时序图。
图15是例示像素驱动单元21的第二示范性配置的框图。
图16是描述像素驱动单元21的操作的图形。
图17是例示在照度计模式下获得每种颜色的照度数据时TRG驱动器100q控制的控制线TRG的电压的时序图。
图18是例示图1的像素单元11m,n的另一种示范性配置的电路图。
图19是例示按照本技术的一个实施例的计算机的示范性配置的框图。
具体实施方式
[按照本技术实施例的图像传感器]
图1是例示按照本技术实施例的图像传感器的示范性配置的框图。
图1的图像传感器是应用在，例如，数字照相机或数字摄像机中的CMOS传感器，但按照本技术的图像传感器不局限于CMOS传感器。
例示在图1中的图像传感器是，例如，单个芯片的半导体芯片，包括像素阵列10、像素驱动单元21、选择器22和23、模拟到数字转换器(ADC)241到24N、转换控制单元31、钳位单元32、和ADC 33。
像素阵列10包括M×N(M和N是1或更大的整数)个像素单元111,1，111,2，……，111,N，112,1，112,2，……，112,N，……，11M,1，11M,2，……，和11M,N。
M×N个像素单元111,1到11M,N以M×N矩阵(格点)的形式排列，并与供应电力的电力线51和52连接。
沿着行方向(水平方向)延伸的像素控制线41m沿着行方向与排列在第m(m＝1，2，……，M)行(从顶部开始)中的N个像素单元11m,1到11m,N连接。
沿着列方向(垂直方向)延伸的垂直信号线42n沿着列方向与排列在第n(n＝1，2，……，N)线(从左边开始)中的M个像素单元111,n到11M,n连接。
像素单元11m,n包括后面将描述的像素，以及进行像素中的光电转换。进一步，像素单元11m,n按照牵涉到像素控制线41m的像素驱动单元21的控制，输出通过像素的光电转换获得的电荷(与之相对应的电压)。
像素单元11m,n的像素对通过，例如，拜耳(Bayer)阵列滤色片(color filter)等入射的特定颜色的光进行光电转换。
这里，滤色片不局限于拜耳阵列滤色片，在如下描述中，假设将拜耳阵列滤色片用作滤色片。
在拜耳阵列中，例如，将排列成使R(红色)排列在左上角，使G(绿色)排列在右上角和左下角，以及使B(蓝色)排列在右下角的2×2个像素的4个像素用作拜耳阵列的一个单元，并且使拜耳阵列的单元沿着行方向和列方向重复排列。
这里，在用作拜耳阵列的单元的4个像素当中，鉴于人的视觉特性，有两个G，但在下文中，将两个G当中，与R相邻的G(在拜耳阵列的单元中的右上角)称为Gr，与B相邻的G(在拜耳阵列的单元中的左下角)称为Gb。
作为包括在图像传感器中的像素，存在外部光入射的像素(开放像素)和外部光不入射的像素(不开放像素)，但本技术只结合外部光入射的开放像素来描述。
像素驱动单元21通过像素控制线41m控制与像素控制线41m连接的像素单元11m,1到11m,N。
像素驱动单元21通过电压VDD#1的电源(模拟电源)(在下文中，也称为“电源VDD#1”)供应的电力来操作。电源VDD#1用作图像传感器的主电源。
选择器22与电压VDD#1的电源(电源VDD#1)和电压VDD#3的电源(电源VDD#3)连接。电压VDD#3低于电压VDD#1。
选择器22与连接到M×N个像素单元111,1到11M,N的电力线52连接。
选择器22按照图像传感器的操作模式选择电源VDD#1和VDD#3之一，并将所选电源与电力线52连接，以便通过电力线52将电压(电力)从与电力线52连接的电源VDD#1和VDD#3之一供应给像素单元111,1到11M,N。
这里，在本实施例中，作为图像传感器的操作模式，存在进行图像拍摄(正常拍摄)的成像模式、和图像传感器起测量照度的照度计作用的照度计模式。
选择器22在成像模式下选择电源VDD#1，在照度计模式下选择电源VDD#3。
对于图像传感器的操作模式，例如，可以从外部给出指令。
选择器23与电源VDD#3和N个ADC 241，242，……，和24N连接。
选择器23与沿着列方向与M个像素单元111,n到11M,n连接的垂直信号线42n连接。
选择器23按照图像传感器的操作模式选择电源VDD#3和N个ADC 241到24N之一，并将所选一个与垂直信号线421到42N连接。
换句话说，在拍摄模式下，选择器23选择N个ADC 241到24N，并将ADCn与垂直信号线42n连接。其结果是，通过选择器23将与累积在像素中的电荷相对应和从像素单元11m,n的像素输出到垂直信号线41n的电压供应给ADC 24n。
在照度计模式下，选择器23选择电源VDD#3，并将电源VDD#3与垂直信号线421到42N连接。
ADC 24n对通过垂直信号线41n和选择器23从像素单元11m,n的像素供应的电压进行关联双采样(CDS)和AD转换，并输出作为其结果获得的数字数据作为像素单元11m,n的像素的颜色的像素值(像素数据)。
转换控制单元31与电源VDD#1和电力线51连接。
在成像模式下，转换控制单元31将电源VDD#1与电力线51连接，因此将电源VDD#1(的电力)供应给与电力线51连接的M×N个像素单元111,1到11M,N。
在照度计模式下，转换控制单元31使电力线51进入浮置状态，使累积在与电力线51连接的像素单元11m,n的像素中的电荷流到浮置状态的电力线51，并进行将电荷转换成相应电压的电压转换。将通过转换控制单元31进行的电压转换获得的电压供应给与电力线51连接的ADC 33(如后所述)。
钳位单元32与电压VDD#4的电源(电源VDD#4)和电力线51连接，在照度计模式下将电力线51钳位在电压VDD#4上。电压VDD#4低于电压VDD#1，但对与电压VDD#3的幅度关系没有特别限制。在本实施例中，假设电压VDD#3等于电压VDD#4。
ADC 33与电力线51连接。ADC 33通过从电源VDD#1供应的电力来操作，在照度计模式下，ADC 33对与累积在像素单元11m,n的像素中的电荷相对应和通过电力线51供应的电压进行CDS和AD转换。然后，ADC 33输出作为进行CDS和AD转换的结果获得的数字数据作为代表环境光的照度的照度数据。
[像素单元11m,n的示范性配置]
图2是例示图1的像素单元11m,n的示范性配置的电路图。
参照图2，像素单元11m,n包括一个像素60以及是，例如，负沟道MOS(nMOS)场效应晶体管(FET)的复位晶体管63、放大晶体管64、和选择晶体管65。
像素60包括光电二极管(PD)61和转移晶体管62。
这里，与像素驱动单元21(图1)连接的像素控制线41m包括控制复位晶体管63的控制线RST、控制转移晶体管62的控制线TRG、和控制选择晶体管65的控制线SEL。
控制线RST与复位晶体管63的栅极连接，控制线TRG与转移晶体管62的栅极连接。控制线SEL与选择晶体管65的栅极连接。
在下文中，流过控制线RST控制复位晶体管63的控制信号也被称为控制信号RST。类似地，流过控制线TRG控制转移晶体管62的控制信号也被称为控制信号TRG，以及流过控制线SEL控制选择晶体管65的控制信号也被称为控制信号SEL。
在像素60中，PD 61的阳极与GND(地)连接，其阴极与，例如，转移晶体管62的源极连接。
转移晶体管62是，例如，nMOS FET，其漏极与放大晶体管64的栅极连接。
复位晶体管63的源极与转移晶体管62的漏极连接，复位晶体管63的漏极与电力线51连接。
放大晶体管64的漏极与电力线52连接，放大晶体管64的源极与选择晶体管65的漏极连接。
选择晶体管65的源极与垂直信号线42n连接。
图3是例示像素单元11m,n在成像模式下的状态的图形。
在成像模式下，选择器22选择电源VDD#1，并将电源VDD#1与电力线52连接。
因此，通过电力线52将电压VDD#1施加于放大晶体管64的漏极。
进一步，在拍摄模式下，转换控制单元31将电源VDD#1与电力线51连接，因此通过电力线51将电压VDD#1施加于复位晶体管63的漏极。这里，尽管将相同电压VDD#1施加于复位晶体管63的漏极和放大晶体管64的漏极，但在拍摄模式下，施加于复位晶体管63的漏极的电压可以不等于施加于放大晶体管64的漏极的电压。换句话说，例如，可以将电压VDD#1施加于放大晶体管64的漏极，而可以将提高电压VDD#1获得和高于电压VDD#1的电压施加于复位晶体管63的漏极。
进一步，在拍摄模式下，选择器23选择ADC 24n，并将ADC 24n与垂直信号线42n连接。
在像素60中，PD 61接收入射在上面的颜色的光，进行光电转换，并按照接收的光量累积电荷。
转移晶体管62随着将暂时从L(低)电平转换到H(高)电平的脉冲施加于它的栅极作为控制信号TRG暂时进入接通状态。
当转移晶体管62进入接通状态时，将累积在PD 61中的电荷从转移晶体管62的源极转换到它的漏极。
这里，转移晶体管62的漏极与放大晶体管64的栅极连接，这个连接点被叫做浮置扩散(FD)。因此，通过转移晶体管62将累积在PD 61中的电荷转移到FD。
复位晶体管63随着将暂时从L电平转换到H电平的脉冲施加于它的栅极作为控制信号RST暂时进入接通状态。
复位晶体管63紧接在转移晶体管62进入接通状态之前进入接通状态，以及FD中的电荷通过复位晶体管63和电力线51被扫到电源VDD#1中和在电荷从PD 61转移到FD之前复位。
放大晶体管64使用通过电力线52施加于其漏极作为电源的电压VDD#1来操作。
换句话说，放大晶体管64将紧接在复位之后FD的电位(电压)作为复位电平输出到它的源极，然后根据该复位电平输出紧接在电荷从PD 61转移到它的源极之后FD的电位作为与像素值相对应的电压(信号电平)。
选择晶体管65随着将暂时从L电平转换到H电平的脉冲施加于它的栅极作为控制信号SEL暂时进入接通状态。
如上所述，选择晶体管65的漏极与放大晶体管64的源极连接，选择晶体管65将输出到放大晶体管64的源极(在放大晶体管64的源极上检测到)的复位电平和信号电平输出到与选择晶体管65的源极连接的垂直信号线42n。
将输出到垂直信号线42n的复位电平和信号电平供应给ADC 24n。ADC24n使用复位电平对信号电平进行CDS和AD转换，并输出作为对信号电平进行CDS和AD转换的结果获得的数字数据作为像素数据。
图4是例示像素单元11m,n在照度计模式下的状态的图形。
在照度计模式下，选择器22选择电源VDD#3，并将电源VDD#3与电力线52连接。
因此，通过电力线52将电压VDD#3施加于放大晶体管64的漏极。
进一步，在照度计模式下，转换控制单元31使电力线51暂时进入浮置状态。
更进一步，在照度计模式下，选择器23选择电源VDD#3，并将电源VDD#3与垂直信号线42n连接。
因此，将电压VDD#3施加于与垂直信号线42n连接的选择晶体管65的源极。
其结果是，将相同电压VDD#3施加于放大晶体管64的漏极和选择晶体管65的源极。
进一步，由于放大晶体管64的源极与选择晶体管65的漏极连接，所以放大晶体管64和选择晶体管65进入不起作用状态。
更进一步，由于放大晶体管64和选择晶体管65随着将相同电压施加于放大晶体管64的漏极和选择晶体管65的源极而进入不起作用状态，所以即使施加高于电压VDD#3的电压VDD#1，而不是将电压VDD#3施加于放大晶体管64的漏极和选择晶体管65的源极，也可以便放大晶体管64和选择晶体管65进入不起作用状态。
但是，当将高压施加于放大晶体管64的漏极和选择晶体管65的源极时，放大晶体管64的栅极的电容发生变化，该电容的变化可能通过复位晶体管63影响电力线51的电压。
关于这一点，按照本实施例，在照度计模式下，将低于电压VDD#1的电压VDD#3施加于放大晶体管64的漏极和选择晶体管65的源极。
在照度计模式下，控制信号RST和SEL恒定地具有H电平，因此使复位晶体管63、和选择晶体管65恒定地处在接通状态下。
进一步，转移晶体管62随着将暂时从L电平转换到H电平的脉冲施加于栅极作为控制信号TRG暂时进入接通状态。
在照度计模式下，复位晶体管63恒定地处在接通状态下，因此当转移晶体管62进入接通状态时，累积在PD 61中的电荷通过转移晶体管62、复位晶体管63、和电力线51被扫到转换控制单元31(的电源VDD#2(如后所述))中，因此使PD 61复位。
然后，将PD 61复位时电力线51上的电压供应给与电力线51连接的ADC33作为复位电平。
此后，转移晶体管62随着将暂时从L电平转换到H电平的脉冲施加于其栅极作为控制信号TRG再次暂时进入接通状态。
进一步，转换控制单元31使电力线51紧接在转移晶体管62再次进入接通状态之前进入浮置状态。
在电力线51进入浮置状态之后，当转移晶体管62进入接通状态时，累积在PD 61中的电荷通过转移晶体管62和复位晶体管63流到电力线51，转换成相应电压。
其结果是，将与累积在PD 61中的电荷相对应的电压，即，基于复位电平的与照度相对应的电压(信号电平)供应给与电力线51连接的ADC 33。
ADC 33使用通过电力线51供应的复位电平对通过电力线51供应的信号电平进行CDS和AD转换，并输出作对对信号电平进行CDS和AD转换的结果获得的数字数据作为照度数据。
这里，在照度计模式下，随着将暂时从L电平转换到H电平的控制信号TRG施加于转移晶体管62的像素被选择，累积在M×N像素单元111,1到11M,N的所有像素60(的PD 61)中的电荷或累积在像R和G像素(Gr和Gb像素之一或两者)或B像素(接收R，G或B的光的像素)那样的一些像素60中的电荷流到电力线51，因此可以将相应电压供应给ADC 33。
因此，当将暂时从L电平转换到H电平的控制信号TRG施加于M×N像素单元111,1到11M,N的所有像素60的转移晶体管62时，可以获得与颜色无关的照度数据。
进一步，当将暂时从L电平转换到H电平的控制信号TRG施加于M×N像素单元111,1到11M,N的像素60当中R，G或B像素的转移晶体管62时，可以获得每种颜色的照度数据，也就是说，R，G或B像素的照度数据。
[转换控制单元31的示范性配置]
图5是例示转换控制单元31的示范性配置的框图。
图5例示了像素单元11m,n以及转换控制单元31，但未例示像素单元11m,n中的放大晶体管64和选择晶体管65。
转换控制单元31包括开关单元70和逐步降压单元73。
开关单元70按照从外部供应的读取允许信号SWEN(例如，从控制单元(未例示出)施加)接通或断开，并连接或断开电力线51和逐步降压单元73。
参照图5，开关单元70包括反相器71和FET 72。
将允许信号SWEN输入反相器72中。反相器72使输入其中的允许信号SWEN反相，并将反相允许信号SWEN施加于FET 72的栅极。
FET 72是正沟道MOS(pMOS)FET，包括与电力线51连接的漏极、和与逐步降压单元73连接的源极。
FET 72的衬底与电源VDD#1连接。
将电压VDD#1施加于逐步降压单元72。取决于操作模式，逐步降压单元72将电压VDD#1逐步降低到低于电压VDD#1的电压(逐步降低电压)VDD#2，或不逐步降低电压VDD#1地将电压VDD#1供应给开关单元70(的FEE 72)。
换句话说，在成像模式下，逐步降压单元70不逐步降低电压VDD#1地将电压VDD#1供应给开关单元70。进一步，在照度计模式下，逐步降压单元70将电压VDD#1逐步降低到电压#2，并将电压VDD#2供应给开关单元70。
因此，当从开关单元70(比其更远的电力线51侧)观看逐步降压单元73时，逐步降压单元73起电压VDD#1的电源，或电压VDD#2的电源(电源#2)的作用。
进一步，钳位单元32钳位电力线51的电压VDD#4(在本实施例中电压VDD#3等于电压VDD#4)是低于电压VDD#2的特定电压。
在具有上面配置的转换控制单元31中，在成像模式下，将H电平的读取允许信号SWEN恒定地供应给反相器71。
在这种情况下，反相器71的输出具有L电平，将L电平施加于FET 72的栅极，因此使FET 72进入接通状态。
在成像模式下，如上所述，逐步降压单元72不逐步降低电压VDD#1地将电压VDD#1供应给开关单元70。因此，通过处在接通状态下的FET 72将供应给开关单元70的电压VDD#1施加于电力线51，因此通过电力线51将用作电源的电压VDD#1施加于复位晶体管62的漏极。
同时，在照度计模式下，如上所述，逐步降压单元72将电压VDD#1逐步降低到电压VDD#2，并将电压VDD#2供应给开关单元70。
进一步，在照度计模式下，读取允许信号SWEN在初始阶段具有H电平，然后具有L电平。
因此，在照度计模式下，在将H电平的读取允许信号SWEN供应给反相器71的同时，反相器71的输出具有L电平，将L电平施加于FET 72的栅极，因此使FET 72进入接通状态。
当FET 72处在接通状态下时，通过处在接通状态下的FET 72将供应给开关单元70的电压VDD#2施加于电力线51。
此后，当读取允许信号SWEN转换到L电平时，反相器71的输出具有H电平，将H电平施加于FET 72的栅极，因此使FET 72进入断开状态。
当FET 72处在断开状态下时，不将供应给开关单元70的电压VDD#2施加于电力线51。因此，由于FET 72的断开状态，使与FET 72连接的电力线51进入浮置状态。
[图像传感器在照度计模式下的操作]
图6是描述图像传感器在照度计模式下的操作的时序图。
换句话说，图6例示了在照度计模式下的读取允许信号SWEN、控制信号RST，SET，和TRG、和电力线51的电压。
在照度计模式下，获取照度数据的过程按时序包括快门阶段、累积阶段、和读取阶段。
在照度计模式下，控制信号RST和SEL在快门阶段、累积阶段、和读取阶段的所有阶段中都具有H电平，因此使复位晶体管63和选择晶体管65恒定地处在接通状态下。
在快门阶段中，读取允许信号SWEN转换到H电平，控制信号TRG暂时从L电平转换到H电平。
在快门阶段中，随着读取允许信号SWEN转换到H电平，FET 72(图5)进入接通状态，将逐步降压单元73逐步降低的电压VDD#2施加于电力线51。换句话说，将电源VDD#2与电力线51连接。
进一步，在快门阶段中，控制信号TRG暂时从L电平转换到H电平，因此供给控制信号TRG的转移晶体管62暂时进入接通状态。
在照度计模式下，由于复位晶体管63恒定地处在接通状态下，所以在快门阶段中，当转移晶体管62进入接通状态时，累积在PD 61中的电荷通过转移晶体管62、复位晶体管63、和电力线51被扫到与电力线51连接转换控制单元31中，因此使PD 61复位。
然后，PD 61复位时电力线51的电压变成就是与电力线51连接的电源VDD#2的电压的电压VDD#2，并将电压VDD#2供应给与电力线51连接的ADC 33作为复位电平。
在快门阶段之后的累积阶段中，读取允许信号SWEN保持在H电平上，控制信号TRG不变地保持在L电平上。
由于读取允许信号SWEN具有H电平，所以FET 72(图5)进入接通状态，与快门阶段类似，通过逐步降压单元73(图5)逐步降低电压VDD#1获得的电源VDD#2与电力线51连接。
因此，与快门阶段类似，电力线51的电压是电压VDD#2，并将电压VDD#2供应给与电力线51连接的ADC 33作为复位电平。
进一步，由于控制信号TRG具有L电平，所以转移晶体管62进入接通状态，因此使电荷累积在PD 61中。
在累积阶段之后的读取阶段中，读取允许信号SWEN从H电平转换到L电平，控制信号TRG紧接在读取允许信号SWEN从H电平转换到L电平之后暂时从L电平转换到H电平。
然后，在读取阶段中，紧接在读取允许信号SWEN从H电平转换到L电平之前，ADC 33进行读取电力线51的电压的第一次读取操作，并如图6中的阴影所指获取电力线51的电压作为复位电平。
这里，紧接在读取允许信号SWEN从H电平转换到L电平之前，由于FET 72(图5)处在接通状态下，以及电源#2与电力线51连接，所以通过ADC 33读取电力线51的电压的第一次读取操作获得电压VDD#2作为复位电平。
此后，在读取阶段中，在读取允许信号SWEN从H电平转换到L电平，以及控制信号TRG暂时从L电平转换到H电平，然后转换到L电平之后，ADC 33进行读取电力线51的电压的第二次读取操作，并如图6中的阴影所指获取电力线51的电压作为基于复位电平的与照度相对应的电压(信号电平)。
这里，随着读取允许信号SWEN从H电平转换到L电平，FET 72(图5)进入断开状态。其结果是，使电力线51进入浮置状态。
进一步，随着控制信号TRG暂时从L电平转换到H电平，通过栅极供应控制信号TRG的转移晶体管62暂时进入接通状态。
当转移晶体管62进入接通状态时，在累积阶段(精确地说，在控制信号TRG在快门阶段中转换到L电平之后，在控制信号TRG在读取阶段中转换到H电平之前)中累积在PD 61中的电荷通过转移晶体管62和复位晶体管63流到电力线51，转换成相应电压。
其结果是，处在浮置状态下的电力线51的电压相对于前一个电压VDD#2改变(降低)了与累积在PD 61中的电荷相对应的电压(照度信号)，在通过ADC 33读取电力线51的电压的第二次读取操作中，获得改变的电压作为信号电平(基于复位电平的与照度相对应的电压)。
ADC 33使用就是通过第一次读取操作获得的电力线51的电压(电压VDD#2)的复位电平对就是通过第二次读取操作获得的电力线51的电压的信号电平进行CDS和AD转换，并输出作为对信号电平进行CDS和AD转换的结果获得的数字数据作为照度数据。
这里，在图1的图像传感器中，在照度计模式下，像素驱动单元21(图1)同时将控制信号RST和SEL供应给M个行的所有像素单元111,1到11M,N，使复位晶体管63和选择晶体管65同时进入接通状态。
进一步，像素驱动单元21可以针对像素60接收的光的每种颜色将控制信号TRG供应给M×N个像素单元111,1到11M,N的像素60的转移晶体管62，并针对每种颜色控制像素60的转移晶体管62。
在快门阶段和读取阶段中，随着像素驱动单元21同时将暂时从L电平转换到H电平的控制信号TRG供应给M×N个像素单元111,1到11M,N的所有像素60的转移晶体管62，也就是说，使M×N个像素单元111,1到11M,N的所有像素60的转移晶体管62同时暂时进入接通状态，ADC 33可以获得与颜色无关、M×N个像素单元111,1到11M,N的所有像素60接收的光的照度数据(通过相加各自颜色的光获得的照度数据)。
进一步，在快门阶段和读取阶段中，随着像素驱动单元21在各自定时将暂时从L电平转换到H电平的控制信号TRG供应给M×N个像素单元111,1到11M,N的像素60当中，例如，R像素60、G像素60、和B像素60的转移晶体管62，也就是说，使，例如，R像素60、G像素60、和B像素60的转移晶体管62在各自定时暂时进入接通状态(针对像素60接收的每种颜色控制转移晶体管62)，ADC 33可以获得R像素60、G像素60、和B像素60接收的光的R、G和B的每种颜色的照度数据。
图7是例示在照度计模式下获得每种颜色的照度数据时施加于转移晶体管62的控制信号TRG的时序图。
这里，在本实施例中，由于采用拜耳阵列滤色片，所以存在R、Gr、Gb、和B像素60(像素60接收R、Gr、Gb、和B的光)。
图7例示了获得R、Gr、Gb、和B的每种颜色的照度数据时施加于转移晶体管62的控制信号TRG。
这里，在下文中，施加于R像素60的转移晶体管60的控制信号TRG也被称为“控制信号TRG(R)”。类似地，施加于Gr、Gb、和B像素60的转移晶体管60的控制信号TRG也被称为“控制信号TRG(Gr)、TRG(Gb)、和TRG(B)”。
在照度计模式下，当获取每种颜色的照度数据时，按时序将快门阶段划分成，例如，R快门阶段、Gr快门阶段、Gb快门阶段、和B快门阶段。类似地，也按时序将读取阶段划分成，例如，R读取阶段、Gr读取阶段、Gb读取阶段、和B读取阶段。
在R快门阶段和R读取阶段中，在控制信号TRG(R)、TRG(Gr)、TRG(Gb)、和TRG(B)当中，控制信号TRG(R)暂时从L电平转换到H电平。
类似地，在Gr快门阶段和Gr读取阶段、Gb快门阶段和Gb读取阶段、和B快门阶段和B读取阶段中，控制信号TRG(Gr)、控制信号TRG(Gb)、和控制信号TRG(B)分别暂时从L电平转换到H电平。
因此，在ADC 33中，与上面参考图6所述的例子类似，可以暂时划分R、Gr、Gb、和B的颜色的照度数据。
进一步，可以这样获取与颜色无关的照度数据或每种颜色的照度数据，使与通过M×N个像素单元111,1到11M,N的像素60获得的电荷相对应的电压通过垂直信号线421到42N和选择器23(图1)供应给ADC 241到24N，并相加通过ADC 241到24N进行的CDS和AD转换获得的所有像素数据或针对每种颜色相加像素数据。
但是，在这种情况下，为了获得照度数据，必须使所有N个ADC 241到24N都工作，因此使功耗增加。
同时，当通过电力线51将与像素60获得的电荷相对应的电压供应给ADC 33，以及通过ADC 33进行的CDS和AD转换获取照度数据时，通过使使一个ADC 33工作来获取照度数据，因此与使所有N个ADC 241到24N都工作时相比，可以显著降低功能。
[控制线TRG和电力线51的耦合生成的噪声的对策]
图8是描述控制线TRG和电力线51的耦合生成的噪声的图形。
换句话说，图8例示了在照度计模式下的读取允许信号SWEN、控制信号RST，SET，和TRG、和电力线51的电压。在图8中，为了简化描述，假设累积在PD 61中的电荷(信号电荷)是0(光未入射到PD 61的黑暗状态)。
这里，在本实施例中，当读取允许信号SWEN具有H电平时(当电力线51未处在浮置状态下时)，将通过逐步降压单元73(图5)逐步降低电压VDD#1获得的电压VDD#2施加于电力线51，但在图8中，假设将非电压VDD#2的电压VDD#1施加于电力线51。
在照度计模式下，如上面参考6所述，在读取阶段中，在电力线51进入浮置状态之后(在读取允许信号SWEN从H电平转换到L电平之后)，施加于转移晶体管62的控制信号TRG暂时从L电平转换到H电平。
在图像传感器中，在控制信号TRG流过的像素控制线41m的控制线被安排成与电力线51相邻的情况下，当流过控制线TRG的控制信号TRG暂时转换到H电平时，由于控制线TRG和处在浮置状态下的电力线51的耦合，可能在电力线51中生成噪声，也就是说，电力线51的电压可能如图8所例示随着控制线TRG暂时转换到H电平而暂时升高。
在使电力线51进入浮置状态的开关单元70如图5所示被配置成包括pMOS FET 72的情况下，当与FET 72的漏极连接的电力线51的电压，即，FET 72的栅极与电力线51(与之连接的FET 72的漏极)之间的电位差增大时(当FET 72与电力线51连接的部分被当作电源时)，FET 72进入接通状态，因此使电流从电力线51流到FET 72(的源极)。
在这种情况下，流到电力线51的电荷通过处在接通状态下的FET 72从电力线51出来，使通过ADC 33获得的照度数据的精度变差。
在如图8所例示读取允许信号SWEN具有H电平以及正在将非电压VDD#2的电压VDD#1施加于电力线51的状态下，当处在浮置状态的电力线51的电压如上所述由于控制线TRG和电力线51的耦合而升高时，电力线51的电压超过FET 72的衬底的电压VDD#1，因此使通过ADC 33获得的照度数据的精度变差。
关于这一点，在本实施例中，作为控制线TRG和电力线51的耦合生成的噪声的对策，将通过逐步降压单元73(图5)逐步降低电压VDD#1获得的电压VDD#2施加于电力线51。
图9是例示当将逐步降低电压VDD#1获得的电压VDD#2施加于电力线51时电力线51的电压的变化的图形。在图9中，与图8类似，为了便于描述起见，假设累积在PD 61中的电荷是0。
在将通过在逐步降压单元73(图5)中逐步降低电压VDD#1获得的电压VDD#2施加于电力线51的情况下，在读取阶段中，尽管当电力线51进入接通状态时，流过控制线TRG的控制信号TRG暂时转换到H电平，以及电力线51的电压由于控制线TRG和电力线51的耦合而暂时升高，但如图9所例示可以防止电力线51的电压超过FET 72的栅极的电压VDD#1。
这里，电压VDD#2优选的是比电压VDD#1低等于或高于控制线TRG和电力线51的耦合引起的电力线51的电压的增量的电压。
这里，如上面参考图6所述，在读取阶段中，处在浮置状态下的电力线51的电压相对于电压VDD#2降低了与累积在PD 61中的电荷相对应的电压(照度信号)。
因此，当电压VDD#2太低时，在照度计模式下，电力线51的电压相对于电压VDD#2难以降低与累积在PD 61中的电荷相对应的电压，以及大体上用于测量照度的可以累积在所有像素的PD 61中的电荷的总量(电荷的饱和量)，最终，照度数据的动态范围受到限制。
关于这一点，优选的是考虑到控制线TRG和电力线51的耦合引起的电力线51的电压的增量和电荷的饱和量地判定电压VDD#2。
进一步，可以将逐步降低电压VDD#1的具有可变逐步降低宽度(降低宽度)的电路用作图5的逐步降压单元73。
在这种情况下，可以，例如，按照外部控制调整逐步降压单元73的逐步降低宽度。
进一步，逐步降压单元73可以测量与控制线TRG的耦合引起的电力线51的电压的增量，并且将逐步降低宽度调整成该增量或将特定容限加入该增量中获得的数值。
随着逐步降压单元73的逐步降低宽度得到调整，可以防止照度数据的精度变差，并且将用作ADC 33的输入的电力线51的电压调整成适当电压范围。
[钳位单元32的描述]
图10是描述例示在图1中的钳位单元32的图形。
换句话说，图10是例示照度计模式下的控制信号TRG和电力线51的电压的时序图。
在照度计模式下，如上面参考图6和7所述，随着M×N个像素单元111,1到11M,N的所有像素60的转移晶体管62同时进入接通状态或只有R像素60、Gr像素60、Gb像素60、或B像素60的转移晶体管62同时进入接通状态，可以获得与颜色无关的照度数据或R、Gr、Gb、或B的照度数据。
同时，在照度计模式下，在读取阶段中，随着转移晶体管62被接通，累积在PD 61中的电荷(电子)从M×N个像素单元111,1到11M,N的所有像素60或像素60当中的R像素60、Gr像素60、Gb像素60、或B像素60集体流到处在浮置状态下的电力线51。
如上所述，当电荷从像所有像素60或R像素60、Gr像素60、Gb像素60、或B像素60那样的许多像素60流到处在浮置状态下的电力线51时，存在电力线51的电压如图10中的虚线所指相对于电压VDD#2显著降低的情况。
在照度计模式下，如上所述，由于复位晶体管63恒定地处在接通状态下，所以当电力线51的电压显著降低时，像素单元11m,n(图2)的FD的电压(电位)，即，转移晶体管62的漏极或放大晶体管64的栅极的电压通过与电力线51连接的复位晶体管63也显著降低，因此放大晶体管64的栅极的电压有可能超过保证性能的性能保证电压范围。
进一步，当放大晶体管64的栅极的电压超过保证性能的性能保证电压范围时，使像素单元11m,n的可靠性，最终，图像传感器的可靠性受损。
关于这一点，钳位单元32(图1)将电力线的电压钳位在低于电压VDD#2以及等于或高于性能保证电压的最小值的电压VDD#4上。
图11是例示图1的钳位单元32的示范性配置的电路图。
参照图11，钳位单元32包括nMOS FET 81。
在钳位单元32中，与电力线51连接的FET 81的源极、和它的栅极和源极与电源VDD#4连接。
在图11的钳位单元32中，由于FET 81的栅极与电源VDD#4连接，所以当与FET 81的源极连接的电力线51的电压下降到低于电压VDD#4(精确地说，等于或低于从电压VDD#4中减去FET 81的栅极和源极之间的电压VGS获得的数值)时，FET 81进入接通状态。其结果是，通过FET 81将电力线51钳位在与电源VDD#4连接的电压VDD#4上。
由于如上所述电力线51被钳位在低于电压VDD#2以及等于或高于性能保证电压的最小值的电压VDD#4上，所以可以防止电力线51的电压相对于电压VDD#2降低了特定电压或更高以及超过性能保证电压范围，最终，像素单元11m,n的FD(放大晶体管64的栅极)的电压超过性能保证电压范围的现象。
进一步，当电力线51受到钳位单元32钳位时，可以向外部发出代表在图像传感器中存在照度测量误差的通知。
[像素驱动单元21的示范性配置]
图12是描述与例示在图1中的像素驱动单元21连接的像素控制线41m的图形。
在图12中，假设像素单元11m,n包括一个像素60，在下文中，适当地，将R像素60称为像素60R，将Gr像素60称为像素60Gr，将Gb像素60称为像素60Gb，以及将B像素60称为像素60B。
进一步，像素驱动单元21给出的控制信号TRG(R)、TRG(Gr)、TRG(Gb)、和TRG(B)流过的控制线TRG也分别称为控制线TRG(R)、TRG(Gr)、TRG(Gb)、和TRG(B)。
在例示在图12中的拜耳阵列中，在R像素60R、Gr像素60Gr、Gb像素60Gb、和B像素60B当中，在奇数行的第(2k-1)行(k＝1，2，……，和M/2)中只存在R像素60R和Gr像素60Gr。进一步，在偶数行的第2k行中只存在Gb像素60Gb、和B像素60B。
因此，奇数行的第(2k-1)行的像素控制线412k-1包括作为控制线TRG的两条控制线TRG(R)和TRG(Gr)，偶数行的第2k行的像素控制线412k包括作为控制线TRG的两条控制线TRG(Gb)和TRG(B)。
如上所述，由于奇数行的像素控制线412k-1包括两条控制线TRG(R)和TRG(Gr)，偶数行的像素控制线412k包括两条控制线TRG(Gb)和TRG(B)，所以有2M条控制线TRG包括在M条像素控制线411到41M中作为控制线TRG(R)、TRG(Gr)、TRG(Gb)、和TRG(B)。
当获得R、Gr、Gb、和B的每种颜色的照度数据时，控制信号TRG(R)、控制信号TRG(Gr)、控制信号TRG(Gb)、和控制信号TRG(B)如上面参考图7所述，在R快门阶段和R读取阶段、Gr快门阶段和Gr读取阶段、Gb快门阶段和Gb读取阶段、和B快门阶段和B读取阶段中分别暂时从L电平转换到H电平。
换句话说，在R快门阶段和R读取阶段中，只有包括在奇数行的像素控制线412k-1中的控制线TRG(R)(流过的控制信号TRG(R))暂时转换到H电平，以及在Gr快门阶段和Gr读取阶段中，只有包括在奇数行的像素控制线412k-1中的控制线TRG(Gr)暂时转换到H电平。
进一步，在Gb快门阶段和Gb读取阶段中，只有包括在偶数行的像素控制线412k中的控制线TRG(Gb)暂时转换到H电平，以及在B快门阶段和B读取阶段中，只有包括在偶数行的像素控制线412k中的控制线TRG(B)暂时转换到H电平。
图13是例示例示在图1中的像素驱动单元21的第一示范性配置的框图。
换句话说，图13例示了像素驱动单元21控制转移晶体管62的部分的第一示范性配置。
参照图13，像素驱动单元21包括2M个TRG驱动器901到902M和2M个驱动器控制单元961到96M。
TRG驱动器904k-3将控制信号TRG(R)施加于包括在像素控制线412k-1中的控制线TRG(R)，并控制第(2k-1)行的像素60R和60Gr当中像素60R的转移晶体管62。
TRG驱动器904k-2将控制信号TRG(Gr)施加于包括在像素控制线412k-1中的控制线TRG(Gr)，并控制第(2k-1)行的像素60R和60Gr当中像素60Gr的转移晶体管62。
TRG驱动器904k-1将控制信号TRG(Gb)施加于包括在像素控制线412k中的控制线TRG(Gb)，并控制第2k行的像素60Gb和60B当中像素60Gb的转移晶体管62。
TRG驱动器904k将控制信号TRG(B)施加于包括在像素控制线412k中的控制线TRG(B)，并控制第2k行的像素60Gb和60B当中像素60B的转移晶体管62。
TRG驱动器90q(q＝1，2，……，和2M)包括漏极相互连接、和栅极相互连接的pMOSFET 91q和nMOS FET 92q。
进一步，FET 91q和FET 92q的漏极的连接点与控制线TRG连接，FET 91q和FET 92q的栅极的连接点与驱动器控制单元96q连接。
进一步，FET 91q和FET 92q的漏极的连接点用作TRG驱动器90q的输出端，FET 91q和FET 92q的栅极的连接点用作TRG驱动器90q的输入端。
pMOS FET 91q的源极通过串联多个电阻r的串联电路与电源VDD#1连接，nMOS FET92q的源极通过串联多个电阻(电源互连电阻)R的串联电路与GND(地)连接。
这里，在TRG驱动器90q中，nMOS FET 92q的源极和串联多个电阻R的串联电路的连接点也被称为节点93q。
TRG驱动器控制单元96q，例如，按照外部命令、预定序列等控制TRG驱动器90q。
换句话说，TRG驱动器控制单元96q将，例如，H电平或L电平施加于TRG驱动器90q的FET 91q和92q的栅极。
当将H电平施加于FET 91q和92q的栅极时，pMOS FET 91q进入断开状态，nMOS FET92q进入接通状态，因此用作TRG驱动器90q的输出端的FET91q和92q的漏极的连接点通过处在接通状态下的FET 92q与节点93q连接。
节点93q通过串联多个电阻R的串联电路与GND连接，节点93q的电压(电位)等于GND电位，除非电流流过串联多个电阻R的串联电路。
因此，通过处在接通状态下的FET 92q与节点93q连接的TRG驱动器90q的输出端(FET 91q和92q的漏极的连接点)具有L电平(GND电位)，与TRG驱动器90q的输出端连接的控制线TRG也具有L电平。
同时，当将L电平施加于FET 91q和92q的栅极时，pMOS FET 91q进入接通状态，nMOSFET 92q进入断开状态，因此用作TRG驱动器90q的输出端的FET 91q和92q的漏极的连接点通过处在接通状态下的FET 91q与电源VDD#1连接。
因此，TRG驱动器90q的输出端(FET 91q和92q的漏极的连接点)转换到H电平(电压VDD#1)，与TRG驱动器90q的输出端连接的控制线TRG也转换到H电平。
在具有上面配置的像素驱动单元21中，例如，如图7所例示，在获得R、Gr、Gb、和B的每种颜色的照度数据的情况下，当电荷，例如，从R、Gr、Gb、和B像素当中R像素60R的PD 61转移而来时，TRG驱动器904k-3集体地使与R像素60R的转移晶体管62连接的所有控制线TRG(R)暂时转换到H电平。
然后，与转移晶体管62连接的控制线TRG(R)转换到H电平，然后又转换到L电平，但当控制线TRG(R)再次转换到L电平时，TRG驱动器904k-3的nMOS FET 924k-3进入接通状态。
在这种情况下，与控制线TRG(R)连接的R像素60R的转移晶体管62的栅极的电荷流到节点934k-3、和通过控制线TRG(R)和处在接通状态下的FET924k-3与节点934k-3连接、串联多个电阻R的串联电路。
上述现象在控制线TRG(R)紧接在暂时转换到H电平之后转换到L电平的同时发生在所有R像素60R上，因此，由于电荷(电流)流到串联电路的电阻R，在串联多个电阻R的串联电路中出现相应电压降(所谓的IR降)。
由于串联多个电阻R的串联电路引起的IR降，与暂时转换到H电平的控制线TRG(R)连接的TRG驱动器904k-3的节点934k-3的电压(电位)、与未转换到H电平(保持L电平)的控制线TRG(Gr)连接的TRG驱动器904k-2的节点934k-2的电压(电位)、与控制线TRG(Gb)连接的TRG驱动器904k-1的节点934k-1的电压(电位)、和与控制线TRG(B)连接的TRG驱动器904k的节点934k的电压(电位)相对于GND电位发生了变化。
换句话说，当控制线TRG(R)暂转换到H电平，然后同时转换到L电平时，串联多个电阻R的串联电路引起IR降。其结果是，与控制线TRG(R)连接的TRG驱动器904k-3的节点934k-3的电压、与未转换到H电平(保持L电平)的控制线TRG(Gr)连接的TRG驱动器904k-2的节点934k-2的电压、与控制线TRG(Gb)连接的TRG驱动器904k-1的节点934k-1的电压、和与控制线TRG(B)连接的TRG驱动器904k的节点934k的电压简单地升高了串联多个电阻R的串联电路引起的IR降。
当节点93q的电压相对于GND电压升高了时，源极与节点93q连接的FET92q的漏极的电压以及与漏极连接的控制线TRG的电压也升高。
换句话说，在这种情况下，尽管只有控制线TRG(R)暂时转换到H电平，但其它控制线TRG(Gr)、TRG(Gb)和TRG(B)的电压也升高了串联多个电阻R的串联电路引起的IR降。
例如，当控制线TRG(Gr)的电压升高时，与控制线TRG(Gr)连接的Gr像素60Gr的转移晶体管62进入接通状态，累积在PD 61中的电荷通过处在接通状态下的转移晶体管62泄漏，使通过ADC 33获得的Gr颜色的照度数据的精度变差。
类似地，使Gb和B的每种颜色的照度数据的精度变差。
当只有与R、Gr、Gb和B当中特定颜色的像素60连接的控制线TRG如上所述暂时转换到H电平时，串联多个电阻R的串联电路引起的IR降作为噪声传播给其它颜色的像素60，因此使每种颜色的照度数据的精度变差。
图14是例示在照度计模式下获得每种颜色的照度数据时控制线TRG的电压(控制信号TRG)的时序图。
例如，当控制线TRG(R)(的电压)暂时转换到H电平时，如果控制线TRG(R)从H电平转换到L电平，则出现上面参考图13所述的IR降，使其它控制线TRG(Gr)、TRG(Gb)、和TRG(B)的电压升高。
进一步，例如，当控制线TRG(Gr)暂时转换到H电平时，如果控制线TRG(Gr)从H电平转换到L电平，则出现上面参考图13所述的IR降，使其它控制线TRG(R)、TRG(Gb)、和TRG(B)的电压升高。
如上所述，当控制线TRG(R)、TRG(Gr)、TRG(Gb)、和TRG(B)的任何一条，即，任何一种颜色的控制线TRG暂时转换到H电平时，如果相应控制线TRG从H电平转换到L电平，则出现上面参考图13所述的IR降。
进一步，由于IR降，使其它颜色的控制线TRG的电压升高，使累积在PD 61中的电荷泄漏，因此使通过ADC 33获得的R、Gr、Gb、和B的每种颜色的照度数据的精度变差。
关于这一点，图15是例示图1的像素驱动单元21的第二示范性配置的框图。
换句话说，图15例示了像素驱动单元21控制转移晶体管62的部分的第二示范性配置。
参照图15，像素驱动单元21包括2M个TRG驱动器1001到1002M和2M个驱动器控制单元1111到111M。
TRG驱动器1004k-3将控制信号TRG(R)施加于包括在像素控制线412k-1中的控制线TRG(R)，并控制第(2k-1)行的像素60R和60Gr当中像素60R的转移晶体管62。
TRG驱动器1004k-2将控制信号TRG(Gr)施加于包括在像素控制线412k-1中的控制线TRG(Gr)，并控制第(2k-1)行的像素60R和60Gr当中像素60Gr的转移晶体管62。
TRG驱动器1004k-1将控制信号TRG(Gb)施加于包括在像素控制线412k中的控制线TRG(Gb)，并控制第2k行的像素60Gb和60B当中像素60Gb的转移晶体管62。
TRG驱动器1004k将控制信号TRG(B)施加于包括在像素控制线412k中的控制线TRG(B)，并控制第2k行的像素60Gb和60B当中像素60B的转移晶体管62。
TRG驱动器100q(q＝1，2，……，和2M)包括pMOS FET 101q和nMOSFET 1022q和103q。
FET 101q，102q和103q的漏极相互连接，并且漏极的连接点与控制线TRG连接。FET101q，102q和103q的漏极的连接点用作TRG驱动器100q的输出端。
pMOS FET 101q的源极通过串联多个电阻r的串联电路与电源VDD#1连接，nMOSFET 102q的源极通过串联多个电阻(电源互连电阻)R的串联电路与GND连接。进一步，nMOSFET 103q的源极通过串联多个电阻(电源互连电阻)R′的串联电路与GND(地)连接。
这里，在下文中，适当地，在TRG驱动器100q中，nMOS FET 102q的源极和串联多个电阻R的串联电路的连接点也被称为节点104q，以及nMOS FET103q的源极和串联多个电阻R′的串联电路的连接点也被称为节点105q。
进一步，节点104q的电压(电位)被称为GND#1，节点105q的电压(电位)被称为GND#2。
节点104q通过串联多个电阻R的串联电路与GND连接，因此节点104q的电压GND#1等于GND电位，除非电流流过串联多个电阻R的串联电路。
类似地，节点105q通过串联多个电阻R′的串联电路与GND连接，因此节点105q的电压GND#2等于GND电位，除非电流流过串联多个电阻R′的串联电路。
TRG驱动器控制单元111q，例如，按照外部命令、预定序列等控制TRG驱动器100q。
换句话说，TRG驱动器控制单元111q将H电平或L电平施加于构成TRG驱动器100q的FET 101q，102q和103q的栅极，并控制FET 101q，102q和103q以便使FET 101q，102q和103q进入接通状态或断开状态。
例如，当FET 101q进入接通状态而FET 102q和103q的进入断开状态时，TRG驱动器100q的输出端(101q，102q和103q的漏极的连接点)通过处在接通状态下的FET 101q与电源VDD#1连接。
因此，TRG驱动器100q的输出端转换到H电平(电压VDD#1)，与TRG驱动器100q的输出端连接的控制线TRG也转换到H电平。
进一步，例如，当FET 101q和FET 103q进入断开状态而102q进入接通状态时，TRG驱动器100q的输出端通过处在接通状态下的FET 102q与节点104q连接。
因此，TRG驱动器100q的输出端转换到L电平(节点104q的电压GND#1)，与TRG驱动器100q的输出端连接的控制线TRG也转换到L电平。
进一步，例如，当FET 101q和FET 102q进入断开状态而103q进入接通状态时，TRG驱动器100q的输出端通过处在接通状态下的FET 103q与节点105q连接。
因此，TRG驱动器100q的输出端转换到L电平(节点105q的电压GND#2)，与TRG驱动器100q的输出端连接的控制线TRG也转换到L电平。
图16是描述例示在图15中的像素驱动单元21的操作的图形。
换句话说，图16例示了在为了获得R、Gr、Gb、或B的每种颜色的照度数据的情况下，当从R、Gr、Gb、或B之一的像素的PD 61，例如，R像素60R的PD 61转移电荷时，以及当从另一种的像素的PD 61，例如，B像素60B的PD 61转移电荷时控制线(控制信号)TRG的电压和构成TRG驱动器100q的FET 101q到103q的状态。
当从R像素60R的PD 61转移电荷时，在TRG驱动器1004k-3中，与R像素60R的转移晶体管62连接的控制线TRG(R)暂时转换到H电平。
换句话说，在这种情况下，如图16所例示，在驱动器控制单元1114k-3中，控制R像素60R的TRG驱动器1004k-3的FET 1014k-3从断开状态转换到接通状态，然后转换到断开状态。
进一步，FET 1024k-3进入与FET 1014k-3的状态相反的状态，即，从接通状态转换到断开状态，然后转换到接通状态。
进一步，FET 1034k-3(不变地)进入断开状态。
因此，首先，当从R像素60R的PD 61转移电荷时，FET 1014k-3进入断开状态，FET1024k-3进入接通状态，以及FET 1034k-3进入断开状态。在这种情况下，由于TRG驱动器1004k-3的输出端通过处在接通状态下的FET 1024k-3与节点1044k-3连接，所以与TRG驱动器1004k-3的输出端连接的控制线TRG(R)的电压具有节点1044k-3的电位GND#1，即，L电平。
然后，当从R像素60R的PD 61转移电荷时，FET 1014k-3进入接通状态，FET 1024k-3进入断开状态，以及FET 1034k-3进入断开状态。在这种情况下，由于TRG驱动器1004k-3的输出端通过处在接通状态下的FET 1014k-3与电源VDD#1连接，所以与TRG驱动器1004k-3的输出端连接的控制线TRG(R)的电压从L电平转换到电压VDD#1，即，H电平。
此后，当从R像素60R的PD 61转移电荷时，FET 1014k-3进入断开状态，FET 1024k-3进入接通状态，以及FET 1034k-3进入断开状态。在这种情况下，由于TRG驱动器1004k-3的输出端通过处在接通状态下的FET 1024k-3与节点1044k-3连接，所以与TRG驱动器1004k-3的输出端连接的控制线TRG(R)的电压从H电平转换到节点1044k-3的电压GND#1，即，L电平。
如上所述，当控制线TRG(R)的电压从H电平转换到L电平(节点1044k-3的电位GND#1)时，只有FET 1014k-3到1034k-3当中的FET 1024k-3进入接通状态，在这种情况下，如上面参考图13和14所述，与控制线TRG(R)连接的R像素60R的转移晶体管62的栅极的电荷通过控制线TRG(R)和处在接通状态下的FET 1024k-3流到节点1044k-3和与节点1044k-3连接的串联多个电阻R的串联电路。
其结果是，在串联多个电阻R的串联电路中出现相应电压降(所谓的IR降)，控制Gr像素60Gr的TRG驱动器1004k-2的节点1044k-2、控制Gb像素60Gb的TRG驱动器1004k-1的节点1044k-1、和控制B像素60B的TRG驱动器1004k的节点1044k的电压GND#1以及控制R像素60R的TRG驱动器1004k-3的节点1044k-3的电压GND#1升高了在串联多个电阻R的串联电路中引起的IR降。
当从R像素60R的PD 61转移电荷时，在控制除了R之外的其它颜色的像素，例如，B像素60B的TRG驱动器1004k中，如图16所例示，在驱动器控制单元1114k的控制下，FET 1014k进入断开状态，FET 1024k进入断开状态，以及FET 1034k进入接通状态。
如上所述，当只有FET 1014k到1034k当中的FET 1034k进入接通状态时，TRG驱动器1004k的输出端通过处在接通状态下的FET 1034k与节点1054k连接。因此，与TRG驱动器1004k的输出端连接的控制线TRG(B)的电压具有节点1054k的电位GND#2，即，L电平。
当从R像素60R的PD 61转移电荷时，节点104q(节点1044k-3，1044k-2，1044k-1，和1044k)的电压GND#1升高了串联多个电阻R的串联电路引起的IR降，但由于控制除了R像素60R之外的B像素60B的TRG驱动器1004k的输出端与除了节点1044k之外的节点1054k连接，所以与TRG驱动器1004k的输出端连接的控制线TRG(B)的电压不受升高了IR降的节点1044k的电压GND#1影响。
在与控制Gr像素60Gr的TRG驱动器1004k-2的输出端连接的控制线TRG(Gr)、和与控制Gb像素60Gb的TRG驱动器1004k-1的输出端连接的控制线TRG(Gb)的情况下亦如此。
因此，随着与R像素60R连接的控制线TRG(R)暂时转换到H电平，其它颜色的控制线TRG(Gr)，TRG(Gb)，和TRG(B)的电压不会升高，因此可以防止每种颜色的照度数据的精度随着控制线TRG(Gr)，TRG(Gb)，和TRG(B)的电压升高而变差，以及累积在Gr像素60Gr、Gb像素60Gb、和B像素60B中的电荷如上面参考图13所述地泄漏。
即使从除了R像素之外的其它像素60转移电荷，TRG驱动器100q也进行与从R像素60R转移电荷时相同的处理。
换句话说，当从除了R像素之外的其它像素60，例如，B像素60B转移电荷时，在TRG驱动器1004k中，与B像素60B的转移晶体管62连接的控制线TRG(R)暂时转换到H电平。
换句话说，如图16所例示，在驱动器控制单元1114k中，控制B像素60B的TRG驱动器1004k的FET 1014k从断开状态转换到接通状态，然后转换到断开状态。
进一步，FET 1024k进入与FET 1014k的状态相反的状态，从接通状态转换到断开状态，然后转换到接通状态。
进一步，FET 1034k进入断开状态。
因此，当从B像素60B转移电荷时，与从R像素60R转移电荷类似，首先，FET 1014k进入断开状态，FET 1024k进入接通状态，以及FET 1034k进入断开状态。在这种情况下，由于TRG驱动器1004k的输出端通过处在接通状态下的FET 1024k与节点1044k连接，所以与TRG驱动器1004k的输出端连接的控制线TRG(B)的电压具有节点1044k的电位GND#1，即，L电平。
然后，当从B像素60B转移电荷时，FET 1014k进入接通状态，FET 1024k进入断开状态，以及FET 1034k进入断开状态。在这种情况下，由于TRG驱动器1004k的输出端通过处在接通状态下的FET 1014k与电源VDD#1连接，所以与TRG驱动器1004k的输出端连接的控制线TRG(B)的电压从L电平转换到电压VDD#1，即，H电平。
此后，当从B像素60B转移电荷时，FET 1014k进入断开状态，FET 1024k进入接通状态，以及FET 1034k进入断开状态。在这种情况下，由于TRG驱动器1004k的输出端通过处在接通状态下的FET 1024k与节点1044k连接，所以与TRG驱动器1004k的输出端连接的控制线TRG(B)的电压从H电平转换到节点1044k的电位GND#1，即，L电平。
如上所述，当控制线TRG(B)的电压从H电平转换到L电平(节点1044k的电位GND#1)时，只有FET 1014k到1034k当中的FET 1024k进入接通状态，在这种情况下，如上面参考图13和14所述，与控制线TRG(B)连接的B像素60B的转移晶体管62的栅极的电荷通过控制线TRG(B)和处在接通状态下的FET 1024k流到节点1044k和与节点1044k连接的串联多个电阻R的串联电路。
其结果是，在串联多个电阻R的串联电路中出现IR降，控制R像素60R的TRG驱动器1004k-3的节点1044k-3、控制Gr像素60Gr的TRG驱动器1004k-2的节点1044k-2、和控制Gb像素60Gb的TRG驱动器1004k-1的节点1044k-1的电压GND#1以及控制B像素60B的TRG驱动器1004k的节点1044k的电压GND#1升高了在串联多个电阻R的串联电路中引起的IR降。
当从B像素60B转移电荷时，在控制除了b之外的其它颜色的像素，例如，R像素60R的TRG驱动器1004k-3中，如图16所例示，在驱动器控制单元1114k-3的控制下，FET 1014k-3进入断开状态，FET 1024k-3进入断开状态，以及FET 1034k-3进入接通状态。
如上所述，当只有FET 1014k-3到1034k-3当中的FET 1034k-3进入接通状态时，TRG驱动器1004k-3的输出端通过处在接通状态下的FET 1034k-3与节点1054k-3连接。因此，与TRG驱动器1004k-3的输出端连接的控制线TRG(R)的电压具有节点1054k-3的电位GND#2，即，L电平。
换句话说，当从B像素60B转移电荷时，与从R像素60R转移电荷类似，节点104q(节点1044k-3，1044k-2，1044k-1，和1044k)的电压GND#1升高了串联多个电阻R的串联电路引起的IR降，但由于控制除了B像素60B之外的R像素60R的TRG驱动器1004k-3的输出端与除了节点1044k-3之外的节点1054k-3连接，所以与TRG驱动器1004k-3的输出端连接的控制线TRG(R)的电压不受升高了IR降的节点1044k-3的电压GND#1影响。
在与控制Gr像素60Gr的TRG驱动器1004k-2的输出端连接的控制线TRG(Gr)、和与控制Gb像素60Gb的TRG驱动器1004k-1的输出端连接的控制线TRG(Gb)的情况下亦如此。
因此，随着与B像素60B连接的控制线TRG(B)暂时转换到H电平，其它颜色的控制线TRG(R)，TRG(Gr)，和TRG(Gb)的电压不会升高，因此可以防止每种颜色的照度数据的精度随着控制线TRG(R)，TRG(Gr)，和TRG(Gb)的电压升高而变差，以及累积在R像素60R、Gr像素60Gr、和Gb像素60Gb中的电荷如上面参考图13所述地泄漏。
如上所述，在例示在图15中的像素驱动单元21中，TRG驱动器100q包括将与其输出端连接的控制线TRG，即，与控制线TRG连接的像素60的转移晶体管62(的栅极)与GND连接的多个节点，例如，节点104q和105q(到GND的第一和第二路径)。
进一步，TRG驱动器100q当中控制转移晶体管62以便转移电荷的TRG驱动器100q′使用两个节点104q′和105q′之一，例如，节点104q′。换句话说，控制转移晶体管62以便转移电荷的TRG驱动器100q′将控制线TRG与电压GND#的节点104q′连接，以便使将其输出端与转移晶体管62(的栅极)连接的控制线TRG具有L电平。
进一步，TRG驱动器100q当中不控制转移晶体管62以便转移电荷的TRG驱动器100q″使用两个节点104q″和105q″之一，例如，节点105q″。换句话说，不控制转移晶体管62以便转移电荷的TRG驱动器100q″将将其输出端与转移晶体管62(的栅极)连接的控制线TRG与节点105q″连接，使控制线TRG的电压具有节点105q″的电压GND#2，即，L电平。
其结果是，即使节点104q′(和104q″)的电压GND#1由于IR降而升高，也不影响与电压GND#2的节点105q″连接的控制线TRG或与控制线TRG连接的转移晶体管62，以及在包括不控制转移晶体管62以便转移电荷的TRG驱动器100q″控制的转移晶体管62的像素60中，电荷不会如上面参考图13所述地泄漏。
因此，可以防止每种颜色的照度数据的精度随着电荷如上面参考图13所述地泄漏而变差。
图17是例示在照度计模式下获得每种颜色的照度数据时图15的TRG驱动器100q控制的控制线TRG的电压(控制信号TRG)的时序图。
如上面参考图7所述，当获取每种颜色的照度数据时，控制线TRG(R)、控制线TRG(Gr)、控制线TRG(Gb)、和控制线TRG(B)暂时从L电平转换到H电平，以及分别在B快门阶段和B读取阶段、R快门阶段和R读取阶段、Gr快门阶段和Gr读取阶段、和Gb快门阶段和Gb读取阶段中，依次转移累积在R、Gr、Gb、和B的每种颜色的像素60中的电荷。
例如，在从R像素60R转移电荷的情况下，当控制线TRG(R)(的电压)转换到L电平时，在TRG驱动器1004k-3中，控制线TRG(R)与节点1044k-3连接，转换到节点1044k-3的电压GND#1。
同时，在TRG驱动器1004k-2，1004k-1，和1004k中，其它控制线TRG(Gr)，TRG(Gb)，和TRG(B)与节点1054k-2，1054k-1，和1054k连接，转换到节点1054k-2，1054k-1，和1054k的电压GND#2。
在从R像素60R转移电荷的情况下，当控制线TRG(R)暂时转换到H电平，然后从H电平转换到L电平时，即使出现上面参考图13所述的IR降，该IR降也不影响与电压GND#2的节点1054k-2，1054k-1，和1054k连接的其它控制线TRG(Gr)，TRG(Gb)，和TRG(B)的电压。
即使从Gr、Gb、或B像素60转移电荷，也亦如此。
如上所述，控制转移晶体管62以便转移电荷的TRG驱动器100q′和不控制转移晶体管62以便转移电荷的TRG驱动器100q″使用像通过串联多个电阻R的串联电路与GND连接的节点104q′和通过串联多个电阻R′的串联电路与GND连接的节点105q″那样不同类型的GND，因此即使节点104q′(和104q″)的电压GND#1由于IR降而升高，该IR降也不影响与电压GND#2的节点105q″连接的控制线TRG或与相应控制线TRG连接的转移晶体管62。
因此，可以防止每种颜色的照度数据的精度随着累积在PD 61中的电荷如上面参考图3所述通过转移晶体管62泄漏而变差。
进一步，对于例示在图13中的像素驱动单元21，必需设计出使，例如，IR降尽可能小的GND，但对于例示在图15中的像素驱动单元21，可以不对IR降给予特殊考虑地(容易地)设计出GND。
[像素单元11m,n的另一种示范性配置]
图18是例示例示在图1中的像素单元11m,n的另一种示范性配置的电路图。
在图18中，与例示在图2中的那些相对应的组件用相同标号表示，并如有必要，省略对它们的描述。
参照图18，像素单元11m,n与图2的那个的相同之处在于配备了复位晶体管63、放大晶体管64、和选择晶体管65。
但是，图18的像素单元11m,n与图2的那个的不同之处在于像素单元11m,n包括多个像素，例如，四个像素1301，1302，1303和1034而不是一个像素60。
换句话说，图18的像素单元11m,n与一个像素60使用复位晶体管63、放大晶体管64、和选择晶体管65的图2的那个的不同之处在于采用了多个像素，例如，四个像素1301到1304共享复位晶体管63、放大晶体管64、和选择晶体管65的共享像素配置。
参照图18，四个像素1301到1304以2×2矩阵的形式排列。换句话说，像素1301排列在2×2矩阵的左上角，像素1302排列在2×2矩阵的右上角，像素1303排列在2×2矩阵的左下角，以及像素1304排列在2×2矩阵的右下角。
例如，像素1301是拜耳阵列中接收R光的R像素，以及像素1302是拜耳阵列中接收Gr光的Gr像素。进一步，例如，像素1303是拜耳阵列中接收Gb光的Gb像素，以及像素1304是拜耳阵列中接收B光的B像素。
像素130i(i＝1，2，3和4)与图2的像素60类似，包括PD 131i和转移晶体管132i。
这里，与像素驱动单元21(图1)连接的像素控制线41m包括控制复位晶体管63的控制线RST、控制选择晶体管65的控制线SEL、和控制转移晶体管132i的控制线TRG。
控制线RST与复位晶体管63的栅极连接，控制线SEL与选择晶体管65的栅极连接。控制线TRG与转移晶体管132i的栅极连接。
作为控制线TRG，存在与R像素1301的转移晶体管1321连接的控制线TRG(R)、与Gr像素1302的转移晶体管1322连接的控制线TRG(Gr)、与Gb像素1303的转移晶体管1323连接的控制线TRG(Gb)、和与B像素1304的转移晶体管1324连接的控制线TRG(B)。
在像素130i中，PD 131i的阳极与GND连接，其阴极与转移晶体管132i的源极连接。
转移晶体管132i是nMOS FET，其漏极与复位晶体管63的源极和放大晶体管64的栅极的连接点连接。
在具有上面配置的像素单元11m,n中，PD 131i接收入射在上面的颜色的光，进行光电转换，并按照接收的光量累积电荷。
在成像模式下，进行与上面参考图3所述相同的处理。
换句话说，在拍摄模式下，通过控制线RST暂时将H电平施加于复位晶体管63的栅极，使复位晶体管63暂时进入接通状态。因此，在电荷从PD 131i转移到FD(转移晶体管132i的漏极和放大晶体管64的栅极的连接点)之前，进行通过复位晶体管63和电力线51将存在于FD之中的电荷扫到电源VDD#1中的复位操作。
此后，通过控制线TRG(R)将H电平暂时施加于，例如，转移晶体管1321到1324当中R像素1301的转移晶体管1321的栅极，使转移晶体管1321暂时进入接通状态。
其结果是，通过转移晶体管1321将累积在PD 1311中的电荷转移到FD。
同时，放大晶体管64将紧接在复位操作之后与FD的电位相对应的电压输出到它的源极作为复位电平，然后根据该复位电平输出紧接在电荷从PD1311转移到它的源极之后与FD的电位相对应的电压作为与像素值相对应的电压(信号电平)。
通过选择晶体管65将输出到放大晶体管64的源极的复位电平和信号电平输出到垂直信号线42n。
将输出到垂直信号线42n的复位电平和信号电平供应给ADC 24n。ADC24n使用复位电平对信号电平进行CDS和AD转换，并输出作为对信号电平进行CDS和AD转换的结果获得的数字数据作为R像素1301的像素数据。
此后，复位晶体管63再次暂时进入接通状态，并进行通过复位晶体管63和电力线51将存在于FD之中的电荷扫到电源VDD#1中的复位操作。
然后，通过控制线TRG(Gr)将H电平暂时施加于，例如，转移晶体管1321到1324当中Gr像素1302的转移晶体管1322的栅极，使转移晶体管1322暂时进入接通状态。
其结果是，通过转移晶体管1322将累积在PD 1312中的电荷转移到FD。
放大晶体管64将紧接在复位操作之后与FD的电位相对应的电压输出到它的源极作为复位电平，然后根据该复位电平输出紧接在电荷从PD 1312转移到它的源极之后与FD的电位相对应的电压作为与像素值相对应的信号电平。
通过选择晶体管65将输出到放大晶体管64的源极的复位电平和信号电平输出到垂直信号线42n。
将输出到垂直信号线42n的复位电平和信号电平供应给ADC 24n。ADC24n使用复位电平对信号电平进行CDS和AD转换，并输出作为对信号电平进行CDS和AD转换的结果获得的数字数据作为Gr像素1302的像素数据。
此后，对Gb像素1303和B像素1304进行相同处理，因此ADC 24n按时序(以时分方式)输出包括在像素单元11m,n中的像素1301到1304的像素数据。
同时，在照度计模式下，进行上面与参考图4所述相同的处理。
换句话说，在照度计模式下，控制信号RST和SEL恒定地具有H电平，因此使复位晶体管63和选择晶体管65恒定地处在接通状态下。
进一步，在快门阶段中，与，例如，像素1301到1304当中R像素1301的转移晶体管1321连接的控制线TRG(R)暂时转换到H电平，使转移晶体管1321暂时进入接通状态。
在照度计模式下，复位晶体管63恒定地处在接通状态下，因此当转移晶体管1321进入接通状态时，通过转移晶体管1321、复位晶体管63、和电力线51将累积在R像素1301的PD1311中的电荷扫到转换控制单元31(的电源VDD#2)中，使PD 1311复位。
然后，将PD 1311复位时电力线51的电压供应给与电力线51连接的ADC33作为复位电平。
此后，再次地，在读取阶段中，与像素1301的转移晶体管1321连接的控制线TRG(R)暂时转换到H电平，使转移晶体管1321暂时进入接通状态。
进一步，转换控制单元31使电力线51紧接在转移晶体管1321再次进入接通状态之前进入浮置状态。
在电力线51进入浮置状态之后，当转移晶体管1321进入接通状态时，累积在PD1311中的电荷通过转移晶体管1321和复位晶体管63流到电力线51，转换成相应电压。
其结果是，将与累积在PD 1311中的电荷相对应的电压供应给与电力线51连接的ADC 33作为基于复位电平的与照度相对应的电压(信号电平)。
ADC 33使用通过电力线51供应的复位电平对通过电力线51供应的信号电平进行CDS和AD转换，并输出作对对信号电平进行CDS和AD转换的结果获得的数字数据作为像素1301接收的R光的照度数据。
在照度计模式下，在快门阶段的另一个定时上(在Gr快门阶段中)，与Gr像素1302的转移晶体管1322连接的控制线TRG(Gr)暂时转换到H电平，使转移晶体管1322暂时进入接通状态。
在照度计模式下，复位晶体管63恒定地处在接通状态下，因此当转移晶体管1322进入接通状态时，通过转移晶体管1322、复位晶体管63、和电力线51将累积在Gr像素1302的PD 1312中的电荷扫到转换控制单元31(的电源VDD#2)中，使PD 1312复位。
然后，将PD 1312复位时电力线51的电压供应给与电力线51连接的ADC33作为复位电平。
此后，在读取阶段的另一个定时上(在Gr读取阶段中)，再次地，与像素1302的转移晶体管1322连接的控制线TRG(Gr)暂时转换到H电平，使转移晶体管1322暂时进入接通状态。
进一步，转换控制单元31使电力线51紧接在转移晶体管1322进入接通状态之前进入浮置状态。
在电力线51进入浮置状态之后，当转移晶体管1322进入接通状态时，累积在PD1312中的电荷通过转移晶体管1322和复位晶体管63流到电力线51，转换成相应电压。
其结果是，将与累积在PD 1312中的电荷相对应的电压供应给与电力线51连接的ADC 33作为于复位电平的与照度相对应的信号电平。
ADC 33使用通过电力线51供应的复位电平对通过电力线51供应的信号电平进行CDS和AD转换，并输出作对对信号电平进行CDS和AD转换的结果获得的数字数据作为像素1302接收的Gr光的照度数据。
在照度计模式下，与Gb像素1303的转移晶体管1323连接的控制线TRG(Gb)和与B像素1304的转移晶体管1324连接的控制线TRG(B)在不同定时上暂时转换到H电平，因此ADC 33获得像素1303接收的Gb光的照度数据和像素1304接收的B光的照度数据。
如上所述，转移累积在PD 131i中的电荷的转移晶体管132i针对R、Gr、Gb、和B的每种颜色来控制，并在不同定时上暂时进入接通状态，因此可以获得R、Gr、Gb、和B的每种颜色的照度数据。
换句话说，即使像素单元11m,n采用共享像素配置，也可以与例示在图2中的包括一个像素60的像素单元11m,n类似地获得每种颜色的照度数据。
因此，在图像传感器中，与是否共享多种颜色的像素无关，可以测量照度。进一步，不必将用于测量每种颜色的照度的电路加入像素中以便测量每种颜色的照度。
进一步，在图18中，通过与R、Gr、Gb、和B的颜色无关地同时使转移累积在PD 131i中的电荷的转移晶体管132i暂时进入接通状态，可以获得与颜色无关的照度数据。更进一步，在图18中，像素单元11m,n具有2×2个像素(像素1301到1304)的共享像素配置，但本技术可以应用于具有共享像2×4个像素那样任意数量的像素，以及配备转移晶体管、复位晶体管、放大晶体管、和选择晶体管的4-晶体管配置的像素单元。
[本技术所应用的计算机的描述]
接着，可以在计算机上进行图像传感器的模拟。
为了在计算机上进行图像传感器的模拟，将使计算机起图像传感器，即，像素阵列10、像素驱动单元21、选择器22和23、ADC 241到24N、转换控制单元31、钳位单元32、和ADC 33的作用的模拟程序安装在计算机中。
图19例示了安装模拟程序的计算机的实施例的示范性配置。
可以将程序记录在作为事先装在计算机中的记录介质的硬盘205或ROM203。
可替代地，可以将程序存储(记录)在可移除记录介质211中。可移除记录介质211可以作为所谓的软件包提供。这里，可移除记录介质211的例子包括软盘、致密盘只读存储器(CD-ROM)、磁光(MO)盘、数字多功能盘(DVD)、硬盘、和半导体存储器。
可以经由通信网络或广播网络将程序下载到计算机中并安装在内部硬盘205中，而不是从可移除记录介质211将程序安装在计算机中。换句话说，例如，可以通过用于数字卫星广播的卫星无线地将程序从下载站传送到计算机，或可以以有线方式经由像局域网(LAN)或互联网那样的网络传送给计算机。
该计算机包括中央处理单元(CPU)202，并经由总线201将I/O接口201与CPU 202连接。
当用户通过I/O接口210操作输入单元207并输入命令时，CPU 202执行存储在只读存储器(ROM)203中的程序。可替代地，CPU 202将存储在硬盘205中的程序装载到随机访问存储器(RAM)204上，并执行该程序。
因此，CPU 202进行按照上述流程图的处理或按照上述框图的配置的处理。进一步，CPU 202，例如，从输出单元206输出处理结果，从通信单元208发送处理结果，或如有必要，通过I/O接口210将处理结果记录在硬盘205中。
输入单元207由键盘、鼠标、麦克风等构成。输出单元206由液晶显示器(LCD)、扬声器等构成。
这里，在本公开中，计算机按照程序进行的处理无需按照描述成流程图的次序按时序进行。换句话说。计算机按照程序进行的处理还包括并行或单独进行的处理(例如，并行处理或按对象的处理)。
程序可以在单台计算机中(处理器)中处理，或可以由多台计算机分布式地处理。进一步，程序可以传送给远方的计算机，由远方的计算机执行。
本技术的实施例不局限于上面的实施例，可以在不偏离本技术的主旨的范围内作出各种改变。
例如，本实施例是结合只配备一个ADC 33作为获取照度数据的ADC的例子描述的，但作为获取照度数据的ADC，可以配备像与R像素连接的ADC、与G(Gr和Gb之一或两者)像素连接的ADC、以及与B像素连接的ADC那样的多个ADC。例如，当配备了三个ADC，即，与R像素连接的ADC、与G像素连接的ADC、以及与B像素连接的ADC时，可以同时获取R、G和B的各自颜色的照度数据。
这里，当配备了许多ADC作为获取照度数据的ADC时，使设备尺寸增大，以及使获取照度数据时的功耗增大，因此，就设备尺寸和功耗而言，希望获取照度数据的ADC的数量较小。在按照本实施例的图像传感器中，只配备了一个ADC 33作为获取照度数据的ADC，以及ADC 33接收与构成像素阵列10的所有(开放)像素60接收的光相对应的信号(的相加值)，并对信号(的相加值)进行AD转换。因此，按照本实施例的图像传感器包括可以通过单次AD转换读取图像传感器的所有(开放)像素的信号的电路。
进一步，例如，像素单元11m,n可以不包括选择晶体管65。
进一步，本技术可以具有如下配置。
[1]一种图像传感器，包括：
每一个包括像素和复位晶体管的多个像素单元，
其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，
该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，以及
按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
[2]按照[1]所述的图像传感器，
其中当针对每种颜色控制该转移晶体管时，针对每种颜色将与电荷相对应的电压供应给该AD转换单元。
[3]按照[1]或[2]所述的图像传感器，
其中该AD转换单元与电力线连接，该电力线将该复位晶体管的漏极与电源连接，以及
该图像传感器进一步包括转换控制单元，其使电力线进入浮置状态，使电荷通过该复位晶体管流到处在浮置状态下的电力线，将电荷转换成电压，以及将电压供应给与电力线连接的AD转换单元。
[4]按照[1]所述的图像传感器，进一步包括：
控制转移晶体管以便从光电转换单元转移电荷的驱动器；以及
将该转移晶体管的栅极与GND连接的多个节点，
其中该控制转移晶体管以便转移电荷的驱动器使用该多个节点之一，以及
不控制转移晶体管以便转移电荷的驱动器使用该多个节点的另一个。
[5]按照[3]或[4]所述的图像传感器，
其中该转换控制单元包括生成通过逐步降低电源的电压获得的逐步降低电压的逐步降低单元，以及
该转换控制单元将逐步降低电压施加于与处在接通状态下的复位晶体管连接的电力线，然后使电力线进入浮置状态。
[6]按照[5]所述的图像传感器，进一步包括：
将电力线钳位在低于逐步降低电压的特定电压上的钳位单元。
[7]按照[1]到[6]的任何一项所述的图像传感器，
其中该像素单元包括多个像素，以及
该复位晶体管由多个像素共享。
[8]一种用于图像传感器的控制方法，该图像传感器包括多个像素单元，每个像素单元包括像素和复位晶体管，其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，以及该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，该控制方法包括：
按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
标号列表
10 像素阵列
111,1到11M,N 像素单元
21 像素驱动单元
22，23 选择器
241到24N ADC
31 转换控制单元
32 钳位单元
33 ADC
411到41M 像素控制线
421到42M 垂直信号线
51，52 电力线
60 像素
61 PD
62 转移晶体管
63 复位晶体管
64 放大晶体管
65 选择晶体管
70 开关单元
71 反相器
72 FET
73 逐步降压单元
81 FET
901到902M TRG驱动器
911到912M，921到922M FET
931到932M 节点
961到962M 驱动器控制单元
1001到1002M TRG驱动器
1011到1012M，1021到1022M，1031到1032M FET
1041到1042M，1051到1052M 节点
1111到1112M 驱动器控制单元
1301到1304 像素
1311到1314 PD
1321到1324 转移晶体管
201 总线
202 CPU
203 ROM
204 RAM
205 硬盘
206 输出单元
207 输入单元
208 通信单元
209 驱动器
210 I/O接口
211 可移除记录介质

Claims (7)

1.一种图像传感器，包含：
多个像素单元，每个像素单元包括像素和复位晶体管，
其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，
该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，以及
按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元；
控制转移晶体管以便从光电转换单元转移电荷的驱动器；以及
将该转移晶体管的栅极与GND连接的多个节点，
其中该控制转移晶体管以便转移电荷的驱动器使用该多个节点之一，以及
不控制转移晶体管以便转移电荷的驱动器使用该多个节点的另一个。
2.按照权利要求1所述的图像传感器，
其中当针对每种颜色控制该转移晶体管时，针对每种颜色将与电荷相对应的电压供应给该AD转换单元。
3.按照权利要求2所述的图像传感器，
其中该AD转换单元与电力线连接，该电力线将该复位晶体管的漏极与电源连接，以及
该图像传感器进一步包括转换控制单元，其使电力线进入浮置状态，使电荷通过该复位晶体管流到处在浮置状态下的电力线，将电荷转换成电压，以及将电压供应给与电力线连接的AD转换单元。
4.按照权利要求3所述的图像传感器，
其中该转换控制单元包括生成通过逐步降低电源的电压获得的逐步降低电压的逐步降低单元，以及
该转换控制单元将逐步降低电压施加于与处在接通状态下的复位晶体管连接的电力线，然后使电力线进入浮置状态。
5.按照权利要求4所述的图像传感器，进一步包含：
将电力线钳位在低于逐步降低电压的特定电压上的钳位单元。
6.按照权利要求3所述的图像传感器，
其中该像素单元包括多个像素，以及
该复位晶体管由多个像素共享。
7.一种用于图像传感器的控制方法，该图像传感器包括多个像素单元，每个像素单元包括像素和复位晶体管，其中该像素包括对通过滤色片入射的特定颜色的光进行光电转换的光电转换单元、和转移通过该光电转换单元的光电转换获得的电荷并且对于每种颜色可控的转移晶体管，以及该复位晶体管与进行模拟到数字(AD)转换的AD转换单元连接，并使电荷复位，控制转移晶体管以便从光电转换单元转移电荷的驱动器，以及将该转移晶体管的栅极与GND连接的多个节点，其中该控制转移晶体管以便转移电荷的驱动器使用该多个节点之一，以及不控制转移晶体管以便转移电荷的驱动器使用该多个节点的另一个，该控制方法包含：
按照该转移晶体管的控制，通过该转移晶体管和该复位晶体管从该光电转换单元中读取电荷，并将与该电荷相对应的电压供应给与该复位晶体管连接的AD转换单元。
CN201380021833.XA 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法 Expired - Fee Related CN104247404B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710659507.1A CN107743206B (zh) 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-104562 2012-05-01
JP2012104562 2012-05-01
JP2012-123077 2012-05-30
JP2012123077 2012-05-30
PCT/JP2013/061891 WO2013164961A1 (ja) 2012-05-01 2013-04-23 イメージセンサ、及び、イメージセンサの制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710659507.1A Division CN107743206B (zh) 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法

Publications (2)

Publication Number Publication Date
CN104247404A CN104247404A (zh) 2014-12-24
CN104247404B true CN104247404B (zh) 2017-10-24

Family

ID=49514361

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380021833.XA Expired - Fee Related CN104247404B (zh) 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法
CN201710659507.1A Active CN107743206B (zh) 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710659507.1A Active CN107743206B (zh) 2012-05-01 2013-04-23 图像传感器以及用于图像传感器的控制方法

Country Status (6)

Country Link
US (2) US9288411B2 (zh)
EP (1) EP2846537B1 (zh)
JP (1) JP6161599B2 (zh)
CN (2) CN104247404B (zh)
TW (1) TWI527450B (zh)
WO (1) WO2013164961A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI527450B (zh) * 2012-05-01 2016-03-21 Sony Corp Image sensor, and image sensor control method
WO2015002613A1 (en) * 2013-07-03 2015-01-08 Nanyang Technological University Image sensor and method of controlling the same
KR102083776B1 (ko) * 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
US9712774B1 (en) * 2016-01-14 2017-07-18 Omnivision Technologies, Inc. Method and system for implementing dynamic ground sharing in an image sensor with pipeline architecture
JP6646824B2 (ja) * 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP2018046447A (ja) * 2016-09-15 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子および駆動方法、並びに電子機器
US11095840B2 (en) * 2017-06-14 2021-08-17 Sony Semiconductor Solutions Corporation Control apparatus and imaging apparatus capable of reducing power consumption
US11205382B2 (en) 2018-11-22 2021-12-21 Novatek Microelectronics Corp. Sensing circuit for OLED driver and OLED driver using the same
US11218659B2 (en) 2019-12-09 2022-01-04 Omnivision Technologies, Inc. Image sensor with voltage supply grid clamping
WO2021205507A1 (ja) * 2020-04-06 2021-10-14 オリンパス株式会社 撮像装置および内視鏡システム
JP2022158525A (ja) 2021-04-02 2022-10-17 キヤノン株式会社 光電変換装置、機器、基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173974A1 (en) * 2008-01-04 2009-07-09 Altasens, Inc. Two-by-two pixel structure in an imaging system-on-chip
EP2093997A2 (en) * 2008-02-22 2009-08-26 CMOSIS nv Active pixel array with charge binning
CN101964878A (zh) * 2009-07-23 2011-02-02 索尼公司 像素电路、固态图像感测器件和相机系统
JP4833010B2 (ja) * 2006-09-25 2011-12-07 浜松ホトニクス株式会社 固体撮像装置
CN104247404A (zh) * 2012-05-01 2014-12-24 索尼公司 图像传感器以及用于图像传感器的控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4078707B2 (ja) 1998-03-19 2008-04-23 株式会社ニコン 撮像装置
US6469289B1 (en) * 2000-01-21 2002-10-22 Symagery Microsystems Inc. Ambient light detection technique for an imaging array
JP3950715B2 (ja) * 2002-03-05 2007-08-01 富士フイルム株式会社 固体撮像素子およびこれを用いた撮像装置
KR100574891B1 (ko) * 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
JP2005175986A (ja) 2003-12-12 2005-06-30 Canon Inc 画像入力装置
KR100790969B1 (ko) * 2005-08-23 2008-01-02 삼성전자주식회사 화질 개선을 위하여 자동 교정된 램프 신호를 이용한이미지 센서 및 방법
JP4696877B2 (ja) 2005-11-29 2011-06-08 ヤマハ株式会社 固体撮像装置
JP4971834B2 (ja) * 2007-03-01 2012-07-11 キヤノン株式会社 撮像装置及び撮像システム
JP5260076B2 (ja) 2008-02-14 2013-08-14 株式会社メガチップス 光起電力装置および機器
US8093541B2 (en) * 2008-06-05 2012-01-10 Aptina Imaging Corporation Anti-blooming protection of pixels in a pixel array for multiple scaling modes
JP5212022B2 (ja) * 2008-10-30 2013-06-19 ソニー株式会社 固体撮像装置、撮像装置、画素駆動電圧適正化装置、画素駆動電圧適正化方法
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833010B2 (ja) * 2006-09-25 2011-12-07 浜松ホトニクス株式会社 固体撮像装置
US20090173974A1 (en) * 2008-01-04 2009-07-09 Altasens, Inc. Two-by-two pixel structure in an imaging system-on-chip
EP2093997A2 (en) * 2008-02-22 2009-08-26 CMOSIS nv Active pixel array with charge binning
CN101964878A (zh) * 2009-07-23 2011-02-02 索尼公司 像素电路、固态图像感测器件和相机系统
CN104247404A (zh) * 2012-05-01 2014-12-24 索尼公司 图像传感器以及用于图像传感器的控制方法

Also Published As

Publication number Publication date
EP2846537B1 (en) 2016-12-14
CN104247404A (zh) 2014-12-24
TWI527450B (zh) 2016-03-21
CN107743206A (zh) 2018-02-27
TW201347530A (zh) 2013-11-16
EP2846537A4 (en) 2015-09-09
CN107743206B (zh) 2019-07-05
US20150077609A1 (en) 2015-03-19
US9288411B2 (en) 2016-03-15
US20160150172A1 (en) 2016-05-26
JP6161599B2 (ja) 2017-07-12
US9648267B2 (en) 2017-05-09
WO2013164961A1 (ja) 2013-11-07
EP2846537A1 (en) 2015-03-11
JPWO2013164961A1 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
CN104247404B (zh) 图像传感器以及用于图像传感器的控制方法
TWI726070B (zh) 固體攝像元件
CN100502474C (zh) 固态成像装置、驱动固态成像装置的方法和图像拾取设备
CN102780859B (zh) 固态成像设备、驱动固态成像设备的方法和固态成像系统
US7714904B2 (en) Solid-state imaging device and method for driving the same
US20130265471A1 (en) Solid state imaging device
CN102656880B (zh) 用于图像传感器的列输出电路
CN104980669B (zh) 一种基于图像传感器优化像素结构的像素阵列
US10681322B2 (en) Solid state imaging device and imaging apparatus having a plurality of addition read modes
CN104272718A (zh) 固体摄像装置
CN104349087A (zh) 图像传感器、控制方法以及电子设备
JP2006295620A (ja) 固体撮像素子
US20230261025A1 (en) Image sensor and electronic camera
US20080204585A1 (en) Image sensor with variable resolution and sensitivity
CN1184688C (zh) 用于高速多分辨率成像器的视频总线及其方法
US8102451B2 (en) VLN biasing scheme to achieve low vertical shading for high-speed and large-format CMOS image sensors with top/bottom readout scheme
CN101873442B (zh) 固态摄像器件、摄像装置以及驱动该固态摄像器件的方法
CN103988494B (zh) 固体摄像装置
US10951840B1 (en) Versatile image sensor circuit
CN103988495A (zh) 固体摄像装置
US20180227530A1 (en) Solid-state imaging device and imaging apparatus
WO2015002005A1 (ja) 固体撮像装置、制御方法、及び、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160906

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024

Termination date: 20210423