TW201346871A - 光電裝置及電子機器 - Google Patents

光電裝置及電子機器 Download PDF

Info

Publication number
TW201346871A
TW201346871A TW102116778A TW102116778A TW201346871A TW 201346871 A TW201346871 A TW 201346871A TW 102116778 A TW102116778 A TW 102116778A TW 102116778 A TW102116778 A TW 102116778A TW 201346871 A TW201346871 A TW 201346871A
Authority
TW
Taiwan
Prior art keywords
power supply
transistor
line
potential
electrode
Prior art date
Application number
TW102116778A
Other languages
English (en)
Other versions
TWI590218B (zh
Inventor
Takayuki Kitazawa
Takeshi Nomura
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW201346871A publication Critical patent/TW201346871A/zh
Application granted granted Critical
Publication of TWI590218B publication Critical patent/TWI590218B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明之光電裝置包括：掃描線及資料線，其等相互交叉；像素電路，其對應於上述掃描線與上述資料線之交叉而設置；以及電源配線，其供給特定之電位。上述像素電路包括：發光元件；及驅動電晶體，其對流入上述發光元件之電流進行控制；且上述驅動電晶體之閘極電極係經由第1轉接電極而電性連接於特定之節點。上述第1轉接電極係形成於與上述電源配線及上述資料線同層，至少三方由上述電源配線包圍。

Description

光學裝置及電子機器
本發明係關於一種例如可減少伴隨資料線之電位變動之圖像品質劣化之光電裝置及電子機器。
近年來，提出有各種使用有機發光二極體(Organic Light Emitting Diode，以下稱為「OLED」)元件等發光元件之光電裝置。於該光電裝置中，對應於掃描線與資料線之交叉，包含上述發光元件及電晶體等之像素電路通常為與應顯示之圖像之像素對應地設置之構成。一般而言，使用有OLED之像素電路包括：寫入電晶體，其決定可否輸入經由資料線供給之資料信號；驅動電晶體，其根據資料信號而決定對OLED供給之電流量；以及保持電容，其保持自資料線供給之資料信號。進而，有以高圖像品質化為目的，利用更多之元件之技術(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-341790號公報
且說，若藉由如上所述之像素電路之構成進行實驅動，則會因資料線之電位變動而產生雜訊。對OLED供給之電流係由驅動電晶體 之閘極、源極間之電壓而決定，故而若該雜訊對驅動電晶體之閘極節點造成影響，則無法顯示正確之亮度而產生不均等。特別是，於無法使連接於閘極節點之保持電容較大之情形時，成為較大之問題。
於先前之構造中，資料線之雜訊經由寄生電容而侵入至驅動電晶之閘極節點。藉此，儲存於保持電容中之資料信號產生變化，經由驅動電晶體供給至OLED元件之電流亦同樣地變化。該變化量被視認為亮度不均，導致顯示品質降低。
本發明係鑒於上述情況而完成者，且本發明之解決課題之一在於減少伴隨資料線之電位變動之圖像品質劣化。
為了解決上述課題，本發明之光電裝置之特徵在於包括：掃描線及資料線，其等相互交叉；像素電路，其對應於上述掃描線與上述資料線之交叉而設置；及電源配線，其供給特定之電位；上述像素電路包括：發光元件；及驅動電晶體，其對流入上述發光元件之電流進行控制；且上述驅動電晶體之閘極電極係經由第1轉接電極而電性連接於特定之節點，上述第1轉接電極係形成於與上述電源配線及上述資料線同層，且至少三方由上述電源配線包圍。
為了解決上述課題，本發明之光電裝置之特徵在於：包括：複數條掃描線及複數條資料線，其等相互交叉；複數個像素電路，其對應於上述掃描線與上述資料線之交叉而設置；以及電源配線，其對應於上述複數個像素電路之各者而設置，且供給特定之電位；上述複數個像素電路之各者包括：發光元件；以及驅動電晶體，其對流入上述發光元件之電流進行控制；上述驅動電晶體之閘極電極係經由第1轉接電極而電性連接於特定之節點，上述第1轉接電極係形成於與上述電源線及上述資料線同層，且至少三方由上述電源配線包圍。
根據本發明，將驅動電晶體之閘極電極電性連接於特定之節點 之複數個轉接電極中的形成於與資料線同層之第1轉接電極係至少三方由電源配線包圍，故而可減少來自資料線之雜訊向驅動電晶體之閘極電極之連接部之侵入。其結果，抑制了驅動電晶體之閘極電極之電位變動，且亦不會使經由驅動電晶體供給至發光元件之電流變化，而進行正確之亮度之顯示。
於上述光電裝置中，上述電源配線亦可使用初始化用之電源配線或電源之低電位側之電源配線。該等電源配線與在掃描線驅動電路或資料線驅動電路等中使用之電源配線相比為低阻抗，故而更提高了屏蔽效果。
於上述光電裝置中，較佳為上述電源配線以位於上述第1轉接電極與上述資料線之間之方式形成，且藉由該電源配線包圍上述第1轉接電極。由於包圍上述第1轉接電極之上述電源配線位於上述第1轉接電極與上述資料線之間，故而自資料線發射之雜訊由電源配線屏蔽。藉此，可抑制來自資料線之雜訊向驅動電晶體之閘極電極之連接部之侵入，而可提高顯示品質。
於上述光電裝置中，較佳為上述第1轉接電極係由形成於上述電源配線上之開口部包圍其四方。第1轉接電極係形成於開口部，且包圍其四方，故而更提高了屏蔽效果。
於上述光電裝置中，較佳為包括第2轉接電極，該第2轉接電極係形成於與上述第1轉接電極為不同之層，且使上述驅動電晶體之閘極電極與上述上述特定之節點電性連接，上述第2轉接電極之至少三方由形成於與上述第2轉接電極同層之電源之高電位側之電源配線包圍。根據該發明，第2轉接電極係由高電位側之電源配線包圍三方，故而可獲得較高之屏蔽效果。
再者，本發明係除光電裝置以外，亦可定義為光電裝置之驅動方法或具有該光電裝置之電子機器。作為電子機器，典型而言可列舉 頭戴式顯示器(HMD，Head Mount Display)或電子取景器等顯示裝置。
2‧‧‧基板
5‧‧‧控制電路
10‧‧‧光電裝置
10L‧‧‧光電裝置
10R‧‧‧光電裝置
12‧‧‧掃描線
14‧‧‧資料線
15‧‧‧第3層間絕緣層
16‧‧‧初始化用之電源線
17‧‧‧閘極絕緣膜
18‧‧‧第1層間絕緣膜
19‧‧‧第2層間絕緣膜
20‧‧‧掃描線驅動電路
30‧‧‧資料線驅動電路
30~39‧‧‧接觸孔
41~46‧‧‧轉接電極
50~56‧‧‧接觸孔
57‧‧‧接觸孔
60、62‧‧‧接觸孔
62、63‧‧‧轉接電極
72‧‧‧殼體
74‧‧‧FPC基板
76‧‧‧端子
100‧‧‧顯示部
110‧‧‧像素電路
114、115‧‧‧控制線供電線
116‧‧‧供電線
117‧‧‧屏蔽配線
118‧‧‧控制線
121~125‧‧‧電晶體
130‧‧‧OLED
132‧‧‧保持電容
140~143‧‧‧主動區域
144~148‧‧‧閘極電極
160‧‧‧高位側電源線
170~173‧‧‧開口部
300‧‧‧頭戴式顯示器
301L、301R‧‧‧鏡片
302L‧‧‧光學鏡片
302R‧‧‧光學鏡片
303L‧‧‧半反射鏡
303R‧‧‧半反射鏡
310‧‧‧眼鏡腿
320‧‧‧鼻架
(a)‧‧‧發光期間
(b)‧‧‧初始化期間
(c)‧‧‧補償期間
Ctr1‧‧‧控制信號
Ctr2‧‧‧控制信號
(d)‧‧‧寫入期間
g‧‧‧閘極節點
H‧‧‧水平掃描期間
Gcmp‧‧‧控制信號
Gcmp(i)‧‧‧控制信號
Gel(i)‧‧‧控制信號
Gorst(i)‧‧‧控制信號
Gwr(i)‧‧‧掃描信號
Gwr(1)~Gwr(m)‧‧‧掃描信號
Vct‧‧‧電源之低位側之電位
Vd(j)‧‧‧資料信號
Vel‧‧‧基板電位
Vorst‧‧‧初始化用之重設電位
圖1係表示本發明之一實施形態之光電裝置之構成之立體圖。
圖2係表示該光電裝置之構成之方塊圖。
圖3係表示該光電裝置中之像素電路之圖。
圖4係表示該光電裝置之動作之時序圖。
圖5係表示該光電裝置之像素電路之構成之平面圖。
圖6係表示該光電裝置之像素電路之構成之平面圖。
圖7係表示該光電裝置之像素電路之構成之平面圖。
圖8係表示由圖5~圖7中之A-A'線分斷之構成之局部剖面圖。
圖9係表示由圖5~圖7中之B-B'分斷之構成之局部剖面圖。
圖10係表示使用有實施形態等之光電裝置之HMD之立體圖。
圖11係表示HMD之光學構成之圖。
以下，參照圖式對用於實施本發明之形態進行說明。
<實施形態>
圖1係表示本發明之實施形態之光電裝置10之構成之立體圖。
光電裝置10例如為頭戴式顯示器中顯示圖像之微型顯示器。關於光電裝置10之詳細情況將於下文進行敍述，複數個像素電路及驅動該像素電路之驅動電路等例如為形成於矽基板之有機EL(Electro Luminescence，電致發光)裝置，且於像素電路中使用有作為發光元件之一例之OLED。
光電裝置10係收納於在顯示部開口之框狀之殼體72，並且連接有FPC(Flexible Printed Circuits，可撓性印刷電路)基板74之一端。於FPC基板74上，藉由COF(Chip On Film，薄膜覆晶)技術而安裝有半導 體晶片之控制電路5，並且設置有複數個端子76，且連接於圖示省略之上位電路。自該上位電路經由複數個端子76，與同步信號同步地供給圖像資料。於同步信號中包含垂直同步信號、水平同步信號、及點時脈信號。又，圖像資料係例如以8位元規定應顯示之圖像之像素之灰階位準。
控制電路5為兼作光電裝置10之電源電路與資料信號出力電路之功能者。即，控制電路5除將依據同步信號而生成之各種控制信號及各種電位供給至光電裝置10以外，亦將數位圖像資料轉換為類比資料信號而供給至光電裝置10。
圖2係表示實施形態之光電裝置10之構成之圖。如該圖所示般，光電裝置10大致分為掃描線驅動電路20、資料線驅動電路30、及顯示部100。
其中，於顯示部100中，使與應顯示之圖像之像素對應之像素電路110排列成矩陣狀。詳細而言，於顯示部100中，使m列之掃描線12於圖中沿橫方向延伸設置，又，使n行之資料線14於圖中沿縱方向延伸且保持與各掃描線12相互電性絕緣地設置。而且，對應於m列之掃描線12與n行之資料線14之交叉部而設置有像素電路110。因此，於本實施形態中像素電路110係以縱m列×橫n行排列為矩陣狀。
此處，m、n均為自然數。為了區別掃描線12及像素電路110之矩陣中之列(Row)，有於圖中自上起依序稱為1、2、3、…、(m-1)、m列之情形。同樣地，為了區別資料線14及像素電路110之矩陣之行(Column)，有於圖中自左起依序稱為1、2、3、…、n-1、n行之情形。
於本實施形態中，針對每一行沿資料線14分別設置有初始化用之電源線16。於各電源線16中共通地供給作為初始化用之重設電位之電位Vorst。
且說，對於光電裝置10，藉由控制電路5供給如下所述之控制信號。詳細而言，對於光電裝置10，供給用以對掃描線驅動電路20進行控制之控制信號Ctr1、及用以對資料線驅動電路30進行控制之控制信號Ctr2。
掃描線驅動電路20係依據控制信號Ctr1而生成掃描信號者，該掃描信號係用以遍及訊框期間逐列依序對掃描線12進行掃描。此處，將對第1、2、3、…、(m-1)、m列之掃描線12供給之掃描信號分別記為Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)。
再者，掃描線驅動電路20除對顯示部100供給掃描信號Gwr(1)~Gwr(m)以外，亦針對每列生成與該掃描信號同步之各種控制信號並供給至顯示部100，但於圖2中省略圖示。又，所謂訊框期間係指光電裝置10顯示1幀(幀)之圖像所需之期間，例如，若同步信號中所含之垂直同步信號之頻率為120Hz，則為相當於其1週期之8.3毫秒之期間。
又，資料線驅動電路30係對位於由掃描線驅動電路20選擇之列之像素電路110，藉由控制電路5對第1、2、…、n行之資料線14供給與該像素電路110之灰階資料對應之電位之資料信號Vd(1)、Vd(2)、…、Vd(n)。
參照圖3對像素電路110進行說明。再者，於圖3中，表示對應於第i列之掃描線12與第j行之資料線14之交叉之相當於1個像素之像素電路110。此處，i為一般表示像素電路110所排列之列之情形之記號，為1以上且m以下之整數。同樣地，j為一般表示像素電路110所排列之行之情形之記號，為1以上且n以下之整數。
如圖3所示般，像素電路110包含P通道型之電晶體121~125、OLED130、及保持電容132。關於各像素電路110為相互相同之構成，故而以位於i列j行者為代表進行說明。
於i列j行之像素電路110中，電晶體122係作為寫入電晶體而發揮功能者，其閘極節點係連接於第i列之掃描線12，且其汲極或源極節點中之一者連接於第j行之資料線14，另一者分別連接於電晶體121中之閘極節點g、保持電容132之一端、及電晶體123之汲極節點。此處，關於電晶體121之閘極節點，為了與其他節點進行區別而記為g。
對第i列之掃描線12即電晶體122之閘極節點供給掃描信號Gwr(i)。
電晶體121係作為驅動電晶體而發揮功能者，其源極節點係連接於高位側電源線160，其汲極節點分別連接於電晶體123之源極節點、及電晶體124之源極節點。此處，對高位側電源線160供給在像素電路110中成為電源之高位側之基板電位Vel。
電晶體123係作為補償用電晶體而發揮功能者，對其閘極節點供給控制信號Gcmp(i)。
電晶體124係作為發光控制電晶體而發揮功能者，對其閘極節點供給控制信號Gel(i)，其汲極節點係分別連接於電晶體125之源極節點及OLED130之陽極。
電晶體125係作為初始化用電晶體而發揮功能者，對其閘極節點供給控制信號Gorst(i)，其汲極節點係連接於與第j行對應之初始化用之電源線16並保持為電位Vorst。
保持電容132之另一端係連接於高位側電源160。因此，保持電容132係保持電晶體121之源極、汲極間之電壓。再者，作為保持電容132，可使用寄生於電晶體121之閘極節點g之電容，亦可使用藉由利用相互不同之導電層夾持絕緣層而形成之電容。
於本實施形態中，光電裝置10係形成於矽基板上，故而關於電晶體121~125之基板電位係設為電位Vel。
OLED130之陽極係針對每個像素電路110而個別設置之像素電 極。與此相對，OLED130之陰極係遍及像素電路110之全部而共通地設置之共用電極118，於像素電路110中保持成為電源之低位側之電位Vct。
OLED130係於上述矽基板中，夾持有藉由陽極與具有光透過性之陰極而發出白色光之有機EL層而成之元件。而且，於OLED130之出射側(陰極側)重疊有與RGB中之任一者對應之彩色濾光片。
於此種OLED130中，若電流自陽極流向陰極，則自陽極注入之電洞與自陰極注入之電子於有機EL層再結合而生成激子，產生白色光。此時所產生之白色光係透過與矽基板側(陽極)為相反側之陰極，經過彩色濾光片之著色，而成為可於觀察者側視認之構成。
<光電裝置之動作>
其次，參照圖4對光電裝置10之動作進行說明。圖4係用以說明光電裝置10中之各部分之動作之時序圖。
如該圖所示般，掃描信號Gwr(1)~Gwr(m)依序切換為L位準，於1訊框期間內針對每一水平掃描期間(H)依序對第1~m列之掃描線12進行掃描。
於1水平掃描期間(H)內之動作係遍及各列之像素電路110為共通。因此，關於以下，於對第i列進行水平掃描之掃描期間內，尤其著眼於i列j行之像素電路110來說明動作。
於本實施形態中，第i列之掃描期間若大致區分，則分為於圖4中(b)所示之初始化期間、(c)所示之補償期間、及(d)所示之寫入期間。而且，於(d)之寫入期間之後，相隔一段期間成為(a)所示之發光期間，經過1訊框期間後，再次成為第i列之掃描期間。因此，就時間之順序而言，成為(發光期間)→初始化期間→補償期間→寫入期間→(發光期間)之週期之重複。
<發光期間>
為了便於說明，自成為初始化期間之前提之發光期間起進行說明。如圖4所示般，於第i列之發光期間中，掃描信號Gwr(i)為H位準，控制信號Gel(i)為L位準。又，作為邏輯信號之控制信號Gel(i)、Gcmp(i)、Gorst(i)中之控制信號Gel(i)為L位準，控制信號Gcmp(i)、Gorst(i)為H位準。
因此，於圖3所示之i列j行之像素電路110中，電晶體124接通，另一方面，電晶體122、123、125斷開。因此，電晶體121係對OLED130供給與閘極、源極間之電壓Vgs對應之電流Ids。如下所述，於本實施形態中，於發光期間內之電壓Vgs係相應於資料信號之電位自電晶體121之閾值電壓位準位移而獲得之值。因此，對OLED130，以對電晶體121之閾值電壓進行補償之狀態供給與灰階位準對應之電流。
再者，第i列之發光期間係除第i列以外均為水平掃描之期間，故而資料線14之電位適當變動。然而，於第i列之像素電路110中，電晶體122斷開，故而此處未考慮資料線14之電位變動。
<初始化期間>
其次，若到達第i列之掃描期間，首先，開始(b)之初始化期間作為第1期間。於初始化期間中，與發光期間相比，分別有控制信號Gel(i)變化為H位準，控制信號Gorst(i)變化為L位準。
因此，於圖3所示之i列j行之像素電路110中，電晶體124斷開，電晶體125接通。藉此，對OLED130供給之電流之路徑被阻斷，並且OLED130之陽極被重設為電位Vorst。
OLED130係如上所述為藉由陽極與陰極夾持有機EL層之構成，故而於陽極、陰極之間，電容並聯地寄生。於發光期間內當於OLED130中流通有電流時，藉由該電容保持該OLED130之陽極、陰極間之兩端電壓，故而該保持電壓係藉由電晶體125之接通而重設。 因此，於本實施形態中，於在之後之發光期間內使電流再次流入OLED130時，不易受到由該電容保持之電壓之影響。
詳細而言，例如若為於自高亮度之顯示狀態轉變為低亮度之顯示狀態時不重設之構成，則保持亮度較高(流通有大電流)時之高電壓，故而，即便接下來流通小電流，亦流入過剩之電流，而無法為低亮度之顯示狀態。與此相對，於本實施形態中，藉由電晶體125之接通，而OLED130之陽極之電位被重設，故而提高了低亮度側之再現性。
再者，於本實施形態中，關於電位Vorst，以該電位Vorst與共用電極118之電位Vct之差低於OLED130之發光閾值電壓之方式設定。因此，於初始化期間(接下來進行說明之補償期間及寫入期間)，OLED130為斷開(非發光)狀態。
<補償期間>
於第i列之掃描期間中，其次成為(c)之補償期間作為第2期間。於補償期間中，與初始化期間相比，掃描信號Gwr(i)及控制信號Gcmp(i)成為L位準。另一方面，於補償期間中，於控制信號Gref維持為H位準之狀態下，控制信號/Gini成為H位準。
於補償期間中電晶體123接通，故而電晶體121成為二極體連接。因此，於電晶體121中流通有汲極電流，對閘極節點g及資料線14進行充電。詳細而言，電流以高位側電源線160→電晶體121→電晶體123→電晶體122→第j行之資料線14之路徑流通。因此，藉由電晶體121之接通而處於相互連接狀態之資料線14及閘極節點g之電位上升。
然而，於上述路徑中流通之電流係當使電晶體121之閾值電壓為|Vth|時，隨著閘極節點g接近電位(Vel-|Vth|)而難以流通，故而直至補償期間結束為止，資料線14及閘極節點g係於電位(Vel-|Vth|)飽和。因此，保持電容132係保持電晶體121之閾值電壓|Vth|直至補償期 間之結束。
<寫入期間>
補償期間之後，到達(d)之寫入期間作為第3期間。於寫入期間中，控制信號Gcmp(i)成為H位準，故而解除了電晶體121之二極體連接。自第j行之資料線14至i列j行之像素電路110中之閘極節點g為止之路徑中的電位係藉由保持電容132而維持於(Vel-|Vth|)。
<發光期間>
第i列之寫入期間結束後，相隔1水平掃描期間之間，到達發光期間。於該發光期間內，如上所述控制信號Gel(i)成為L位準，故而，於i列j行之像素電路110中，電晶體124接通。對於OLED130，以對電晶體121之閾值電壓進行補償之狀態供給與灰階位準對應之電流。
此種動作係於第i列之掃描期間，亦在除第j行之像素電路110以外之第i列之其他像素電路110中時間上並列執行。進而，此種第i列之動作係實際上，於1訊框期間中以第1、2、3、…、(m-1)、m列之順序執行，且針對每一訊框重複。
於如上所述之像素電路110中，於資料線14與像素電路110中之閘極節點g之間實際上寄生有寄生電容。因此，若資料線14之電位變化幅度較大，則經由該寄生電容傳遞至閘極節點g，產生所謂串擾或不均等而使顯示品質降低。該寄生電容之影響係於使像素電路110小型化時表現顯著。
然而，於本實施形態中，如下所述，藉由初始化用之電源線16包圍電晶體121之閘極電極與其他電晶體或保持電容之連接部之四方，故而即便因資料線14之電位變動等而產生雜訊，電晶體121之閘極電極與其他電晶體或保持電容之連接部亦不會受到雜訊之影響，抑制了電晶體121之閘極電極之電位變動。其結果，可實現良好之顯示品質。詳細情況係於下文中敍述。
根據本實施形態，作為使電晶體125接通之期間，即OLED130之重設期間，可確保較掃描期間更長之期間，例如2水平掃描期間，故而於發光期間可使由OLED130之寄生電容保持之電壓充分地初始化。
又，根據本實施形態，藉由電晶體121對OLED130供給之電流Ids係閾值電壓之影響被抵消。因此，根據本實施形態，即便電晶體121之閾值電壓針對每一像素電路110不均，亦可補償該不均，對OLED130供給與灰階位準對應之電流，故而可抑制如損壞顯示畫面之一致性般之顯示不均之產生，結果可進行高品質之顯示。
進而，根據本實施形態，藉由初始化用之電源線16而包圍電晶體121之閘極電極與其他電晶體或保持電容之連接部之四方，故而即便因資料線14之電位變動等而產生雜訊，電晶體121之閘極電極與其他電晶體或保持電容之連接部亦不會受到雜訊之影響，可抑制電晶體121之閘極電極之電位變動。其結果，可減少顯示不均等顯示不良。
<像素電路之構造>
其次，參照圖5至圖9對該像素電路110之構造進行說明。
圖5係表示自1個像素電路110之基板至第2層間絕緣膜為止之構成之平面圖，圖6係表示自1個像素電路110之基板至第3層間絕緣膜為止之構成之平面圖。又，圖7係表示於圖6之第3層間絕緣膜上形成有電源線之狀態之構成之平面圖。圖8係由圖5~圖7中之A-A'線分斷之局部剖面圖，圖9係由圖5~圖7中之B-B'線分斷之局部剖面圖。
再者，圖5係表示自觀察側俯視頂部發光之像素電路110之情形之㊣配線構造，但為了簡略化，省略了形成於較供給基板電位Vel之電源線更上層之構造體。又，於以下之各圖中，為了使各層、各構件、各區域等為可識別之大小，使縮小比例不同。
首先，如圖5所示般，設置有成為基礎之基板2。基板2係設置為平板狀，但於圖5中，為了容易理解各電晶體之位置，表示為島狀。
於基板2上設置有用以形成電晶體之主動區域143。此處，所謂主動區域係用以形成MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型電晶體之區域，相當於源極/汲極區域。主動區域143係構成電晶體124者。又，與該主動區域143同樣地，於基板2上，如圖5所示般，設置有主動區域140、141、142。主動區域140係構成電晶體122及電晶體123者，主動區域141係構成電晶體121者，主動區域142係構成電晶體125者。
如圖8所示般，以覆蓋主動區域140之整個面之方式設置有閘極絕緣膜17。該主動區域140係如圖5所示般，為電晶體122及電晶體123之源極或汲極，於與主動區域140同層上，形成有作為電晶體121之源極或汲極之主動區域141、作為電晶體124之源極或汲極之主動區域143、及作為電晶體125之源極或汲極之主動區域142。而且，圖8所示之閘極絕緣膜17係以覆蓋主動區域141~143之大致整個面之方式設置。於閘極絕緣膜17之表面設置有鋁或多晶矽等閘極配線層，並且藉由將該閘極配線層圖案化，例如圖8所示般設置有閘極電極144。閘極電極144為電晶體121之閘極電極，於與該閘極電極144相同之層，如圖5所示般，設置有電晶體122之閘極電極145、電晶體123之閘極電極146、電晶體124之閘極電極148、及電晶體125之閘極電極147。
於圖8中，以覆蓋閘極電極144或閘極絕緣膜17之方式形成第1層間絕緣膜18。於第1層間絕緣膜18之表面成膜導電性之配線層，並且藉由該配線層之圖案化而形成有轉接電極41。於與該轉接電極41同層，如圖5所示般，分別形成轉接電極42、43、44、45、46。
其中，轉接電極41係經由對第1層間絕緣膜18進行開孔而成之接觸孔31，而連接於電晶體121之閘極電極144。又，轉接電極41係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔32，而連接於電晶體122及電晶體123之主動區域140。
再者，於圖5中，於不同種之配線層彼此重疊之部分，於「□」記號中附有「×」記號之部分為接觸孔。
於圖5中，轉接電極42之一端係經由對第1層間絕緣膜18進行開孔而成之接觸孔33，而連接於電晶體122之主動區域140，另一方面，轉接電極42之另一端係經由對下述第2層間絕緣膜19進行開孔而成之接觸孔34，而連接於資料線14。
轉接電極43之一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔36，而連接於電晶體123之主動區域140，另一方面，轉接電極43之另一端係經由對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔35，而連接於電晶體121之主動區域141。
轉接電極44之一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔37，而連接於電晶體125之主動區域142，另一方面，轉接電極44之另一端係經由對下述第2層間絕緣膜19進行開孔而成之接觸孔38，而連接於初始化用之電源線16。
轉接電極45之一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔39，而連接於電晶體124之主動區域143，另一方面，轉接電極45之另一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔50，而連接於電晶體125之主動區域142。
轉接電極46之一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔之接觸孔40，而連接於電晶體124之主動區域143，另一方面，轉接電極46之另一端係經由分別對第1層間絕緣膜18及閘極絕緣膜17進行開孔而成之接觸孔35，而連接於電晶體121之主動區域141。
又，如圖5所示般，於與上述轉接電極41、42、43、44、45、46同層，形成有掃描線12、控制線114、115、118、轉接電極116、及屏蔽配線117。
掃描線12係經由對第1層間絕緣膜18進行開孔而成之接觸孔51，而連接於電晶體122之閘極電極145。
控制線118係經由對第1層間絕緣膜18進行開孔而成之接觸孔52，而連接於電晶體123之閘極電極146。
控制線114係經由對第1層間絕緣膜18進行開孔而成之接觸孔54，而連接於電晶體125之閘極電極147。
控制線115係經由對第1層間絕緣膜18進行開孔而成之接觸孔53，而連接於電晶體124之閘極電極148。
轉接電極116係經由對下述第2層間絕緣膜19及第3層間絕緣膜15進行開孔而成之接觸孔57，而連接於下述高位側電源線160。
進而，俯視地進行觀察，屏蔽配線117係自圖5所示之像素之右側之像素中之初始化用之電源線16之下方延伸至圖5所示之像素之資料線14(資料線14係示於圖6中)之下方之位置為止，如圖5所示般，以亦使資料線14之長度方向之寬度變寬之方式形成。
於圖5所示之電晶體121之閘極電極144上所示之屏蔽配線117係延伸至圖5所示之像素之左側之像素之資料線14為止。
如圖8所示般，屏蔽配線117係經由對下述第2層間絕緣膜19進行開孔而成之接觸孔55，而連接於初始化用之電源線16。
如圖8所示般，以覆蓋轉接電極41、42、43、44、45、46、及掃描線12、控制線118、114、115、轉接電極116、屏蔽配線117或第1層間絕緣膜18之方式形成有第2層間絕緣膜19。於第2層間絕緣膜19之表面成膜有導電性之配線層，並且藉由該配線層之圖案化而分別形成有資料線14及初始化用之電源線16。
圖6係俯視地觀察於第2層間絕緣膜19之表面形成有資料線14及初始化用之電源線16之狀態之圖。
如圖6所示般，初始化用之電源線16係以覆蓋電晶體121及電晶 體124之整個面之方式形成，但於初始化用之電源線16上形成有開口部170，該開口部170以包圍自電晶體121之閘極電極144至接觸孔31及轉接電極41之連接部之四方之方式構成。
再者，於圖6中省略圖示，但如圖8及圖9所示般，於自電晶體121之閘極電極144至接觸孔31及轉接電極41之連接部之上層位置，經由對第2層間絕緣膜19進行開孔而成之接觸孔60，形成有轉接電極61。
初始化用之電源線16係經由對第2層間絕緣膜19進行開孔而成之接觸孔38而連接於轉接電極44，經由轉接電極44而連接於電晶體124之主動區域142。
又，如圖8所示般，初始化用之電源線16係經由對第2層間絕緣膜19進行開孔而成之接觸孔55而連接於屏蔽配線117。
進而，於本實施形態中，於初始化用之電源線16上形成有開口部171，該開口部171以包圍自電晶體124之主動區域143連接於上層之連接部之周圍之方式構成。於該連接部中，於上層連接有OLED130之陽極。
於與初始化用之電源線16同層，形成有資料線14，資料線14係經由對第2層間絕緣膜19進行開孔而成之接觸孔34而連接於轉接電極42。
於使像素間距較小之情形時，如圖6所示般，資料線14與電晶體121之閘極電極144之向上層之連接部變得接近，如上所述，該連接部之四方係由初始化用之電源線16包圍，故而閘極電極144之向上層之連接部不會受到因資料線14之電位變動而引起之雜訊之影響。
如圖8及圖9所示般，以覆蓋初始化用之電源線16、資料線14、及轉接電極61之整個面之方式形成第3層間絕緣層15。
如圖8及圖9所示般，於第3層間絕緣層15之表面形成有高電位電 源線160。
圖7係俯視地觀察於第3層間絕緣膜15之表面形成有高電位電源線160之狀態之圖。
如圖7所示般，高電位電源線160係以覆蓋像素之整體之方式形成，於高電位電源線160上形成有開口部172，該開口部172以包圍自電晶體121之閘極電極144至接觸孔31及轉接電極41之連接部、進而接觸孔60及轉接電極61之連接部之四方之方式構成。
再者，於圖7中省略圖示，但如圖8及圖9所示般，於自電晶體121之閘極電極144至接觸孔31及轉接電極41、進而至接觸孔60及轉接電極61之連接部之上層位置，經由對第3層間絕緣膜15進行開孔而成之接觸孔62而形成有轉接電極63。
又，於本實施形態中，於高電位電源線160上形成有開口部173，且該開口部173以包圍自電晶體124之主動區域143連接於上層之連接部之周圍之方式構成。於該連接部，於上層連接有OLED130之陽極。
進而，高電位電源線160係經由對第2層間絕緣膜19及第3層間絕緣膜15進行開孔而成之接觸孔57，而連接於轉接電極116。藉由該連接線，對電晶體121之源極節點或汲極節點供給基板電位Vel。
再者，關於作為光電裝置10之以下之構造係省略圖示，但藉由初始化用之電源線16之開口部171及高電位電源線160之開口部173，於由初始化用之電源線16與高電位電源線160包圍之自電晶體124之主動區域143連接於上層之連接部，連接有OLED130之陽極，於該陽極針對每一像素電路110積層有包含有機EL材料之發光層，並且遍及各像素電路110設置有共用之透明電極來作為兼作陰極之共用電極118。藉此，發光元件150成為藉由相互對向之陽極與陰極夾持發光層而成之OLED，且以與自陽極流向陰極之電流對應之亮度發光，向與基板2 為相反方向進行觀察(頂部發光構造)。此外，設置有用以阻擋大氣接觸發光層之密封玻璃等，但省略說明。
又，自電晶體121之閘極電極144至接觸孔31及轉接電極41、接觸孔60及轉接電極61、進而接觸孔62及轉接電極63之連接部之上層，形成有閘極節點電極，於該閘極節點電極之下層與高電位電源線160之間，形成有圖3所示之保持電容132。然而，為了簡略化而省略圖8及圖9中之圖示。
如上所述，自電晶體121之閘極電極144至上層部之閘極節點電極為止之連接部中之形成於與資料線14同層之轉接電極61係由初始化用之電源線16之開口部170包圍四方。又，上述連接部中之形成於轉接電極61之上層之轉接電極63係由高電位電源線160之開口部172包圍四方。
因此，即便因資料線14之電位變動而產生雜訊，亦可藉由初始化用之電源線16及高電位電源線160，而防止資料線14之雜訊向作為驅動電晶體而發揮功能之電晶體121之閘極電極之連接部侵入。其結果，儲存於保持電容中之資料信號不會變化，經由作為驅動電晶體而發揮功能之電晶體121對OLED130供給之電流亦不變化，而進行正確之亮度之顯示。
進而，於本實施形態中，關於與OLED130之陽極之連接部，亦由初始化用之電源線16及高電位電源線160包圍四方，故而由資料線14之電位變動而引起之雜訊不會侵入OLED130之陽極，更進一步確實地進行正確之亮度之顯示。
而且，於本實施形態中，使相鄰之像素中之連接於初始化用之電源線16之屏蔽配線117延伸至與該像素之資料線14交叉之位置為止，於該交叉部形成有並聯平板電容。藉由該平行平板電容，自資料線14向電晶體121之閘極配線之電場強度較弱，寄生電容大幅度削 減。其結果，可更進一步抑制資料線14之雜訊對電晶體121之閘極配線之影響。
進而，產生對屏蔽配線117自身之雜訊施加，但由於自接下來寫入影像信號之相鄰之像素延伸屏蔽圖案117，故而無自身像素之顯示品質之影響。又，即便相鄰之像素受到因雜訊而引起之變動，亦由於在下一時序寫入標準之影像信號，故而不會對顯示品質造成影響。
<應用、變化例>
本發明並不限定於上述實施形態或應用例等之實施形態等，亦可進行例如下述般之各種變更。又，接下來所敍述之變更之態樣係可適當地組合任意選擇之一個或複數個。
<控制電路>
於實施形態中，關於供給資料信號之控制電路5，設為與光電裝置10分開，但關於控制電路5，亦可與掃描線驅動電路20或解多工器30、位準位移電路40一併，於矽基板上積體化。
<基板>
於實施形態中，設為將光電裝置10集成於矽基板上之構成，但亦可設為集成於其他半導體基板上之構成。又，亦可應用多晶矽製程而形成於玻璃基板等。無論如何，像素電路110微細化，於電晶體121中，於相對於閘極電壓Vgs之變化而汲極電流依指數函數較大地變化之構成中較有效。
<控制信號Gcmp(i)>
於實施形態等中，就第i列而言，於寫入期間將控制信號Gcmp(i)設為H位準，但亦可設為L位準。即，亦可設為如下之構成：同時執行藉由使電晶體123接通而進行之閾值補償與向節點閘極g寫入。
<電晶體之通道型>
於上述實施形態等中，以P通道型將像素電路110中之電晶體121 ~125統一，亦能夠以N通道型統一。又，亦可適當組合P通道型及N通道型。
<驅動電晶體之閘極電極之連接部中之屏蔽>
於上述實施形態中，對以如下之方式構成之例進行說明，即：藉由初始化用之電源線16包圍位於與資料線14同層之轉接電極61、即自作為驅動電晶體而發揮功能之電晶體121之閘極電極144向上層之連接部中之位於與資料線14同層之連接部之四方，但本發明並不限定於此種構成。包圍連接部之配線亦可為保持於成為電源之低位側之電位Vct的配線。
該等配線中之任一者與在掃描線驅動電路20或資料線驅動電路30等中所使用之電源配線相比均為低阻抗，且於使用作為屏蔽線之情形時，更提高屏蔽效果。
又，於上述實施形態中，以如下方式構成：不僅藉由初始化用之電源線16包圍位於與資料線14同層之連接部之四方，亦藉由高位側電源線160，將自電晶體121之閘極電極144向上層之連接部中之位於與高位側電源線160同層之轉接電極63之四方包圍，但亦可藉由初始化用之電源線16或高位側電源線160中之任一者包圍連接部。
又，於上述實施形態中，對藉由電源配線包圍自電晶體121之閘極電極144向上層之連接部之四方之例進行說明，但本發明並不限定於此種構成，只要將至少三方包圍即可。例如，即便於初始化用之電源線16或高位側電源線160上形成與圖6所示之開口部170或開口部171連續之狹縫，或者與圖7所示之開口部172或開口部173連續之狹縫，只要藉由初始化用之電源線16或高位側電源線160包圍自電晶體121之閘極電極144向上層之連接部之大部分即可，可獲得所期望之屏蔽效果。
<其他>
於實施形態等中，作為光電元件，例示有作為發光元件之OLED，但只要例如為無機發光二極體或LED(Light Emitting Diode，發光二極體)等以相應於電流之亮度發光者即可。
<電子機器>
其次，對應用有實施形態等或應用例之光電裝置10之電子機器進行說明。光電裝置10係面向像素為小尺寸且高精細之顯示之用途。因此，作為電子機器，列舉頭戴式顯示器為例進行說明。
圖10係表示頭戴式顯示器之外觀之圖，圖11係表示其光學性之構成之圖。
首先，如圖10所示般，頭戴式顯示器300係外觀上與通常之眼鏡相同，包括眼鏡腿310、鼻架320、及鏡片301L、301R。又，頭戴式顯示器300係如圖11所示般，於鼻架320附近且鏡片301L、301R之裏側(於圖中為下側)，設置有左眼用之光電裝置10L及右眼用之光電裝置10R。
光電裝置10L之圖像顯示面係以於圖11中成為左側之方式配置。藉此，光電裝置10L之顯示圖像係經由光學鏡片302L而向圖中9點鐘之方向出射。半反射鏡303L係使光電裝置10L之顯示圖像向6點鐘之方向反射，另一方面，使自12點鐘之方向入射之光透過。
光電裝置10R之圖像顯示面係以成為與光電裝置10L相反之右側之方式配置。藉此，光電裝置10R之顯示圖像係經由光學鏡片302R而向圖中3點鐘之方向出射。半反射鏡303R係使光電裝置10R之顯示圖像向6點鐘方向反射，另一方面，使自12點鐘之方向入射之光透過。
於該構成中，頭戴式顯示器300之佩戴者能夠以使光電裝置10L、10R之顯示圖像與外部之樣態重合之透明狀態進行觀察。
又，於該頭戴式顯示器300中，若使伴隨視差之兩眼圖像中之左眼用圖像顯示於光電裝置10L中，使右眼用圖像顯示於光電裝置10R 中，則對於佩戴者，能夠感覺到仿佛所顯示之圖像具有深度及立體感(3D(3 Dimensions)顯示)。
再者，關於光電裝置10，除可應用於頭戴式顯示器300以外，亦可應用於視訊攝影機或鏡片交換式之數位相機等中之電子式取景器。
2‧‧‧基板
12‧‧‧掃描線
14‧‧‧資料線
16‧‧‧初始化用之電源線
31、32、33、34、36、 37、38、39‧‧‧接觸孔
41、42、43、44、45‧‧‧轉接電極
50、54、55、57‧‧‧接觸孔
114、115‧‧‧控制線供電線
116‧‧‧供電線
117‧‧‧屏蔽配線
118‧‧‧控制線
121~125‧‧‧電晶體
140、142、143‧‧‧主動區域
144~147‧‧‧閘極電極
170~171‧‧‧開口部

Claims (8)

  1. 一種光電裝置，其特徵在於包括：掃描線及資料線，其等相互交叉；像素電路，其對應於上述掃描線與上述資料線之交叉而設置；以及電源配線，其供給特定之電位；且上述像素電路包括：發光元件；及驅動電晶體，其對流入上述發光元件之電流進行控制；上述驅動電晶體之閘極電極係經由第1轉接電極而電性連接於特定之節點，上述第1轉接電極係與上述電源配線及上述資料線形成於同層，且至少三方由上述電源配線包圍。
  2. 如請求項1之光電裝置，其中對上述像素電路供給低位側之電源電位，對上述電源配線供給使上述像素電路初始化之重設電位或上述低位側之電源電位。
  3. 如請求項1或2之光電裝置，其中上述電源配線以位於上述第1轉接電極與上述資料線之間之方式，包圍上述第1轉接電極。
  4. 如請求項1至3中任一項之光電裝置，其中上述第1轉接電極係由形成於上述電源配線上之開口部包圍其四方。
  5. 如請求項1至4中任一項之光電裝置，其中上述像素電路進而包括保持電容，上述保持電容之一個電極係電性連接於上述第1轉接電極。
  6. 如請求項5之光電裝置，其中對上述像素電路經由高電位電源線供給高位側之電源電位，上述保持電容之另一個電極係電性連接於上述高電位電源線。
  7. 如請求項1至5中任一項之光電裝置，其包括第2轉接電極，該第2轉接電極係形成於與上述第1轉接電極不同之層，將上述驅動電晶體之閘極電極與上述特定之節點電性連接，對上述像素電路供給高位側之電源電位，上述第2轉接電極係至少三方由形成於與上述第2轉接電極同層之第2電源配線包圍，對上述第2電源配線供給上述高位側之電源電位。
  8. 一種電子機器，其特徵在於：包括如請求項1至7中任一項之光電裝置。
TW102116778A 2012-05-15 2013-05-10 光電裝置及具備其之電子機器 TWI590218B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012111567A JP5953923B2 (ja) 2012-05-15 2012-05-15 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
TW201346871A true TW201346871A (zh) 2013-11-16
TWI590218B TWI590218B (zh) 2017-07-01

Family

ID=49580594

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106116026A TWI612513B (zh) 2012-05-15 2013-05-10 光電裝置及具備其之電子機器
TW102116778A TWI590218B (zh) 2012-05-15 2013-05-10 光電裝置及具備其之電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106116026A TWI612513B (zh) 2012-05-15 2013-05-10 光電裝置及具備其之電子機器

Country Status (5)

Country Link
US (2) US9224908B2 (zh)
JP (1) JP5953923B2 (zh)
KR (1) KR102051357B1 (zh)
CN (2) CN103426399B (zh)
TW (2) TWI612513B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612513B (zh) * 2012-05-15 2018-01-21 精工愛普生股份有限公司 光電裝置及具備其之電子機器
TWI682535B (zh) * 2014-09-03 2020-01-11 日商精工愛普生股份有限公司 有機電致發光裝置及電子機器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6459318B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102272230B1 (ko) * 2014-10-29 2021-07-05 삼성디스플레이 주식회사 음의 전원 전압을 보상하기 위한 디스플레이 패널, 이를 포함하는 디스플레이 모듈 및 모바일 장치
US9472605B2 (en) * 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN111095387B (zh) 2017-09-22 2022-08-09 索尼公司 显示元件、显示装置和电子设备
KR102434199B1 (ko) * 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
US10714020B1 (en) * 2017-10-17 2020-07-14 Facebook Technologies, Llc Organic light emitting diode display pixel crosstalk compensation
CN109727531A (zh) * 2017-10-31 2019-05-07 云谷（固安）科技有限公司 一种显示面板以及终端
JP6687099B2 (ja) * 2018-12-27 2020-04-22 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US10916198B2 (en) 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
WO2021118911A1 (en) * 2019-12-13 2021-06-17 Akalana Management Llc Display systems having monolithic arrays of light-emitting diodes
CN110956928B (zh) * 2019-12-25 2021-04-30 厦门天马微电子有限公司 一种有机发光显示装置及其驱动方法
CN111326563B (zh) * 2020-03-05 2022-08-05 武汉华星光电半导体显示技术有限公司 一种显示面板
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
WO2022123776A1 (ja) * 2020-12-11 2022-06-16 シャープ株式会社 表示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2002341790A (ja) 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP4003471B2 (ja) * 2002-02-12 2007-11-07 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4147203B2 (ja) * 2004-05-24 2008-09-10 シャープ株式会社 半導体装置
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP2007148215A (ja) 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
CN101154004A (zh) * 2006-09-28 2008-04-02 爱普生映像元器件有限公司 液晶装置的驱动电路、驱动方法、液晶装置及电子设备
JP2008107785A (ja) * 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
CN101154348B (zh) * 2006-09-29 2012-09-05 精工爱普生株式会社 电光学装置和电子设备
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009181014A (ja) * 2008-01-31 2009-08-13 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2009198981A (ja) 2008-02-25 2009-09-03 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置および電子機器
JP2010019950A (ja) * 2008-07-09 2010-01-28 Seiko Epson Corp 電気光学装置および電子機器
KR101378439B1 (ko) * 2008-08-20 2014-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20100023559A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
KR101146980B1 (ko) * 2009-02-17 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 소자 및 그 제조방법
JP5397175B2 (ja) * 2009-11-13 2014-01-22 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、半導体装置並びに電子機器
JP2011164302A (ja) * 2010-02-08 2011-08-25 Seiko Epson Corp 電気泳動表示装置、電子機器
KR101462539B1 (ko) * 2010-12-20 2014-11-18 삼성디스플레이 주식회사 그라펜을 이용한 유기발광표시장치
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
JP6015095B2 (ja) * 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612513B (zh) * 2012-05-15 2018-01-21 精工愛普生股份有限公司 光電裝置及具備其之電子機器
TWI682535B (zh) * 2014-09-03 2020-01-11 日商精工愛普生股份有限公司 有機電致發光裝置及電子機器

Also Published As

Publication number Publication date
CN103426399B (zh) 2017-04-19
TWI590218B (zh) 2017-07-01
JP5953923B2 (ja) 2016-07-20
US20160064469A1 (en) 2016-03-03
CN107134255B (zh) 2019-07-09
TW201732771A (zh) 2017-09-16
KR102051357B1 (ko) 2019-12-03
US9224908B2 (en) 2015-12-29
TWI612513B (zh) 2018-01-21
CN103426399A (zh) 2013-12-04
KR20130127927A (ko) 2013-11-25
US9530832B2 (en) 2016-12-27
US20130306996A1 (en) 2013-11-21
CN107134255A (zh) 2017-09-05
JP2013238724A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
TWI590218B (zh) 光電裝置及具備其之電子機器
TWI567713B (zh) 光電裝置及電子機器
TWI605584B (zh) 光電裝置及具備其之電子機器
US9502482B2 (en) Electro-optical device and electronic apparatus
JP5998458B2 (ja) 画素回路、電気光学装置、および電子機器
JP5929121B2 (ja) 電気光学装置および電子機器
JP6213644B2 (ja) 電気光学装置および電子機器
JP6015115B2 (ja) 電気光学装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
JP6376258B2 (ja) 電気光学装置および電子機器