TWI567713B - 光電裝置及電子機器 - Google Patents

光電裝置及電子機器 Download PDF

Info

Publication number
TWI567713B
TWI567713B TW101145143A TW101145143A TWI567713B TW I567713 B TWI567713 B TW I567713B TW 101145143 A TW101145143 A TW 101145143A TW 101145143 A TW101145143 A TW 101145143A TW I567713 B TWI567713 B TW I567713B
Authority
TW
Taiwan
Prior art keywords
transistor
electrode
data line
gate
pixel circuit
Prior art date
Application number
TW101145143A
Other languages
English (en)
Other versions
TW201324487A (zh
Inventor
藤田伸
北澤幸行
Original Assignee
精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工愛普生股份有限公司 filed Critical 精工愛普生股份有限公司
Publication of TW201324487A publication Critical patent/TW201324487A/zh
Application granted granted Critical
Publication of TWI567713B publication Critical patent/TWI567713B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

光電裝置及電子機器
本發明係關於一種例如於像素電路微細化時有效之光電裝置及電子機器。
近年來，提出有各種使用有機發光二極體(Organic Light Emitting Diode，以下稱為「OLED」)元件等發光元件之光電裝置。該光電裝置係通常為對應於掃描線與資料線之交叉且包含上述發光元件或電晶體等之像素電路對應於應顯示之圖像之像素而設置之構成。使用有OLED之像素電路通常包括：寫入電晶體，其決定可否自資料線輸入資料信號；及驅動電晶體，其基於該資訊而決定供給至OLED之電流量。又，像素電路包括保持自資料線供給之資料信號之保持電容。進而，有以高畫質化為目的，利用更多元件之技術(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-271095號公報
然而，若以如上述般之像素電路之構成進行實際驅動，則因資料線之電位變動而產生雜訊。因供給至OLED之電流由驅動電晶體之閘極．源極間之電壓決定，故若該雜訊影響驅動電晶體之閘極節點或源極節點，則無法顯示正確 之亮度，因而產生不均等。尤其是於以窄間距配置像素電路而無法使連接於閘極節點之保持電容較大之情形時，成為較大之問題。
於先前之結構中，資料線之雜訊經由寄生電容而侵入至驅動電晶體之閘極及源極節點。藉此，儲存於保持電容之資料信號產生變化，經由驅動電晶體而供給至OLED元件之電流亦同樣地產生變化。該變化量被視認為亮度不均，且導致顯示品質下降。
本發明係鑒於上述情況而完成者，其解決課題之一在於減少伴隨資料線之電位變動而引起之畫質劣化。
為解決上述課題，本發明之光電裝置之特徵在於包括：相互交叉之複數條掃描線及複數條資料線；複數個像素電路，其對應於上述掃描線與上述資料線之交叉而設置；固定電位配線，其對應於上述複數個像素電路之各者而設置，且供給特定電位；及屏蔽配線，其與上述固定電位線電性連接；且上述複數個像素電路之各者包括：發光元件；驅動電晶體，其控制流動於上述發光元件之電流；以及開關電晶體，其連接於上述驅動電晶體之閘極與上述資料線之間，且根據供給至上述掃描線之掃描信號而控制導通狀態；且上述屏蔽配線係自對應於該像素電路之近旁的像素電路之固定電位配線起延伸設置至該像素電路之資料線之下部而形成，且上述屏蔽配線之至少一部分與上述資料線交叉。
根據本發明，屏蔽配線自近旁之像素電路之固定電位配線起延伸設置至產生雜訊之資料線之下部，且屏蔽配線其至少一部分與資料線交叉。因此，於該交叉部位，於資料線與屏蔽配線之間形成平行板電容。因此，自資料線向驅動電晶體之閘極之電場強度較弱，形成於自資料線至驅動電晶體之閘極之間之寄生電容大幅削減。其結果，驅動電晶體之閘極自資料線受到之雜訊之影響減少，從而獲得較高之顯示品質。再者，屏蔽線之端部亦可延伸設置於較資料線更靠近驅動電晶體之閘極附近，或者，亦可延伸設置至資料線之寬度方向之中途為止。
又，雖產生向屏蔽配線自身之雜訊施加，但因該屏蔽配線自接下來寫入影像信號之鄰接像素電路之固定電位配線起延伸設置，故當像素電路之顯示品質之影響消失。又，即便近旁之像素電路受到因雜訊而產生之變動，亦因正規之影像信號以下一時序寫入，故可抑制對顯示品質之影響。
於本發明中，較佳為，於將上述屏蔽配線與上述資料線交叉之區域設為交叉區域時，將上述驅動電晶體之閘極配置於上述交叉區域之上述資料線之長度方向之寬度內。
於該構成中，因於交叉區域形成有平行板電容，且於交叉區域之資料線之長度方向之寬度內配置有驅動電晶體之閘極，故自資料線向位於平行板電容附近之欲保護之驅動電晶體之閘極的電場強度較弱，且大幅削減形成於自資料線至驅動電晶體之閘極之間之寄生電容，從而防止向驅動 電晶體之閘極之雜訊施加。
於本發明中，上述屏蔽配線亦可形成於較上述資料線更下層，且形成於與上述驅動電晶體之閘極為相同之層或者較該驅動電晶體之閘極更上層之配線層。根據該構成，平行板電容優先形成於上述配線層與資料線之間。因此，只要於與欲保護之驅動電晶體之閘極為相同之層或較該驅動電晶體之閘極更上層之配線層形成屏蔽配線，則大部分之寄生電容作為上述平行板電容而形成，從而獲得更高之雜訊抑制效果。
本發明之光電裝置包括：第1像素電路，其含有第1發光元件；及第2像素電路，其含有於上述第1發光元件之近旁沿著第1方向而配置之第2發光元件；該光電裝置之特徵在於包括：第1固定電位配線，其沿著與上述第1方向交叉之第2方向而配置，且電性連接於上述第1像素電路；第1資料線，其沿著上述第2方向而配置，且電性連接於上述第1像素電路；第2固定電位配線，其沿著上述第2方向而配置，且電性連接於上述第2像素電路；第2資料線，其沿著上述第2方向而配置，且電性連接於上述第2像素電路；驅動電晶體，其電性連接於上述第1像素電路，且控制流動於上述第1發光元件之電流；及配線，其連接於上述第2固定電位配線；且自與上述第1方向及上述第2方向垂直之第3方向觀察，上述第1資料線及上述配線重合。
根據本發明，自與第1方向及第2方向垂直之第3方向觀察，第2像素電路之連接於第2固定電位配線之配線與產生 雜訊之第1像素電路之第1資料線重合。因此，於該重合部位，於第1資料線與上述配線之間形成平行板電容。因此，自第1資料線向驅動電晶體之閘極之電場強度較弱，形成於自第1資料線至驅動電晶體之閘極之間之寄生電容大幅削減。其結果，驅動電晶體之閘極自第1資料線受到之雜訊之影響減少，從而獲得較高之顯示品質。再者，上述配線之端部亦可延伸設置於較第1資料線更靠近驅動電晶體之閘極附近，或者，亦可延伸設置至第1資料線之寬度方向之中途。
又，雖產生向上述配線自身之雜訊施加，但因上述配線自接下來寫入影像信號之第2像素電路之第2固定電位配線延伸設置，故當像素電路之顯示品質之影響消失。又，即便第2像素電路受到因雜質而產生之變動，亦因正規之影像信號以下一時序寫入，故可抑制對顯示品質之影響。
於本發明中，上述第1發光元件亦可包括：第1像素電極；對向電極，其與上述第1像素電極對向而配置；及有機發光層，其配置於上述第1像素電極與上述對向電極之間；且上述第1像素電路包括：開關電晶體，其設置於上述驅動電晶體之閘極電極與上述第1閘極線之間；及中繼電極，其將上述驅動電晶體之閘極電極與上述開關電晶體連接；且自上述第1方向觀察，上述中繼電極配置於上述配線之寬度內。
於該構成中，因於上述配線與上述第1資料線之重合區域形成有平行板電容，且自第1方向觀察，將驅動電晶體 之閘極電極與開關電晶體連接之中繼電極配置於上述配線之寬度內，故自資料線向位於平行板電容附近之欲保護之驅動電晶體之閘極之電場強度較弱，且大幅削減形成於自第1資料線至驅動電晶體之閘極之間之寄生電容，從而防止向驅動電晶體之閘極施加雜訊。
於本發明中，上述中繼電極亦可配置於上述第1資料線與上述驅動電晶體之閘極電極之間之層。又，上述中繼電極亦可配置於與上述驅動電晶體之閘極電極相同之層。
進而，於本發明中，亦可設為應出射與上述第1發光元件及上述第2發光元件不同波長之光者。
再者，本發明除光電裝置以外，亦可概念化為光電裝置之驅動方法、或具有該光電裝置之電子機器。作為電子機器，典型的是可列舉頭戴式顯示器(HMD，Head Mount Display)或電子取景器等顯示裝置。
以下，參照圖式，對用以實施本發明之形態進行說明。
<實施形態>
圖1係表示本發明之實施形態之光電裝置10之構成之立體圖。
光電裝置10為於例如頭戴式顯示器中顯示圖像之微顯示器。關於光電裝置10之詳細情況於下文進行敍述，為複數個像素電路或驅動該像素電路之驅動電路等形成於例如矽基板上之有機EL(Electroluminescence，電致發光)裝置，且像素電路使用作為發光元件之一例的OLED。
光電裝置10收納於在顯示部形成開口之框狀盒體72，並且連接有FPC(Flexible Printed Circuits，可撓性印刷電路)基板74之一端。於FPC基板74，藉由COF(Chip On Film，薄膜覆晶封裝)技術而安裝有半導體晶片之控制電路5，並且設置有複數個端子76，且連接於省略圖示之上位電路。圖像資料自該上位電路經由複數個端子76而與同步信號同步地供給。於同步信號中包含垂直同步信號、或水平同步信號、點時鐘(dot clock)信號。又，圖像資料係以例如8位元來規定應顯示之圖像之像素之灰階等級(gray level)。
控制電路5係兼作光電裝置10之電源電路與資料信號輸出電路之功能者。即，控制電路5除將根據同步信號生成之各種控制信號或各種電位供給至光電裝置10以外，亦將數位圖像資料轉換成類比資料信號，並供給至光電裝置10。
圖2係表示第1實施形態之光電裝置10之構成之圖。如該圖所示，光電裝置10大致劃分為掃描線驅動電路20、資料線驅動電路30、及顯示部100。
其中，於顯示部100中，對應於應顯示之圖像之像素的像素電路110排列成矩陣狀。詳細而言，於顯示部100中，m列掃描線12於圖中沿橫方向延伸設置，又，n行資料線14於圖中沿縱方向延伸，且與各掃描線12相互保持電性絕緣地設置。而且，對應於m列掃描線12與n行資料線14之交叉部而設置有像素電路110。因此，於本實施形態中，像素電路110以縱m列×橫n行排列成矩陣狀。
此處，m、n均為自然數。為區別掃描線12及像素電路110之矩陣中之列(row)，有時於圖中自上起依序稱為1、2、3、...、(m-1)、m列。同樣地，為區別資料線14及像素電路110之矩陣之行(column)，有時於圖中自左起依序稱為1、2、3、...、n-1、n行。
於本實施形態中，針對每行沿著資料線14分別設置有供電線16。對各供電線16共同供給作為重設電位之電位Vorst。
於光電裝置10中，藉由控制電路5而供給如下般之控制信號。詳細而言，於光電裝置10中，供給用以控制掃描線驅動電路20之控制信號Ctr1、及用以控制資料線驅動電路30之控制信號Ctr2。
掃描線驅動電路20係根據控制信號Ctr1生成用以於框時間(frame time)內針對每1列而依序對掃描線12進行掃描之掃描信號者。此處，將供給至第1、2、3、...、(m-1)、m列之掃描線12之掃描信號分別記作Gwr(1)、Gwr(2)、Gwr(3)、...、Gwr(m-1)、Gwr(m)。
再者，掃描線驅動電路20除掃描信號Gwr(1)~Gwr(m)以外，亦針對每列而生成與該掃描信號同步之各種控制信號並供給至顯示部100，但於圖2中省略圖示。又，所謂框時間係指光電裝置10顯示相當於1個鏡頭(cut)(畫面)之圖像所需之時間，例如，若同步信號中所含之垂直同步信號之頻率為120 Hz，則為相當於其1個週期之8.3毫秒之時間。
又，資料線驅動電路30對於位於由掃描線驅動電路20選 擇之列的像素電路110，將對應於該像素電路110之灰階資料的電位之資料信號Vd(1)、Vd(2)、...、Vd(n)藉由控制電路5而供給至第1、2、...、n行之資料線14。
參照圖3，對像素電路110進行說明。再者，於圖3中，表示對應於第i列及該第i列之掃描線12與第j行及相對於該第j行於右側相鄰之第(j+1)行之資料線14之交叉的相當於2個像素之像素電路110。此處，i為通常表示像素電路110所排列之列之情形時的記號，且為1以上m以下之整數。同樣地，j、(j+1)為通常表示像素電路110所排列之行之情形時的記號，且為1以上n以下之整數。於本實施形態中，對應於第i列及該第i列之掃描線12與第j行之資料線14之交叉的像素電路110與第1像素電路相等，對應於第i列及該第i列之掃描線12與第(j+1)行之資料線14之交叉的像素電路110與第2像素電路相等。即，第j行之資料線14為第1資料線，第(j+1)行之資料線為第2資料線。
如圖3所示，像素電路110包含P通道MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型電晶體121~125、OLED130、及保持電容132。因各像素電路110為彼此相同之構成，故以位於i列j行者為代表進行說明。
於i列j行之像素電路110中，電晶體122係發揮作為寫入電晶體之功能者，且其閘極節點連接於第i列之掃描線12，其汲極或源極節點之一者連接於第j行之資料線14，另一者分別連接於電晶體121中之閘極節點g、保持電容132之一端、及電晶體123之汲極節點。此處，關於電晶體 121之閘極節點，為與其他節點進行區別，而記作g。
對於第i列之掃描線12、即電晶體122之閘極節點，供給掃描信號Gwr(i)。
電晶體121係發揮作為驅動電晶體之功能者，且其源極節點連接於供電線116，其汲極節點分別連接於電晶體123之源極節點、及電晶體124之源極節點。此處，對於供電線116，供電像素電路110中成為電源之高位側之基板電位Vel。
電晶體123係發揮作為補償用電晶體之功能者，且對於其閘極節點供給控制信號Gcmp(i)。
電晶體124係發揮作為發光控制電晶體之功能者，且對於其閘極節點供給控制信號Gel(i)，且其汲極節點分別連接於電晶體125之源極節點及OLED130之陽極。
電晶體125係發揮作為初始化用電晶體之功能者，且對於其閘極節點供給控制信號Gorst(i)，且其汲極節點連接於對應於第j行之供電線(固定電位配線)16且保持為電位Vorst。
此處，電晶體121相當於第1電晶體，電晶體122相當於第2電晶體，電晶體123相當於第3電晶體。又，電晶體125相當於第4電晶體，電晶體124相當於第5電晶體。
保持電容132之另一端連接於供電線116。因此，保持電容132保持電晶體121之源極．汲極間之電壓。再者，作為保持電容132，既可使用寄生於電晶體121之閘極節點g之電容，亦可使用藉由於矽基板中以彼此不同之導電層夾持 絕緣層而形成之電容。
於本實施形態中，因光電裝置10形成於矽基板，故將電晶體121~125之基板電位設為電位Vel。
OLED130之陽極為針對每個像素電路110而個別設置之像素電極。相對於此，OLED130之陰極為遍及所有像素電路110而共用之共用電極118，且保持為於像素電路110中成為電源之低位側之電位Vct。
OLED130為於上述矽基板中由陽極與具有透光性之陰極夾持白色有機EL層而成之元件。而且，於OLED130之出射側(陰極側)，重疊有對應於RGB中之任一者之彩色濾光片。
於此種OLED130中，若電流自陽極流向陰極，則自陽極注入之電洞與自陰極注入之電子於有機EL層進行再結合而生成激子，從而產生白色光。此時所產生之白色光成為透過與矽基板(陽極)為相反側之陰極，並經過利用彩色濾光片之著色，而由觀察者側視認之構成。
又，於本實施形態中，連接於供電線16且以抑制對於電晶體121之閘極配線的電場強度之影響為目的之配線(屏蔽配線)即屏蔽圖案117延伸設置至與資料線14交叉之位置為止，且於該交叉部形成有平行板電容134。因該平行板電容134而自資料線14向電晶體121之閘極配線之電場強度較弱，寄生電容133大幅削減。詳細情況於下文進行敍述。
<光電裝置之動作>
其次，參照圖4，對光電裝置10之動作進行說明。圖4係 用以說明光電裝置10中之各部之動作之時序圖。
如該圖所示，掃描信號Gwr(1)~Gwr(m)依序切換為L位準，於1個框時間內，第1~m列之掃描線12於每1水平掃描時間(H)內依序被掃描。
於1水平掃描時間(H)內之動作係各列像素電路110相同。因此，以下，於水平掃描第i列之掃描時間內，特別是著眼於i列j行之像素電路110，說明動作。
於本實施形態中，第i列之掃描時間大致劃分為於圖4中由(b)表示之初始化時間、由(c)表示之補償時間及由(d)表示之寫入時間。而且，於(d)之寫入時間後，隔出間隔，成為由(a)表示之發光時間，於經過1個框時間後，再次到達第i列之掃描時間。因此，若以時間之順序而言，成為(發光時間)→初始化時間→補償時間→寫入時間→(發光時間)之週期之重複。
<發光時間>
為方便說明，根據成為初始化時間之前提之發光時間進行說明。如圖4所示，於第i列之發光時間內，掃描信號Gwr(i)為H位準，控制信號Gel(i)為L位準。又，作為邏輯信號之控制信號Gel(i)、Gcmp(i)、Gorst(i)中之控制信號Gel(i)為L位準，控制信號Gcmp(i)、Gorst(i)為H位準。
因此，於圖3所示之i列j行之像素電路110中，電晶體124接通，另一方面，電晶體122、123、125斷開。因此，電晶體121將對應於閘極．源極間之電壓Vgs的電流Ids供給至OLED130。如下所述，於本實施形態中，於發光時間內之 電壓Vgs為根據電晶體121之閾值電壓，按照資料信號之電位而位準位移之值。因此，對於OLED130，於補償電晶體121之閾值電壓之狀態下供給對應於灰階等級之電流。
再者，因第i列之發光時間為水平掃描除第i列以外之時間，故資料線14之電位適當發生變動。然而，於第i列之像素電路110中，因電晶體122斷開，故此處不考慮資料線14之電位變動。
<初始化時間>
其次，若成為第i列之掃描時間，則首先，開始(b)之初始化時間作為第1時間。於初始化時間內，與發光時間相比，控制信號Gel(i)及控制信號Gorst(i)分別變化為H位準及L位準。
因此，於圖3所示之i列j行之像素電路110中，電晶體124斷開，電晶體125接通。藉此，供給至OLED130之電流之路徑被遮斷，並且OLED130之陽極重設為電位Vorst。
因OLED130為如上所述由陽極與陰極夾持有機發光層而成之構成，故於陽極．陰極之間，並列地寄生電容。於發光時間內，當電流流向OLED130時，該OLED130之陽極．陰極間之兩端電壓由該電容保持，但該保持電壓藉由電晶體125之接通而重設。因此，於本實施形態中，於之後的發光時間內，當電流再次流向OLED130時，不易受到由該電容保持之電壓之影響。
詳細而言，例如於自高亮度之顯示狀態轉換至低亮度之顯示狀態時，若為不重設之構成，則保持亮度較高(流通 大電流)時之高電壓，故即便接下來欲流通小電流，亦流通過剩之電流，因而無法使之為低亮度之顯示狀態。相對於此，於本實施形態中，藉由電晶體125之接通而重設OLED130之陽極之電位，故低亮度側之再現性提高。
再者，於本實施形態中，對於電位Vorst，以該電位Vorst與共用電極118之電位Vct之差小於OLED130之發光閾值電壓之方式進行設定。因此，於初始化時間(接下來說明之補償時間及寫入時間)內，OLED130為斷開(非發光)狀態。
<補償時間>
於第i列之掃描時間內，接下來，到達(c)之補償時間作為第2時間。於補償時間內，與初始化時間相比，掃描信號Gwr(i)及控制信號Gcmp(i)成為L位準。另一方面，於補償時間內，於控制信號Gref維持為H位準之狀態下，控制信號/Gini為H位準。
因於補償時間內電晶體123接通，故電晶體121成為二極體連接。因此，於電晶體121中流通汲極電流，從而對閘極節點g及資料線14進行充電。詳細而言，電流以供電線116→電晶體121→電晶體123→電晶體122→第j行之資料線14之路徑流通。因此，藉由電晶體121之接通而處於相互連接狀態之資料線14及閘極節點g之電位上升。
然而，若將電晶體121之閾值電壓設為|Vth|，則隨著閘極節點g接近電位(Vel-|Vth|)而流向上述路徑之電流變得不易流通，至到達補償時間之結束之前，資料線14及閘極節 點g於電位(Vel-|Vth|)飽和。因此，保持電容132至到達補償時間結束之前，保持電晶體121之閾值電壓|Vth|。
<寫入時間>
於初始化時間後，到達(d)之寫入時間作為第3時間。於寫入時間內，因控制信號Gcmp(i)為H位準，故電晶體121之二極體連接被解除。自第j行之資料線14至i列j行之像素電路110中之閘極節點g為止之路徑中之電位藉由保持電容132而維持為(Vel-|Vth|)。
<發光時間>
於第i列之寫入時間結束後，到達發光時間。於該發光時間內，如上所述，因控制信號Gel(i)為L位準，故於i列j行之像素電路110中，電晶體124接通。於OLED130中，於補償電晶體121之閾值電壓之狀態下供給對應於灰階等級之電流。
此種動作係於第i列之掃描時間內，即便於除第j行之像素電路110以外之第i列之其他像素電路110中亦於時間上並列執行。進而，此種第i列之動作實際上係於1個框時間內，以第1、2、3、、(m-1)、m列之順序執行，並且針對每個框而重複。
又，如於圖3中由虛線表示般，於資料線14與像素電路110中之閘極節點g之間實際上寄生有寄生電容133。因此，若資料線14之電位變化幅度較大，則經由該寄生電容133而傳播至閘極節點g，並產生所謂之串擾或不均等，以致降低顯示品質。該寄生電容133之影響於像素電路110被 微細化時表現得較為明顯。
然而，於本實施形態中，如圖3所示，連接於供電線16之屏蔽圖案117延伸設置至與資料線14交叉之位置，且於該交叉部形成有平行板電容134。因該平行板電容134，而自資料線14向電晶體121之閘極配線之電場強度較弱，寄生電容133被大幅削減。
作為本發明之更理想之構成，較佳為使資料線14與產生雜訊之配線、及於受到雜訊之影響之節點之最近旁且自供電線16延伸設置之屏蔽圖案117交叉。藉此，可大幅減少電場之影響。
進而，根據本構成，雖會產生向屏蔽圖案117自身之雜訊施加，但因自接下來寫入影像信號之鄰接像素起延伸設置有屏蔽圖案117，故無當像素之顯示品質之影響。又，即便鄰接像素受到因雜訊而產生之變動，亦因正規之影像信號以下一時序寫入，故不會影響顯示品質。
根據本實施形態，因可確保較掃描時間長之時間、例如2個水平掃描時間，作為接通電晶體125之時間、即OLED130之重設時間，故可將於發光時間內保持於OLED130之寄生電容之電壓充分地初始化。
又，根據本實施形態，藉由電晶體121而供給至OLED130之電流Ids係抵消閾值電壓之影響。因此，根據本實施形態，即便電晶體121之閾值電壓針對每個像素電路110而不均，其不均亦得以補償，且對應於灰階等級之電流被供給至OLED130，故抑制有損顯示畫面之均一性的 顯示斑紋之產生，結果可實現高品質之顯示。
進而，根據本實施形態，因連接於供電線16之屏蔽圖案117延伸設置至與資料線14交叉之位置，且於該交叉部形成有平行板電容134，故自資料線14向電晶體121之閘極配線之電場強度較弱，從而可大幅削減寄生電容133。其結果，確實地防止經由寄生電容133而傳播至閘極節點g之所謂之串擾或斑紋等之產生，從而可實現高品質之顯示。
<像素電路之結構>
其次，參照圖5及圖6，對於該像素電路110之結構進行說明。
圖5係表示1個像素電路110之構成之平面圖，圖6係圖5中之在A-A'線剖斷之部分剖面圖。
再者，圖5係表示自觀察側俯視頂部發光之像素電路110之情形時之配線結構，但為了簡化，而省略形成於OLED130中之像素電極(陽極)以下之結構體。又，於以下各圖中，為使各層、各構件、各區域等成為可識別之大小，而使比例不同。
首先，如圖6所示，設置有作為基礎之基板2。基板2雖設置為平板狀，但於圖5中，為了可容易地理解各電晶體之位置，而表示為島狀。
於基板2上，如圖6所示，形成有用以形成電晶體122及電晶體123之主動區域140。此處，所謂主動區域係指形成MOS型電晶體之區域。又，與該主動區域140同樣地，於基板2上，如圖5所示，設置有主動區域141、142、143。 主動區域141構成電晶體121，主動區域142構成電晶體124，主動區域143構成電晶體125。
如圖6所示，以覆蓋主動區域140~143之大致整個面之方式設置有閘極絕緣膜17。於閘極絕緣膜17之表面，設置有鋁或多晶矽等閘極配線層，並且藉由將該閘極配線層圖案化，而設置有閘極電極144。閘極電極144為電晶體121之閘極電極，於與該閘極電極144相同之階層上，如圖5所示，設置有電晶體122之閘極電極145、電晶體123之閘極電極146、電晶體124之閘極電極147及電晶體125之閘極電極148。
於圖6中，以覆蓋閘極電極144或閘極絕緣膜17之方式形成有第1層間絕緣膜18。於第1層間絕緣膜18之表面，成膜導電性配線層，並且藉由該配線層之圖案化而形成中繼電極41。又，如圖5所示，於與該中繼電極41相同之階層，分別形成有中繼電極42、43、44、45。
其中，中繼電極41係經由將第1層間絕緣膜18開孔之接觸孔31而連接於電晶體121之閘極電極144。又，中繼電極41係經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔32而連接於電晶體122及電晶體123之主動區域140。
再者，於圖4中，於異種之配線層彼此重疊之部分，對於記號「□」附註有記號「×」之部分為接觸孔。
於圖5中，中繼電極42之一端經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔33而連接於電晶體122之 主動區域140，另一方面，中繼電極42之另一端經由將下述第2層間絕緣膜19開孔之接觸孔34而連接於下述資料線14。
中繼電極43之一端經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔35而連接於電晶體121之主動區域141，另一方面，中繼電極43之另一端經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔36而連接於電晶體123之主動區域140。
中繼電極44之一端連接於經由將第1層間絕緣膜18及閘極絕緣膜17分別開孔之接觸孔37而連接於電晶體125之主動區域143，另一方面，中繼電極44之另一端經由將下述第2層間絕緣膜19開孔之接觸孔38而連接於下述供電線16。
中繼電極45之一端經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔39而連接於電晶體125之主動區域143，另一方面，中繼電極45之另一端經由分別將第1層間絕緣膜18及閘極絕緣膜17開孔之接觸孔50而連接於電晶體124之主動區域142。
又，於與上述中繼電極41、42、43、44、45相同之階層，形成有掃描線12，控制線118、114、115。
掃描線12經由將第1層間絕緣膜18開孔之接觸孔51而連接於電晶體122之閘極電極145。
控制線118經由將第1層間絕緣膜18開孔之接觸孔52而連接於電晶體123之閘極電極146。
控制線114經由將第1層間絕緣膜18開孔之接觸孔53而連接於電晶體125之閘極電極148。
控制線115經由將第1層間絕緣膜18開孔之接觸孔54而連接於電晶體124之閘極電極147。
進而，於與上述中繼電極41、42、43、44、45相同之階層，如圖6所示，形成有屏蔽圖案117。屏蔽圖案117俯視來看，係自供電線(固定電位配線)16之下方延伸設置至到達資料線14之下方為止，且如圖5所示，以資料線14之長度方向之寬度亦變寬之方式形成。此處，所謂俯視來看係指自申請專利範圍中之第3方向觀察。進而，所謂下方係指供電線(固定電位配線)16及資料線14之基板2側，所謂資料線14之長度方向係對應於申請專利範圍中之第2方向。
藉由如此般以使屏蔽圖案117與資料線14交叉之方式構成，而形成平行板電容134，且自資料線14向與中繼電極41及中繼電極41電性連接之電晶體121之閘極電極144之電場強度較弱，從而可大幅削減形成於中繼電極41與資料線14之間之寄生電容133之影響。
作為本發明之更理想之構成，較佳為使資料線14與產生雜訊之配線及於受到雜訊之影響之節點之最近旁自供電線(固定電位配線)16延伸設置之屏蔽圖案交叉。更具體而言，於將屏蔽圖案117與資料線14交叉之區域設為交叉區域時，較佳為將中繼電極41配置於交叉區域之資料線14之長度方向之寬度內。於該情形時，因於交叉區域形成有平行板電容134，且於交叉區域之資料線14之長度方向之寬 度內配置有中繼電極41，故自資料線14向電性連接於位於平行板電容134附近之欲保護之電晶體121之閘極之中繼電極41之電場強度較弱，且大幅削減形成於自資料線14至中繼電極41及電晶體121之閘極之間之寄生電容，從而可抑制向電晶體121之閘極之雜訊施加。
進而，根據本構成，因不追加新的製造步驟便可形成屏蔽圖案117，故可防止成本增加。
藉由本構成，而產生向屏蔽圖案117自身之雜訊施加，但於採用點依序操作之情形時，因自接下來寫入影像之近旁的像素延伸設置屏蔽圖案117，故無當像素之顯示品質之影響。又，即便近旁之像素受到因雜訊而產生之變動，亦因正規之影像信號以下一時序寫入，故不會影響顯示品質。
以覆蓋中繼電極41、42、43、44、45，及掃描線12，控制線118、114、115，以及屏蔽圖案117或第1層間絕緣膜18之方式形成有第2層間絕緣膜19。於第2層間絕緣膜19之表面，成膜導電性配線層，並且藉由該配線層之圖案化而分別形成有向資料線14及供電線16以及電源線(圖示略)之連接部分119。
其中，供電線16經由將第2層間絕緣膜19開孔之接觸孔55而連接於屏蔽圖案117。
又，如上所述，供電線16經由將第2層間絕緣膜19開孔之接觸孔38而連接於中間電極44。
進而，資料線14經由將第2層間絕緣膜19開孔之接觸孔 34而連接於中間電極42。
又，向電源線之連接部分119經由將第2層間絕緣膜19、第1層間絕緣膜18、閘極絕緣膜17開孔之接觸孔56而連接於電晶體121之主動區域141。進而，向電源線之連接部分119經由接觸孔57而連接於較圖5所示之層更上層之電源線。
再者，圖3所示之電容132形成於較上述供電線16、資料線14更上層，但省略圖示。
關於作為光電裝置1之以下之結構，雖省略圖示，但於陽極，針對每個像素電路110而積層有包含有機EL材料之發光層，並且共用之透明電極遍及各像素電路110地作為兼作陰極之共用電極118而設置。藉此，發光元件150成為由相互對向之陽極與陰極夾持發光層而成之OLED，且藉由對應於自陽極流向陰極之電流之亮度而發光，面向與基板2相反之方向觀察(頂部發光結構)。此外，亦設置有用以將發光層與大氣遮斷之密封玻璃等，但省略說明。
又，於圖5中，省略作為OLED130之陽極的像素電極之圖示。
<應用．變形例>
本發明並不限定於上述實施形態或應用例等實施形態等，例如，可進行如下所述之各種變形。又，以下敍述之變形之態樣亦能夠將任意選擇之一個或複數個加以適當組合。
<控制電路>
於實施形態中，供給資料信號之控制電路5係與光電裝置10不同，但控制電路5亦可與掃描線驅動電路20或解多工器30、位準位移電路40一併積體化於矽基板。
<基板>
於實施形態中，雖設為將光電裝置10集成於矽基板之構成，但亦可設為集成於其他半導體基板之構成。又，亦可應用多晶矽而形成於玻璃基板等。總之，像素電路110微細化，於電製程晶體121中，於相對於閘極電壓Vgs之變化，汲極電流依指數函數較大地變化之構成中有效。
<控制信號Gcmp(i)>
於實施形態等中，若以第i列來說，則於寫入時間內將控制信號Gcmp(i)設為H位準，但亦可設為L位準。即，亦可設為並行地執行藉由接通電晶體123而實現閾值補償與向節點閘極g之寫入之構成。
<電晶體之通道型>
於上述實施形態等中，雖將像素電路110中之電晶體121~125以P通道型統一，但亦可以N通道型統一。又，亦可適當組合P通道型及N通道型。
<屏蔽圖案>
於上述實施形態中，雖對於將屏蔽圖案117形成於與欲保護之電晶體之閘極配線相同之層之例進行了說明，但本發明並不限定於此種構成，亦可於較閘極配線更上層之配線層形成屏蔽圖案117。
寄生電容133優先形成於產生雜訊之配線與其附近之欲 保護之電晶體之閘極配線之間。因此，只要以與欲保護之電晶體之閘極配線為相同之層或者較該電晶體之閘極配線更上層之配線形成屏蔽圖案117，則平行板電容134形成於產生雜訊之配線與屏蔽圖案117之間，從而可獲得更高之雜訊抑制效果。
<其他>
於實施形態等中，作為光電元件，雖例示了作為發光元件之OLED，但只要為例如無機發光二極體或LED(Light Emitting Diode，發光二極體)等以對應於電流之亮度發光者即可。
<電子機器>
其次，對於實施形態等或應用例之應用有光電裝置10之電子機器進行說明。光電裝置10係面向像素為小尺寸且高精細之顯示之用途。因此，作為電子機器，舉出頭戴式顯示器為例進行說明。
圖7係表示頭戴式顯示器之外觀之圖，圖8係表示其光學構成之圖。
首先，如圖7所示，頭戴式顯示器300就外觀而言，與普通眼鏡同樣地，包含眼鏡腿(temple)310，及鼻樑架(bridge)320，鏡片301L、301R。又，頭戴式顯示器300係如圖8所示，於鼻樑架320附近即鏡片301L、301R之裏側(圖中下側)，設置有左眼用光電裝置10L及右眼用光電裝置10R。
光電裝置10L之圖像顯示面以於圖8中位於左側之方式配 置。藉此，利用光電裝置10L之顯示圖像經由光學鏡片302L而向圖中9點鐘方向出射。半反射鏡(half mirror)303L係使利用光電裝置10L之顯示圖像向6點鐘方向反射，另一方面，透過自12點鐘方向入射之光。
光電裝置10R之圖像顯示面以位於與光電裝置10L相反之右側之方式配置。藉此，利用光電裝置10R之顯示圖像經由光學鏡片302R而向圖中3點鐘方向出射。半反射鏡303R係使利用光電裝置10R之顯示圖像向6點鐘方向反射，另一方面，透過自12點鐘方向入射之光。
於該構成中，頭戴式顯示器300之佩戴者可於與外界之情況重合之透視(see-through)狀態下觀察利用光電裝置10L、10R之顯示圖像。
又，於該頭戴式顯示器300中，若使伴隨視差之兩眼圖像中之左眼用圖像顯示於光電裝置10L，使右眼用圖像顯示於光電裝置10R，，則可使佩戴者感覺到所顯示之圖像如具有進深或立體感般(3D顯示)。
再者，關於光電裝置10，除頭戴式顯示器300以外，亦可應用於視訊攝影機或鏡片交換式數位相機等中之電子式取景器。
10‧‧‧光電裝置
12‧‧‧掃描線
14‧‧‧資料線
16‧‧‧供電線(固定電位配線)
20‧‧‧掃描線驅動電路
30‧‧‧資料線驅動電路
31‧‧‧接觸孔
32‧‧‧接觸孔
33‧‧‧接觸孔
34‧‧‧接觸孔
35‧‧‧接觸孔
36‧‧‧接觸孔
37‧‧‧接觸孔
38‧‧‧接觸孔
39‧‧‧接觸孔
41‧‧‧中間電極層
42‧‧‧中間電極層
43‧‧‧中間電極層
44‧‧‧中間電極層
45‧‧‧中間電極層
50‧‧‧接觸孔
51‧‧‧接觸孔
52‧‧‧接觸孔
53‧‧‧接觸孔
54‧‧‧接觸孔
55‧‧‧接觸孔
56‧‧‧接觸孔
100‧‧‧顯示部
110‧‧‧像素電路
114‧‧‧控制線
115‧‧‧控制線
116‧‧‧供電線
117‧‧‧屏蔽圖案
118‧‧‧控制線
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電晶體
125‧‧‧電晶體
130‧‧‧OLED
132‧‧‧保持電容
133‧‧‧寄生電容
134‧‧‧平行板電容
140‧‧‧主動區域
141‧‧‧主動區域
142‧‧‧主動區域
143‧‧‧主動區域
144‧‧‧閘極電極
145‧‧‧閘極電極
146‧‧‧閘極電極
147‧‧‧閘極電極
148‧‧‧閘極電極
300‧‧‧頭戴式顯示器
Gcmp‧‧‧控制信號
Gel‧‧‧控制信號
Gorst‧‧‧控制信號
Gw‧‧‧掃描信號
Vd(j)‧‧‧資料信號
Vorst‧‧‧電位
圖1係表示本發明之一實施形態之光電裝置之構成之立體圖。
圖2係表示同一光電裝置之構成之方塊圖。
圖3係表示同一光電裝置中之像素電路之圖。
圖4係表示同一光電裝置之動作之時序圖。
圖5係表示同一光電裝置之像素電路之構成之平面圖。
圖6係表示圖5中之以A-A'線破斷之構成之部分剖面圖。
圖7係表示實施形態等之使用有光電裝置之HMD之立體圖。
圖8係表示HMD之光學構成之圖。
2‧‧‧基板
12‧‧‧掃描線
14‧‧‧資料線
16‧‧‧供電線(固定電位配線)
31~39‧‧‧接觸孔
41~45‧‧‧中間電極層
50~57‧‧‧接觸孔
114、115‧‧‧控制線
117‧‧‧屏蔽圖案
118‧‧‧控制線
119‧‧‧連接部分
121~125‧‧‧電晶體
140~143‧‧‧主動區域
144~148‧‧‧閘極電極
Gcmp‧‧‧控制信號
Gel‧‧‧控制信號
Gorst‧‧‧控制信號
Gw‧‧‧掃描信號
Vd(j)‧‧‧資料信號
Vorst‧‧‧電位

Claims (11)

  1. 一種光電裝置，其包括：第1像素電路，其含有第1發光元件；及第2像素電路，其含有於上述第1發光元件之近旁沿著第1方向而配置之第2發光元件；該光電裝置之特徵在於包括：第1固定電位配線，其沿著與上述第1方向交叉之第2方向而配置，且電性連接於上述第1像素電路；第1資料線，其沿著上述第2方向而配置，且電性連接於上述第1像素電路；第2固定電位配線，其沿著上述第2方向而配置，且電性連接於上述第2像素電路；第2資料線，其沿著上述第2方向而配置，且電性連接於上述第2像素電路；驅動電晶體，其控制流動於上述第1發光元件之電流；及屏蔽配線，其連接於上述第2固定電位配線；且自與上述第1方向及上述第2方向垂直之第3方向觀察，上述第1資料線及上述屏蔽配線重合。
  2. 如請求項1之光電裝置，其中上述第1發光元件包括：第1像素電極；對向電極，其與上述第1像素電極對向而配置；及有機發光層，其配置於上述第1像素電極與上述對向電極之間；且上述第1像素電路包含：開關電晶體，其設置於上述 驅動電晶體之閘極電極與上述第1資料線之間；及中繼電極，其將上述驅動電晶體之閘極電極與上述開關電晶體連接；且自上述第1方向觀察，上述中繼電極配置於上述屏蔽配線之寬度內。
  3. 如請求項2之光電裝置，其中上述中繼電極配置於上述第1資料線與上述驅動電晶體之閘極電極之間之層。
  4. 如請求項2或3之光電裝置，其中上述中繼電極配置於與上述驅動電晶體之閘極電極相同之層。
  5. 如請求項1之光電裝置，其係應出射與上述第1發光元件及上述第2發光元件不同波長之光者。
  6. 如請求項1之光電裝置，其中上述第1像素電路包含：開關電晶體，其設置於上述驅動電晶體之閘極電極與上述第1資料線之間；及中繼電極，其將上述驅動電晶體之閘極電極與上述開關電晶體連接；且上述驅動電晶體之上述閘極電極係位於設置有上述開關電晶體之主動區域之層與設置有上述中繼電極之層之間；上述中繼電極係經由在上述中繼電極與上述主動區域之間之絕緣膜所設置之第1接觸孔而連接於上述主動區域，並且經由在上述中繼電極與上述閘極電極之間之絕緣膜所設置之第2接觸孔而連接於上述閘極電極；上述中繼電極係位於設置有上述驅動電晶體之上述閘極電極之層與設置有上述資料線之層之間； 上述屏蔽配線係：設置於與上述中繼電極相同之層，且自沿著上述掃描線之方向觀察，具有與上述中繼電極重合處。
  7. 一種光電裝置，其特徵在於包括：相互交叉之複數條掃描線及複數條資料線；複數個像素電路，其對應於上述掃描線與上述資料線之交叉而設置；固定電位配線，其對應於上述複數個像素電路之各者而設置，且供給特定電位；以及屏蔽配線，其與上述固定電位線電性連接；且上述複數個像素電路之各者包括：發光元件；驅動電晶體，其控制流動於上述發光元件之電流；及開關電晶體，其連接於上述驅動電晶體之閘極與上述資料線之間，且根據供給至上述掃描線之掃描信號而控制導通狀態；且上述屏蔽配線係自對應於該像素電路之近旁的像素電路之固定電位配線起延伸設置至該像素電路之資料線之下部而形成，且上述屏蔽配線之至少一部分與上述資料線交叉。
  8. 如請求項7之光電裝置，其中於將上述屏蔽配線與上述資料線交叉之區域設為交叉區域時，將上述驅動電晶體之閘極配置於上述交叉區域之上述資料線之長度方向之寬度內。
  9. 如請求項7或8之光電裝置，其中上述屏蔽配線形成於較上述資料線更下層，且形成於與上述驅動電晶體之閘極相同之層或者較該驅動電晶體之閘極更上層之配線層。
  10. 如請求項7之光電裝置，其中上述驅動電晶體之上述閘極電極係位於設置有上述開關電晶體之主動區域之層與設置有中繼電極之層之間；上述中繼電極係經由在上述中繼電極與上述主動區域之間之絕緣膜所設置之第1接觸孔而連接於上述主動區域，並且經由在上述中繼電極與上述閘極電極之間之絕緣膜所設置之第2接觸孔而連接於上述閘極電極；上述中繼電極係位於設置有上述驅動電晶體之上述閘極電極之層與設置有上述資料線之層之間；上述屏蔽配線係：設置於與上述中繼電極相同之層，且自沿著上述掃描線之方向觀察，具有與上述中繼電極重合處。
  11. 一種電子機器，其特徵在於包括如請求項1至10中任一項之光電裝置。
TW101145143A 2011-12-05 2012-11-30 光電裝置及電子機器 TWI567713B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011265503A JP5929136B2 (ja) 2011-12-05 2011-12-05 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
TW201324487A TW201324487A (zh) 2013-06-16
TWI567713B true TWI567713B (zh) 2017-01-21

Family

ID=48496825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145143A TWI567713B (zh) 2011-12-05 2012-11-30 光電裝置及電子機器

Country Status (5)

Country Link
US (1) US8822987B2 (zh)
JP (1) JP5929136B2 (zh)
KR (1) KR101970202B1 (zh)
CN (1) CN103137068B (zh)
TW (1) TWI567713B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
WO2015166857A1 (ja) * 2014-04-28 2015-11-05 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
US10115739B2 (en) * 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102382026B1 (ko) * 2015-01-19 2022-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102455618B1 (ko) * 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105161049B (zh) * 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102638298B1 (ko) 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
CN106157896B (zh) * 2016-09-26 2021-01-26 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、阵列基板和显示面板
JP7088201B2 (ja) 2017-09-22 2022-06-21 ソニーグループ株式会社 表示素子、表示装置、及び、電子機器
WO2020065962A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
CN113270046B (zh) * 2020-02-14 2023-07-07 群创光电股份有限公司 电子装置
KR20210142024A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 표시 장치
CN111564120B (zh) * 2020-05-28 2022-06-24 京东方科技集团股份有限公司 显示面板及显示装置
WO2022140923A1 (zh) 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置
CN113764438B (zh) * 2021-09-07 2024-05-28 厦门天马显示科技有限公司 显示面板及显示装置
US20230081342A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Electronic Devices with Displays for Mitigating Cathode Noise

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
US20070120118A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
US20110141084A1 (en) * 2008-09-10 2011-06-16 Sharp Kabushiki Kaisha Display device and method for driving the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876294B2 (en) 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP4610228B2 (ja) * 2003-11-07 2011-01-12 三洋電機株式会社 画素回路及び表示装置
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
JP2006030635A (ja) 2004-07-16 2006-02-02 Sony Corp 表示装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2006350162A (ja) 2005-06-20 2006-12-28 Victor Co Of Japan Ltd 反射型液晶表示装置
JP5078416B2 (ja) 2006-04-27 2012-11-21 キヤノン株式会社 反射型液晶表示装置及び反射型液晶表示装置用の基板
KR20080010500A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 표시 기판, 그 제조방법 및 이를 갖는 표시 장치
CN101154004A (zh) * 2006-09-28 2008-04-02 爱普生映像元器件有限公司 液晶装置的驱动电路、驱动方法、液晶装置及电子设备
JP2009109853A (ja) * 2007-10-31 2009-05-21 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4518193B2 (ja) 2008-06-10 2010-08-04 ソニー株式会社 光学装置および虚像表示装置
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
US20070120118A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
US20110141084A1 (en) * 2008-09-10 2011-06-16 Sharp Kabushiki Kaisha Display device and method for driving the same

Also Published As

Publication number Publication date
TW201324487A (zh) 2013-06-16
KR101970202B1 (ko) 2019-04-18
KR20130062873A (ko) 2013-06-13
JP5929136B2 (ja) 2016-06-01
CN103137068B (zh) 2016-08-17
CN103137068A (zh) 2013-06-05
JP2013117658A (ja) 2013-06-13
US8822987B2 (en) 2014-09-02
US20130140538A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
TWI567713B (zh) 光電裝置及電子機器
TWI590218B (zh) 光電裝置及具備其之電子機器
KR102048253B1 (ko) 전기 광학 장치 및 전자 기기
TWI605584B (zh) 光電裝置及具備其之電子機器
TWI603308B (zh) 光電裝置及電子機器
JP5929121B2 (ja) 電気光学装置および電子機器
JP6213644B2 (ja) 電気光学装置および電子機器
JP6015115B2 (ja) 電気光学装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
JP6376258B2 (ja) 電気光学装置および電子機器