KR20130062873A - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20130062873A
KR20130062873A KR1020120133857A KR20120133857A KR20130062873A KR 20130062873 A KR20130062873 A KR 20130062873A KR 1020120133857 A KR1020120133857 A KR 1020120133857A KR 20120133857 A KR20120133857 A KR 20120133857A KR 20130062873 A KR20130062873 A KR 20130062873A
Authority
KR
South Korea
Prior art keywords
data line
transistor
pixel circuit
wiring
gate
Prior art date
Application number
KR1020120133857A
Other languages
English (en)
Other versions
KR101970202B1 (ko
Inventor
신 후지타
타카유키 기타자와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20130062873A publication Critical patent/KR20130062873A/ko
Application granted granted Critical
Publication of KR101970202B1 publication Critical patent/KR101970202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

주사선과 데이터선과의 교차에 대응하여 형성된 화소 회로에 있어서, 실드 배선을, 상기 화소 회로에 인접하는 화소 회로에 접속된 고정 전위 배선에서, 상기 데이터선의 하부까지 연장하여 형성된다. 상기 실드 배선의 적어도 일부가, 상기 데이터선과 교차하도록 형성한다.

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 예를 들면 화소 회로가 미세화되었을 때에 유효한 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 발광 소자를 이용한 전기 광학 장치가 각종 제안되고 있다. 이 전기 광학 장치에서는, 주사선과 데이터선과의 교차에 대응하여, 상기 발광 소자나 트랜지스터 등을 포함하는 화소 회로가, 표시해야 할 화상의 화소에 대응하여 형성되는 구성이 일반적이다. OLED를 이용한 화소 회로는, 일반적으로, 데이터선으로부터 데이터 신호의 입력 가부를 결정하는 기입 트랜지스터와, 그 정보를 근거로 OLED에 공급하는 전류량을 결정하는 구동 트랜지스터로 구성된다. 또한, 화소 회로는, 데이터선으로부터 공급된 데이터 신호를 보존유지(holding)하는 유지 용량(storage capacitor)을 구비하고 있다. 또한, 고(高)화질화를 목적으로, 보다 많은 소자를 이용한 기술이 있다(예를 들면 특허문헌 1 참조).
일본공개특허공보 2003-271095호
그런데, 상기와 같은 화소 회로의 구성으로 실제 구동을 행하면, 데이터선의 전위 변동에 의해, 노이즈가 발생한다. OLED에 공급되는 전류는 구동 트랜지스터의 게이트ㆍ소스 간의 전압으로 정하기 때문에, 이 노이즈가 구동 트랜지스터의 게이트 노드나 소스 노드에 영향을 미치면, 정확한 휘도를 표시하지 못하고 불균일(uneveness) 등이 발생하고 있었다. 특히, 협피치(narrow pitch)로 화소 회로를 배치하여, 게이트 노드에 접속된 유지 용량을 크게 할 수 없는 경우에 큰 문제가 된다.
종래의 구조에서는, 기생 용량(parasitic capacitance)을 통하여, 데이터선의 노이즈가 구동 트랜지스터의 게이트 및 소스 노드에 침입한다. 이에 따라, 유지 용량에 축적된 데이터 신호가 변화하고, 구동 트랜지스터를 통하여 OLED 소자에 공급되는 전류도 동일하게 변화한다. 이 변화량이 휘도 불균일로서 시인되어, 표시 품위 저하를 초래한다.
본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 데이터선의 전위 변동에 수반하는 화질 열화를 저감시키는 것을 해결 과제의 하나로 한다.
상기 과제를 해결하기 위해 본 발명에 따른 전기 광학 장치에 있어서는, 서로 교차하는 복수의 주사선 및 복수의 데이터선과, 상기 주사선과 상기 데이터선의 교차에 대응하여 형성된 복수의 화소 회로와, 상기 복수의 화소 회로의 각각에 대응하여 형성되어 소정의 전위를 공급하는 고정 전위 배선과, 상기 고정 전위선과 전기적으로 접속되는 실드(shield) 배선을 갖고, 상기 복수의 화소 회로의 각각은, 발광 소자와, 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트와 상기 데이터선과의 사이에 접속되며, 상기 주사선에 공급되는 주사 신호에 따라 도통(道通) 상태가 제어되는 스위칭 트랜지스터를 구비하고, 상기 실드 배선은, 당해 화소 회로의 옆의 화소 회로에 대응하는 고정 전위 배선으로부터, 당해 화소 회로의 데이터선의 하부까지 연장하여 형성되어 있고, 상기 실드 배선의 적어도 일부가, 상기 데이터선과 교차하고 있는 것을 특징으로 한다.
본 발명에 의하면, 실드 배선이, 옆의 화소 회로의 고정 전위 배선으로부터, 노이즈를 발생시키는 데이터선의 하부까지, 연장하여 형성되어 있고, 실드 배선은, 그 적어도 일부가 데이터선과 교차하여 있다. 따라서, 이 교차 개소에 있어서, 데이터선과 실드 배선과의 사이에 평행 평판 용량이 형성된다. 그 때문에, 데이터선으로부터 구동 트랜지스터의 게이트로의 전계 강도가 약해져, 데이터선으로부터 구동 트랜지스터의 게이트와의 사이에 형성되는 기생 용량이 대폭으로 삭감된다. 그 결과, 구동 트랜지스터의 게이트가 데이터선으로부터 받는 노이즈의 영향이 경감되어, 높은 표시 품위를 얻는다. 또한, 실드선의 단부(端部)는, 데이터선보다 구동 트랜지스터의 게이트의 근처에 연장하여 형성되어 있어도 좋고, 혹은, 데이터선의 폭 방향의 도중까지 연장하여 형성되어 있어도 좋다.
또한, 실드 배선 자체로의 노이즈 인가가 발생하지만, 이 실드 배선은, 다음에 영상 신호를 기입하는 인접 화소 회로의 고정 전위 배선으로부터 연장하여 형성되어 있기 때문에, 자기 화소 회로의 표시 품위의 영향은 없어진다. 또한, 옆의 화소 회로가 노이즈에 의한 변동을 받아도, 정규의 영상 신호가 다음의 타이밍에서 기입되기 때문에, 표시 품위에의 영향을 억제할 수 있다.
본 발명에 있어서, 상기 실드 배선과 상기 데이터선이 교차하는 영역을 교차 영역으로 했을 때, 상기 구동 트랜지스터의 게이트를, 상기 교차 영역의 상기 데이터선의 길이 방향의 폭 내에 배치하는 것이 바람직하다.
이 구성에 있어서는, 교차 영역에 평행 평판 용량이 형성되고, 교차 영역의 데이터선의 길이 방향의 폭 내에 구동 트랜지스터의 게이트가 배치되기 때문에, 평행 평판 용량의 근방에 있는 보호하고자 하는 구동 트랜지스터의 게이트로의 데이터선으로부터의 전계 강도가 약해져, 데이터선으로부터 구동 트랜지스터의 게이트와의 사이에 형성되는 기생 용량을 대폭으로 삭감하여, 구동 트랜지스터의 게이트로의 노이즈 인가를 방지한다.
본 발명에 있어서, 상기 실드 배선은, 상기 데이터선보다 하층에 형성되고, 그리고, 상기 구동 트랜지스터의 게이트와 동일층 혹은 그보다 상층의 배선층에서 형성해도 좋다. 이 구성에 의하면, 평행 평판 용량은, 상기 배선층과 데이터선과의 사이에서 우선적으로 형성된다. 이 때문에, 보호하고자 하는 구동 트랜지스터의 게이트와 동일층 또는 그보다 상층의 배선층에서 실드 배선을 형성하면, 대부분의 기생 용량은, 상기 평행 평판 용량으로서 형성되게 되어, 보다 높은 노이즈 억제 효과가 얻어진다.
본 발명의 전기 광학 장치에 있어서는, 제1 발광 소자를 갖는 제1 화소 회로와, 상기 제1 발광 소자의 옆에 제1 방향을 따라서 배치된 제2 발광 소자를 갖는 제2 화소 회로를 구비하는 전기 광학 장치로서, 상기 제1 방향과 교차하는 제2 방향을 따라서 배치되고, 상기 제1 화소 회로에 전기적으로 접속된 제1 고정 전위 배선과, 상기 제2 방향을 따라서 배치되고, 상기 제1 화소 회로에 전기적으로 접속된 제1 데이터선과, 상기 제2 방향을 따라서 배치되고, 상기 제2 화소 회로에 전기적으로 접속된 제2 고정 전위 배선과, 상기 제2 방향을 따라서 배치되고, 상기 제2 화소 회로에 전기적으로 접속된 제2 데이터선과, 상기 제1 화소 회로에 전기적으로 접속되고, 상기 제1 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 제2 고정 전위 배선에 접속된 배선을 갖고, 상기 제1 데이터선 및 상기 배선은, 상기 제1 방향 및 상기 제2 방향에 수직인 제3 방향으로부터 보아 겹치는 것을 특징으로 한다.
본 발명에 의하면, 제2 화소 회로의 제2 고정 전위 배선에 접속된 배선과, 노이즈를 발생시키는 제1 화소 회로의 제1 데이터선이, 제1 방향 및 제2 방향에 수직인 제3 방향으로부터 보아 겹쳐 있다. 따라서, 이 겹침 개소에 있어서, 제1 데이터선과 상기 배선과의 사이에 평행 평판 용량이 형성된다. 그 때문에, 제1 데이터선으로부터 구동 트랜지스터의 게이트로의 전계 강도가 약해져, 제1 데이터선으로부터 구동 트랜지스터의 게이트와의 사이에 형성되는 기생 용량이 대폭으로 삭감된다. 그 결과, 구동 트랜지스터의 게이트가 제1 데이터선으로부터 받는 노이즈가 영향이 경감되어, 높은 표시 품위를 얻는다. 또한, 상기 배선의 단부는, 제1 데이터선보다 구동 트랜지스터의 게이트의 근처에 연장하여 형성되어 있어도 좋고, 혹은, 제1 데이터선의 폭 방향의 도중까지 연장하여 형성되어 있어도 좋다.
또한, 상기 배선 자체로의 노이즈 인가가 발생하지만, 상기 배선은, 다음에 영상 신호를 기입하는 제2 화소 회로의 제2 고정 전위 배선으로부터 연장하여 형성되어 있기 때문에, 자기 화소 회로의 표시 품위의 영향은 없어진다. 또한, 제2 화소 회로가 노이즈에 의한 변동을 받아도, 정규의 영상 신호가 다음의 타이밍에서 기입되기 때문에, 표시 품위로의 영향을 억제할 수 있다.
본 발명에 있어서는, 상기 제1 발광 소자는 제1 화소 전극과, 상기 제1 화소 전극과 대향하여 배치된 대향 전극과, 상기 제1 화소 전극과 상기 대향 전극과의 사이에 배치된 유기 발광층을 포함하고, 상기 제1 화소 회로는, 상기 구동 트랜지스터의 게이트 전극과 상기 제1 게이트선과의 사이에 이루어진 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극과 상기 스위칭 트랜지스터를 접속하는 중계 전극을 갖고, 상기 중계 전극은, 상기 제1 방향으로부터 보아 상기 배선의 폭 내에 배치해도 좋다.
이 구성에 있어서는, 상기 배선과 상기 제1 데이터선과의 겹침 영역에 평행 평판 용량이 형성되고, 구동 트랜지스터의 게이트 전극과 스위칭 트랜지스터를 접속하는 중계 전극이, 제1 방향으로부터 보아 상기 배선의 폭 내에 배치되기 때문에, 평행 평판 용량의 근방에 있는 보호하고자 하는 구동 트랜지스터의 게이트로의 데이터선으로부터의 전계 강도가 약해져, 제1 데이터선으로부터 구동 트랜지스터의 게이트와의 사이에 형성되는 기생 용량을 대폭으로 삭감하여, 구동 트랜지스터의 게이트로의 노이즈 인가를 방지한다.
본 발명에 있어서는, 상기 중계 전극은, 상기 제1 데이터선과 상기 구동 트랜지스터의 게이트 전극과의 사이의 층에 배치하도록 해도 좋다. 또한, 상기 중계 전극은, 상기 구동 트랜지스터의 게이트 전극과 동일층에 배치하도록 해도 좋다.
또한, 본 발명에 있어서는, 상기 제1 발광 소자와, 상기 제2 발광 소자는 상이한 파장의 광을 출사하는 것으로 해도 좋다.
또한, 본 발명은, 전기 광학 장치 외에, 전기 광학 장치의 구동 방법이나, 당해 전기 광학 장치를 갖는 전자 기기로서 개념하는 것도 가능하다. 전자 기기로서는, 전형적으로는 헤드마운트ㆍ디스플레이(HMD)나 전자 뷰파인더 등의 표시 장치를 들 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 전기 광학 장치의 구성을 나타내는 사시도이다.
도 2는 도 1의 전기 광학 장치의 구성을 나타내는 블록도이다.
도 3은 도 1의 전기 광학 장치에 있어서의 화소 회로를 나타내는 도면이다.
도 4는 도 1의 전기 광학 장치의 동작을 나타내는 타이밍 차트이다.
도 5는 도 1의 전기 광학 장치의 화소 회로의 구성을 나타내는 평면도이다.
도 6은 도 5에 있어서의 A-A＇선으로 파단한 구성을 나타내는 부분 단면도이다.
도 7은 실시 형태 등에 따른 전기 광학 장치를 이용한 HMD를 나타내는 사시도이다.
도 8은 HMD의 광학 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 실시하기 위한 형태에 있어서 도면을 참조하여 설명한다.
<실시 형태>
도 1은, 본 발명의 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 사시도이다.
전기 광학 장치(10)는, 예를 들면 헤드마운트ㆍ디스플레이에 있어서 화상을 표시하는 마이크로ㆍ디스플레이이다. 전기 광학 장치(10)의 상세에 대해서는 후술하지만, 복수의 화소 회로나 당해 화소 회로를 구동하는 구동 회로 등이 예를 들면 실리콘 기판에 형성된 유기 EL 장치이며, 화소 회로에는, 발광 소자의 일 예인 OLED가 이용되고 있다.
전기 광학 장치(10)는, 표시부에서 개구하는 틀 형상의 케이스(72)에 수납됨과 함께, FPC(Flexible Printed Circuits) 기판(74)의 일단이 접속되어 있다. FPC 기판(74)에는, 반도체칩의 제어 회로(5)가, COF(Chip On Film) 기술에 의해 실장됨과 함께, 복수의 단자(76)가 형성되어, 도시 생략된 상위 회로에 접속된다. 당해 상위 회로로부터 복수의 단자(76)를 통하여 화상 데이터가 동기(同期) 신호에 동기하여 공급된다. 동기 신호에는, 수직 동기 신호나, 수평 동기 신호, 도트 클록 신호가 포함된다. 또한, 화상 데이터는, 표시해야 할 화상의 화소의 계조 레벨을 예를 들면 8비트로 규정한다.
제어 회로(5)는, 전기 광학 장치(10)의 전원 회로와 데이터 신호 출력 회로의 기능을 겸용하는 것이다. 즉, 제어 회로(5)는, 동기 신호에 따라 생성된 각종의 제어 신호나 각종 전위를 전기 광학 장치(10)에 공급하는 것 외에, 디지털의 화상 데이터를 아날로그의 데이터 신호로 변환하여, 전기 광학 장치(10)에 공급한다.
도 2는, 제1 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 도면이다. 이 도면에 나타나는 바와 같이, 전기 광학 장치(10)는, 주사선 구동 회로(20)와, 데이터선 구동 회로(30)와, 표시부(100)로 대별된다.
이 중, 표시부(100)에는, 표시해야 할 화상의 화소에 대응한 화소 회로(110)가 매트릭스 형상으로 배열되어 있다. 상세하게는, 표시부(100)에 있어서, m행의 주사선(12)이 도면에 있어서 가로 방향으로 연재(延在)되어 형성되고, 또한, n열의 데이터선(14)이 도면에 있어서 세로 방향으로 연재되고, 그리고, 각 주사선(12)과 서로 전기적인 절연을 유지하여 형성되어 있다. 그리고, m행의 주사선(12)과 n열의 데이터선(14)과의 교차부에 대응하여 화소 회로(110)가 형성되어 있다. 이 때문에, 본 실시 형태에 있어서 화소 회로(110)는, 세로 m행×가로 n열로 매트릭스 형상으로 배열되어 있다.
여기에서, m, n은, 모두 자연수이다. 주사선(12) 및 화소 회로(110)의 매트릭스 중, 행(로우)을 구별하기 위해, 도면에 있어서 위로부터 순서대로 1, 2, 3, …, (m－1), m행이라고 부르는 경우가 있다. 마찬가지로 데이터선(14) 및 화소 회로(110)의 매트릭스의 열(칼럼)을 구별하기 위해, 도면에 있어서 왼쪽으로부터 순서대로 1, 2, 3, …, n－1, n열이라고 부르는 경우가 있다.
본 실시 형태에서는, 열마다 급전선(16)이 데이터선(14)을 따라서 각각 형성되어 있다. 각 급전선(16)에는 리셋 전위로서의 전위 Vorst가 공통으로 급전되어 있다.
그런데, 전기 광학 장치(10)에는, 다음과 같은 제어 신호가 제어 회로(5)에 의해 공급된다. 상세하게는, 전기 광학 장치(10)에는, 주사선 구동 회로(20)를 제어하기 위한 제어 신호 Ctr1과, 데이터선 구동 회로(30)를 제어하기 위한 제어 신호 Ctr2가 공급된다.
주사선 구동 회로(20)는, 프레임의 기간에 걸쳐 주사선(12)을 1행마다 순서대로 주사하기 위한 주사 신호를, 제어 신호 Ctr1에 따라 생성하는 것이다. 여기에서, 1, 2, 3, …, (m－1), m행째의 주사선(12)에 공급되는 주사 신호를, 각각 Gwr(1), Gwr(2), Gwr(3), …, Gwr(m－1), Gwr(m)으로 표기하고 있다.
또한, 주사선 구동 회로(20)는, 주사 신호 Gwr(1)∼Gwr(m) 외에도, 당해 주사 신호에 동기한 각종의 제어 신호를 행마다 생성하여 표시부(100)에 공급하지만, 도 2에 있어서는 도시를 생략하고 있다. 또한, 프레임의 기간이란, 전기 광학 장치(10)가 1컷(코마)분의 화상을 표시하는데에 필요로 하는 기간을 말하며, 예를 들면 동기 신호에 포함되는 수직 동기 신호의 주파수가 120㎐라면, 그 1주기분의 8.3밀리초의 기간이다.
또한, 데이터선 구동 회로(30)는, 주사선 구동 회로(20)에 의해 선택된 행에 위치하는 화소 회로(110)에 대하여, 당해 화소 회로(110)의 계조(gray scale) 데이터에 따른 전위의 데이터 신호 Vd(1), Vd(2), …, Vd(n)이, 1, 2, …, n열째의 데이터선(14)에 제어 회로(5)에 의해 공급된다.
도 3을 참조하여 화소 회로(110)에 대해서 설명한다. 또한, 도 3에는, i행째 및 당해 i행째의 주사선(12)과, j열째 및 당해 j열째에 대하여 우측에서 서로 옆하는 (j＋1)열째의 데이터선(14)과의 교차에 대응하는 2화소분의 화소 회로(110)가 나타나 있다. 여기에서, i는, 화소 회로(110)가 배열하는 행을 일반적으로 나타내는 경우의 기호로서, 1 이상 m 이하의 정수이다. 마찬가지로, j, (j＋1)은, 화소 회로(110)가 배열하는 열을 일반적으로 나타내는 경우의 기호로서, 1 이상 n 이하의 정수이다. 본 실시 형태에 있어서는, i행째 및 당해 i행째의 주사선(12)과, j열째의 데이터선(14)과의 교차에 대응하는 화소 회로(110)가 제1 화소 회로에 상당하고, i행째 및 당해 i행째의 주사선(12)과, (j＋1)열째의 데이터선(14)과의 교차에 대응하는 화소 회로(110)가 제2 화소 회로에 상당한다. 즉 j열째의 데이터선(14)이 제1 데이터선이고, (j＋1)열째의 데이터선이 제2 데이터선이다.
도 3에 나타나는 바와 같이, 화소 회로(110)는, P채널 MOS형의 트랜지스터(121∼125)와, OLED(130)와, 유지 용량(132)을 포함한다. 각 화소 회로(110)에 대해서는 서로 동일 구성이기 때문에, i행 j열에 위치하는 것으로 대표하여 설명한다.
i행 j열의 화소 회로(110)에 있어서, 트랜지스터(122)는, 기입 트랜지스터로서 기능하는 것으로, 그 게이트 노드는 i행째의 주사선(12)에 접속되고, 그 드레인 또는 소스 노드의 한쪽이 j열째의 데이터선(14)에 접속되고, 다른 한쪽이 트랜지스터(121)에 있어서의 게이트 노드(g)와, 유지 용량(132)의 일단과, 트랜지스터(123)의 드레인 노드에 각각 접속되어 있다. 여기에서, 트랜지스터(121)의 게이트 노드에 대해서는, 다른 노드와 구별하기 위해 g라고 표기한다.
i행째의 주사선(12), 즉, 트랜지스터(122)의 게이트 노드에는, 주사 신호 Gwr(i)가 공급된다.
트랜지스터(121)는, 구동 트랜지스터로서 기능하는 것으로, 그 소스 노드는 급전선(116)에 접속되고, 그 드레인 노드가 트랜지스터(123)의 소스 노드와, 트랜지스터(124)의 소스 노드에 각각 접속되어 있다. 여기에서, 급전선(116)에는, 화소 회로(110)에 있어서 전원의 고위측이 되는 기판 전위 Vel이 급전된다.
트랜지스터(123)는, 보상용 트랜지스터로서 기능하는 것으로, 그 게이트 노드에는 제어 신호 Gcmp(i)가 공급된다.
트랜지스터(124)는, 발광 제어 트랜지스터로서 기능하는 것으로, 그 게이트 노드에는 제어 신호 Gel(i)가 공급되고, 그 드레인 노드는 트랜지스터(125)의 소스 노드와 OLED(130)의 애노드에 각각 접속되어 있다.
트랜지스터(125)는, 초기화용 트랜지스터로서 기능하는 것으로, 그 게이트 노드에는 제어 신호 Gorst(i)가 공급되고, 그 드레인 노드는 j열째에 대응한 급전선(고정 전위 배선)(16)에 접속되어 전위 Vorst로 유지되어 있다.
여기에서, 트랜지스터(121)가 제1 트랜지스터에 상당하고, 트랜지스터(122)가 제2 트랜지스터에 상당하고, 트랜지스터(123)가 제3 트랜지스터에 상당한다. 또한, 트랜지스터(125)가 제4 트랜지스터에 상당하고, 트랜지스터(124)가 제5 트랜지스터에 상당한다.
유지 용량(132)의 타단은, 급전선(116)에 접속된다. 이 때문에, 유지 용량(132)은, 트랜지스터(121)의 소스ㆍ드레인 간의 전압을 보존유지하게 된다. 또한, 유지 용량(132)으로서는, 트랜지스터(121)의 게이트 노드(g)에 기생하는 용량을 이용해도 좋고, 실리콘 기판에 있어서 서로 상이한 도전층에서 절연층을 협지함으로써 형성되는 용량을 이용해도 좋다.
본 실시 형태에 있어서 전기 광학 장치(10)는 실리콘 기판에 형성되기 때문에, 트랜지스터(121∼125)의 기판 전위에 대해서는 전위 Vel로 하고 있다.
OLED(130)의 애노드는, 화소 회로(110)마다 개별적으로 형성되는 화소 전극이다. 이에 대하여, OLED(130)의 캐소드는, 화소 회로(110)의 전부에 걸쳐 공통의 공통 전극(118)으로서, 화소 회로(110)에 있어서 전원의 저위(低位)측이 되는 전위 Vct로 유지되어 있다.
OLED(130)는, 상기 실리콘 기판에 있어서, 애노드와 광투과성을 갖는 캐소드로 백색 유기 EL층을 협지한 소자이다. 그리고, OLED(130)의 출사측(캐소드측)에는 RGB 중 어느 것에 대응한 컬러 필터가 겹친다.
이러한 OLED(130)에 있어서, 애노드로부터 캐소드로 전류가 흐르면, 애노드로부터 주입된 정공(hole)과 캐소드로부터 주입된 전자가 유기 EL층에서 재결합해 여기자(exciton)가 생성되어, 백색광이 발생한다. 이때에 발생한 백색광은, 실리콘 기판(애노드)과는 반대측의 캐소드를 투과하여, 컬러 필터에 의한 착색을 거쳐, 관찰자측에 시인(視認)되는 구성으로 되어 있다.
또한, 본 실시 형태에서는, 급전선(16)에 접속되고, 트랜지스터(121)의 게이트 배선으로의 전계 강도의 영향을 억제하는 것을 목적으로 한 배선(실드 배선)인 실드 패턴(117)이, 데이터선(14)과 교차하는 위치까지 연장하여 형성되어 있고, 이 교차부에 있어서 평행 평판 용량(134)이 형성되어 있다. 이 평행 평판 용량(134)에 의해, 데이터선(14)으로부터 트랜지스터(121)의 게이트 배선으로의 전계 강도가 약해져, 기생 용량(133)이 대폭으로 삭감되게 된다. 상세하게는 후술한다.
<전기 광학 장치의 동작>
다음으로, 도 4를 참조하여 전기 광학 장치(10)의 동작에 대해서 설명한다. 도 4는, 전기 광학 장치(10)에 있어서의 각 부의 동작을 설명하기 위한 타이밍 차트이다.
이 도면에 나타나는 바와 같이, 주사 신호 Gwr(1)∼Gwr(m)가 순차 L레벨로 전환되어, 1프레임의 기간에 있어서 1∼m행째의 주사선(12)이 1수평 주사 기간(H)마다 순서대로 주사된다.
1수평 주사 기간(H)에서의 동작은, 각 행의 화소 회로(110)에 걸쳐 공통이다. 그래서 이하에 대해서는, i행째가 수평 주사되는 주사 기간에 있어서, 특히 i행 j열의 화소 회로(110)에 대해서 착목하여 동작을 설명한다.
본 실시 형태에서는 i행째의 주사 기간은, 크게 나누면, 도 4에 있어서 (b)로 나타나는 초기화 기간과, (c)로 나타나는 보상 기간과, (d)로 나타나는 기입 기간으로 나눌 수 있다. 그리고, (d)의 기입 기간 후, 사이를 두고 (a)로 나타나는 것이 발광 기간이 되고, 1프레임의 기간 경과 후에 재차 i행째의 주사 기간에 이른다. 이 때문에, 시간의 순으로 말하면, (발광 기간)→초기화 기간→보상 기간→기입 기간→(발광 기간)이라는 사이클의 반복이 된다.
<발광 기간>
설명의 편의상, 초기화 기간의 전제가 되는 발광 기간부터 설명한다. 도 4에 나타나는 바와 같이, i행째의 발광 기간에서는, 주사 신호 Gwr(i)가 H레벨이고, 제어 신호 Gel(i)는 L레벨이다. 또한, 논리 신호인 제어 신호 Gel(i), Gcmp(i), Gorst(i) 중, 제어 신호 Gel(i)가 L레벨이고, 제어 신호 Gcmp(i), Gorst(i)가 H레벨이다.
이 때문에, 도 3에 나타내는 i행 j열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온되는 한편, 트랜지스터(122, 123, 125)가 오프된다. 따라서, 트랜지스터(121)는, 게이트ㆍ소스 간의 전압(Vgs)에 따른 전류(Ids)를 OLED(130)에 공급한다. 후술하는 바와 같이, 본 실시 형태에 있어서 발광 기간에서의 전압(Vgs)은, 트랜지스터(121)의 문턱값 전압으로부터, 데이터 신호의 전위에 따라서 레벨 시프트된 값이다. 이 때문에, OLED(130)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태에서 공급되게 된다.
또한, i행째의 발광 기간은, i행째 이외가 수평 주사되는 기간이기 때문에, 데이터선(14)의 전위는 적절히 변동한다. 단, i행째의 화소 회로(110)에 있어서는, 트랜지스터(122)가 오프되어 있기 때문에, 여기에서는, 데이터선(14)의 전위 변동을 고려하고 있지 않다.
<초기화 기간>
다음으로 i행째의 주사 기간에 이르면, 우선, 제1 기간으로서 (b)의 초기화 기간이 개시된다. 초기화 기간에서는, 발광 기간과 비교하여, 제어 신호 Gel(i)가 H레벨로, 제어 신호 Gorst(i)가 L레벨로, 각각 변화한다.
이 때문에, 도 3에 나타내는 i행 j열의 화소 회로(110)에 있어서는 트랜지스터(124)가 오프되고, 트랜지스터(125)가 온된다. 이에 따라 OLED(130)에 공급되는 전류의 경로가 차단됨과 함께, OLED(130)의 애노드가 전위 Vorst로 리셋된다.
OLED(130)는, 전술한 바와 같이 애노드와 캐소드에서 유기 발광층을 협지한 구성이기 때문에, 애노드ㆍ캐소드의 사이에는, 용량이 병렬로 기생한다. 발광 기간에 있어서 OLED(130)에 전류가 흐르고 있었을 때에, 당해 OLED(130)의 애노드ㆍ캐소드 간의 양단 전압이 당해 용량에 의해 보존유지되지만, 이 보존유지 전압은, 트랜지스터(125)의 온에 의해 리셋된다. 이 때문에, 본 실시 형태에서는, 뒤의 발광 기간에 있어서 OLED(130)에 재차 전류가 흐를 때에, 당해 용량으로 보존유지되어 있는 전압의 영향을 받기 어려워진다.
상세하게는, 예를 들면 고휘도의 표시 상태로부터 저휘도의 표시 상태로 전환할 때에, 리셋하지 않는 구성이라면, 휘도가 높을(대전류가 흐를) 때의 고전압이 보존유지되어버리기 때문에, 다음으로, 소전류를 흘리려고 해도, 과잉한 전류가 흘러버려, 저휘도의 표시 상태로 시킬 수 없게 된다. 이에 대하여, 본 실시 형태에서는, 트랜지스터(125)의 온에 의해 OLED(130)의 애노드의 전위가 리셋되기 때문에, 저휘도측의 재현성을 높일 수 있게 된다.
또한, 본 실시 형태에 있어서, 전위 Vorst에 대해서는, 당해 전위 Vorst와 공통 전극(118)의 전위 Vct와의 차이가 OLED(130)의 발광 문턱값 전압을 하회하도록 설정된다. 이 때문에, 초기화 기간(다음에 설명하는 보상 기간 및 기입 기간)에 있어서, OLED(130)는 오프(비발광) 상태이다.
<보상 기간>
i행째의 주사 기간에서는, 다음으로 제2 기간으로서 (c)의 보상 기간이 된다. 보상 기간에서는 초기화 기간과 비교하여, 주사 신호 Gwr(i) 및 제어 신호 Gcmp(i)가 L레벨이 된다. 한편, 보상 기간에서는, 제어 신호 Gref가 H레벨로 유지된 상태에서 제어 신호/Gini가 H레벨이 된다.
보상 기간에 있어서 트랜지스터(123)가 온되기 때문에, 트랜지스터(121)는 다이오드 접속이 된다. 이 때문에, 트랜지스터(121)에는 드레인 전류가 흘러, 게이트 노드(g) 및 데이터선(14)을 충전한다. 상세하게는, 전류가, 급전선(116)→트랜지스터(121)→트랜지스터(123)→트랜지스터(122)→j열째의 데이터선(14) 이라는 경로로 흐른다. 이 때문에, 트랜지스터(121)의 온에 의해 서로 접속 상태에 있는 데이터선(14) 및 게이트 노드(g)의 전위는 상승한다.
단, 상기 경로에 흐르는 전류는, 트랜지스터(121)의 문턱값 전압을 ｜Vth｜로 하면, 게이트 노드(g)가 전위(Vel－｜Vth｜)에 가까워짐에 따라 흐르기 어려워지기 때문에, 보상 기간의 종료에 이르기까지, 데이터선(14) 및 게이트 노드(g)는 전위(Vel－｜Vth｜)에서 포화한다. 따라서, 유지 용량(132)은, 보상 기간의 종료에 이르기까지 트랜지스터(121)의 문턱값 전압 ｜Vth｜를 보존유지하게 된다.
<기입 기간>
초기화 기간 후, 제3 기간으로서 (d)의 기입 기간에 이른다. 기입 기간에서는, 제어 신호 Gcmp(i)가 H레벨이 되기 때문에, 트랜지스터(121)의 다이오드 접속이 해제된다. j열째의 데이터선(14)으로부터 i행 j열의 화소 회로(110)에 있어서의 게이트 노드(g)에 이르기까지의 경로에 있어서의 전위는, 유지 용량(132)에 의해 (Vel－｜Vth｜)로 유지된다.
<발광 기간>
i행째의 기입 기간이 종료된 후, 발광 기간에 이른다. 이 발광 기간에서는, 전술한 바와 같이 제어 신호 Gel(i)가 L레벨이 되기 때문에, i행 j열의 화소 회로(110)에 있어서는, 트랜지스터(124)가 온된다. OLED(130)에는, 계조 레벨에 따른 전류가 트랜지스터(121)의 문턱값 전압을 보상한 상태에서 공급되게 된다.
　이러한 동작은, i행째의 주사 기간에 있어서, j열째의 화소 회로(110) 이외의 i행째의 다른 화소 회로(110)에 있어서도 시간적으로 병렬되어 실행된다. 또한, 이러한 i행째의 동작은, 실제로는, 1프레임의 기간에 있어서 1, 2, 3, …, (m－1), m행째의 순서대로 실행됨과 함께, 프레임마다 반복된다.
또한, 도 3에 있어서 파선으로 나타나는 바와 같이 데이터선(14)과 화소 회로(110)에 있어서의 게이트 노드(g)와의 사이에는 기생 용량(133)이 실제로는 기생한다. 이 때문에, 데이터선(14)의 전위 변화폭이 크면, 당해 기생 용량(133)을 통하여 게이트 노드(g)에 전파되어, 소위 크로스토크(crosstalk)나 불균일 등이 발생하여 표시 품위를 저하시켜버린다. 당해 기생 용량(133)의 영향은, 화소 회로(110)가 미세화되었을 때에 현저하게 나타난다.
그러나, 본 실시 형태에 있어서는, 도 3에 나타내는 바와 같이, 급전선(16)에 접속된 실드 패턴(117)이, 데이터선(14)과 교차하는 위치까지 연장하여 형성되어 있고, 이 교차부에 있어서 평행 평판 용량(134)이 형성되어 있다. 이 평행 평판 용량(134)에 의해, 데이터선(14)으로부터 트랜지스터(121)의 게이트 배선으로의 전계 강도가 약해져, 기생 용량(133)이 대폭으로 삭감되게 된다.
본 발명의 보다 바람직한 구성으로서는, 노이즈를 발생시키는 배선과, 노이즈의 영향을 받는 노드의 최근방 근처에서, 급전선(16)으로부터 연장하여 형성된 실드 패턴(117)과 데이터선(14)을 교차시키는 것이 바람직하다. 이에 따라, 전계의 영향을 대폭으로 줄일 수 있다.
또한, 본 구성에 따르면, 실드 패턴(117) 자체로의 노이즈 인가가 발생하지만, 다음에 영상 신호를 기입하는 인접 화소로부터 실드 패턴(117)이 연장하여 형성되어 있기 때문에, 자기 화소의 표시 품위의 영향은 없다. 또한, 인접 화소가 노이즈에 의한 변동을 받아도, 정규의 영상 신호가 다음의 타이밍에서 기입되기 때문에, 표시 품위에 영향을 미치지 않는다.
본 실시 형태에 의하면, 트랜지스터(125)를 온시키는 기간, 즉 OLED(130)의 리셋 기간으로서, 주사 기간보다도 긴 기간, 예를 들면 2수평 주사 기간을 확보할 수 있기 때문에, 발광 기간에 있어서 OLED(130)의 기생 용량에 보존유지된 전압을 충분히 초기화할 수 있다.
또한, 본 실시 형태에 의하면, 트랜지스터(121)에 의해 OLED(130)에 공급되는 전류(Ids)는, 문턱값 전압의 영향이 상쇄된다. 이 때문에, 본 실시 형태에 의하면, 트랜지스터(121)의 문턱값 전압이 화소 회로(110)마다 불균일해져도, 그 불균일이 보상되어, 계조 레벨에 따른 전류가 OLED(130)에 공급되기 때문에, 표시 화면의 일양성(一樣性)을 손상시키는 바와 같은 표시 불균일의 발생을 억제할 수 있는 결과, 고품위의 표시가 가능하게 된다.
또한, 본 실시 형태에 의하면, 급전선(16)에 접속된 실드 패턴(117)이, 데이터선(14)과 교차하는 위치까지 연장하여 형성되어 있고, 이 교차부에 있어서 평행 평판 용량(134)이 형성되어 있기 때문에, 데이터선(14)으로부터 트랜지스터(121)의 게이트 배선으로의 전계 강도가 약해져, 기생 용량(133)을 대폭으로 삭감할 수 있다. 그 결과, 기생 용량(133)을 통하여 게이트 노드(g)에 전파되는, 소위 크로스토크나 불균일 등의 발생을 확실하게 방지하여, 고품위의 표시가 가능해진다.
<화소 회로의 구조>
다음으로, 이 화소 회로(110)의 구조에 대해서, 도 5 및 도 6을 참조하여 설명한다.
도 5는, 1개의 화소 회로(110)의 구성을 나타내는 평면도이고, 도 6은, 도 5에 있어서의 A-A＇선으로 파단한 부분 단면도이다.
또한, 도 5는, 톱 에미션의 화소 회로(110)를 관찰측으로부터 평면에서 본 경우의 배선 구조를 나타내고 있지만, 간략화를 위해, OLED(130)에 있어서의 화소 전극(양극; 陽極) 이후에 형성되는 구조체를 생략하고 있다. 또한, 이하의 각 도면에 있어서는, 각 층, 각 부재, 각 영역 등을 인식 가능한 크기로 하기 위해, 축척을 달리 하고 있다.
우선, 도 6에 나타나는 바와 같이, 기초가 되는 기판(2)이 형성되어 있다. 기판(2)은, 평판 형상으로 형성되지만, 도 5에 있어서는, 각 트랜지스터의 위치를 용이하게 이해할 수 있도록, 섬(island) 형상으로 나타내고 있다.
기판(2)에는, 도 6에 나타나는 바와 같이, 트랜지스터(122) 및 트랜지스터(123)를 형성하기 위한 능동 영역(140)이 형성되어 있다. 여기에서, 능동 영역이란, MOS형 트랜지스터가 형성되는 영역이다. 또한, 이 능동 영역(140)과 동일하게, 기판(2)에는, 도 5에 나타내는 바와 같이, 능동 영역(141, 142, 143)이 형성되어 있다. 능동 영역(141)은 트랜지스터(121)를 구성하고, 능동 영역(142)은 트랜지스터(124)를 구성하고, 능동 영역(143)은 트랜지스터(125)를 구성하는 것이다.
도 6에 나타나는 바와 같이, 능동 영역(140∼143)의 거의 전(全)면을 덮도록 게이트 절연막(17)이 형성되어 있다. 게이트 절연막(17)의 표면에는, 알루미늄이나 폴리실리콘 등의 게이트 배선층이 형성됨과 함께, 당해 게이트 배선층을 패터닝함으로써, 게이트 전극(144)이 형성되어 있다. 게이트 전극(144)은 트랜지스터(121)의 게이트 전극으로서, 이 게이트 전극(144)과 동일 계층에는, 도 5에 나타내는 바와 같이, 트랜지스터(122)의 게이트 전극(145), 트랜지스터(123)의 게이트 전극(146), 트랜지스터(124)의 게이트 전극(147) 및 트랜지스터(125)의 게이트 전극(148)이 형성되어 있다.
도 6에 있어서, 게이트 전극(144) 또는 게이트 절연막(17)을 덮도록 제1 층간 절연막(18)이 형성되어 있다. 제1 층간 절연막(18)의 표면에는 도전성의 배선층이 성막됨과 함께, 당해 배선층의 패터닝에 의해 중계 전극(relay electrode; 41)이 형성되어 있다. 또한, 도 5에 나타내는 바와 같이, 이 중계 전극(41)과 동일 계층에, 중계 전극(42, 43, 44, 45)이 각각 형성되어 있다.
이 중, 중계 전극(41)은, 제1 층간 절연막(18)을 개공(開孔)하는 콘택트홀(31)을 통하여 트랜지스터(121)의 게이트 전극(144)에 접속되어 있다. 또한, 중계 전극(41)은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(32)을 통하여 트랜지스터(122) 및 트랜지스터(123)의 능동 영역(140)에 접속되어 있다.
또한, 도 4에 있어서 이종(異種)의 배선층끼리가 겹치는 부분에 있어서 「□」표시에 「×」표시를 붙인 부분이 콘택트홀이다.
도 5에 있어서, 중계 전극(42)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(33)을 통하여 트랜지스터(122)의 능동 영역(140)에 접속되는 한편, 중계 전극(42)의 타단은, 후술하는 제2 층간 절연막(19)을 개공하는 콘택트홀(34)을 통하여 후술하는 데이터선(14)에 접속되어 있다.
중계 전극(43)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(35)을 통하여 트랜지스터(121)의 능동 영역(141)에 접속되는 한편, 중계 전극(43)의 타단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(36)을 통하여 트랜지스터(123)의 능동 영역(140)에 접속되어 있다.
중계 전극(44)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(37)을 통하여 트랜지스터(125)의 능동 영역(143)에 접속되는 한편, 중계 전극(44)의 타단은, 후술 하는 제2 층간 절연막(19)을 개공하는 콘택트홀(38)을 통하여 후술하는 급전선(16)에 접속되어 있다.
중계 전극(45)의 일단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(39)을 통하여 트랜지스터(125)의 능동 영역(143)에 접속되는 한편, 중계 전극(45)의 타단은, 제1 층간 절연막(18) 및 게이트 절연막(17)을 각각 개공하는 콘택트홀(50)을 통하여 트랜지스터(124)의 능동 영역(142)에 접속되어 있다.
　또한, 전술한 중계 전극(41, 42, 43, 44, 45)과 동일 계층에는, 주사선(12), 제어선(118, 114, 115)이 형성되어 있다.
　주사선(12)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(51)을 통하여 트랜지스터(122)의 게이트 전극(145)에 접속되어 있다.
　제어선(118)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(52)을 통하여 트랜지스터(123)의 게이트 전극(146)에 접속되어 있다.
　제어선(114)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(53)을 통하여 트랜지스터(125)의 게이트 전극(148)에 접속되어 있다.
　제어선(115)은, 제1 층간 절연막(18)을 개공하는 콘택트홀(54)을 통하여 트랜지스터(124)의 게이트 전극(147)에 접속되어 있다.
또한, 전술한 중계 전극(41, 42, 43, 44, 45)과 동일 계층에는, 도 6에 나타내는 바와 같이, 실드 패턴(117)이 형성되어 있다. 실드 패턴(117)은, 평면적으로 보아, 급전선(고정 전위 배선)(16)의 하방으로부터 데이터선(14)의 하방에 이르기까지 연장하여 형성되어 있고, 도 5에 나타내는 바와 같이, 데이터선(14)의 길이 방향의 폭도 넓어지도록 형성되어 있다. 여기에서, 평면적으로 본다는 것은 특허 청구의 범위에 있어서의, 제3 방향으로부터 보는 것이다. 또한 하방이란 급전선(고정 전위 배선)(16) 및 데이터선(14)의 기판(2)측을 가리키고, 데이터선(14)의 길이 방향이란 특허 청구의 범위에 있어서의 제2 방향에 대응한다.
이와 같이 실드 패턴(117)을 데이터선(14)과 교차하도록 구성함으로써, 평행 평판 용량(134)이 형성되게 되어, 데이터선(14)으로부터, 중계 전극(41) 및 중계 전극(41)과 전기적으로 접속된 트랜지스터(121)의 게이트 전극(144)으로의 전계 강도가 약해져, 중계 전극(41)과 데이터선(14)과의 사이에 형성되는 기생 용량(133)의 영향을 대폭으로 삭감할 수 있다.
본 발명의 보다 바람직한 구성으로서는, 노이즈를 발생시키는 배선과, 노이즈의 영향을 받는 노드의 최근방 근처에서 급전선(고정 전위 배선)(16)으로부터 연장하여 형성된 실드 패턴과 데이터선(14)을 교차시키는 것이 바람직하다. 보다 구체적으로는, 실드 패턴(117)과 데이터선(14)이 교차하는 영역을 교차 영역으로 했을 때, 중계 전극(41)을, 교차 영역의 데이터선(14)의 길이 방향의 폭 내에 배치하는 것이 바람직하다. 이 경우, 교차 영역에 평행 평판 용량(134)이 형성되고, 교차 영역의 데이터선(14)의 길이 방향의 폭 내에 중계 전극(41)이 배치되기 때문에, 평행 평판 용량(134)의 근방에 있는 보호하고자 하는 트랜지스터(121)의 게이트에 전기적으로 접속된 중계 전극(41)으로의 데이터선(14)으로부터의 전계 강도가 약해져, 데이터선(14)으로부터 중계 전극(41) 및 트랜지스터(121)의 게이트와의 사이에 형성되는 기생 용량을 대폭으로 삭감하여, 트랜지스터(121)의 게이트로의 노이즈 인가를 억제할 수 있다.
또한, 본 구성에 따르면, 실드 패턴(117)을 새로운 제조 공정의 추가 없이 형성할 수 있기 때문에, 비용 증가를 방지할 수 있다.
본 구성에 의해, 실드 패턴(117) 자체로의 노이즈 인가가 발생하지만, 점순차 조작을 채용하는 경우에는, 다음에 영상을 기입하는 이웃하는 화소로부터 실드 패턴(117)이 연장하여 형성되어 있기 때문에, 자기 화소의 표시 품위의 영향은 없다. 또한, 이웃하는 화소가 노이즈에 의한 변동을 받아도, 정규의 영상 신호가 다음의 타이밍에서 기입되기 때문에, 표시 품위에 영향을 미치지 않는다.
중계 전극(41, 42, 43, 44, 45), 및, 주사선(12), 제어선(118, 114, 115), 그리고 실드 패턴(117), 또는 제1 층간 절연막(18)을 덮도록 제2 층간 절연막(19)이 형성되어 있다. 제2 층간 절연막(19)의 표면에는 도전성의 배선층이 성막됨과 함께, 당해 배선층의 패터닝에 의해 데이터선(14) 및 급전선(16) 그리고 전원선(도시 생략)으로의 접속 부분(119)이 각각 형성되어 있다.
이 중, 급전선(16)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(55)을 통하여 실드 패턴(117)에 접속되어 있다.
또한, 전술한 바와 같이, 급전선(16)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(38)을 통하여 중간 전극(44)에 접속되어 있다.
또한, 데이터선(14)은, 제2 층간 절연막(19)을 개공하는 콘택트홀(34)을 통하여 중간 전극(42)에 접속되어 있다.
또한, 전원선으로의 접속 부분(119)은, 제2 층간 절연막(19), 제1 층간 절연막(18), 게이트 절연막(17)을 개공하는 콘택트홀(56)을 통하여 트랜지스터(121)의 능동 영역(141)에 접속되어 있다. 또한, 전원선으로의 접속 부분(119)은, 콘택트홀(57)을 통하여, 도 5에 나타내는 층보다도 더욱 상층에서 전원선에 접속되어 있다.
또한, 도 3에 나타내는 용량(132)은, 전술한 급전선(16), 데이터선(14)보다도 상층에 형성되지만, 도시를 생략한다.
전기 광학 장치(1)로서의 이후의 구조에 대해서는 도시 생략하지만, 양극에 화소 회로(110)마다 유기 EL 재료로 이루어지는 발광층이 적층됨과 함께, 각 화소 회로(110)에 걸쳐 공통의 투명 전극이, 음극을 겸하는 공통 전극(118)으로서 형성된다. 이에 따라, 발광 소자(150)는, 서로 대향하는 양극과 음극에서 발광층을 협지한 OLED가 되고, 양극으로부터 음극을 향해 흐르는 전류에 따른 휘도로 발광하여, 기판(2)과는 반대 방향을 향해 관찰되게 된다(톱 에미션 구조). 이외에도, 발광층을 대기로부터 차단하기 위한 밀봉 유리 등이 형성되지만, 설명은 생략한다.
또한, 도 5에서는, OLED(130)의 양극인 화소 전극의 도시를 생략하고 있다.
<응용ㆍ변형예>
본 발명은, 전술한 실시 형태나 응용예 등의 실시 형태 등으로 한정되는 것이 아니고, 예를 들면 다음에 서술하는 바와 같은 각종의 변형이 가능하다. 또한, 다음에 서술하는 변형의 실시 형태는, 임의로 선택된 1 또는 복수를 적절히 조합할 수도 있다.
<제어 회로>
실시 형태에 있어서, 데이터 신호를 공급하는 제어 회로(5)에 대해서는 전기 광학 장치(10)와는 별체로 했지만, 제어 회로(5)에 대해서도, 주사선 구동 회로(20)나 디멀티플렉서(demultiplexer; 30), 레벨 시프트 회로(40)와 함께, 실리콘 기판에 집적화해도 좋다.
<기판>
실시 형태에 있어서는, 전기 광학 장치(10)를 실리콘 기판에 집적한 구성으로 했지만, 다른 반도체 기판에 집적한 구성으로 해도 좋다. 또한, 폴리실리콘 프로세스를 적용하여 유리 기판 등에 형성해도 좋다. 결국, 화소 회로(110)가 미세화되어, 트랜지스터(121)에 있어서, 게이트 전압(Vgs)의 변화에 대하여 드레인 전류가 지수 함수적으로 크게 변화하는 구성에 유효하다.
<제어 신호 Gcmp(i)>
실시 형태 등에 있어서, i행째로 말하면, 기입 기간에 있어서 제어 신호 Gcmp(i)를 H레벨로 했지만, L레벨로 해도 좋다. 즉, 트랜지스터(123)를 온시키는 것에 의한 문턱값 보상과 노드 게이트(g)로의 기입을 병행하여 실행하는 구성으로 해도 좋다.
<트랜지스터의 채널형>
전술한 실시 형태 등에서는, 화소 회로(110)에 있어서의 트랜지스터(121∼125)를 P채널형으로 통일했지만, N채널형으로 통일해도 좋다. 또한, P채널형 및 N채널형을 적절히 조합해도 좋다.
<실드 패턴>
전술한 실시 형태에서는, 실드 패턴(117)을 보호하고자 하는 트랜지스터의 게이트 배선과 동일층에 형성하는 예에 대해서 설명했지만, 본 발명은 이러한 구성으로 한정되는 것이 아니고, 게이트 배선보다도 상층의 배선층에서 실드 패턴(117)을 형성하도록 해도 좋다.
기생 용량(133)은, 노이즈를 발생시키는 배선과, 그 근방의 보호하고자 하는 트랜지스터의 게이트 배선과의 사이에 우선적으로 형성된다. 따라서, 보호하고자 하는 트랜지스터의 게이트 배선과 동일층 혹은 그보다 상층의 배선에서 실드 패턴(117)을 형성하면, 평행 평판 용량(134)이 노이즈를 발생시키는 배선과 실드 패턴(117)과의 사이에 형성되게 되어, 보다 높은 노이즈 억제 효과를 얻을 수 있다.
<기타>
실시 형태 등에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode) 등, 전류에 따른 휘도로 발광하는 것이면 좋다.
<전자 기기>
다음으로, 실시 형태 등이나 응용예에 따른 전기 광학 장치(10)를 적용한 전자 기기에 대해서 설명한다. 전기 광학 장치(10)는, 화소가 작은 사이즈이고 고정세(高精細)한 표시인 용도에 이상적이다. 그래서, 전자 기기로서 헤드마운트ㆍ디스플레이를 예로 들어 설명한다.
도 7은, 헤드마운트ㆍ디스플레이의 외관을 나타내는 도면이고, 도 8은, 그 광학적인 구성을 나타내는 도면이다.
우선, 도 7에 나타나는 바와 같이, 헤드마운트ㆍ디스플레이(300)는, 외관적으로는, 일반적인 안경과 동일하게 템플(310)이나, 브리지(320), 렌즈(301L, 301R)를 갖는다. 또한, 헤드마운트ㆍ디스플레이(300)는, 도 8에 나타나는 바와 같이, 브리지(320) 근방이며 렌즈(301L, 301R)의 안측(도면에 있어서 하측)에는, 좌안용의 전기 광학 장치(10L)와 우안용의 전기 광학 장치(10R)가 형성된다.
　전기 광학 장치(10L)의 화상 표시면은, 도 8에 있어서 좌측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10L)에 의한 표시 화상은, 광학 렌즈(302L)를 통하여 도면에 있어서 9시 방향으로 출사한다. 하프 미러(303L)는, 전기 광학 장치(10L)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시 방향으로부터 입사된 광을 투과시킨다.
전기 광학 장치(10R)의 화상 표시면은, 전기 광학 장치(10L)와는 반대인 우측이 되도록 배치되어 있다. 이에 따라 전기 광학 장치(10R)에 의한 표시 화상은, 광학 렌즈(302R)를 통하여 도면에 있어서 3시 방향으로 출사한다. 하프 미러(303R)는, 전기 광학 장치(10R)에 의한 표시 화상을 6시 방향으로 반사시키는 한편으로, 12시의 방향으로부터 입사된 광을 투과시킨다.
이 구성에 있어서, 헤드마운트ㆍ디스플레이(300)의 장착자는, 전기 광학 장치(10L, 10R)에 의한 표시 화상을, 겉의 모습과 서로 겹친 시스루 상태에서 관찰할 수 있다.
또한, 이 헤드마운트ㆍ디스플레이(300)에 있어서, 시차(視差)를 수반하는 양안 화상 중, 좌안용 화상을 전기 광학 장치(10L)에 표시시키고, 우안용 화상을 전기 광학 장치(10R)에 표시시키면, 장착자에 대하여, 표시된 화상이 마치 안길이나 입체감을 갖는 것과 같이 지각시킬 수 있다(3D표시).
또한, 전기 광학 장치(10)에 대해서는, 헤드마운트ㆍ디스플레이(300)의 외에도, 비디오 카메라나 렌즈 교환식의 디지털 카메라 등에 있어서의 전자식 뷰파인더에도 적용 가능하다.
10 : 전기 광학 장치
12 : 주사선
14 : 데이터선
16 : 급전선(고정 전위 배선)
20 : 주사선 구동 회로
30 : 데이터선 구동 회로
30∼39 : 콘택트홀
41∼45 : 중간 전극층
50∼56 : 콘택트홀
100 : 표시부
110 : 화소 회로
114, 115 : 제어선 급전선
116 : 급전선
117 : 실드 패턴
118 : 제어선
121∼125 : 트랜지스터
130 : OLED
132 : 유지 용량
133 : 기생 용량
134 : 평행 평판 용량
140∼143 : 능동 영역
144∼148 : 게이트 전극
300 : 헤드마운트ㆍ디스플레이

Claims (9)

  1. 제1 발광 소자를 갖는 제1 화소 회로와, 상기 제1 발광 소자에 이웃하여 제1 방향을 따라서 배치된 제2 발광 소자를 갖는 제2 화소 회로를 구비하는 전기 광학 장치로서,
    상기 제1 방향과 교차하는 제2 방향을 따라서 배치되고, 상기 제1 화소 회로에 전기적으로 접속된 제1 고정 전위 배선과,
    상기 제2 방향을 따라서 배치되고, 상기 제1 화소 회로에 전기적으로 접속된 제1 데이터선과,
    상기 제2 방향을 따라서 배치되고, 상기 제2 화소 회로에 전기적으로 접속된 제2 고정 전위 배선과,
    상기 제2 방향을 따라서 배치되고, 상기 제2 화소 회로에 전기적으로 접속된 제2 데이터선과,
    상기 제1 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와,
    상기 제2 고정 전위 배선에 접속된 배선을 갖고,
    상기 제1 데이터선 및 상기 배선은, 상기 제1 방향 및 상기 제2 방향에 수직인 제3 방향으로부터 보아 겹치는 것을 특징으로 하는 전기 광학 장치.
  2. 제1항에 있어서,
    상기 제1 발광 소자는 제1 화소 전극과, 상기 제1 화소 전극과 대향하여 배치된 대향 전극과, 상기 제1 화소 전극과 상기 대향 전극과의 사이에 배치된 유기 발광층을 포함하고,
    상기 제1 화소 회로는, 상기 구동 트랜지스터의 게이트 전극과 상기 제1 게이트선과의 사이에 이루어진 스위칭 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극과 상기 스위칭 트랜지스터를 접속하는 중계 전극(relay electrode)을 갖고,
    상기 중계 전극은, 상기 제1 방향으로부터 보아 상기 배선의 폭 내에 배치되어 있는 것을 특징으로 하는 전기 광학 장치.
  3. 제2항에 있어서,
    상기 중계 전극은, 상기 제1 데이터선과 상기 구동 트랜지스터의 게이트 전극과의 사이의 층에 배치된 것을 특징으로 하는 전기 광학 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 중계 전극은, 상기 구동 트랜지스터의 게이트 전극과 동일층에 배치된 것을 특징으로 하는 전기 광학 장치.
  5. 제1항에 있어서,
    상기 제1 발광 소자와, 상기 제2 발광 소자는 상이한 파장의 광을 출사하는 것을 특징으로 하는 전기 광학 장치.
  6. 서로 교차하는 복수의 주사선 및 복수의 데이터선과,
    상기 주사선과 상기 데이터선과의 교차에 대응하여 형성된 복수의 화소 회로와,
    상기 복수의 화소 회로의 각각에 대응하여 형성되어, 소정의 전위를 공급하는 고정 전위 배선과,
    상기 고정 전위선과 전기적으로 접속되는 실드 배선을 갖고,
    상기 복수의 화소 회로의 각각은,
    발광 소자와,
    상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와,
    상기 구동 트랜지스터의 게이트와 상기 데이터선과의 사이에 접속되어, 상기 주사선에 공급되는 주사 신호에 따라 도통(道通) 상태가 제어되는 스위칭 트랜지스터를 구비하고,
    상기 실드 배선은, 당해 화소 회로의 이웃하는 화소 회로에 대응하는 고정 전위 배선으로부터, 당해 화소 회로의 데이터선의 하부까지 연장하여 형성되어 있고, 상기 실드 배선의 적어도 일부가, 상기 데이터선과 교차하고 있는 것을 특징으로 하는 전기 광학 장치.
  7. 제6항에 있어서,
    상기 실드 배선과 상기 데이터선이 교차하는 영역을 교차 영역으로 했을 때, 상기 구동 트랜지스터의 게이트를, 상기 교차 영역의 상기 데이터선의 길이 방향의 폭 내에 배치한 것을 특징으로 하는 전기 광학 장치.
  8. 제6항에 있어서,
    상기 실드 배선은, 상기 데이터선보다 하층에 형성되고, 그리고, 상기 구동 트랜지스터의 게이트와 동일층 혹은 그보다 상층의 배선층에서 형성되는 것을 특징으로 하는 전기 광학 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020120133857A 2011-12-05 2012-11-23 전기 광학 장치 및 전자 기기 KR101970202B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-265503 2011-12-05
JP2011265503A JP5929136B2 (ja) 2011-12-05 2011-12-05 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20130062873A true KR20130062873A (ko) 2013-06-13
KR101970202B1 KR101970202B1 (ko) 2019-04-18

Family

ID=48496825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120133857A KR101970202B1 (ko) 2011-12-05 2012-11-23 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US8822987B2 (ko)
JP (1) JP5929136B2 (ko)
KR (1) KR101970202B1 (ko)
CN (1) CN103137068B (ko)
TW (1) TWI567713B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6225511B2 (ja) * 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
CN106255921A (zh) * 2014-04-28 2016-12-21 夏普株式会社 有源矩阵基板和具备其的显示装置
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102382026B1 (ko) * 2015-01-19 2022-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102455618B1 (ko) * 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105161049B (zh) * 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102638298B1 (ko) 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
CN106157896B (zh) * 2016-09-26 2021-01-26 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、阵列基板和显示面板
US10971073B2 (en) * 2017-09-22 2021-04-06 Sony Corporation Display element, display device, and electronic device
WO2020065962A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置
CN116665551A (zh) * 2020-02-14 2023-08-29 群创光电股份有限公司 电子装置
KR20210142024A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 표시 장치
CN111564120B (zh) * 2020-05-28 2022-06-24 京东方科技集团股份有限公司 显示面板及显示装置
CN115023751B (zh) 2020-12-28 2023-12-05 京东方科技集团股份有限公司 显示面板和显示装置
CN113764438B (zh) * 2021-09-07 2024-05-28 厦门天马显示科技有限公司 显示面板及显示装置
US20230081342A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Electronic Devices with Displays for Mitigating Cathode Noise

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
US20070120118A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
US20110141084A1 (en) * 2008-09-10 2011-06-16 Sharp Kabushiki Kaisha Display device and method for driving the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP4610228B2 (ja) * 2003-11-07 2011-01-12 三洋電機株式会社 画素回路及び表示装置
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
JP2006030635A (ja) 2004-07-16 2006-02-02 Sony Corp 表示装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2006350162A (ja) 2005-06-20 2006-12-28 Victor Co Of Japan Ltd 反射型液晶表示装置
JP5078416B2 (ja) 2006-04-27 2012-11-21 キヤノン株式会社 反射型液晶表示装置及び反射型液晶表示装置用の基板
KR20080010500A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 표시 기판, 그 제조방법 및 이를 갖는 표시 장치
CN101154004A (zh) * 2006-09-28 2008-04-02 爱普生映像元器件有限公司 液晶装置的驱动电路、驱动方法、液晶装置及电子设备
JP2009109853A (ja) * 2007-10-31 2009-05-21 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4518193B2 (ja) 2008-06-10 2010-08-04 ソニー株式会社 光学装置および虚像表示装置
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP5682385B2 (ja) 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
US20070120118A1 (en) * 2005-11-30 2007-05-31 Seiko Epson Corporation Light-emitting device and electronic apparatus
JP2007148216A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
WO2009017122A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置
US20110141084A1 (en) * 2008-09-10 2011-06-16 Sharp Kabushiki Kaisha Display device and method for driving the same

Also Published As

Publication number Publication date
JP2013117658A (ja) 2013-06-13
CN103137068B (zh) 2016-08-17
US8822987B2 (en) 2014-09-02
CN103137068A (zh) 2013-06-05
TW201324487A (zh) 2013-06-16
US20130140538A1 (en) 2013-06-06
JP5929136B2 (ja) 2016-06-01
KR101970202B1 (ko) 2019-04-18
TWI567713B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
KR101970202B1 (ko) 전기 광학 장치 및 전자 기기
KR102051357B1 (ko) 전기 광학 장치 및 전자 기기
TWI605584B (zh) 光電裝置及具備其之電子機器
JP6064313B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR102048253B1 (ko) 전기 광학 장치 및 전자 기기
JP5879944B2 (ja) 電気光学装置、および電子機器
KR20130112764A (ko) 전기 광학 장치 및 전자 기기
JP5929121B2 (ja) 電気光学装置および電子機器
JP6213644B2 (ja) 電気光学装置および電子機器
JP6015115B2 (ja) 電気光学装置および電子機器
JP6152902B2 (ja) 電気光学装置、および電子機器
JP5929087B2 (ja) 電気光学装置および電子機器
JP6673406B2 (ja) 電気光学装置および電子機器
JP6376258B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right