TW201344863A - 具矽通孔內連線的半導體封裝及其封裝方法 - Google Patents

具矽通孔內連線的半導體封裝及其封裝方法 Download PDF

Info

Publication number
TW201344863A
TW201344863A TW102112294A TW102112294A TW201344863A TW 201344863 A TW201344863 A TW 201344863A TW 102112294 A TW102112294 A TW 102112294A TW 102112294 A TW102112294 A TW 102112294A TW 201344863 A TW201344863 A TW 201344863A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
interconnect
hole
semiconductor package
disposed
Prior art date
Application number
TW102112294A
Other languages
English (en)
Other versions
TWI534967B (zh
Inventor
Ming-Tzong Yang
Cheng-Chou Hung
Yu-Hua Huang
Wei-Che Huang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201344863A publication Critical patent/TW201344863A/zh
Application granted granted Critical
Publication of TWI534967B publication Critical patent/TWI534967B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種具矽通孔的半導體封裝及其封裝方法。上述具矽通孔的半導體封裝包括一半導體基板；一通孔，穿過上述半導體基板；一矽通孔內連線，設置於上述通孔內；一導電層，設置於襯墊於上述通孔的一側壁，且圍繞上述矽通孔內連線。

Description

具矽通孔內連線的半導體封裝及其封裝方法
本發明係關於一種具矽通孔內連線的半導體封裝及其封裝方法，特別係關於一種用於具有矽通孔內連線的半導體封裝的抑制噪音耦合結構及其封裝方法。
對於電子工程領域而言，矽通孔(through silicon via，TSV)為完全穿過一矽晶圓或矽晶片的一種垂直電性連接物。相較於例如封裝上封裝(package-on-package)的其他半導體封裝，矽通孔係利用高性能的製造技術所製成。矽通孔係用於製造三維(3D)半導體封裝和3D積體電路。相較於其他半導體封裝，矽通孔的介層孔插塞的密度係實質上大於其他半導體封裝，且矽通孔具有較短的連接長度。
習知矽通孔的絕緣襯墊係視為介於矽晶圓和矽通孔插塞之間的一電容。在高頻應用(例如射頻(RF)應用)中，習知矽通孔的電感係因為上述絕緣襯墊而降低。當高速電路(例如數位電路)在傳遞訊號時，上述訊號會從上述高速電路耦合至其他的節點，例如類比電路的矽通孔。因此，會產生噪音耦合效應(noise coupling effect)且噪音耦合效應會干擾其他敏感 的電路(例如類比電路)，因而影響需要高時脈速度(high clock rate)和高類比精確度(high analog precision)的半導體封裝的整體性能表現。
因此，在此技術領域中，有需要一種用於具有矽通孔內連線的半導體封裝的新穎抑制噪音耦合結構，以改善上述缺點。
有鑑於此，本發明之目的在於提供用於具有矽通孔內連線的半導體封裝的抑制噪音耦合結構及其封裝方法，以將從半導體基板或矽通孔內連線耦合的噪音快速地傳遞至接地埠(GND)。
本發明之一實施例係提供一種具有一矽通孔內連線的半導體封裝。上述具有一矽通孔內連線的半導體封裝包括一半導體基板；一通孔，穿過上述半導體基板；一矽通孔內連線，設置於上述通孔內；以及一導電層，設置於襯墊於上述通孔的一側壁，且圍繞上述矽通孔內連線。
本發明之另一實施例係提供一種具有一矽通孔內連線的半導體封裝。上述具有一矽通孔內連線的半導體封裝包括一半導體基板；一矽通孔內連線，設置於上述半導體基板的一通孔內；以及一導電層，位於上述矽通孔內連線和上述半導體基板之間。
本發明之又一實施例係提供一種具有一矽通孔內連線的半導體封裝的形成方法。上述具有一矽通孔內連線的半導體封裝的形成方法包括提供一半導體基板，其具有一前側和 一後側，其中上述半導體基板包括一保護環摻雜區，設置於上述半導體基板中，且耦接至一接地埠；一井區，設置於上述半導體基板中，其中上述保護環摻雜區的一邊界係形成於上述井區內；一隔絕區，設置於上述井區上，被上述保護環摻雜區圍繞；以及一多晶矽圖案，設置於上述隔絕區的正上方；從上述半導體基板的上述後側形成穿過上述半導體基板的一部分的一第一開口；順應性形成一導電層，襯墊於上述半導體基板的上述後側及上述第一開口的一側壁和一底面；移除形成於上述半導體基板的上述後側及上述第一開口的上述底面上的上述導電層，直到暴露出上述隔絕區為止，以形成一第二開口；順應性形成一絕緣層，襯墊於上述半導體基板的上述後側及上述第二開口的一側壁和一底面；移除形成於上述半導體基板的上述後側及上述第二開口的上述底面上的上述絕緣層，直到暴露出上述多晶矽圖案為止，以形成一通孔；以及形成一導電介層孔插塞，填入上述通孔，且覆蓋上述絕緣層。
200‧‧‧半導體基板
201‧‧‧前側
203‧‧‧後側
205‧‧‧淺溝槽隔絕物
208‧‧‧介電層堆疊結構
212、212a‧‧‧矽通孔內連線
214、214a‧‧‧開口
216‧‧‧末端
222‧‧‧內連線結構
220‧‧‧積體電路元件
224、224a‧‧‧導電介層孔插塞
226‧‧‧多晶矽圖案
228‧‧‧導電凸塊
229、230、230a‧‧‧絕緣層
232‧‧‧保護層
235‧‧‧導電層
236‧‧‧導電層
240‧‧‧通孔
242‧‧‧側壁
243、243a‧‧‧底部
244‧‧‧隔絕區
246、342‧‧‧保護環摻雜區
248‧‧‧井區
247、249‧‧‧邊界
250、252、254‧‧‧箭頭
500‧‧‧部分
500a、500b‧‧‧抑制噪音耦合結構
600‧‧‧半導體封裝
GND‧‧‧接地埠
第1圖顯示本發明一實施例之具有一矽通孔(TSV)內連線的半導體封裝之剖面示意圖。
第2圖為第1圖的放大示意圖，其顯示本發明一實施例之用於具有一矽通孔(TSV)內連線的半導體封裝的一抑制噪音耦合結構。
第3a-3e圖顯示本發明一實施例之用於具有一矽通孔(TSV)內連線的半導體封裝的一抑制噪音耦合結構的製程剖面示意 圖。
第4圖為第1圖的一部分的放大示意圖，其顯示本發明另一實施例之用於具有一矽通孔(TSV)內連線的半導體封裝的一抑制噪音耦合結構。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖顯示本發明一實施例之具有一矽通孔(TSV)內連線212的半導體封裝600之剖面示意圖。在本實施例中，係利用一後鑽孔矽通孔技術(via last TSV technology)形成的半導體封裝600。係從的一後側203來蝕刻形成矽通孔內連線212。如第1圖所示，半導體封裝600具有一半導體基板200，且半導體基板200具有一前側201和相對上述前側201的一後側203。在本發明一實施例中，半導體基板200可為矽基板。在本發明其他實施例中，可利用鍺化矽(SiGe)、塊狀半導體(bulk semiconductor)、應變半導體(strained semiconductor)、化合物半導體(compound semiconductor)，或其他常用之半導體基板。在本發明實施例中，半導體基板200可植入p型或n型不純物。例如一電晶體的一積體電路元件220，係形成於半導體基板200的前側201上。如第1圖所示，積體電路元件220可藉由形成於 半導體基板200中的淺溝槽隔絕物(STI feature)205以與其他元件(圖未顯示)隔絕。一內連線結構222，係形成於半導體基板200的前側201上，且於一介電層堆疊結構208中。在本發明一實施例中，內連線結構222電性連接至上述積體電路元件220。在本發明一實施例中，內連線結構222可由接觸孔插塞、介層孔插塞和金屬層圖案構成，且上述金屬層圖案係垂直設置於不同層別的接觸孔插塞和介層孔插塞之間及/或不同層別的介層孔插塞之間。上述金屬層圖案的數量係依據積體電路元件220的設計而定，然非限制本發明的保護範圍。並且，一保護層232係完全覆蓋介電層堆疊結構208。
一通孔(through hole)240係形成穿過半導體基板200。並且，通孔240係形成穿過半導體基板200的一隔絕區244，且隔絕區244係形成於半導體基板200中。在本實施例中，隔絕區244可視為一淺溝槽隔絕物(STI feature)244。在本實施例中，一多晶矽圖案226，係設計設置於淺溝槽隔絕物244的正上方，且位於淺溝槽隔絕物244的一邊界內。如第1圖所示，多晶矽圖案226的一部分從通孔240暴露出來。在本發明一實施例中，可對半導體基板200的前側201進行一雷射鑽孔製程以形成通孔240。在本發明一實施例中，通孔240係定義後續形成的一矽通孔內連線212的一形成位置。並且，為了抑制後續形成的一矽通孔內連線212的噪音耦合(noise coupling)，在形成後續的一矽通孔內連線212之前，可利用一沉積製程和一後續的蝕刻製程，來形成部分襯墊於通孔240的一側壁242的一導電層236。在本發明一實施例中，導電層236可包括鈦、氮化鈦、鎢 或多晶矽。
一絕緣層230，順應性形成以部分襯墊於通孔240的側壁242，且覆蓋導電層236。
一導電介層孔插塞224，係填充於通孔240內，且覆蓋絕緣層230。可利用微影製程、電鍍製程和圖案化製程來形成導電介層孔插塞224。在本發明一實施例中，導電介層孔插塞224可由鋁或銅形成。注意導電介層孔插塞224之對齊前側201的一末端係連接至位於淺溝槽隔絕物244上方的多晶矽圖案226的一底部。
一導電凸塊228，形成於導電介層孔插塞224之對齊後側203的一末端216。可利用一凸塊製程來形成導電凸塊228。在本發明一實施例中，導電凸塊228可包括一焊錫凸塊。
如第1圖所示，一矽通孔內連線212形成穿過半導體基板200，且藉由多晶矽圖案226電性連接至內連線結構222，其中矽通孔內連線212包括導電介層孔插塞224、導電凸塊228和絕緣層230。
注意當矽通孔內連線212用於傳遞高速訊號時，形成襯墊於通孔240的側壁242且圍繞矽通孔內連線212的導電層236係用以降低基板的噪音耦合。導電層236不僅用以降低靠近半導體基板200的表面基板發生的噪音耦合，且可降低靠近半導體基板200的較深區域發生的噪音耦合。在本發明其他實施例中，導電層236係設計以連接至耦接至接地端(GND terminal)的保護環(guard ring)以進一步抑制噪音耦合。第2圖為第1圖的一部分500的放大示意圖，其顯示本發明一實施例之用於具有 一矽通孔(TSV)的半導體封裝的一抑制噪音耦合結構500a。如第2圖所示，在本發明一實施例中，抑制噪音耦合結構500a係設置圍繞矽通孔內連線212。在本發明一實施例中，如第2圖所示，抑制噪音耦合結構500a可包括部分襯墊於通孔240的側壁242且圍繞矽通孔內連線212的導電層236。注意導電層236係連接至淺溝槽隔絕物244的一底部，但並未形成穿過於淺溝槽隔絕物244和位於淺溝槽隔絕物244上方的多晶矽圖案226。導電層236係覆蓋如第1圖所示的絕緣層230的一部分。注意絕緣層230形成從淺溝槽隔絕物244的一底部穿過部分淺溝槽隔絕物244。如第2圖所示，抑制噪音耦合結構500a可包括設置於半導體基板200中的導電層236、一保護環摻雜區246和一井區248。在本發明一實施例中，保護環摻雜區246的一邊界247係位於井區248的一邊界249內。在如第2圖所示的本發明一實施例中，抑制噪音耦合結構500a的保護環摻雜區246的導電類型不同於井區248的導電類型，但相同於半導體基板200的導電類型。舉例來說，如果半導體基板200的導電類型為p型，保護環摻雜區246的導電類型則為p型，而井區248的導電類型為n型。舉例來說，如果保護環摻雜區246為p型重摻雜(p+)區，則井區248為一深n型井區(DNW)。因此，保護環摻雜區246和井區248可構成一p-n接面。
如第2圖所示，抑制噪音耦合結構500a可更包括設置於井區248上的淺溝槽隔絕物244，且介於通孔240的側壁242和保護環摻雜區246之間。淺溝槽隔絕物244係用於隔開保護環摻雜區246和導電層236，使從半導體基板200或從矽通孔內連 線212的發生的噪音耦合會依序經由導電層236、井區248和保護環摻雜區246傳遞至接地埠GND。舉例來說，從矽通孔內連線212的發生的噪音耦合會經由導電層236、井區248和保護環摻雜區246傳遞至接地埠GND(請參考箭頭252)。
第3a-3e圖顯示本發明一實施例之用於具有一矽通孔(TSV)內連線212的半導體封裝的一抑制噪音耦合結構(如第2圖所示的抑制噪音耦合結構500a)的製程剖面示意圖。如第3a圖所示，提供一半導體基板200。在本實施例中，淺溝槽隔絕物(例如如第1圖所示的淺溝槽隔絕物205和244)可形成於半導體基板200中，且一積體電路元件(例如如第1圖所示的積體電路元件220)係形成於半導體基板200的前側201上。並且，一介電層堆疊結構(例如如第1圖所示的介電層堆疊結構208)可形成於半導體基板200的前側201上，且覆蓋上述積體電路元件。此外，一內連線結構(例如如第1圖所示的內連線結構222)可形成於半導體基板200的前側201上，且位於介電層堆疊結構中。再者，一保護層(例如如第1圖所示的保護層232)可形成完全覆蓋介電層堆疊結構。注意本發明一實施例之形成抑制噪音耦合結構的方法需要如第1圖所示的形成於半導體基板200中的一淺溝槽隔絕物244，以及形成淺溝槽隔絕物244正上方的多晶矽圖案22，上述淺溝槽隔絕物244和多晶矽圖案226共同做為後續形成的抑制噪音耦合結構500a的矽通孔內連線212的一蝕刻停止物。
接著，可從如第1圖所示的半導體基板200的後側203對半導體基板200進行一薄化製程，以降低半導體基板200 的厚度。進行薄化製程之後，可從半導體基板200的後側203對半導體基板200進行一微影製程以及一後續的非向性蝕刻製程，直到暴露出淺溝槽隔絕物244的一底部為止。因此，形成穿過半導體基板200的一部分的一開口214。在本實施例中，淺溝槽隔絕物244可視為非向性蝕刻製程的一蝕刻停止物。開口214係形成於淺溝槽隔絕物244的正下方，且淺溝槽隔絕物244的一底部從開口214的一底部243暴露出來。在本發明一實施例中，開口214可形成穿過淺溝槽隔絕物244的一部分。
接著，如第3b圖所示，可從半導體基板200的後側203進行一沉積製程，以順應性形成一導電層235。在本發明一實施例中，導電層235係襯墊半導體基板200的後側203、開口214的一側壁242和一底部243。在本發明一實施例中，導電層235可包括鈦、氮化鈦、鎢或多晶矽。
接著，如第3c圖所示，可從半導體基板200的後側203進行一回蝕刻製程，以移除形成於半導體基板200的後側203及開口214的底部243上的導電層235，直到暴露出淺溝槽隔絕物244的底部為止。因此，係形成開口214a，且開口214a的深度大於如第3b圖所示的開口214的深度。換句話說，開口214a的底部243a較如第3b圖所示的開口214的底部243更接近半導體基板200的前側201。進行上述回蝕刻製程之後，係形成僅襯墊開口214a的一側壁227的導電層236。注意導電層236的上部係圍繞井區248。並且，導電層236藉由淺溝槽隔絕物244與保護環摻雜區246隔開。
接著，如第3d圖所示，可從半導體基板200的後側 203進行另一道沉積製程，以順應性形成一絕緣層229。在本發明一實施例中，絕緣層229係襯墊半導體基板200的後側203和開口214a的一側壁227。在本發明一實施例中，絕緣層229可包括氧化物。
接著，如第3e圖所示，可從半導體基板200的後側203進行一回蝕刻製程，以移除形成於半導體基板200的後側203及開口214a的底部243a上的絕緣層229。並且，進行上述回蝕刻製程以移除淺溝槽隔絕物的一部分，暴露出多晶矽圖案226為止。因此，多晶矽圖案226可視為如第3e圖所示的上述回蝕刻製程的一蝕刻停止物。進行上述回蝕刻製程之後，係形成穿過半導體基板200和淺溝槽隔絕物的一開口240。換句話說，開口240的深度大於如第3d圖所示的開口214a的深度。進行上述回蝕刻製程之後，形成部分襯墊於通孔240的側壁242，且覆蓋導電層236的一絕緣層230。
接著，請再參考第2圖，可從半導體基板200的後側203進行一微影製程、電鍍製程和圖案化製程，以形成填充通孔240且覆蓋絕緣層230的一導電介層孔插塞224。在本發明一實施例中，導電介層孔插塞224由鋁形成。導電介層孔插塞224具有兩個末端，分別對齊半導體基板200的前側201和淺溝槽隔絕物244上方的多晶矽圖案226。注意導電介層孔插塞224係藉由絕緣層230和淺溝槽隔絕物244與導電層236隔開。
接著，請再參考第2圖，可進行一凸塊製程，於導電介層孔插塞224之對齊半導體基板200的後側203的末端216上形成導電凸塊228。在本發明一實施例中，導電凸塊228可包 括一焊錫凸塊。進行如第3a-3f圖所示的前述製程之後，係形成本發明一實施例之用於具有一矽通孔(TSV)內連線212的半導體封裝的一抑制噪音耦合結構500a。
第4圖為第1圖的一部分500的放大示意圖，其顯示本發明另一實施例之用於具有一矽通孔(TSV)內連線的半導體封裝的一抑制噪音耦合結構500b。抑制噪音耦合結構500a與500b的之一不同處為抑制噪音耦合結構500b係包括一多晶矽圖案226，其視為後續進行的抑制噪音耦合結構500b和矽通孔(TSV)內連線212a的製程的蝕刻停止物。因此，形成未穿過任何淺溝槽隔絕物244的矽通孔內連線212a。抑制噪音耦合結構500a與500b的之另一不同處為抑制噪音耦合結構500b僅使用一個摻雜區，例如保護環摻雜區342，上述摻雜區係圍繞矽通孔內連線212a以用於傳遞噪音。
在如第4圖所示之本發明一實施例中，抑制噪音耦合結構500b包括一多晶矽圖案226，設置於半導體基板200的前側201上。在如第4圖所示之本發明一實施例中，一矽通孔內連線212a形成穿過半導體基板200，連接多晶矽圖案226的一底部。換句話說，矽通孔內連線212a係設置於多晶矽圖案226的正下方。在如第4圖所示之本發明一實施例中，矽通孔內連線212a具有兩個末端，分別對齊半導體基板200的前側201和後側203。在如第4圖所示之本發明一實施例中，抑制噪音耦合結構500b可更包括完全覆蓋通孔240的側壁242且圍繞矽通孔內連線212a的導電層236。在本發明一實施例中，矽通孔內連線212a可包括完全覆蓋通孔240的側壁242且覆蓋導電層236的一內側 壁的絕緣層230a、填充通孔240的一導電介層孔插塞224a、以及接合至導電介層孔插塞224a接近於半導體基板200的後側203的一末端的導電凸塊228。
抑制噪音耦合結構500b可更包括設置於半導體基板200中的一保護環摻雜區342，且圍繞導電層236和通孔240的側壁242。並且，保護環摻雜區342係相鄰於導電層236。在本發明一實施例中，可利用一摻雜製程，從半導體基板200的前側201植入摻質以形成保護環摻雜區342。因此，保護環摻雜區342係接近於半導體基板200的前側201。在本發明一實施例中，保護環摻雜區342可耦接至一接地埠GND。並且，矽通孔內連線212a的導電介層孔插塞224a可藉由絕緣層230a與導電層236隔開。
在如第4圖所示之本發明一實施例中，抑制噪音耦合結構500b的保護環摻雜區342的導電類型可相同於半導體基板200的導電類型。舉例來說，如果半導體基板200的導電類型為p型，則保護環摻雜區342的導電類型也為p型。
如第4圖所示，後續形成的導電層236可提供一導電路徑，其可形成垂直穿過半導體基板200，且連接至保護環摻雜區342。並且，導電層236的電阻遠小於保護環摻雜區342的的電阻。從半導體基板200或矽通孔內連線212耦合的噪音可藉由保護環摻雜區342和連接至保護環摻雜區342的導電層236快速地傳遞至接地埠GND。舉例來說，從半導體基板200耦合的噪音可藉由保護環摻雜區342(請參考箭頭254)或藉由導電層236和保護環摻雜區342(請參考箭頭252)傳遞至接地埠GND。並 且，從矽通孔內連線212耦合的噪音可藉由保護環摻雜區342和導電層236(請參考箭頭250)傳遞至接地埠GND。
本發明實施例係提供一種抑制噪音耦合結構，其可用於具有矽通孔內連線的半導體封裝。在本發明一實施例中，上述抑制噪音耦合結構可提供一額外的導電層，上述導電層係垂直介於半導體基板和矽通孔內連線之間。上述額外的導電層不僅用以降低靠近半導體基板的表面基板發生的噪音耦合，且可降低靠近半導體基板的較深區域發生的噪音耦合。上述抑制噪音耦合結構可更包括一保護環摻雜區，連接至上述額外的導電層，且耦接至接地埠(GND)。從半導體基板或矽通孔內連線耦合的噪音可藉由保護環摻雜區和垂直形成穿過半導體基板的導電層而快速地傳遞至接地埠(GND)。並且，上述抑制噪音耦合結構可應用於矽通孔技術，且不需額外的電路設計流程。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體基板
201‧‧‧前側
203‧‧‧後側
212‧‧‧矽通孔內連線
214、214a‧‧‧開口
216‧‧‧末端
224‧‧‧導電介層孔插塞
226‧‧‧多晶矽圖案
228‧‧‧導電凸塊
230a‧‧‧絕緣層
236‧‧‧導電層
240‧‧‧通孔
242‧‧‧側壁
244‧‧‧隔絕區
246‧‧‧保護環摻雜區
248‧‧‧井區
247、249‧‧‧邊界
252‧‧‧箭頭
500a‧‧‧抑制噪音耦合結構
GND‧‧‧接地埠。

Claims (20)

  1. 一種具有一矽通孔內連線的半導體封裝，包括：一半導體基板；一通孔，穿過該半導體基板；一矽通孔內連線，設置於該通孔內；以及一導電層，設置於襯墊於該通孔的一側壁，且圍繞該矽通孔內連線。
  2. 如申請專利範圍第1項所述之具有一矽通孔內連線的半導體封裝，其中該矽通孔內連線包括：一導電介層孔插塞，具有分別對齊該半導體基板的一前側和一後側的兩個末端；一絕緣層，圍繞該導電介層孔插塞；以及一導電凸塊，設置於該兩個末端的其中一個末端上，其對齊半導體基板的該後側。
  3. 如申請專利範圍第2項所述之具有一矽通孔內連線的半導體封裝，其中該導電層覆蓋該絕緣層。
  4. 如申請專利範圍第2項所述之具有一矽通孔內連線的半導體封裝，更包括：一保護環摻雜區，設置於該半導體基板中，圍繞該通孔的該側壁，其中該保護環摻雜區係耦接至一接地埠。
  5. 如申請專利範圍第4項所述之具有一矽通孔內連線的半導體封裝，其中該保護環摻雜區的導電類型與該半導體基板的導電類型相同。
  6. 如申請專利範圍第4項所述之具有一矽通孔內連線的半導 體封裝，其中該保護環摻雜區係相鄰該導電層。
  7. 如申請專利範圍第4項所述之具有一矽通孔內連線的半導體封裝，更包括：一井區，設置於該半導體基板中，其中該保護環摻雜區的一邊界係形成於該井區內；以及一隔絕區，設置於該井區上，且介於該通孔的該側壁和該保護環摻雜區之間。
  8. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導體封裝，其中該保護環摻雜區的導電類型不同於該井區的導電類型。
  9. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導體封裝，其中該隔絕區的一邊界係形成於該井區內。
  10. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導體封裝，其中該導電層包括鈦、氮化鈦、鎢或多晶矽。
  11. 如申請專利範圍第4項所述之具有一矽通孔內連線的半導體封裝，更包括一多晶矽圖案，設置於該半導體基板的該前側上，其中對齊該半導體基板的該前側的該導電介層孔插塞的該兩個末端的其中另一個末端係連接至該多晶矽圖案的一底部。
  12. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導體封裝，更包括一多晶矽圖案，設置於該隔絕區的正上方，其中對齊該半導體基板的該前側的該導電介層孔插塞該兩個末端的其中另一個末端係連接至該多晶矽圖案的一底部。
  13. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導 體封裝，其中該導電層係連接至該隔絕區的一底部。
  14. 如申請專利範圍第7項所述之具有一矽通孔內連線的半導體封裝，其中該絕緣層係從該隔絕區的一底部形成穿過該隔絕區的一部分。
  15. 一種具有一矽通孔內連線的半導體封裝，包括：一半導體基板；一矽通孔內連線，設置於該半導體基板的一通孔內；以及一導電層，位於該矽通孔內連線和該半導體基板之間。
  16. 一種具有一矽通孔內連線的半導體封裝的形成方法，包括下列步驟：提供一半導體基板，其具有一前側和一後側，其中該半導體基板包括：一保護環摻雜區，設置於該半導體基板中，且耦接至一接地埠；一井區，設置於該半導體基板中，其中該保護環摻雜區的一邊界係形成於該井區內；一隔絕區，設置於該井區上，被該保護環摻雜區圍繞；以及一多晶矽圖案，設置於該隔絕區的正上方；從該半導體基板的該後側形成穿過該半導體基板的一部分的一第一開口；順應性形成一導電層，襯墊於該半導體基板的該後側及該第一開口的一側壁和一底面；移除形成於該半導體基板的該後側及該第一開口的該底面 上的該導電層，直到暴露出該隔絕區為止，以形成一第二開口；順應性形成一絕緣層，襯墊於該半導體基板的該後側及該第二開口的一側壁和一底面；移除形成於該半導體基板的該後側及該第二開口的該底面上的該絕緣層，直到暴露出該多晶矽圖案為止，以形成一通孔；以及形成一導電介層孔插塞，填入該通孔，且覆蓋該絕緣層。
  17. 如申請專利範圍第16項所述之具有一矽通孔內連線的半導體封裝的形成方法，其中該隔絕區做為形成該第一開口的一蝕刻停止層。
  18. 如申請專利範圍第16項所述之具有一矽通孔內連線的半導體封裝的形成方法，更包括：進行一凸塊製程，於對齊於該半導體基板的該後側的該導電介層孔插塞的一末端上形成一導電凸塊。
  19. 如申請專利範圍第16項所述之具有一矽通孔內連線的半導體封裝的形成方法，其中該通孔形成穿過該半導體基板和該隔絕區。
  20. 如申請專利範圍第16項所述之具有一矽通孔內連線的半導體封裝的形成方法，其中該多晶矽圖案做為形成該通孔的一蝕刻停止層。
TW102112294A 2012-04-10 2013-04-08 具矽通孔內連線的半導體封裝及其封裝方法 TWI534967B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261622313P 2012-04-10 2012-04-10
US201361750048P 2013-01-08 2013-01-08
US13/846,138 US9269664B2 (en) 2012-04-10 2013-03-18 Semiconductor package with through silicon via interconnect and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201344863A true TW201344863A (zh) 2013-11-01
TWI534967B TWI534967B (zh) 2016-05-21

Family

ID=49291638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112294A TWI534967B (zh) 2012-04-10 2013-04-08 具矽通孔內連線的半導體封裝及其封裝方法

Country Status (3)

Country Link
US (1) US9269664B2 (zh)
CN (1) CN103367334B (zh)
TW (1) TWI534967B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097720A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
TWI550797B (zh) * 2015-01-21 2016-09-21 聯發科技股份有限公司 半導體封裝結構及其形成方法
TWI704657B (zh) * 2015-10-29 2020-09-11 美商英特爾公司 針對用於半導體封裝之矽橋的無金屬框設計

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975541B1 (ko) * 2012-09-03 2019-05-07 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
US8987851B2 (en) * 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
US9923101B2 (en) 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
KR101959715B1 (ko) * 2012-11-06 2019-03-20 삼성전자 주식회사 반도체 장치
US9536792B2 (en) * 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
JP5982312B2 (ja) * 2013-03-22 2016-08-31 株式会社東芝 半導体装置
US9601625B2 (en) 2013-07-15 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Guard ring structure of semiconductor arrangement
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
TWI528525B (zh) * 2013-09-03 2016-04-01 瑞昱半導體股份有限公司 金屬溝渠減噪結構及其製造方法
CN104637961B (zh) * 2013-11-13 2018-09-11 联华电子股份有限公司 半导体结构及其制造方法
US9054106B2 (en) * 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9418915B2 (en) * 2014-01-16 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9653381B2 (en) * 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
US20170033061A1 (en) * 2015-07-29 2017-02-02 Globalfoundries Inc. Mitigating transient tsv-induced ic substrate noise and resulting devices
US9620488B2 (en) * 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
US9673275B2 (en) 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
EP3324436B1 (en) * 2016-11-21 2020-08-05 IMEC vzw An integrated circuit chip with power delivery network on the backside of the chip
KR102521658B1 (ko) 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
US11440002B2 (en) 2018-10-23 2022-09-13 International Business Machines Corporation Microfluidic chips with one or more vias filled with sacrificial plugs
US11532574B2 (en) * 2019-03-12 2022-12-20 Intel Coropration Through-substrate waveguide
US11973006B2 (en) * 2019-10-11 2024-04-30 Semiconductor Components Industries, Llc Self-aligned contact openings for backside through substrate vias
US11404378B2 (en) * 2020-11-24 2022-08-02 Omnivision Technologies, Inc. Semiconductor device with buried metal pad, and methods for manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846193A (en) * 1972-06-22 1974-11-05 Ibm Minimizing cross-talk in l.e.d.arrays
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US7564115B2 (en) * 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
TW200921815A (en) 2007-11-15 2009-05-16 Powertech Technology Inc Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
US7691747B2 (en) 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
KR20100063937A (ko) * 2008-12-04 2010-06-14 삼성전자주식회사 상변화 메모리 유닛, 이의 형성 방법 및 상변화 메모리 소자의 제조 방법
US7960282B2 (en) 2009-05-21 2011-06-14 Globalfoundries Singapore Pte. Ltd. Method of manufacture an integrated circuit system with through silicon via
KR101390877B1 (ko) 2009-07-15 2014-04-30 한국과학기술원 가드링을 통과하는 저잡음 관통실리콘비아를 갖는 반도체칩 및 그를 이용한 적층 패키지
TWI413236B (zh) * 2010-06-11 2013-10-21 Ind Tech Res Inst 半導體裝置之堆疊製程的靜電放電保護方案
US8502338B2 (en) * 2010-09-09 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via waveguides
US8692359B2 (en) * 2011-12-02 2014-04-08 United Microelectronics Corp. Through silicon via structure having protection ring
US8890293B2 (en) * 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
JP5684157B2 (ja) * 2012-01-04 2015-03-11 株式会社東芝 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550797B (zh) * 2015-01-21 2016-09-21 聯發科技股份有限公司 半導體封裝結構及其形成方法
US9543232B2 (en) 2015-01-21 2017-01-10 Mediatek Inc. Semiconductor package structure and method for forming the same
US9786560B2 (en) 2015-01-21 2017-10-10 Mediatek Inc. Semiconductor package structure having first and second guard ring regions of different conductivity types and method for forming the same
US9899261B2 (en) 2015-01-21 2018-02-20 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105097720A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN105097720B (zh) * 2015-06-30 2017-12-08 通富微电子股份有限公司 封装结构的形成方法
TWI704657B (zh) * 2015-10-29 2020-09-11 美商英特爾公司 針對用於半導體封裝之矽橋的無金屬框設計

Also Published As

Publication number Publication date
CN103367334B (zh) 2016-04-20
US20130264676A1 (en) 2013-10-10
TWI534967B (zh) 2016-05-21
US9269664B2 (en) 2016-02-23
CN103367334A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
TWI534967B (zh) 具矽通孔內連線的半導體封裝及其封裝方法
US10199273B2 (en) Method for forming semiconductor device with through silicon via
TWI488278B (zh) 具矽通孔內連線的半導體封裝
TWI503981B (zh) 半導體裝置
TWI509776B (zh) 堆疊半導體裝置及其製造方法
JP5830212B2 (ja) ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法
KR101934045B1 (ko) 반도체 장치 및 그 제조 방법
TWI550797B (zh) 半導體封裝結構及其形成方法
CN102468247B (zh) 附着聚酰亚胺层的密封环结构
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
US20150303108A1 (en) Method for forming semiconductor device
JP6180428B2 (ja) インターポーザデバイス
TWI573233B (zh) 半導體結構與其形成方法
TWI529872B (zh) 射頻裝置封裝及其製造方法
CN103681605B (zh) low-k芯片的封装结构及其制造方法
TWI546866B (zh) 半導體元件與製作方法
TWI708325B (zh) 半導體結構及其製造方法
TWI832655B (zh) 晶片堆疊結構