TWI550797B - 半導體封裝結構及其形成方法 - Google Patents

半導體封裝結構及其形成方法 Download PDF

Info

Publication number
TWI550797B
TWI550797B TW104129120A TW104129120A TWI550797B TW I550797 B TWI550797 B TW I550797B TW 104129120 A TW104129120 A TW 104129120A TW 104129120 A TW104129120 A TW 104129120A TW I550797 B TWI550797 B TW I550797B
Authority
TW
Taiwan
Prior art keywords
guard ring
region
substrate
doped region
semiconductor package
Prior art date
Application number
TW104129120A
Other languages
English (en)
Other versions
TW201628149A (zh
Inventor
洪建州
楊明宗
李東興
黃偉哲
黃裕華
林子閎
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201628149A publication Critical patent/TW201628149A/zh
Application granted granted Critical
Publication of TWI550797B publication Critical patent/TWI550797B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體封裝結構及其形成方法
本發明係有關於一種半導體結構，且特別是有關於一種具有矽穿孔(through silicon via；TSV)內連線結構之半導體封裝結構及其形成方法。
對於電子工程領域而言，矽穿孔為一種完全穿過矽晶圓或矽晶片的一種垂直電子連線。相較於例如疊合式封裝(package-on-package)的其他半導體結構，TSV是由高性能的製造技術所製成。使用TSV來創造三維(3D)半導體封裝和3D積體電路。相較於其他半導體封裝，TSV之介層孔(via)的密度實質上大於其他半導體封裝，且具有較短的連接長度。
傳統TSV的絕緣襯層(liner)係作為矽晶圓和TSV介層孔插塞之間的電容。在高速應用(例如：RF應用)中，傳統TSV的電阻抗因為絕緣襯層而降低。當高速電路(例如：數位電路)傳遞訊號時，這些訊號會從高速電路被耦合至其他節點，例如類比電路中之複數個TSV。因此，產生噪音耦合(noise coupling)並干擾其他敏感電路(例如：類比電路)，影響到需要高時脈速度(clock rate)和類比精確度(analog precision)的半導體封裝之整體性能表現。
因此，亟需一種用於具有TSV內連線的半導體封裝 的新穎噪音耦合抑制結構。
因此，本發明之目的即在於提供一種半導體封裝結構及其形成方法，可有效地抑制噪音耦合。
根據一實施例，本發明提供一種半導體封裝結構，包括：一基板，此基板具有一前側和一後側；一矽穿孔(TSV)內連線結構，形成於基板中；以及一第一保護環摻雜區域和一第二保護環摻雜區域，形成於基板中，其中第一和第二保護環摻雜區域相鄰矽穿孔(TSV)內連線結構；其中該第一保護環摻雜區域和該第二保護環摻雜區域耦合至一接地端。
根據另一實施例，本發明提供一種半導體封裝結構的形成方法，包括：提供一基板，此基板具有一前側和一後側；形成一第一保護環摻雜區域和一第二保護環摻雜區域於基板中；形成一溝槽，從基板的一後側穿過基板；順應性形成一絕緣層，襯墊於基板的後側、溝槽之一底表面和側壁；移除位於基板的後側上之一部分絕緣層以形成一穿孔；以及形成一導電材料於穿孔中，其中一矽穿孔(TSV)內連線結構由絕緣層和導電材料形成；其中該第一保護環摻雜區域和該第二保護環摻雜區域耦合至一接地端。
上述半導體封裝結構及其形成方法，由於耦接至地之至少兩個保護環摻雜區域形成於基板中，並且相鄰於基板中的TSV結構，因此來自於基板或TSV結構的噪音可透過保護環摻雜區域而傳至地，從而可有效地降低噪音。
為讓本發明之上述和其他目的、特徵、和優點能 更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧半導體封裝結構
200‧‧‧基板
201‧‧‧前側
203‧‧‧後側
205‧‧‧隔離結構
220‧‧‧積體電路元件
230‧‧‧矽穿孔內連線結構(TSV結構)
232‧‧‧絕緣層
234‧‧‧導電材料
236‧‧‧導電凸塊
238‧‧‧多晶矽圖案
240a‧‧‧溝槽
240b‧‧‧穿孔
242、244‧‧‧保護環摻雜區域
245‧‧‧井區域
250‧‧‧金屬間介電質層(IMD層)
252‧‧‧內連線結構
290‧‧‧箭頭
300‧‧‧區域
GND‧‧‧接地端
D1‧‧‧深度
H1‧‧‧高度
第1圖為根據本發明一些實施例顯示半導體封裝結構的剖面圖；第2A~2D圖為根據本發明一些實施例顯示形成半導體封裝結構之各製程的剖面圖；第3圖為根據本發明一些實施例顯示半導體封裝結構的剖面圖；第4圖為根據本發明一些實施例顯示半導體封裝結構的剖面圖。
以下的揭露內容提供許多不同的實施例或範例以實施所提供之請求標的之不同特徵。以下描述構件及排列方式的特定範例以簡化本揭露。當然，這些特定的範例僅作為示例而並非用以限定本發明。舉例來說，以下當本揭露敘述第一特徵形成於一第二特徵之上或上方，其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有額外的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。此外，本發明可能在不同的範例中重複參考符號及/或標記。這樣的重複是為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，可在此使用空間相關用詞例如：“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，其係為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
下文描述一些實施例的變化。透過各種視角和所示的實施例中，類似的參考符號用來標記類似的元件。可理解的是，可在上述方法之前、期間、及之後提供額外的操作，且在上述方法的其他實施例中，所述的一些操作可被置換或刪除。
第1圖為根據本發明一些實施例顯示半導體封裝結構100的剖面圖，該半導體封裝結構100為一噪音耦合抑制結構。半導體封裝結構100包括基板200。基板200具有前側201和相對於前側201的後側203。在一些實施例中，基板200可由矽或其他半導體材料組成。可選地，基板200可包括其他元素半導體材料，例如鍺。在一些實施例中，基板200是由化合物半導體組成，例如碳化矽、砷化鎵、砷化銦、或磷化銦。在一些實施例中，基板200是由合金半導體組成，例如矽鍺、矽鍺碳化物(silicon germanium carbide)、鎵砷磷化物(gallium arsenide phosphide)、或鎵銦磷化物(gallium indium phosphide)。在一些實施例中，基板200包括磊晶層(epitaxial layer)。舉例來說，基板200具有覆蓋在塊狀半導體上之磊晶層。
積體電路元件220(例如電晶體)形成於基板200的前側201上。隔離結構205形成於基板200中，並用以將積體電路元件220與其他元件(未顯示)隔離。
矽穿孔(through silicon via；TSV)內連線結構230穿過基板形成，且從基板200的前側201延伸至基板200的後側203。TSV結構230包括絕緣層232和導電材料234。在一些其他的實施例中，擴散阻障層(未顯示)形成於絕緣層232和導電材料234之間。
絕緣層232是由絕緣材料組成，例如氧化物或氮化物。可利用電漿加強化學氣相沉積(plasma enhanced chemical vapor deposition；PECVD)製程或其他可應用的製程形成絕緣層232。在一些實施例中，導電材料234是由銅、銅合金、鋁、鋁合金、或前述之組合所組成。在一些實施例中，利用電鍍(plating)形成導電材料234。
導電凸塊236形成於導電材料234上及基板200的後側203上。導電凸塊236是由導電材料組成，例如銅、銅合金、鋁、鋁合金、或前述之組合。
多晶矽圖案(poly pattern)238形成於導電材料234上及基板200的前側201上。使用多晶矽圖案238作為蝕刻停止層。
內連線結構252形成於基板200上。在一些實施例中，內連線結構252包括接觸插塞和導電特徵。導電特徵內埋於金屬間介電質(inter-metal dielectric；IMD)層250中。在一些實施例中，IMD層250是由氧化矽組成。在一些實施例中，IMD 層250包括由介電材料組成之多層介電層。所示的內連線結構252僅為了說明的目的。內連線結構252可包括其他的構造且可包括一種或多種導電襯層及介層孔層(via layers)。
至少兩個保護環摻雜區域242和244相鄰於TSV結構230形成。如第1圖所示，第一保護環摻雜區域242形成於基板200中且相鄰TSV結構230。第二保護環摻雜區域244相鄰於第一保護環摻雜區域242形成。第一和第二保護環摻雜區域242和244耦接至接地端(GND)。因此，來自基板200或TSV結構230的噪音耦合(noise coupling)被傳遞至第一和第二保護環摻雜區域242和244，並接著被傳遞至接地端(GND)。雖然第1圖僅顯示一個TSV結構230，但是可形成多於一個的TSV以穿過基板200。
第2A~2D圖為根據本發明一些實施例顯示形成半導體封裝結構各製程的剖面圖。第2A圖為半導體封裝結構100的區域300的放大剖面圖。
如第2A圖所示，提供基板200。基板200的材料已描述如上，故在此省略。第一保護環摻雜區域242形成於基板200中。第二保護環摻雜區域244相鄰於第一保護環摻雜區域242形成。應注意的是，保護環摻雜區域242和244鄰接(adjoined to)彼此。
第一保護環摻雜區域242的導電類型不同於第二保護環摻雜區域244的導電類型。在一些實施例中，第一保護環摻雜區域242為n-型保護環摻雜區域，且第二保護環摻雜區域244為p-型保護環摻雜區域。N-型保護環摻雜區域包括位於 n-井區域中的n-型重(n+)摻雜區域。P-型保護環摻雜區域包括位於p-井區域中的p-型重(p+)摻雜區域。
配置N-型保護環摻雜區域242以傳遞高頻率的噪音，例如介於約幾MHz至約數GHz範圍內的噪音。配置P-型保護環摻雜區域244以傳遞低頻率的噪音，例如介於約幾MHz至約數GHz的範圍內的噪音。由於N-型保護環摻雜區域242和P-型保護環摻雜區域244同時形成於基板200中，因此可傳遞高頻率或低頻率的噪音至接地端(GND)。因此，可有效地降低噪音。
複數個井區域245相鄰於第二保護環摻雜區域244形成。在一些實施例中，當基板200為p-型基板時，井區域245為p-型井區域。位於第二保護環摻雜區域244和井區域245之間的未摻雜區域稱為原生區域(native region)。使用沒有任何摻質的原生區域來增加電阻(resistivity)。噪音可因較高的電阻而減少。
形成第一保護環摻雜區域242和第二保護環摻雜區域244之後，IMD層250形成於基板200的前側201上。之後，多晶矽圖案238形成於IMD層250中及基板200的前側201上。多晶矽圖案238用作後續蝕刻製程中的蝕刻停止層。
之後，從基板200的後側203對基板200實施微影製程和蝕刻製程直到露出多晶矽圖案238為止。從而形成穿過基板200的溝槽240a。
根據本發明一些實施例，形成溝槽240a之後，如第2B圖所示，順應性形成絕緣層232，其襯墊於基板200的後側203及溝槽240a的底表面和側壁。絕緣層232是由絕緣材料組 成，例如氧化物或氮化物。
根據本發明一些實施例，形成絕緣層232之後，如第2C圖所示，對基板200的後側203實施回蝕刻製程(etching back process)以移除形成於基板200的後側203上及溝槽240底表面上的絕緣層232。因此，露出多晶矽圖案238並形成穿孔(through via)240b。在一些實施例中，回蝕刻製程為濕蝕刻製程或乾蝕刻製程。
根據本發明一些實施例，形成穿孔240b之後，如第2D圖所示，將導電材料234填入穿孔240b中及基板200的後側203上。在一些實施例中，導電材料234是由銅(Cu)、銅合金、鋁(Al)、鋁合金、或前述之組合所組成。在一些實施例中，利用電鍍(plating)形成導電材料234。
之後，實施研磨製程以移除穿孔240b之外多餘的導電材料234。在一些實施例中，研磨製程為化學機械研磨(Chemical Mechanical Polishing；CMP)製程。因此，形成包含絕緣層232和導電材料234的TSV結構230。
在研磨製程之後，導電凸塊236形成於導電材料234上。在一些實施例中，導電凸塊236為焊錫凸塊(solder bump)。在一些實施例中，導電材料234是由具有低電阻率的導電材料組成，例如焊錫或焊錫合金。包含在焊錫合金中的元素例如包括Sn、Pb、Ag、Cu、Ni、Bi、或前述之組合。
如第2D圖所示，導電材料234具有兩個端點(terminals)，分別形成於基板200的前側201和後側203上。導電材料234的其中一個端點連接至多晶矽圖案238，且導電材料 234的另一個端點連接至導電凸塊236。
應注意的是，第一和第二保護環摻雜區域242和244耦接至接地端(GND)。因此，來自基板200或TSV結構230的噪音耦合(noise coupling)被傳遞至第一和第二保護環摻雜區域242和244，並接著被傳遞至接地端(GND)。舉例來說，來自TSV結構230的噪音耦合透過基板200和保護環摻雜區域242和244被傳遞至接地端(GND)，如第2D圖中箭頭290所標記。
在一些實施例中，第一和第二保護環摻雜區域242和244具有深度D1，其範圍介於約幾百奈米(nm)至約數微米(μm)。在一些實施例中，保護環摻雜區域的深度D1和矽穿孔(TSV)內連線結構230的高度H1之比例(D1/H1)範圍介於30至約100之間。如果比例(D1/H1)太低，較少的噪音被第二保護環摻雜區域244吸收。
第3圖為根據本發明一些實施例顯示半導體封裝結構的剖面圖。第3圖類似於第2D圖，第2D圖和第3圖之間的差異在於，在第3圖中，第三保護環摻雜區域246相鄰於第二保護環摻雜區域244形成。換句話說，第三保護環摻雜區域246形成於井區域245和第二保護環摻雜區域244之間。
第4圖為根據本發明一些實施例顯示半導體封裝結構的剖面圖。第4圖類似於第2D圖，第2D圖和第4圖之間的差異在於，在第4圖中，第四保護環摻雜區域248相鄰於第三保護環摻雜區域246形成。保護環摻雜區域的數量不限於二個、三個、或四個，且可根據實際應用進行調整。
本發明提供用以形成半導體封裝元件的實施例。 矽穿孔(TSV)內連線結構形成於基板中。至少兩個保護環摻雜區域形成於基板中並相鄰TSV結構。保護環摻雜區域耦接至接地端。兩個相鄰的保護環摻雜區域具有不同的導電類型。n-型保護環摻雜區域鄰接至p-型保護環摻雜區域。來自於基板或TSV結構的高頻率噪音或低頻率噪音可透過保護環摻雜區域而被傳遞至接地端(GND)。此外，在不需要額外的製程步驟的情況下，可將TSV技術應用至半導體封裝結構。
在一些實施例中，提供一種半導體封裝結構。半導體封裝結構包括一基板，且此基板具有一前側和一後側。半導體封裝結構包括形成於基板中的一矽穿孔(TSV)內連線結構，以及形成於基板中的一第一保護環摻雜區域和一第二保護環摻雜區域，且第一保護環摻雜區域和第二保護環摻雜區域相鄰矽穿孔(TSV)內連線結構。
在一些實施例中，提供一種半導體封裝結構的形成方法。此方法包括提供一基板，且此基板具有一前側和一後側。此方法也包括形成一第一保護環摻雜區域和一第二保護環摻雜區域於基板中。此方法也包括形成一溝槽，從基板的一後側穿過基板，並順應性形成一絕緣層，襯墊於基板的後側、溝槽之一底表面和側壁。此方法更包括移除位於基板的後側上之一部分絕緣層以形成一穿孔；以及形成一導電材料於穿孔中，其中一矽穿孔(TSV)內連線結構由絕緣層和導電材料形成。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體封裝結構
200‧‧‧基板
201‧‧‧前側
203‧‧‧後側
205‧‧‧隔離結構
220‧‧‧積體電路元件
230‧‧‧矽穿孔內連線結構(TSV結構)
232‧‧‧絕緣層
234‧‧‧導電材料
236‧‧‧導電凸塊
238‧‧‧多晶矽圖案
242、244‧‧‧保護環摻雜區域
250‧‧‧金屬間介電質層(IMD層)
252‧‧‧內連線結構

Claims (12)

  1. 一種半導體封裝結構，包括：一基板，其中該基板具有一前側和一後側；一矽穿孔內連線結構，形成於該基板中；以及一第一保護環摻雜區域和一第二保護環摻雜區域，形成於該基板中，其中該第一和該第二保護環摻雜區域相鄰該矽穿孔內連線結構；其中該第一保護環摻雜區域和該第二保護環摻雜區域耦合至一接地端；其中該第一保護環摻雜區域和該第二保護環摻雜區域具有不同的導電類型。
  2. 如申請專利範圍第1項所述之半導體封裝結構，更包括：一第三保護環摻雜區域，相鄰於該第二保護環摻雜區域形成。
  3. 如申請專利範圍第2項所述之半導體封裝結構，更包括：一第四保護環摻雜區域，相鄰於該第三保護環摻雜區域形成。
  4. 如申請專利範圍第1項所述之半導體封裝結構，其中該第一保護環摻雜區域為一n-型保護環摻雜區域且該第二保護環摻雜區域為一p-型保護環摻雜區域。
  5. 如申請專利範圍第4項所述之半導體封裝結構，其中該n-型保護環摻雜區域包括位於一n-井區域中的一n-型重摻雜區域；以及/或，該p-型保護環摻雜區域包括位於一p-井區域中的一p-型重摻雜區域。
  6. 如申請專利範圍第1項所述之半導體封裝結構，其中該矽穿孔內連線結構包括：一導電材料；一絕緣層，圍繞該導電材料；一導電凸塊，形成於該基板的該後側上，其中該導電凸塊直接形成於該導電材料上；以及一多晶矽圖案，形成於該基板的該前側上，其中該多晶矽圖案直接形成於該導電材料上。
  7. 如申請專利範圍第1項所述之半導體封裝結構，更包括：一井區域，形成於該基板中，並且該井區域與該第二保護環摻雜區域之間的區域為未摻雜區域。
  8. 一種半導體封裝結構的形成方法，包括：提供一基板，其中該基板具有一前側和一後側；形成一第一保護環摻雜區域和一第二保護環摻雜區域於該基板中，並將該第一保護環摻雜區域和該第二保護環摻雜區域耦接至一接地端；形成一溝槽，從該基板的該後側穿過該基板；形成一絕緣層，襯墊於該基板的該後側、該溝槽之一底表面和側壁；移除位於該基板的該後側上的一部分該絕緣層以形成一穿孔；以及形成一導電材料於該穿孔中，其中一矽穿孔內連線結構由該絕緣層和該導電材料形成；其中該第一保護環摻雜區域和該第二保護環摻雜區域具有 不同的導電類型。
  9. 如申請專利範圍第8項所述之半導體封裝結構的形成方法，更包括：形成一導電凸塊於該基板的該後側及該導電材料上；形成一多晶矽圖案於該基板的該前側上。
  10. 如申請專利範圍第8項所述之半導體封裝結構的形成方法，更包括：於該基板中形成一井區域，該井區域與該第二保護環摻雜區域之間的區域為未摻雜區域。
  11. 如申請專利範圍第8項所述之半導體封裝結構的形成方法，更包括：形成一第三保護環摻雜區域相鄰該第二保護環摻雜區域；以及形成一第四保護環摻雜區域相鄰該第三保護環摻雜區域，其中該第三保護環摻雜區域的一導電類型不同於該第四保護環摻雜區域的一導電類型。
  12. 如申請專利範圍第8項所述之半導體封裝結構的形成方法，其中形成該第一保護環摻雜區域和相鄰該第一保護環摻雜區域的該第二保護環摻雜區域包括：形成一n-型重摻雜區域於一n-井區域中；以及形成一p-型重摻雜區域於一p-井區域中。
TW104129120A 2015-01-21 2015-09-03 半導體封裝結構及其形成方法 TWI550797B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/601,440 US9543232B2 (en) 2015-01-21 2015-01-21 Semiconductor package structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW201628149A TW201628149A (zh) 2016-08-01
TWI550797B true TWI550797B (zh) 2016-09-21

Family

ID=52736986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129120A TWI550797B (zh) 2015-01-21 2015-09-03 半導體封裝結構及其形成方法

Country Status (4)

Country Link
US (3) US9543232B2 (zh)
EP (1) EP3048642B1 (zh)
CN (2) CN108461466B (zh)
TW (1) TWI550797B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543232B2 (en) * 2015-01-21 2017-01-10 Mediatek Inc. Semiconductor package structure and method for forming the same
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US11257943B2 (en) * 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
CN113488467A (zh) * 2020-07-02 2021-10-08 长江存储科技有限责任公司 一种半导体器件及其制作方法
EP4117030A4 (en) * 2021-05-21 2023-02-08 Changxin Memory Technologies, Inc. SEMI-CONDUCTOR STRUCTURE AND METHOD OF MANUFACTURING IT
CN115394734A (zh) * 2021-05-21 2022-11-25 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法
EP4336553A1 (en) * 2022-09-08 2024-03-13 Samsung Electronics Co., Ltd. Integrated circuit devices including via capacitors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130147057A1 (en) * 2011-12-13 2013-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (tsv) isolation structures for noise reduction in 3d integrated circuit
TW201344863A (zh) * 2012-04-10 2013-11-01 Mediatek Inc 具矽通孔內連線的半導體封裝及其封裝方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492018B2 (en) * 2004-09-17 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolating substrate noise by forming semi-insulating regions
US7956442B2 (en) * 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
TWI372457B (en) 2009-03-20 2012-09-11 Ind Tech Res Inst Esd structure for 3d ic tsv device
KR101390877B1 (ko) 2009-07-15 2014-04-30 한국과학기술원 가드링을 통과하는 저잡음 관통실리콘비아를 갖는 반도체칩 및 그를 이용한 적층 패키지
KR101127237B1 (ko) 2010-04-27 2012-03-29 주식회사 하이닉스반도체 반도체 집적회로
TWI413236B (zh) * 2010-06-11 2013-10-21 Ind Tech Res Inst 半導體裝置之堆疊製程的靜電放電保護方案
US8502338B2 (en) * 2010-09-09 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via waveguides
US8928127B2 (en) * 2010-09-24 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Noise decoupling structure with through-substrate vias
US8890293B2 (en) * 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
CN103050424B (zh) * 2012-08-17 2016-01-20 上海华虹宏力半导体制造有限公司 半导体器件的保护环
KR102013770B1 (ko) * 2012-08-30 2019-08-23 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9219038B2 (en) * 2013-03-12 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding for through-silicon-via
US9543232B2 (en) * 2015-01-21 2017-01-10 Mediatek Inc. Semiconductor package structure and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130147057A1 (en) * 2011-12-13 2013-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (tsv) isolation structures for noise reduction in 3d integrated circuit
TW201344863A (zh) * 2012-04-10 2013-11-01 Mediatek Inc 具矽通孔內連線的半導體封裝及其封裝方法

Also Published As

Publication number Publication date
CN105810662A (zh) 2016-07-27
US9899261B2 (en) 2018-02-20
TW201628149A (zh) 2016-08-01
US20160211194A1 (en) 2016-07-21
CN108461466B (zh) 2020-03-10
CN105810662B (zh) 2018-06-29
EP3048642A1 (en) 2016-07-27
US9543232B2 (en) 2017-01-10
CN108461466A (zh) 2018-08-28
EP3048642B1 (en) 2020-01-08
US9786560B2 (en) 2017-10-10
US20170084525A1 (en) 2017-03-23
US20170084488A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
TWI534967B (zh) 具矽通孔內連線的半導體封裝及其封裝方法
TWI550797B (zh) 半導體封裝結構及其形成方法
US10157891B2 (en) 3DIC interconnect apparatus and method
US10840287B2 (en) 3DIC interconnect apparatus and method
US10199273B2 (en) Method for forming semiconductor device with through silicon via
TWI503981B (zh) 半導體裝置
JP5830212B2 (ja) ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法
TWI488278B (zh) 具矽通孔內連線的半導體封裝
US8890293B2 (en) Guard ring for through vias
WO2012041034A1 (zh) 3d集成电路结构及其形成方法
US20150303108A1 (en) Method for forming semiconductor device
TWI546866B (zh) 半導體元件與製作方法
CN112530899A (zh) 半导体器件及其制造方法
CN104051419B (zh) 用于堆叠式器件的互连结构
CN117810205A (zh) 半导体结构及其形成方法