TW201330274A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201330274A
TW201330274A TW102100587A TW102100587A TW201330274A TW 201330274 A TW201330274 A TW 201330274A TW 102100587 A TW102100587 A TW 102100587A TW 102100587 A TW102100587 A TW 102100587A TW 201330274 A TW201330274 A TW 201330274A
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor device
conductive layer
region
active region
Prior art date
Application number
TW102100587A
Other languages
English (en)
Inventor
Myoung-Soo Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201330274A publication Critical patent/TW201330274A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於主動區上；第一絕緣膜，形成於主動區及導電層之間，且具有第一厚度；以及第二絕緣膜，形成於主動區及導電層之間，且橫跨主動區及元件隔離區之間的邊界的至少一部分，並具有大於第一厚度的第二厚度。

Description

半導體裝置 【相關申請案】
本申請案主張2012年1月9日於韓國智慧財產局提申之韓國專利申請案第10-2012-0002521號的優先權，該案的揭露內容在此以引用的方式全文併入本文。
本發明概念的實施例是有關於一種半導體裝置、半導體系統以及製造半導體裝置的方法。
隨著電子工業的發展，半導體裝置對可靠度的要求(如操作的連續性、操作的一致性、對外部環境的耐久性)正不斷的增加。
半導體裝置的可靠度可因半導體裝置之各元件特性的劣化或是各種不同構件間之干擾而降低。當製造半導體裝置時，可利用電漿製程(如物理氣相沉積(PVD)製程或濺鍍製程)。在電漿製程期間所產生的電荷會累積於半導體裝置中。此電荷可導致各種不同的缺陷。舉例來說，電荷可降低金屬氧化物半導體(MOS)型電容之閘極絕緣膜的可靠度。
依據發明概念之原理的多種態樣，提供一種具有改良之可靠度的半導體裝置。
依據發明概念之原理的多種態樣，提供一種具有改良之可靠度的半導體系統。
依據發明概念之原理的多種態樣，提供一種具有改良之可靠度之半導體裝置的製造方法。
依據發明概念之原理，半導體裝置包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於主動區上；第一絕緣膜，形成於主動區及導電層之間，且具有第一厚度；以及第二絕緣膜，形成於主動區及導電層之間，且橫跨主動區及元件隔離區之間的邊界的至少一部分，並具有大於第一厚度的第二厚度。
根據與發明概念之原理相符的另一態樣，第一絕緣膜包括熱氧化物膜，而第二絕緣膜包括化學氣相沉積(CVD)膜。
根據與發明概念之原理相符的另一態樣，導電層的一個區域與元件隔離區重疊，且接點形成於導電層的此重疊區域上。
根據與發明概念之原理相符的另一態樣，主動區包括相互平行的第一邊及第二邊，且第二絕緣膜包括覆蓋第一邊之至少一部分的第一部分絕緣膜以及覆蓋第二邊之至少一部分的第二部分絕緣膜。
根據與發明概念之原理相符的另一態樣，導電層包括具有第一寬度之第一部分導電層，以及具有相異於第一寬度之第二寬度的第二部分導電層，其中第二部分導電層與元件隔離區重疊。
根據與發明概念之原理相符的另一態樣，主動區包括切入主動區的溝槽，且第二部分導電層與溝槽重疊。
根據與發明概念之原理相符的另一態樣，第一部分導電層與整個主動區重疊。
根據與發明概念之原理相符的另一態樣，半導體裝置包括具有第一工作電壓的第一金屬氧化物半導體(MOS)電晶體，以及具有小於第一工作電壓之第二工作電壓的第二金屬氧化物半導體電晶體。
根據與發明概念之原理相符的另一態樣，半導體裝置更包括具有小於第二工作電壓之第三工作電壓的第三金屬氧化物半導體電晶體。
根據與發明概念之原理相符的另一態樣，第一金屬氧化物半導體電晶體之第一閘極絕緣膜的厚度等於第二絕緣膜的第二厚度，而第二金屬氧化物半導體電晶體之第二閘極絕緣膜的厚度等於第一絕緣膜的第一厚度。
根據與發明概念之原理相符的另一態樣，第一井區形成於主動區中，第一金屬氧化物半導體電晶體包括第二井區，而第二金屬氧化物半導體電晶體包括第三井區，其中第一井區及第三井區經相同摻質摻雜。
根據與發明概念之原理相符的另一態樣，第一井區及第三井區形成為具有相同深度。
根據與發明概念之原理相符的另一態樣，導電層之部分側向剖面對準於第二絕緣膜之部分側向剖面。
根據與發明概念之原理相符的另一態樣，導電層電性連接至金屬線，且金屬線電性連接至形成於基板中的防護二極體。
根據與發明概念之原理相符的另一態樣，金屬線為位於第一層之金屬線。
根據與發明概念之原理相符的另一態樣，元件隔離區包括淺溝槽隔離(shallow trench isolation，STI)區域。
根據與發明概念之原理相符的另一態樣，此裝置為電容。
根據與發明概念之原理相符的另一態樣，半導體裝置包括電容、第一金屬氧化物半導體電晶體以及第二金屬氧化物半導體電晶體，其中第一金屬氧化物半導體電晶體之工作電壓高於第二金屬氧化物半導體電晶體之工作電壓，電容利用第一絕緣膜及第二絕緣膜來做為電容絕緣膜，第一絕緣膜之第一厚度等於第二金屬氧化物半導體電晶體之第二閘極絕緣膜之厚度，以及第二絕緣膜之第二厚度等於第一金屬氧化物半導體電晶體之第一閘極絕緣膜之厚度。
根據與發明概念之原理相符的另一態樣，電容為金屬氧化物半導體型電容。
根據與發明概念之原理相符的另一態樣，電容形成於由元件隔離區定義之主動區上，且第二絕緣膜橫跨元件隔離區及主動區之間的邊界的至少一部分。
根據與發明概念之原理相符的另一態樣，電容更包括導電層，且導電層形成於第一絕緣膜及第二絕緣膜上且與元件隔離區重疊，其中接點形成於導電層與元件隔離區重疊之區域上。
根據與發明概念之原理相符的另一態樣，第一絕緣膜 包括熱氧化物膜，而第二絕緣膜包括化學氣相沉積氧化物膜。
根據與發明概念之原理相符的另一態樣，導電層之部分側向剖面對準於第二絕緣膜之部分側向剖面。
根據與發明概念之原理相符的另一態樣，半導體裝置包括多個電容以及至少一防護二極體，且防護二極體藉由將電漿製程產生之電荷放電來保護電容，其中各電容包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於主動區上；第一絕緣膜，形成於主動區及導電層之間，並具有第一厚度；以及第二絕緣膜，形成於主動區及導電層之間，以及橫跨主動區及元件隔離區之間的邊界的至少一部分，並具有大於第一厚度之第二厚度。
根據與發明概念之原理相符的另一態樣，各電容之導電層藉由金屬線而電性連接至至少一防護二極體。
根據與發明概念之原理相符的另一態樣，金屬線為位於第一層的金屬線。
根據與發明概念之原理相符的另一態樣，電容分為多個電容組，且每一電容組至少對應設置一防護二極體。
根據與發明概念之原理相符的另一態樣，第一絕緣膜包括熱氧化物膜，而第二絕緣膜包括化學氣相沉積氧化物膜。
根據與發明概念之原理相符的另一態樣，電容及至少一防護二極體形成於相同基板上。
根據與發明概念之原理相符的另一態樣，電容彼此並 聯連接。
根據與發明概念之原理相符的另一態樣，半導體系統包括彼此電性連接的半導體晶片及模組，其中半導體晶片包括用來傳送內部電壓的至少一內部接線以及電性連接至所述至少一內部接線及穩定內部電壓的至少一電容，而所述電容包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於主動區上；第一絕緣膜形成於主動區及導電層之間，並具有第一厚度；以及第二絕緣膜，形成於主動區及導電層之間，且位於主動區及元件隔離區之間的邊界的至少一部分上，並具有大於第一厚度的第二厚度。
根據與發明概念之原理相符的另一態樣，半導體晶片為顯示驅動積體電路(display drive IC,DDI)。
根據與發明概念之原理相符的另一態樣，半導體晶片包括接收外部電壓及產生至少一內部電壓的電壓產生器，而所述至少一內部接線連接至電壓產生器。
根據與發明概念之原理相符的另一態樣，至少一外部接線連接至至少一內部接線；且外部電容連接至所述至少一外部接線。
根據與發明概念之原理相符的另一態樣，製造半導體裝置的方法包括：形成元件隔離區於基板中來定義出主動區；於元件隔離區及主動區之間的邊界的至少一部分上形成具有第二厚度之第二絕緣膜；於被第二絕緣膜暴露出主動區的一部分上形成具有小於第二厚度之第一厚度的第一絕緣膜；以及於第一絕緣膜及第二絕緣膜上形成導電層。
根據與發明概念之原理相符的另一態樣，利用化學氣相沉積方法來形成第二絕緣膜。
根據與發明概念之原理相符的另一態樣，利用熱氧化方法來形成第一絕緣膜。
根據與發明概念之原理相符的另一態樣，第二絕緣膜之第二厚度等於具有第一工作電壓之第一金屬氧化物半導體電晶體之第一閘極絕緣膜之厚度，且第一絕緣膜之第一厚度等於具有小於第一工作電壓之第二工作電壓之第二金屬氧化物半導體電晶體之第二閘極絕緣膜之厚度。
根據與發明概念之原理相符的另一態樣，製造半導體裝置的方法包括：於基板中形成元件隔離區，且定義出電容、第一金屬氧化物半導體電晶體及第二金屬氧化物半導體電晶體分別將形成於其中之第一區到第三區；於基板上形成具有第二厚度之第四絕緣膜；於基板上形成具有小於第二厚度之第一厚度的第三絕緣膜；以及於第三絕緣膜及第四絕緣膜上形成電極導電層，其中第四絕緣膜覆蓋第一區中元件隔離區及主動區之間的邊界的至少一部分，覆蓋整個第二區，以及暴露整個第三區，而第三絕緣膜覆蓋第一區及第三區的暴露部分。
根據與發明概念之原理相符的另一態樣，利用化學氣相沉積方法來形成第四絕緣膜。
根據與發明概念之原理相符的另一態樣，利用熱氧化方法來形成第三絕緣膜。
根據與發明概念之原理相符的另一態樣，裝置包括： 主動區，形成於基板中；絕緣區，圍繞主動區；導電層，形成於主動區上；以及絕緣膜，形成於主動區及導電層之間，其中至少部分絕緣膜相對較厚，且沿著主動及絕緣區之邊界的部分形成。
根據與發明概念之原理相符的另一態樣，絕緣膜之相對較厚部分為高電壓閘極氧化物。
根據與發明概念之原理相符的另一態樣，絕緣膜之相對較厚部分為化學氣相沈積氧化物。
根據與發明概念之原理相符的另一態樣，絕緣膜包括相對較薄部分，且較薄部分為熱氧化物膜。
根據與發明概念之原理相符的另一態樣，導電層為多晶矽閘極。
根據與發明概念之原理相符的另一態樣，導電層為金屬閘極。
根據與發明概念之原理相符的另一態樣，裝置更包括：電接點，其中接點、絕緣層、主動區及導電層構成電容。
根據與發明概念之原理相符的另一態樣，相對較薄的絕緣膜部分為約10Å到300Å厚，而相對較厚的絕緣膜部分為約300Å到1200Å厚。
根據與發明概念之原理相符的另一態樣，裝置更包括：彼此電性連接的半導體晶片及模組，其中半導體晶片包括用來傳送內部電壓之至少一內部接線以及電性連接至所述至少一內部接線及穩定內部電壓的至少一電容。
根據與發明概念之原理相符的另一態樣，半導體晶片為顯示驅動積體電路(DDI)。
根據與發明概念之原理相符的另一態樣，半導體晶片包括接收外部電壓及產生至少一內部電壓的電壓產生器，而所述至少一內部接線連接至電壓產生器。
透過參照隨附圖式而詳細說明的示例性實施例，與發明概念之原理相符的前述態樣與特徵以及其他態樣與特徵將更為明顯。
將參照呈現示例性實施例的隨附圖式來更完整地描述與發明概念之原理相符的這些示例性實施例。然而，與發明概念之原理相符的示例性實施例可體現於許多不同之形式，而不應解釋為受限於在此所述之實施例；更確切地說，這些實施例之提供是為了使揭露內容充分且完整，以充分傳達示例性實施例的概念給本領域之技術人員。在圖示中，為了清楚起見，層及區域的厚度可加以放大。在附圖中相同的參考編號表示了相同的元件，因而對其描述可不再重複。
應了解到的是，當指出元件“連接"或"耦接"至另一元件，其能直接連接或耦接至其他元件，或是可存在中間元件。相對地，當指出元件"直接連接"或"直接耦接"至另一元件，則並無中間元件出現。在全文說明中，相同的參考編號表示相同的元件。在此所用之術語"及/或"包括一或多個相關羅列項目的之任一及所有(any and all)組合。其他 用來描述元件或層之間之關係的用語應以同樣的方式來解釋(例如，"於其之間"與"直接於其之間"，"鄰接"與"直接鄰接"，"於其上"與"直接於其上")。
應了解到的是，雖然在此之術語"第一"、"第二"等可用來描述各種不同之元件、構件、區域、層及/或區段，然而這些元件、構件、區域、層及/或區段並不因這些術語而受限。這些術語僅用來將一種元件、構件、區域、層或區段區分於另一元件、構件、區域、層或區段。因此，在不違背示例性實施例的指導下，下述之第一元件、構件、區域、層或區段亦可稱為第二元件、構件、區域、層或區段。
空間相對術語，像是“於之下”、“在其下方”、“在其下部”、“於之上”、“在其上部”及其類似者，在此可用來簡化描述圖示中的一個元件或特徵對另一元件或特徵的關係。應了解到的是，除了圖示中所描述的方位外，空間相對術語涵蓋了所使用或操作之裝置之不同的方位。舉例來說，若將圖示中之裝置加以翻轉，則描述為位於其他元件或特徵"下方"或"下部"的元件，將會位於其他元件或特徵"上方"。因此，示範性術語"在其下方"能包含上方及下方兩者的方位。裝置可面向不同的方位(旋轉90度或於其他方位)，而在此所用之空間相對描述符號應對應的加以解釋。
在此所用之術語乃做為描述特定實施例之用，而並非用來限制示例性實施例。除非前後文另有明確指示，否則像是在此所用之單數形式"一"也包括複數形式。應進一步 了解到的是，若在此使用了術語"包括"及/或"包含"來指出特定特徵、整體、步驟、運作、元件及/或構件的存在時，其並不排除一或多個其他特徵、整體、步驟、運作、元件、構件及/或其族群的存在或附加。
在此用來參照以描述與發明概念的原理相符的示例性實施例的橫剖面示意圖為示例性實施例的理想化實例(以及中間結構)的示意圖。對此，舉例來說，可預期到製造技術及/或公差(tolerances)將造成與示意圖的形狀不符的變化。因此，不應將與發明概念的原理相符的示例性實施例解釋為受限於在此所述之區域的特定形狀，而是可包括例如因製造而造成之形狀上的偏差。舉例來說，繪示為矩形的植入區域(implanted region)在其邊上可以是具有圓形或曲線特徵及/或植入濃度梯度，而不是從植入到非植入區域的二元變化。同樣地，藉由植入所形成的內埋區域(buried region)可導致在內埋區域以及植入發生所經過之表面間的區域中有一些植入現象(implantation)。因此，圖中所述之區域本質上為示意性的，而其形狀並非用來表示實際裝置的區域的形狀，也並非用來限制本發明概念之實施例的範圍。
除非另有定義，否則在此所用之所有的術語(包括技術或科學術語)具有與發明概念的原理相符的示例性實施例所屬之技術領域中具有通常知識者所共同認知的意義。應進一步了解到的是，像是通用字典所定義的術語，除非在此另有明確定義，否則不應解釋成理想化或過於正規的 意義，而應解釋為具有與其相關領域脈絡中的意義一致的意義。
圖1為根據與發明概念的原理相符的第一示例性實施例之半導體裝置1的佈局視圖。圖2為沿著圖1中之A-A線的橫剖面圖。
如圖1及圖2所示，根據與發明概念的原理相符的第一示例性實施例的半導體裝置1可包括基板100、元件隔離區118、第一井區112、導電層120、第一絕緣膜132、第二絕緣膜130、第一接點180以及第二接點190。
元件隔離區118可形成於基板100中來定義出主動區110。舉例來說，元件隔離區118可以是淺溝槽隔離(STI)區域。
第一井區112可形成於主動區110中。第一井區112可比元件隔離區118淺。
導電層120可形成於主動區110上。導電層120可與元件隔離區118的至少一部分重疊。也就是說，導電層120可形成於元件隔離區118及主動區110之間的邊界B的至少一部分上。舉例來說，導電層120可以是多晶矽、金屬或是以其所堆疊而成。
在此示例性實施例中，第一接點180形成於導電層120上。更明確地說，第一接點180可形成於導電層120與元件隔離區118重疊的部分上。根據發明概念的原理，將第一接點180形成於導電層120與元件隔離區118重疊的部分上，能將在第一接點180的形成期間所發生的損害最小 化。第一電壓V1可透過第一接點180而施加於導電層120。
第二接點190形成於主動區110上(例如，在第一井區112上)而電性連接至第一井區112。第二電壓V2可透過第二接點190而施加於第一井區112。
在圖1及圖2的示例性實施例中繪示4個第一接點180及4個第二接點190。然而，第一接點180的數量及第二接點190的數量並不限於4個。
在此示例性實施例中，第一絕緣膜132形成於主動區110及導電層120之間，且具有第一厚度。舉例來說，第一絕緣膜132可以是熱氧化物膜。
第二絕緣膜130可形成於主動區110及導電層120之間，以及主動區110及元件隔離區118之間的邊界B的至少一部分上。
舉例來說，主動區110可以是矩形。也就是說，主動區110可包括彼此相對或相互平行的第一邊(如圖1中主動區110的左邊)及第二邊(如圖1中主動區110的右邊)。第二絕緣膜130可包括覆蓋至少一部分第一邊的第一部分絕緣膜(如圖2左邊的第二絕緣膜130)以及覆蓋至少一部分第二邊的第二部分絕緣膜(如圖2右邊的第二絕緣膜130)。
在上述圖示中，此示例性實施例的第二絕緣膜130僅覆蓋主動區110及元件隔離區118之間的邊界B的一部分(即圖1中主動區110之右邊及左邊之邊界B的部分)。此配置留下了第一井區112的開放區域，藉以能由此開放 區域來接觸第二接點190。根據與發明概念的原理相符的一示例性實施例，在利用第二接點190之外的方法來施加第二電壓V2於第一井區112時，第二絕緣膜130可覆蓋整個邊界B。
第二絕緣膜130的厚度(在本文中亦稱作第二絕緣膜130的第二厚度)可大於第一絕緣膜132的厚度(在本文中亦稱作第一絕緣膜132的第一厚度)。舉例來說，第二絕緣膜130可以是化學氣相沉積(chemical vapor deposition，CVD)氧化物膜。根據與發明概念的原理相符的一示例性實施例，半導體裝置1為電容，第一絕緣膜132及第二絕緣膜130可以是電容絕緣膜。根據與發明概念的原理相符的一示例性實施例，第二絕緣膜130是形成為具有足夠的厚度來避免崩潰效應。由於淺溝槽隔離(STI)效應可能會限制熱氧化方法的效用，因此，根據發明概念的原理的方法使用化學氣相沉積(CVD)來形成第二絕緣膜130以具有有效的厚度。將相對較厚之絕緣膜130形成於主動區110及絕緣區118間之間的邊界B的至少一部分上，將會增進半導體裝置1的可靠度。換句話說，由於淺溝槽隔離應力效應，利用熱氧化而形成的電容絕緣膜在主動區10及絕緣區118的邊界B會薄化。電漿製程(plasma process)期間產生的電荷可累積於此電容絕緣膜的較薄部分，並且當第一及第二電壓V1及V2施加於電容的端點(如導電層120及第一井區112)時，電容絕緣膜的較薄部分很容易損壞。將高電壓透過第一接點180施加於導電層120，可能輕易 損壞鄰近第一接點180之電容絕緣膜的較薄部分。基於這些原因，根據與發明概念的原理相符的一示例性實施例，將較厚的絕緣層130形成於主動區110及絕緣區118間之間的邊界B的至少一部分上。如同上述，舉例來說，可利用化學氣相沉積製程來得到可用於高電壓應用的較厚絕緣層130。舉例來說，所述之較厚絕緣層130可以是高電壓閘極氧化物。
圖3為根據與發明概念的原理相符的第二示例性實施例之半導體裝置2的佈局視圖。為了簡單起見，下列描述將專注在其與上述與發明概念的原理相符的第一示例性實施例的半導體裝置1的差異上。
如圖3所示，根據與發明概念的原理相符的第二示例性實施例的半導體裝置2可包括切入主動區110的溝槽G。在圖中，溝槽G從主動區110的兩側而切入主動區110，然而與發明概念的原理相符的實施例並不限於此。
導電層120可包括具有第一寬度W1的第一部分導電層120a，以及具有相異於第一寬度W1之第二寬度W2的第二部分導電層120b。如圖所示，第一寬度W1可大於第二寬度W2，然而與發明概念的原理相符的示例性實施例並不限於此。
整個第一部分導電層120a可與主動區110重疊，而第二部分導電層120b可延伸以與元件隔離區118重疊。尤其是，第二部分導電層120b可與溝槽G重疊。第一接點180可形成於第二部分導電層120b上。
第二絕緣膜130可形成於第二部分導電層120b及元件隔離區118之間的邊界B的至少一部分上。
圖4為根據與發明概念的原理相符的第三示例性實施例之半導體裝置3的佈局視圖。為了簡單起見，下列描述將專注在相較於根據與發明概念的原理相符的第二示例性實施例的上述半導體裝置2的差異上。
如圖4所示，根據與發明概念的原理相符的第三示例性實施例，半導體裝置3中之主動區110可不包括溝槽(請見圖3中的‘G’)。導電層120可包括具有第一寬度W1的第一部分導電層120a，以及具有相異於第一寬度W1之第二寬度W2的第二部分導電層120b。根據本發明概念的原理，第二絕緣膜130可形成於第二部分導電層120b及元件隔離區118之間的邊界B的至少一部分上。
圖5為根據與發明概念的原理相符的第四示例性實施例之半導體裝置4的佈局視圖。為了簡單起見，下列描述將專注在相較於根據與發明概念的原理相符的第一示例性實施例的上述半導體裝置1的差異上。
如圖5所示，根據與發明概念的原理相符的第四示例性實施例，半導體裝置4中之第二絕緣膜130之部分側向剖面C1及C2可對準於主動區110之部分側向剖面C1及C2。因此，用於製造根據與發明概念的原理相符的第四示例性實施例的半導體裝置4的光罩數量能因而減少，此將參照圖17到圖20而詳述於後。
圖6為根據與發明概念的原理相符的第五示例性實施 例之半導體裝置5的佈局視圖。
如圖6所示，根據與發明概念的原理相符的第五示例性實施例的半導體裝置5包括形成於第一區I中的電容4，形成於第二區II中的第一金屬氧化物半導體(MOS)電晶體21，以及形成於第三區III中的第二金屬氧化物半導體電晶體22。可藉由根據與發明概念的原理相符的第一到第四示例性實施例之上述半導體裝置1到4中之任一來實施以做為電容4。
根據與發明概念的原理相符的一示例性實施例，電容4可以是金屬氧化物半導體型式(MOS-type)之電容，且此電容包括元件隔離區118所定義的主動區110，形成於主動區110中的第一井區112，以及形成於主動區110上的導電層120。第一絕緣膜132及第二絕緣膜130可做為電容絕緣膜。第一絕緣膜132可形成於第一井區112及導電層120之間，而第二絕緣膜130可形成於第一井區112及導電層120之間，以及元件隔離區118及主動區110之間的邊界的至少一部分上。
第一金屬氧化物半導體電晶體21可以是高電壓電晶體，而第二金屬氧化物半導體電晶體22可以是中電壓電晶體或低電壓電晶體。
高電壓電晶體可具有從8V到200V的工作電壓，更明確地說，如20V、30V或50V。中電壓電晶體可具有從3V到8V的工作電壓，更明確地說，如3V或5.5V。低電壓電晶體可具有如3V或更低的工作電壓。
由於高電壓電晶體具有高於中電壓電晶體或低電壓電晶體的工作電壓，所以第一閘極絕緣膜330較第二閘極絕緣膜332厚。舉例來說，若第一閘極絕緣膜330具有從300Å到1200Å的厚度，則第二閘極絕緣膜332可具有從10Å到300Å的厚度。
此外，根據與發明概念的原理相符的一示例性實施例，舉例來說，第一閘極絕緣膜330可以是化學氣相沉積氧化物膜，而第二閘極絕緣膜332可以是熱氧化物膜。
由於高電壓電晶體具有高於中電壓電晶體或低電壓電晶體的工作電壓，所以第二井區312可較第三井區362深。
根據與發明概念的原理相符的一示例性實施例，舉例來說，高電壓電晶體的源極/汲極可具有光罩孤立式雙擴散汲極(Mask Islanded Double Diffused Drain，MIDDD)結構，以及中電壓電晶體或低電壓電晶體的源極/汲極可具有輕摻雜汲極(lightly diffused drain，LDD)結構。
舉例來說，電容4的第一井區112及第二金屬氧化物半導體電晶體22的第三井區362可經相同摻質(dopants)來摻雜(doped)，且具有相同深度。電容4的第一絕緣膜132及第二金屬氧化物半導體電晶體22的第二閘極絕緣膜332可由相同材料形成，且形成為相同厚度。此外，電容4的第二絕緣膜130及第一金屬氧化物半導體電晶體21的第一閘極絕緣膜330可由相同材料形成，且形成為相同厚度。也就是說，例如，當形成第一金屬氧化物半導體電晶 體21及第二金屬氧化物半導體電晶體22時，即可形成電容4。
圖7為根據與發明概念的原理相符的半導體裝置6的電路圖；圖8為基於圖7之電路圖之示例性佈局視圖；以及圖9為基於圖7之電路圖之示例性橫剖面圖。
如圖7所示，根據與發明概念的原理相符的第六示例性實施例，半導體裝置6可包括多個電容組41及多個防護二極體31。各電容組41可包括多個電容1。各電容組41可配置有至少一電容1。各電容1可以是上述根據與發明概念的原理相符的第一到第四示例性實施例之半導體裝置1到4中的至少一者。
舉例來說，根據與發明概念的原理相符的一示例性實施例，可利用像是物理氣相沉積(PVD)製程或濺鍍(sputtering)製程的電漿製程來製造半導體裝置。在此製程中，電漿製程期間所產生的電荷(正電荷、負電荷)可能累積於半導體裝置中，而電荷可能導致各種不同的缺陷。然而，防護二極體31能將所累積電荷放電，藉以減少累積電荷所導致缺陷的可能性。
舉例來說，根據與發明概念的原理相符的一示例性實施例，可對各電容組41提供一個防護二極體31(也就是對每一預定數量的電容1提供一個防護二極體31)，來將可能影響電容1之累積電荷給快速放電。
根據與發明概念的原理相符的一示例性實施例，可對並聯連接的每兩個電容1提供一個防護二極體31，但本發 明概念並不限於此。
如圖8所示，電容1可於第一方向DR1上彼此相鄰配置。
根據與發明概念的原理相符的一示例性實施例，電容1包括元件隔離區118所定義的主動區110、形成於主動區110中的第一井區112以及形成於主動區110上的導電層120。第一絕緣膜132及第二絕緣膜130可做為電容絕緣膜。第一絕緣膜132可形成於第一井區112及導電層120之間，而第二絕緣膜130可形成於第一井區112及導電層120之間以及元件隔離區118及主動區110之間的邊界的至少一部分上。多個第一接點180可形成於導電層120上。多個第二接點190可形成於主動區110上(即第一井區112上)來電性連接至第一井區112。
根據與發明概念的原理相符的一示例性實施例，各防護二極體31可包括第一導電型的井區612以及第一導電型的接面區域165。圖9為繪示p型井區612及p+接面615的實施例，然而本發明概念並不限於此。舉例來說，各防護二極體31亦可包括n型井區中的n+接面區域。
舉例來說，多個電容1及至少一防護二極體31可形成於相同基板100上。
第一金屬線620可將第一接點180彼此連接，並且，第一金屬線620可包括往第一方向DR1延伸的第一部分620a，以及從第一部分620a往第二方向DR2分支的第二部分620b。
第二金屬線630可將第二接點190彼此連接，並且，第二金屬線630可包括往第一方向DR1延伸的第三部分630a，以及從第三部分630a往第二方向DR2分支的第四部分630b。
舉例來說，電容1可藉由第一金屬線620及第二金屬線630而彼此並聯連接。
在圖9之實施例中，金屬線MTL1到MTL4的多層結構可依序堆疊於電容1及防護二極體31上。
第一金屬線620可以是金屬線MTL1到MTL4的多層結構中位於第一層的金屬線MTL1。舉例來說，第二金屬線630也可以是位於第一層的金屬線MTL1。
電漿製程所產生的電荷可累積於導電層120或第一絕緣膜132及第二絕緣膜130中。累積電荷可透過第一接點180及第一金屬線620(或MTL1)而放電至每一防護二極體31。也就是說，所累積電荷可沿著放電路徑550來放電。
在根據與發明概念的原理相符的第六示例性實施例的半導體裝置6中，所累積電荷可沿著位於第一層的金屬線MTL1來放電至各防護二極體31。也就是說，所累積電荷並不沿著位於第二或更高層的金屬線MTL2到MTL4來放電。以此方式，所累積電荷能沿著極短的路徑來放電，藉以產生極高的放電效率。
圖10為根據與發明概念的原理相符的第七示例性實施例之半導體裝置7的電路圖。為了簡單起見，下列描述將專注在相較於根據與發明概念的原理相符的第六示例性 實施例的上述半導體裝置6的差異上。
如圖10所示，在根據與發明概念的原理相符的第六示例性實施例的半導體裝置6中，對每一預定數量之電容1設置一個防護二極體31；而在根據與發明概念的原理相符的第七示例性實施例的半導體裝置7中，設置一個連接至各第一金屬線620的防護二極體31。所以，根據與發明概念的原理相符的第七示例性實施例的半導體裝置7使用了相對少量的防護二極體31，從而可減少用以形成防護二極體31的佈局面積。
圖11為根據與發明概念的原理相符的第八示例性實施例之半導體裝置8的橫剖面圖。為了簡單起見，下列描述將專注在相較於根據與發明概念的原理相符的第六示例性實施例的上述半導體裝置6的差異上。
如圖11所示，在根據與發明概念的原理相符的第八示例性實施例的半導體裝置8中，電漿製程所產生的電荷可累積於導電層120或第一絕緣膜132及第二絕緣膜130中。所累積電荷可透過多個第一接點180及金屬線MTL1到MTL3的多層結構來放電至防護二極體31。也就是說，所累積電荷可沿著如圖中所示之放電路徑551來放電。
舉例來說，當難以將多個電容1相鄰於防護二極體31配置時，或是當難以將電容1及防護二極體31連接至位於第一層的金屬線MTL1時，便能使用根據與發明概念的原理相符的第八示例性實施例的半導體裝置8。
在此示例性實施例中，所說明之放電路徑551乃藉由 金屬線MTL1到MTL3而形成。然而，舉例來說，放電路徑551亦可藉由MTL1到MTL4或MTL1及MTL2而形成。
圖12為根據與發明概念的原理相符的第一示例性實施例之半導體系統11的方塊圖。
如圖12所示，半導體系統11可包括彼此電性連接的半導體晶片210及模組220。
舉例來說，半導體晶片210可包括有處理器、記憶體、邏輯電路，音訊及影像處理電路，以及各種像是系統晶片(SOC)、微處理器單元(MCU)或顯示驅動積體電路(DDI)的界面電路。半導體晶片210可包括具有各種不同驅動電壓的金屬氧化物半導體電晶體：舉例來說，高電壓電晶體、中電壓電晶體及低電壓電晶體。
半導體晶片210可包括有接收外部電壓Va並產生一或多個內部電壓Vb1到Vb3的電壓產生器212。半導體晶片210亦可包括用以傳送內部電壓Vb1到Vb3的一或多個內部接線214a、216a及218a。
用以穩定傳送內部電壓Vb1到Vb3的電容1可連接至內部接線214a、216a及218a，而用以穩定傳送內部電壓Vb1到Vb3的電容9可連接至外部接線214、216及218。在此示例性實施例中，電容1為嵌入於半導體晶片210中的內部電容，而電容9為置於半導體晶片210外的外部電容。各電容1可以是根據與發明概念的原理相符的第一到第八示例性實施例的上述半導體裝置1到8中之任一者。舉例來說，內部電容1可連接至各內部接線214a、 216a或218a，而外部電容9可連接至各外部接線214、216或218。
圖13為根據與發明概念的原理相符的第二示例性實施例之半導體系統12的方塊圖。舉例來說，圖13中的半導體系統12可以是圖12中的半導體系統11的更加詳細形式。圖13中的半導體系統12可以是顯示裝置，在此情況下，舉例來說，圖12中的半導體晶片210可對應於閘極驅動器500，而模組220可對應於面板700。根據與發明概念的原理相符的第二示例性實施例的半導體系統12可包括時間控制器400、閘極驅動器500、源極驅動器600及面板700。
在一示例性實施例中，面板700包括多個閘極線G1到Gm，多個源極線S1到Sn以及多個像素(未在圖示中表示)。各像素電性連接至相應之閘極線G1到Gm其中之一以及相應之源極線S1到Sn其中之一。
時間控制器400可基於資料DATA1、資料致能信號DE以及時脈信號CLK而產生第一控制信號CS1、第二控制信號CS2、資料DATA2以及極性控制信號POL。
閘極驅動器500回應第二控制信號S2而驅動閘極線G1到Gm。源極驅動器600回應第一控制信號CS1、資料DATA2及極性控制信號POL而輸出類比電壓至源極線S1到Sn。類比電壓回應極性控制信號POL，相對於面板700的共同電壓而反轉(invert)。
舉例來說，電容1可嵌入於閘極驅動器500中。各電 容1可以是根據與發明概念的原理相符的第一到第八示例性實施例的上述半導體裝置1到8中任一者。
儘管在圖13中電容1嵌入於閘極驅動器500中，其例如亦能嵌入於源極驅動器600、時間控制器400或未顯示於圖中的另一半導體晶片中。
根據與發明概念的原理相符的第一示例性實施例的半導體裝置1的製造方法，將參照圖14到圖16及圖2來描述之。圖14到圖16為說明根據與發明概念的原理相符的第一示例性實施例之半導體裝置1之製造方法所包括的中間過程的圖示。
如圖14所示，元件隔離區118形成於基板100中來定義出主動區110。第一井區112形成於主動區110中。
在圖15中，具有第二厚度的第二絕緣膜130形成於主動區110及元件隔離區118之間的邊界B的至少一部分上。舉例來說，可在圖14的結果結構上藉由利用化學氣相沉積方法而形成大約從300Å到1200Å之厚度的第四絕緣膜(如氧化物膜)，接著經圖案化而形成第二絕緣膜130。
在圖16中，將具有第一厚度的第一絕緣膜132形成於第二絕緣膜130所暴露之部分之主動區110上。舉例來說，第一絕緣膜132可藉由利用熱氧化方法而形成大約從10Å到300Å的厚度。
如圖2所示，導電層120形成於第一絕緣膜132及第二絕緣膜130上，從而完成根據與發明概念的原理相符的第一示例性實施例的半導體裝置1。舉例來說，可形成前 導電層於圖16的結果結構上，而接著可圖案化電極導電層，再接著經圖案化製程以完成導電層120，做為電容的電極。
根據與發明概念的原理相符的第五示例性實施例之半導體裝置5的製造方法，將參照圖17到圖20及圖6來描述之。圖17到圖20為說明根據與發明概念的原理相符的第五示例性實施例之半導體裝置5之製造方法所包括的中間過程的圖示。
在圖17中，元件隔離區118形成於基板100中來定義出第一區I到第三區III。第一區I為電容1所將形成的區域，第二區II為第一金屬氧化物半導體電晶體21所將形成的區域，以及第三區III為第二金屬氧化物半導體電晶體22所將形成的區域。舉例來說，第一金屬氧化物半導體電晶體21可以是高電壓電晶體，而第二金屬氧化物半導體電晶體22可以是中電壓電晶體或低電壓電晶體。
在根據與發明概念的原理相符的一示例性實施例中，第一井區112形成於第一區I中，第二井區312形成於第二區II中，以及第三井區362形成於第三區III中。第一井區112及第三井區362可使用相同摻質同時形成。
可藉由利用化學氣相沉積而在第一區I到第三區III上形成有第二厚度(舉例來說，大約從300Å到1200Å)的第四絕緣膜130b。
如圖18所示，光罩(未顯示於圖中)形成於第四絕緣膜130b上，以及利用光罩來圖案化第四絕緣膜130b以 產生第四絕緣膜130a及330a。第四絕緣膜130a及330a可覆蓋第一區I中之元件隔離區118及主動區110之間的邊界B的至少一部分，覆蓋整個第二區II，以及暴露整個第三區III。
如圖19所示，第三絕緣膜132及332a可形成於基板100上，且形成為具有小於第二厚度的第一厚度。第三絕緣膜132及332a覆蓋第一區I及第三區III中基板100的暴露部份。舉例來說，第三絕緣膜132及332a可藉由熱氧化而形成。
如圖20所示，電極導電層120a可形成於具有第三絕緣膜132及332a以及第四絕緣膜130a及330a的基板100上。
在圖6所描述之製程中，圖案化電極導電層120a、第三絕緣膜132及332a以及第四絕緣膜130a及330a，從而形成了導電層120、第二絕緣膜130、第一閘極電極320、第一閘極絕緣膜330、第二閘極電極370以及第二閘極絕緣膜332。
如上述參照圖17到圖20及圖6，並不需要額外的光罩來製造根據與發明概念的原理相符的第四示例性實施例的半導體裝置4。也就是說，能藉由利用用來形成第一金屬氧化物半導體電晶體21及第二金屬氧化物半導體電晶體22的光罩來完成半導體裝置4。
雖然已具體呈現與發明概念的原理相符的示例性實施例，但應理解，在不悖離由下列請求項定義的發明概念 之精神與範疇的前提下，可作出各種形式與細節的變化。示例性實施例是以說明為目的，而不是以限制為目的。
1、2、3、4、5、6、7、8‧‧‧半導體裝置
1、4、9‧‧‧電容
11、12‧‧‧半導體系統
100‧‧‧基板
110‧‧‧主動區
112‧‧‧第一井區
118‧‧‧元件隔離區
120‧‧‧導電層
120a‧‧‧電極導電層
120a‧‧‧第一部分導電層
120b‧‧‧第二部分導電層
132‧‧‧第一絕緣膜
130‧‧‧第二絕緣膜
132、332a‧‧‧第三絕緣膜
130a、130b、330a‧‧‧第四絕緣膜
180‧‧‧第一接點
190‧‧‧第二接點
210‧‧‧半導體晶片
212‧‧‧電壓產生器
220‧‧‧模組
214a、216a、218a‧‧‧內部接線
214、216、218‧‧‧外部接線
312‧‧‧第二井區
362‧‧‧第三井區
330‧‧‧第一閘極絕緣膜
332‧‧‧第二閘極絕緣膜
320‧‧‧第一閘極電極
370‧‧‧第二閘極電極
550、551‧‧‧放電路徑
612‧‧‧p型井區
615‧‧‧p+接面
620‧‧‧第一金屬線
620a‧‧‧第一部分
620b‧‧‧第二部分
630‧‧‧第二金屬線
630a‧‧‧第三部分
630b‧‧‧第四部分
400‧‧‧時間控制器
500‧‧‧閘極驅動器
600‧‧‧源極驅動器
700‧‧‧面板
21‧‧‧第一金屬氧化物半導體電晶體
22‧‧‧第二金屬氧化物半導體電晶體
31‧‧‧防護二極體
41‧‧‧電容組
C1、C2‧‧‧部分側向剖面
Vb1、Vb2、Vb3‧‧‧內部電壓
Va‧‧‧外部電壓
G1~Gm‧‧‧閘極線
S1~Sn‧‧‧源極線
DATA1、DATA2‧‧‧資料
DE‧‧‧資料致能信號
CLK‧‧‧時脈信號
CS1‧‧‧第一控制信號
CS2‧‧‧第二控制信號
POL‧‧‧極性控制信號
V1‧‧‧第一電壓
V2‧‧‧第二電壓
DR1‧‧‧第一方向
DR2‧‧‧第二方向
MTL1~MTL4‧‧‧金屬線的多層結構
I‧‧‧第一區
II‧‧‧第二區
III‧‧‧第三區
G‧‧‧溝槽
W1‧‧‧第一寬度
W2‧‧‧第二寬度
B‧‧‧邊界
圖1為根據與發明概念的原理相符的第一示例性實施例之半導體裝置1的佈局視圖。
圖2為沿著圖1中之A-A線的橫剖面圖。
圖3為根據與發明概念的原理相符的第二示例性實施例之半導體裝置2的佈局視圖。
圖4為根據與發明概念的原理相符的第三示例性實施例之半導體裝置3的佈局視圖。
圖5為根據與發明概念的原理相符的第四示例性實施例之半導體裝置4的佈局視圖。
圖6為根據與發明概念的原理相符的第五示例性實施例之半導體裝置5的佈局視圖。
圖7為根據與發明概念的原理相符的第六示例性實施例之半導體裝置6的電路圖。
圖8為基於圖7之電路圖之示例性實施例的佈局視圖。
圖9為基於圖7之電路圖之示例性實施例的橫剖面圖。
圖10為根據與發明概念的原理相符的第七示例性實施例之半導體裝置7的電路圖。
圖11為根據與發明概念的原理相符的第八示例性實施例之半導體裝置8的橫剖面圖。
圖12為根據與發明概念的原理相符的第一示例性實施例之半導體系統11的方塊圖。
圖13為根據與發明概念的原理相符的第二示例性實施例之半導體系統12的方塊圖。
圖14到圖16為說明根據與發明概念的原理相符的第一示例性實施例之半導體裝置1之製造方法所包括的中間過程的圖示。
圖17到圖20為說明根據與發明概念的原理相符的第五示例性實施例之半導體裝置5之製造方法所包括的中間過程的圖示。
100‧‧‧基板
110‧‧‧主動區
112‧‧‧第一井區
118‧‧‧元件隔離區
120‧‧‧導電層
130‧‧‧第二絕緣膜
132‧‧‧第一絕緣膜
V1‧‧‧第一電壓
V2‧‧‧第二電壓
B‧‧‧邊界

Claims (30)

  1. 一種半導體裝置，包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於該主動區上；第一絕緣膜，形成於該主動區及該導電層之間，且具有第一厚度；以及第二絕緣膜，形成於該主動區及該導電層之間，且橫跨該主動區及該元件隔離區之間的邊界的至少一部分，並具有大於該第一厚度的第二厚度。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一絕緣膜包括熱氧化物膜，而該第二絕緣膜包括化學氣相沉積(CVD)膜。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該導電層的一區域與該元件隔離區重疊，而接點形成於該導電層的該區域上。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該主動區包括相互平行的第一邊及第二邊，且該第二絕緣膜包括覆蓋至少部分之該第一邊的第一部分絕緣膜以及覆蓋至少部分之該第二邊的第二部分絕緣膜。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該導電層包括具有第一寬度之第一部分導電層，以及具有相異於該第一寬度之第二寬度的第二部分導電層，其中該第二部分導電層與該元件隔離區重疊。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該 主動區包括切入該主動區的溝槽，且該第二部分導電層與該溝槽重疊。
  7. 如申請專利範圍第5項所述之半導體裝置，其中該第一部分導電層與整個該主動區重疊。
  8. 如申請專利範圍第1項所述之半導體裝置，更包括具有第一工作電壓的第一金屬氧化物半導體(MOS)電晶體，以及具有小於該第一工作電壓之第二工作電壓的第二金屬氧化物半導體電晶體。
  9. 如申請專利範圍第8項所述之半導體裝置，更包括具有小於該第二工作電壓之第三工作電壓的第三金屬氧化物半導體電晶體。
  10. 如申請專利範圍第8項所述之半導體裝置，其中該第一金屬氧化物半導體電晶體之第一閘極絕緣膜的厚度等於該第二絕緣膜的該第二厚度，而該第二金屬氧化物半導體電晶體之第二閘極絕緣膜的厚度等於該第一絕緣膜的該第一厚度。
  11. 如申請專利範圍第8項所述之半導體裝置，其中第一井區形成於該主動區中，該第一金屬氧化物半導體電晶體包括第二井區，而該第二金屬氧化物半導體電晶體包括第三井區，其中該第一井區及該第三井區經相同摻質摻雜。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該第一井區及該第三井區形成為具有相同深度。
  13. 如申請專利範圍第1項所述之半導體裝置，其中 該導電層之部分側向剖面對準於該第二絕緣膜之部分側向剖面。
  14. 如申請專利範圍第1項所述之半導體裝置，其中該導電層電性連接至金屬線，且該金屬線電性連接至形成於該基板中的防護二極體。
  15. 如申請專利範圍第14項所述之半導體裝置，其中該金屬線為位於第一層之金屬線。
  16. 如申請專利範圍第1項所述之半導體裝置，其中該元件隔離區包括淺溝槽隔離(STI)區域。
  17. 如申請專利範圍第1項所述之半導體裝置，其中該半導體裝置為電容。
  18. 一種半導體裝置，包括電容、第一金屬氧化物半導體電晶體以及第二金屬氧化物半導體電晶體，其中該第一金屬氧化物半導體電晶體之工作電壓高於該第二金屬氧化物半導體電晶體之工作電壓，該電容利用第一絕緣膜及第二絕緣膜來做為電容絕緣膜，該第一絕緣膜之一第一厚度等於該第二金屬氧化物半導體電晶體之第二閘極絕緣膜之厚度，且該第二絕緣膜之第二厚度等於該第一金屬氧化物半導體電晶體之第一閘極絕緣膜之厚度。
  19. 如申請專利範圍第18項所述之半導體裝置，其中該電容為金屬氧化物半導體型電容。
  20. 如申請專利範圍第19項所述之半導體裝置，其中該電容形成於由元件隔離區所定義之主動區上，且該第二絕緣膜橫跨該元件隔離區及該主動區之間的邊界的至少一 部分。
  21. 如申請專利範圍第20項所述之半導體裝置，其中該電容更包括導電層，該導電層形成於該第一絕緣膜及該第二絕緣膜上並與該元件隔離區重疊，其中接點形成於該導電層與該元件隔離區重疊之區域上。
  22. 如申請專利範圍第18項所述之半導體裝置，其中該第一絕緣膜包括熱氧化物膜，而該第二絕緣膜包括化學氣相沉積氧化物膜。
  23. 如申請專利範圍第18項所述之半導體裝置，其中部分之該導電層之一側向剖面對準於部分之該第二絕緣膜之一側向剖面。
  24. 一種半導體裝置，包括多個電容以及至少一防護二極體，且該防護二極體藉由將電漿製程產生之電荷放電來保護該電容，其中各該電容包括：元件隔離區，形成於基板中，且定義出主動區；導電層，形成於該主動區上；第一絕緣膜，形成於該主動區及該導電層之間，並具有第一厚度；以及第二絕緣膜，形成於該主動區及該導電層之間，以及橫跨該主動區及該元件隔離區之間的邊界的至少一部分，並具有大於該第一厚度之第二厚度。
  25. 如申請專利範圍第24項所述之半導體裝置，其中各該電容之該導電層藉由金屬線而電性連接至該至少一防護二極體。
  26. 如申請專利範圍第25項所述之半導體裝置，其中該金屬線為位於第一層的金屬線。
  27. 如申請專利範圍第24項所述之半導體裝置，其中該些電容分為多個電容組，且每一電容組至少對應設置一防護二極體。
  28. 如申請專利範圍第24項所述之半導體裝置，其中該第一絕緣膜包括熱氧化物膜，而該第二絕緣膜包括化學氣相沉積氧化物膜。
  29. 如申請專利範圍第24項所述之半導體裝置，其中該電容及該至少一防護二極體形成於該基板上。
  30. 如申請專利範圍第24項所述之半導體裝置，其中該電容彼此並聯連接。
TW102100587A 2012-01-09 2013-01-08 半導體裝置 TW201330274A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120002521A KR20130081505A (ko) 2012-01-09 2012-01-09 반도체 장치, 반도체 시스템, 상기 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
TW201330274A true TW201330274A (zh) 2013-07-16

Family

ID=48652721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100587A TW201330274A (zh) 2012-01-09 2013-01-08 半導體裝置

Country Status (6)

Country Link
US (1) US20130175590A1 (zh)
JP (1) JP2013143568A (zh)
KR (1) KR20130081505A (zh)
CN (1) CN103199093A (zh)
DE (1) DE102013100042A1 (zh)
TW (1) TW201330274A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833206B2 (en) 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US10634483B2 (en) * 2017-10-13 2020-04-28 Invensense, Inc. Sensor misalignment measuring device
US11289598B2 (en) * 2020-04-15 2022-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors
US11495660B2 (en) 2020-11-06 2022-11-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors with defect prevention structures
KR20220098944A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US6194295B1 (en) * 1999-05-17 2001-02-27 National Science Council Of Republic Of China Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
TW200629421A (en) * 2005-01-12 2006-08-16 Sanyo Electric Co Method of producing semiconductor device
KR100699843B1 (ko) * 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
JP5627165B2 (ja) * 2007-04-27 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
KR20120002521A (ko) 2009-03-27 2012-01-05 아사히 가라스 가부시키가이샤 축전 디바이스용 전해액 및 축전 디바이스
CN102024807A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件的保护装置及保护方法
US8330189B2 (en) * 2010-06-21 2012-12-11 Kilopass Technology, Inc. One-time programmable memory and method for making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833206B2 (en) 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices
TWI722649B (zh) * 2018-12-11 2021-03-21 美商美光科技公司 包含電容器結構之微電子裝置及形成微電子裝置之方法
US11374132B2 (en) 2018-12-11 2022-06-28 Micron Technology, Inc. Electronic devices including capacitors with multiple dielectric materials, and related systems
TWI817718B (zh) * 2018-12-11 2023-10-01 美商美光科技公司 電子裝置及其形成方法
US11799038B2 (en) 2018-12-11 2023-10-24 Lodestar Licensing Group Llc Apparatuses including capacitors including multiple dielectric materials, and related methods

Also Published As

Publication number Publication date
US20130175590A1 (en) 2013-07-11
DE102013100042A1 (de) 2013-07-11
CN103199093A (zh) 2013-07-10
KR20130081505A (ko) 2013-07-17
JP2013143568A (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
TW201330274A (zh) 半導體裝置
CN112864168B (zh) 非易失性存储器件及其制造方法
CN1933157B (zh) 半导体器件及其制造方法
US8941162B2 (en) Semiconductor device, method for forming the same, and data processing system
TWI536189B (zh) Semiconductor integrated circuit device manufacturing method and semiconductor integrated circuit device
KR20150094297A (ko) 비휘발성 메모리 장치
KR20140095986A (ko) 반도체 장치의 제조 방법
CN102483889B (zh) 有源矩阵基板和有源矩阵型显示装置
KR20110119963A (ko) 반도체 장치 및 그 제조 방법
KR102345675B1 (ko) 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
JP2003203999A5 (zh)
JP5617487B2 (ja) 半導体装置及びその製造方法
CN105932176B (zh) 像素结构与其制造方法
CN114156275A (zh) 半导体存储装置及其制造方法
TWI689046B (zh) 半導體記憶裝置及其製造方法
JP2000124431A (ja) フラッシュメモリセル及びその製造方法
US20140167130A1 (en) Eeprom core structure embedded into bcd process and forming method thereof
US7560334B2 (en) Method and system for incorporating high voltage devices in an EEPROM
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
JP2008244352A (ja) 半導体装置
KR102122365B1 (ko) 반도체 소자
US20060249773A1 (en) Semiconductor device having high dielectric constant material film and fabrication method for the same
CN110349916B (zh) 半导体器件及制造其的方法
JP2010177342A (ja) 半導体装置及びその製造方法
JP5141069B2 (ja) 半導体装置