CN103199093A - 半导体装置、半导体系统及制造半导体装置的方法 - Google Patents

半导体装置、半导体系统及制造半导体装置的方法 Download PDF

Info

Publication number
CN103199093A
CN103199093A CN2013100077456A CN201310007745A CN103199093A CN 103199093 A CN103199093 A CN 103199093A CN 2013100077456 A CN2013100077456 A CN 2013100077456A CN 201310007745 A CN201310007745 A CN 201310007745A CN 103199093 A CN103199093 A CN 103199093A
Authority
CN
China
Prior art keywords
semiconductor device
dielectric film
conductive layer
capacitor
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100077456A
Other languages
English (en)
Inventor
金明寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103199093A publication Critical patent/CN103199093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及半导体装置、半导体系统及制造半导体装置的方法。一种半导体装置包括：形成在基板中并限定有源区的元件隔离区；形成在有源区上的导电层；形成在有源区与导电层之间并具有第一厚度的第一绝缘膜；和第二绝缘膜，形成在有源区与导电层之间并跨越有源区与元件隔离区之间的边界的至少一部分且具有大于第一厚度的第二厚度。

Description

半导体装置、半导体系统及制造半导体装置的方法
技术领域
本发明构思的实施方式涉及一种半导体装置、半导体系统及制造该半导体装置的方法。
背景技术
随着电子工业的发展，对于半导体装置的可靠性（诸如操作连续性、操作一致性、抵抗外界环境的耐久性）的需要增加。
半导体装置的可靠性会由于半导体装置的每个部件的特性的劣化或者不同的部件之间的干扰而降低。当制造半导体装置时，可使用等离子体工艺（例如，物理气相沉积（PVD）工艺或者溅射工艺）。在等离子体工艺期间产生的电荷可在半导体装置中累积。这种电荷会引起各种缺陷。例如，该电荷会降低金属氧化物半导体（MOS）型电容器的栅极绝缘膜的可靠性。
发明内容
根据发明构思的原理的方面提供一种具有改善的可靠性的半导体装置。
根据发明构思的原理的方面还提供一种具有改善的可靠性的半导体系统。
根据发明构思的原理的方面还提供一种制造具有改善的可靠性的半导体装置的方法。
根据发明构思的原理，半导体装置包括：形成在基板中并限定有源区的元件隔离区；形成在有源区上的导电层；形成在有源区与导电层之间并具有第一厚度的第一绝缘膜；以及第二绝缘膜，形成在有源区与导电层之间并跨越有源区与元件隔离区之间的边界的至少一部分且具有大于第一厚度的第二厚度。
根据发明构思的原理的另一方面，第一绝缘膜包括热氧化膜，第二绝缘膜包括化学气相沉积（CVD）膜。
根据发明构思的原理的另一方面，导电层的一区域交叠元件隔离区，接触形成在导电层的交叠区上。
根据发明构思的原理的另一方面，有源区包括彼此平行的第一侧和第二侧，第二绝缘膜包括覆盖第一侧的至少一部分的第一局部绝缘膜和覆盖第二侧的至少一部分的第二局部绝缘膜。
根据发明构思的原理的另一方面，导电层包括具有第一宽度的第一局部导电层和具有不同于第一宽度的第二宽度的第二局部导电层，其中第二局部导电层交叠元件隔离区。
根据发明构思的原理的另一方面，有源区包括切入有源区的凹槽，第二局部导电层交叠该凹槽。
根据发明构思的原理的另一方面，第一局部导电层交叠整个有源区。
根据发明构思的原理的另一方面，还包括具有第一操作电压的第一金属氧化物半导体（MOS）晶体管和具有低于第一操作电压的第二操作电压的第二MOS晶体管。
根据发明构思的原理的另一方面，半导体装置还包括具有低于所述第二操作电压的第三操作电压的第三MOS晶体管。
根据发明构思的原理的另一方面，第一MOS晶体管的第一栅绝缘膜的厚度等于第二绝缘膜的第二厚度，第二金MOS晶体管的第二栅绝缘膜的厚度等于所述第一绝缘膜的第一厚度。
根据发明构思的原理的另一方面，第一阱形成在有源区中，第一MOS晶体管包括第二阱，第二MOS晶体管包括第三阱，其中第一阱和第三阱被掺杂有相同的掺杂剂。
根据发明构思的原理的另一方面，第一阱和第三阱形成至相同的深度。
根据发明构思的原理的另一方面，导电层的侧面轮廓的部分与第二绝缘膜的侧面轮廓的部分对准。
根据发明构思的原理的另一方面，导电层电连接到金属线，金属线电连接到形成在基板中的保护二极管。
根据发明构思的原理的另一方面，金属线是处于第一层面的金属线。
根据发明构思的原理的另一方面，元件隔离区包括浅沟槽隔离（STI）区。
根据发明构思的原理的另一方面，该装置是电容器。
根据发明构思的原理的另一方面，半导体装置包括电容器、第一MOS晶体管和第二MOS晶体管，其中第一MOS晶体管的操作电压高于第二MOS晶体管的操作电压，电容器使用第一绝缘膜和第二绝缘膜作为电容器绝缘膜，第一绝缘膜的第一厚度等于第二MOS晶体管的第二栅绝缘膜的厚度，第二绝缘膜的第二厚度等于第一MOS晶体管的第一栅绝缘膜的厚度。
根据发明构思的原理的另一方面，电容器是MOS型电容器。
根据发明构思的原理的另一方面，电容器形成在由元件隔离区限定的有源区上，第二绝缘膜跨越元件隔离区与有源区之间的边界的至少一部分。
根据发明构思的原理的另一方面，电容器还包括形成在第一绝缘膜和第二绝缘膜上并交叠元件隔离区的导电层，其中接触形成在导电层的交叠元件隔离区的区域上。
根据发明构思的原理的另一方面，第一绝缘膜包括热氧化物膜，第二绝缘膜包括化学气相沉积（CVD）氧化物膜。
根据发明构思的原理的另一方面，导电层的侧面轮廓的部分与第二绝缘膜的侧面轮廓的部分对准。
根据发明构思的原理的另一方面，半导体装置包括多个电容器和通过释放由等离子体工艺产生的电荷而保护电容器的至少一个保护二极管，其中每个电容器包括：形成在基板中并限定有源区的元件隔离区；形成在有源区上的导电层；形成在有源区与导电层之间并具有第一厚度的第一绝缘膜；和第二绝缘膜，形成在有源区与导电层之间并跨越有源区与元件隔离区之间的边界的至少一部分且具有大于第一厚度的第二厚度。
根据发明构思的原理的另一方面，每个电容器的导电层通过金属线电连接到至少一个保护二极管。
根据发明构思的原理的另一方面，金属线是处于第一层面的金属线。
根据发明构思的原理的另一方面，电容器被分成多个电容器组，为每个电容器组提供至少一个保护二极管。
根据发明构思的原理的另一方面，第一绝缘膜包括热氧化物膜，第二绝缘膜包括化学气相沉积（CVD）氧化物膜。
根据发明构思的原理的另一方面，电容器和至少一个保护二极管形成在相同的基板上。
根据发明构思的原理的另一方面，该电容器彼此并联连接。
根据发明构思的原理的另一方面，半导体系统包括彼此电连接的半导体芯片和模块，其中半导体芯片包括用于传递内部电压的至少一个内部布线和电连接到至少一个内部布线并稳定内部电压的至少一个电容器，电容器包括：形成在基板中并限定有源区的元件隔离区；形成在有源区上的导电层；形成在有源区与导电层之间并具有第一厚度的第一绝缘膜；和第二绝缘膜，形成在有源区与导电层之间并位于有源区与元件隔离区之间的边界的至少一部分上且具有大于第一厚度的第二厚度。
根据发明构思的原理的另一方面，半导体芯片是显示驱动器IC（DDI）。
根据发明构思的原理的另一方面，半导体芯片包括接收外部电压并产生至少一个内部电压的电压发生器，至少一个内部布线连接到电压发生器。
根据发明构思的原理的另一方面，至少一个外部布线连接到至少一个内部布线；外部电容器连接到至少一个外部布线。
根据发明构思的原理的另一方面，制造半导体装置的方法包括：在基板中形成元件隔离区以限定有源区；在元件隔离区与有源区之间的边界的至少一部分上形成具有第二厚度的第二绝缘膜；在通过第二绝缘膜暴露的有源区的部分上形成具有小于第二厚度的第一厚度的第一绝缘膜；以及在第一绝缘膜和第二绝缘膜上形成导电层。
根据发明构思的原理的另一方面，第二绝缘膜的形成使用CVD方法。
根据发明构思的原理的另一方面，第一绝缘膜的形成使用热氧化方法。
根据发明构思的原理的另一方面，第二绝缘膜的第二厚度等于具有第一操作电压的第一MOS晶体管的第一栅绝缘膜的厚度，第一绝缘膜的第一厚度等于具有低于第一操作电压的第二操作电压的第二MOS晶体管的第二栅绝缘膜的厚度。
根据发明构思的原理的另一方面，制造半导体装置的方法包括：在基板中形成元件隔离区并限定其中分别形成电容器、第一MOS晶体管和第二MOS晶体管的第一至第三区；在基板上形成具有第二厚度的第四绝缘膜；在基板上形成具有小于第二厚度的第一厚度的第三绝缘膜；在第三绝缘膜和第四绝缘膜上形成电极导电层，其中第四绝缘膜覆盖第一区中的元件隔离区与有源区之间的边界的至少一部分、覆盖整个第二区并暴露整个第三区，第三绝缘膜覆盖第一区和第三区的暴露部分。
根据发明构思的原理的另一方面，第四绝缘膜的形成使用CVD方法。
根据发明构思的原理的另一方面，第三绝缘膜的形成使用热氧化方法。
根据发明构思的原理的另一方面，一装置包括：形成在基板中的有源区；围绕有源阱的隔离区；形成在有源区上方的导电层；和形成在有源阱与导电层之间的绝缘膜，其中绝缘膜的至少一部分相对厚并沿着有源区与隔离区之间的边界的一部分形成。
根据发明构思的原理的另一方面，绝缘膜的相对厚的部分是高压栅氧化物。
根据发明构思的原理的另一方面，绝缘膜的相对厚的部分是化学气相沉积氧化物。
根据发明构思的原理的另一方面，绝缘膜包括相对薄的部分，该相对薄的部分是热氧化物膜。
根据发明构思的原理的另一方面，导体是多晶硅栅极（poly gate）。
根据发明构思的原理的另一方面，导体是金属栅极。
根据发明构思的原理的另一方面，装置还包括：电接触，其中该接触、绝缘体、有源区和导体层配置为电容器。
根据发明构思的原理的另一方面，相对薄的绝缘膜部分为大约
Figure BDA00002718155700051
至
Figure BDA00002718155700052
的厚度，相对厚的绝缘膜部分为大约至的厚度。
根据发明构思的原理的另一方面，装置还包括：彼此电连接的半导体芯片和模块，其中半导体芯片包括用于传递内部电压的至少一个内部布线和电连接到至少一个内部布线并稳定该内部电压的至少一个电容器。
根据发明构思的原理的另一方面，半导体芯片是显示驱动器IC（DDI）。
根据发明构思的原理的另一方面，半导体芯片包括接收外部电压并产生至少一个内部电压的电压发生器，至少一个内部布线连接到电压发生器。
附图说明
通过参考附图对示范实施方式的详细描述，根据发明构思的原理的以上及其他方面和特征将变得更加明显，附图中：
图1是根据发明构思的原理的根据第一示范实施方式的半导体装置1的布局图。
图2是沿图1的线A-A截取的截面图。
图3是根据发明构思的原理的根据第二示范实施方式的半导体装置2的布局图。
图4是根据发明构思的原理的根据第三示范实施方式的半导体装置3的布局图。
图5是根据发明构思的原理的根据第四示范实施方式的半导体装置4的布局图。
图6是根据发明构思的原理的根据第五示范实施方式的半导体装置5的布局图。
图7是根据发明构思的原理的根据第六实施方式的半导体装置6的电路图。
图8是基于图7的电路图的示例布局图。
图9是基于图7的电路图的示例截面图。
图10是根据发明构思的原理的根据第七实施方式的半导体装置7的电路图。
图11是根据发明构思的原理的根据第八实施方式的半导体装置8的截面图。
图12是根据发明构思的原理的根据第一示范实施方式的半导体系统11的方框图。
图13是根据发明构思的原理的根据第二示范实施方式的半导体系统12的方框图。
图14、15、16是示出制造根据发明构思的原理的根据第一示范实施方式的半导体装置1的方法中包括的中间工艺的图。
图17、18、19、20是示出制造根据发明构思的原理的根据第五示范实施方式的半导体装置5的方法中包括的中间工艺的图。
具体实施方式
现在将参考附图更充分地描述根据发明构思的原理的示范实施方式，在附图中示出了示范实施方式。然而，根据发明构思的原理的示范实施方式可以实施为许多不同的形式且不应该理解为限于在此阐述的实施方式，而是提供这些实施方式使得本公开全面和完整，并将向本领域普通技术人员充分传达示范实施方式的概念。在附图中，为了清晰可以夸大层和区域的厚度。在附图中相似的附图标记表示相似的元件，因此可以不必重复它们的描述。
将理解，当一元件被称为“连接到”或“耦接到”另一元件时，它可以直接连接到或耦接到另一元件，或者可以存在插入元件。相反，当一元件被称为“直接连接到”或者“直接耦接到”另一元件时，没有插入元件存在。相似的附图标记始终指示相似的元件。在此使用时，术语"和/或"包括一个或多个相关所列项目的任何及所有组合。用于描述元件或层之间的关系的其他的词应该以相似的方式解释（例如，“在......之间”和“直接在......之间”、“相邻的”和“直接相邻”、“在......上”和“直接在......上”）。
将理解，尽管术语“第一”、“第二”等在这里可以用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该被这些术语限制。这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，在下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分而不背离示范实施方式的教导。
为了便于描述，空间相对术语，诸如“在...之下”、“在...下面”、“下”、“上面”、“上”等等，在这里可以用于描述一个元件或特征与其他（诸）元件或特征如附图所示的关系。将理解，空间相对术语旨在包括除图中所示的取向之外器件在使用或操作中的不同的取向。例如，如果在附图中的器件被翻转，被描述为“在”其他元件或特征“下面”或“之下”的元件将取向为在其他元件或特征“之上”。因此，示范性术语“在...下面”可以包括之上和之下两个取向。器件可以被不同地定位（旋转90度或在其他的取向），这里使用的空间相对描述符则相应地解释。
在此使用的术语仅仅是为了描述特定实施方式的目的，而非旨在限制示范实施方式。在此使用时，单数形式“一”和“该”旨在也包括复数形式，除非上下文清楚地另有指示。将进一步理解，术语“包括”和/或“包含”当在本说明书中使用时，指定存在所述特征、整体、步骤、操作、元件和/或部件，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
在此参考截面图描述了根据发明构思的原理的示范实施方式，该截面图是示范实施方式的理想化实施方式（及中间结构）的示意图。这样，由制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，根据发明构思的原理的示范实施方式不应该理解为限于在此示出的区域的特定形状，而是包括例如由制造引起的形状的偏差。例如，示出为矩形的注入区域可以具有圆化或弯曲的特征和/或在其边缘的注入浓度的梯度，而不是从注入区域至非注入区域的二元变化。同样地，通过注入形成的掩埋区可以导致在掩埋区与通过其发生注入的表面之间的区域内的一些注入。因此，在附图中示出的区域本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并非旨在限制示范实施方式的范围。
除非另外限定，否则在此使用的所有术语（包括技术术语和科学术语）具有与根据发明构思的原理的示范实施方式所述领域的普通技术人员通常理解的相同的含义。将进一步理解，术语，诸如那些在通用词典中限定的术语，应该理解为具有与它们在相关技术的上下文中的含义一致的含义，而不应理解为理想化或过度形式化的含义，除非在此明确地如此限定。
图1是根据发明构思的原理的第一示范实施方式的半导体装置1的布局图。图2是沿图1的线A-A截取的截面图。
参考图1和图2，根据发明构思的原理的第一示范实施方式的半导体装置1可以包括基板100、元件隔离区118、第一阱112、导电层120、第一绝缘膜132、第二绝缘膜130、第一接触180和第二接触190。
元件隔离区118可以形成在基板100中以限定有源区110。元件隔离区118例如可以是浅沟槽隔离（STI）区。
第一阱112可以形成在有源区110中。第一阱112可以浅于元件隔离区118。
导电层120可以形成在有源区110上。导电层120可以交叠元件隔离区118的至少一部分。即，导电层120可以形成在元件隔离区118与有源区110之间的边界B的至少一部分上。导电层120例如可以是多晶硅、金属或其叠层。
在示范实施方式中，第一接触180形成在导电层120上。具体地，第一接触180可以形成在导电层120的交叠元件隔离区118的一部分上。根据发明构思的原理，在导电层120的交叠元件隔离区118的一部分上形成第一接触180使得形成第一接触180期间可能出现的损伤最小化。第一电压V1可以经由第一接触180施加到导电层120。
第二接触190形成在有源区110上（即，在第一阱112上）以电连接到第一阱112。第二电压V2可以经由第二接触190施加到第一阱112。
在图1和图2绘示的示范实施方式中，示出四个第一接触180和四个第二接触190。然而，第一接触180的数量和第二接触190的数量不限于四个。
在示范实施方式中，第一绝缘膜132形成在有源区110与导电层120之间并具有第一厚度。第一绝缘膜132例如可以是热氧化物膜。
第二绝缘膜130可以形成在有源区110与导电层120之间且在有源区110与元件隔离区118之间的边界B的至少一部分上。
有源区110例如可以是矩形。即，有源区110可以包括彼此面对或彼此平行的第一侧（例如，图1中有源区110的左侧）和第二侧（例如，图1中有源区110的右侧）。第二绝缘膜130可以包括覆盖第一侧的至少一部分的第一局部绝缘膜（例如，在图2的左侧的第二绝缘膜130）和覆盖第二侧的至少一部分的第二局部绝缘膜（例如，在图2的右侧的第二绝缘膜130）。
在附图中，示范实施方式中的第二绝缘膜130仅覆盖有源区110与元件隔离区118之间的边界B的一部分（即，图1中在有源区110的左侧和右侧的边界B的部分）。此构造使得第一阱112的能接触第二接触190的区域敞开。在根据发明构思的原理的示范实施方式中（其中使用除了第二接触190之外的方法将第二电压V2施加到第一阱112），第二绝缘膜130可以覆盖整个边界B。
第二绝缘膜130的厚度（在此也被称作第二绝缘膜的第二厚度）可以大于第一绝缘膜132的厚度（在此也被称作第一绝缘膜132的第一厚度）。第二绝缘膜130例如可以是化学气相沉积（CVD）氧化物膜。在根据发明构思的原理的半导体装置1是电容器的实施方式中，第一绝缘膜132和第二绝缘膜130可以用作电容器绝缘膜。在根据发明构思的原理的示范实施方式中，第二绝缘膜130形成至足以避免可能发生的击穿效应的厚度。因为浅沟槽隔离（STI）效应可能限制热氧化方法的应用，所以根据发明构思的原理的方法采用化学气相沉积（CVD）以形成第二绝缘膜130至有效厚度。形成在有源区110与隔离区118之间的边界B的至少一部分上的相对厚的绝缘膜130改善半导体装置1的可靠性。即，由于STI应力效应，使用热氧化形成的电容器绝缘膜在有源区110与隔离区118之间的边界B处可能表现得变薄。在等离子体工艺期间产生的电荷可能累积在电容器绝缘膜的该变薄部分，当第一和第二电压V1和V2被施加到电容器端子（即，导电层120和第一阱112）时，电容器绝缘膜的该变薄部分会容易地被损坏。通过第一接触180施加到导电层120的高压会容易地损坏靠近第一接触180的电容器绝缘膜的变薄部分。为此，在根据发明构思的原理的示范实施方式中，相对厚的绝缘层130形成在有源区110与隔离区118之间的边界B的至少一部分上。可以用于高压应用的相对厚的绝缘层130例如可以利用CVD工艺获得，如刚刚所描述的。相对厚的绝缘层130在此可以例如被称作高压栅氧化物。
图3是根据发明构思的原理的第二示范实施方式的半导体装置2的布局图。为简单起见，以下描述将集中在与上述根据发明构思的原理的根据第一示范实施方式的半导体装置1的差异。
参考图3，根据发明构思的原理的根据第二示范实施方式的半导体装置2可以包括切入有源区110的凹槽G。在图中，凹槽G从有源区110的两侧切入有源区110，但是根据发明构思的原理的实施方式不限于此。
导电层120可以包括具有第一宽度W1的第一局部导电层120a和具有不同于第一宽度W1的第二宽度W2的第二局部导电层120b。第一宽度W1可以大于第二宽度W2，如图中所示，但是根据发明构思的原理的实施方式不限于此。
整个第一局部导电层120a可以交叠有源区110，第二局部导电层120b可以延伸以交叠元件隔离区118。具体地，第二局部导电层120b可以交叠凹槽G。第一接触180可以形成在第二局部导电层120b上。
第二绝缘膜130可以形成在有源区110与元件隔离区118之间的边界B的至少一部分上。
图4是根据发明构思的原理的根据第三示范实施方式的半导体装置3的布局图。为简单起见，以下描述将集中在与上述根据发明构思的原理的根据第二示范实施方式的半导体装置2的差异。
参考图4，在根据发明构思的原理的根据第三示范实施方式的半导体装置3中，有源区110可以不包括凹槽（见图3中的“G”）。导电层120可以包括具有第一宽度W1的第一局部导电层120a和具有不同于第一宽度W1的第二宽度W2的第二局部导电层120b。根据发明构思的原理，第二绝缘膜130可以形成在有源区110与元件隔离区118之间的边界B的至少一部分上。
图5是根据发明构思的原理的根据第四示范实施方式的半导体装置4的布局图。为简单起见，以下描述将集中在与上述根据发明构思的原理的根据第一示范实施方式的半导体装置1的差异。
参考图5，在根据发明构思的原理的根据第四示范实施方式的半导体装置4中，第二绝缘膜130的侧面轮廓的部分C1和/或C2可以与有源区110的横截面的部分C1和/或C2对准。因此，用于制造根据发明构思的原理的根据第四示范实施方式的半导体装置4的掩模的数量可以减少，这将在后面参考图17至图20描述。
图6是根据发明构思的原理的根据第五示范实施方式的半导体装置5的布局图。
参考图6，根据发明构思的原理的根据第五示范实施方式的半导体装置5包括形成在第一区域I中的电容器4、形成在第二区域II中的第一金属氧化物半导体（MOS）晶体管21和形成在第三区域III中的第二MOS晶体管22。电容器4可以实现为根据发明构思的原理的根据第一至第四示范实施方式的上述半导体装置1至4中的任何一个。
在根据发明构思的原理的示范实施方式中，电容器4可以是MOS型电容器，该MOS型电容器包括由元件隔离区118限定的有源区110、形成在有源区110中的第一阱112和形成在有源区110上的导电层120。第一绝缘膜132和第二绝缘膜130可以用作电容器绝缘膜。第一绝缘膜132可以形成在第一阱112与导电层120之间，第二绝缘膜130可以形成在第一阱112与导电层120之间，并位于元件隔离区118与有源区110之间的边界的至少一部分上。
第一MOS晶体管21可以是高压晶体管，第二MOS晶体管22可以是中压晶体管或低压晶体管。
高压晶体管可以具有从8V到200V的操作电压，更具体地，例如20V、30V或50V。中压晶体管可以具有从3V到8V的操作电压，更具体地，例如3V或5.5V。低压晶体管可以具有例如3V或更小的操作电压。
因为高压晶体管具有比中压晶体管或低压晶体管高的操作电压，所以第一栅绝缘膜330比第二栅绝缘膜332厚。例如，如果第一栅绝缘膜330具有从
Figure BDA00002718155700111
到
Figure BDA00002718155700112
的厚度，则第二栅绝缘膜332可以具有从
Figure BDA00002718155700113
到
Figure BDA00002718155700114
的厚度。
此外，在根据发明构思的原理的示范实施方式中，例如，第一栅绝缘膜330可以是CVD氧化物膜，第二栅绝缘膜332可以是热氧化物膜。
因为高压晶体管具有比中压晶体管或低压晶体管高的操作电压，所以第二阱312可以比第三阱362厚。
在根据发明构思的原理的示范实施方式中，高压晶体管的源极/漏极例如可以具有遮蔽岛形双扩散漏极（MIDDD:mask islanded double diffused drain）结构，中压晶体管或低压晶体管的源极/漏极例如可以具有轻扩散漏极（LDD）结构。
电容器4的第一阱112和第二MOS晶体管22的第三阱362例如可以掺杂有相同的掺杂剂并具有相同的深度。电容器4的第一绝缘膜132和第二MOS晶体管22的第二栅绝缘膜332可以由相同的材料形成至相同的厚度。此外，电容器4的第二绝缘膜130和第一MOS晶体管21的第一栅绝缘膜330可以由相同的材料形成至相同的厚度。即，例如当形成第一MOS晶体管21和第二MOS晶体管22时，可以形成电容器21。
图7是根据发明构思的原理的半导体装置6的电路图；图8是基于图7的电路图的示例布局图；图9是基于图7的电路图的示例截面图。
参考图7，根据发明构思的原理的根据第六示范实施方式的半导体装置6可以包括多个电容器组41和多个保护二极管31。每个电容器组41可以包括多个电容器1。至少一个电容器1可以被放入每个电容器组41中。每个电容器1可以是根据发明构思的原理的根据第一至第四示范实施方式的上述半导体装置1至4中的任何一个。
在根据发明构思的原理的示范实施方式中，可以利用例如等离子体工艺诸如物理气相沉积（PVD）工艺或溅射工艺制造半导体装置。在这样的工艺中，在等离子体工艺期间产生的电荷（正电荷、负电荷）可以累积在半导体装置中，该电荷会引起各种缺陷。然而，保护二极管31能使累积的电荷放电，由此减小由累积的电荷引起缺陷的可能性。
在根据发明构思的原理的示范实施方式中，例如可以为每个电容器组41（即，为每预定数量的电容器1）提供一个保护二极管31，以迅速地将可能影响电容器1的累积的电荷放电。
在示出的根据发明构思的原理的示范实施方式中，为每两个电容器1提供一个保护二极管31，电容器1可以并联，但是发明构思不限于此。
参考图8，电容器1可以在第一方向DR1上彼此邻近地布置。
在根据发明构思的原理的示范实施方式中，电容器1包括由元件隔离区118限定的有源区110、形成在有源区110中的第一阱112和形成在有源区110上的导电层120。第一绝缘膜132和第二绝缘膜130可以用作电容器绝缘膜。第一绝缘膜132可以形成在第一阱112与导电层120之间，第二绝缘膜130可以形成在第一阱112与导电层120之间并位于元件隔离区118与有源区110之间的边界的至少一部分上。多个第一接触180可以形成在导电层120上。多个第二接触190可以形成在有源区110上（即，在第一阱112上）以电连接到第一阱112。
在根据发明构思的原理的示范实施方式中，每个保护二极管31可以包括第一导电类型的阱612和第一导电类型的结区165。在图9中，p型阱612和p+结615作为示例示出，但是发明构思不限于此。每个保护二极管31还可以包括例如在n型阱内的n+结区。
多个电容器1和至少一个保护二极管31可以形成在例如相同的基板100上。
第一金属线620可以将第一接触180彼此连接，并可以包括在第一方向DR1延伸的第一部分620a和沿第二方向DR2从第一部分620a分支出的第二部分620b。
第二金属线630可以将第二接触190彼此连接，并可以包括在第一方向DR1延伸的第三部分630a和沿第二方向DR2从第三部分630a分支出的第四部分630b。
电容器1可以通过例如第一金属线620和第二金属线630彼此并联连接。
在图9的示范实施方式中，多层金属线MTL1至MTL4可以顺序堆叠在电容器1和保护二极管31上。
第一金属线620可以是多层金属线MTL1至MTL4之中处于第一层面的金属线MTL1。第二金属线630也可以是例如处于第一层面的金属线MTL1。
由等离子体工艺产生的电荷可以累积在导电层120或第一绝缘膜132和第二绝缘膜130中。该累积的电荷可以通过第一接触180和第一金属线620（或MTL1）释放到每个保护二极管31。即，该累积的电荷可以沿着放电路径550释放。
在根据发明构思的原理的第六实施方式的示范半导体装置6中，累积的电荷可以沿着处于第一层面的金属线MTL1释放到每个保护二极管31。即，该累积的电荷不沿着处于第二层面或更高层面的金属线MTL2至MTL4释放。如此，累积的电荷沿着很短的路径释放，导致非常高的放电效率。
图10是根据发明构思的原理的根据第七实施方式的半导体装置7的示范实施方式的电路图。为简单起见，以下描述将集中在与上述根据发明构思的原理的根据第六实施方式的半导体装置6的差异。
参考图10，根据发明构思的原理的第六实施方式的半导体装置6包括用于每预定数量的电容器1的一个保护二极管31，而根据发明构思的原理的根据第七实施方式的半导体装置7包括连接到每个第一金属线620的一个保护二极管31。结果，根据发明构思的原理的根据第七实施方式的半导体装置7使用相对小数量的保护二极管31，这可以减小用于形成保护二极管31的布图面积。
图11是根据发明构思的原理的根据第八实施方式的半导体装置8的截面图。为简单起见，以下描述将集中在与上述根据发明构思的原理的根据第六实施方式的半导体装置6的差异。
参考图11，在根据发明构思的原理的根据第八实施方式的半导体装置8中，由等离子体工艺产生的电荷可以累积在导电层120或第一绝缘膜132和第二绝缘膜130中。该累积的电荷可以通过多个第一接触180和多层金属线MTL1至MTL3释放到保护二极管31。即，该累积的电荷可以沿着图中所示的放电路径551释放。
例如，当难以邻近保护二极管31放置多个电容器1时或者当难以将电容器1和保护二极管31连接到处于第一层面的金属线MTL1时，可以使用根据发明构思的原理的根据第八实施方式的半导体装置8。
在示范实施方式中，放电路径551示出为通过金属线MTL1至MTL3形成。然而，放电路径551也可以通过例如MTL1至MTL4或MTL1和MTL2形成。
图12是根据发明构思的原理的根据第一示范实施方式的半导体系统11的方框图。
参考图12，半导体系统11可以包括彼此电连接的半导体芯片210和模块220。
半导体芯片210例如可以是包括处理器、存储器、逻辑电路、音频和图像处理电路以及各种接口电路的芯片，诸如片上系统（SOC）、微控制器单元（MCU）或显示驱动器IC（DDI）。半导体芯片210可以包括具有各种驱动电压的MOS晶体管：例如，高压晶体管、中压晶体管和低压晶体管。
半导体芯片210可以包括接收外部电压Va并产生一个或多个内部电压Vb1至Vb3的电压发生器212。半导体芯片210也可以包括用于传递该内部电压Vb1至Vb3的一个或多个内部布线214a、216a和218a。
用于稳定地传递内部电压Vb1至Vb3的电容器1可以连接到内部布线214a、216a和218a，用于稳定地传递内部电压Vb1至Vb3的电容器9可以连接到外部布线214、216和218。在本示范实施方式中，电容器1是嵌入半导体芯片210的内部电容器，电容器9是安装在半导体芯片210外部的外部电容器。每个电容器1可以是根据发明构思的原理的根据第一至第八示范实施方式的上述半导体装置1至8中的任何一个。例如，一个内部电容器1可以连接到每个内部布线214a、216a或218a，一个外部布线9可以连接到每个外部布线214、216或218。
图13是根据发明构思的原理的根据第二示范实施方式的半导体系统12的方框图。例如，图13的半导体系统12可以是图12的半导体系统11的更具体的形式。例如，图13的半导体系统12可以是显示装置，在此情形下，图12的半导体芯片210可以相应于栅驱动器500，模块220可以相应于面板700。根据发明构思的原理的根据第二示范实施方式的半导体系统12可以包括时序控制器400、栅驱动器500、源极驱动器600和面板700。
在示范实施方式中，面板700包括多条栅线G1至Gm、多条源线S1至Sn和多个像素（未示出）。每个像素电连接到栅线G1至Gm中相应的一条和源线S1至Sn中相应的一条。
时序控制器400可以基于数据DATA1、数据使能信号DE和时钟信号CLK产生第一控制信号CS1、第二控制信号CS2、数据DATA2和极性控制信号POL。
栅驱动器500响应于第二控制信号S2驱动栅线G1至Gm。源极驱动器600响应于第一控制信号CS1、数据DATA2和极性控制信号POL输出模拟电压到源线S1至Sn。模拟电压响应于极性控制信号POL关于面板700的公共电压反转。
例如，电容器1可以嵌入在栅驱动器500中。每个电容器1可以是根据发明构思的原理的根据第一至第八示范实施方式的上述半导体装置1至8中的任何一个。
虽然在图13中电容器1嵌入栅驱动器500，但是它们也可以嵌入例如源极驱动器600、时序控制器400或图中未示出的另一半导体芯片中。
将参考图14至16和图2描述根据发明构思的原理的根据第一示范实施方式的半导体装置1的制造方法。图14至图16是示出制造根据发明构思的原理的根据第一示范实施方式的半导体装置1的方法中包括的中间工艺的图。
参考图14，元件隔离区118形成在基板100中以限定有源区110。第一阱112形成在有源区110中。
在图15中，具有第二厚度的第二绝缘膜130形成在有源区110与元件隔离区118之间的边界B的至少一部分上。例如，第四绝缘膜（例如，氧化物膜）可以利用CVD方法在图14的所得结构上形成至大约
Figure BDA00002718155700161
到
Figure BDA00002718155700162
的厚度然后被图案化，由此形成第二绝缘膜130。
在图16中，具有第一厚度的第一绝缘膜132形成在有源区110的由第二绝缘膜130暴露的部分上。例如，第一绝缘膜132可以利用热氧化方法形成至大约
Figure BDA00002718155700163
至的厚度。
参考图2，导电层120形成在第一绝缘膜132和第二绝缘膜130上，由此完成根据发明构思的原理的根据第一示范实施方式的半导体装置1。例如，预备导电层可以形成在图16的所得结构上，然后电极导电层可以被构图且然后图案化以完成用作电容器的电极的导电层120。
现在将参考图17至20和图6描述根据发明构思的原理的根据第五示范实施方式的半导体装置5的制造方法。图17至图20是示出制造根据发明构思的原理的根据第五示范实施方式的半导体装置5的方法中包括的中间工艺的图。
在图17中，元件隔离区118形成在基板100中以限定第一至第三区I至III。第一区I是其中将形成电容器1的区，第二区II是其中将形成第一MOS晶体管21的区，第三区III是其中将形成第二MOS晶体管22的区。例如，第一MOS晶体管21可以是高压晶体管，第二MOS晶体管22可以是中压晶体管或低压晶体管。
在示范实施方式中，第一阱112形成在第一区I中，第二阱312形成在第二区II中，第三阱362形成在第三区III中。第一阱112和第三阱362可以利用相同的掺杂剂同时形成。
第四绝缘膜130b可以通过CVD在第一至第三区I至III上形成至第二厚度（例如，大约到
Figure BDA00002718155700166
）。
参考图18，掩模（未示出）形成在第四绝缘膜130b上，第四绝缘膜130b利用该掩模被图案化以产生第四绝缘膜130a和330a。第四绝缘膜130a和330a可以覆盖第一区I中的元件隔离区118与有源区110之间的边界B的至少一部分、覆盖整个第二区II并暴露整个第三区III。
参考图19，第三绝缘膜132和332a可以在基板100上形成至小于第二厚度的第一厚度。第三绝缘膜132和332a覆盖第一区I和第三区III中的基板100的暴露部分。第三绝缘膜132和332a可以通过例如热氧化形成。
参考图20，电极导电层120a可以形成在具有第三绝缘膜132和332a以及第四绝缘膜130a和330a的基板100上。
在图6所示的工艺中，电极导电层120a、第三绝缘膜132和332a以及第四绝缘膜130a和330a被图案化，由此形成导电层120、第二绝缘膜130、第一栅电极320、第一栅绝缘膜330、第二栅电极370和第二栅绝缘膜332。
如以上参考图17至图20和图6所述，不需要额外的掩模来制造根据发明构思的原理的根据第四示范实施方式的半导体装置4。即，半导体装置4能利用用于形成第一MOS晶体管21和第二MOS晶体管22的掩模来完成。
虽然已经具体示出和描述了根据发明构思的原理的示范实施方式，但是将理解，可以在其中进行形式和细节的各种变化而不背离由所附权利要求限定的发明构思的精神和范围。应该理解，这里所述的示范实施方式应该被认为仅仅是描述的含义而不是为了限制的目的。
本申请要求于2012年1月9日在韩国知识产权局提交的韩国专利申请No.10-2012-0002521的优先权，其公开通过引用整体合并在此。

Claims (30)

1.一种半导体装置，包括：
元件隔离区，形成在基板中并限定有源区；
导电层，形成在所述有源区上；
第一绝缘膜，形成在所述有源区与所述导电层之间并具有第一厚度；以及
第二绝缘膜，形成在所述有源区与所述导电层之间并跨越所述有源区与所述元件隔离区之间的边界的至少一部分，并具有大于所述第一厚度的第二厚度。
2.如权利要求1所述的半导体装置，其中所述第一绝缘膜包括热氧化物膜，所述第二绝缘膜包括化学气相沉积膜。
3.如权利要求1所述的半导体装置，其中所述导电层的一区域交叠所述元件隔离区，接触形成在所述导电层的交叠区上。
4.如权利要求1所述的半导体装置，其中所述有源区包括彼此平行的第一侧和第二侧，所述第二绝缘膜包括覆盖所述第一侧的至少一部分的第一局部绝缘膜和覆盖所述第二侧的至少一部分的第二局部绝缘膜。
5.如权利要求1所述的半导体装置，其中所述导电层包括具有第一宽度的第一局部导电层和具有不同于第一宽度的第二宽度的第二局部导电层，其中所述第二局部导电层交叠所述元件隔离区。
6.如权利要求5所述的半导体装置，其中所述有源区包括切入到所述有源区中的凹槽，所述第二局部导电层交叠所述凹槽。
7.如权利要求5所述的半导体装置，其中所述第一局部导电层交叠整个所述有源区。
8.如权利要求1所述的半导体装置，还包括具有第一操作电压的第一金属氧化物半导体晶体管和具有低于第一操作电压的第二操作电压的第二金属氧化物半导体晶体管。
9.如权利要求8所述的半导体装置，还包括具有低于所述第二操作电压的第三操作电压的第三金属氧化物半导体晶体管。
10.如权利要求8所述的半导体装置，其中所述第一金属氧化物半导体晶体管的第一栅绝缘膜的厚度等于所述第二绝缘膜的第二厚度，所述第二金属氧化物半导体晶体管的第二栅绝缘膜的厚度等于所述第一绝缘膜的所述第一厚度。
11.如权利要求8所述的半导体装置，其中第一阱形成在所述有源区中，第一金属氧化物半导体晶体管包括第二阱，第二金属氧化物半导体晶体管包括第三阱，其中所述第一阱和所述第三阱被掺杂有相同的掺杂剂。
12.如权利要求11所述的半导体装置，其中所述第一阱和所述第三阱形成至相同的深度。
13.如权利要求1所述的半导体装置，其中所述导电层的侧面轮廓的部分与所述第二绝缘膜的侧面轮廓的部分对准。
14.如权利要求1所述的半导体装置，其中所述导电层电连接到金属线，所述金属线电连接到形成在基板中的保护二极管。
15.如权利要求14所述的半导体装置，其中所述金属线是处于第一层面的金属线。
16.如权利要求1所述的半导体装置，其中所述元件隔离区包括浅沟槽隔离区。
17.如权利要求1所述的半导体装置，其中所述半导体装置是电容器。
18.一种半导体装置，包括：电容器、第一金属氧化物半导体晶体管和第二金属氧化物半导体晶体管，其中所述第一金属氧化物半导体晶体管的操作电压高于所述第二金属氧化物半导体晶体管的操作电压，所述电容器使用第一绝缘膜和第二绝缘膜作为电容器绝缘膜，所述第一绝缘膜的第一厚度等于所述第二金属氧化物半导体晶体管的第二栅绝缘膜的厚度，所述第二绝缘膜的第二厚度等于所述第一金属氧化物半导体晶体管的第一栅绝缘膜的厚度。
19.如权利要求18所述的半导体装置，其中所述电容器是金属氧化物半导体型电容器。
20.如权利要求19所述的半导体装置，其中所述电容器形成在由元件隔离区限定的有源区上，所述第二绝缘膜跨越所述元件隔离区与所述有源区之间的边界的至少一部分。
21.如权利要求20所述的半导体装置，其中所述电容器还包括形成在所述第一绝缘膜和第二绝缘膜上并交叠所述元件隔离区的导电层，其中接触形成在所述导电层的交叠所述元件隔离区的区域上。
22.如权利要求18所述的半导体装置，其中所述第一绝缘膜包括热氧化物膜，所述第二绝缘膜包括化学气相沉积氧化物膜。
23.如权利要求18所述的半导体装置，其中所述导电层的侧面轮廓的部分与所述第二绝缘膜的侧面轮廓的部分对准。
24.一种半导体装置，包括多个电容器和通过释放由等离子体工艺产生的电荷而保护所述电容器的至少一个保护二极管，其中每个电容器包括：
元件隔离区，形成在基板中并限定有源区；
导电层，形成在所述有源区上；
第一绝缘膜，形成在所述有源区与所述导电层之间并具有第一厚度；以及
第二绝缘膜，形成在所述有源区与所述导电层之间并跨越所述有源区与所述元件隔离区之间的边界的至少一部分，并具有大于所述第一厚度的第二厚度。
25.如权利要求24所述的半导体装置，其中每个所述电容器的所述导电层通过金属线电连接到所述至少一个保护二极管。
26.如权利要求25所述的半导体装置，其中所述金属线是处于第一层面的金属线。
27.如权利要求24所述的半导体装置，其中所述电容器被分成多个电容器组，为每个电容器组提供至少一个保护二极管。
28.如权利要求24所述的半导体装置，其中所述第一绝缘膜包括热氧化物膜，所述第二绝缘膜包括化学气相沉积氧化物膜。
29.如权利要求24所述的半导体装置，其中所述电容器和所述至少一个保护二极管形成在相同的基板上。
30.如权利要求24所述的半导体装置，其中所述电容器彼此并联连接。
CN2013100077456A 2012-01-09 2013-01-09 半导体装置、半导体系统及制造半导体装置的方法 Pending CN103199093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0002521 2012-01-09
KR1020120002521A KR20130081505A (ko) 2012-01-09 2012-01-09 반도체 장치, 반도체 시스템, 상기 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN103199093A true CN103199093A (zh) 2013-07-10

Family

ID=48652721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100077456A Pending CN103199093A (zh) 2012-01-09 2013-01-09 半导体装置、半导体系统及制造半导体装置的方法

Country Status (6)

Country Link
US (1) US20130175590A1 (zh)
JP (1) JP2013143568A (zh)
KR (1) KR20130081505A (zh)
CN (1) CN103199093A (zh)
DE (1) DE102013100042A1 (zh)
TW (1) TW201330274A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180813A (zh) * 2013-06-13 2017-09-19 高通股份有限公司 金属‑绝缘体‑金属电容器结构
CN113228276A (zh) * 2018-12-11 2021-08-06 美光科技公司 半导体结构、半导体装置及相关方法
CN113790750A (zh) * 2017-10-13 2021-12-14 应美盛公司 传感器未对准测量的方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289598B2 (en) * 2020-04-15 2022-03-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors
US11495660B2 (en) 2020-11-06 2022-11-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Co-integrated high voltage (HV) and medium voltage (MV) field effect transistors with defect prevention structures
KR20220098944A (ko) * 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172488A1 (en) * 2005-01-12 2006-08-03 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
CN1877858A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 金属氧化物半导体场效应晶体管及其制造方法
CN102024807A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件的保护装置及保护方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
US6194295B1 (en) * 1999-05-17 2001-02-27 National Science Council Of Republic Of China Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
JP5627165B2 (ja) * 2007-04-27 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
WO2010110388A1 (ja) 2009-03-27 2010-09-30 旭硝子株式会社 蓄電デバイス用電解液および蓄電デバイス
US8330189B2 (en) * 2010-06-21 2012-12-11 Kilopass Technology, Inc. One-time programmable memory and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172488A1 (en) * 2005-01-12 2006-08-03 Sanyo Electric Co., Ltd. Semiconductor device manufacturing method
CN1877858A (zh) * 2005-06-09 2006-12-13 三星电子株式会社 金属氧化物半导体场效应晶体管及其制造方法
CN102024807A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件的保护装置及保护方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180813A (zh) * 2013-06-13 2017-09-19 高通股份有限公司 金属‑绝缘体‑金属电容器结构
CN113790750A (zh) * 2017-10-13 2021-12-14 应美盛公司 传感器未对准测量的方法和装置
CN113228276A (zh) * 2018-12-11 2021-08-06 美光科技公司 半导体结构、半导体装置及相关方法
CN113228276B (zh) * 2018-12-11 2022-06-14 美光科技公司 包含电容器结构的微电子装置及形成微电子装置的方法
US11374132B2 (en) 2018-12-11 2022-06-28 Micron Technology, Inc. Electronic devices including capacitors with multiple dielectric materials, and related systems
CN114975458A (zh) * 2018-12-11 2022-08-30 美光科技公司 包含电容器结构的微电子装置及形成微电子装置的方法
US11799038B2 (en) 2018-12-11 2023-10-24 Lodestar Licensing Group Llc Apparatuses including capacitors including multiple dielectric materials, and related methods
CN114975458B (zh) * 2018-12-11 2023-10-31 美光科技公司 包含电容器结构的微电子装置及形成微电子装置的方法

Also Published As

Publication number Publication date
US20130175590A1 (en) 2013-07-11
DE102013100042A1 (de) 2013-07-11
TW201330274A (zh) 2013-07-16
JP2013143568A (ja) 2013-07-22
KR20130081505A (ko) 2013-07-17

Similar Documents

Publication Publication Date Title
CN103199093A (zh) 半导体装置、半导体系统及制造半导体装置的方法
KR102587644B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN104835823B (zh) 非易失性存储器件
TWI283926B (en) Semiconductor device
CN108063157B (zh) 半导体装置
TWI594376B (zh) 連同５伏邏輯裝置形成分離閘型記憶體單元之方法
US20070048939A1 (en) Single-poly eprom device and method of manufacturing
US20170053930A1 (en) Semiconductor device having a metal oxide metal (mom) capacitor and a plurality of series capacitors and method for forming
CN101013702A (zh) Eeprom
US8334559B2 (en) Semiconductor storage device and manufacturing method
CN101461067A (zh) 半导体场效应晶体管、存储器单元和存储器设备
US20150145019A1 (en) Nonvolatile memory device
KR20160071856A (ko) 반도체 소자
CN105336788A (zh) 半导体器件
CN102254952A (zh) 双多晶硅闪存的堆叠式电容器及其制造方法
KR102605571B1 (ko) 로컬 워드 라인 드라이버 디바이스, 메모리 디바이스, 및 그 제조 방법
US9825045B2 (en) Nonvolatile memory device
JP2011171475A (ja) 不揮発性半導体記憶装置
CN1331226C (zh) 具静电放电防护耐受能力的高压组件结构
CN1284223C (zh) 静电放电保护结构及其工艺
EP3343615A2 (en) Semiconductor device and method for manufacturing the same
CN115132829A (zh) 晶体管及其制造方法、半导体结构及其制造方法
TWI694580B (zh) 電晶體堆疊結構
CN105990355B (zh) 存储元件及其制造方法
KR20230078448A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130710