CN113228276A - 半导体结构、半导体装置及相关方法 - Google Patents

半导体结构、半导体装置及相关方法 Download PDF

Info

Publication number
CN113228276A
CN113228276A CN201980082361.6A CN201980082361A CN113228276A CN 113228276 A CN113228276 A CN 113228276A CN 201980082361 A CN201980082361 A CN 201980082361A CN 113228276 A CN113228276 A CN 113228276A
Authority
CN
China
Prior art keywords
dielectric material
region
semiconductor
adjacent
edges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980082361.6A
Other languages
English (en)
Other versions
CN113228276B (zh
Inventor
M·A·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210637645.0A priority Critical patent/CN114975458B/zh
Publication of CN113228276A publication Critical patent/CN113228276A/zh
Application granted granted Critical
Publication of CN113228276B publication Critical patent/CN113228276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Filters And Equalizers (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体结构包含：电容器结构，其包括包含平行于第一水平方向的相对场边缘的作用区域；及栅极区域，其包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘。所述半导体结构还包括：第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分。所述第二电介质材料在垂直方向上的高度可小于所述第一电介质材料的高度。还揭示半导体装置及相关方法。

Description

半导体结构、半导体装置及相关方法
优先权主张
本申请案主张2018年12月11日申请的标题为“半导体结构、半导体装置及相关方法(SEMICONDUCTOR STRUCTURES,SEMICONDUCTOR DEVICES,AND RELATED METHODS)”的第16/215,929号美国专利申请案的申请日权利。
技术领域
本发明的实施例涉及半导体装置设计及制造的领域。更明确来说，本发明的实施例涉及包含电容器结构的半导体结构，且涉及相关半导体装置及方法。
背景技术
半导体装置设计者通常期望通过减小个别特征的尺寸及通过减小邻近特征之间的距离来增加半导体装置内的特征的集成电平(其还可特性化为密度)。另外，半导体装置设计者通常期望设计不仅紧凑而且提供性能优点以及简化设计的架构。半导体行业的持续目标是增加存储器装置，例如非易失性存储器装置(例如，NAND闪存装置)的存储器密度(例如，每存储器裸片的存储器胞元的数目)。增加非易失性存储器装置中的存储器密度的方式是实施垂直存储器阵列(还被称为“三维(3D)存储器阵列”)架构。在此类存储器装置中，电容器是用于各种类型的外围电路(例如充电泵电路、感测放大器及类似者)中。这些电容器是通过与用于形成其它电路中所使用的晶体管的过程相同的过程形成为半导体衬底上方的金属氧化物半导体(MOS)电容器或阱电容器。
随着电子系统的性能及复杂性增加，对系统中的额外存储器及存储器密度的要求还增加。随着电介质材料的厚度进一步按比例缩小以促进增加的装置密度，降低的可靠性变得越来越成问题。特定来说，减小“高应力”电路中所使用的电介质材料的厚度可导致电介质击穿。电介质材料越薄，其对于给定表面区域可维持的应力越低。在NAND装置中，需要许多不同种类的充电泵电路来提供不同内部产生的电压电平。这些充电泵电路通常配备有包含所谓的“低电压”或“超低电压”电介质材料的若干不同大小的充电泵电路电容器。当充电泵电路的数目增加且充电泵电路中所使用的充电泵电路电容器的大小减小时，电容器电介质的可靠性成为问题，尤其是对于在相对较高电压电平下操作的所述电容器。
发明内容
揭示一种包括电容器结构及栅极区域的半导体装置。所述电容器结构包括包含平行于第一水平方向的相对场边缘的作用区域。所述栅极区域包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘。所述半导体装置还包括：第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分。所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向及所述第二水平方向的垂直方向上的高度。所述第二电介质材料在垂直方向上的所述高度小于所述第一电介质材料的所述高度。
还揭示一种形成半导体装置的方法。所述方法包括：形成邻近电容器结构的作用区域的外围区域的第一电介质材料，所述作用区域包括平行于第一水平方向的相对场边缘；及从所述作用区域的中心区域移除所述第一电介质材料的一部分。所述方法还包括形成邻近所述作用区域的所述中心区域且邻接所述第一电介质材料的部分的第二电介质材料。所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向的垂直方向上的高度。所述第二电介质材料的所述高度小于所述第一电介质材料的所述高度。另外，所述方法包括形成上覆于所述第一电介质材料及所述第二电介质材料中的至少一者的栅极区域。所述栅极区域包括平行于横向于所述第一水平方向及所述垂直方向的第二水平方向的相对栅极边缘。
附图说明
图1A及1C是展示根据本发明的实施例的制造半导体装置的半导体结构的各种阶段的简化部分截面图；
图1B及1D是展示根据本发明的实施例的制造半导体装置的半导体结构的各种阶段的俯视图；
图2A及2C是展示根据本发明的实施例的制造半导体装置的另一半导体结构的各种阶段的简化部分截面图；
图2B及2D是展示根据本发明的实施例的制造半导体装置的另一半导体结构的各种阶段的俯视图；
图3A是说明根据本发明的实施例的包括半导体结构的半导体装置的示意性框图；
图3B是图3A的半导体装置的示意图的一部分；及
图4是说明根据本发明的实施例的包含包括半导体结构的半导体装置的系统的示意性框图。
具体实施方式
如下文进一步详细论述，在一些实施例中，本发明包含用于半导体装置(例如NAND装置)的电容器结构。所述电容器结构相较于常规电容器结构可具有展现增加的电阻的电介质材料(例如，氧化物材料)的优化(例如，增加)的区域且可包含具有不同厚度的电介质材料的一或多个区域。此类电容器结构可经定制以耐受(例如)NAND存储器装置的外围电路及充电泵电路中所利用的经增加电压。电容器结构中的每一者可包含上覆于作用区域的外围区域的第一电介质材料(例如，低电压或“LV”电介质材料)及上覆于电容器结构的作用区域的中心区域的第二电介质材料(例如，超低电压或“SLV”电介质材料)。所述第二电介质材料可具有小于所述第一电介质材料的厚度的厚度，使得第二电介质材料的电阻相对低于第一电介质材料的电阻。电介质材料的不同厚度可响应于其介电常数及电容器结构必须耐受的所要施加电压而选择。另外，栅极的相对栅极边缘及/或作用区域的相对场边缘可与下伏电介质材料自对准。此电容器结构可用于(例如)NAND存储器装置的充电泵电路或其它外围电路中，此将在下文进一步详细论述。在其它实施例中，本发明包含包括电容器结构的半导体装置及形成此类半导体装置的方法。
以下描述提供特定细节(例如材料类型、材料厚度及过程条件)以便提供本文中所描述的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上，可结合半导体行业中所采用的常规制造技术实践实施例。另外，本文中所提供的描述并未形成半导体装置的完整描述或用于制造所述半导体装置的完整过程流程且下文所描述的结构并未形成完整半导体装置。下文仅详细描述理解本文中所描述的实施例所需的所述过程动作及结构。形成完整半导体装置的额外动作可通过常规技术来执行。
本文中所描述的材料可通过常规技术形成，包含(但不限于)：自旋涂布、毯覆式涂布、化学汽相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD或物理汽相沉积(PVD)。替代地，材料可原地生长。取决于待形成的特定材料，可由所属领域的一般技术人员来选择用于沉积或生长材料的技术。除非上下文另有指示，否则可通过任何合适技术来完成材料移除，包含(但不限于)：蚀刻、研磨平坦化(例如，化学机械平坦化)或其它已知方法。
本文中呈现的图式仅供阐释性目的，且并非意指任何特定材料、组件、结构、装置或系统的实际视图。预期由于(例如)制造技术及/或容限所致的图式中所描绘的形状的变化。因此，本文中所描述的实施例不应被解释为限于如所说明的特定形状或区域，而是应包含由(例如)制造所引起的形状偏差。例如，说明或描述为框形的区域可具有粗糙及/或非线性特征，且说明或描述为圆形的区域可包含一些粗糙及/或线性特征。此外，所说明的锐角可为圆形且反之亦然。因此，图中所说明的区域本质上是示意性的且其形状并非希望说明区域的精确形状且并不限制本权利要求书的范围。图式并不一定按比例绘制。此外，图中共有的元件可保持相同数字标识。
如本文中所使用，除非上下文另有清楚指示，否则单数形式“一”及“所述”希望还包含复数形式。
如本文中所使用，关于特定参数的数值的“大约”或“近似”包含所述数值及所属领域的一般技术人员将理解的在所述特定参数的可接受容限内的与所述数值的差异度。例如，关于数值的“大约”或“近似”可包含在所述数值的90.0％到110.0％的范围内(例如在数值的95.0％到105.0％的范围内、在数值的97.5％到102.5％的范围内、在数值的99.0％到101.0％的范围内、在数值的99.5％到100.5％的范围内或在数值的99.9％到100.1％的范围内)的额外数值。
如本文中所使用，空间关系术语(例如“在…下面”、“在…下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似者)可为易于描述而用于描述如图中所说明的元件或特征与另一(些)元件或特征的关系。除非另有指定，否则所述空间关系术语希望涵盖除如图中所描绘的定向之外的不同材料定向。例如，若将图中的材料反转，则描述为在其它元件或特征“下方”或“下面”或“的下”或“底部上”的元件将接着定向于其它元件或特征的“上方”或“顶部上”。因此，取决于使用术语的背景内容，术语“下方”可涵盖上方及下方两种定向，此对于所属领域的一般技术人员来说是显而易见的。材料可以其它方式定向(例如，旋转90度、反转、翻转)且相应地解释本文中所使用的空间关系描述符。
如本文中所使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者以预定方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组合物及布置。
如本文中所使用，术语“间距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
如本文中所使用，术语“选择性可蚀刻”意味着及包含相对于暴露到相同蚀刻化学物质的另一材料，响应于暴露到给定蚀刻化学物质展现较大蚀刻率的材料。例如，所述材料可展现另一材料的蚀刻率至少约五倍的蚀刻率，例如另一材料的蚀刻率约十倍、约二十倍或约四十倍的蚀刻率。可由所属领域的一般技术人员选择用于选择性蚀刻所要材料的蚀刻化学物质及蚀刻条件。
如本文中所使用，术语“半导体装置”包含(但不限于)存储器装置，以及可或可不并入有存储器的其它半导体装置，例如逻辑设备、处理器装置或射频(RF)装置。此外，除了其它功能外，半导体装置还可并入有存储器，举例来说，例如包括处理器及存储器的所谓的“系统单芯片”(SoC)，或包括逻辑及存储器的半导体装置。
如本文中所使用，关于给定参数、性质或条件的术语“大体上”意味着及包含达到所属领域的一般技术人员将理解所述给定参数、性质或条件符合差异度(例如在可接受制造容限内)的程度。通过实例，取决于大体上满足的特定参数、性质或条件，所述参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％或甚至满足至少99.9％。
如本文中所使用，术语“衬底”意味着及包含其上形成额外材料的基底材料或构造。所述衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个材料、层、结构或区域的半导体衬底。所述半导体衬底上的材料可包含(但不限于)：半导体材料、绝缘材料、导电材料等。所述衬底可为常规硅衬底或包括半导电材料层的其它块体衬底。如本文中所使用，术语“块体衬底”不仅意味着及包含硅晶片，而且意味着及包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底)、基底半导体基座上的硅的外延层及其它半导体或光电子材料(例如硅锗、锗、砷化镓、氮化镓及磷化铟)。衬底可经掺杂或未掺杂。
如本文中所使用，术语“垂直”、“纵向”、“水平”及“横向”涉及结构的主平面且并不一定通过地球引力场予以定义。“水平”或“横向”方向是大体上平行于所述结构的主平面的方向，而“垂直”或“纵向”方向是大体上垂直于所述结构的主平面的方向。结构的主平面是通过结构的相较于结构的其它表面具有相对较大面积的表面予以界定。
图1A及1B中展示包含一或多个(例如，两个)电容器结构102的半导体结构100。电容器结构102可经形成邻近基底材料104(例如，衬底)(例如，在基底材料104上或上方)。基底材料104可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个层、结构或区域的半导体衬底。基底材料104可包含(例如)绝缘体上硅(SOI)型衬底、蓝宝石上硅(SOS)型衬底或通过基底材料层支撑的硅的外延层。另外，基底材料104可包含支撑及/或隔离一或多个导电材料与绝缘材料以用于将信号路由到导电材料及/或从导电材料路由信号的多个部分。例如，基底材料104可包含其中提供电路(例如，控制单元)及/或互连件以用于路由信号的一或多个导电材料。此外，基底材料104可未掺杂，或可包含p型掺杂物或n型掺杂物。例如，基底材料104的一部分可包含包括p型导电性材料的p掺杂区域106及定位于p掺杂区域106内的包含n型导电性材料的n阱区域108。替代地，基底材料104可包含定位于具有n型导电性材料的区域内的p阱区域。电容器结构102可经定位使得其部分上覆于基底材料104的n阱区域108的至少一部分。虽然为清楚起见展示两个电容器结构102，但任何数目个电容器结构102可以重复图案(例如，阵列)形成。个别电容器结构102可包含包括中心区域110a、外围区域110b及边缘110c的作用区域110。作用区域110可通过在顶部及底部上的平行于第一水平方向X的边缘110c及通过在相对侧上的平行于横向(例如，垂直)于所述第一水平方向X的第二水平方向Y的边缘110c所界定，如图1B的俯视图中所展示。虽然电容器结构102的作用区域110经展示为具有大体上矩形截面形状，但作用区域110可具有任何合适横向截面形状，举例来说，例如圆形截面形状、正方形截面形状、椭圆形截面形状或三角形截面形状。邻近电容器结构102可通过中间区域112(例如，间隙)间隔开，如图1B中所展示。
一或多个电介质材料经形成上覆于及/或接近于作用区域110。例如，第一电介质材料114及第二电介质材料116可经形成彼此邻近，其中其部分上覆于作用区域110的至少一部分。第一电介质材料114及第二电介质材料116可包含(但不限于)氧化物或氮化物。可通过常规技术形成及图案化电介质材料以形成第一电介质材料114及第二电介质材料116。此外，第一电介质材料114及第二电介质材料116的至少部分是定位于基底材料104的n阱区域108上方，如图1A的简化部分截面图中所展示。在一些实施例中，第一电介质材料114经形成上覆于作用区域110的外围区域110b且第二电介质材料116经形成上覆于个别电容器结构102的作用区域110的中心区域110a。例如，第二电介质材料116可形成于接近于中心区域110a(例如，在中心区域110a正上方)的开口120中，而未形成于外围区域110b中的经阻断区域122中，而第一电介质材料114可经形成接近于作用区域110的外围区域110b(例如，在外围区域110b正上方)，如下文更详细描述。开口120是通过常规技术形成于基底材料104的最终将形成第二电介质材料116的位置处。如截面图及俯视图中的每一者中所展示，第一电介质材料114可经定位以沿着一或多个界面124邻接(例如，直接物理接触)第二电介质材料116。虽然界面124在截面图中展示为大体上笔直、垂直的线，但界面124还可经配置以包含倾斜、底切或以其它方式改变的部分。
第一电介质材料114可经形成邻近于作用区域110的上表面且与所述上表面接触(例如，直接物理接触)。第一电介质材料114可通过常规沉积过程形成，例如通过化学汽相沉积(CVD)或原子层沉积(ALD)。替代地，第一电介质材料114可通过毯覆式涂布形成或可生长于作用区域110的表面上。在一些实施例中，第一电介质材料114可经形成上覆于外围区域110b，而未经形成上覆于作用区域110的中心区域110a。例如，第一电介质材料114的内横向表面可沿着界面124抵靠第二电介质材料116的外横向表面，所述界面124沿着中心区域110a与外围区域110b之间的边界延伸且界定所述边界。在一些实施例中，第一电介质材料114的外表面可与作用区域110的至少一些(例如，所有)边缘110c垂直对准。在其它实施例中，第一电介质材料114的外表面可覆盖边缘110c且在边缘110c上方(例如，较远离边缘110c)延伸。在此类实施例中，第一电介质材料114的部分可上覆于中间区域112的至少一部分。在又其它实施例中，第一电介质材料114的外表面可能未完全覆盖外围区域110b使得第一电介质材料114的至少一些外表面定位于边缘110c内部而非上覆于中间区域112的任何部分。
在图1A及1B中所展示的实施例中，第一电介质材料114的放置可特性化为电介质材料的所谓的“窄脊”。例如，第一电介质材料114的所述窄脊可包含相对大于在第一水平方向X及第二水平方向Y中的一或多者上的宽度的在垂直方向Z上的厚度(例如，高度)，使得第一电介质材料114的相对较厚电介质材料经定位以包围(例如，完全包围)
第二电介质材料116的相对较薄电介质材料的中心区域110a。换句话说，第一电介质材料114可形成于作用区域110的边缘110c中的每一者上(例如，作用区域110的所有四侧上)，如图1B中最清楚展示。替代地，第一电介质材料114可形成于作用区域110的仅一些边缘110c(例如，作用区域110的一侧、两侧或三侧或其部分)上。例如，第一电介质材料114可仅沿着两个相对侧形成，如下文更详细描述。在此类实施例中，第二电介质材料116可经形成邻近任何剩余边缘110c。所属领域的一般技术人员将了解，第一电介质材料114可经选择性地定位以实现所要电阻要求同时最小化电容的减小。
选择第一电介质材料114用作所谓的“低电压”电介质材料。例如，第一电介质材料114可为氧化硅(SiOx)材料。作为非限制性实例，第一电介质材料114可包含二氧化硅(SiO2)、五氧化二钽(Ta2O5)、氮化硅(Si3N4)、氧化铪(HfO2)、氧化铝(Al2O3)。在一些实施例中，第一电介质材料114是二氧化硅(SiO2)。
第一电介质材料114的尺寸(例如，厚度)可根据其介电常数及完全形成的半导体结构100的所施加电压来确定。第一电介质材料114具有在横向(例如，垂直)于第一水平方向X及第二水平方向Y的垂直方向Z上的高度，如图1A中所展示。第一电介质材料114的尺寸可足以操作为低电压电介质材料。第一电介质材料114的尺寸可通过电容器结构102的电阻要求确定且此类尺寸可通过调整(例如，增加、减小)第一电介质材料114所形成的厚度(例如，高度)而扩缩。仅通过实例，第一电介质材料114可以约
Figure BDA0003112128240000081
到约
Figure BDA0003112128240000082
(例如约
Figure BDA0003112128240000083
或约
Figure BDA0003112128240000084
)的厚度(例如，高度)形成。第一电介质材料114的长度及宽度还可通过电容器结构的电阻要求确定。
第二电介质材料116可经形成邻近于作用区域110的上表面且与所述上表面接触(例如，直接物理接触)。第二电介质材料116可通过常规沉积过程形成，例如通过化学汽相沉积(CVD)或原子层沉积(ALD)。替代地，第二电介质材料116还可通过毯覆式涂布形成或可生长于作用区域110的表面上。在一些实施例中，第二电介质材料116可经形成上覆于中心区域110a，而未经形成上覆于外围区域110b且未接触作用区域110的边缘110c。例如，第二电介质材料116的外表面可沿着界面124抵靠第一电介质材料114的内表面，在一些实施例中，界面124与介于中心区域110a与外围区域110b之间的界面重合。
选择第二电介质材料116用作所谓的“超低电压”电介质材料。例如，第二电介质材料116可为与第一电介质材料114相同的材料或不同的材料。例如，第二电介质材料116可为氧化硅(SiOx)材料。作为非限制性实例，第二电介质材料116可包含二氧化硅(SiO2)、五氧化二钽(Ta2O5)、氮化硅(Si3N4)、氧化铪(HfO2)、氧化铝(Al2O3)。在一些实施例中，第二电介质材料116是二氧化硅(SiO2)。
第二电介质材料116的尺寸(例如，厚度)可根据其介电常数及完全形成的半导体结构100的所施加电压来确定。第二电介质材料116还具有在横向于第一水平方向X及第二水平方向Y的垂直方向Z上的高度。第二电介质材料116的厚度(例如，高度)可不同于第一电介质材料114的厚度。例如，第二电介质材料116可以小于第一电介质材料114的相对厚度形成。在一些实施例中，第二电介质材料116的厚度可为第一电介质材料114的厚度的约一半。若使用相同材料，则第一电介质材料114及第二电介质材料116可(例如，仅)通过厚度而彼此不同，其中其间的边界是通过界面124界定。第二电介质材料116的尺寸可足以操作为超低电压电介质材料。第二电介质材料116的尺寸可通过电容器结构102的电阻要求确定且此类尺寸可通过调整(例如，增加、减小)第二电介质材料116所形成的厚度(例如，高度)而扩缩。仅通过实例，第二电介质材料116可以约
Figure BDA0003112128240000085
到约
Figure BDA0003112128240000086
(例如约
Figure BDA0003112128240000087
(例如，1.2V氧化物)或约
Figure BDA0003112128240000088
)的厚度(例如，高度)形成。因此，第二电介质材料116的阈值电压量值可低于第一电介质材料114的阈值电压量值。第二电介质材料116的区域还可通过电容器结构的电阻要求确定。
任选地，一或多个额外电介质材料(未展示)可形成(例如，毯覆式涂布、沉积或生长)于包含半导体结构100的电路内。可选择此类额外电介质材料用作所谓的“高电压”电介质材料。在一些实施例中，额外电介质材料可为与第一电介质材料114及第二电介质材料116相同的材料或不同的材料(例如，氧化物或氮化物)。额外电介质材料的位置及尺寸(例如，厚度)可根据其介电常数及完全形成的半导体结构100的所施加电压来确定。例如，额外电介质材料可以大于第一电介质材料114及第二电介质材料116中的每一者的相对厚度形成。在其中形成额外电介质材料的实施例中，除了第一电介质材料114及第二电介质材料116之外，电容器结构102还可通过所谓的“三氧化物”过程形成。在其中仅形成第一电介质材料114及第二电介质材料116的其它实施例中，电容器结构102可通过所谓的“双氧化物”过程形成。替代地，半导体结构100可使用利用任何合适数目个电介质材料的过程形成。
第一电介质材料114可形成(例如，生长)于半导体结构100的经指定区域中。此后，可在经指定以含有第二电介质材料116的位置(举例来说，例如作用区域110的中心区域110a)中移除(例如，蚀除)第一电介质材料114的部分。此后，第二电介质材料116可形成(例如，生长)于经指定区域中。替代地，第一电介质材料114及/或第二电介质材料116可使用掩模材料(未展示)形成及图案化在作用区域110上。例如，掩模材料(例如，光阻)可在形成第一电介质材料114之前形成(例如，沉积)于作用区域110的外围区域110b上方且随后在第一电介质材料114的移除过程之后且在形成第二电介质材料116之前加以移除。在一些实施例中，掩模材料可定位于外围区域110b内且可与作用区域110的边缘110c向内间隔约200nm到约500nm。通过非限制性实例，掩模材料可从作用区域110的边缘110c向内间隔约325nm。在一些实施例中，第一电介质材料114及第二电介质材料116可如上文所描述般形成。替代地，第二电介质材料116可在形成第一电介质材料114之前形成。在此类实施例中，第二电介质材料116及第一电介质材料114中的每一者可形成(例如，生长)于相应经指定位置中。在其它实施例中，第二电介质材料116可经形成邻近所有(例如，两个)经指定区域，其中第一电介质材料114邻近于第二电介质材料116形成在指定区域中且与第二电介质材料116接触，使得在其最终状态中的材料的经组合厚度是类似于在先前实施例中所实现的厚度。在又其它实施例中，第一电介质材料114及第二电介质材料116可大体上同时形成。在此类实施例中，第一电介质材料114及第二电介质材料116中的每一者的初始厚度可大体上相同且此后，可通过常规技术(例如，湿式或干式蚀刻)移除第二电介质材料116的部分以实现其最终状态中的不同厚度。
因此，上覆于及/或接近于作用区域110的第一电介质材料114及第二电介质材料116的变化(例如，不同)厚度的组合提供电介质材料的优化厚度使得减少(例如，最小化)沿着边缘110c的泄漏且改进半导体结构100的可靠性。图1A及1B是在形成第一电介质材料114及第二电介质材料116之后的半导体结构100的简化部分截面图及俯视图。如下文所描述，半导体结构100的所得轮廓允许随后形成于电介质材料的经组合轮廓(例如，拓扑)上的栅极材料(参见图1C及1D)的适当放置。
如图1C及1D中所展示，半导体材料128经形成邻近于半导体结构100的电容器结构102的第一电介质材料114及第二电介质材料116且与第一电介质材料114及第二电介质材料116接触(例如，直接物理接触)。半导体材料128可包含(但不限于)多晶硅。导电材料140(例如含金属材料(例如，含钨材料)或其它常规材料)经形成邻近于半导体材料128且与半导体材料128接触，从而形成栅极区域130。栅极区域130还可包含栅电极134。如图1C的截面图中所展示，隔离区域136是形成于基底材料104中。例如，隔离区域136可为所谓的“浅沟槽隔离”(STI)结构。在一些实施例中，隔离区域136可在形成半导体材料128之后且在形成导电材料140之前形成。隔离区域136是横向定位于邻近电容器结构102之间(例如)接近于(例如，直接邻近)邻近电容器结构102的第一电介质材料114及在邻近电容器结构102之间延伸的中间区域112的下伏部分。在一些实施例中，隔离区域136可完全代替第一电介质材料114的部分。隔离区域136可用于使个别电容器结构102的区域与邻近电容器结构102的区域及/或与其它装置(例如，晶体管)电隔离。此外，接触件144可定位成接近于作用区域110及/或栅极区域130及/或延伸通过作用区域110及/或栅极区域130。接触件144是通过常规技术形成。在一些实施例中，源极/漏极区域(未展示)可形成于接近于栅极区域130外部的相应电容器结构102的区域中基底材料104的一部分中。在其中基底材料104在p掺杂区域106内包含n阱区域108的实施例中，源极/漏极区域中的一或两者可包含在浓度上相对高于n阱区域108的浓度的n型导电性材料(例如，n+掺杂)的浓度以在接触件144与基底材料104之间产生低电阻连接。在一些实施例中，区域138可在至少一些隔离区域136的下表面下方延伸。区域138可为形成电介质材料期间的处理技术(例如，干式蚀刻)的产物，如图1A及1B的实施例中所展示。例如，区域138可包括在隔离区域136的开口(例如，沟槽)的下表面中的凹槽，所述凹槽可至少部分归因于上覆层(例如，第一电介质材料114及第二电介质材料116)的在形成隔离区域136期间已向下平移到至少一些开口的下表面的拓扑。换句话说，区域138可由于第二电介质材料116相对于邻近中间区域112的第一电介质材料144的若干邻近部分略微凹入而相对于隔离区域136的下表面的若干邻近部分略微凹入，如图1A及1B中所展示。
半导体材料128可包含半导体材料，例如硅锗、锗及多结晶硅(还被称为“多晶硅”)中的一或多者。导电材料140可包含(但不限于)含钨材料、含钛材料或其组合。导电材料140可(例如)包含：硅化金属材料，例如硅化钨(WSix)材料；或金属材料，例如钨、铪、锆、钛、钽、铝、钌、钯、铂、钴、镍、其组合；或其合金。在一些实施例中，导电材料140是钨。在其它实施例中，导电材料140是WSix。
因此，栅极区域130包含半导体材料128及邻近(例如，上覆于)半导体材料128的导电材料140。导电材料140在隔离区域136上方延伸以连接阵列的邻近电容器结构102的一行作用区域110(例如，在第二水平方向Y上)。栅极区域130是通过在其相对侧上的平行于横向(例如，垂直)于在作用区域110的顶部及底部上的平行于第一水平方向X的边缘110c的第二水平方向Y的栅极边缘132界定，如图1D的俯视图中所展示。另外，场边缘142可在第一水平方向X上延伸。在一些实施例中，场边缘142可大体上平行于在作用区域110的顶部及底部上的边缘110c。特定来说，场边缘142可大体上与作用区域110的顶部及底部上的边缘110c对准(例如，重合)。在一些实施例中，半导体材料128可覆盖(例如，大体上完全覆盖)第一电介质材料114及第二电介质材料116中的每一者且导电材料140可覆盖半导体材料128以及隔离区域136的至少一部分(例如，大体上部分)。栅极区域130可经形成使得半导体材料128及/或导电材料140与场边缘142重叠而非与作用区域110的相对侧上的边缘110c重叠。换句话说，外围区域110b的至少一部分可在沿着第二水平方向Y延伸的栅极边缘132外部(例如，超出栅极边缘132暴露)。例如，半导体材料128可在作用区域110的顶部及底部上的边缘110c处与作用区域110重叠(例如，延伸超出作用区域110)且可在栅极边缘132处从作用区域110下面伸出(例如，在作用区域110之前终止)。为清楚起见已在图1D的俯视图中省略特定材料及结构(例如，导电材料140、隔离区域136)。
因此，个别电容器结构102的电容区域可由两个相对侧上的平行于第一水平方向X的边缘110c(例如，场边缘142)及由剩余两个相对侧上的平行于第二水平方向Y的栅极边缘132定界。如俯视图中所展示，场边缘142与栅极边缘132中的每一者可定位于n阱区域108的边界内。另外，接触件144可定位于场边缘142与栅极边缘132中的每一者外部且可定位于作用区域110的边缘110c内或定位成邻近于作用区域110的边缘110c。例如，接触件144可定位于作用区域110的顶部及底部上的边缘110c以及平行于第一水平方向X的场边缘142外部，而额外接触件144可定位于作用区域110的相对侧表面上的平行于第二水平方向Y的边缘110c内。在一些实施例中，场边缘142及/或栅极边缘132可与介于第一电介质材料114与第二电介质材料116之间的界面124自对准使得第一电介质材料114与栅极区域130具有大体上相等宽度。如上文所描述，第一电介质材料114可形成于作用区域110的边缘110c中的每一者(例如，作用区域110的所有四侧)上或可形成于作用区域110的仅一些边缘110c(例如，作用区域110的一侧、两个相对或邻近侧、三侧或其部分)上。虽然第一电介质材料114是说明为在所有侧上围绕第二电介质材料116延伸，但第一电介质材料114还可(例如)仅沿着栅极边缘132的相对侧或仅沿着场边缘142的相对侧形成。在一些实施例中，第一电介质材料114可(例如，仅)沿着线性部分延伸而未延伸到邻近侧之间的隅角及/或围绕所述隅角延伸。在其它实施例中，第一电介质材料114还可围绕定位于邻近线性部分之间的一些或所有隅角延伸。
因此，揭示一种包括电容器结构及栅极区域的半导体结构。所述电容器结构包括包含平行于第一水平方向的相对场边缘的作用区域。所述栅极区域包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘。所述半导体结构还包括：第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分。所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向及所述第二水平方向的垂直方向上的高度。所述第二电介质材料在垂直方向上的高度小于所述第一电介质材料的所述高度。
在一些实施例中，半导体材料128及导电材料140中的每一者可通过沉积或其它常规过程邻近电介质材料个别地形成。例如，半导体材料128可形成(例如，毯覆式沉积、CVD、ALD等)于第一电介质材料114及第二电介质材料116的上表面上方且经暴露。一旦已形成半导体材料128，便可在半导体材料128中、在第一电介质材料114的部分中及在基底材料104的n阱区域108的经指定部分中形成开口(未展示)。开口是形成于其中最终将形成隔离区域136的位置处。隔离区域136是通过在开口中沉积填充材料(例如，电介质材料)而形成。还可利用常规衬里及/或间隔件材料。此后可例如通过化学机械抛光(CMP)移除填充材料的部分，且可通过湿式蚀刻或干式蚀刻移除间隔件材料(若存在)。在移除隔离区域136中的填充材料之后，归因于下伏电介质材料114、116的不同厚度的变化轮廓(例如，拓扑)将不再存在于隔离区域136中(例如，在中间区域112中)，但所述变化拓扑将归因于下伏电介质材料114、116的不同厚度而保持于含有半导体材料128的区域中。
在形成隔离区域136之后，导电材料140经形成邻近于半导体材料128及隔离区域136的上表面且与所述上表面接触(例如，直接接触)。导电材料140可为单一材料或可包含形成为彼此邻近的多个部分或材料(未展示)。例如，衬里材料可形成于半导体材料128与导电材料140之间。导电材料140可通过常规沉积过程，例如通过化学汽相沉积(CVD)形成。可通过常规技术(例如蚀刻)移除半导体材料128及/或导电材料140的部分以界定栅极区域130的栅极边缘132以暴露作用区域110的相对侧上的边缘110c。
通过利用上文所描述的过程形成半导体结构100来实现诸多优点。通过利用第一电介质材料114与第二电介质材料116之间的界面124，形成于电介质材料上方的特征可经自对准且具有大体上相等宽度而无需图案化半导体材料128及/或导电材料140。例如，栅极区域130及第一电介质材料114可具有大体上相等宽度。因为特征经自对准，所以半导体结构100可使用一个掩模动作形成，此节省成本及额外过程动作。此外，使用(例如)CMP技术的此类过程动作可归因于在下伏电介质材料的拓扑之后的此类材料的拓扑而导致最小化半导体材料128及/或导电材料140的材料，此导致额外成本节省。为完全形成包含电容器结构102的半导体结构100，可通过本文中未详细描述的常规技术在导电材料140上形成额外材料。
因此，揭示一种形成半导体装置的方法。所述方法包括：形成邻近电容器结构的作用区域的外围区域的第一电介质材料，所述作用区域包括平行于第一水平方向的相对场边缘；及从所述作用区域的中心区域移除所述第一电介质材料的一部分。所述方法还包括形成邻近所述作用区域的所述中心区域且邻接所述第一电介质材料的部分的第二电介质材料。所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向的垂直方向上的高度。所述第二电介质材料的高度小于所述第一电介质材料的高度。另外，所述方法包括形成上覆于所述第一电介质材料及所述第二电介质材料中的至少一者的栅极区域。所述栅极区域包括平行于横向于所述第一水平方向及所述垂直方向的第二水平方向的相对栅极边缘。
图1C及1D展示在已进行上文所描述的多个过程动作之后的半导体结构100。例如，半导体结构100包含电容器结构102的半导体材料128及导电材料140，由于此类材料与定位于其下方的电介质材料自对准，半导体材料128及导电材料140展现相异拓扑，如图1C中最清楚展示。另外，包含第一电介质材料114的窄脊的电介质材料的不同厚度提供电介质材料的优化厚度使得沿着边缘(例如，沿著作用区域110的边缘110c)的泄漏减少，而电容降低最小。
所属领域的一般技术人员将了解，根据本发明的额外实施例，上文关于图1A到1D所描述的特征及特征配置可适用于不同半导体装置(例如，不同存储器装置)的设计需求。通过非限制性实例，根据本发明的额外实施例，图2A到2D展示具有不同于先前半导体结构100的配置的半导体结构的简化部分截面图及俯视图。贯穿其余描述及附图，功能上类似的特征(例如，结构、装置)是用类似元件符号指代。为避免重复，在本文中未详细描述剩余图(包含图2A到2D)中所展示的所有特征。而是，除非下文另有描述，否则通过先前所描述特征的元件符号指定的特征(无论所述先前所描述特征是否在本段落之前首次描述，或在本段落之后首次描述)将被理解为大体上类似于所述先前所描述特征。
图2A及2B中展示包含电容器结构102的半导体结构100′。电容器结构102还可经形成邻近基底材料104(例如，在基底材料104上或上方)，类似于上文所描述且在图1A及1B中所描绘的半导体结构100′。此外，基底材料104可包含包括p型导电性材料的p掺杂区域106及定位于p掺杂区域106内的包含n型导电性材料的n阱区域108。然而，在本实施例中，第一电介质材料114可跨未通过第二电介质材料116占据的电容器结构102的作用区域110的所有上表面延伸(例如，大体上覆盖所有上表面)。在此实施例中，第一电介质材料114可跨通过邻近电容器结构102的作用区域110的边缘110c界定的大体上整个中间区域112(例如，间隙)延伸(例如，完全延伸)。
如在先前实施例中，本实施例的第二电介质材料116可形成于接近于中心区域110a(直接在中心区域110a上方)的开口120中，而非形成于外围区域110b中的经阻断区域122中，而第一电介质材料114可经形成接近于作用区域110的外围区域110b(例如，在外围区域110b正上方)。换句话说，第一电介质材料114可经形成以邻近(例如，完全覆盖)外围区域110b中的每一者及作用区域110的边缘110c中的每一者，以及其间的至少一些(例如，每一)中间区域112的平行于第一水平方向X及/或第二水平方向Y的部分，而非经形成邻近相应作用区域110的中心区域110a。如图2A的截面图及图2B的俯视图中的每一者中所展示，第一电介质材料114可经定位以沿着其与第二电介质材料116之间的界面124邻接(例如，直接物理接触)第二电介质材料116。此外，第一电介质材料114及第二电介质材料116的电介质材料及尺寸可类似(例如，相同)于上文参考图1A及1B所描述的电介质材料及尺寸，惟第一电介质材料114的位置除外。特定来说，第一电介质材料114可在所有侧(例如，四侧)上完全包围第二电介质材料116且覆盖所有可用区域(包含定位于邻近电容器结构102之间的中间区域112)，而非特性化为包围相对较薄电介质材料的中心区域的相对较厚电介质材料的“窄脊”。替代地，第一电介质材料114可仅在两个相对侧上(例如，沿着栅极边缘132)包围第二电介质材料116(包含沿着单一方向的中间区域112)。
因此，上覆于及/或接近于图2A及2B的作用区域110的第一电介质材料114及第二电介质材料116的变化(例如，不同)厚度的组合还提供电介质材料的优化厚度使得减少(例如，最小化)沿着边缘的泄漏且改进半导体结构100′的可靠性。此外，过程动作可与上文参考图1A及1B所描述的过程动作相同。因此，图2A及2B是在形成第一电介质材料114及第二电介质材料116之后的半导体结构100′的简化部分截面图及俯视图。半导体结构100′的所得轮廓允许随后形成于电介质材料的经组合轮廓上的栅极材料(参见图2C及2D)的适当放置。
如图2C及2D中所展示，半导体材料128还经形成邻近于半导体结构100′的电容器结构102的电介质材料且与所述电介质材料接触(例如，直接物理接触)。例如，包含栅极区域130、隔离区域136及导电材料140的所有其它材料及装置类似于上文参考图1C及1D所描述的材料及装置，无论本实施例中的第一电介质材料114的位置为何。为清楚起见已在图2D的俯视图中省略特定材料及结构(例如，导电材料140、隔离区域136)。另外，归因于本实施例中形成电介质材料的不同处理技术，本实施例不具有在至少一些隔离区域136的下表面下方延伸的区域138(图1C)，如图2C的截面图中所展示。
一旦经形成，栅极区域130便可通过栅极边缘132界定，如上文参考图1C及1D更详细描述。另外，场边缘142可大体上平行于作用区域110的顶部及底部上的边缘110c且在一些实施例中，与作用区域110的顶部及底部上的边缘110c重合。如在先前实施例中，本实施例的栅极区域130的半导体材料128及/或导电材料140可与场边缘142重叠，而非与作用区域110的相对侧上的边缘110c重叠，从而暴露外围区域110b的超出栅极边缘132的至少一部分。另外，接触件144的放置可类似于上文所描述的放置。在本实施例中，场边缘142及/或栅极边缘132还可与介于第一电介质材料114与第二电介质材料116之间的界面124自对准使得第一电介质材料114与栅极区域130具有大体上相等宽度。此外，第一电介质材料114还可形成于作用区域110的边缘110c中的每一者(例如，作用区域110的全部四侧)上或可仅形成于作用区域110的一些边缘110c(例如，作用区域110的一侧、两个相对或邻近侧、三侧或其部分)上。例如，第一电介质材料114可仅沿着栅极边缘132或仅沿着场边缘142形成。
半导体材料128及导电材料140的材料可类似于上文所描述的所述材料。此外，过程动作可类似于上文参考图1C及1D所描述的过程动作。因此，图2C及2D展示在已进行上文所描述的多个过程动作之后的所得结构。例如，本实施例的所得半导体结构100′包含电容器结构102的半导体材料128及导电材料140，由于此类材料与定位于其下方的电介质材料自对准，半导体材料128及导电材料140展现相异拓扑。另外，电介质材料(包含第一电介质材料114的延伸区域)的不同厚度提供电介质材料的优化厚度使得沿着边缘的泄漏减少，同时电容降低最小。根据本发明的实施例形成的包含半导体结构100′的电容器结构102的半导体装置可通过进行本文中未详细描述的额外过程动作而形成。
在使用及操作中，电容器结构102(例如，MOS结构)的电容取决于栅极区域130上的所施加电压(例如，偏压)。术语“所施加电压”是指具有足以对存储器胞元的栅极充电或放电的量值的电压。所施加电压引发邻近存储器装置(例如NAND存储器装置)的栅极区域130与相应源极/漏极区域之间的电压差。例如，栅极区域130可相对于基底材料104的源极/漏极区域经正偏压。在一些实施例中，所施加电压可在约1V与约20V之间(例如，1.2V或1.45V)且可包含高达可施加到电容器结构102的最大电压的偏压。在其它实施例中，所施加电压可小于或等于1V(例如，0.8V)。最大电容可与电介质材料114、116(例如，氧化物材料)的电容率正相关且与定位于基底材料104(例如，主体)的源极/漏极区域与电容器结构102的栅极区域130(例如，栅极)之间的电介质材料114、116的厚度(例如，所谓的“tox”)负相关。因此，需要增加最大电容以及减小半导体结构100、100′的个别特征的尺寸。然而，随着电介质材料的厚度进一步按比例缩小以促进增加的装置密度，电介质击穿可由于减小此类电介质材料的厚度而发生。在一些系统中，可减小最大电压。然而，若系统的其它组件的要求需要特定施加电压，则电介质材料(例如，超低电压材料)的最小厚度可导致非所要泄漏电平。如上文所描述，除了第二电介质材料116的放置之外，第一电介质材料114的特定放置还允许半导体结构100、100′的电容器结构102在无沿着边缘(例如，外围)的非所要泄漏电平的情况下操作。在一些实施例中，第一电介质材料114可包括低电压氧化物材料且第二电介质材料116可包括超低电压氧化物材料，第二电介质材料116具有小于第一电介质材料114的低电压氧化物材料的厚度的厚度。通过非限制性实例，第一电介质材料114可以约
Figure BDA0003112128240000161
到约
Figure BDA0003112128240000162
(例如约
Figure BDA0003112128240000163
(例如，1.45V氧化物))的厚度(例如，高度)形成且第二电介质材料116可以约
Figure BDA0003112128240000164
到约
Figure BDA0003112128240000165
(例如约
Figure BDA0003112128240000166
(例如，1.2V氧化物))的厚度(例如，高度)形成。此配置可导致电场减小(例如)约50％，而仅具有最小电容降低。
电容器(例如图1A到1D及图2A到2D所展示的电容器)可用于本发明的半导体装置的实施例中。图3A是根据本发明的实施例的阐释性半导体装置300(例如，存储器装置)的框图。半导体装置300可包含至少一个存储器胞元阵列302，举例来说，例如多个NAND存储器阵列。半导体装置300可进一步包含从半导体装置300外部输入数据从而提供对至少一个存储器胞元阵列302的存取的至少一个外围电路304。半导体装置300可进一步包含用于产生输入电压的充电泵电路306。外围电路304及充电泵电路306可包含一或多个电容器，例如图1A到1D及图2A到2D所展示的半导体结构100、100′的电容器结构102的实施例。外围电路304及充电泵电路306可通过电容器结构102与至少一个存储器胞元阵列302电连通。通过在个别电容器结构102内提供不同厚度的电介质材料(例如，氧化物材料)，电容器结构102允许外围电路304及充电泵电路306在泄漏减少的情况下耐受较高电压且改进半导体装置300的可靠性。半导体装置300可任选地包含至少一个译码器。
图3B是图3A的半导体装置300的示意图的一部分。在一些实施例中，半导体装置300可包含电连接于电源供应电极VCC与接地电极GND之间的电容器结构102中的一或多者，如图3B的简化示意图中所说明。在此实施例中，电容器结构102可经配置以大体上减少或大体上消除(例如，滤除)来自利用电容器结构102的所谓的“静音”电路中的电源供应器(未展示)的电信号(例如，噪声)。如上文进一步详细论述，电介质材料的放置提供电介质材料的优化厚度使得定位于电源供应电极VCC与接地电极GND之间的电容器结构102的泄漏减少(例如，最小化)且改进半导体装置300的可靠性。
因此，揭示一种包括存储器胞元阵列及包含电容器结构阵列的充电泵电路的半导体装置。所述阵列的各电容器结构包括包含通过外围部分包围的中心部分的作用区域。电容器结构还包括上覆于所述作用区域的所述外围部分的至少一部分的第一电介质材料及邻近所述第一电介质材料且上覆于所述作用区域的所述中心部分的第二电介质材料。所述第二电介质材料具有低于所述第一电介质材料的阈值电压量值的阈值电压量值。另外，电容器结构包括电连接电容器结构阵列的个别电容器结构的作用区域的栅极。
根据本发明的实施例的包含装置结构(例如，半导体结构100、100′)的半导体装置可用于本发明的电子系统的实施例中。例如，图4是根据本发明的实施例的阐释性电子系统400的框图。电子系统400可包括(例如)计算机或计算机硬件组件、服务器或其它网络链接硬件组件、蜂窝式电话、数字相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或具蜂窝式功能的平板计算机(举例来说，例如
Figure BDA0003112128240000171
或
Figure BDA0003112128240000172
平板计算机)、电子书、导航装置等。电子系统400包含至少一个存储器装置420。存储器装置420可包含(例如)本文中先前所描述的半导体装置(例如，半导体结构100、100′)的实施例。电子系统400可进一步包含至少一个电子信号处理器装置410(通常被称为“微处理器”)。电子信号处理器装置410可任选地包含(例如)本文中先前所描述的半导体装置(例如，半导体结构100、100′)的实施例。电子系统400可进一步包含用于由用户将信息输入到电子系统400中的一或多个输入设备430，举例来说，例如鼠标或其它指针设备、键盘、触摸垫、按钮或控制面板。电子系统400可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置440，举例来说，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入设备430及输出装置440可包括既可用于将信息输入到电子系统400还可向用户输出视觉信息的单个触摸屏幕装置。输入设备430及输出装置440可与存储器装置420及电子信号处理器装置410中的一或多者电通信。
本文中所揭示的包含电介质材料的电容器结构102可展现沿着边缘的经减少泄漏且对3D存储器阵列中的电流传输提供增强的可靠性，其可适于与具有增加数目个经堆叠晶体管的半导体装置一起使用。不希望受任何理论局限，认为泄漏以指数方式取决于电场，因此，增加易于泄漏的区域中的电介质材料的厚度将以指数方式减少泄漏。因此，相较于仅使用常规超低电压电介质材料，定位于邻近相应电容器结构102的作用区域110的外围的策略位置中的所揭示低电压电介质材料的不同(例如，更大)厚度针对改进的储存可靠性可导致减少的泄漏，而不会过度地减小系统内的电容。因此，根据本发明的实施例的电容器结构102允许外围电路以大体上增加的电压操作，而电介质材料击穿的风险大体上降低或消除，同时电容降低最小。另外，因为栅极的特征与电介质材料自对准，所以此类结构可使用掩模过程形成，此节省成本且减少额外过程动作的数目。此外，电介质材料的配置可适用于包含电容器的所有3D存储器架构。
可进一步特性化本发明的实施例，不限于如下文所阐述。
实施例1：一种半导体结构，其包括：至少一个电容器结构，其包括包含平行于第一水平方向的相对场边缘的作用区域；栅极区域，其包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘；第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分，所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向及所述第二水平方向的垂直方向上的高度，其中所述第二电介质材料的所述高度小于所述第一电介质材料的所述高度。
实施例2：根据实施例1所述的半导体结构，其进一步包括定位成邻近于所述作用区域的至少两个外围边缘的接触件，所述接触件定位于所述相对场边缘或所述相对栅极边缘中的至少一者外部。
实施例3：根据实施例1或2所述的半导体结构，其中所述作用区域包括中心区域及外围区域，所述第二电介质材料上覆于所述中心区域且所述第一电介质材料上覆于所述外围区域的至少一部分。
实施例4：根据实施例1到3中任一实施例所述的半导体结构，其中所述相对栅极边缘定位于所述作用区域的平行于所述第二水平方向的相对侧边缘内部，所述第一电介质材料定位于所述第二电介质材料与所述相对栅极边缘之间。
实施例5：根据实施例1到4中任一实施例所述的半导体结构，其中所述第一电介质材料是邻近所述相对栅极边缘而非邻近所述相对场边缘。
实施例6：根据实施例1到5中任一实施例所述的半导体结构，其进一步包括在邻近电容器结构之间的间隙，其中所述第一电介质材料包括在所述第二电介质材料与所述间隙之间延伸的材料的窄脊。
实施例7：根据实施例1到4中任一实施例所述的半导体结构，其中所述第一电介质材料在邻近电容器结构的所述第二电介质材料之间延伸使得邻近电容器结构的相应作用区域之间的所有中间区域是用所述第一电介质材料完全覆盖且所述第二电介质材料在所有侧上由所述第一电介质材料完全包围。
实施例8：根据实施例1到7中任一实施例所述的半导体结构，其中所述栅极区域包括半导体材料及上覆于所述半导体材料的导电材料，所述半导体材料包括多晶硅材料且所述导电材料包括硅化钨材料。
实施例9：一种半导体装置，其包括：存储器胞元阵列；及至少一个充电泵电路，其包括电容器结构阵列，其中所述阵列的各电容器结构包括：作用区域，其包括通过外围部分包围的中心部分；第一电介质材料，其上覆于所述作用区域的所述外围部分的至少一部分；及第二电介质材料，其邻近所述第一电介质材料且上覆于所述作用区域的所述中心部分，所述第二电介质材料具有低于所述第一电介质材料的阈值电压量值的阈值电压量值；与栅极，其电连接所述电容器结构阵列的个别电容器结构的所述作用区域。
实施例10：根据实施例9所述的半导体装置，其中所述第一电介质材料包括低电压氧化物材料且所述第二电介质材料包括具有小于所述第一电介质材料的所述低电压氧化物材料的厚度的厚度的超低电压氧化物材料。
实施例11：根据实施例9或实施例10所述的半导体装置，其进一步包括分离所述阵列内的邻近电容器结构的隔离区域，其中所述隔离区域的侧壁邻接所述第一电介质材料的在个别电容器结构上的所述第一电介质材料与所述第二电介质材料之间的界面外部的位置处的部分。
实施例12：根据实施例11所述的半导体装置，其中所述阵列的至少一些所述电容器结构电连接于电源供应电极与接地电极之间。
实施例13：根据实施例11所述的半导体装置，其中所述栅极中的每一者包括上覆于多晶硅材料的导电材料使得所述导电材料或所述多晶硅材料中的至少一者的边缘与介于所述第一电介质材料与所述第二电介质材料之间的所述界面自对准。
实施例14：一种形成半导体装置的方法，其包括：形成邻近电容器结构的作用区域的外围区域的第一电介质材料，所述作用区域包括平行于第一水平方向的相对场边缘；从所述作用区域的中心区域移除所述第一电介质材料的一部分；形成邻近所述作用区域的所述中心区域且邻接所述第一电介质材料的部分的第二电介质材料，所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向的垂直方向上的高度，所述第二电介质材料的所述高度小于所述第一电介质材料的所述高度；及形成上覆于所述第一电介质材料或所述第二电介质材料中的至少一者的栅极区域，所述栅极区域包括平行于横向于所述第一水平方向及所述垂直方向的第二水平方向的相对栅极边缘。
实施例15：根据实施例14所述的方法，其中形成所述第一电介质材料及所述第二电介质材料包括使用双氧化物过程。
实施例16：根据实施例14或15所述的方法，其中形成所述第一电介质材料包括：图案化所述第一电介质材料以形成邻近所述相对场边缘的平行于所述第一水平方向的伸长部分；及图案化所述第一电介质材料以形成邻近所述相对栅极边缘的平行于所述第二水平方向的伸长部分。
实施例17：根据实施例14到16中任一实施例所述的方法，其中移除所述第一电介质材料的所述部分包括移除所述第一电介质材料的上覆于所述中心区域的一部分以暴露经指定用于所述第二电介质材料的所述中心区域的大体上整个部分。
实施例18：根据实施例14到17中任一实施例所述的方法，其进一步包括形成邻近电容器结构之间的隔离区域，所述隔离区域经形成使得其侧壁在至少两侧上直接邻近所述第二电介质材料。
实施例19：根据实施例18的方法，其中形成所述栅极区域包括：在形成所述隔离区域之前形成包括多晶硅的半导体材料；在形成所述隔离区域之后形成上覆于所述半导体材料的包括硅化钨材料的导电材料；及移除所述半导体材料及所述导电材料中的每一者的部分以形成所述栅极区域而无需图案化所述半导体材料及所述导电材料。
实施例20：根据实施例19所述的方法，其中形成所述半导体材料及所述导电材料包括使其部分与介于所述第一电介质材料与所述第二电介质材料之间的界面自对准。
虽然已结合图描述特定阐释性实施例，但所属领域的一般技术人员将认识及了解，本发明所涵盖的实施例并不限于本文中明确展示及描述的所述实施例。而是，可在不脱离本发明所涵盖的实施例的范围(例如下文所主张的范围，包括合法等效物)的情况下做出本文中所描述的实施例的许多添加、删除及修改。另外，来自所揭示实施例的特征可与另一所揭示实施例的特征组合同时仍涵盖于本发明的范围内。

Claims (20)

1.一种半导体装置，其包括：
至少一个电容器结构，其包括包含平行于第一水平方向的相对场边缘的作用区域；栅极区域，其包括平行于横向于所述第一水平方向的第二水平方向的相对栅极边缘；
第一电介质材料，其邻近所述相对场边缘或所述相对栅极边缘中的至少一者；及
第二电介质材料，其邻近所述作用区域且邻接所述第一电介质材料的部分，所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向及所述第二水平方向的垂直方向上的高度，其中所述第二电介质材料的所述高度小于所述第一电介质材料的所述高度。
2.根据权利要求1所述的半导体装置，其进一步包括定位成邻近于所述作用区域的至少两个外围边缘的接触件，所述接触件定位于所述相对场边缘或所述相对栅极边缘中的至少一者外部。
3.根据权利要求1所述的半导体装置，其中所述作用区域包括中心区域及外围区域，所述第二电介质材料上覆于所述中心区域且所述第一电介质材料上覆于所述外围区域的至少一部分。
4.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述相对栅极边缘定位于所述作用区域的平行于所述第二水平方向的相对侧边缘内部，所述第一电介质材料定位于所述第二电介质材料与所述相对栅极边缘之间。
5.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述第一电介质材料是邻近所述相对栅极边缘而非邻近所述相对场边缘。
6.根据权利要求1到3中任一权利要求所述的半导体装置，其进一步包括在邻近电容器结构之间的间隙，其中所述第一电介质材料包括在所述第二电介质材料与所述间隙之间延伸的材料的窄脊。
7.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述第一电介质材料在邻近电容器结构的所述第二电介质材料之间延伸使得邻近电容器结构的相应作用区域之间的所有中间区域是用所述第一电介质材料完全覆盖且所述第二电介质材料在所有侧上由所述第一电介质材料完全包围。
8.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述栅极区域包括半导体材料及上覆于所述半导体材料的导电材料，所述半导体材料包括多晶硅材料且所述导电材料包括硅化钨材料。
9.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述第二电介质材料具有低于所述第一电介质材料的阈值电压量值的阈值电压量值。
10.根据权利要求1到3中任一权利要求所述的半导体装置，其中所述第一电介质材料包括低电压氧化物材料且所述第二电介质材料包括超低电压氧化物材料。
11.根据权利要求1到3中任一权利要求所述的半导体装置，其进一步包括分离邻近电容器结构的隔离区域，其中所述隔离区域的侧壁邻接所述第一电介质材料的在个别电容器结构上的所述第一电介质材料与所述第二电介质材料之间的界面外部的位置处的部分。
12.根据权利要求11所述的半导体装置，其中至少一些所述电容器结构电连接于电源供应电极与接地电极之间。
13.根据权利要求8所述的半导体装置，其中所述导电材料或所述半导体材料中的至少一者的边缘与介于所述第一电介质材料与所述第二电介质材料之间的界面自对准。
14.一种形成半导体装置的方法，其包括：
形成邻近电容器结构的作用区域的外围区域的第一电介质材料，所述作用区域包括平行于第一水平方向的相对场边缘；
从所述作用区域的中心区域移除所述第一电介质材料的一部分；
形成邻近所述作用区域的所述中心区域且邻接所述第一电介质材料的部分的第二电介质材料，所述第一电介质材料及所述第二电介质材料中的每一者具有在横向于所述第一水平方向的垂直方向上的高度，所述第二电介质材料的所述高度小于所述第一电介质材料的所述高度；及
形成上覆于所述第一电介质材料或所述第二电介质材料中的至少一者的栅极区域，所述栅极区域包括平行于横向于所述第一水平方向及所述垂直方向的第二水平方向的相对栅极边缘。
15.根据权利要求14所述的方法，其中形成所述第一电介质材料及所述第二电介质材料包括使用双氧化物过程。
16.根据权利要求14或权利要求15所述的方法，其中形成所述第一电介质材料包括：
图案化所述第一电介质材料以形成邻近所述相对场边缘的平行于所述第一水平方向的伸长部分；及
图案化所述第一电介质材料以形成邻近所述相对栅极边缘的平行于所述第二水平方向的伸长部分。
17.根据权利要求14或权利要求15所述的方法，其中移除所述第一电介质材料的所述部分包括移除所述第一电介质材料的上覆于所述中心区域的一部分以暴露经指定用于所述第二电介质材料的所述中心区域的大体上整个部分。
18.根据权利要求14或权利要求15所述的方法，其进一步包括形成邻近电容器结构之间的隔离区域，所述隔离区域经形成使得其侧壁在至少两侧上直接邻近所述第二电介质材料。
19.根据权利要求18所述的方法，其中形成所述栅极区域包括：
在形成所述隔离区域之前形成包括多晶硅的半导体材料；
在形成所述隔离区域之后形成上覆于所述半导体材料的包括硅化钨材料的导电材料；及
移除所述半导体材料及所述导电材料中的每一者的部分以形成所述栅极区域而无需图案化所述半导体材料及所述导电材料。
20.根据权利要求19所述的方法，其中形成所述半导体材料及所述导电材料包括使其部分与介于所述第一电介质材料与所述第二电介质材料之间的界面自对准。
CN201980082361.6A 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法 Active CN113228276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210637645.0A CN114975458B (zh) 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/215,929 2018-12-11
US16/215,929 US10833206B2 (en) 2018-12-11 2018-12-11 Microelectronic devices including capacitor structures and methods of forming microelectronic devices
PCT/US2019/058889 WO2020123051A1 (en) 2018-12-11 2019-10-30 Semiconductor structures, semiconductor devices, and related methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210637645.0A Division CN114975458B (zh) 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法

Publications (2)

Publication Number Publication Date
CN113228276A true CN113228276A (zh) 2021-08-06
CN113228276B CN113228276B (zh) 2022-06-14

Family

ID=70971176

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210637645.0A Active CN114975458B (zh) 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法
CN201980082361.6A Active CN113228276B (zh) 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210637645.0A Active CN114975458B (zh) 2018-12-11 2019-10-30 包含电容器结构的微电子装置及形成微电子装置的方法

Country Status (7)

Country Link
US (4) US10833206B2 (zh)
EP (1) EP3874539A4 (zh)
JP (1) JP7042978B2 (zh)
KR (2) KR102642921B1 (zh)
CN (2) CN114975458B (zh)
TW (3) TWI722649B (zh)
WO (1) WO2020123051A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817903B (zh) * 2023-02-14 2023-10-01 南亞科技股份有限公司 半導體元件的製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252619A (zh) * 1998-06-26 2000-05-10 西门子公司 低泄漏、低电容隔离材料
US20060189063A1 (en) * 2003-07-12 2006-08-24 Koninklijke Philips Electronics N.V. Insulated gate power semiconductor devices
CN103199093A (zh) * 2012-01-09 2013-07-10 三星电子株式会社 半导体装置、半导体系统及制造半导体装置的方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471368A (en) 1977-10-13 1984-09-11 Mohsen Amr M Dynamic RAM memory and vertical charge coupled dynamic storage cell therefor
US6157252A (en) * 1998-09-09 2000-12-05 The Engineering Consortium, Inc. Battery polarity insensitive integrated circuit amplifier
US6262459B1 (en) 2000-01-18 2001-07-17 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device
US6211008B1 (en) 2000-03-17 2001-04-03 Chartered Semiconductor Manufacturing, Ltd. Method for forming high-density high-capacity capacitor
JP2003309182A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
JP3700708B2 (ja) 2003-03-26 2005-09-28 ソニー株式会社 半導体装置の製造方法
JP2005012104A (ja) 2003-06-20 2005-01-13 Fujitsu Ltd 半導体装置及びその製造方法
KR100699843B1 (ko) * 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
KR100720484B1 (ko) * 2005-12-16 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 구조 및 그 제조 방법
US7859935B2 (en) * 2005-12-28 2010-12-28 International Business Machines Corporation Memory system with low current consumption and method for the same
US8004038B2 (en) 2006-05-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of hot-carrier effects using double well for thin gate oxide LDMOS embedded in HV process
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US8124483B2 (en) * 2007-06-07 2012-02-28 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7683427B2 (en) 2007-09-18 2010-03-23 United Microelectronics Corp. Laterally diffused metal-oxide-semiconductor device and method of making the same
US8076720B2 (en) 2007-09-28 2011-12-13 Semiconductor Components Industries, Llc Trench gate type transistor
WO2009058142A1 (en) * 2007-10-31 2009-05-07 Agere Systems, Inc. Method to reduce trench capacitor leakage for random access memory device
US8680650B2 (en) 2009-02-03 2014-03-25 Micron Technology, Inc. Capacitor structures having improved area efficiency
EP2244299A1 (en) 2009-04-22 2010-10-27 STMicroelectronics S.r.l. MOS transistor for power applications and corresponding integrated circuit and manufacturing method
US8735863B2 (en) * 2011-01-28 2014-05-27 Privatran Integrated nonvolatile resistive memory elements
KR101291751B1 (ko) 2011-12-29 2013-07-31 주식회사 동부하이텍 반도체 소자와 그 제조 방법
JP2013143446A (ja) * 2012-01-10 2013-07-22 Sony Corp 容量素子、半導体装置及び電子機器
JP2015118972A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
CA2887223C (en) 2014-04-03 2016-02-09 Sidense Corp. Anti-fuse memory cell
US9209172B2 (en) * 2014-05-08 2015-12-08 International Business Machines Corporation FinFET and fin-passive devices
KR102168302B1 (ko) * 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
WO2016121152A1 (ja) * 2015-01-26 2016-08-04 住友電気工業株式会社 酸化物半導体膜および半導体デバイス
KR102669385B1 (ko) * 2015-02-04 2024-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
US9450045B1 (en) * 2015-06-23 2016-09-20 Alpha And Omega Semiconductor Incorporated Method for forming lateral super-junction structure
KR102440181B1 (ko) 2016-02-12 2022-09-06 에스케이하이닉스 주식회사 정전기방전 보호를 위한 게이트-커플드 엔모스 소자
US9917053B1 (en) * 2016-09-08 2018-03-13 Kabushiki Kaisha Toshiba Semiconductor device
TWI704675B (zh) 2016-10-31 2020-09-11 新加坡商馬維爾亞洲私人有限公司 製造具有優化的柵極氧化物厚度的記憶體器件
US10297505B2 (en) 2017-04-26 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor
US11139367B2 (en) * 2018-10-30 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High density MIM capacitor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252619A (zh) * 1998-06-26 2000-05-10 西门子公司 低泄漏、低电容隔离材料
US20060189063A1 (en) * 2003-07-12 2006-08-24 Koninklijke Philips Electronics N.V. Insulated gate power semiconductor devices
CN103199093A (zh) * 2012-01-09 2013-07-10 三星电子株式会社 半导体装置、半导体系统及制造半导体装置的方法

Also Published As

Publication number Publication date
US11374132B2 (en) 2022-06-28
TWI780605B (zh) 2022-10-11
CN114975458B (zh) 2023-10-31
US20210074864A1 (en) 2021-03-11
TWI817718B (zh) 2023-10-01
JP7042978B2 (ja) 2022-03-28
KR20220054701A (ko) 2022-05-03
US20220320351A1 (en) 2022-10-06
KR102642921B1 (ko) 2024-03-05
EP3874539A1 (en) 2021-09-08
TW202135297A (zh) 2021-09-16
US20240038904A1 (en) 2024-02-01
US20200185544A1 (en) 2020-06-11
TW202038441A (zh) 2020-10-16
KR20210091824A (ko) 2021-07-22
US11799038B2 (en) 2023-10-24
TWI722649B (zh) 2021-03-21
CN114975458A (zh) 2022-08-30
WO2020123051A1 (en) 2020-06-18
US10833206B2 (en) 2020-11-10
TW202308130A (zh) 2023-02-16
EP3874539A4 (en) 2022-08-03
KR102393667B1 (ko) 2022-05-03
JP2022508345A (ja) 2022-01-19
CN113228276B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN113611710B (zh) 微电子装置和电子系统
US10347634B2 (en) Apparatuses including buried digit lines
CN101213666B (zh) 包含垂直退耦电容器的半导体器件及其形成方法
JP2019507961A (ja) 導電性構造、導電性構造を含むシステムと装置および関連する方法
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
TWI485811B (zh) 半導體結構的製造方法
CN112133704B (zh) 存储器阵列及用于形成存储器阵列的方法
US20240038904A1 (en) Apparatuses including capacitors including multiple dielectric materials
CN113053895A (zh) 形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统
US20240244845A1 (en) Electronic devices comprising reduced charge confinement regions in storage nodes of pillars and related methods and systems
US20240154033A1 (en) High voltage isolation devices for semiconductor devices
US11393813B2 (en) Method of architecture design for enhanced 3D device performance
US11776954B2 (en) Semiconductor apparatus having a silicide between two devices
KR20140091845A (ko) 증착 확장된 활성영역을 갖는 반도체 및 반도체 제조 방법
US20110255335A1 (en) Charge trap memory having limited charge diffusion
US20230335439A1 (en) Microelectronic devices including slot structures, and related electronic systems and methods of forming the microelectronic devices
CN115274417A (zh) 半导体结构及其制备方法
CN113690237A (zh) 半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231025

Address after: Illinois, America

Patentee after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Patentee before: MICRON TECHNOLOGY, Inc.

TR01 Transfer of patent right