TWI704675B - 製造具有優化的柵極氧化物厚度的記憶體器件 - Google Patents

製造具有優化的柵極氧化物厚度的記憶體器件 Download PDF

Info

Publication number
TWI704675B
TWI704675B TW106137222A TW106137222A TWI704675B TW I704675 B TWI704675 B TW I704675B TW 106137222 A TW106137222 A TW 106137222A TW 106137222 A TW106137222 A TW 106137222A TW I704675 B TWI704675 B TW I704675B
Authority
TW
Taiwan
Prior art keywords
material layer
oxide
gate
memory device
die
Prior art date
Application number
TW106137222A
Other languages
English (en)
Other versions
TW201834209A (zh
Inventor
潤滋 常
溫士頓 李
彼得 李
Original Assignee
新加坡商馬維爾亞洲私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商馬維爾亞洲私人有限公司 filed Critical 新加坡商馬維爾亞洲私人有限公司
Publication of TW201834209A publication Critical patent/TW201834209A/zh
Application granted granted Critical
Publication of TWI704675B publication Critical patent/TWI704675B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/36—Gate programmed, e.g. different gate material or no gate
    • H10B20/367—Gate dielectric programmed, e.g. different thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種用於製造具有優化的柵極氧化物厚度的可程式設計記憶體器件的裝置和方法。在一些方面，使用光刻掩模來製造積體電路(IC)裸片的可程式設計記憶體器件的氧化物柵極，可程式設計記憶體器件的氧化物柵極比被製造用於IC裸片的處理器核心器件的氧化物柵極薄。在其他方面，光刻掩模被用於製造IC裸片的可程式設計記憶體器件的氧化物柵極，使得它們比被製造用於IC裸片的處理器核心器件製造的氧化物柵極更厚。據此，可程式設計記憶體器件可以被製造有優化的柵極氧化物厚度，這可以降低程式設計電壓或者增加可程式設計記憶體器件的器件可靠性。

Description

製造具有優化的柵極氧化物厚度的記憶體器件 【相關申請的交叉引用】
本公開要求2016年10月31日提交的美國臨時專利申請No.62/415,145的優先權，其全部內容通過引用合併於此。
本公開係關於一種記憶體器件，具體來說，係製造具有優化的柵極氧化物厚度的記憶體器件。
用於製造積體電路(IC)裸片的常規技術依賴於單個光刻迴圈來圖案化IC裸片的器件電晶體的氧化物柵極。這導致IC裸片的器件電晶體具有類似厚度的氧化物柵極，其控制特定電壓範圍上的器件功能和性能。然而，在一些情況下，IC裸片的器件電晶體被配置為支援以不同的相應電壓電平操作的多種類型的器件，諸如記憶體器件、處理器核心器件、輸入/輸出(I/O)器件等。為了確保多種類型的器件電晶體在不同的電壓電平下的正確操作，IC裸片通常包括用於電壓調節或隔離的附加電路裝置，以防止較低電壓的電晶體器件被其他器件類型的高壓信號損壞。然而，這種調節和保護電路裝置的添加在IC裸片的設計空間、電路複雜度或功率方面可能是昂貴的。
提供本概述是為了介紹在具體實施方式和附圖中進一步描述的主題。因此，本概述不應被視為描述基本特徵，也不應被用於限制所要求保護的主題的範圍。
在一些方面中，描述了一種方法，其暴露IC裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域，並且遮擋IC裸片的輸入/輸出I/O器件的柵極區域。在從暴露的可程式設計記憶體器件和處理器核心器件的相應柵極區域刻蝕第一氧化物材料層之後，在所述IC裸片上形成第二氧化物材料層。然後暴露所述可程式設計記憶體器件的柵極區域，並且遮擋所述處理器核心器件和所述I/O器件的相應柵極區域。該方法然後從暴露的可程式設計記憶體器件的柵極區域刻蝕第二氧化物材料層；之後，在IC裸片上形成第三氧化物材料層。這可以有效地在IC裸片上製造比處理器核心器件的氧化物柵極薄的用於可程式設計記憶體器件的氧化物柵極。
在其它方面，描述了一種方法，其暴露IC裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域，並且遮擋IC裸片的I/O器件的柵極區域。在從暴露的可程式設計記憶體器件和處理器核心器件的相應柵極區域刻蝕第一氧化物材料層之後，在所述IC裸片上形成第二氧化物材料層。然後暴露所述處理器核心器件的柵極區域，並且遮擋所述可程式設計記憶體器件和所述I/O器件的相應柵極區域。該方法然後從暴露的所述處理器核心器件的柵極區域刻蝕所述第二氧化物材料層，之後在所述IC裸片上形成第三氧化物材料層。這可以有效地在IC裸片上製造比處理器核心器件的氧化物柵極薄的用於可程式設計記憶體器件的氧化物柵極。
在其它方面，描述了一種IC裸片，其包括：具有第一厚度的 氧化物柵極的I/O器件；具有第二厚度的氧化物柵極的處理器核心器件；具有第三厚度的氧化物柵極的非易失性可程式設計記憶體器件。非易失性記憶體器件的氧化物柵極的第三厚度可以不同於I/O器件的氧化物柵極的第一厚度和處理器核心器件的氧化物柵極的第二厚度。IC裸片還包括記憶體器件程式設計電路，該記憶體器件程式設計電路被配置為通過使用程式設計電壓來改變非易失性記憶體器件的相應氧化物柵極來對非易失性記憶體器件進行程式設計，所述程式設計電壓大約是處理器核心器件操作的電壓的兩倍。
在附圖和以下描述中闡述了一個或多個實施例的細節。從說明書和附圖以及申請專利範圍中，其他特徵和優點將是顯而易見的。
100‧‧‧操作環境
102‧‧‧光刻工具
104‧‧‧刻蝕工具
106‧‧‧沉積工具
108‧‧‧半導體晶片
110‧‧‧控制系統
112‧‧‧光源
114‧‧‧晶片機構
116‧‧‧掩模機構
118‧‧‧掩模
120‧‧‧掩模
122‧‧‧控制系統
124‧‧‧刻蝕室
126‧‧‧晶片機構
128‧‧‧流體機構
130‧‧‧控制系統
132‧‧‧沉積室
134‧‧‧晶片機構
136‧‧‧流體機構
138‧‧‧熱機構
200‧‧‧處
202‧‧‧第一IC裸片
204‧‧‧第二IC裸片
206‧‧‧可程式設計記憶體器件
208‧‧‧處理器核心器件
210‧‧‧輸入/輸出(I/O)器件
212‧‧‧金屬柵極
214‧‧‧氧化物柵極
216‧‧‧金屬柵極
218‧‧‧氧化物柵極
220‧‧‧金屬柵極
222‧‧‧氧化物柵極
224-1‧‧‧淺溝槽隔離
224-2‧‧‧淺溝槽隔離
224-3‧‧‧淺溝槽隔離
224-4‧‧‧淺溝槽隔離
226‧‧‧可程式設計記憶體器件
228‧‧‧處理器核心器件
230‧‧‧輸入/輸出(I/O)器件
232‧‧‧金屬柵極
234‧‧‧氧化物柵極
236‧‧‧金屬柵極
238‧‧‧氧化物柵極
240‧‧‧I/O器件
242‧‧‧氧化物柵極
244-1‧‧‧淺溝槽隔離
244-2‧‧‧淺溝槽隔離
244-3‧‧‧淺溝槽隔離
244-4‧‧‧淺溝槽隔離
400‧‧‧處
402‧‧‧光
404‧‧‧矽襯底
406‧‧‧可程式設計記憶體器件柵極區域
408‧‧‧處理器核心器件柵極區域
410‧‧‧I/O器件柵極區域
412‧‧‧第一氧化物材料層
414‧‧‧第一光致抗蝕劑材料層
416‧‧‧不透明區段
418‧‧‧狀態
420‧‧‧部分
422‧‧‧部分
424‧‧‧狀態
426‧‧‧第二氧化物材料層
428‧‧‧第二氧化物材料層
430‧‧‧狀態
432‧‧‧第二光致抗蝕劑材料層
434‧‧‧不透明區域
436‧‧‧不透明區域
438‧‧‧狀態
440‧‧‧部分
442‧‧‧部分
444‧‧‧部分
446‧‧‧部分
448‧‧‧狀態
450‧‧‧氧化物材料
452‧‧‧第一厚度
454‧‧‧第二組合厚度
456‧‧‧氧化物材料
600‧‧‧處
602‧‧‧光
604‧‧‧矽襯底
606‧‧‧可程式設計記憶體器件柵極區 域
608‧‧‧處理器核心器件柵極區域
610‧‧‧I/O器件柵極區域
612‧‧‧第一氧化物材料層
614‧‧‧第一光致抗蝕劑材料層
616‧‧‧不透明區段
618‧‧‧階段
620‧‧‧部分
622‧‧‧部分
624‧‧‧處
626‧‧‧第二氧化物材料層
628‧‧‧第二氧化物材料層
630‧‧‧狀態
632:第二光致抗蝕劑材料層
634:不透明區域
636:不透明區域
638:處
640:部分
642:部分
644:部分
646:部分
648:處
650:氧化物材料
652:第一組合厚度
654:第二厚度
700:片上系統
702:積體電路裸片
704:輸入/輸出(I/O)器件
706:處理器核心器件
708:可程式設計記憶體器件
710:記憶體器件程式設計電路
下面描述製造具有優化的柵極氧化物厚度的記憶體器件的一個或多個方面的細節。在說明書和附圖中，在不同實例中使用相同的附圖標記來指示相同的元件：圖1示出了包括用於製造IC裸片的半導體製造工具的示例性操作環境。
圖2示出了根據一個或多個方面的IC裸片的示例性橫截面。
圖3示出了用於製造比IC裸片的其他氧化物柵極薄的可程式設計記憶體器件的氧化物柵極的示例方法。
圖4示出了IC裸片的示例性橫截面，該IC裸片被製造為提供比IC裸片的其他氧化物柵極薄的可程式設計記憶體器件氧化物柵極。
圖5示出了用於製造比IC裸片的其他氧化物柵極厚的可程式設計記憶體器件的氧化物柵極的示例方法。
圖6示出了IC裸片的示例性橫截面，該IC裸片被製造為提供比IC裸片的其他氧化物柵極厚的可程式設計記憶體器件氧化物柵極。
圖7示出了包括多種類型的IC器件的示例SoC元件。
積體電路(IC)裸片製造的傳統技術通常依賴於單個光刻迴圈來圖案化被配置為多種類型的器件的電晶體的氧化物柵極。這導致多種類型的器件的氧化物柵極具有相同的厚度，由於每種類型的器件通常具有不同的相應操作或性能要求，這導致設計問題和其他挑戰。例如，IC裸片的電晶體可以被實現為記憶體器件、處理器核心器件和輸入/輸出(I/O)器件，所有這些器件具有不同的指令引數。這些不同的指令引數可以包括IC的一些電晶體(例如，處理器核心器件)切換的操作電壓或用於物理地改變IC的其他電晶體(例如，記憶體器件)的柵極結構的程式設計電壓。
具體而言，用於對可程式設計記憶體器件進行程式設計的過程通常需要施加程式設計電壓以物理地使可程式設計記憶體器件的氧化物柵極(例如，電子反熔絲)擊穿，以便創建對於“設置”器件位元有效的導電路徑。當可程式設計記憶體器件具有與IC裸片的處理器核心器件相同的柵極氧化物厚度時，用於擊穿可程式設計記憶體器件的氧化物柵極的程式設計電壓可以是處理器核心器件運行的電壓的三至四倍。在IC裸片內容納這樣高的程式設計電壓通常涉及特殊的設計考慮以減輕IC裸片的其他結構上的電壓應力。附加地，生成是IC裸片的其它工作電壓的三至四倍的程式設計電壓可能需要電荷泵電路裝置、指定的外部電源電壓源、附加的印刷電路板跡線或專用SoC元件管腳，以使較高的程式設計電壓進入IC裸片。
本公開描述用於製造具有優化的柵極氧化物厚度的記憶體器件的裝置和技術。在一些方面中，使用一個或多個光刻掩模來製造用於積體電路(IC)裸片的可程式設計記憶體器件的氧化物柵極，所述氧化物柵極比被製造用於IC裸片的處理器核心器件的氧化物柵極薄。在其它方面，使用一個或多個光刻掩模來製造用於IC裸片的可程式設計記憶體器件的氧化物柵極，使得所述氧化物柵極比被製造用於IC裸片的處理器核心器件的氧化物柵極厚。通過這樣做，可以用優化的柵極氧化物厚度來製造可程式設計記憶體器件，這可以降低程式設計電壓或提高可程式設計記憶體器件的器件可靠性。
本文描述的這些和其他方面可以被實現以利用多個光刻迴圈來製造具有相應不同厚度的多種器件類型的IC裸片。在一些情況下，諸如一次可程式設計(OTP)記憶體或多次可程式設計(MTP)記憶體的可程式設計記憶體器件的氧化物柵極被形成有針對較低程式設計電壓或減少的柵極洩漏而優化的厚度。備選地或附加地，多個光刻迴圈之一可以被用於優化可程式設計記憶體器件的其他表面形貌，例如氧化物柵極介面，以便增強程式設計特性。
以下討論描述了操作環境、可以在操作環境中採用的技術以及其中可以實施操作環境的元件的片上系統(SoC)。在本公開的上下文中，僅作為示例參考操作環境。
操作環境
圖1示出了根據一個或多個方面的包括光刻工具102、刻蝕工具104和沉積工具106的示例性操作環境100。通常，這些工具處理半導體晶 片108，以在半導體晶片108上製造積體電路(IC)的器件和電路裝置。在圖案化和製造之後，可以將半導體晶片108切割或分割成單獨的IC裸片以併入任何合適類型的元件，例如片上系統(SoC)元件、專用積體電路(ASIC)元件、系統級封裝(SIP)元件、記憶體元件、微處理器元件等。
通常，光刻工具102包括用於圖案化半導體晶片108上的光致抗蝕劑材料層的機構和控制裝置。在一些情況下，光刻工具102可配置成以預定義的圖案改變或修改半導體晶片108上的光致抗蝕劑材料層。在這個例子中，光刻工具102包括用於實現光刻操作的控制系統110、光源112、晶片機構114和掩模機構116。控制系統110被配置為建立和維持用於圖案化光致抗蝕劑材料層的參數，諸如光輻射強度、光輻射曝光時間以及半導體晶片108相對於掩模118、120經由晶片機構114或掩模機構116的對準。光刻工具102的基於硬體的處理器(未示出)可以執行來自記憶體器件的處理器可執行指令以實現控制系統110或與其相關聯的使用者介面。為了圖案化光致抗蝕劑層，光源112(或能量源)通過掩模照射任何合適類型的光或輻射，諸如紫外(UV)光、極紫外(EUV)光、X射線輻射、離子束等。
在操作環境100的上下文中，光刻工具102被配置為半導體晶片處理線的一部分，其中光刻工具102接收並處理半導體晶片108作為朝向最終產品的在製品(WIP)半導體晶片。半導體晶片108包括多層半導體材料，該多層半導體材料可被處理以在半導體晶片108上製造多個類似的IC裸片。通常，光刻工具102接收塗覆有光致抗蝕劑材料層的半導體晶片108。在這種情況下，光致抗蝕劑材料層可以覆蓋最近沉積的半導體材料層，從所述最近沉積的半導體材料層將製造IC裸片的特徵。
半導體材料的沉積層可以包括任何合適類型的材料，諸如具有電或物理性質的電介質或導電材料，其被配置為提供在IC裸片上製造的特徵所需的電或物理性能屬性。為了圖案化半導體材料層上的光致抗蝕劑材料層，使光(或能量)從光源112輻射通過掩模，該掩模被配置成允許照射光致抗蝕劑材料層的一些部分、同時防止照射光致抗蝕劑材料層的其他部分。如圖1所示，多個掩模118、120可用，每個掩模用於特定的光刻迴圈或特徵組。作為示例，第一掩模118可以創建特定圖案以在第一光刻迴圈期間在半導體晶片108上製造第一組特徵，並且第二掩模120可以創建另一圖案以在第二光刻迴圈期間在半導體晶片108上製造第二組特徵。
在光源112將光輻射通過掩模118、120中的一個掩模以圖案化覆蓋半導體材料層的光致抗蝕劑材料層之後，半導體晶片108在顯影工具(未示出)上被顯影以去除不希望的光致抗蝕劑，並暴露半導體材料層的部分用於進一步處理。可以使用正性光致抗蝕劑材料，在這種情況下，光致抗蝕劑材料的被照射部分的一部分在顯影時變得可溶並且使用顯影劑液被去除。備選地，可以使用負性光致抗蝕劑材料，在這種情況下，未被照射的光致抗蝕劑材料的部分在顯影時變得可溶並且使用顯影劑溶液被去除。
在該示例中，操作環境100的刻蝕工具104被配置成在半導體晶片已經被顯影之後接收並處理半導體晶片108。刻蝕工具104包括用於經由刻蝕工藝從半導體晶片108的表面去除半導體材料的機構和控制裝置。刻蝕工具104包括控制系統122、刻蝕室124、晶片機構126和流體機構128來實施各種刻蝕操作。控制系統122建立並維持用於刻蝕的參數。在一些情況 下，刻蝕工具104的基於硬體的處理器執行來自記憶體器件的處理器可執行指令以實現控制系統122或與之相關聯的使用者介面。刻蝕室124是其中半導體晶片108被定位並暴露於刻蝕劑流體(諸如化學液體、等離子體氣體等)的腔室。晶片機構126將半導體晶片108傳送到刻蝕室124中和傳送到刻蝕室124外。為了便於刻蝕，刻蝕工具104的流體機構128將刻蝕劑流體散佈到室中。
將半導體晶片108提供給刻蝕工具104以進行刻蝕，該半導體晶片108具有根據由掩模118或掩模120所指示的圖案而暴露的半導體材料層的部分。在刻蝕工藝期間，去除半導體晶片108上的半導體材料層的暴露部分(例如，在半導體晶片108被顯影之後未被光致抗蝕劑材料保持覆蓋的半導體材料層的部分)。半導體材料層的未暴露部分(例如，在半導體晶片108被顯影之後由光致抗蝕劑材料保持覆蓋的半導體材料層的部分)被保護並且不被去除。在刻蝕之後，將半導體晶片108提供給灰化工具(未示出)，在其中所有剩餘的光致抗蝕劑從半導體晶片108被去除。
操作環境100的沉積工具106被配置成在經由灰化工具去除光致抗蝕劑之後接收半導體晶片108。通常，沉積工具106包括用於在半導體晶片上沉積半導體材料層的機構和控制裝置。在該示例中，沉積工具106包括控制系統130、沉積室132、晶片機構134、流體機構136和熱機構138。控制系統130建立並維持用於沉積工藝的參數，並且可以控制沉積工具106的其他元件以實現各種沉積操作。在一些情況下，沉積工具106的基於硬體的處理器(未示出)執行來自記憶體器件的處理器可執行指令以實現控制系統130或與之相關聯的使用者介面。
沉積室132是其中經由晶片機構134定位半導體晶片108的腔室。在沉積室132中，半導體晶片108被暴露於對於在晶片上沉積半導體材料層有效的環境條件(例如，溫度和壓力)以及材料。在沉積工藝期間，流體機構典型地以氣態或化學蒸氣形式將流體引入室中以沉積在半導體晶片108上。熱機構138建立並控制沉積工藝期間在沉積室132中的熱和其他環境條件，例如壓力。可以實施沉積工藝以整體或部分地形成任何合適類型的半導體或器件結構(例如，電晶體或二極體)。在一些情況下，沉積在半導體晶片108上的材料層具有特性，或者被配置為針對在半導體晶片上實施的器件提供電晶體柵極功能。這種材料層可以是例如氮氧化矽材料層、二氧化矽材料層或氮化矽材料層。
在操作環境100的上下文中，將半導體晶片108提供給沉積工具106以便沉積新的半導體材料層。在一些情況下，提供半導體晶片108，其被保留有先前的半導體材料層的一部分。取決於在半導體晶片108上製造的特徵，先前的半導體材料層可以是具有電或物理性質的電介質或導電材料，其被配置為針對要在IC裸片上製造的特徵提供必要的電或物理性能屬性。在使用沉積工具106沉積新的半導體材料層之後，可以使用塗覆工具(未示出)將另一光致抗蝕劑材料層施加到半導體晶片108，以經由附加的光刻迴圈進行附加的圖案化。操作環境的這些工具可以被實現為執行任何合適數量的光刻、刻蝕或沉積操作，以構建或限定在半導體晶片108上實施的器件。
圖2示出了總體上在200處的根據一個或多個方面製造的示例IC裸片的橫截面。在該示例中，第一IC裸片202包括具有比其他器件的氧 化物柵極更薄的優化的氧化物柵極特徵的器件，並且第二IC裸片204包括具有比其他器件的氧化物柵極更厚的優化的氧化物柵極特徵的器件。在一些方面中，操作環境100的工具被用於提供IC裸片202和204的各種特徵，例如優化的氧化物柵極特徵。這些柵極特徵的實現和使用可以變化並且在全文中進行描述。
如圖2所示，IC裸片202包括針對多個相應器件的電晶體柵極結構的特徵，所述器件被配置為可程式設計記憶體器件206、處理器核心器件208以及輸入/輸出(I/O)器件210。可程式設計記憶體器件206可通過或使用金屬柵極212及氧化物柵極214來程式設計，所述金屬柵極212及氧化物柵極214在一些情況下可經由程式設計電壓而擊穿以形成通過可程式設計記憶體器件206的導電路徑。處理器核心器件208還包括針對電晶體結構的特徵，電晶體結構包括金屬柵極216和氧化物柵極218，由此控制處理器核心器件208的操作。類似地，提供與IC裸片外部的電路裝置的介面或連接的I/O器件210利用包括金屬柵極220和氧化物柵極222的電晶體結構。備選地或附加地，IC裸片202可以包括非晶矽電晶體特徵，諸如淺溝槽隔離(STI)特徵224-1至224-4，以將器件彼此電隔離或將器件與IC裸片的其他部分電隔離。
在一些方面中，利用關於圖1描述的工具來製造IC裸片202的氧化物柵極214、218和222。例如，掩膜118、120可以被配置為製造IC裸片202使得可程式設計記憶體器件氧化物柵極214在物理上比處理器核心器件氧化物柵極218薄。為此，第一掩模118可以被配置成將輻射光暴露於光致抗蝕劑材料層的覆蓋可程式設計記憶體器件的柵極區域的部分並且還將 輻射光暴露於光致抗蝕劑材料層的覆蓋處理器核心器件的柵極區域的部分。而且，作為該配置的一部分，第一掩模118可以遮擋來自光致抗蝕劑材料層的覆蓋I/O器件的柵極區域的部分的輻射光。
為了提供IC裸片202，第二掩模120可以被配置為將輻射光暴露於光致抗蝕劑材料層的覆蓋可程式設計記憶體器件柵極區域的部分。而且，作為該配置的一部分，第二掩模可以遮擋來自光致抗蝕劑材料層的覆蓋處理器核心器件柵極區域的部分的輻射光，並且還遮擋來自光致抗蝕劑材料層的覆蓋I/O器件柵極區域的部分的輻射光。利用如此配置的掩模118、120執行兩個掩模迴圈可以提供物理上比處理器核心器件氧化物柵極218薄的可程式設計記憶體器件氧化物柵極214。可程式設計記憶體器件的較薄氧化物柵極214可使得可程式設計記憶體器件206能夠以低於常規實施的可程式設計記憶體器件的程式設計電壓(例如，約四伏特)的程式設計電壓(例如，約兩伏特)來程式設計。
作為另一個例子，考慮圖2的IC裸片204，其包括用於多個相應器件的電晶體結構。這裡，電晶體被配置為可程式設計記憶體器件226、處理器核心器件228和輸入/輸出(I/O)器件230。可以通過或使用包括金屬柵極232和氧化物柵極234的電晶體特徵來對可程式設計記憶體器件226進行程式設計，金屬柵極232和氧化物柵極234在某些情況下可以經由程式設計電壓被擊穿以形成通過可程式設計記憶體器件226的導電路徑。處理器核心器件228可以使用包括金屬柵極236和氧化物柵極238的電晶體來控制。類似地，提供與IC裸片外的電路裝置的介面或連線性的I/O器件240的電晶體可以包括金屬柵極230和氧化物柵極242。備選地或附加地，IC裸片204可以包 括非晶體管特徵，諸如淺溝槽隔離(STI)特徵244-1至244-4，以將器件彼此電隔離或將器件與IC裸片的其他部分電隔離。
在一些方面中，利用關於圖1描述的工具來製造IC裸片204的氧化物柵極234、238和242。例如，掩膜118、120可以被配置為製造IC裸片204使得可程式設計記憶體器件氧化物柵極234在物理上比處理器核心器件氧化物柵極238厚。為此，第一掩模118可以被配置成將輻射光暴露於光致抗蝕劑材料層的覆蓋可程式設計記憶體器件柵極區域的部分並且還將輻射光暴露於光致抗蝕劑材料層的覆蓋處理器核心器件的柵極區域的部分。而且，作為該配置的一部分，第一掩模118可以遮擋來自光致抗蝕劑材料層的覆蓋I/O器件的柵極區域的部分的輻射光。
為了提供IC裸片204，第二掩模120可以被配置為將輻射光暴露於光致抗蝕劑材料層的覆蓋處理器核心器件柵極區域的部分。而且，作為該配置的一部分，第二掩模120可以遮擋來自光致抗蝕劑材料層的覆蓋處理器核心器件柵極區域的部分的輻射光，並且還遮擋來自光致抗蝕劑材料層的覆蓋I/O器件柵極區域的部分的輻射光。利用如此配置的掩模118、120執行兩個掩模迴圈可以提供具有物理上比處理器核心器件氧化物柵極218更厚的氧化物柵極234的可程式設計記憶體器件。可程式設計記憶體器件226的較厚的氧化物柵極234可減少可程式設計記憶體器件的柵極洩漏。
用於優化柵極氧化物厚度的技術
以下討論描述了用於優化柵極氧化物厚度的技術。在一些情況下，實施所述技術以優化在諸如半導體晶片108的半導體晶片上製造的可程式設計記憶體器件的柵極氧化物厚度。這些技術可使用本文所述的任何 環境和實體來實施，例如光刻工具102、刻蝕工具104、沉積工具106、和/或掩模118和120。這些技術包括圖3和圖5所示的方法，圖3和圖5中的每一個被示出為由一個或多個實體執行的一組操作。這些方法不一定限於所示操作的順序。相反，可以重複、跳過、替代或重新排序任何操作以實現本文描述的各個方面。此外，這些方法可全部或部分地相互結合使用，無論是由同一實體、單獨的實體還是其任何組合來執行。在以下討論的部分中，將通過舉例的方式參考圖1的操作環境100和圖2的實體。這樣的參考不被認為是將所描述的方面限制為操作環境100，而是作為對各種示例之一的說明。
圖3示出了用於製造比IC裸片的其他氧化物柵極薄的可程式設計記憶體器件的氧化物柵極的示例方法300，包括由圖1的光刻工具102、刻蝕工具104和沉積工具106執行的操作。
在302處，在半導體晶片上製造的IC裸片的可程式設計記憶體器件和處理器器件的柵極區域被暴露，並且IC裸片的I/O器件的柵極區域被遮擋。在一些情況下，經由光刻工具的掩模機構或晶片機構將光刻掩模相對於其上實現了IC裸片的半導體晶片進行定位。通常，半導體晶片包括矽襯底，該矽襯底被配置成提供用於IC裸片的可程式設計記憶體器件、處理器器件和I/O器件的相應特徵。半導體晶片還可以包括氧化物材料層和氧化物材料層上方的光致抗蝕劑材料層。被輻射通過光刻掩模的光或其他能量可以與光致抗蝕劑材料的暴露部分相互作用，例如在IC裸片的可程式設計記憶體器件和處理器器件的柵極區域上方。在暴露於光或能量之後，然後可以顯影半導體晶片以去除光致抗蝕劑材料的一部分，以使得能夠刻蝕 下面的氧化物材料的相應部分。也可以在302處使用多於一個的光刻掩模執行區域的曝光和遮擋。
舉例來說，考慮圖4，其中半導體晶片在各個製造階段被示出。如在400處所示，使用從光刻工具102的光源112輻射的光402來圖案化半導體晶片108。半導體晶片108包括矽襯底404，該矽襯底404經由先前的製造工藝被配置以具有一個或多個IC裸片，每個IC裸片具有至少一個可程式設計記憶體器件柵極區域406、處理器核心器件柵極區域408和I/O器件柵極區域410。這裡，接收半導體晶片108，其具有第一氧化物材料層412和第一光致抗蝕劑材料層414。在光刻工具102處，相對於第一掩模118定位半導體晶片108。在該示例中，第一掩模118被配置成允許輻射光402輻射通過第一掩模118並與第一光致抗蝕劑材料層414的至少覆蓋可程式設計記憶體器件柵極區域406和處理器核心器件柵極區域408的部分相互作用。第一掩模118也被配置為經由不透明區段416防止輻射光402輻射通過第一掩模118而到達第一光致抗蝕劑材料層414的其他部分，諸如覆蓋I/O器件柵極區域410的部分。
如400處所示，不透明區段416從光源112遮擋(例如，覆蓋或阻擋)I/O器件柵極區域410並且防止輻射光402與覆蓋I/O器件柵極區域410的第一光致抗蝕劑材料層414相互作用。在經由輻射光402對半導體晶片108進行圖案化之後，通過顯影工具(未示出)對半導體晶片108進行顯影以去除第一光致抗蝕劑材料層414的部分。在一些情況下，第一光致抗蝕劑材料層414本質上是正性的，並且隨著半導體晶片108被顯影，第一光致抗蝕劑材料層414的與輻射光402相互作用的部分被顯影液溶解並被去除。在 其他情況下，第一光致抗蝕劑材料層414本質上是負性的，並且當顯影半導體晶片108時，第一光致抗蝕劑材料層414的不與輻射光402相互作用的部分被顯影液溶解和去除。在這樣的情況下，第一掩模118的圖案可以與圖4所示的圖案相反，使得I/O器件柵極區域410暴露於輻射光402。
在304處，從IC裸片的可程式設計記憶體器件和處理器核心器件的暴露的柵極區域刻蝕第一氧化物材料層。氧化物材料也從IC裸片的通過光致抗蝕劑材料的去除而暴露的其他部分被刻蝕。通常，氧化物材料可以使用任何合適的刻蝕劑流體(例如化學液體、等離子體氣體等)從其上實現IC裸片的半導體晶片刻蝕。備選地或附加地，可以在刻蝕之後將半導體晶片提供給灰化工具，在這種情況下，可以去除殘留在IC裸片上的光致抗蝕劑。
繼續正在進行的示例並如418所示，通過刻蝕工具104刻蝕半導體晶片108，以去除第一氧化物材料層412的被第一光致抗蝕劑材料層414的先前暴露部分覆蓋的部分。這裡，418示出了通過第一光致抗蝕劑材料層414為正性光致抗蝕劑材料產生的半導體晶片108的狀態，其曝光部分被顯影以允許從晶片表面刻蝕下面的氧化物材料。
與被顯影的部分相反，第一光致抗蝕劑材料層414的沒有被光402照射的部分420保護第一氧化物材料層412的覆蓋I/O器件柵極區域410的相應部分422免於被從半導體晶片108的表面刻蝕掉。這樣，第一氧化物材料層412的部分422保留在半導體晶片108上，以在I/O柵極器件區域410上方形成基極氧化物層。在從半導體晶片108刻蝕第一氧化物材料層412的未受保護的部分之後，灰化工具去除未被照射的第一光致抗蝕劑材料層414的 剩餘部分，例如第一光致抗蝕劑材料層414的覆蓋I/O柵極器件區域410的部分420。
在306處，形成覆蓋IC裸片的可程式設計記憶體器件、處理器核心器件和I/O器件的柵極區域的第二氧化物材料層。該第二氧化物材料層可以在IC裸片的表面上毯式形成、沉積或生長。在本示例的上下文中並且如在424處所示，通過沉積工具106將第二氧化物材料層426沉積到半導體晶片108的表面上。此處注意，由於第二氧化物材料層426在428處形成在第一氧化物材料層412的剩餘部分422上，所以第二氧化物材料層426在I/O柵極器件區域410上較厚。
在308處，暴露IC裸片的可程式設計記憶體器件的柵極區域，並且遮擋IC裸片的處理器核心器件和I/O器件的柵極區域。在一些情況下，所述一個或多個光刻掩模經由光刻工具的掩模機構或晶片機構相對於其上實現所述IC裸片的半導體晶片定位。半導體晶片還可以包括氧化物材料層和氧化物材料上方的光致抗蝕劑材料層。通過一個或多個光刻掩模輻射的光或其他能量可以與光致抗蝕劑材料的暴露部分相互作用，例如在IC裸片的可程式設計記憶體器件的柵極區域上方的部分。在暴露於光或能量之後，可以顯影半導體晶片以去除部分光致抗蝕劑材料，從而使得能夠刻蝕下面的氧化物材料的相應部分。
繼續正在進行的示例並且如430所示，利用從光刻工具102的光源112輻射的光402來圖案化半導體晶片108。這裡，假設半導體晶片108被接收且在424和430所示的狀態之間由塗覆工具(未示出)塗覆第二光致抗蝕劑材料層432。在430處，第二掩模120被配置為防止輻射光402輻射通 過不透明區域434和436。輻射光402與第二光致抗蝕劑材料層432的覆蓋可程式設計記憶體器件柵極區域406的部分相互作用，並且不與第二光致抗蝕劑材料層432的覆蓋處理器核心器件柵極區域408或I/O器件柵極區域410的部分相互作用。
在階段430之後，在顯影工具(未示出)上對半導體晶片108進行顯影以去除第二光致抗蝕劑材料層432的一部分。在一些情況下，第二光致抗蝕劑材料層432本質上是正性的，當半導體晶片108被顯影時，第二光致抗蝕劑材料層432的與輻射光402相互作用的部分被顯影液溶解並被去除。在其他情況下，第二層光致抗蝕劑材料432本質上是負性的，並且在半導體晶片108被顯影時，第二光致抗蝕劑材料層432的不與輻射光402相互作用的部分被顯影液溶解和去除。在這樣的情況下，第二掩模120的圖案可以與圖4中所示的圖案相反，使得第二光致抗蝕劑材料層432的覆蓋器件處理器柵極區域404和I/O器件柵極區域410的部分被暴露於輻射光402。
在310處，從IC裸片的可程式設計記憶體器件的暴露的柵極區域刻蝕第二氧化物材料層。第二氧化物材料層也從通過去除第二光致抗蝕劑材料層而暴露的IC裸片的其他部分被刻蝕。通常，可使用任何合適的刻蝕劑流體(例如化學液體、等離子體氣體等)從其上實現IC裸片的半導體晶片刻蝕氧化物材料。備選地或附加地，可以在刻蝕之後將半導體晶片提供給灰化工具，在這種情況下可以去除保留在IC裸片上的光致抗蝕劑。
在本示例的上下文中並且如438所示，通過刻蝕工具104刻蝕半導體晶片108。在438處刻蝕期間，記憶體器件柵極區域406被暴露，而處理器核心器件柵極區域408和I/O器件柵極區域410被第二光致抗蝕劑材料層 432的相應部分440、442保護免受刻蝕。這裡，438示出了由作為正性光致抗蝕劑材料的第二光致抗蝕劑材料層432產生的半導體晶片的狀態，其曝光部分被顯影以允許從晶片的表面刻蝕下面的氧化物材料。
與被顯影的部分相比，第二光致抗蝕劑材料層432的沒有被光402照射的部分440、442保護氧化物材料層的覆蓋處理器器件柵極區域408和I/O器件柵極區域410的相應部分444、446不被從半導體晶片108刻蝕掉。因此，氧化物材料的這些部分444、446保留在半導體晶片108上，以在處理器器件柵極區域408和I/O器件柵極區域410上方形成氧化物層或增加氧化物層的厚度。在從半導體晶片108刻蝕氧化物材料層426的未受保護的部分之後，灰化工具去除第二光致抗蝕劑材料層432的未被照射的其餘部分，例如第二光致抗蝕劑材料層432的部分440、442。
在312處，形成覆蓋IC裸片的可程式設計記憶體器件、處理器核心器件和I/O器件的相應柵極區域的第三氧化物材料層。該第三氧化物材料層可以在IC裸片的表面上毯式地形成、沉積或生長。結束本示例並如448所示，通過沉積工具106將第三氧化物材料層450沉積到半導體晶片108。作為方法300的操作的結果，覆蓋可程式設計記憶體器件柵極區域406的氧化物材料450被優化，以便可程式設計記憶體件具有第一厚度452，第一厚度452比覆蓋處理器核心器件柵極區域408的氧化物材料456的組合層的第二組合厚度454薄。這可以有效地向可程式設計記憶體器件提供優化的柵極氧化物厚度，使得可程式設計記憶體器件的程式設計電壓低於其他常規實現的記憶體器件。因此，可以實現與具有優化的柵極氧化物厚度的可程式設計記憶體器件相關聯的程式設計電路裝置，以用較低的裸片上電壓 來生成和操作。這又可以降低程式設計電路裝置的複雜性、隔離性和成本，從而使IC裸片能夠以更低的成本實現、具有更小的矽佔用面積和更少的功耗。備選地或附加地，隨後的製造工藝可以在可程式設計記憶體器件的氧化物柵極介面處形成粗糙形貌，以針對較低程式設計電壓進一步優化可程式設計記憶體器件的氧化物柵極。
圖5示出了用於製造比IC裸片的其他氧化物柵極更厚的可程式設計記憶體器件的氧化物柵極的示例方法500。操作可以由圖1的光刻工具102、刻蝕工具104和沉積工具106執行。
在502處，暴露製造在半導體晶片上的IC裸片的可程式設計記憶體器件和處理器器件的柵極區域，並且遮擋I/O器件的柵極區域。在一些情況下，經由光刻工具的掩模機構或晶片機構將一個或多個光刻掩模相對於包含IC裸片的半導體晶片進行定位。通常，半導體晶片包括矽襯底，該矽襯底被配置成提供用於IC裸片的可程式設計記憶體器件、處理器器件和I/O器件的相應特徵。半導體晶片還可以包括氧化物材料層和氧化物材料層上方的光致抗蝕劑材料層。被輻射通過光刻掩模的光或其他能量可以與光致抗蝕劑材料的暴露部分相互作用，例如在IC裸片的可程式設計記憶體器件和處理器器件的柵極區域上方。在暴露於光或能量之後，可以對半導體晶片進行顯影以去除光致抗蝕劑材料的部分，從而使得能夠刻蝕下面的氧化物材料的相應部分。
舉例來說，考慮圖6，其中半導體晶片在各個製造階段被示出。如在600處所示，使用從光刻工具102的光源112輻射的光602來圖案化半導體晶片108。半導體晶片108包括矽襯底604，矽襯底604經由先前的製 造工藝被配置為具有一個或多個IC，每個IC晶片至少具有可程式設計記憶體器件柵極區域606、處理器核心器件柵極區域608和I/O器件柵極區域610。這裡，接收半導體晶片108，其具有第一氧化物材料層612和第一光致抗蝕劑材料層614。在光刻工具102處，半導體晶片108相對於第一掩模118定位。在該示例中，第一掩模118被配置為允許輻射光602輻射通過第一掩模118並且與第一光致抗蝕劑材料層614的覆蓋至少可程式設計記憶體器件柵極區域606和處理器核心器件柵極區域608的部分相互作用。第一掩模也被配置為經由不透明區段616防止輻射光602輻射通過第一掩模118而到達第一光致抗蝕劑材料層614的其他部分，例如覆蓋I/O器件柵極區域610的部分。
如在600處所示，不透明區段616從光源112遮擋(例如，覆蓋或阻擋)I/O器件柵極區域610並防止輻射光602與覆蓋I/O器件柵極區域610的第一光致抗蝕劑材料層614相互作用。在經由輻射光602對半導體晶片108進行圖案化之後，通過顯影工具(未示出)對半導體晶片108進行顯影以去除第一光致抗蝕劑材料層614的一部分。在一些情況下，第一光致抗蝕劑材料層614本質上是正性的，並且在半導體晶片108被顯影時，第一光致抗蝕劑材料層614的與輻射光602相互作用的部分被顯影液溶解並被去除。在其他情況下，第一光致抗蝕劑材料層614本質上是負性的，並且在半導體晶片被顯影時，第一光致抗蝕劑材料層614的不與輻射光602相互作用的部分被顯影液溶解並被去除。在這樣的情況下，第一掩模的圖案可以與圖6所示的圖案相反，使得I/O器件區域610暴露於輻射光602。
在504處，從IC裸片的可程式設計記憶體器件和處理器核心器件的暴露的柵極區域刻蝕第一氧化物材料層。氧化物材料也從IC裸片的 通過去除光致抗蝕劑材料而暴露的其他部分被刻蝕。可使用任何合適的刻蝕劑流體例如化學液體、等離子體氣體等，從包含IC裸片的半導體晶片刻蝕氧化物材料。備選地或附加地，可以在刻蝕之後將半導體晶片提供給灰化工具，在這種情況下可以去除保留在IC裸片上的光致抗蝕劑。
繼續正在進行的實例並且如在階段618所示，通過刻蝕工具104刻蝕半導體晶片108，以去除第一氧化物材料層612的被第一光致抗蝕劑材料層614的先前暴露部分覆蓋的部分。這裡，階段618示出了由第一光致抗蝕劑材料層614為正性光致抗蝕劑材料產生的半導體晶片108的狀態，其曝光部分被顯影以允許從晶片表面刻蝕下面的氧化物材料。
與被顯影的部分相反，第一光致抗蝕劑材料層614的未被光602照射的部分620保護覆蓋I/O器件柵極區域610的第一氧化物材料層612的相應部分622不從半導體晶片108的表面被刻蝕掉。因此，第一氧化物材料層612的部分622保留在半導體晶片108上，以在I/O柵極器件區域610上方形成基極氧化物層。在從半導體晶片108刻蝕第一氧化物材料層612的未受保護的部分之後，灰化工具去除未被照射的第一光致抗蝕劑材料層614的剩餘部分，諸如第一光致抗蝕劑材料層614的覆蓋I/O柵極器件區域610的部分620。
在506處，形成覆蓋IC裸片的可程式設計記憶體器件、處理器核心器件和I/O器件的柵極區域的第二氧化物材料層。該第二氧化物材料層可以在IC裸片的表面上毯式地形成、沉積或生長。在本示例的上下文中並且如在624處所示，通過沉積工具106將第二氧化物材料層626沉積到半導體晶片108的表面上。此處注意，由於第二氧化物材料層626在628處形成在 第一氧化物材料層612的剩餘部分622上，第二氧化物材料層626因此在I/O柵極器件區域610上較厚。
在508處，暴露IC裸片的處理器核心器件的柵極區域，並且遮擋I/O器件的柵極區域。在一些情況下，經由光刻工具的掩模機構或晶片機構將一個或多個光刻掩模相對於IC裸片的半導體晶片進行定位。半導體晶片還可以包括氧化物材料層和氧化物材料上方的光致抗蝕劑材料層。被輻射通過一個或多個光刻掩模的光或其它能量可以與光致抗蝕劑材料的暴露部分相互作用，例如在IC裸片的處理器核心器件的柵極區域上方的部分。在暴露於光或能量之後，可以對半導體晶片進行顯影以去除光致抗蝕劑材料的一部分，從而使得能夠刻蝕下面的氧化物材料的相應部分。
繼續正在進行的示例並且如630所示，利用從光刻工具102的光源112輻射的光602來圖案化半導體晶片108。這裡，假設在624和630所示的狀態之間接收半導體晶片108，其具有由塗覆工具(未示出)施加的第二光致抗蝕劑材料層632。在630，第二掩模120被配置為防止輻射光602輻射通過不透明區域634和636。輻射光602與第二光致抗蝕劑材料層632的覆蓋處理器核心器件柵極區域608的部分相互作用，並且不與第二光致抗蝕劑材料層632的覆蓋可程式設計記憶體器件柵極區域606或I/O器件柵極區域610的部分相互作用。
在階段630之後，在顯影工具(未示出)上顯影半導體晶片108以去除第二光致抗蝕劑材料層632的部分。在一些情況下，第二光致抗蝕劑材料層632本質上是正性的，當半導體晶片108被顯影時，第二光致抗蝕劑材料層632的與輻射光602相互作用的部分被顯影液溶解並被去除。在 其它情況下，第二層光致抗蝕劑材料632本質上是負性的，並且當半導體晶片108被顯影時，第二光致抗蝕劑材料層632的不與照射光602相互作用的部分被顯影液溶解和去除。在這樣的情況下，第二掩模120的圖案可以與圖6所示的圖案相反，使得第二光致抗蝕劑材料層632的覆蓋可程式設計記憶體柵極區域606和I/O器件柵極區域610的部分被暴露到輻射光602。
在510處，從IC裸片的處理器核心器件的暴露的柵極區域刻蝕第二氧化物材料層。第二氧化物材料層也從IC裸片的通過第二光致抗蝕劑材料層的去除而暴露的其他部分被刻蝕。通常，可以使用任何合適的刻蝕劑流體例如化學液體、等離子體氣體等，從包含IC裸片的半導體晶片刻蝕氧化物材料。備選地或附加地，可以在刻蝕之後將半導體晶片提供給灰化工具，在這種情況下可以去除保留在IC裸片上的光致抗蝕劑。
在本示例的上下文中並且如638所示，通過刻蝕工具104刻蝕半導體晶片108。在638處的刻蝕期間，處理器核心器件柵極區域608被暴露，而可程式設計記憶體器件柵極區域606以及I/O器件柵極區域610被第二光致抗蝕劑材料層632的相應部分640、642保護而免受刻蝕。這裡，638示出了由作為正性光致抗蝕劑材料的第二光致抗蝕劑材料層632產生的半導體晶片的狀態，其曝光部分被顯影以允許從晶片的表面刻蝕下面的氧化物材料。
與被顯影的部分相比，第二光致抗蝕劑材料層632的沒有被光602照射的部分640、642保護氧化物材料層的覆蓋可程式設計記憶體器件柵極區域606和I/O器件柵極區域610的相應部分644、646不被從半導體晶片108刻蝕掉。這樣，氧化物材料的這些部分644、646保留在半導體晶片108 上，以在可程式設計記憶體器件柵極區域606和I/O器件柵極區域610上方形成氧化物層或增加氧化物層的厚度。在從半導體晶片108刻蝕第二氧化物材料層626的未受保護的部分之後，灰化工具去除第二光致抗蝕劑材料層632的未被照射的剩餘部分，例如第二光致抗蝕劑材料層632的部分640、642。
在512處，形成覆蓋IC裸片的可程式設計記憶體器件、處理器核心器件和I/O器件的相應柵極區域的第三氧化物材料層。該第三氧化物材料層可以在IC裸片的表面上毯式地形成、沉積或生長。結束本示例並如648所示，通過沉積工具106將第三氧化物材料層624沉積到半導體晶片108。作為方法500的操作的結果，氧化物材料650的覆蓋可程式設計記憶體器件柵極區域606的組合層被優化，以便可程式設計記憶體器件具有第一組合厚度652，第一組合厚度652比覆蓋處理器核心器件柵極區域608的氧化物材料624的第二厚度654更厚。這可以有效地向可程式設計記憶體器件提供優化的柵極氧化物厚度，使得電晶體柵極洩漏減少並且可程式設計記憶體器件的可靠性提高。備選地或附加地，隨後的製造工藝可以在可程式設計記憶體器件的氧化物柵極介面處形成粗糙形貌，以針對較低程式設計電壓進一步優化可程式設計記憶體器件的氧化物柵極。
片上系統
圖7示出了用積體電路(IC)裸片702實現的示例性片上系統(SoC)700，積體電路裸片702具有根據本文所述的各個方面可以提供的器件。SoC 700可以在任何合適的設備中實現，諸如智慧手機、蜂窩電話、上網本、平板電腦、伺服器、無線路由器、網路附接存儲裝置、照相機、智慧電器、印表機、機上盒或者任何其他合適類型的設備。雖然參考SoC進行了描述，但是IC裸片702也可以在網路介面控制器(NIC、系統級封裝(SIP)、專用標準部件(ASSP)、數位訊號處理器(DSP)、可程式設計SoC(PSoC)或現場可程式設計閘陣列(FPGA)中實施。
在這個示例中，IC裸片702包括被配置為可以實現SoC 700的相應功能的多種類型的器件的電晶體。IC裸片702的器件類型包括輸入/輸出(I/O)器件704、處理器核心器件706和可程式設計記憶體器件708。I/O器件704可以被實現為I/O電路裝置，諸如到SoC 700外部的實體的數位或類比介面。IC裸片702的處理器器件706可以被配置為SoC 700的微處理器(例如，微控制器、處理器核心、應用處理器或DSP中的任何一個)用於執行來自其上實現指令和其他資訊的存儲介質(未示出)的處理器可執行指令。
SoC 700的可程式設計記憶體器件708可以被配置為任何合適類型的可程式設計或非易失性記憶體，諸如一次可程式設計(OTP)記憶體或多次可程式設計(MTP)記憶體。在一些情況下，可程式設計記憶體被配置為電子反熔絲記憶體，其中通過擊穿記憶體單元電晶體的氧化物柵極來設置記憶體單元的位元，從而有效地提供通過記憶體單元的低阻抗路徑或“短路”。通過這樣做，可以根據可程式設計記憶體器件的位元值規則將記憶體單元的值設置為“1”或“0”。為了對可程式設計記憶體器件708進行程式設計，IC裸片702包括記憶體器件程式設計電路710以將位元或值存儲到可程式設計記憶體器件708。
在一些方面中，記憶體器件程式設計電路710被配置為基於位元位址資訊將程式設計電壓施加到對應的可程式設計記憶體器件708的氧化物柵極，使得電晶體的氧化物柵極在物理上改變。這可能包括改變氧 化物柵極以有效提供通過電晶體的低阻抗路徑或“短路”。通過這樣做，地址處的位值被程式設計用於經由感測電路裝置(未示出)的後續讀取，並且可程式設計記憶體器件708的位值被保持為持續狀態，而不需要電力來刷新或維持記憶體單元(例如，非易失性)。
如本文所描述，可程式設計記憶體器件708的氧化物柵極可以優化的厚度來製造，所述厚度是針對與IC裸片702上的其他器件的操作電壓相關的特定程式設計電壓而優化的。例如，可程式設計記憶體器件708的電晶體可以被製造具有比IC裸片702的其他器件更薄的優化的柵氧化層厚度。通過這樣做，與傳統實現的可程式設計記憶體器件的程式設計電壓相比，可以降低具有優化的柵氧化層厚度的可程式設計記憶體器件的程式設計電壓。在一些情況下，可程式設計記憶體器件的程式設計電壓大約是核心處理器器件操作的電壓的兩倍。相比之下，常規可程式設計記憶體器件的程式設計電壓可以是具有相同的柵極氧化物厚度的處理器器件的操作電壓的四到五倍。這樣，記憶體器件程式設計電路710可以被實現為以較低的裸片上電壓來生成和操作，這使得與傳統的(例如更高電壓)可程式設計記憶體相關聯的那些相比，程式設計電路能夠以更少的隔離度、降低的複雜度以及更小的設計空間來實現。
獨立的IC裸片702的器件或者其與SoC 700的其他實體的結合可以用半導體特徵或者電路裝置的任何合適的組合來實現，以實現在此描述的實體或者器件的各個方面和/或特徵。IC裸片702還可以與SoC 700的其他實體一體地被提供，例如與SoC 700的I/O邏輯介面、記憶體控制器或非易失性記憶體集成。備選地或附加地，IC裸片702和其器件可以被實現為硬體、固件、固定邏輯電路裝置或其任何組合。
本公開的其他方面涉及以下內容中的一項或多項。
一種方法包括：暴露積體電路(IC)裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域並且遮擋IC裸片的輸入/輸出(I/O)器件的柵極區域。從可程式設計記憶體器件和處理器核心器件的暴露的相應柵極區域刻蝕第一氧化物材料層。在所述IC裸片上形成第二氧化物材料層，所述第二氧化物材料層塗覆所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。暴露所述可程式設計記憶體器件的柵極區域，並且遮擋所述處理器核心器件和所述I/O器件的相應柵極區域。從所述可程式設計記憶體器件的暴露的柵極區域刻蝕所述第二氧化物材料層。在所述IC裸片上形成第三氧化物材料層，所述第三氧化物材料層塗覆所述IC裸片的所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。
在所述方法中，所述可程式設計記憶體器件的柵極區域上的第三氧化物材料層的厚度小於所述處理器核心器件的柵極區域上的第二氧化物材料層和第三氧化物材料層的組合厚度。
在所述方法中，暴露所述IC裸片的處理器核心器件和可程式設計記憶體器件的相應柵極區域並且遮擋所述IC裸片的I/O器件的柵極區域包括沉積光致抗蝕劑材料、使光輻射通過一個或多個光刻掩模並對所述光致抗蝕劑材料進行顯影。
在所述方法中，所述光致抗蝕劑材料是正性光致抗蝕劑材料。
在所述方法中，所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層的形成是形成氮氧化矽材料層、二氧化矽材料層或氮化矽材料層。
在所述方法中，所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層經由在所述IC裸片上的化學氣相沉積而形成。
所述方法進一步包括在所述可程式設計記憶體器件的氧化物柵極介面處在所述第三氧化物材料層中形成粗糙形貌。
另一種方法包括暴露積體電路(IC)裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域並且遮擋IC裸片的輸入/輸出(I/O)器件的柵極區域。從所述可程式設計記憶體器件和處理器核心器件的暴露的相應柵極區域刻蝕第一氧化物材料層。在所述IC裸片上形成第二氧化物材料層，所述第二氧化物材料層塗覆所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。暴露所述處理器核心器件的柵極區域並且遮擋所述可程式設計記憶體器件和所述I/O器件的相應柵極區域。從所述處理器核心器件的暴露的柵極區域刻蝕所述第二氧化物材料層。在所述IC裸片上形成第三氧化物材料層，所述第三氧化物材料層塗覆所述IC裸片的所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。
在所述方法中，所述可程式設計記憶體器件的柵極區域上的第三氧化物材料層的厚度大於所述處理器核心器件的柵極區域上的第二氧化物材料層和第三氧化物材料層的組合厚度。
在所述方法中，暴露所述處理器核心器件的柵極區域並且遮擋所述可程式設計記憶體器件和所述I/O器件的相應柵極區域包括沉積光致抗蝕劑材料、使光輻射通過光刻掩模並對光致抗蝕劑材料進行顯影。
在所述方法中，所述光致抗蝕劑材料是正性光致抗蝕劑材料。
在所述方法中，所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層的形成是形成氮氧化矽材料層、二氧化矽材料層或氮化矽材料層。
在所述方法中，所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層經由在所述IC裸片上的化學氣相沉積而形成。
所述方法還可以包括在所述可程式設計記憶體器件的氧化物柵極介面處在所述第三氧化物材料層中形成粗糙形貌。
一種積體電路(IC)裸片包括：具有第一厚度的氧化物柵極的輸入/輸出(I/O)器件；具有第二厚度的氧化物柵極的核心處理器器件，所述核心處理器器件的氧化物柵極的第二厚度不同於所述I/O器件的氧化物柵極的所述第一厚度。還包括具有第三厚度的氧化物柵極的非易失性可程式設計記憶體器件，所述非易失性可程式設計記憶體器件的氧化物柵極的第三厚度不同於：所述核心處理器器件的氧化物柵極的第二厚度和所述I/O器件的氧化物柵極的第一厚度。IC裸片還包括記憶體器件程式設計電路，被配置為通過使用程式設計電壓來改變所述非易失性記憶體器件的相應氧化物柵極來對所述非易失性記憶體器件進行程式設計，所述程式設計電壓 大約是所述處理器核心器件操作的電壓的兩倍。
在所述IC裸片中，所述非易失性可程式設計記憶體器件的氧化物柵極的第三厚度比所述處理器器件的氧化物柵極的第二厚度薄，或者，比所述核心處理器器件的氧化物柵極的第二厚度厚。
在所述IC裸片中，所述非易失性可程式設計記憶體器件被配置為一次可程式設計(OTP)記憶體器件或多次可程式設計(MTP)記憶體器件。
在所述IC裸片中，被配置為對所述非易失性記憶體器件進行程式設計的所述記憶體器件程式設計電路基於位元位址資訊來對所述非易失性記憶體器件進行程式設計。
在所述IC裸片中，所述I/O器件的氧化物柵極、所述核心處理器器件的氧化物柵極以及所述非易失性可程式設計記憶體器件的氧化物柵極使用氮氧化矽材料層、二氧化矽材料層或氮化矽材料層來形成。
雖然主題是用特定於結構特徵和/或方法操作的語言描述的，但要理解的是，在所附申請專利範圍中限定的主題並不一定限於此處所描述的特定特徵或操作，包括它們執行的順序。
300‧‧‧方法
302~312‧‧‧步驟

Claims (20)

  1. 一種製造具有優化的柵極氧化物厚度的記憶體器件的方法，包括：暴露積體電路(IC)裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域，並且遮擋所述IC裸片的輸入/輸出(I/O)器件的柵極區域；從暴露的所述可程式設計記憶體器件和所述處理器核心器件的相應柵極區域刻蝕第一氧化物材料層；在所述IC裸片上形成第二氧化物材料層，所述第二氧化物材料層塗覆所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域；暴露所述可程式設計記憶體器件的柵極區域，並且遮擋所述處理器核心器件和所述I/O器件的相應柵極區域；從暴露的所述可程式設計記憶體器件的柵極區域刻蝕所述第二氧化物材料層；和在所述IC裸片上形成第三氧化物材料層，所述第三氧化物材料層塗覆所述IC裸片的所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。
  2. 如請求項1所述的方法，其中在所述可程式設計記憶體器件的柵極區域上的所述第三氧化物材料層的厚度小於在所述處理器核心器件的柵極區域上的所述第二氧化物材料層和所述第三氧化物材料層的組合厚度。
  3. 如請求項1所述的方法，其中暴露所述IC裸片的處理器核心器件和可程式設計記憶體器件的相應柵極區域並且遮擋所述IC裸片的I/O器件的柵極區域包括：沉積光致抗蝕劑材料，使光輻射通過光刻掩模，並對所述光致抗蝕劑材料進行顯影。
  4. 如請求項3所述的方法，其中所述光致抗蝕劑材料是正性光致抗蝕劑材料。
  5. 如請求項1所述的方法，其中所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層的形成是形成氮氧化矽材料層、二氧化矽材料層或氮化矽材料層。
  6. 如請求項1所述的方法，其中所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層經由在所述IC裸片上的化學氣相沉積而形成。
  7. 如請求項1所述的方法，進一步包括：在所述可程式設計記憶體器件的氧化物柵極介面處的所述第三氧化物材料層中形成粗糙形貌。
  8. 一種製造具有優化的柵極氧化物厚度的記憶體器件的方法，包括：暴露積體電路(IC)裸片的可程式設計記憶體器件和處理器核心器件的相應柵極區域，並且遮擋所述IC裸片的輸入/輸出(I/O)器件的柵極區域；從暴露的所述可程式設計記憶體器件和所述處理器核心器件的相應柵極區域刻蝕第一氧化物材料層；在所述IC裸片上形成第二氧化物材料層，所述第二氧化物材料層塗 覆所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域；暴露所述處理器核心器件的柵極區域，並且遮擋所述可程式設計記憶體器件和所述I/O器件的相應柵極區域；從暴露的所述處理器核心器件的柵極區域刻蝕所述第二氧化物材料層；和在所述IC裸片上形成第三氧化物材料層，所述第三氧化物材料層塗覆所述IC裸片的所述可程式設計記憶體器件、所述處理器核心器件和所述I/O器件的相應柵極區域。
  9. 如請求項8所述的方法，其中在所述可程式設計記憶體器件的柵極區域上的所述第三氧化物材料層的厚度大於在所述處理器核心器件的柵極區域上的所述第二氧化物材料層和所述第三氧化物材料層的組合厚度。
  10. 如請求項8所述的方法，其中暴露所述處理器核心器件的柵極區域，並且遮擋所述可程式設計記憶體器件和所述I/O器件的相應柵極區域包括：沉積光致抗蝕劑材料，使光輻射通過光刻掩模，並對光致抗蝕劑材料進行顯影。
  11. 如請求項10所述的方法，其中所述光致抗蝕劑材料是正性光致抗蝕劑材料。
  12. 如請求項8所述的方法，其中所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層的形成是形成氮氧化矽材料層、二氧化矽材料層或氮化矽材料層。
  13. 如請求項8所述的方法，其中所述第一氧化物材料層、所述第二氧化物材料層或所述第三氧化物材料層經由在所述IC裸片上的化學氣相沉積而形成。
  14. 如請求項8所述的方法，進一步包括：在所述可程式設計記憶體器件的氧化物柵極介面處的所述第三氧化物材料層中形成粗糙形貌。
  15. 一種具有優化的柵極氧化物厚度的記憶體器件的積體電路(IC)裸片，包括：具有第一厚度的氧化物柵極的輸入/輸出(I/O)器件；具有第二厚度的氧化物柵極的核心處理器器件，所述核心處理器器件的氧化物柵極的第二厚度不同於所述I/O器件的氧化物柵極的第一厚度；具有第三厚度的氧化物柵極的非易失性可程式設計記憶體器件，所述非易失性可程式設計記憶體器件的氧化物柵極的第三厚度不同於：(i)所述核心處理器器件的氧化物柵極的第二厚度；和(ii)所述I/O器件的氧化物柵極的第一厚度；以及記憶體器件程式設計電路，被配置為通過使用程式設計電壓來改變所述非易失性記憶體器件的相應氧化物柵極，對所述非易失性記憶體器件進行程式設計，所述程式設計電壓大約是所述處理器核心器件操作的電壓的兩倍。
  16. 如請求項15所述的IC裸片，其中所述非易失性可程式設計記憶體器件的氧化物柵極的第三厚度比所述處理器器件的氧化物柵極的第二厚度薄。
  17. 如請求項15所述的IC裸片，其中所述非易失性可程式設計記憶體器件的氧化物柵極的第三厚度比所述核心處理器器件的氧化物柵極的第二厚度厚。
  18. 如請求項15所述的IC裸片，其中所述非易失性可程式設計記憶體器件被配置為一次可程式設計(OTP)記憶體器件或多次可程式設計(MTP)記憶體器件。
  19. 如請求項15所述的IC裸片，其中被配置為對所述非易失性記憶體器件進行程式設計的所述記憶體器件程式設計電路基於位元位址資訊來對所述非易失性記憶體器件進行程式設計。
  20. 如請求項15所述的IC裸片，其中所述I/O器件的氧化物柵極、所述核心處理器器件的氧化物柵極、以及所述非易失性可程式設計記憶體器件的氧化物柵極使用氮氧化矽材料層、二氧化矽材料層或氮化矽材料層來形成。
TW106137222A 2016-10-31 2017-10-27 製造具有優化的柵極氧化物厚度的記憶體器件 TWI704675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662415145P 2016-10-31 2016-10-31
US62/415,145 2016-10-31

Publications (2)

Publication Number Publication Date
TW201834209A TW201834209A (zh) 2018-09-16
TWI704675B true TWI704675B (zh) 2020-09-11

Family

ID=62021762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137222A TWI704675B (zh) 2016-10-31 2017-10-27 製造具有優化的柵極氧化物厚度的記憶體器件

Country Status (5)

Country Link
US (2) US10319727B2 (zh)
JP (1) JP6932876B2 (zh)
KR (1) KR20180048380A (zh)
CN (1) CN108010914A (zh)
TW (1) TWI704675B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704675B (zh) 2016-10-31 2020-09-11 新加坡商馬維爾亞洲私人有限公司 製造具有優化的柵極氧化物厚度的記憶體器件
US10833206B2 (en) 2018-12-11 2020-11-10 Micron Technology, Inc. Microelectronic devices including capacitor structures and methods of forming microelectronic devices

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620679B1 (en) * 2002-08-20 2003-09-16 Taiwan Semiconductor Manufacturing Company Method to integrate high performance 1T ram in a CMOS process using asymmetric structure
US20090250726A1 (en) * 2008-04-04 2009-10-08 Sidense Corp. Low vt antifuse device
US20110057252A1 (en) * 2007-12-28 2011-03-10 Jung Goo Park Method for forming gate oxide of semiconductor device
US20110156157A1 (en) * 2009-06-05 2011-06-30 Cambridge Silicon Radio Ltd. One-time programmable charge-trapping non-volatile memory device
CN102332454A (zh) * 2010-07-15 2012-01-25 复旦大学 一次可编程存储单元、存储器及其制备方法
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
TW201523709A (zh) * 2013-12-05 2015-06-16 Taiwan Semiconductor Mfg Co Ltd 閃存半導體元件及其製造方法
TW201533854A (zh) * 2014-02-25 2015-09-01 Globalfoundries Us Inc 具有變化之閘極結構的積體電路及製造方法
JP2016139696A (ja) * 2015-01-27 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016147316A1 (ja) * 2015-03-17 2016-09-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160308064A1 (en) * 2014-03-05 2016-10-20 Sandisk Technologies Llc Vertical Thin Film Transistor Selection Devices And Methods Of Fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832069B2 (ja) * 2005-12-06 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
US8012836B2 (en) * 2006-09-28 2011-09-06 Taiwan Semiconductor Manufacuturing Co., Ltd. Semiconductor devices and methods for fabricating the same
US8822319B2 (en) * 2012-09-12 2014-09-02 Ememory Technology Inc. Method of manufacturing non-volatile memory
TWI704675B (zh) 2016-10-31 2020-09-11 新加坡商馬維爾亞洲私人有限公司 製造具有優化的柵極氧化物厚度的記憶體器件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620679B1 (en) * 2002-08-20 2003-09-16 Taiwan Semiconductor Manufacturing Company Method to integrate high performance 1T ram in a CMOS process using asymmetric structure
US20110057252A1 (en) * 2007-12-28 2011-03-10 Jung Goo Park Method for forming gate oxide of semiconductor device
US20090250726A1 (en) * 2008-04-04 2009-10-08 Sidense Corp. Low vt antifuse device
US20110156157A1 (en) * 2009-06-05 2011-06-30 Cambridge Silicon Radio Ltd. One-time programmable charge-trapping non-volatile memory device
CN102332454A (zh) * 2010-07-15 2012-01-25 复旦大学 一次可编程存储单元、存储器及其制备方法
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
TW201523709A (zh) * 2013-12-05 2015-06-16 Taiwan Semiconductor Mfg Co Ltd 閃存半導體元件及其製造方法
TW201533854A (zh) * 2014-02-25 2015-09-01 Globalfoundries Us Inc 具有變化之閘極結構的積體電路及製造方法
US20160308064A1 (en) * 2014-03-05 2016-10-20 Sandisk Technologies Llc Vertical Thin Film Transistor Selection Devices And Methods Of Fabrication
JP2016139696A (ja) * 2015-01-27 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016147316A1 (ja) * 2015-03-17 2016-09-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201834209A (zh) 2018-09-16
US20190259768A1 (en) 2019-08-22
US10319727B2 (en) 2019-06-11
US20180122815A1 (en) 2018-05-03
JP6932876B2 (ja) 2021-09-08
CN108010914A (zh) 2018-05-08
KR20180048380A (ko) 2018-05-10
JP2018110214A (ja) 2018-07-12
US10600793B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
US7569309B2 (en) Gate critical dimension variation by use of ghost features
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
TWI704675B (zh) 製造具有優化的柵極氧化物厚度的記憶體器件
JP3576156B2 (ja) 半導体集積回路装置の製造方法
US9711367B1 (en) Semiconductor method with wafer edge modification
CN209044299U (zh) 掩膜板
US11003080B2 (en) Process chamber for field guided exposure and method for implementing the process chamber
US9852908B2 (en) Methods for integrated circuit design and fabrication
CN104157565B (zh) 通过电子束光刻利用单次曝光限定多层图案的方法
CN101784959A (zh) 为了改善制法边界的双曝光半导体制法
US7910289B2 (en) Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
JP2017528910A (ja) マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP2011049464A (ja) 半導体装置の設計方法
CN104716031B (zh) 使用双重图案化技术在副轴上形成cmos栅极的方法
JP2008153373A (ja) 半導体装置の製造方法
TWI830220B (zh) 半導體裝置及其製造方法
US20070239305A1 (en) Process control systems and methods
JP2009016789A (ja) 半導体素子の微細パターン形成方法
CN103645609A (zh) 一种改善光刻胶形貌的方法
JP2013232576A (ja) 半導体装置の製造方法および半導体装置
JP2009238868A (ja) マスクパターンの形成方法
CN104362160B (zh) 一种半导体装置及其制造方法
US11086222B2 (en) Method of manufacturing semiconductor structure
KR20110112723A (ko) 사선 구조의 액티브 형성을 위한 컷팅 마스크