TW201324601A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201324601A
TW201324601A TW101128546A TW101128546A TW201324601A TW 201324601 A TW201324601 A TW 201324601A TW 101128546 A TW101128546 A TW 101128546A TW 101128546 A TW101128546 A TW 101128546A TW 201324601 A TW201324601 A TW 201324601A
Authority
TW
Taiwan
Prior art keywords
line
preliminary
crack
semiconductor device
split
Prior art date
Application number
TW101128546A
Other languages
English (en)
Other versions
TWI469209B (zh
Inventor
Katsumi Ono
Masato Negishi
Masato Suzuki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW201324601A publication Critical patent/TW201324601A/zh
Application granted granted Critical
Publication of TWI469209B publication Critical patent/TWI469209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】得到一種可減少劈開之自所要之劈開線的偏差之半導體裝置的製造方法。【解決手段】在半導體基板1的表面，將起點龜裂6形成於所要之劈開線5上，並沿著所要之劈開線5間斷地形成複數個預備龜裂7a、7b。從起點龜裂6沿著所要之劈開線5通過複數個預備龜裂7a、7b後劈開半導體基板1。各預備龜裂7a、7b係具有隨著在劈開的進行方向前進而從所要之劈開線5的外側匯流於所要之劈開線5的龜裂。

Description

半導體裝置之製造方法
本發明係有關於劈開雷射二極體之化合物半導體基板等的方法，尤其係有關於可減少劈開之自所要之劈開線的偏差之半導體裝置的製造方法。
半導體基板係藉由對單結晶切片所形成，單結晶具有易分離的劈開面。因此，在劈開基板的情況，首先，沿著劈開面，在基板的一端或兩端以鑽石尖鑽頭等形成刻劃(scribe)線。微龜裂(micro crack)形成於該刻劃線的正下。接著，藉由對基板施加應力，使微龜裂沿著劈開面裂開。藉此，可一面形成具有原子位準之平滑性的劈開面，一面分離基板(例如，參照專利文獻1)。
[先行技術文獻]
[專利文獻1]特開平11-274653號公報(第2頁~第3頁、第3圖~第8圖)
形成於基板上之雷射二極體等的半導體元件係將由與基板相異之材料所構成之異種材料層積層並產生圖案所形成。有該異種材料層係具有相異之劈開面的情況。在此情況，在異種材料層劈開可能在與基板相異的方向進行。
又，半導體元件的圖案係沿著基板的劈開面所形成。可是，因為一定具有誤差，所以圖案之方向與基板之劈開面的方向稍微偏差，並隨著劈開的進行而偏差逐漸被累加，可能被分離成無法作為元件動作的形狀。
又，為了劈開，從基板的背面以刀狀的元件頂起。可是，該元件的長軸與基板的劈開面稍微偏差，而可能劈開在元件之長軸方向進行。結果，劈開自所要之劈開線大為偏離，而形成製品性能不充分的元件，生產力降低。
本發明係為了解決如上述所示之課題而開發的，其目的在於得到一種可減少劈開之自所要之劈開線的偏差之半導體裝置的製造方法。
本發明之半導體裝置的製造方法的特徵為：包括：形成步驟，係在半導體基板的表面，將起點龜裂形成於所要之劈開線上，並沿著該所要之劈開線間斷地形成複數個預備龜裂；及劈開步驟，係沿著該所要之劈開線從該起點龜裂通過該複數個預備龜裂並劈開該半導體基板；各預備龜裂係具有隨著在劈開的進行方向前進而從該所要之劈開線的外側匯流於該所要之劈開線的龜裂。
依據本發明，可減少劈開之自所要之劈開線的偏差。
參照圖面，說明本發明之實施形態之半導體裝置的製 造方法。對相同或對應之構成元件附加相同的符號，並有省略重複之說明的情況。
第1實施形態
第1圖係表示本發明之第1實施形態的半導體裝置之製造方法的立體圖。在半導體基板1的表面2，雖未詳細圖示，在前製程將由與半導體基板1相異之材料所構成的異種材料層積層，並以規則的圖案形成半導體元件3。在相鄰的半導體元件3之間，存在是切斷材料部分的切割線4。切割線4的中心線是所要之劈開線5。劈開不可超過切割線4的端點4a、4b而進入半導體元件3內。
首先，在半導體基板1的表面，將起點龜裂6形成於所要之劈開線5上的端部，在切割線4內沿著所要之劈開線5間斷地形成複數個預備龜裂7a、7b。
預備龜裂7a、7b係在平面圖上為V字形，並具有隨著在劈開的進行方向前進而從所要之劈開線5的外側匯流於所要之劈開線5的龜裂。預備龜裂7a、7b係藉雷射所形成之所要之深度的槽，具有與藉點劃線器在半導體基板1之深度方向所導入的微龜裂相同的龜裂誘導作用。
接著，藉頂起元件從背面頂起半導體基板1，藉此，沿著所要之劈開線5從起點龜裂6通過複數個預備龜裂7a、7b並劈開半導體基板1。
在此，由於上述之異種材料層的影響、半導體元件3之圖案與半導體基板1之劈開面之方向的偏差、頂起元件之長軸與半導體基板1之劈開面的偏差等，劈開8偏離所 要之劈開線5。該偏離的劈開8與預備龜裂7a碰撞，並沿著預備龜裂7a被誘導至所要之劈開線5上。以後即使劈開8偏離所要之劈開線5，亦藉預備龜裂7b誘導至所要之劈開線5上。藉由該重複，劈開8的進行係被限制於切割線4內。因此，可減少劈開8之自所要之劈開線5的偏差。結果，因為可防止形成製品性能不充分的元件，所以生產力提高。
又，在本實施形態預備龜裂7a、7b係在平面圖上為V字形。因此，即使劈開8相對所要之劈開線5在左右任一方偏離，亦可減少其偏差。
在此，在假設預備龜裂是形成於所要之劈開線5上之直線的情況，畫線裝置的動作被簡化，而可易於形成預備龜裂。可是，從形成於易劈開之所要之劈開線5上的預備龜裂所迎接的劈開與從進行方向所脫離的劈開同時進行。在這些劈開的碰撞點，產生原子位準以上的段差。該段差的位置係根據從起點龜裂6所逐漸進行之劈開的進行方向或自預備龜裂開始之劈開的進行量而變化。該段差形成於雷射二極體之活化層附近，而有元件特性劣化的情況。相對地，因為本實施形態的預備龜裂7a、7b係不形成於易劈開之所要之劈開線5上，所以難發生這種問題。
又，預備龜裂7a、7b之間隔d窄者，龜裂進行偏差的修正性能提高。可是，因為預備龜裂7a、7b的形成方向與半導體基板1的劈開方向相異，所以在預備龜裂7a、7b的部分面變粗糙，而無法得到原子位準的平滑性。因此，適 當地擴大預備龜裂7a、7b之間隔d，以確保沿著半導體基板1之劈開面要劈開的範圍較佳。
第2實施形態
第2圖係表示本發明之第2實施形態的半導體裝置之製造方法的立體圖。預備龜裂9係在平面圖上為X字形。預備龜裂10係在平面圖上相對所要之劈開線5傾斜的直線。
預備龜裂9、10具有隨著在劈開的進行方向前進而從所要之劈開線5的外側匯流於所要之劈開線5的龜裂。因此，與第1實施形態一樣可減少劈開8之自所要之劈開線5的偏差。
因為預備龜裂9、10不必如V字形般正確地形成交點位置，所以生產力提高。又，在X字形之預備龜裂9的情況，即使劈開8相對所要之劈開線5在左右任一方偏離，亦可減少其偏差。但，在預備龜裂9的情況，有劈開8超過所要之劈開線5的情況。
另一方面，在斜直線之預備龜裂10的情況，難發生那種超過。但，因為將預備龜裂10形成於所要之劈開線5的左右任一方，所以需要預先預測劈開8的偏離方向。在劈開8在與預備龜裂10相反側偏離的情況，無法減少劈開8的偏差。
第3實施形態
第3圖係表示本發明之第3實施形態的半導體裝置之製造方法的立體圖。預備龜裂11係在平面圖上相對所要之 劈開線5傾斜的直線，並隨著在劈開的進行方向前進而從所要之劈開線5的外側匯流於所要之劈開線5。因此，與第1實施形態一樣可減少劈開之自所要之劈開線的偏差。
又，複數個預備龜裂11彼此錯開地配置於所要之劈開線5的左右。因此，即使劈開相對所要之劈開線5在左右任一方偏離，亦可減少其偏差。但，在劈開在與預備龜裂11相反側偏離的情況，因為藉下一個預備龜裂11修正，所以需要使間隔d比V字形之預備龜裂11的窄。因此，具有原子位準之平滑性的劈開面變小。
此外，在上述的第1~第3實施形態，藉雷射形成槽，藉此，形成預備龜裂7a、7b、9、10、11，但是未限定如此，亦可藉雷射形成內部改質層，亦可藉鑽石尖鑽頭等將刻劃線傷畫在半導體基板1的表面2，亦可在將半導體元件3形成於半導體基板1的表面2時形成物理性槽。
1‧‧‧半導體基板
5‧‧‧所要之劈開線
6‧‧‧起點龜裂
7a、7b、9、10、11‧‧‧預備龜裂
第1圖係表示本發明之第1實施形態的半導體裝置之製造方法的立體圖。
第2圖係表示本發明之第2實施形態的半導體裝置之製造方法的立體圖。
第3圖係表示本發明之第3實施形態的半導體裝置之製造方法的立體圖。
1‧‧‧半導體基板
2‧‧‧表面
3‧‧‧半導體元件
4‧‧‧切割線
4a、4b‧‧‧端點
5‧‧‧所要之劈開線
6‧‧‧起點龜裂
7a、7b‧‧‧預備龜裂
8‧‧‧劈開
d‧‧‧間隔

Claims (5)

  1. 一種半導體裝置之製造方法，包括：形成步驟，係在半導體基板的表面，將起點龜裂形成於所要之劈開線上，並沿著該所要之劈開線間斷地形成複數個預備龜裂；及劈開步驟，係沿著該所要之劈開線從該起點龜裂通過該複數個預備龜裂並劈開該半導體基板；其特徵在於：各預備龜裂係具有隨著在劈開的進行方向前進而從該所要之劈開線的外側匯流於該所要之劈開線的龜裂。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中各預備龜裂係在平面圖上為V字形。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中各預備龜裂係在平面圖上為X字形。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中各預備龜裂係在平面圖上為直線。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中該複數個預備龜裂係彼此錯開地配置於該所要之劈開線的左右。
TW101128546A 2011-12-06 2012-08-08 半導體裝置之製造方法 TWI469209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011266457A JP6047874B2 (ja) 2011-12-06 2011-12-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201324601A true TW201324601A (zh) 2013-06-16
TWI469209B TWI469209B (zh) 2015-01-11

Family

ID=48524308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128546A TWI469209B (zh) 2011-12-06 2012-08-08 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US8673742B2 (zh)
JP (1) JP6047874B2 (zh)
KR (1) KR101537556B1 (zh)
CN (1) CN103151308B (zh)
TW (1) TWI469209B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7206962B2 (ja) * 2019-01-31 2023-01-18 三菱電機株式会社 半導体基板の分離方法と分離用治具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566288Y2 (ja) * 1992-02-21 1998-03-25 昭和電工株式会社 回路用基板
JPH11274653A (ja) 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
TW200633808A (en) * 2004-12-28 2006-10-01 Mitsuboshi Diamond Ind Co Ltd Method for cutting brittle material substrate and substrate cutting system
JP5121461B2 (ja) * 2005-12-26 2013-01-16 パナソニック株式会社 窒化化合物半導体素子
JP2007317935A (ja) 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2008311547A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 半導体レーザ素子及び製造方法
KR101757937B1 (ko) * 2009-02-09 2017-07-13 하마마츠 포토닉스 가부시키가이샤 가공대상물 절단방법

Also Published As

Publication number Publication date
US20130143388A1 (en) 2013-06-06
JP6047874B2 (ja) 2016-12-21
KR20130085924A (ko) 2013-07-30
US8673742B2 (en) 2014-03-18
CN103151308A (zh) 2013-06-12
CN103151308B (zh) 2015-05-06
KR101537556B1 (ko) 2015-07-17
JP2013120759A (ja) 2013-06-17
TWI469209B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
JP4862965B1 (ja) 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
US8563343B2 (en) Method of manufacturing laser diode device
TWI469209B (zh) 半導體裝置之製造方法
JP2018037470A (ja) 発光素子の製造方法
JP6589358B2 (ja) 脆性材料基板の分断方法
JP6288260B2 (ja) 脆性基板の分断方法
TWI548478B (zh) 借助於雷射將由易脆裂的材料製成的圓的平板分割成多個矩形單板的方法
JP6245239B2 (ja) 半導体レーザ素子の製造方法
JP5416381B2 (ja) 脆性材料基板の分断方法
JP2015034111A (ja) 積層セラミックス基板の分断方法
JP6040705B2 (ja) 積層セラミックス基板の分断方法
KR102529797B1 (ko) 발광소자의 제조 방법
TWI583522B (zh) Disassembly method of laminated ceramic substrate
JP5971474B2 (ja) 化学強化ガラスの割断方法
JP2012009517A (ja) 半導体ウエハの劈開方法
JP6287720B2 (ja) 半導体装置の製造方法
JP6402549B2 (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP5533841B2 (ja) 半導体ウェハ
CN113067246B (zh) 半导体器件腔面及其制备方法和半导体器件
JP2015191999A (ja) シリコン基板の分断方法
JP6005571B2 (ja) 金属膜積層セラミックス基板溝加工用ツール
JP6760641B2 (ja) 脆性基板の分断方法
TW201919882A (zh) 多層脆性材料基板的製作方法及製作系統
JP2015034112A (ja) 積層セラミックス基板の分断方法
JPH07211983A (ja) 基板の分割方法及び半導体装置