KR101537556B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR101537556B1
KR101537556B1 KR1020120132811A KR20120132811A KR101537556B1 KR 101537556 B1 KR101537556 B1 KR 101537556B1 KR 1020120132811 A KR1020120132811 A KR 1020120132811A KR 20120132811 A KR20120132811 A KR 20120132811A KR 101537556 B1 KR101537556 B1 KR 101537556B1
Authority
KR
South Korea
Prior art keywords
desired wall
cleavage
wall improvement
preliminary
crack
Prior art date
Application number
KR1020120132811A
Other languages
English (en)
Other versions
KR20130085924A (ko
Inventor
카쓰미 오노
마사토 네기시
마사토 스즈키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130085924A publication Critical patent/KR20130085924A/ko
Application granted granted Critical
Publication of KR101537556B1 publication Critical patent/KR101537556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

원하는 벽개선으로부터의 벽개의 어긋남을 저감할 수 있는 반도체장치의 제조방법을 얻는다. 반도체 기판(1)의 표면에 있어서, 원하는 벽개선(5) 위에 기점 균열(6)을 형성하고, 원하는 벽개선(5))을 따라 간헐적으로 복수의 예비 균열(7a, 7b)을 형성한다. 원하는 벽개선(5)을 따라 기점 균열(6)로부터 복수의 예비 균열(7a, 7b)을 통과해서 반도체 기판(1)을 벽개한다. 각 예비 균열(7a, 7b)은, 벽개의 진행 방향으로 진행함에 따라서 원하는 벽개선(5)의 외측으로부터 원하는 벽개선(5)에 합류하는 균열을 갖는다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 레이저 다이오드의 화합물 반도체 기판 등을 벽개하는 방법에 관한 것으로서, 특히 원하는 벽개선으로부터의 벽개의 어긋남을 저감할 수 있는 반도체장치의 제조방법에 관한 것이다.
반도체 기판은 단결정을 슬라이스함으로써 형성되고, 단결정은 분리하기 쉬운 벽개면을 갖는다. 따라서, 기판을 벽개하는 경우에는, 우선, 벽개면을 따라, 기판의 일단 또는 양단에 다이아몬드 포인트 툴 등으로 스크라이브(괘선 쓰기)선을 형성한다. 이 스크라이브 라인의 바로 아래에 마이크로 크랙(미소한 균열)이 형성된다. 다음에, 기판에 응력을 가함으로써, 마이크로 크랙을 벽개면을 따라 개구하게 한다. 이에 따라, 원자 레벨의 평활성을 갖는 벽개면을 형성하면서, 기판을 분리할 수 있다(예를 들면, 특허문헌 1 참조).
일본국 특개평 11-274653호 공보(2쪽∼3쪽, 도 3∼도 8)
기판 위에 형성되는 레이저 다이오드 등의 반도체 소자는, 기판과는 다른 재료로 이루어진 이종 재료층을 적층·패터닝해서 형성된다. 이 이종 재료층은 기판과는 다른 벽개면을 갖는 경우가 있다. 이 경우에는, 이종 재료층에 있어서 기판과는 다른 방향으로 벽개가 진행하는 일이 있다.
또한, 반도체 소자의 패턴은 기판의 벽개면을 따라 형성된다. 그러나, 반드시 오차를 갖기 때문에, 패턴의 방향과 기판의 벽개면의 방향이 약간 어긋나고, 벽개의 진행에 따라 어긋남이 적산되어 가, 소자로서 동작할 수 없는 형상으로 분리되어 버리는 일이 있다.
또한, 벽개를 위해, 기판의 이면으로부터 나이프 형상의 부품으로 밀어올린다. 그러나, 이 부품의 장축과 기판의 벽개면이 약간 어긋나, 부품의 장축 방향으로 벽개가 진행하는 일이 있다. 이 결과, 벽개가 원하는 벽개선으로부터 크게 어긋나, 제품 성능이 충분하지 않은 소자가 형성되어, 생산성이 저하한다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로서, 그 목적은, 원하는 벽개선으로부터의 벽개의 어긋남을 저감할 수 있는 반도체장치의 제조방법을 얻는 것이다.
본 발명에 관한 반도체장치의 제조방법은, 반도체 기판의 표면에 있어서, 원하는 벽개선 위에 기점(starting-point) 균열을 형성하고, 상기 원하는 벽개선을 따라 간헐적으로 복수의 예비 균열을 형성하는 공정과, 상기 원하는 벽개선을 따라 상기 기점 균열로부터 상기 복수의 예비 균열을 통과해서 상기 반도체 기판을 벽개하는 공정을 구비하고, 각 예비 균열은, 벽개의 진행 방향으로 진행함에 따라 상기 원하는 벽개선의 외측으로부터 상기 원하는 벽개선에 합류하는 균열을 갖는 것을 특징으로 한다.
본 발명에 의해, 원하는 벽개선으로부터의 벽개의 어긋남을 저감할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 반도체장치의 제조방법을 나타낸 사시도이다.
도 2는 본 발명의 실시형태 2에 관한 반도체장치의 제조방법을 나타낸 사시도이다.
도 3은 본 발명의 실시형태 3에 관한 반도체장치의 제조방법을 나타낸 사시도이다.
본 발명의 실시형태에 관한 반도체장치의 제조방법에 대해 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 본 발명의 실시형태 1에 관한 반도체장치의 제조방법을 나타낸 사시도이다. 반도체 기판(1)의 표면(2)에는, 상세 도시되어 있지 않지만, 이전 공정에서 반도체 기판(1)과는 다른 재료로 이루어진 이종 재료층을 적층하여, 규칙적인 패턴으로 반도체 소자(3)가 형성되어 있다. 인접하는 반도체 소자(3)의 사이에, 절단할 부분인 다이싱 라인(4)이 존재한다. 다이싱 라인(4)의 중심선이 원하는 벽개선(5)이다. 벽개가 다이싱 라인(4)의 끝(4a, 4b)을 넘어 반도체 소자(3) 내부로 진행되어서는 안된다.
우선, 반도체 기판(1)의 표면에 있어서, 원하는 벽개선(5) 위의 단부에 기점 균열(6)을 형성하고, 다이싱 라인(4) 내부에 있어서 원하는 벽개선(5)을 따라 간헐적으로 복수의 예비 균열(7a, 7b)을 형성한다.
예비 균열(7a, 7b)은, 평면에서 볼 때 V자 형상이며, 벽개의 진행 방향으로 진행함에 따라 원하는 벽개선(5)의 외측으로부터 원하는 벽개선(5)에 합류하는 균열을 갖는다. 예비 균열(7a, 7b)은, 레이저에 의해 형성된 원하는 깊이의 홈이며, 포인트 스크라이버(point scriber)에 의해 반도체 기판(1)의 깊이 방향으로 도입되는 마이크로 크랙과 동일한 균열 유도 작용을 갖고 있다.
다음에, 밀어올리기 부품에 의해 이면으로부터 반도체 기판(1)을 밀어올림으로써, 원하는 벽개선(5)을 따라 기점 균열(6)로부터 복수의 예비 균열(7a, 7b)을 통과해서 반도체 기판(1)을 벽개한다.
여기에서, 전술한 이종 재료층의 영향, 반도체 소자(3)의 패턴과 반도체 기판(1)의 벽개면의 방향의 어긋남, 밀어올리기 부품의 장축과 반도체 기판(1)의 벽개면의 어긋남 등에 의해, 벽개(8)가 원하는 벽개선(5)으로부터 어긋난다. 이 어긋난 벽개(8)는, 예비 균열 7a에 충돌하여, 예비 균열 7a를 따라 원하는 벽개선(5) 위로 유도된다. 그 이후에 벽개(8)가 원하는 벽개선(5)으로부터 어긋나도, 예비 균열 7b에 의해 원하는 벽개선(5) 위로 유도된다. 이 반복에 의해, 벽개(8)의 진행은 다이싱 라인(4) 내로 제한된다. 따라서, 원하는 벽개선(5)으로부터의 벽개(8)의 어긋남을 저감할 수 있다. 이 결과, 제품 성능이 충분하지 않은 소자가 형성되는 것을 방지할 수 있기 때문에, 생산성이 향상된다.
또한, 본 실시형태에 있어서 예비 균열(7a, 7b)은 평면에서 볼 때 V자 형상이다. 이 때문에, 벽개(8)가 원하는 벽개선(5)에 대해 좌우 어느쪽으로 어긋나고, 그 어긋남을 저감할 수 있다.
여기에서, 가령 예비 균열이 원하는 벽개선(5) 위에 형성된 직선인 경우, 스크라이브 장치의 동작이 간략화되어, 예비 균열을 용이하게 형성할 수 있다. 그러나, 벽개가 용이한 원하는 벽개선(5) 위에 형성된 예비 균열로부터의 부수적인 벽개가, 진행 방향으로부터 빗나간 벽개와 동시에 진행한다. 이들 벽개가 충돌하는 점에서, 원자 레벨 이상의 단차가 발생하여 버린다. 이 단차의 위치는, 기점 균열(6)로부터 진행해 온 벽개의 진행 방향과, 예비 균열로부터의 벽개의 진행량에 따라 변화한다. 이 단차가 레이저 다이오드의 활성층 근방에 형성되어, 소자 특성이 열화하는 경우가 있다. 이에 대해, 본 실시형태의 예비 균열(7a, 7b)은 벽개가 용이한 원하는 벽개선(5) 위에는 형성되어 있지 않기 때문에, 이와 같은 문제는 생기기 어렵다.
또한, 예비 균열(7a, 7b)의 간격 d가 좁은 쪽이, 균열 진행 어긋남의 수정 능력이 향상된다. 그러나, 예비 균열(7a, 7b)의 형성 방향이 반도체 기판(1)의 벽개 방향과는 다른 때문에, 예비 균열(7a, 7b)의 부분에서 면이 거칠어져 버려, 원자 레벨의 평활성을 얻을 수 없게 된다. 이 때문에, 예비 균열(7a, 7b)의 간격 d를 적절히 넓혀, 반도체 기판(1)의 벽개면을 따라 벽개시키는 범위를 확보하는 것이 바람직하다.
실시형태 2.
도 2는, 본 발명의 실시형태 2에 관한 반도체장치의 제조방법을 나타낸 사시도이다. 예비 균열 9는 평면에서 볼 때 X자 형상이다. 예비 균열 10은, 평면에서 볼 때 원하는 벽개선(5)에 대해 경사진 직선이다.
예비 균열 9, 10은, 벽개의 진행 방향으로 진행함에 따라 원하는 벽개선(5)의 외측으로부터 원하는 벽개선(5)에 합류하는 균열을 갖는다. 따라서, 실시형태 1과 마찬가지로 원하는 벽개선(5)으로부터의 벽개(8)의 어긋남을 저감할 수 있다.
예비 균열 9, 10은, V자 형상과 같이 교점 위치를 정확하게 형성할 필요가 없기 때문이, 생산성이 향상된다. 또한, X자 형상의 예비 균열 9의 경우에는, 벽개(8)가 원하는 벽개선(5)에 대해 좌우 어느쪽으로 어긋나도, 그 어긋남을 저감할 수 있다. 단, 예비 균열 9의 경우에는, 벽개(8)가 원하는 벽개선(5)을 지나쳐가는 경우가 있다.
한편, 경사진 직선의 예비 균열 10의 경우에는, 그와 같은 지나쳐가는 일이 발생하기 어렵다. 단, 예비 균열 10을 원하는 벽개선(5)의 좌우 어느 한쪽에 형성하기 때문에, 벽개(8)가 어긋나는 방향을 예측해 둘 필요가 있다. 벽개(8)가 예비 균열 10과는 반대측으로 어긋난 경우에는, 벽개(8)의 어긋남을 저감할 수 없다.
실시형태 3.
도 3은, 본 발명의 실시형태 3에 관한 반도체장치의 제조방법을 나타낸 사시도이다. 예비 균열(11)은, 평면에서 볼 때 원하는 벽개선(5)에 경사진 직선이며, 벽개의 진행 방향으로 진행함에 따라 원하는 벽개선(5)의 외측으로부터 원하는 벽개선(5)에 합류한다. 따라서, 실시형태 1과 마찬가지로 원하는 벽개선으로부터의 개의 어긋남을 저감할 수 있다.
또한, 복수의 예비 균열(11)은, 원하는 벽개선(5)의 좌우에 번갈아 배치되어 있다. 이 때문에, 벽개가 원하는 벽개선(5)에 대해 좌우 어느쪽으로 어긋나도, 그 어긋남을 저감할 수 있다. 단, 벽개가 예비 균열(11)과는 반대측으로 진행한 경우에는, 다음의 예비 균열(11)에 의해 수정하게 되므로, V자 형상의 예비 균열(7a, 7b)에 비해 간격 d를 좁게 할 필요가 있다. 이 때문에, 원자 레벨의 평활성을 갖는 벽개면이 작아진다.
이때, 상기한 실시형태 1∼3에서는, 레이저에 의해 홈을 형성함으로써 예비 균열 7a, 7b, 9, 10, 11을 형성했지만, 이것에 한정하지 않고 레이저에 의해 내부 개질층을 형성해도 되고, 다이아몬드 포인트 등에 의해 반도체 기판(1)의 표면(2)에 스크라이브 스크래치를 형성해도 되고, 반도체 기판(1)의 표면(2)에 반도체 소자(3)를 형성할 때에 물리적인 홈을 형성해도 된다.
1 반도체 기판
5 원하는 벽개선
6 기점 균열
7a, 7b, 9, 10, 11 예비 균열

Claims (5)

  1. 반도체 기판의 표면에 있어서, 벽개선 위에 기점 균열을 형성하고, 상기 벽개선에 비스듬히 교차하는 서로 이간(離間)한 직선 모양의 복수의 예비 균열을 형성하는 공정과,
    상기 벽개선을 따라 상기 기점 균열로부터 상기 복수의 예비 균열을 통과해서 상기 반도체 기판을 벽개하는 공정을 구비하고,
    각 예비 균열은, 벽개의 진행 방향으로 진행함에 따라 상기 벽개선의 외측으로부터 상기 벽개선에 합류하는 균열을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    각 예비 균열은, 평면에서 볼 때 V자 모양을 형성하는 2개의 직선부를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    각 예비 균열은, 평면에서 볼 때 X자 모양을 형성하는 2개의 직선부를 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 삭제
  5. 제 1항에 있어서,
    상기 복수의 예비 균열은, 상기 벽개선의 좌우에 번갈아 배치되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020120132811A 2011-12-06 2012-11-22 반도체장치의 제조방법 KR101537556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-266457 2011-12-06
JP2011266457A JP6047874B2 (ja) 2011-12-06 2011-12-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20130085924A KR20130085924A (ko) 2013-07-30
KR101537556B1 true KR101537556B1 (ko) 2015-07-17

Family

ID=48524308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132811A KR101537556B1 (ko) 2011-12-06 2012-11-22 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US8673742B2 (ko)
JP (1) JP6047874B2 (ko)
KR (1) KR101537556B1 (ko)
CN (1) CN103151308B (ko)
TW (1) TWI469209B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7206962B2 (ja) * 2019-01-31 2023-01-18 三菱電機株式会社 半導体基板の分離方法と分離用治具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566999U (ja) * 1992-02-21 1993-09-03 昭和電工株式会社 回路用基板
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
US20110300691A1 (en) * 2009-02-09 2011-12-08 Hamamatsu Photonics K.K. Workpiece cutting method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274653A (ja) 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
TW200633808A (en) * 2004-12-28 2006-10-01 Mitsuboshi Diamond Ind Co Ltd Method for cutting brittle material substrate and substrate cutting system
JP5121461B2 (ja) * 2005-12-26 2013-01-16 パナソニック株式会社 窒化化合物半導体素子
JP2008311547A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 半導体レーザ素子及び製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0566999U (ja) * 1992-02-21 1993-09-03 昭和電工株式会社 回路用基板
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
JP2007317935A (ja) * 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
US20110300691A1 (en) * 2009-02-09 2011-12-08 Hamamatsu Photonics K.K. Workpiece cutting method

Also Published As

Publication number Publication date
US20130143388A1 (en) 2013-06-06
TW201324601A (zh) 2013-06-16
JP6047874B2 (ja) 2016-12-21
KR20130085924A (ko) 2013-07-30
US8673742B2 (en) 2014-03-18
CN103151308A (zh) 2013-06-12
CN103151308B (zh) 2015-05-06
JP2013120759A (ja) 2013-06-17
TWI469209B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
US8563343B2 (en) Method of manufacturing laser diode device
KR101998653B1 (ko) 적층 세라믹 기판의 분단 방법
KR102551257B1 (ko) 스크라이빙 휠
KR101323670B1 (ko) 홈이 있는 커터 휠
KR101537556B1 (ko) 반도체장치의 제조방법
JP2011249556A (ja) 半導体レーザ装置及びその製造方法
WO2017006902A1 (ja) 半導体素子の製造方法
JP2018117015A (ja) 窒化物半導体レーザ素子およびその製造方法
JP6589358B2 (ja) 脆性材料基板の分断方法
JP6288260B2 (ja) 脆性基板の分断方法
JP4594707B2 (ja) 半導体チップ製造方法
JP6350669B2 (ja) 脆性基板の分断方法
CN107127899B (zh) 脆性基板的分割方法
JP6245239B2 (ja) 半導体レーザ素子の製造方法
JP6287720B2 (ja) 半導体装置の製造方法
JP2015034111A (ja) 積層セラミックス基板の分断方法
JP6040705B2 (ja) 積層セラミックス基板の分断方法
KR102529797B1 (ko) 발광소자의 제조 방법
JP6292068B2 (ja) 割断装置及び板状物品の製造方法
JP6760641B2 (ja) 脆性基板の分断方法
CN113770549A (zh) 半导体元件的制造方法以及半导体元件
JP2007148126A (ja) 横断溝を有する個片部品及びその製造方法
JP2017065006A (ja) 脆性基板の分断方法
JP2002252507A (ja) 導波管およびその位置合わせ方法
JP2015034112A (ja) 積層セラミックス基板の分断方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141016

Effective date: 20150518

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 5