CN103151308B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN103151308B
CN103151308B CN201210514862.7A CN201210514862A CN103151308B CN 103151308 B CN103151308 B CN 103151308B CN 201210514862 A CN201210514862 A CN 201210514862A CN 103151308 B CN103151308 B CN 103151308B
Authority
CN
China
Prior art keywords
cleavage
crackle
line
preparation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210514862.7A
Other languages
English (en)
Other versions
CN103151308A (zh
Inventor
大野克巳
根岸将人
铃木正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103151308A publication Critical patent/CN103151308A/zh
Application granted granted Critical
Publication of CN103151308B publication Critical patent/CN103151308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明得到一种能够减少解理从期望的解理线的偏离的半导体装置的制造方法。在半导体衬底（1）的表面，在期望的解理线（5）上形成起点裂纹（6），沿着期望的解理线（5）断续地形成多个预备裂纹（7a、7b）。沿着期望的解理线（5）从起点裂纹（6）起通过多个预备裂纹（7a、7b）对半导体衬底（1）进行解理。各个预备裂纹（7a、7b）具有随着在解理的进行方向上行进而从期望的解理线（5）的外侧向期望的解理线（5）汇合的裂纹。

Description

半导体装置的制造方法
技术领域
本发明涉及对激光二极管的化合物半导体衬底等进行解理的方法，特别涉及能够减少解理从期望的解理线的偏离的半导体装置的制造方法。
背景技术
通过将单晶切片来形成半导体衬底，单晶具有容易分离的解理面。因此，在解理衬底的情况下，首先，沿着解理面在衬底的一端或者两端用金刚石笔工具（diamond-point tool）等形成划片（刻画）线。在该划片线的正下方形成微裂纹（微小的裂纹）。接着，通过向衬底施加应力，从而使微裂纹沿着解理面开口。由此，一边能够形成具有原子级的平滑性的解理面，一边能够分离衬底（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开平11–274653号公报（2页~3页、图3~8）。
发明要解决的问题
形成在衬底上的激光二极管等半导体元件是对由与衬底不同的材料构成的异种材料层进行层叠·构图而形成的。该异种材料层存在具有与衬底不同的解理面的情况。在该情况下，有时在异种材料层中沿与衬底不同的方向进行解理。
此外，半导体元件的图案沿着衬底的解理面而形成。可是，因为必然具有误差，所以存在以下情况：图案的方向和衬底的解理面的方向稍微偏离，伴随着解理的进行，偏离累积，被分离成不能作为元件进行工作的形状。
此外，为了解理，从衬底的背面用刀状的部件向上顶起。可是，有时该部件的长轴和衬底的解理面稍微偏离，会沿部件的长轴方向进行解理。其结果是，解理从期望的解理线较大地偏离，形成产品性能不充分的元件，生产率下降。
发明内容
本发明是为了解决上述那样的问题而完成的，其目的在于，得到一种能够减少解理从期望的解理线的偏离的半导体装置的制造方法。
用于解决问题的方案
本发明的半导体装置的制造方法的特征在于，具备：在半导体衬底的表面，在期望的解理线上形成起点裂纹，沿着所述期望的解理线断续地形成多个预备裂纹的工序；以及沿着所述期望的解理线从所述起点裂纹起通过所述多个预备裂纹对所述半导体衬底进行解理的工序，各个预备裂纹具有随着在解理的进行方向上行进而从所述期望的解理线的外侧向所述期望的解理线汇合的裂纹。
发明效果
利用本发明，能够减少解理从期望的解理线的偏离。
附图说明
图1是表示本发明实施方式1的半导体装置的制造方法的立体图。
图2是表示本发明实施方式2的半导体装置的制造方法的立体图。
图3是表示本发明实施方式3的半导体装置的制造方法的立体图。
具体实施方式
参照附图对本发明实施方式的半导体装置的制造方法进行说明。对相同或对应的结构要素标注相同的附图标记，存在省略重复说明的情况。
实施方式1.
图1是表示本发明实施方式1的半导体装置的制造方法的立体图。在半导体衬底1的表面2，虽然未详细图示，但是在之前的工序中层叠由与半导体衬底1不同的材料构成的异种材料层，并以规则的图案形成有半导体元件3。在相邻的半导体元件3之间，存在作为要切断的部分的切割线4。切割线4的中心线是期望的解理线5。解理不可越过切割线4的端4a、4b行进到半导体元件3内。
首先，在半导体衬底1的表面，在期望的解理线5上的端部形成起点裂纹6，在切割线4内沿着期望的解理线5断续地形成多个预备裂纹7a、7b。
预备裂纹7a、7b在俯视时为V字型，并具有随着在解理的进行方向上行进而从期望的解理线5的外侧向期望的解理线5汇合的裂纹。预备裂纹7a、7b是利用激光形成的期望深度的槽，并具有与通过尖划线针（point scriber）向半导体衬底1的深度方向导入的微裂纹同样的裂纹引导作用。
接着，利用向上顶起部件将半导体衬底1从背面向上顶起，由此沿着期望的解理线5从起点裂纹6起通过多个预备裂纹7a、7b对半导体衬底1进行解理。
在此，由于上述异种材料层的影响、半导体元件3的图案和半导体衬底1的解理面的方向偏离、向上顶起部件的长轴和半导体衬底1的解理面偏离等，导致解理8从期望的解理线5偏离。该偏离了的解理8碰撞到预备裂纹7a，沿着预备裂纹7a被引导到期望的解理线5上。在此之后解理8即使从期望的解理线5偏离，也会被预备裂纹7b引导到期望的解理线5上。通过此重复，解理8的进行被限制在切割线4内。因此，能够减少解理8从期望的解理线5的偏离。其结果是，能够防止形成产品性能不充分的元件，因此生产率提高。
此外，在本实施方式中，预备裂纹7a、7b在俯视时为V字型。因此，无论解理8相对于期望的解理线5向左右哪边偏离，都能够减少该偏离。
在此，如果在预备裂纹是形成在期望的解理线5上的直线的情况下，那么划片装置的工作被简化，能够容易地形成预备裂纹。可是，从容易解理的期望的解理线5上所形成的预备裂纹迎来的解理与从进行方向脱离的解理会同时进行。在这些解理碰撞的点产生原子级以上的阶梯差。该阶梯差的位置根据从起点裂纹6起进行的解理的进行方向、或从预备裂纹起的解理的进行量而变化。存在该阶梯差形成在激光二极管的活性层附近，元件特性劣化的情况。与此相对地，本实施方式的预备裂纹7a、7b未形成在容易解理的期望的解理线5上，因此难以产生这样的问题。
此外，预备裂纹7a、7b的间隔d狭窄，裂纹扩展偏离的修正能力更提高。可是，因为预备裂纹7a、7b的形成方向与半导体衬底1的解理方向不同，所以在预备裂纹7a、7b的部分，面粗糙，不能得到原子级的平滑性。因此，优选适度地扩宽预备裂纹7a、7b的间隔d来确保沿着半导体衬底1的解理面进行解理的范围。
实施方式2.
图2是表示本发明实施方式2的半导体装置的制造方法的立体图。预备裂纹9在俯视时为X字型。预备裂纹10在俯视时为相对于期望的解理线5倾斜的直线。
预备裂纹9、10具有随着在解理的进行方向上行进而从期望的解理线5的外侧向期望的解理线5汇合的裂纹。因此，能够与实施方式1同样地减少解理8从期望的解理线5的偏离。
由于预备裂纹9、10不需要像V字型那样正确地形成交点位置，所以生产率提高。此外，在X字型的预备裂纹9的情况下，无论解理8相对于期望的解理线5向左右哪边偏离，都能够减少该偏离。但是，在预备裂纹9的情况下，存在解理8从期望的解理线5超出的情况。
另一方面，在倾斜直线的预备裂纹10的情况下，难以发生那样的超出。但是，因为在期望的解理线5的左右任何一方形成预备裂纹10，所以需要预测解理8偏离的方向。在解理8向与预备裂纹10相反的一侧偏离了的情况下，不能减少解理8的偏离。
实施方式3.
图3是表示本发明实施方式3的半导体装置的制造方法的立体图。预备裂纹11在俯视时为相对于期望的解理线5倾斜的直线，随着在解理的进行方向上行进而从期望的解理线5的外侧向期望的解理线5汇合。因此，能够与实施方式1同样地减少解理从期望的解理线的偏离。
此外，多个预备裂纹11交错地配置在期望的解理线5的左右。因此，无论解理相对于期望的解理线5向左右哪边偏离，都能够减少该偏离。但是，在解理向与预备裂纹11相反的一侧进行了的情况下，因为利用下一预备裂纹11进行修正，所以需要使间隔d比V字型的预备裂纹7a、7b狭窄。因此，具有原子级的平滑性的解理面变小。
再有，在上述的实施方式1~3中，利用激光形成槽，由此形成预备裂纹7a、7b、9、10、11，但不限于此，可以利用激光形成内部改性层，可以利用金刚石笔等在半导体衬底1的表面2添加刻画痕，也可以在半导体衬底1的表面2形成半导体元件3时形成物理的槽。
附图标记的说明：
1 半导体衬底；
5 期望的解理线；
6 起点裂纹；
7a、7b、9、10、11 预备裂纹。

Claims (4)

1.一种半导体装置的制造方法，其特征在于，具备：
在半导体衬底的表面，在期望的解理线上形成起点裂纹，形成相对于所述期望的解理线倾斜地交叉且彼此分离的直线状的多个预备裂纹的工序；以及
沿着所述期望的解理线从所述起点裂纹起通过所述多个预备裂纹对所述半导体衬底进行解理的工序，
各个预备裂纹具有随着在解理的进行方向上行进而从所述期望的解理线的外侧向所述期望的解理线汇合的裂纹。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，各个预备裂纹具有在俯视时形成V字型的2个直线部。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，各个预备裂纹具有在俯视时形成X字型的2个直线部。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述多个预备裂纹交错地配置在所述期望的解理线的左右。
CN201210514862.7A 2011-12-06 2012-12-05 半导体装置的制造方法 Active CN103151308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-266457 2011-12-06
JP2011266457A JP6047874B2 (ja) 2011-12-06 2011-12-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103151308A CN103151308A (zh) 2013-06-12
CN103151308B true CN103151308B (zh) 2015-05-06

Family

ID=48524308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210514862.7A Active CN103151308B (zh) 2011-12-06 2012-12-05 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8673742B2 (zh)
JP (1) JP6047874B2 (zh)
KR (1) KR101537556B1 (zh)
CN (1) CN103151308B (zh)
TW (1) TWI469209B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7206962B2 (ja) * 2019-01-31 2023-01-18 三菱電機株式会社 半導体基板の分離方法と分離用治具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566288Y2 (ja) * 1992-02-21 1998-03-25 昭和電工株式会社 回路用基板
JPH11274653A (ja) 1998-03-25 1999-10-08 Victor Co Of Japan Ltd 半導体レ−ザ基板の劈開方法
JP2005268752A (ja) * 2004-02-19 2005-09-29 Canon Inc レーザ割断方法、被割断部材および半導体素子チップ
CN101087678A (zh) * 2004-12-28 2007-12-12 三星钻石工业股份有限公司 脆性材料基板的截断方法及基板截断系统
US8039283B2 (en) * 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP2007317935A (ja) 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2008311547A (ja) * 2007-06-18 2008-12-25 Panasonic Corp 半導体レーザ素子及び製造方法
WO2010090111A1 (ja) * 2009-02-09 2010-08-12 浜松ホトニクス株式会社 加工対象物切断方法

Also Published As

Publication number Publication date
JP2013120759A (ja) 2013-06-17
KR20130085924A (ko) 2013-07-30
TWI469209B (zh) 2015-01-11
US20130143388A1 (en) 2013-06-06
US8673742B2 (en) 2014-03-18
KR101537556B1 (ko) 2015-07-17
TW201324601A (zh) 2013-06-16
CN103151308A (zh) 2013-06-12
JP6047874B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
JP2008078440A (ja) 発光素子及びその製造方法
CN102623412B (zh) 半导体晶片、半导体条、半导体晶片的制造方法、半导体条的制造方法、半导体元件的制造方法
US8563343B2 (en) Method of manufacturing laser diode device
JP5589942B2 (ja) 半導体発光チップの製造方法
JP2013089622A (ja) 半導体基板のブレイク方法
JP4776478B2 (ja) 化合物半導体素子及びその製造方法
CN103151308B (zh) 半导体装置的制造方法
CN106079116B (zh) 脆性材料基板的断开方法
KR20160026878A (ko) 절삭 부재의 선단 형상의 설계 방법, 반도체편의 제조 방법, 회로 기판 및 전자 장치
KR102539062B1 (ko) 발광소자의 제조 방법
JP2017022422A (ja) スクライブ方法及びスクライブ装置
JP6682907B2 (ja) 脆性基板の分断方法
CN107078455B (zh) 用于生产激光芯片的方法
CN109427567B (zh) 发光元件的制造方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
JP2008028144A (ja) 窒化ガリウム系半導体発光素子の製造方法
CN107017336B (zh) 形成四棱柱的加工方法
CN106444307A (zh) 一种用于激光芯片制造中平边补偿对准的光刻方法
JP6056575B2 (ja) スクライブ方法及びスクライブ装置
KR20200112655A (ko) 취성 재료 기판의 브레이크 장치 및 브레이크 방법
JP6760641B2 (ja) 脆性基板の分断方法
CN111599752B (zh) 切割方法
JP6955754B2 (ja) ダイヤモンド刃先および基板分断方法
US20130065334A1 (en) Method of manufacturing laser diode device
JPWO2015182297A1 (ja) 脆性基板の分断方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant