TW201322445A - 具有超級介面之功率電晶體元件及其製作方法 - Google Patents

具有超級介面之功率電晶體元件及其製作方法 Download PDF

Info

Publication number
TW201322445A
TW201322445A TW100143697A TW100143697A TW201322445A TW 201322445 A TW201322445 A TW 201322445A TW 100143697 A TW100143697 A TW 100143697A TW 100143697 A TW100143697 A TW 100143697A TW 201322445 A TW201322445 A TW 201322445A
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
conductivity type
power transistor
type
doped region
Prior art date
Application number
TW100143697A
Other languages
English (en)
Other versions
TWI469351B (zh
Inventor
Yung-Fa Lin
Shou-Yi Hsu
Meng-Wei Wu
Chia-Hao Chang
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW100143697A priority Critical patent/TWI469351B/zh
Priority to CN201210016205XA priority patent/CN103137680A/zh
Priority to US13/541,763 priority patent/US8936990B2/en
Publication of TW201322445A publication Critical patent/TW201322445A/zh
Priority to US14/221,258 priority patent/US9029942B2/en
Application granted granted Critical
Publication of TWI469351B publication Critical patent/TWI469351B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明提供一種具有超級介面之功率電晶體元件，其包括一基底、一第一磊晶層、一第二磊晶層以及一第三磊晶層。第一磊晶層設於基底上，並具有複數個溝槽。第二磊晶層填滿溝槽，且第二磊晶層之上表面高於第一磊晶層之上表面。第二磊晶層具有複數個穿孔，貫穿第二磊晶層並位於第一磊晶層上，其中第二磊晶層與第一磊晶層具有不同導電類型。第三磊晶層填滿穿孔，並與第一磊晶層相接觸，其中第三磊晶層與第一磊晶層具有相同導電類型。

Description

具有超級介面之功率電晶體元件及其製作方法
本發明係關於一種功率電晶體元件及其製作方法，尤指一種具有超級介面之功率電晶體元件及其製作方法。
在功率電晶體元件中，汲極與源極間導通電阻RDS(on)的大小係與元件之功率消耗成正比，因此降低導通電阻RDS(on)的大小可減少功率電晶體元件所消耗之功率。於導通電阻RDS(on)中，用於耐壓之磊晶層所造成之電阻值所佔的比例係為最高。雖然增加磊晶層中導電物質之摻雜濃度可降低磊晶層之電阻值，但磊晶層的作用係為用於承受高電壓。若增加摻雜濃度會降低磊晶層之崩潰電壓，因而降低功率電晶體元件之耐壓能力。
為了維持或提升功率電晶體元件之耐壓能力，並降低磊晶層之電阻值，目前已發展出一種具有超級介面(super junction)之功率電晶體元件，以兼具高耐壓能力以及低導通電阻。於習知功率電晶體元件中，基底上係形成有沿著水平方向交替設置P型磊晶層與N型磊晶層，使P型磊晶層與N型磊晶層形成複數個PN接面，彼此平行且垂直於基底表面。習知製作功率電晶體元件之方法係利用蝕刻製程於N型磊晶層中形成複數個深溝槽，然後於深溝槽中填入P型磊晶層。然而，深溝槽之深寬比具有一定大小，且習知之蝕刻製程所製作出之溝槽的深寬比有一定的限制，因此P型磊晶層亦不易完整填充於溝槽中，而容易於其中產生空隙，使超級介面有缺陷。尤其是當功率電晶體元件之尺寸逐漸縮小化時，深溝槽的深寬比更會增加，而更容易產生有缺陷的超級介面。
有鑑於此，提供一種具有超級介面之功率電晶體元件及其製作方法，來降低利用蝕刻製程製作深溝槽所造成之限制，且降低沉積磊晶層之困難度，以避免形成有缺陷之超級介面實為業界努力之目標。
本發明之主要目的在於提供一種具有超級介面之功率電晶體元件及其製作方法，以降低利用蝕刻製程製作深溝槽所造成之限制，且降低沉積磊晶層之困難度。
為達上述之目的，本發明提供一種具有超級介面之功率電晶體元件，其包括一基底、一第一磊晶層、一第二磊晶層以及一第三磊晶層。基底具有一第一導電類型。第一磊晶層設於基底上，且具有複數個溝槽。第二磊晶層填滿溝槽，且第二磊晶層之上表面高於第一磊晶層之上表面。第二磊晶層具有複數個穿孔，貫穿第二磊晶層並位於第一磊晶層上，其中第二磊晶層與第一磊晶層具有不同導電類型。第三磊晶層填滿穿孔，並與第一磊晶層相接觸，其中第三磊晶層與第一磊晶層具有相同導電類型。
為達上述之目的，本發明提供一種製作具有超級介面之功率電晶體元件之方法。首先，提供具有一第一導電類型之一基底，且於基底上形成一第一磊晶層。接著，圖案化第一磊晶層，以於第一磊晶層中形成複數個溝槽。然後，於第一磊晶層上形成一第二磊晶層，且第二磊晶層填滿溝槽，其中第二磊晶層與第一磊晶層具有不同導電類型。隨後，圖案化第二磊晶層，以於第二磊晶層中形成複數個第一穿孔，分別曝露出第一磊晶層。接著，於第二磊晶層上形成一第三磊晶層，且第三磊晶層填滿第一穿孔，而與第一磊晶層相接觸，其中第三磊晶層與第一磊晶層具有相同導電類型。
本發明藉由重複於基底上進行N型磊晶製程、圖案化製程、P型磊晶製程、圖案化製程來達到分別堆疊N型磊晶層與P型磊晶層，使所堆疊之N型磊晶層與P型磊晶層形成具有一定高度之超級介面。藉此，本實施例可避免因一次於磊晶層中製作出深溝槽而造成填入溝槽中之P型磊晶層具有空隙，進而製作出具有缺陷之超級介面，且可降低利用蝕刻製程製作深溝槽所造成之限制，以及降低沉積磊晶層之困難度。
請參考第1圖至第8圖，第1圖至第8圖為本發明一第一較佳實施例之功率電晶體元件之製作方法示意圖，其中第8圖為本發明第一較佳實施例之功率電晶體元件之剖面示意圖。如第1圖所示，首先提供一基底102，例如：矽晶圓，且基底102具有一第一導電類型。然後，進行一第一磊晶製程，於基底102上形成一第一磊晶層104。隨後，於第一磊晶層104上形成一第一圖案化遮罩層106，且第一圖案化遮罩層106具有複數個第一開口106a，曝露出第一磊晶層104。接著，以第一圖案化遮罩層106為遮罩，進行一第一圖案化製程，圖案化第一磊晶層104，以於第一磊晶層104中形成複數個溝槽104a。於本發明中，磊晶製程可為例如物理氣相沉積製程或化學氣相沉積製程等沉積製程，但不以此為限。並且，各溝槽104a係貫穿第一磊晶層104而曝露出基底102。
如第2圖所示，接著，移除第一圖案化遮罩層106，進行一第二磊晶製程，於第一磊晶層104上覆蓋一第二磊晶層108，且第二磊晶層108填滿各溝槽104a，使第二磊晶層108之上表面高於第一磊晶層104之上表面。隨後，於第二磊晶層108上形成一第二圖案化遮罩層110，具有複數個第二開口110a，且各第二開口110a之位置係位於第一磊晶層104之正上方，以曝露出第一磊晶層104上之第二磊晶層108。接著，以第二圖案化遮罩層110為遮罩，進行一第二圖案化製程，圖案化第二磊晶層108，以於第二磊晶層108中形成複數個第一穿孔108a，貫穿第二磊晶層108，並分別曝露出第一磊晶層104。於本實施例中，第一磊晶層104具有第一導電類型，且第二磊晶層108具有不同於第一導電類型之一第二導電類型。並且，本實施例之第一導電類型與第二導電類型分別為N型與P型，但不限於此，亦可互換。由於本實施例之N型第一磊晶層104與N型基底102具有相同導電類型，因此溝槽104a並不限需貫穿N型第一磊晶層104，而亦可未貫穿N型第一磊晶層104。此外，本發明之第一開口106a與溝槽104a之數量不限為複數個，亦可分別僅為單一個。此外，第一穿孔108a之寬度係大體上與位於兩相鄰溝槽104a之間的N型第一磊晶層104之寬度相同，但本發明並不限於此，第一穿孔108a之寬度亦可大於或小於位於兩相鄰溝槽104a之間的N型第一磊晶層104之寬度。此外，為了使P型第二磊晶層108填滿各溝槽104a，P型第二磊晶層108之沉積厚度大於各溝槽104a之寬度的二分之一。
如第3圖所示，然後，移除第二圖案化遮罩層110，進行一第三磊晶製程，於P型第二磊晶層108上覆蓋一N型第三磊晶層112，且N型第三磊晶層112填滿各第一穿孔108a，而與N型第一磊晶層104相接觸。至此N型第一磊晶層104與其上之N型第三磊晶層112分別與P型第二磊晶層108形成複數個垂直N型基底102表面之PN接面，亦稱為超級介面，作為功率電晶體元件之耐壓結構，可用於承受從N型基底102來的高電壓，且PN接面沿著水平方向依序交替設置。於本實施例中，由於第一穿孔108a的寬度與位於兩相鄰溝槽104a之間的N型第一磊晶層104之寬度相同，使填入第一穿孔108a之N型第三磊晶層112與其下方之N型第一磊晶層104具有相同寬度，因此為了使N型第一磊晶層104與P型第二磊晶層108所構成之超級介面以及N型第三磊晶層112與P型第二磊晶層108所構成之超級介面具有相同電荷分布，以具有相同耐壓能力，N型第三磊晶層112與N型第一磊晶層104大體上具有相同之摻雜濃度。不過，本發明之N型第三磊晶層112與其下方的N型第一磊晶層104亦可具有不同寬度。於本發明之其他實施例中，當N型第三磊晶層112與其下方的N型第一磊晶層104具有不同寬度時，為了使N型第一磊晶層104與P型第二磊晶層108所構成之超級介面以及N型第三磊晶層112與P型第二磊晶層108所構成之超級介面具有相同耐壓能力，N型第三磊晶層112與其下方之N型第一磊晶層104係具有不同摻雜濃度。舉例來說，當N型第一磊晶層104之寬度大於N型第三磊晶層112之寬度時，N型第一磊晶層104之摻雜濃度係小於N型第三磊晶層112之摻雜濃度，使N型第一磊晶層104與P型第二磊晶層108所構成之超級介面的電荷分布以及N型第三磊晶層112與P型第二磊晶層108所構成之超級介面的電荷分布具有相同耐壓能力。反之亦然。
值得一提的是，由於P型第二磊晶層108之位置係對應於N型第一磊晶層104之溝槽104a，且P型第二磊晶層108之第一穿孔108a係對應於N型第一磊晶層104之位置，因此本實施例可藉由於N型基底102上依序進行N型磊晶製程、圖案化製程、P型磊晶製程、圖案化製程以及N型磊晶製程來分別堆疊N型磊晶層與P型磊晶層，進而製作出具有一預定高度之超級介面。藉此，本實施例可避免因一次於磊晶層中製作出深溝槽而造成填入溝槽中之P型磊晶層具有空隙，進而製作出具有缺陷之超級介面，且可降低利用蝕刻製程製作深溝槽所造成之限制，以及降低沉積磊晶層之困難度。
如第4圖所示，接著，進行一研磨製程以及一回蝕刻製程，以移除位於P型第二磊晶層108上之N型第三磊晶層112，使P型第二磊晶層108之上表面與N型第三磊晶層112之上表面位於同一平面上。隨後，進行一第四磊晶製程，於P型第二磊晶層108與N型第三磊晶層112上覆蓋一N型第四磊晶層114。接下來，於N型第四磊晶層114上覆蓋一絕緣層116，例如氧化矽(SiO2)。然後，進行一沉積製程與一微影暨蝕刻製程，於絕緣層116上形成複數個閘極導電層118，例如多晶矽，作為功率電晶體元件之閘極，且各閘極導電層118位於N型第三磊晶層112之正上方，其中各閘極導電層118與其下方之部分絕緣層116構成一閘極結構120。
如第5圖所示，接著，以閘極導電層118為遮罩，進行一P型離子佈值製程以及一熱趨入製程，於任兩相鄰閘極結構120之間的N型第四磊晶層114中形成一P型基體摻雜區122，且P型基體摻雜區122與P型第二磊晶層108相接觸，並與閘極結構120部分重疊，以作為功率電晶體元件之基極。於本發明其他實施例中，第一磊晶層亦可與基底具有不同導電類型，而為P型，且第二磊晶層可與基底具有相同導電類型，而為N型。並且，閘極結構之位置係對應於N型第二磊晶層，使所形成之P型基體摻雜區位於P型第三磊晶層上，且與P型第三磊晶層相接觸。
如第6圖所示，然後，利用一光罩(圖未示)，進行一N型離子佈值製程以及一熱趨入製程，於各P型基體摻雜區122中形成二N型源極摻雜區124，分別與各閘極結構120部分重疊，以作為功率電晶體元件之源極。本發明之閘極結構120、P型基體摻雜區122以及N型源極摻雜區124並不限分別具有複數個，且亦可僅具有單一個，並可依據實際需求來作相對應調整。
如第7圖所示，接著，於閘極導電層118以及絕緣層116上覆蓋一介電層126，例如氧化矽。然後，進行一微影暨蝕刻製程，於介電層126與絕緣層116中形成複數個接觸洞128，且各接觸洞128曝露出N型源極摻雜區124與P型基體摻雜區122。此外，此接觸洞128亦形成於閘極導電層118上，以形成閘極接觸洞(圖未示)。於本發明之其他實施例中，形成接觸洞之後可進行一P型離子佈植製程與一熱趨入製程，以於各P型基體摻雜區中形成一P型接觸摻雜區，但不限於此。
如第8圖所示，然後，於介電層126上與接觸洞128中形成一源極金屬層130。並且，於N型基底102下形成一汲極金屬層132。於本實施例中，形成源極金屬層130與汲極金屬層132之步驟可分別包含進行電漿濺鍍或電子束沉積等製程，且源極金屬層130與汲極金屬層132可分別包括鈦、氮化鈦、鋁、鎢等金屬或金屬化合物，但不限於此。至此已完成本實施例之功率電晶體元件100。於本發明之其他實施例中，於形成源極金屬層130之前亦可先於接觸洞128中形成接觸插塞，或先於接觸洞128底部之N型第四磊晶層114上形成一阻障層。
本發明之功率電晶體元件及其製作方法並不以上述實施例為限。下文將繼續揭示本發明之其它實施例或變化形，然為了簡化說明並突顯各實施例或變化形之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。
請參考第9圖，且一併參考第1圖至第3圖。第9圖為本發明一第二較佳實施例之功率電晶體元件之剖面示意圖。如第1圖至第3圖所示，本實施例之製作方法於形成N型第三磊晶層之前的步驟係與第一實施例相同，因此在此不再贅述。接著，如第9圖所示，相較於第一實施例，本實施例之製作方法係於形成N型第三磊晶層112之後不進行研磨製程與回蝕刻製程，使N型第三磊晶層112之上表面高於P型第二磊晶層108之上表面。然後，直接於N型第三磊晶層112上形成絕緣層116。並且，本實施例位於第一穿孔112a中之N型第三磊晶層112之寬度小於其下方的N型第一磊晶層104之寬度，且位於第一穿孔112a中之N型第三磊晶層112之摻雜濃度大於其下方的N型第一磊晶層104之摻雜濃度，但不限於此。如第9圖所示，然後，於P型第二磊晶層108上之N型第三磊晶層112中形成P型基體摻雜區122。為使P型基體摻雜區122可與P型第二磊晶層相接觸，N型第三磊晶層之上表面與P型第二磊晶層之上表面之距離可根據離子佈植製程與熱趨入製程之條件來作調整。由於本實施例之後續步驟係與第一實施例亦相同，因此不再在此贅述。由此可知，本實施例之功率電晶體元件200係直接將P型基體摻雜區122設於P型第二磊晶層108上之N型第三磊晶層112中，可減少研磨製程與回蝕刻製程以及形成N型第四磊晶層114之製作成本。
請參考第10圖與第11圖，且一併參考第1圖至第3圖。第10圖與第11圖為本發明一第三較佳實施例之功率電晶體元件之製作方法示意圖，其中第11圖為本發明第三較佳實施例之功率電晶體元件之剖面示意圖。相較於第一實施例，本實施例之第一磊晶層與第三磊晶層係與基底具有不同導電類型，而為P型，且第二磊晶層與基底具有相同導電類型，而為N型。如第1圖至第3圖所示，本實施例之製作方法於形成第三磊晶層之前的步驟係與第一實施例相同，因此在此不再贅述。接著，如第10圖所示，相較於第一實施例，本實施例之製作方法係於第三磊晶製程之後，進行一第三圖案化製程，圖案化P型第三磊晶層112，以於P型第三磊晶層112中形成複數個第二穿孔112a，分別曝露出N型第二磊晶層108。然後，進行一第五磊晶製程，於P型第三磊晶層112上形成一N型第五磊晶層302，且N型第五磊晶層302填滿各第二穿孔112a，而堆疊於N型第二磊晶層108上。隨後，進行研磨製程與回蝕刻製程，移除位於P型第三磊晶層112上之N型第五磊晶層302，使P型第三磊晶層112之上表面與N型第五磊晶層302之上表面位於同一平面上。如第11圖所示，接著，進行第四磊晶製程，於P型第三磊晶層112與N型第五磊晶層302上形成N型第四磊晶層114。由於本實施例之後續步驟係與第一實施例亦相同，因此不再在此贅述。於本實施例中，功率電晶體元件300之P型基體摻雜區122係與P型第三磊晶層112相接觸。於本發明之其他實施例中，第一磊晶層與第三磊晶層亦可與基底具有相同導電類型，而為N型，且第二磊晶層與第五磊晶層可與基底具有相反導電類型，而為P型。並且，閘極結構之位置係對應於N型第三磊晶層，使所形成之P型基體摻雜區位於P型第五磊晶層上，且與P型第五磊晶層相接觸。或者，於形成N型第五磊晶層之後不進行研磨製程與回蝕刻製程，使N型第五磊晶層之上表面高於P型第三磊晶層之上表面。藉此，P型基體摻雜區可形成於N型第五磊晶層中。
請參考第12圖與第13圖，且一併參考第1圖至第3圖。第12圖與第13圖為本發明一第四較佳實施例之功率電晶體元件之製作方法示意圖，其中第13圖為本發明第四較佳實施例之功率電晶體元件之剖面示意圖。如第1圖至第3圖所示，本實施例之製作方法於形成N型第三磊晶層之前的步驟係與第一實施例相同，因此在此不再贅述。接著，如第12圖所示，相較於第一實施例，本實施例之製作方法係於第三磊晶製程之後，圖案化N型第三磊晶層112，以於N型第三磊晶層112中形成複數個第二穿孔112a，分別曝露出P型第二磊晶層108。然後，至少重複一次形成P型第二磊晶層108、圖案化P型第二磊晶層108以及形成N型第三磊晶層112之步驟，以於P型第二磊晶層108上形成至少一P型第五磊晶層402以及於N型第三磊晶層112上形成至少一N型第六磊晶層404，且N型第六磊晶層404覆蓋P型第五磊晶層402。隨後，進行研磨製程與回蝕刻製程，移除位於P型第五磊晶層402上之N型第六磊晶層404，使N型第六磊晶層404之上表面與P型第五磊晶層402之上表面位於同一平面上。如第13圖所示，然後，進行第四磊晶製程，於N型第六磊晶層404與P型第五磊晶層402上形成N型第四磊晶層114。由於本實施例之後續步驟係與第一實施例亦相同，因此不再在此贅述。於本實施例中，功率電晶體元件400之P型基體摻雜區122係與P型第五磊晶層402相接觸。由於本實施例之後續步驟係與第一實施例亦相同，因此不再在此贅述。於本發明之其他實施例中，第一磊晶層、第三磊晶層與第六磊晶層亦可與基底具有不同導電類型，而為P型，且第二磊晶層與第五磊晶層可與基底具有相同導電類型，而為N型。並且，閘極結構之位置係對應於N型第五磊晶層，使所形成之P型基體摻雜區位於P型第六磊晶層上，且與P型第六磊晶層相接觸。
綜上所述，本發明藉由重複於基底上進行N型磊晶製程、圖案化製程、P型磊晶製程、圖案化製程來達到分別堆疊N型磊晶層與P型磊晶層，使所堆疊之N型磊晶層與P型磊晶層形成具有一定高度之超級介面。藉此，本實施例可避免因一次於磊晶層中製作出深溝槽而造成填入溝槽中之P型磊晶層具有空隙，進而製作出具有缺陷之超級介面，且可降低利用蝕刻製程製作深溝槽所造成之限制，以及降低沉積磊晶層之困難度。並且，各層之N型磊晶層之摻雜濃度可根據其所具有之寬度來作相對應調整，使各層之N型磊晶層與P型磊晶層所構成之超級介面具有相同電荷分布，進而具有相同耐壓能力。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．功率電晶體元件
102．．．基底
104．．．第一磊晶層
104a．．．溝槽
106．．．第一圖案化遮罩層
106a．．．第一開口
108．．．第二磊晶層
108a．．．第一穿孔
110．．．第二圖案化遮罩層
110a．．．第二開口
112．．．第三磊晶層
112a．．．第二穿孔
114．．．第四磊晶層
116．．．絕緣層
118．．．閘極導電層
120．．．閘極結構
122．．．基體摻雜區
124．．．源極摻雜區
126．．．介電層
128．．．接觸洞
130．．．源極金屬層
132．．．汲極金屬層
200．．．功率電晶體元件
300．．．功率電晶體元件
302．．．第五磊晶層
400．．．功率電晶體元件
402．．．第五磊晶層
404．．．第六磊晶層
第1圖至第8圖為本發明一第一較佳實施例之功率電晶體元件之製作方法示意圖。
第9圖為本發明一第二較佳實施例之功率電晶體元件剖面示意圖。
第10圖與第11圖為本發明一第三較佳實施例之功率電晶體元件之製作方法示意圖。
第12圖與第13圖為本發明一第四較佳實施例之功率電晶體元件之製作方法示意圖。
100．．．功率電晶體元件
102．．．基底
104．．．第一磊晶層
104a．．．溝槽
108．．．第二磊晶層
108a．．．第一穿孔
112．．．第三磊晶層
114．．．第四磊晶層
116．．．絕緣層
118．．．閘極導電層
122．．．基體摻雜區
124．．．源極摻雜區
126．．．介電層
128．．．接觸洞
130．．．源極金屬層
132．．．汲極金屬層

Claims (19)

  1. 一種具有超級介面之功率電晶體元件，包括：一基底，具有一第一導電類型；一第一磊晶層，設於該基底上，且具有複數個溝槽；一第二磊晶層，填滿該等溝槽，該第二磊晶層之上表面高於該第一磊晶層之上表面，且該第二磊晶層具有複數個穿孔，貫穿該第二磊晶層並位於該第一磊晶層上，其中該第二磊晶層與該第一磊晶層具有不同導電類型；以及一第三磊晶層，填滿該等穿孔，並與該第一磊晶層相接觸，其中該第三磊晶層與該第一磊晶層具有相同導電類型。
  2. 如請求項1所述之具有超級介面之功率電晶體元件，其中該第一磊晶層具有該第一導電類型，且該第二磊晶層具有不同於該第一導電類型之一第二導電類型。
  3. 如請求項2所述之具有超級介面之功率電晶體元件，其中該第二磊晶層之上表面與該第三磊晶層之上表面位於同一平面上，且該功率電晶體元件另包括：一第四磊晶層，設於該第二磊晶層與該第三磊晶層上，並與該第二磊晶層與該第三磊晶層相接觸，且該第四磊晶層具有該第一導電類型；至少一閘極結構，設於該第四磊晶層上；至少一基體摻雜區，設於該閘極結構一側之該第四磊晶層中，並與該閘極結構部分重疊，且該基體摻雜區具有該第二導電類型，其中該基體摻雜區與該第二磊晶層相接觸；以及至少一源極摻雜區，設於該基體摻雜區中，並與該閘極結構部分重疊，且該源極摻雜區具有該第一導電類型。
  4. 如請求項2所述之具有超級介面之功率電晶體元件，其中該第三磊晶層延伸至覆蓋該第二磊晶層，且該功率電晶體元件另包括：至少一閘極結構，設於該第三磊晶層上；至少一基體摻雜區，設於該閘極結構一側之該第三磊晶層中，並與該閘極結構部分重疊，且該基體摻雜區具有該第二導電類型，其中該基體摻雜區與該第二磊晶層相接觸；以及至少一源極摻雜區，設於該基體摻雜區中，並與該閘極結構部分重疊，且該源極摻雜區具有該第一導電類型。
  5. 如請求項2所述之具有超級介面之功率電晶體元件，其中該第三磊晶層之上表面高於該第二磊晶層之上表面，且該功率電晶體元件另包括至少一第五磊晶層以及至少一第六磊晶層，分別設於該第二磊晶層上以及設於該第三磊晶層上，其中該第五磊晶層具有該第二導電類型，且該第六磊晶層具有該第一導電類型。
  6. 如請求項1所述之具有超級介面之功率電晶體元件，其中該第一磊晶層具有不同於該第一導電類型之一第二導電類型，且該第二磊晶層具有該第一導電類型。
  7. 如請求項6所述之具有超級介面之功率電晶體元件，其中該第二磊晶層之上表面與該第三磊晶層之上表面位於同一平面上，且該功率電晶體元件另包括：一第四磊晶層，設於該第二磊晶層與該第三磊晶層上，並與該第二磊晶層與該第三磊晶層相接觸，且該第四磊晶層具有該第一導電類型；以及一基體摻雜區，設於該第四磊晶層中，並與該第三磊晶層相接觸，且該基體摻雜區具有該第二導電類型。
  8. 如請求項6所述之具有超級介面之功率電晶體元件，其中該第三磊晶層之上表面高於該第二磊晶層之上表面，且該功率電晶體元件另包括至少一第五磊晶層，設於該第二磊晶層上，並具有該第一導電類型。
  9. 如請求項1所述之具有超級介面之功率電晶體元件，其中該第一磊晶層與該第三磊晶層具有不同摻雜濃度。
  10. 如請求項9所述之具有超級介面之功率電晶體元件，其中該第一磊晶層與該第三磊晶層具有不同寬度。
  11. 一種製作具有超級介面之功率電晶體元件之方法，包括：提供一基底，具有一第一導電類型；於該基底上形成一第一磊晶層；圖案化該第一磊晶層，以於該第一磊晶層中形成複數個溝槽；於該第一磊晶層上形成一第二磊晶層，且該第二磊晶層填滿該等溝槽，其中該第二磊晶層與該第一磊晶層具有不同導電類型；圖案化該第二磊晶層，以於該第二磊晶層中形成複數個第一穿孔，分別曝露出該第一磊晶層；以及於該第二磊晶層上形成一第三磊晶層，且該第三磊晶層填滿該等第一穿孔，而與該第一磊晶層相接觸，其中該第三磊晶層與該第一磊晶層具有相同導電類型。
  12. 如請求項11所述之製作具有超級介面之功率電晶體元件之方法，其中該第一磊晶層具有該第一導電類型，且該第二磊晶層具有不同於該第一導電類型之一第二導電類型。
  13. 如請求項12所述之製作具有超級介面之功率電晶體元件之方法，其中於形成該第三磊晶層之步驟之後，該方法另包括進行一研磨製程與一回蝕刻製程，移除位於該第二磊晶層上之該第三磊晶層，使該第三磊晶層之上表面與該第二磊晶層之上表面位於同一平面上。
  14. 如請求項13所述之製作具有超級介面之功率電晶體元件之方法，其中於該研磨製程與該回蝕刻製程之步驟之後，該方法另包括：於該第二磊晶層與該第三磊晶層上覆蓋一第四磊晶層，且該第四磊晶層具有該第一導電類型；於該第四磊晶層上形成至少一閘極結構；於該閘極結構一側之該第四磊晶層中形成一基體摻雜區，且該基體摻雜區與該閘極結構部分重疊，並與該第二磊晶層相接觸，其中該基體摻雜區具有該第二導電類型；以及於該基體摻雜區中形成一源極摻雜區，且該源極摻雜區與該閘極結構部分重疊，其中該源極摻雜區具有該第一導電類型。
  15. 如請求項12所述之製作具有超級介面之功率電晶體元件之方法，其中於形成該第三磊晶層之步驟之後，該方法另包括：於該第三磊晶層上形成至少一閘極結構；以及於該閘極結構一側之該第三磊晶層中形成一基體摻雜區，且該基體摻雜區與該閘極結構部分重疊，並與該第二磊晶層相接觸，其中該基體摻雜區具有該第二導電類型。
  16. 如請求項12所述之製作具有超級介面之功率電晶體元件之方法，另包括至少重複一次形成該第二磊晶層、圖案化該第二磊晶層以及形成該第三磊晶層之步驟，於該第二磊晶層上形成至少一第五磊晶層以及於該第三磊晶層上形成至少一第六磊晶層，其中該第五磊晶層具有該第二導電類型，且該第六磊晶層具有該第一導電類型。
  17. 如請求項11所述之製作具有超級介面之功率電晶體元件之方法，其中該第一磊晶層具有不同於該第一導電類型之一第二導電類型，且該第二磊晶層具有該第一導電類型。
  18. 如請求項17所述之製作具有超級介面之功率電晶體元件之方法，其中於形成該第三磊晶層之步驟之後，該方法另包括圖案化該第三磊晶層，以於該第三磊晶層中形成複數個第二穿孔，分別曝露出該第二磊晶層。
  19. 如請求項18所述之製作具有超級介面之功率電晶體元件之方法，其中於圖案化該第三磊晶層之步驟之後，該方法另包括於該第二磊晶層上形成至少一第五磊晶層，其中該第五磊晶層具有該第一導電類型。
TW100143697A 2011-11-29 2011-11-29 具有超級介面之功率電晶體元件及其製作方法 TWI469351B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100143697A TWI469351B (zh) 2011-11-29 2011-11-29 具有超級介面之功率電晶體元件及其製作方法
CN201210016205XA CN103137680A (zh) 2011-11-29 2012-01-18 具有超级接口的功率晶体管组件及其制作方法
US13/541,763 US8936990B2 (en) 2011-11-29 2012-07-04 Manufacturing method of power transistor device with super junction
US14/221,258 US9029942B2 (en) 2011-11-29 2014-03-20 Power transistor device with super junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100143697A TWI469351B (zh) 2011-11-29 2011-11-29 具有超級介面之功率電晶體元件及其製作方法

Publications (2)

Publication Number Publication Date
TW201322445A true TW201322445A (zh) 2013-06-01
TWI469351B TWI469351B (zh) 2015-01-11

Family

ID=48466031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143697A TWI469351B (zh) 2011-11-29 2011-11-29 具有超級介面之功率電晶體元件及其製作方法

Country Status (3)

Country Link
US (2) US8936990B2 (zh)
CN (1) CN103137680A (zh)
TW (1) TWI469351B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470699B (zh) * 2011-12-16 2015-01-21 茂達電子股份有限公司 具有超級介面之溝槽型功率電晶體元件及其製作方法
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
US9558986B2 (en) * 2013-09-18 2017-01-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN103531481B (zh) * 2013-09-30 2015-11-18 桂林斯壮微电子有限责任公司 基于沟槽方式的通道分压场效应管及生产方法
CN104681438B (zh) * 2013-11-27 2017-10-20 上海华虹宏力半导体制造有限公司 一种半导体器件的形成方法
CN104241376B (zh) * 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
CN106328488B (zh) * 2015-06-25 2020-10-16 北大方正集团有限公司 超结功率器件的制备方法和超结功率器件
DE102015221054A1 (de) * 2015-10-28 2017-05-04 Robert Bosch Gmbh Leistungs-MOSFET und Verfahren zur Herstellung eines Leistungs-MOSFETs
CN113488388A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种沟槽栅超结vdmosfet半导体器件及其制备方法
CN113488389B (zh) * 2021-06-07 2022-11-11 西安电子科技大学 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
EP1742259A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Semiconductor power device with multiple drain structure and corresponding manufacturing process
JP4530036B2 (ja) * 2007-12-17 2010-08-25 株式会社デンソー 半導体装置
JP4844605B2 (ja) 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
CN101901767B (zh) * 2009-05-26 2011-12-14 上海华虹Nec电子有限公司 获得垂直型沟道高压超级结半导体器件的方法
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US8525260B2 (en) 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant

Also Published As

Publication number Publication date
TWI469351B (zh) 2015-01-11
US20130134487A1 (en) 2013-05-30
US9029942B2 (en) 2015-05-12
US8936990B2 (en) 2015-01-20
CN103137680A (zh) 2013-06-05
US20140197478A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
TWI469351B (zh) 具有超級介面之功率電晶體元件及其製作方法
JP5551213B2 (ja) 半導体装置の製造方法
KR100772935B1 (ko) 트랜지스터 및 그 제조 방법
TWI648789B (zh) 複合屏蔽自對準的溝槽mosfet及其製備方法
TW202113942A (zh) 半導體結構
US9379187B2 (en) Vertically-conducting trench MOSFET
US10177154B2 (en) Structure and method to prevent EPI short between trenches in FinFET eDRAM
US8940607B2 (en) Manufacturing method of trench type power transistor device with super junction
TW201605019A (zh) 具有超接面結構的半導體元件及其製造方法
TWI539533B (zh) 半導體裝置及其製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
TWI430449B (zh) 橫向堆疊式超級接面功率半導體元件
TWI478341B (zh) 功率電晶體元件及其製作方法
US20130307064A1 (en) Power transistor device and fabricating method thereof
US9379233B2 (en) Semiconductor device
TWI490950B (zh) 溝渠式金屬氧化物半導體結構及其形成方法
TW201334036A (zh) 降低擴散摻雜區之表面摻雜濃度之方法、超級介面結構之製作方法以及功率電晶體元件之製作方法
TWI548090B (zh) 半導體裝置及其製作方法
TWI463650B (zh) 功率半導體元件及其製作方法
TWI511294B (zh) 半導體裝置及其製造方法
TWI405271B (zh) 製作具有超級介面之功率半導體元件之方法
TWI570888B (zh) 半導體裝置及其製作方法
CN115692201A (zh) 超级结器件结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees