TW201315150A - 位準移位電路 - Google Patents

位準移位電路 Download PDF

Info

Publication number
TW201315150A
TW201315150A TW101132398A TW101132398A TW201315150A TW 201315150 A TW201315150 A TW 201315150A TW 101132398 A TW101132398 A TW 101132398A TW 101132398 A TW101132398 A TW 101132398A TW 201315150 A TW201315150 A TW 201315150A
Authority
TW
Taiwan
Prior art keywords
current
circuit
signal
level
input
Prior art date
Application number
TW101132398A
Other languages
English (en)
Other versions
TWI482432B (zh
Inventor
Seiichiro Kihara
Shunichi Utsumi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201315150A publication Critical patent/TW201315150A/zh
Application granted granted Critical
Publication of TWI482432B publication Critical patent/TWI482432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明提供一種因雜訊引起之誤動作之可能性較低，且可實現低電力動作之位準移位電路。本發明之位準移位電路1包括：第1及第2 MOSFET 12a、12b，其分別將與輸入信號Sin同相及逆相之信號設為閘極輸入；第1及第2電阻元件13a、13b，其一端與位準移位後之輸出信號之供給高位準側之輸出電壓的移位位準電源端子連接，且另一端各自與第1及第2 MOSFET之各汲極連接；比較器14，其一對差動輸入端子各自連接於第1及第2 MOSFET之各汲極；及電流控制電路16，其分別與輸入信號之信號位準之上升及下降同步而對經由第1電阻元件而流入至第1 MOSFET之第1電流之電流量、及經由第2電阻元件而流入至第2 MOSFET之第2電流之電流量進行控制。

Description

位準移位電路
本發明係關於一種位準移位電路，主要係關於一種將控制使用於反相器電路之經半橋連接之MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金氧半場效電晶體)、IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)、SiCFET(SiC Field Effect Transistor，碳化矽場效電晶體)、GaNFET(Gallium Nitride Field Effect Transistor，氮化鎵場效電晶體)等開關元件的控制信號之電壓位準轉換成適於該控制之位準之電路。
於空調、冰箱等家電製品中使用之馬達之控制中，為了提高節能性能，廣泛使用可利用微電腦之高度之控制之反相器方式，於實現該情形之反相器電路中，廣泛使用將上述開關元件及其驅動器IC(Integrated Circuit，積體電路)單封裝化之IPM(Intelligent Power Module，智慧功率模組)。又，伴隨SiCFET或GaNFET等寬能帶隙半導體元件之實用化，要求因其低接通電阻、高頻特性引起之效率提高而研究向IPM之內置。
圖8表示先前之反相器電路之電路構成例。圖8係使用有由驅動器IC 30、n型之MOSFET 7a、7b、二極體8、及電容器9構成之IPM之反相器電路的構成例。驅動器IC 30具有位準移位電路之功能。
於驅動器IC 30，分別設置有自外部供給之電源端子Vcc 與接地端子Vss、高壓側電路36側之控制輸入端子Inh、低壓側之控制輸入端子Inl、高壓側電路36側之正電壓電源端子Vb、基準電源端子Vs、輸出端子Vh、及低壓側之輸出端子Vl。驅動器IC 30之電源端子Vcc與接地端子Vss係分別與IPM之電源端子VCC與接地端子VSS連接。
自控制輸入端子Inh輸入之高壓側電路36側之控制輸入信號連接於脈衝產生電路31之輸入端子IN，從而分別自第1輸出端子OUT1產生於控制輸入信號之上升後，脈衝寬度為100 ns左右之第1脈衝，自第2輸出端子OUT2產生於控制輸入信號之下降後，脈衝寬度為100 ns左右之第2脈衝。
圖9表示脈衝產生電路31之一電路構成例。脈衝產生電路31係包括經串聯連接之6個反相器41a、41b、41c、41d、41e、41f，2個NAND電路42a、42b，2個反相器43a、43b，及脈衝寬度設定用2個電容器44a、44b而構成。若最前方之反相器41a之輸入連接於輸入端子IN，並將各反相器41a、41b、41c、41d、41e、41f之輸出節點自前方依次設為N1、N2、N3、N4、N5、N6，則電容器44a、44b之各一端分別接地，各另一端連接於節點N3、N4，節點N2、N5分別連接於NAND電路42a之2個輸入，節點N1、N6分別連接於NAND電路42b之2個輸入，NAND電路42a、42b之各輸出分別連接於反相器43a、43b之各輸入，反相器43a、43b之各輸出分別連接於輸出端子OUT1、OUT2。
圖10表示脈衝產生電路31之動作波形。分別為與輸入至 輸入端子IN之控制輸入信號之上升同步之第1脈衝自第1輸出端子OUT1輸出，與下降同步之第2脈衝自第2輸出端子OUT2輸出。
第1脈衝係輸入至n型之MOSFET 32a之閘極，藉由電阻33a而轉換成經位準移位之信號，從而輸入至RS(Reset Set，置位復位正反器)正反器34之復位輸入R。第2脈衝係輸入至n型之MOSFET 32b之閘極，藉由電阻33b而轉換成經位準移位之信號，從而輸出至RS正反器34之置位輸入S。RS正反器34之輸出Q係連接於反相器35之輸入，反相器35之輸出係經由輸出端子Vh而連接於MOSFET 7a之閘極。
該結果，輸入至控制輸入端子Inh之控制輸入信號位準移位而傳達至處於浮動之高壓側電路36，從而作為高壓側輸出信號輸出至MOSFET 7a之閘極。另一方面，輸入於低壓側之控制輸入端子Inl之低壓側之控制輸入信號係經由低壓側之輸出端子Vl而輸出至MOSFET 7b之閘極端子。
於MOSFET 7a之汲極，經由IPM之高電壓電源端子HV而連接例如600 V左右之高電壓電源。MOSFET 7a之源極與MOSFET 7b之汲極係分別連接於驅動器IC 30之基準電源端子Vs與IPM之輸出端子OUT。MOSFET 7b之源極係連接於IPM之輸出用接地端子GND而接地。
電容器9之一端連接於二極體8之陰極端子與正電壓電源端子Vb，另一端連接於基準電源端子Vs，二極體8之陽極端子連接於電源端子Vcc。由二極體8與電容器9構成自舉 (bootstrap)電路。若將經由連接於電源端子Vcc之IPM之電源端子VCC而供給之電源電壓充電至浮動的電容器9，且經由MOSFET 7a而基準電源端子Vs之電位上升，則藉由經由電容器9之靜電結合而於正電壓電源端子Vb產生高電壓，藉此對高壓側電路36實現浮動之電源供給。
若分別向2個控制輸入端子Inh、Inl輸入相位反轉之正反2個控制輸入信號，則於連接於基準電源端子Vs之IPM之輸出端子OUT，產生將施加至IPM之電源端子HV與接地端子GND間之高電壓設為振幅之輸出信號。
於圖8所示之先前之電路構成中，使用脈衝產生電路31與RS正反器34之原因在於，自舉電路供給至電容器9之電力存在極限，極力抑制高壓側電路36上之消耗電力，從而維持反相器35之輸出能力。
然而，RS正反器34之輸入存在相對於雜訊而易於誤動作等之問題，於如高壓側電路36之雜訊較多之條件下，需要雜訊對策。相對於所涉及之問題，於下述專利文獻1中，提出有如下之電路構成：於RS正反器之前段，設置利用邏輯電路形成之過濾器，從而防止因雜訊引起之誤動作。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-109843號公報
然而，於反相器電路之輸出端子產生較高之dv/dt電流， 故相對於高壓側電路之RS正反器之輸入端子，無法實現如下情形：不僅完全地防止因藉由反相器電路之輸出端子產生之雜訊引起之誤動作，而且完全地防止因藉由與高壓側電路整體之電容器結合而產生之雜訊引起之誤動作。又，若將可實現高速開關之SiCFET或GaNFET用作開關元件，則產生更大之dv/dt電流，故認為於使用該高速開關元件之情形時，防止因雜訊引起之誤動作之情形進一步變得困難。
本發明鑒於上述問題點，目的在於提供一種因雜訊引起之誤動作之可能性較低，且可實現低電力動作之位準移位電路。
為了達成上述目的，本發明提供一種位準移位電路，其特徵在於其係輸出使輸入信號之信號位準移位之輸出信號者，且包括：第1電流控制元件，其將上述輸入信號或與上述輸入信號同相之信號設為第1閘極輸入，並根據上述第1閘極輸入之電壓位準而控制於輸出端子中流通之電流量；第2電流控制元件，其將與上述輸入信號逆相之信號設為第2閘極輸入，並根據上述第2閘極輸入之電壓位準而控制於輸出端子中流通之電流量；第1電阻元件，其一端與上述輸出信號之供給高位準側之輸出電壓之移位位準電源端子連接，另一端與上述第1電流控制元件之輸出端子連接；第2電阻元件，其一端與上述移位位準電源端子連接，另一端與上述第2電流控制元件之輸出端子連接；比 較器，其一對差動輸入端子之一者連接於上述第1電流控制元件之輸出端子，另一者連接於上述第2電流控制元件之輸出端子，且將上述一對差動輸入端子間之電壓差增幅而生成上述輸出信號；及電流控制電路，其分別與上述輸入信號之信號位準之上升及下降同步而對經由上述第1電阻元件而流入至上述第1電流控制元件之第1電流之電流量、及經由上述第2電阻元件而流入至上述第2電流控制元件之第2電流之電流量進行控制。
進而較佳為，上述特徵之位準移位電路中，上述第1電流控制元件由第1 MOSFET構成，且向其閘極輸入上述第1閘極輸入，其汲極構成上述第1電流控制元件之輸出端子，上述第2電流控制元件由第2 MOSFET構成，且向其閘極輸入上述第2閘極輸入，其汲極構成上述第2電流控制元件之輸出端子，包括具有第1電路構成與第2電路構成中之任一者之電路構成之電流產生電路，該第1電路構成係各自產生上述第1電流與上述第2電流，該第2電路構成係產生將上述第1電流與上述第2電流相加而成之第3電流，於上述電流產生電路具有上述第1電路構成之情形時，上述電流產生電路之輸出上述第1電流之第1電流輸出端子與上述第1 MOSFET之源極連接，上述電流產生電路之輸出上述第2電流之第2電流輸出端子與上述第2 MOSFET之源極連接，上述電流控制電路分別與上述輸入信號之信號位準之上升及下降同步，而分別增減上述第1電流及上述第2電流，於上述電流產生電路具有上述第2電路構成之情形 時，上述電流產生電路之輸出上述第3電流之電流輸出端子與上述第1及第2 MOSFET之各源極相互連接，上述電流控制電路分別與上述輸入信號之信號位準之上升及下降同步而增減上述第3電流。
進而較佳為，上述特徵之位準移位電路中，上述電流控制電路於上述輸入信號之信號位準之上升及下降後之各固定期間，在上述電流產生電路具有上述第1電路構成之情形時，使上述第1電流及上述第2電流分別較除上述固定期間外之各穩態值增加，於上述電流產生電路具有上述第2電路構成之情形時，使上述第3電流較除上述固定期間外之穩態值增加。
進而較佳為，上述特徵之位準移位電路中，上述電流控制電路分別檢測上述輸入信號之信號位準之上升及下降而於上述各固定期間，生成信號位準變化之脈衝信號，並根據上述脈衝信號之上述信號位準而增減上述電流產生電路產生之電流之輸出電流量。
根據上述特徵之位準移位電路，可分別與輸入信號之信號位準之上升及下降同步而對電流量進行控制，故可不使用因雜訊引起之誤動作之可能性較高之RS正反器而實現低消耗電力化。
以下，參照圖式，對本發明之位準移位電路(以下，適當地稱為「本發明電路」)之實施形態進行說明。以下， 假設本發明電路應用於如於圖8中例示之反相器電路之驅動器IC之情形而進行說明，但該驅動器IC亦可不內置於IPM而以單體使用，又，本發明電路亦可不作為驅動器IC而由個別零件構成。再者，於在以下之各實施形態中說明之本發明電路中，為了使說明之理解變得容易，對共通之要素(電路元件、節點、端子)標示相同之符號，又，亦對與圖8所例示之先前之反相器電路之IPM共通的要素標示相同之符號而說明。
<第1實施形態>
於圖1中，表示使用於反相器電路之IPM，即內置有構成本發明電路之第1實施形態之驅動器IC1之IPM的電路構成之一例。由驅動器IC1、n型之MOSFET 7a、7b、二極體8、及電容器9構成IPM。
如圖1所示，驅動器IC1係包括2個反相器11a、11b、一對n型之MOSFET 12a、12b(相當於電流控制元件)、一對電阻元件13a、13b、比較器14、電流產生電路15、及電流控制電路16而構成。又，與圖8所示之驅動器IC 30相同地，分別設置有自外部供給之電源端子Vcc與接地端子Vss、高壓側電路20側之控制輸入端子Inh、低壓側之控制輸入端子Inl、高壓側電路20側之正電壓電源端子Vb(相當於移位位準電源端子)、基準電源端子Vs、輸出端子Vh、及低壓側之輸出端子Vl。
分別為反相器11a之輸入連接於控制輸入端子Inh，反相器11a之輸出連接於反相器11b之輸入與MOSFET 12a之閘 極，反相器11b之輸出連接於MOSFET 12b之閘極。電阻元件13a、13b之各一端連接於正電壓電源端子Vb，電阻元件13a之另一端連接於MOSFET 12a之汲極及比較器14之非反轉輸入，電阻元件13b之另一端連接於MOSFET 12b之汲極及比較器14之反轉輸入，MOSFET 12a之源極連接於電流產生電路15之第1電流輸出端子IOUT1，MOSFET 12b之源極連接於電流產生電路15之第2電流輸出端子IOUT2。比較器14之輸出連接於輸出端子Vh。又，正電壓電源端子Vb與基準電源端子Vs間之電壓係作為比較器14之電源電壓而施加。分別為電流控制電路16之輸入端子INC連接於控制輸入端子Inh，電流控制電路16之輸出端子OUTC連接於電流產生電路15之輸入端子ING。於本實施形態中，一對n型之MOSFET 12a、12b、及一對電阻元件13a、13b係使用於分別成對之元件間為相同之電氣特性者。若電阻元件13a、13b為藉由流通電流而產生電壓下降之元件，則與材料及元件構造無關，又，亦可無需一定為單體之元件。
接著，參照圖2，對電流產生電路15與電流控制電路16之構成進行說明。圖2係表示電流產生電路15與電流控制電路16之各電路構成之一例之電路圖。如圖2所示，電流產生電路15係由n型之MOSFET 21、電流電路22a、22b、構成第1電流鏡電路之p型之MOSFET 23a、23b、及構成第2電流鏡電路之n型之MOSFET 24a、24b、24c構成。分別為電流電路22a、22b之各一端連接於接地端子Vss，電流電路22a之另一端連接於MOSFET 21之源極。分別為 MOSFET 21之汲極與電流電路22b之另一端連接於MOSFET 23a之汲極與MOSFET 23a、23b之各閘極相互連接之第1電流鏡電路之輸入節點，MOSFET 23a、23b之各源極連接於電源端子Vcc。作為第1電流鏡電路之輸出節點之MOSFET 23b之汲極連接於MOSFET 24a的汲極與MOSFET 24a、24b、24c之各閘極相互連接之第2電流鏡電路之輸入節點，MOSFET 24a、24b、24c之各源極連接於接地端子Vss。分別為MOSFET 24b之汲極連接於第1電流輸出端子IOUT1，MOSFET 24c之汲極連接於第2電流輸出端子IOUT2。
如圖2所示，電流控制電路16係包括經串聯連接之6個反相器25a、25b、25c、25d、25e、25f，3個NAND電路26a、26b、26c，及脈衝寬度設定用2個電容器27a、27b而構成。若最前方之反相器25a之輸入連接於輸入端子INC，且將各反相器25a、25b、25c、25d、25e、25f之輸出節點自前方依次設為N1、N2、N3、N4、N5、N6，則電容器27a、27b之各一端分別接地，各另一端連接於節點N3、N4，節點N1、N6分別連接於NAND電路26a之2個輸入，節點N2、N5分別連接於NAND電路26b之2個輸入，NAND電路26a、26b之各輸出分別連接於NAND電路26c之2個輸入，NAND電路26c之輸出連接於輸出端子OUTC。如圖3所示，電流控制電路16係輸出與輸入至輸入端子INC之控制輸入信號Sin之上升及下降同步地輸出之脈衝信號Spc。再者，該脈衝信號Spc係成為相當於自圖9所示之脈衝產生 電路31輸出之第1及第2脈衝之邏輯和的脈衝信號。藉由該脈衝信號Spc，控制自電流產生電路15之2個電流輸出端子IOUT1、IOUT2輸出之電流I1、I2之各電流量。再者，於本實施形態中，電流控制電路16之輸入端子INC係連接於控制輸入端子Inh，但取代於此，無論輸入端子INC與2個反相器11a、11b中之哪一個輸出連接，均可產生相同之脈衝信號Spc。
接著，對驅動器IC1之動作進行說明。於脈衝信號Spc之高位準時，電流產生電路15之MOSFET 21成為接通狀態，從而向第1電流鏡電路同時輸入於電流電路22a上流通之電流Ia與於電流電路22b上流通之電流Ib之合計(Ia+Ib)。另一方面，於脈衝信號Spc之低位準時，MOSFET 21成為斷開狀態，從而僅向第1電流鏡電路輸入於電流電路22b上流通之電流Ib。若分別將第1及第2電流鏡電路之電流鏡比設為m1及m2，則輸出電流I1、I2分別為於脈衝信號Spc之高位準時，成為m1×m2×(Ia+Ib)，於低位準時，成為m1×m2×Ib。因此，僅於輸入至控制輸入端子Inh之輸入信號Sin分別自低位準向高位準、及自高位準向低位準過渡後之固定期間(脈衝信號Spc之高位準之期間)，電流產生電路15之輸出電流I1、I2較穩態時(脈衝信號Spc之低位準之期間)之電流值增加(Ia+Ib)/Ib倍。於本實施形態中，將該倍率(Ia+Ib)/Ib設定為例如10倍左右。
於輸入信號Sin自低位準向高位準過渡之情形時，MOSFET 12a之閘極位準自高位準向低位準過渡，MOSFET 12b之閘極位準自低位準向高位準過渡，MOSFET 12a自接通狀態變為斷開狀態，MOSFET 12b自斷開狀態變為接通狀態。藉此，連接於比較器14之非反轉輸入之節點Na係朝向經由電阻元件13a而供給至正電壓電源端子Vb之經位準移位之高電壓充電，連接於比較器14之反轉輸入之節點Nb係經由MOSFET 12b而藉由電流產生電路15之輸出電流I2朝向接地電位放電。此處，輸入信號Sin剛剛自低位準向高位準過渡後之固定期間係輸出電流I2之電流值增倍，故節點Nb之放電於該固定期間之期間加速，從而節點Nb之電位急速地降低。藉此，節點Na與節點Nb之電位差之極性於短期間內反轉，比較器14之輸出自低位準(與基準電源端子Vs為相同位準)向高位準(與正電壓電源端子Vb為相同位準)過渡，從而將MOSFET 7a設為接通狀態。若於輸入信號Sin自低位準向高位準過渡後，經過上述固定期間，則輸出電流I2之電流值減少至穩態時之值，但MOSFET 12a、12b之閘極位準為相同，因此節點Na與節點Nb之電位差之絕對值係雖較上述固定期間之結束時間點更減少，但極性得以維持，故比較器14之輸出維持為高位準。
於輸入信號Sin自高位準向低位準過渡之情形時，MOSFET 12a之閘極位準自低位準向高位準過渡，MOSFET 12b之閘極位準自高位準向低位準過渡，MOSFET 12a自斷開狀態變為接通狀態，MOSFET 12b自接通狀態變為斷開狀態。藉此，連接於比較器14之反轉輸入之節點Nb係朝向 經由電阻元件13b而供給至正電壓電源端子Vb之經位準移位之高電壓充電，連接於比較器14之非反轉輸入之節點Na係經由MOSFET 12a而藉由電流產生電路15之輸出電流I1朝向接地電位放電。此處，輸入信號Sin剛剛自高位準向低位準過渡後之固定期間係輸出電流I1之電流值增倍，故節點Na之放電於該固定期間之期間加速，從而節點Na之電位急速地降低。藉此，節點Na與節點Nb之電位差之極性於短期間內反轉，比較器14之輸出自高位準(與正電壓電源端子Vb為相同之位準)向低位準(與基準電源端子Vs為相同之位準)過渡，從而將MOSFET 7a設為斷開狀態。若於輸入信號Sin自高位準向低位準過渡後，經過上述固定期間，則輸出電流I1之電流值減少至穩態時之值，但MOSFET 12a、12b之閘極位準為相同，因此節點Na與節點Nb之電位差之絕對值係雖較上述固定期間之結束時間點更減少，但極性得以維持，故比較器14之輸出維持為低位準。
以上，根據構成本發明電路之驅動器IC1，與輸入至控制輸入端子Inh之輸入信號Sin同相之經位準移位信號自比較器14輸出。根據本發明電路，於輸入信號Sin之信號位準之過渡時，加速進行節點Na或節點Nb之放電，故可縮短至自比較器14輸出同相之輸出信號為止之響應時間，並且，又，於節點Na及節點Nb之充放電完成後，能夠以低電流維持比較器14之輸出狀態，故實現驅動器IC1之低消耗電力化。又，於本發明電路中，使用dv/dt電流等同相雜 訊強之差動電路之比較器來取代因雜訊引起之誤動作弱之RS正反器，故可大幅提高相對於因雜訊引起之誤動作之耐受性。
<第2實施形態>
圖4表示使用於反相器電路之IPM，即內置有構成本發明電路之第2實施形態之驅動器IC2之IPM的電路構成之一例。由驅動器IC2、MOSFET 7a、7b、二極體8、及電容器9構成IPM。
如圖4所示，驅動器IC2係包括2個反相器11a、11b，一對n型之MOSFET 12a、12b，一對電阻元件13a、13b，比較器14，電流產生電路17，及電流控制電路16而構成。除第2實施形態之電流產生電路17之電路構成與第1實施形態之電流產生電路15不同之方面外，其他電路構成與第1實施形態相同，因此省略重複之說明。
參照圖5，對電流產生電路17之電路構成進行說明。圖5係表示電流產生電路17之電路構成之一例之電路圖。如圖5所示，電流產生電路17係由n型之MOSFET 21，電流電路22a、22b，構成第1電流鏡電路之p型之MOSFET 23a、23b，及構成第2電流鏡電路之n型之MOSFET 24a、24b構成。與第1實施形態之電流產生電路15之差異在於如下方面：第2電流鏡電路僅由n型之MOSFET 24a、24b構成，去除MOSFET 24c，從而所輸出之電流僅成為輸出電流I1。於電流產生電路17中，僅設置1個電流輸出端子IOUT。因此，輸出電流I1係完全與電流產生電路15相同地，於脈衝 信號Spc之高位準時，成為m1×m2×(Ia+Ib)，於低位準時，成為m1×m2×Ib。因此，僅於輸入至控制輸入端子Inh之輸入信號Sin分別自低位準向高位準、及自高位準向低位準過渡後之固定期間(脈衝信號Spc之高位準之期間)，輸出電流I1較穩態時(脈衝信號Spc之低位準之期間)之電流值增加為(Ia+Ib)/Ib倍。
於第2實施形態中，電流產生電路17之電流輸出端子IOUT僅為1個，因此MOSFET 12a、12b之各源極係共通地連接於電流產生電路17之第1電流輸出端子IOUT。因此，包含一對MOSFET 12a、12b、一對電阻元件13a、13b、及電流產生電路17之電路係作為比較器14之前段之比較器發揮功能。
第2實施形態之驅動器IC2之動作及所發揮之效果係僅除輸出電流I1、I2共通化外，與第1實施形態之驅動器IC1相同，因此省略重複之說明。
<其他實施形態>
以下，對本發明電路之其他實施形態進行說明。
於上述各實施形態中，詳細地對本發明電路之較佳之實施形態之一例進行了說明。本發明電路之電路構成並不限定於上述實施形態，可於不脫離本發明之主旨之範圍內，實現各種變形實施。
例如，上述各實施形態之驅動器IC1、2係藉由自電流控制電路16輸出之脈衝信號Spc，進行使自電流產生電路15、17輸出之電流I1、I2或電流I1之電流量根據脈衝信號 Spc之信號位準而增減之控制，但亦可設為如下方式：設置複數個MOSFET 12a、12b與電流產生電路15之間之電流路徑，從而根據脈衝信號Spc之信號位準，控制該等電流路徑之導通。
具體而言，例如，如圖6所示，驅動器IC3構成為包括2個反相器11a、11b、一對n型之MOSFET 12a、12b、n型之MOSFET 12c、一對電阻元件13a、13b、比較器14、電流產生電路18、及電流控制電路16。
又，如圖7所示，電流產生電路18係由電流電路22b、構成第1電流鏡電路之p型之MOSFET 23a、23b、及構成第2及第3電流鏡電路之n型之MOSFET 24a、24b、24d構成。由MOSFET 24a、24b構成第2電流鏡電路，由MOSFET 24a、24d構成第3電流鏡電路。分別為電流電路22b之一端連接於接地端子Vss，電流電路22b之另一端連接於MOSFET 23a之汲極與MOSFET 23a、23b之各閘極相互連接之第1電流鏡電路之輸入節點，MOSFET 23a、23b之各源極連接於電源端子Vcc。作為第1電流鏡電路之輸出節點之MOSFET 23b之汲極連接於MOSFET 24a之汲極與MOSFET 24a、24b、24d之各閘極相互連接之第2及第3電流鏡電路之輸入節點，MOSFET 24a、24b、24d之各源極連接於接地端子Vss。分別為MOSFET 24b之汲極連接於第1電流輸出端子IOUT1，MOSFET 24d之汲極連接於第3電流輸出端子IOUT3。
MOSFET 12a、12b之各源極分別連接於第1電流輸出端 子IOUT1與MOSFET 12c之汲極，MOSFET 12c之源極連接於第3電流輸出端子IOUT3，從而成為向MOSFET 12c之閘極輸入脈衝信號Spc之電路構成。除該電路構成及電流產生電路18之電路構成外，驅動器IC3之其他部分之電路構成係與第1及第2實施形態之驅動器IC1、2相同。
若將第1至第3電流鏡電路之電流鏡比分別設為m1、m2、m3，並將電流鏡比m2與m3之間之比率即m3/m2設定為與第1及第2實施形態之電流電路22a、22b之間的電流比Ia/Ib相等，則輸出電流I1成為與第1及第2實施形態之輸出電流I1、I2之脈衝信號Spc之低位準時之電流值相同的m1×m2×Ib，輸出電流I3成為m1×m3×Ib(=m1×m2×Ia)。因此，輸出電流I1與輸出電流I3之合計成為與第1及第2實施形態之輸出電流I1、I2之脈衝信號Spc的高位準時之電流值相同之m1×m2×(Ia+Ib)。
藉由以上之電路構成，執行如下之控制：於脈衝信號Spc之高位準時，MOSFET 12c成為接通狀態，向MOSFET 12a、12b流入輸出電流I1與輸出電流I3之兩者，於脈衝信號Spc之低位準時，僅流入輸出電流I1。
進而，相對於圖6及圖7所示之其他實施形態之電路構成，可進一步實現各種變形例。例如，亦可設為分別由2個以上之MOSFET之並聯電路構成MOSFET 12a、12b，將各組之各1個MOSFET連接於第1電流輸出端子IOUT1，將各組之各個其他MOSFET經由MOSFET 12c而連接於第3電流輸出端子IOUT3。
即，於本發明電路中，將輸入信號或與輸入信號同相之信號設為閘極輸入之第1 MOSFET、與將與輸入信號逆相之信號設為閘極輸入之第2 MOSFET並不分別限定於單體之MOSFET，亦可分別設為由2個以上之MOSFET構成之MOSFET電路。又，亦可於該MOSFET電路內，組入將脈衝信號Spc設為閘極輸入之MOSFET。
進而，MOSFET 12a、12b係只要為根據閘極輸入之電壓位準而控制流入至連接於電阻元件13a、13b及比較器之輸入端子之端子(相當於輸出端子)之電流量的電流控制元件，則亦可為除MOSFET外之元件，又，並非一定為單體之元件。
[產業上之可利用性]
本發明之位準移位電路係可使用於根據較低之電壓位準之控制信號而對半橋連接且施加較高的電壓之高壓側開關元件進行控制之驅動器電路，且可廣範圍地使用於不僅向反相器電路而且向具有電壓差之電路之位準移位。
1‧‧‧本發明之位準移位電路(驅動器IC)
2‧‧‧本發明之位準移位電路(驅動器IC)
3‧‧‧本發明之位準移位電路(驅動器IC)
7a‧‧‧n型MOSFET
7b‧‧‧n型MOSFET
8‧‧‧二極體
9‧‧‧電容器
11a‧‧‧反相器
11b‧‧‧反相器
12a‧‧‧n型MOSFET
12b‧‧‧n型MOSFET
13a‧‧‧電阻元件
13b‧‧‧電阻元件
14‧‧‧比較器
15‧‧‧電流產生電路
17‧‧‧電流產生電路
18‧‧‧電流產生電路
16‧‧‧電流控制電路
20‧‧‧高壓側電路
36‧‧‧高壓側電路
21‧‧‧n型MOSFET
24a‧‧‧n型MOSFET
24b‧‧‧n型MOSFET
24c‧‧‧n型MOSFET
24d‧‧‧n型MOSFET
23a‧‧‧p型MOSFET
23b‧‧‧p型MOSFET
25a‧‧‧反相器
25b‧‧‧反相器
25c‧‧‧反相器
25d‧‧‧反相器
25e‧‧‧反相器
25f‧‧‧反相器
26a‧‧‧NAND電路
26b‧‧‧NAND電路
26c‧‧‧NAND電路
27a‧‧‧電容器
27b‧‧‧電容器
30‧‧‧先前之位準移位電路(驅動器IC)
31‧‧‧脈衝產生電路
32a‧‧‧n型MOSFET
32b‧‧‧n型MOSFET
33a‧‧‧電阻
33b‧‧‧電阻
34‧‧‧RS正反器
35‧‧‧反相器
41a‧‧‧反相器
41b‧‧‧反相器
41c‧‧‧反相器
41d‧‧‧反相器
41e‧‧‧反相器
41f‧‧‧反相器
43a‧‧‧反相器
43b‧‧‧反相器
42a‧‧‧NAND電路
42b‧‧‧NAND電路
44a‧‧‧電容器
44b‧‧‧電容器
GND‧‧‧IPM之輸出用接地端子
HV‧‧‧IPM之高電壓電源端子
IN‧‧‧脈衝產生電路之輸入端子
INC‧‧‧電流控制電路之輸入端子
ING‧‧‧電流產生電路之輸入端子
Inh‧‧‧驅動器IC之高壓側之控制輸入端子
INH‧‧‧IPM之高壓側之控制輸入端子
Inl‧‧‧驅動器IC之低壓側之控制輸入端子
INL‧‧‧IPM之低壓側之控制輸入端子
IOUT‧‧‧電流產生電路之電流輸出端子
IOUT1‧‧‧電流產生電路之電流輸出端子
IOUT2‧‧‧電流產生電路之電流輸出端子
IOUT3‧‧‧電流產生電路之電流輸出端子
IPM‧‧‧智慧功率模組
Na‧‧‧連接於比較器之非反轉輸入之節點
Nb‧‧‧連接於比較器之反轉輸入之節點
OUT‧‧‧IPM之輸出端子
OUT1‧‧‧脈衝產生電路之第1輸出端子
OUT2‧‧‧脈衝產生電路之第2輸出端子
OUTC‧‧‧電流控制電路之輸出端子
Q‧‧‧RS正反器之輸出端子
R‧‧‧RS正反器之復位端子
S‧‧‧RS正反器之置位端子
Vb‧‧‧驅動器IC之高壓側之正電壓電源端子
Vcc‧‧‧驅動器IC之電源端子
VCC‧‧‧IPM之電源端子
Vh‧‧‧驅動器IC之高壓側之輸出端子
Vl‧‧‧驅動器IC之低壓側之輸出端子
Vs‧‧‧驅動器IC之高壓側之基準電源端子
Vss‧‧‧驅動器IC之接地端子
VSS‧‧‧IPM之接地端子
圖1係表示本發明之位準移位電路之第1實施形態之電路構成例的電路圖。
圖2係表示圖1所示之位準移位電路中使用之電流產生電路與電流控制電路之電路構成例的電路圖。
圖3係表示電流控制電路之動作之控制輸入信號Sin與脈衝信號Spc之信號波形圖。
圖4係表示本發明之位準移位電路之第2實施形態之電路 構成例的電路圖。
圖5係表示圖4所示之位準移位電路中使用之電流產生電路之電路構成例的電路圖。
圖6係表示本發明之位準移位電路之其他實施形態之電路構成例的電路圖。
圖7係表示圖6所示之位準移位電路中使用之電流產生電路之電路構成例的電路圖。
圖8係表示包括先前之位準移位電路之反相器電路之電路構成例的電路圖。
圖9係表示圖8所示之先前之位準移位電路中使用之脈衝產生電路的電路構成例之電路圖。
圖10係表示圖9所示之脈衝產生電路之動作之輸入信號與第1及第2脈衝的信號波形圖。
1‧‧‧本發明之位準移位電路(驅動器IC)
7a‧‧‧n型MOSFET
7b‧‧‧n型MOSFET
8‧‧‧二極體
9‧‧‧電容器
11a‧‧‧反相器
11b‧‧‧反相器
12a‧‧‧n型MOSFET
12b‧‧‧n型MOSFET
13a‧‧‧電阻元件
13b‧‧‧電阻元件
14‧‧‧比較器
15‧‧‧電流產生電路
16‧‧‧電流控制電路
20‧‧‧高壓側電路
GND‧‧‧IPM之輸出用接地端子
HV‧‧‧IPM之高電壓電源端子
I1‧‧‧輸出電流
I2‧‧‧輸出電流
INC‧‧‧電流控制電路之輸入端子
ING‧‧‧電流產生電路之輸入端子
Inh‧‧‧驅動器IC之高壓側之控制輸入端子
INH‧‧‧IPM之高壓側之控制輸入端子
Inl‧‧‧驅動器IC之低壓側之控制輸入端子
INL‧‧‧IPM之低壓側之控制輸入端子
IOUT1‧‧‧電流產生電路之電流輸出端子
IOUT2‧‧‧電流產生電路之電流輸出端子
IPM‧‧‧智慧功率模組
Na‧‧‧連接於比較器之非反轉輸入之節點
Nb‧‧‧連接於比較器之反轉輸入之節點
OUT‧‧‧IPM之輸出端子
OUTC‧‧‧電流控制電路之輸出端子
Sin‧‧‧輸入信號
Spc‧‧‧脈衝信號
Vb‧‧‧驅動器IC之高壓側之正電壓電源端子
Vcc‧‧‧驅動器IC之電源端子
VCC‧‧‧IPM之電源端子
Vh‧‧‧驅動器IC之高壓側之輸出端子
Vl‧‧‧驅動器IC之低壓側之輸出端子
Vs‧‧‧驅動器IC之高壓側之基準電源端子
Vss‧‧‧驅動器IC之接地端子
VSS‧‧‧IPM之接地端子

Claims (4)

  1. 一種位準移位電路，其特徵在於其係輸出使輸入信號之信號位準移位之輸出信號者，且包括：第1電流控制元件，其將上述輸入信號或與上述輸入信號同相之信號設為第1閘極輸入，根據上述第1閘極輸入之電壓位準而控制於輸出端子中流通之電流量；第2電流控制元件，其將與上述輸入信號逆相之信號設為第2閘極輸入，根據上述第2閘極輸入之電壓位準而控制於輸出端子中流通之電流量；第1電阻元件，其一端與上述輸出信號之供給高位準側之輸出電壓之移位位準電源端子連接，另一端與上述第1電流控制元件之輸出端子連接；第2電阻元件，其一端與上述移位位準電源端子連接，另一端與上述第2電流控制元件之輸出端子連接；比較器，其一對差動輸入端子之一者連接於上述第1電流控制元件之輸出端子，另一者連接於上述第2電流控制元件之輸出端子，將上述一對差動輸入端子間之電壓差增幅而生成上述輸出信號；及電流控制電路，其分別與上述輸入信號之信號位準之上升及下降同步而對經由上述第1電阻元件而流入至上述第1電流控制元件之第1電流之電流量、及經由上述第2電阻元件而流入至上述第2電流控制元件之第2電流之電流量進行控制。
  2. 如請求項1之位準移位電路，其中上述第1電流控制元件 由第1 MOSFET構成，且向其閘極輸入上述第1閘極輸入，其汲極構成上述第1電流控制元件之輸出端子，上述第2電流控制元件由第2 MOSFET構成，且向其閘極輸入上述第2閘極輸入，其汲極構成上述第2電流控制元件之輸出端子，包括具有第1電路構成與第2電路構成中之任一者之電路構成之電流產生電路，該第1電路構成係各自產生上述第1電流與上述第2電流，該第2電路構成係產生將上述第1電流與上述第2電流相加而成之第3電流，於上述電流產生電路具有上述第1電路構成之情形時，上述電流產生電路之輸出上述第1電流之第1電流輸出端子與上述第1 MOSFET之源極連接，上述電流產生電路之輸出上述第2電流之第2電流輸出端子與上述第2 MOSFET之源極連接，上述電流控制電路分別與上述輸入信號之信號位準之上升及下降同步而分別增減上述第1電流及上述第2電流，於上述電流產生電路具有上述第2電路構成之情形時，上述電流產生電路之輸出上述第3電流之電流輸出端子與上述第1及第2 MOSFET之各源極相互連接，上述電流控制電路分別與上述輸入信號之信號位準之上升及下降同步而增減上述第3電流。
  3. 如請求項2之位準移位電路，其中上述電流控制電路於上述輸入信號之信號位準之上升及下降後之各固定期間，在上述電流產生電路具有上述第1電路構成之情形 時，使上述第1電流及上述第2電流分別較除上述固定期間外之各穩態值增加，於上述電流產生電路具有上述第2電路構成之情形時，使上述第3電流較除上述固定期間外之穩態值增加。
  4. 如請求項3之位準移位電路，其中上述電流控制電路係分別檢測上述輸入信號之信號位準之上升及下降而於上述各固定期間，生成信號位準變化之脈衝信號，並根據上述脈衝信號之上述信號位準而增減上述電流產生電路產生之電流之輸出電流量。
TW101132398A 2011-09-30 2012-09-05 Quasi-shift circuit TWI482432B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011216162 2011-09-30

Publications (2)

Publication Number Publication Date
TW201315150A true TW201315150A (zh) 2013-04-01
TWI482432B TWI482432B (zh) 2015-04-21

Family

ID=47994952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132398A TWI482432B (zh) 2011-09-30 2012-09-05 Quasi-shift circuit

Country Status (6)

Country Link
US (1) US8957721B2 (zh)
EP (1) EP2763320A4 (zh)
JP (1) JP5719446B2 (zh)
CN (1) CN103843251B (zh)
TW (1) TWI482432B (zh)
WO (1) WO2013046898A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396579B2 (en) 2014-09-16 2019-08-27 Navitas Semiconductor, Inc. GaN circuit drivers for GaN circuit loads
US11296701B2 (en) 2018-10-25 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Single-polarity level shifter circuit and semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9264022B2 (en) * 2013-04-18 2016-02-16 Sharp Kabushiki Kaisha Level shift circuit
WO2015008331A1 (ja) * 2013-07-16 2015-01-22 三菱電機株式会社 半導体素子の駆動回路および半導体装置
US9455712B2 (en) 2014-08-01 2016-09-27 Qualcomm Incorporated Fast voltage domain converters with symmetric and supply insensitive propagation delay
US9496873B2 (en) * 2014-08-04 2016-11-15 Qualcomm Incorporated Fast low power level shifters
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6954845B2 (ja) * 2018-01-09 2021-10-27 株式会社東海理化電機製作所 レベルシフト装置、及びｉｃ装置
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200020A (ja) * 1996-01-17 1997-07-31 Fuji Electric Co Ltd レベルシフト回路
US5896043A (en) * 1989-02-10 1999-04-20 Fuji Electric Co., Ltd. Level shift circuit
JP3635975B2 (ja) 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
JP3838083B2 (ja) 2001-12-10 2006-10-25 サンケン電気株式会社 レベルシフト回路
KR100502188B1 (ko) * 2003-08-14 2005-07-20 삼성전자주식회사 심볼 레이트 수신기의 타이밍 복원 회로 및 방법
JP2006080679A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp 電圧比較回路
JP5401774B2 (ja) * 2007-08-27 2014-01-29 富士電機株式会社 半導体素子のゲート駆動回路
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
JP2010021712A (ja) * 2008-07-09 2010-01-28 Denso Corp レベルシフト回路
US8320770B2 (en) * 2009-03-20 2012-11-27 Fujitsu Limited Clock and data recovery for differential quadrature phase shift keying
JP5018866B2 (ja) 2009-11-19 2012-09-05 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
US20110150060A1 (en) * 2009-12-23 2011-06-23 Sun Microsystems, Inc. Voltage Margin Monitoring for an ADC-Based Serializer/Deserializer in Mission Mode
US8766696B2 (en) * 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
US8615062B2 (en) * 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US9014313B2 (en) * 2012-02-07 2015-04-21 Lsi Corporation Error signature analysis for data and clock recovery in a communication system
US8823426B2 (en) * 2012-10-24 2014-09-02 SK Hynix Inc. Deserializers

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396579B2 (en) 2014-09-16 2019-08-27 Navitas Semiconductor, Inc. GaN circuit drivers for GaN circuit loads
TWI677779B (zh) * 2014-09-16 2019-11-21 納維達斯半導體公司 功率轉換電子電路及功率轉換電子組件
US10897142B2 (en) 2014-09-16 2021-01-19 Navitas Semiconductor Limited Half bridge circuit with bootstrap capacitor charging circuit
US10944270B1 (en) 2014-09-16 2021-03-09 Navitas Semiconductor Limited GaN circuit drivers for GaN circuit loads
US11545838B2 (en) 2014-09-16 2023-01-03 Navitas Semiconductor Limited Half-bridge circuit using separately packaged GaN power devices
US11605955B2 (en) 2014-09-16 2023-03-14 Navitas Semiconductor Limited Half-bridge circuit using GaN power devices
US11757290B2 (en) 2014-09-16 2023-09-12 Navitas Semiconductor Limited Half-bridge circuit using flip-chip GaN power devices
US11770010B2 (en) 2014-09-16 2023-09-26 Navitas Semiconductor Limited Half-bridge circuit using separately packaged GaN power devices
US11862996B2 (en) 2014-09-16 2024-01-02 Navitas Semiconductor Limited Pulsed level shift and inverter circuits for GaN devices
US11888332B2 (en) 2014-09-16 2024-01-30 Navitas Semiconductor Limited Half-bridge circuit using monolithic flip-chip GaN power devices
US11296701B2 (en) 2018-10-25 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Single-polarity level shifter circuit and semiconductor device

Also Published As

Publication number Publication date
CN103843251A (zh) 2014-06-04
JP5719446B2 (ja) 2015-05-20
US8957721B2 (en) 2015-02-17
CN103843251B (zh) 2016-08-24
US20140347116A1 (en) 2014-11-27
WO2013046898A1 (ja) 2013-04-04
JPWO2013046898A1 (ja) 2015-03-26
EP2763320A1 (en) 2014-08-06
EP2763320A4 (en) 2015-04-15
TWI482432B (zh) 2015-04-21

Similar Documents

Publication Publication Date Title
TWI482432B (zh) Quasi-shift circuit
KR100947037B1 (ko) 반도체장치
JP5945629B2 (ja) レベルシフト回路
JP5267402B2 (ja) 半導体回路
JPH09200017A (ja) 半導体装置
US9444249B2 (en) Semiconductor driving device and semiconductor device
TWI483550B (zh) 動態控制電位移位電路
JP5530669B2 (ja) 半導体回路
CN110830027B (zh) 转压器
CN115118148A (zh) 高侧晶体管的驱动电路、切换电路、dc/dc转换器的控制器
CN117394844A (zh) 电平移位电路、驱动电路和半桥电路
CN103534946A (zh) 控制绝缘栅型开关元件的栅极的电位的半导体装置及电路
JP3900178B2 (ja) レベルシフト回路
JP5968598B2 (ja) 半導体装置
US20020017918A1 (en) Pulse generation circuit and a drive circuit
KR101066226B1 (ko) 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
US10367495B2 (en) Half-bridge driver circuit
TWI826902B (zh) 電荷泵電路
JP2012005295A (ja) モータ駆動回路
JP2008028916A (ja) 四端子二重絶縁ゲート電界トランジスタによるｍｏｓ回路
JP2013039031A (ja) 半導体装置
JP2015106741A (ja) 制御信号生成回路及び回路装置
JP2010178293A (ja) レベルシフト回路
JPH07221625A (ja) バッファ回路
ITMI20082297A1 (it) Dispositivo di filtraggio dei segnali di ingresso ad un circuito bistabile e circuito di controllo di transistor comprendente detto dispositivo di filtraggio ed il circuito bistabile.