JP2015106741A - 制御信号生成回路及び回路装置 - Google Patents
制御信号生成回路及び回路装置 Download PDFInfo
- Publication number
- JP2015106741A JP2015106741A JP2013246525A JP2013246525A JP2015106741A JP 2015106741 A JP2015106741 A JP 2015106741A JP 2013246525 A JP2013246525 A JP 2013246525A JP 2013246525 A JP2013246525 A JP 2013246525A JP 2015106741 A JP2015106741 A JP 2015106741A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- generation circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 51
- 230000003111 delayed effect Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000000630 rising effect Effects 0.000 claims description 19
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000001934 delay Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
Description
また第1遅延部の出力信号に対して、第2遅延部が立ち上がり又は立ち下がりのいずれか一方を遅延させて出力する。これにより第2遅延部の出力信号は、入力パルス信号よりパルス幅を短くした信号となる。ハイサイド制御信号又はローサイド制御信号の他方は、第2遅延部の出力信号に基づいて生成する。
これにより、ハイサイドスイッチ又はローサイドスイッチの一方は、入力パルス信号と同じデューティ比で制御されるため制御性の悪化を低減することができる。またハイサイドスイッチ又はローサイドスイッチの他方は、パルス幅を短くした信号で開閉の制御を行うことができるため、デッドタイムを設けることができる。
これによりローサイド制御信号は、ハイサイド制御信号に対して立ち上がり及び立ち下がりの両方にデッドタイムを設けた信号とすることができる。
2 パルス信号生成回路
3 制御回路
5 ハイサイドFET
6 ローサイドFET
7 出力端子
10 入力端子
11 第1遅延回路
12 第2遅延回路
13 ハイサイド出力端子
14 ローサイド出力端子
A1 論理和素子
C、C1〜C2n−1、C11 コンデンサ
I1〜I2n−1 論理反転素子
J21〜J24 論理反転素子
L コイル
R1〜R2n−1、R11、R12 抵抗
Claims (6)
- 入力パルス信号を基に、直列に接続されたハイサイドスイッチ及びローサイドスイッチの開閉をそれぞれ制御するハイサイド制御信号及びローサイド制御信号を生成する制御信号生成回路において、
前記入力パルス信号を遅延させると共に、論理を反転させた信号を出力する第1遅延部と、
該第1遅延部が出力した信号の立ち上がり又は立ち下がりのいずれか一方を遅延させた信号を出力する第2遅延部と、
前記第1遅延部が出力した信号に基づいて前記ハイサイド制御信号又は前記ローサイド制御信号の一方を生成し、前記第2遅延部が出力した信号に基づいて前記ハイサイド制御信号又は前記ローサイド制御信号の他方を生成する生成部と
を備えることを特徴とする制御信号生成回路。 - 前記生成部は、前記入力パルス信号の反転信号と、前記第2遅延部が立ち上がりを遅延させた信号との論理和の信号を前記ローサイド制御信号として出力すること
を特徴とする請求項1に記載の制御信号生成回路。 - 前記生成部は、前記第1遅延部が遅延させた信号の反転信号を前記ハイサイド制御信号として出力すること
を特徴とする請求項2に記載の制御信号生成回路。 - 前記第1遅延部は、複数個の抵抗及び容量と、奇数個の論理反転素子とを有し、
前記入力パルス信号が入力される入力端から遅延及び論理反転させた信号を出力する出力端までの間に、前記抵抗及び論理反転素子が交互に直列に接続され、
前記論理反転素子の入力及び固定電位間に前記容量が接続された構成であること
を特徴とする請求項1乃至請求項3のいずれか1つに記載の制御信号生成回路。 - 前記第2遅延部は、
前記第1遅延部からの信号が入力される入力端から遅延させた信号を出力する出力端までの間に、逆方向に接続されたダイオードと、
直列に接続された2つの抵抗と、
該2つの抵抗間に一端が接続され、他端が固定電位に接続された容量と
を有し、
前記ダイオード及び2つの抵抗が並列に接続された構成であること
を特徴とする請求項1乃至請求項4のいずれか1つに記載の制御信号生成回路。 - 請求項1乃至請求項5のいずれか1つに記載の制御信号生成回路と、
直列に接続された前記ハイサイドスイッチ及び前記ローサイドスイッチと、
前記制御信号生成回路への入力パルス信号を生成するパルス信号生成回路と
を備え、
前記制御信号生成回路が生成したハイサイド制御信号に基づいて前記ハイサイドスイッチの開閉を制御し、
前記制御信号生成回路が生成したローサイド制御信号に基づいて前記ローサイドスイッチの開閉を制御すること
を特徴とする回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246525A JP6277691B2 (ja) | 2013-11-28 | 2013-11-28 | 制御信号生成回路及び回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246525A JP6277691B2 (ja) | 2013-11-28 | 2013-11-28 | 制御信号生成回路及び回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015106741A true JP2015106741A (ja) | 2015-06-08 |
JP6277691B2 JP6277691B2 (ja) | 2018-02-14 |
Family
ID=53436666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013246525A Active JP6277691B2 (ja) | 2013-11-28 | 2013-11-28 | 制御信号生成回路及び回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6277691B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110176871A (zh) * | 2018-02-21 | 2019-08-27 | Ixys有限责任公司 | 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
JP2001258268A (ja) * | 2000-03-09 | 2001-09-21 | Sanyo Electric Co Ltd | ハーフブリッジ形インバータ回路 |
JP2005110366A (ja) * | 2003-09-29 | 2005-04-21 | Toyota Industries Corp | ドライブ回路 |
JP2005304226A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ回路及びスイッチング電源装置 |
JP2006508629A (ja) * | 2002-11-29 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | スイッチング回路のためのドライバおよび駆動方法 |
JP2006318647A (ja) * | 2006-08-21 | 2006-11-24 | Nec Electronics Corp | 半導体記憶装置 |
-
2013
- 2013-11-28 JP JP2013246525A patent/JP6277691B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
JP2001258268A (ja) * | 2000-03-09 | 2001-09-21 | Sanyo Electric Co Ltd | ハーフブリッジ形インバータ回路 |
JP2006508629A (ja) * | 2002-11-29 | 2006-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | スイッチング回路のためのドライバおよび駆動方法 |
JP2005110366A (ja) * | 2003-09-29 | 2005-04-21 | Toyota Industries Corp | ドライブ回路 |
JP2005304226A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ回路及びスイッチング電源装置 |
JP2006318647A (ja) * | 2006-08-21 | 2006-11-24 | Nec Electronics Corp | 半導体記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110176871A (zh) * | 2018-02-21 | 2019-08-27 | Ixys有限责任公司 | 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器 |
EP3570440A1 (en) * | 2018-02-21 | 2019-11-20 | Ixys, Llc | Gate driver for switching converter having body diode power loss minimization |
CN110176871B (zh) * | 2018-02-21 | 2021-06-11 | Ixys有限责任公司 | 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器 |
CN113315403A (zh) * | 2018-02-21 | 2021-08-27 | Ixys有限责任公司 | 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器 |
TWI748662B (zh) * | 2018-02-21 | 2021-12-01 | 美商艾賽斯股份有限公司 | 閘極驅動器積體電路 |
EP4057509A1 (en) * | 2018-02-21 | 2022-09-14 | Littelfuse, Inc. | Gate driver for switching converter having body diode power loss minimization |
CN113315403B (zh) * | 2018-02-21 | 2024-05-17 | Ixys有限责任公司 | 用于使体二极管功率损耗最小化的开关转换器的栅极驱动器 |
Also Published As
Publication number | Publication date |
---|---|
JP6277691B2 (ja) | 2018-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5945629B2 (ja) | レベルシフト回路 | |
JP5267402B2 (ja) | 半導体回路 | |
US8552768B2 (en) | Transistor switch control circuit | |
TWI482432B (zh) | Quasi-shift circuit | |
JP4938439B2 (ja) | スイッチング制御回路 | |
US20160268900A1 (en) | Power supply circuit and control method thereof | |
WO2016166941A1 (ja) | 信号伝達回路及びスイッチング素子の駆動装置 | |
JP2013238218A (ja) | 電流制御機能および自己遮断機能を備えた半導体装置 | |
KR20120041789A (ko) | 데드 타임 생성 회로 및 모터 제어 장치 | |
JP2014068326A (ja) | 駆動回路 | |
JP6634329B2 (ja) | 半導体装置 | |
JP6277691B2 (ja) | 制御信号生成回路及び回路装置 | |
JP6087670B2 (ja) | パルス生成回路 | |
CN103580651A (zh) | 低相位抖动的振荡器 | |
US9735682B1 (en) | Step-down circuit | |
US20210257910A1 (en) | Auto Calibration Dead-Time Control Circuit | |
JP5641908B2 (ja) | 制御回路 | |
US7915964B2 (en) | Variable frequency oscillating circuit | |
JP2009201110A (ja) | パワーエレクトロニクスコンポーネントを制御するためのデバイス及び回路、関連する駆動方法、並びに関連する点弧子 | |
JP2014085745A (ja) | 基準電圧生成回路 | |
US9154120B2 (en) | Electronic circuit | |
JP2012253897A (ja) | ゲート駆動回路 | |
JP6119413B2 (ja) | 半導体回路及び電圧測定システム | |
KR102015185B1 (ko) | 넓은 출력 전류 범위를 가지는 히스테리틱 부스트 컨버터 | |
JP2015106929A (ja) | スナバ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6277691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |