TW201314766A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW201314766A
TW201314766A TW101120738A TW101120738A TW201314766A TW 201314766 A TW201314766 A TW 201314766A TW 101120738 A TW101120738 A TW 101120738A TW 101120738 A TW101120738 A TW 101120738A TW 201314766 A TW201314766 A TW 201314766A
Authority
TW
Taiwan
Prior art keywords
flow rate
etching
gas
plasma
ratio
Prior art date
Application number
TW101120738A
Other languages
English (en)
Other versions
TWI450332B (zh
Inventor
Shuichiro Uda
Takaaki Nezu
Shinji Fuchigami
Koji Maruyama
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201314766A publication Critical patent/TW201314766A/zh
Application granted granted Critical
Publication of TWI450332B publication Critical patent/TWI450332B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之提供一種電漿蝕刻方法，於蝕刻基板表面以形成穴部時，可使穴部側壁對基板表面垂直，並可高速地蝕刻矽層。本發明之電漿蝕刻方法，對設置有於矽層之上方形成光阻層而構成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的蝕刻氣體電漿化之電漿，蝕刻矽層；該電漿蝕刻方法包含如下步驟：第1步驟，，在以氧氣流量對於氟化硫氣體流量之流量比為第1流量比的狀態下進行蝕刻；第2步驟，以使流量比自第1流量比成為較第1流量比更小之第2流量比的方式，減少氧氣流量並進行蝕刻；以及第3步驟，在使流量比為第2流量比的狀態下進行蝕刻。

Description

電漿蝕刻方法
本發明係關於一種以電漿施行蝕刻之電漿蝕刻方法。
半導體裝置之製造領域中，因半導體裝置之微細化而進行諸多提高密集度的嘗試。此外，近年因被稱作三維安裝之以半導體裝置的疊層，提升每單位面積之密集度的嘗試亦頗為盛行。
疊層之半導體裝置，具備貫通例如由矽層構成之基板而形成的電極，藉由此電極加以電性連接。形成此等貫通基板之電極時，使用塗布裝置於基板塗布光阻，並使用曝光裝置進行曝光後，藉由顯影裝置施行顯影以形成光阻圖案。之後，以形成之光阻圖案為遮罩，使用例如電漿蝕刻裝置蝕刻基板，藉以形成由貫通孔或導通孔等構成之穴部。此外，於基板形成穴部後，灰化殘存於基板之光阻以將其去除。
使用電漿蝕刻裝置，蝕刻例如由矽層構成之基板時，藉由將含有SF6氣體等之含氟化合物氣體的蝕刻氣體電漿化之電漿，蝕刻矽層。
作為前述之穴部，要求形成具有通常100μm程度之深度尺寸者。然則，在蝕刻氣體僅由SF6氣體等之含氟化合物氣體構成的情況下，藉由將蝕刻氣體電漿化之電漿進行蝕刻時，蝕刻容易成為等向性蝕刻，光阻圖案之側壁亦變得容易被蝕刻。其結果，容易發生蝕刻區域往橫方向擴大之所謂的底切，難以獲得垂直的側壁形狀。
此處，在將矽層進行電漿蝕刻之步驟開始前，藉由將容易於基板表面堆積堆積物之蝕刻氣體電漿化的電漿，施行於光阻圖案之頂面及側壁形成保護膜的步驟(參考例如專利文獻1)。藉此，光阻圖案之側壁變得難以蝕刻，不易發生底切。
[習知技術文獻]
[專利文獻]
專利文獻1 日本特開2009-206401號公報
然而，近來，要求形成具有100μm以上之深度尺寸的穴部，需要長時間地施行電漿蝕刻。此外，由於對最近之半導體裝置要求更進一步的微細化，故要求形成具有10~20μm程度之較小直徑尺寸的穴部。
包含有在光阻圖案之頂面及側壁形成保護膜的步驟、以及其後，將矽層進行電漿蝕刻的步驟之習知的蝕刻處理中，為了使保護膜對於電漿長時間曝露仍可承受，不得不使形成之保護膜增厚。如此一來，則形成保護膜的步驟所需要之時間增加，故電漿蝕刻所需要之整體時間亦增加。因此，無法高速地蝕刻矽層，半導體裝置之生產力降低。
此外，隨著形成之穴部的直徑尺寸之減少，對於穴部的直徑尺寸之穴部側壁所形成之保護膜的厚度尺寸之比例變大。是故，因沿著穴部的深度方向之保護膜其厚度尺寸差異等而難以獲得垂直的側壁形狀。此外，隨著形成之穴部的直徑尺寸之減少，用於堆積保護膜之蝕刻氣體變得難以到達穴部側壁，難以形成保護膜。此一結果，無法抑制底切的發生，無法使穴部側壁對基板表 面垂直。
鑒於上述問題，本發明之目的在於提供一種電漿蝕刻方法，蝕刻形成有光阻圖案之基板表面以形成穴部時，可使穴部側壁對基板表面垂直，並可高速地蝕刻矽層。
為了解決上述課題，本發明之特徵為具有如下敘述之手段。
依本發明之一實施例，提供一種電漿蝕刻方法，對設置有由矽層構成，且該矽層之上方形成圖案化為既定圖案之光阻層而構成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化之電漿，以該光阻層為遮罩而蝕刻該矽層；該電漿蝕刻方法包含如下步驟：第1步驟，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比的狀態下，蝕刻該矽層；第2步驟，以使該流量比自該第1流量比成為較該第1流量比更小的第2流量比的方式，減少氧氣流量並蝕刻該矽層；以及第3步驟，在使該流量比為該第2流量比的狀態下，蝕刻該矽層。
此外，依本發明之另一實施例，提供一種電漿蝕刻方法，對設置有由矽層構成，且該矽層之上方形成圖案化為既定圖案之光阻層而構成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化之電漿，以該光阻層為遮罩而蝕刻該矽層；於開始蝕刻時，將較既定磁場更大之第1磁場施加於該被處理基板，並在使該流量比為該第1流量比的狀態下，於該被處理基板表面堆積該保護膜，此既定磁場中，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比時，將該蝕刻氣體電漿化之電漿與該 光阻層反應藉以於該被處理基板表面堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等；隨著蝕刻的進行，在對該被處理基板施加該第1磁場的狀態下，藉由減少氧氣流量，使該蝕刻速度較該堆積速度更相對地增大。
此外，依本發明之更另一實施例，提供一種電漿蝕刻方法，對設置有由矽層構成，且該矽層之上方形成圖案化為既定圖案之光阻層而構成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化之電漿，以該光阻層為遮罩，蝕刻該矽層以形成穴部；於開始蝕刻時，將較既定磁場更大之第1磁場施加於該被處理基板，並在使該流量比為該第1流量比的狀態下，於該光阻層的表面及該穴部之側壁的背面堆積該保護膜，此既定磁場中，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比時，令該蝕刻氣體電漿化而產生之氧自由基與該光阻層反應，俾使於該光阻層的表面及形成之該穴部的側壁堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等；隨著該穴部的深度尺寸之增加，在對該被處理基板施加該第1磁場的狀態下，藉由減少氧氣流量，使該蝕刻速度較該堆積速度更相對地增大。
依本發明，在蝕刻形成有光阻圖案之基板表面以形成穴部時，可使穴部側壁對基板表面垂直，並可高速地蝕刻矽層。
[實施本發明之最佳形態]
其次，對於用於實施本發明之形態，與附圖一同進行說明。
(第1實施形態)
首先，對本發明的第1實施形態之電漿蝕刻方法加以說明。
圖1為，顯示適合本實施形態之電漿蝕刻方法的電漿蝕刻裝置之構成的概略剖面圖。圖2為，示意環二極磁體24之構成的橫剖面圖。圖3為，用於說明腔室1內所形成之電場及磁場的圖。圖4為，顯示蝕刻氣體供給系統23之構成的圖。
電漿蝕刻裝置，構成為磁控反應性離子蝕刻(Reactive Ion Etching；RIE)型之電漿蝕刻裝置，具有例如由鋁或不鏽鋼等金屬構成之腔室(處理容器)1。
腔室1內，設有供載置作為被處理基板之例如矽晶圓(以下單以「晶圓」稱之)W所用的工作台或基座2。基座2例如由鋁構成，隔著絶緣構件3被由導體構成之支持部4所支持。基座2之頂面周圍，配置例如由石英構成之對焦環5。於基座2之頂面，設置藉由靜電吸附力保持晶圓W所用之靜電吸盤6。基座2與支持部4，可藉由包含滾珠螺桿7之升降機構而升降，設置於支持部4下方之升降驅動部(未圖示)，以不鏽鋼構成之伸縮囊8所覆蓋。伸縮囊8之外側設有伸縮護蓋9。對焦環5之底面與擋板10相連接，對焦環5介由擋板10、支持部4及伸縮囊8而與腔室1導通。腔室1係為接地。
另，基座2及支持部4，相當於本發明之支持部。
於腔室1之一部分係具有相對較大直徑部分的下部1b之側壁，形成排氣口11，排氣口11介由排氣管與排氣系統12相連接。藉由使排氣系統12之真空泵作動，可將腔室1內之處理空間減壓至既定真空度為止。腔室1之下部1b的側壁，亦安裝開關晶圓W之搬入出口的閘閥13。
基座2，介由匹配器14與電漿產生及反應性離子蝕刻(RIE)用之第1高頻電源15電性連接。第1高頻電源15，將具有例如40MHz之第1頻率的第1高頻電力，供給予下部電極，即供給予基座2。
腔室1之頂棚部，作為將後述沖淋頭20保持為接地電位之上部電極而設置。因此，來自第1高頻電源15之第1高頻電力，被供給至基座2與沖淋頭20之間。
基座2，亦介由個別的匹配器25，與第1高頻電源15並列地，電性連接第2高頻電源26。第2高頻電源26，將具有較第1高頻電源15供給之第1高頻電力其第1頻率更低的，例如3.6MHz之第2頻率的第2高頻電力，疊加地供給予基座2。來自第2高頻電源26之第2高頻電力，如同後述地，用於防止在形成穴部時，發生之穴部側壁粗糙的情形。
靜電吸盤6，將由導電膜構成之電極6a夾入一對絶緣片6b之間，於電極6a電性連接直流電源16。藉由來自直流電源16之直流電壓，能夠以靜電引力將晶圓W吸附保持。
於基座2內部，設置例如往圓周方向延伸之冷媒室17。此一冷媒室17，以外接之急冷器單元(未圖示)介由配管17a、17b循環供給既定溫度之冷媒，例如冷卻水。可藉由冷媒之溫度控制基座2上之晶圓W的處理溫度。為了使因蝕刻形成的穴部其側壁形狀垂直，基座2之溫度越低越佳，可使用例如-30℃程度的冷媒。
進一步，將來自氣體導入機構18之冷卻氣體，例如He氣體，藉由氣體供給管線19供給至靜電吸盤6頂面與晶圓W背面之間。氣體導入機構18，為了提高蝕刻加工之晶圓面內均一性，成為可於晶圓中心部與晶圓邊緣部獨立地控制氣體壓力，即背壓。
頂棚部之沖淋頭20，在與基座2頂面平行對向之底面設置複數氣體噴吐口22。於氣體噴吐面內側設置緩衝室21，緩衝室21之氣體導入口20a，與來自蝕刻氣體供給系統23之氣體供給配管23a相連接。
於腔室1之一部分係具有相對較小直徑部分的上部1a之周圍，配置延伸為環狀或同心圓狀之環二極磁體24。環二極磁體24，如圖2之橫剖面圖所示，在環狀之由磁性體構成的殼體32內，於圓周方向以一定間隔配列複數個例如16個各向異性分段柱狀磁石31。圖2中，各各向異性分段柱狀磁石31中所示之箭頭，顯示磁化方向，如同圖示地使各各向異性分段柱狀磁石31之磁化方向沿著圓周方向略微逐漸偏移，藉而可形成整體朝向一方向相同之水平磁場B。
因此，基座2與沖淋頭20之間的空間，如圖3所示，藉第1高頻電源15形成鉛直方向之RF電場EL，並藉由環二極磁體24形成水平磁場B。藉由使用此等直交電磁場之磁控放電，可於基座2之表面附近產生高密度之電漿。
可使用由氟化硫或氟化碳構成之氟化合物氣體、與氧(O2)氣兩者之混合氣體，作為蝕刻氣體使用。作為氟化合物氣體，可使用存在於1分子之氟的數目多之氣體，例如宜使用六氟化硫(SF6)氣體或十氟化硫(S2F10)氣體。此外，氟化合物氣體，亦可在蝕刻氣體加入氟化矽氣體，例如四氟化矽(SiF4)氣體。因此，蝕刻氣體供給系統23，如圖4所示意，具有例如SF6氣體源35、O2氣體源36及SiF4氣體源37，設置為其各自之流量可藉由流量控制閥35a、36a、37a個別地控制。
上述構成之電漿蝕刻裝置，藉控制部40統括地控制其動作。此一控制部40設有：具備CPU以控制電漿蝕刻裝置之各部的製程 控制器41、使用者介面42、以及記憶部43。
使用者介面42，係由為使製程管理者管理電漿蝕刻裝置而進行指令輸入操作之鍵盤、將電漿蝕刻裝置之運作狀況視覺化地表現之顯示器等所構成。
記憶部43收納有配方，該配方儲存有以製程控制器41的控制來實現在電漿蝕刻裝置實行之各種處理的控制程式(軟體)與處理條件資料等。而因應必要，以來自使用者介面42之指示等自記憶部43叫出任意的配方使製程控制器41實行，藉以在製程控制器41之控制下，在電漿蝕刻裝置施行期望之處理。此外，控制程式與處理條件資料等之配方，可利用收納於電腦可讀取之電腦記憶媒體(例如、硬碟、CD、軟性磁碟、半導體記憶體等)之狀態者。或亦可自其他裝置，介由例如專用線路隨時傳送控制程式與處理條件資料等之配方，以於線上利用。
如此地構成之電漿蝕刻裝置中，在電漿蝕刻的施行上，先開啟閘閥13並將係被處理基板的由矽層構成之晶圓W搬入腔室1內，載置於基座2上。其次，使載置有晶圓W之基座2上升至圖示之高度位置為止，以排氣系統12之真空泵介由排氣口11將腔室1內排氣。之後，藉由蝕刻氣體供給系統23以既定流量將蝕刻氣體導入至腔室1內，使腔室1內之壓力為設定值。進一步，藉第1高頻電源15以既定功率將高頻電力施加於基座2。此外，藉直流電源16將直流電壓施加於靜電吸盤6之電極6a，將晶圓W固定於基座2以支持之。藉由磁控放電將自沖淋頭20噴吐出之蝕刻氣體電漿化，並將電漿化之電漿照射於晶圓W。之後，以照射之電漿所含有的自由基與離子蝕刻晶圓W。
其次，對本實施形態之電漿蝕刻方法加以說明。
圖5自圖8為，示意本實施形態之電漿蝕刻方法其各步驟中的晶圓狀態之剖面圖。圖9為，示意蝕刻矽層之步驟中的對於SF6氣體流量之O2氣體流量的流量比其時間變化之圖表。另，圖5自圖8中，放大顯示晶圓W上之一個開口部54a附近的區域。
首先，對電漿蝕刻方法所應用的晶圓W之構成的一例加以說明。晶圓W，如圖5所示，於例如由單晶矽(Si)層構成之基體51上，以自下側起第1硬罩膜52、第2硬罩膜53及遮罩膜54之此一順序加以疊層。作為第1硬罩膜52，可使用例如具有厚度尺寸t1之氮化矽(SiN)膜，可使厚度尺寸t1為例如0.5μm。作為第2硬罩膜53，可使用例如具有厚度尺寸t2之氧化矽(SiOx)膜，可使厚度尺寸t2為例如0.5μm。作為遮罩膜54，可使用例如具有厚度尺寸t3之光阻層，可使厚度尺寸t3為例如2.5μm。此外，藉由在遮罩膜54預先施行光微影步驟，可將開口徑(直徑尺寸)D1為例如8μm之圓形開口部54a，於複數處圖案化。
另，第1硬罩膜52及第2硬罩膜53，第1硬罩膜52亦可為氧化矽(SiOx)膜，第2硬罩膜53亦可為氮化矽(SiN)膜。
將此一晶圓W，如同前述地搬入腔室1內，載置於基座2上。
如圖9所示，首先，在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比的狀態下，蝕刻矽層(步驟S1)。另，步驟S1，相當於本發明中的第1步驟。
第1流量比，宜為0.9~1.1。藉此，可使SF6氣體流量與O2氣體流量略等。
在以排氣系統12之真空泵將腔室1內排氣後之狀態，藉由蝕刻氣體供給系統23以既定流量將蝕刻氣體導入腔室1內，使腔室1內 之壓力為設定值。以既定流量將SF6氣體及O2氣體作為蝕刻氣體導入腔室1內。因應必要，亦可於蝕刻氣體加入氟化矽(SiF4)氣體及溴化氫(HBr)氣體。此外，在藉由直流電源16以藉靜電引力將晶圓W固定於基座2而支持之的狀態下，自第1高頻電源15對基座2供給第1高頻電力。如此一來，則自沖淋頭20噴吐出之蝕刻氣體因磁控放電而被電漿化，電漿化之電漿照射於晶圓W。
之後，藉由對晶圓W照射電漿，如圖6所示，於遮罩膜54之各別的開口部54a中，於下層側之第2硬罩膜53及第1硬罩膜52分別形成開口部53a、52a，並於基體51形成穴部51a。
另，雖亦藉由電漿將遮罩膜54蝕刻，但係對於遮罩膜54的蝕刻速度之第2硬罩膜53、第1硬罩膜52及矽層51的蝕刻速度之比的選擇比相當大。是故，圖6中，省略遮罩膜54之膜厚變化的圖示(圖7中亦相同)。
例如使用SF6氣體作為蝕刻氣體的情況，在蝕刻氣體電漿化時產生氟自由基F＊。若產生之氟自由基F＊到達穴部51a，則如下述反應式(1)所示，4F＊+Si → SiF4 (1)
藉由氟自由基F＊與Si反應而產生SiF4。之後，藉由將所產生之SiF4往穴部51a外排出，蝕刻矽層51。
另一方面，使用O2氣體作為蝕刻氣體的情況，在蝕刻氣體電漿化時產生氧自由基O＊。此外，藉由使上述反應式(1)產生之SiF4與任一電漿反應，或藉由使氟自由基F＊與Si反應，而產生氟化矽之自由基SiFx＊。之後，作為一例如下述反應式(2)所示，O＊+SiFx＊ → SiOFx (2)
藉由氧自由基O＊與氟化矽之自由基SiFx＊反應，而使SiO系之保護膜55(例如SiOFx)堆積。
如圖6所示，保護膜55，堆積於遮罩膜54之頂面、遮罩膜54之開口部54a的側壁、第2硬罩膜53之開口部53a的側壁、第1硬罩膜52之開口部52a的側壁、及矽層51之穴部51a的側壁51b(參考圖7)。另一方面，由於矽層51之穴部51a的底面51c，離晶圓W表面最遠，故與自遮罩膜54之頂面起至矽層51之穴部51a的側壁51b的部分比較，保護膜55的堆積速度小。因此，可施行往深度方向蝕刻穴部51a之蝕刻速度對於往橫方向蝕刻穴部51a之蝕刻速度變大的非等向性蝕刻，可使穴部51a之側壁51b對晶圓W表面垂直。
另，步驟S1中，亦可分為步驟S1-1與步驟S1-2。步驟S1-1，相當於本發明中的第4步驟；步驟S1-2，相當於本發明中的第5步驟。
步驟S1-1中，在對基座2，供給具有第1頻率之第1高頻電力，同時供給具有較第1頻率低的第2頻率之第2高頻電力的狀態下，蝕刻矽層51。藉此，由於可有效率地蝕刻Si表面之自然氧化膜，或光阻殘渣物，故可防止以其等為原因而產生的穴部51a之側壁粗糙的情況之發生。
步驟S1-1之後，步驟S1-2，在停止往基座2之第2高頻電力的供給，並對基座2供給第1高頻電力的狀態下，蝕刻矽層51。
其次，如圖9所示，以使對於SF6氣體流量之O2氣體流量的流量比自第1流量比成為較第1流量比更小之第2流量比的方式，減少O2氣體流量並蝕刻矽層51(步驟S2)。另，步驟S2，相當於本發明中的第2步驟。
第2流量比，宜為0.7~0.9。第2流量比未滿0.7的情況，因對於蝕刻速度之堆積速度相對地變小而使穴部51a之側壁51b露出，而產生穴部51a之側壁51b具有錐狀的疑慮。此外，第2流量比超過0.9 的情況，因對於蝕刻速度之堆積速度相對地變大，而產生無法高速地蝕刻矽層51的疑慮。
接著，如圖9所示，在使對於SF6氣體流量之O2氣體流量的流量比為第2流量比的狀態下，蝕刻矽層51(步驟S3)。另，步驟S3，相當於本發明中的第3步驟。
此外，步驟S2中，亦能夠以使對於SF6氣體流量之O2氣體流量的流量比自第1流量比成為較第1流量比更小之第2流量比的方式，多階段式地減少O2氣體流量並蝕刻矽層。此一蝕刻矽層的步驟之例子，作為實施例1顯示於表1。
表1中的步驟S1-1，步驟S1-2，相當於前述之步驟S1-1，步驟S1-2。此外，表1中的步驟S2-1至步驟S2-3，相當於前述之步驟S2。
以上，藉由施行步驟S1至步驟S3，結束矽層51之蝕刻，如圖7所示，形成穴部51a。
接著，將遮罩膜54，以例如將含有O2氣體之蝕刻氣體電漿化之電漿加以灰化，並進行遮罩膜54已灰化之晶圓W的表面洗淨。而後，藉由CVD(Chemical Vapor Deposition，化學氣相沉積)、 電解電鍍或無電解電鍍等，將例如銅(Cu)等之配線金屬56嵌入穴部51a內。之後，如圖8所示，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)加工，去除形成於晶圓W表面之剩餘的配線金屬56。在第2硬罩膜53或第1硬罩52係由氮化矽膜構成的情況，亦可將氮化矽膜作為CMP之阻擋膜而作用，於氮化矽膜之上端位置中施行CMP加工之終點檢測。
其次，參考比較例1及比較例2，對依照本實施形態之電漿蝕刻方法，可使穴部側壁對基板表面垂直，並可高速地蝕刻矽層一事加以說明。
比較例1之蝕刻矽層的步驟，為僅相當於表1之步驟S1-1的步驟。然則，比較例1中，使相當於表1之步驟S1-1的步驟其處理時間為約120秒。
比較例2之蝕刻矽層的步驟，為僅相當於表1之步驟S3的步驟。然則，比較例2中，使相當於表1之步驟S3的步驟其處理時間為約400秒。
圖10及圖11，分別為示意比較例1及比較例2之蝕刻矽層的步驟中之對於SF6氣體流量之O2氣體流量的流量比其時間變化之圖表。圖12及圖13，分別顯示以發光分光分析(Optical Emission Spectroscopy；OES)量測比較例1及比較例2之蝕刻矽層的步驟中之氧自由基的發光強度之結果的圖表。圖14及圖15，分別示意比較例1及比較例2之蝕刻矽層的步驟中之晶圓W表面的狀態之圖。
如圖10所示，比較例1，在使對於SF6氣體流量之O2氣體流量的流量比為相對較大之第1流量比的狀態下，將蝕刻氣體電漿化。如此一來，則如圖12所示，氧自由基O＊的發光強度相對地變高。吾人認為，此係因保護膜55的堆積速度較保護膜55的蝕刻速度更 大，而容易於遮罩膜54表面堆積保護膜55之故。此時，如圖14所示，由於遮罩膜54之表面為保護膜55所被覆，故氧自由基O＊不與遮罩膜54之光阻層反應。此一結果，於晶圓W表面殘存由光阻層構成之遮罩膜54，且電漿中亦存在多量未反應之氧自由基O＊。
如圖11所示，比較例2，在使對於SF6氣體流量之O2氣體流量的流量比為相對較小之第2流量比的狀態下，將蝕刻氣體電漿化。如此一來，則如圖13所示，氧自由基O＊的發光強度相對地變低。吾人認為，此係因保護膜55的堆積速度較保護膜55的蝕刻速度更小，而難以於遮罩膜54表面堆積保護膜55之故。此時，如圖15所示，由於遮罩膜54之表面未被保護膜55所被覆，故氧自由基O＊與遮罩膜54之光阻層反應。此一結果，於晶圓W表面不殘存由光阻層構成之遮罩膜54，而電漿中未反應之氧自由基O＊不甚存在。
此外，量測改變對於SiF4氣體流量之O2氣體流量的流量比時，保護膜的堆積速度。其結果顯示於圖16。由於使對於SiF4氣體流量之SF6氣體流量為一定，故圖16之橫軸，顯示對於SiF4氣體流量之O2氣體流量的流量比的同時，亦顯示對於SF6氣體流量之O2氣體流量比的相對變化。如圖16所示，隨著對於SF6氣體流量之O2氣體流量的流量比之增加，保護膜的堆積速度幾乎相同地增加。
圖17為，示意對於SF6氣體流量之O2氣體流量的流量比、與保護膜的堆積速度及蝕刻速度的關係之圖表。如圖17所示，保護膜的堆積速度，隨著對於SF6氣體流量之O2氣體流量的流量比之增加而略相同地增加。另一方面，由於認為保護膜的蝕刻速度，與對於SF6氣體流量之O2氣體流量的流量比無甚相關，故圖17中，以略水平之虛線表示。此一結果，在對於SF6氣體流量之O2氣體流量的流量比為既定流量比時，保護膜的堆積速度與蝕刻速度成為相等。而對於SF6氣體流量之O2氣體流量的流量比未滿既定流量比時，於晶圓表面不堆積保護膜地蝕刻。另一方面，若對於SF6氣體 流量之O2氣體流量的流量比超過既定流量比時，則保護膜堆積於晶圓表面。
本實施形態，在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比的狀態下蝕刻，接著，在使此一流量比為較第1流量比更小之第2流量比的狀態下進行蝕刻。藉此，於蝕刻開始時，使保護膜的堆積速度較保護膜的蝕刻速度更大，淨堆積速度具有正值，因而可在光阻層表面及穴部側壁，堆積保護膜。此外，隨著蝕刻的進行，保護膜的堆積速度變得較保護膜的蝕刻速度更小，淨堆積速度具有負值，故可抑制保護膜堆積於光阻層表面及穴部側壁。因此，可防止穴部的直徑尺寸沿著穴部的深度方向緩緩減少而成為向前端逐漸變窄的形狀，可簡單地使穴部側壁對晶圓表面垂直。
圖18為，顯示以OES量測前述實施例1之蝕刻矽層的步驟中之氧自由基的發光強度之結果的圖表。
如圖18所示，於開始蝕刻時，氧自由基O＊的發光強度相對地大，接著，氧自由基O＊的發光強度減少，而後，持續氧自由基O＊的發光強度相對地小的狀態。此係與以下情況對應：步驟S1中對於SF6氣體流量之O2氣體流量的流量比相對地大，步驟S2中此一流量比減少，步驟S3中此一流量比相對地小。因此，本實施形態中，藉由改變對於SF6氣體流量之O2氣體流量的流量比，控制未反應之氧自由基O＊的量。
進一步，本實施形態，將第1磁場施加於晶圓。第1磁場較既定磁場更大，既定磁場中，在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比時，使電漿與光阻層反應藉以堆積保護膜的堆積速度、與蝕刻保護膜的蝕刻速度成為相等。
若增加晶圓表面附近之磁場的大小，則電子於磁力線周圍進行螺旋運動時之旋轉半徑(拉莫爾半徑)變小。亦即，存在於晶圓表面附近之電子恆常地被束縛於接近晶圓表面的區域，故晶圓表面附近之電子密度上升。同樣地，晶圓表面附近之電漿密度亦增加，自偏電壓降低。
此處，晶圓表面附近之電漿密度增加則自偏電壓降低的現象，可如同以下地說明。
使對基座2供給之高頻電力為P，電漿電流為I，自偏電壓為V，則此等之關係如下式(3)所示：P=I．V (3)
此外，吾人認為電漿電流I與電漿密度呈略正比。如此一來，則所供給之高頻電力P一定時，隨著電漿密度的增加，電漿電流I增加，自偏電壓V減少。
如此，隨著電漿密度的增加而自偏電壓減少，則照射於晶圓之離子其動能亦減少。因此，若使晶圓表面附近之磁場大小，自較第1磁場更小之第2磁場增加至第1磁場，則蝕刻速度減少。之後，如圖17所示，保護膜的堆積速度與蝕刻速度成為相等時，其對於SF6氣體流量之O2氣體流量的流量比變小。換而言之，在使SF6氣體流量為一定的狀態下，供使自保護膜的堆積速度減去蝕刻速度之淨堆積速度為既定速度所用的O2氣體流量，因晶圓表面附近之磁場大小自例如第2磁場增加為第1磁場而減少。可使第1磁場為例如215G，可使第2磁場為例如110G。
本實施形態，於開始蝕刻時，將第1磁場施加於晶圓，並在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比的狀態下，使電漿與光阻層反應，於光阻層表面及穴部側壁堆積保護膜。第1磁場較既定磁場更大，此一既定磁場中，在使對於SF6氣體流量之 O2氣體流量的流量比為第1流量比時，於光阻層表面及穴部側壁堆積保護膜的堆積速度，與蝕刻保護膜的蝕刻速度成為相等。藉此，於蝕刻開始時，保護膜的堆積速度較保護膜的蝕刻速度更大，故可於光阻層的表面及所形成之穴部的側壁，堆積保護膜。
然則，隨著蝕刻的進行，亦即，隨著穴部的深度尺寸之增加，若O2氣體流量維持一定，則蝕刻氣體電漿化而產生的剩餘之氧自由基被供給往穴部內，於穴部側壁堆積保護膜。藉此，穴部的直徑尺寸沿著深度方向緩緩地減少，穴部成為向前端逐漸變窄的形狀，故無法使穴部之側壁對晶圓表面垂直。
此處，本實施形態之電漿蝕刻方法，隨著蝕刻的進行，亦即，隨著穴部的深度尺寸之增加，在使SF6氣體流量為一定的狀態下，減少O2氣體流量。如此一來，則供給至穴部內之氧自由基的量亦減少，故減少堆積保護膜的堆積速度，可使蝕刻速度較堆積速度相對地大。藉此，可抑制保護膜往穴部側壁的堆積。因此，可更容易地防止穴部的直徑尺寸沿著深度方向緩緩地減少而成為向前端逐漸變窄的形狀，可更容易地使穴部側壁對晶圓表面垂直。
此外，本實施形態，藉由增加對晶圓施加之磁場的大小，可減少供使保護膜的淨堆積速度成為期望之速度所用的O2氣體流量。因此，可將保護膜的淨堆積速度調整為期望之速度，並可實質上地增加供給至穴部內之氟自由基F＊的量，以增加蝕刻穴部的蝕刻速度。連帶地，可更高速地蝕刻矽層。
使用表1說明之實施例1中，獲得晶圓表面之中心10.95μm/分的淨蝕刻速度。另一方面，在進行與比較例1相同之製程條件，且使對晶圓施加之磁場大小為110G的比較例3時，獲得晶圓表面之中心8.77μm/分的淨蝕刻速度。亦即，確認實施例1中的蝕刻速度，較比較例3中的蝕刻速度更大。
(第2實施形態)
其次，對本發明的第2實施形態之電漿蝕刻方法加以說明。
本實施形態之電漿蝕刻方法，可使用與第1實施形態之電漿蝕刻裝置相同的裝置。因此，對本實施形態之蝕刻裝置，省略其說明。
此外，本實施形態之電漿蝕刻方法，係為了於三維安裝之半導體裝置形成貫通電極，而使用TSV(Through-Silicon Via)技術以於晶圓形成貫通孔的方法。因此，本實施形態之電漿蝕刻方法，在對貼合晶圓進行蝕刻的點上，與第1實施形態相異，貼合晶圓係介由黏接劑將用於形成貫通孔之晶圓(以下亦稱「裝置晶圓」)貼合於支持晶圓。
圖19及圖20為，示意包含本實施形態之電漿蝕刻方法的半導體裝置之製造方法其各步驟中的晶圓狀態之剖面圖。
貼合晶圓，如圖19(c)所示，具有裝置晶圓W、及支持晶圓SW。裝置晶圓W係為，表面Wa形成有電晶體等之半導體裝置的基板。支持晶圓SW係為，在研磨裝置晶圓W之背面Wb使其薄型化時，用於補強薄化之裝置晶圓W的基板。裝置晶圓W，介由黏接劑G貼合於支持晶圓SW。
本實施形態之半導體裝置之製造方法，首先，於由矽晶圓等構成之裝置晶圓W表面形成電晶體101，並在形成有電晶體101之裝置晶圓W上形成層間絶緣膜102(圖19(a))。
其次，於層間絶緣膜102上，形成配線構造103。於層間絶緣膜102上，將配線層104、絶緣膜105交互地疊層，並形成貫通絶緣膜105而將上下配線層104間電性連接之導通孔106(圖19(b))。
接著，將裝置晶圓W上下反轉，使裝置晶圓W之表面Wa，介由黏接劑G與支持晶圓SW貼合，藉以準備貼合晶圓。支持晶圓SW，作為在研磨裝置晶圓W之背面Wb而使其薄型化時，補強薄化的裝置晶圓W，並防止翹曲之支持體的基板，例如由矽晶圓等構成。之後，以例如研磨裝置所具備之支持部支持貼合晶圓，研磨晶圓W之背面Wb側，以使研磨前的厚度T1成為既定厚度T2的方式將其薄型化(圖19(c))。可使既定厚度T2，為例如50~200μm。
另，圖19中，雖為了方便圖示，將層間絶緣膜102及配線構造103的厚度誇張地描繪，但實際上，層間絶緣膜102及配線構造103的厚度，與晶圓W之基體本體厚度相比為極小(圖20中亦相同)。
接著，於晶圓W之背面Wb塗布光阻，將其曝光，並進行顯影，藉以形成未圖示之光阻圖案。之後，施行與第1實施形態相同之電漿蝕刻步驟，蝕刻晶圓W之背面Wb以形成貫通孔V。而後，將晶圓W之背面Wb形成的貫通孔V中所殘存的光阻，與第1實施形態之電漿蝕刻方法同樣地灰化而去除(圖20(a))。可使貫通孔V之徑，為例如1~10μm。此外，可使貫通孔V的深度，相當於將晶圓W之背面Wb研磨以使其薄化後的晶圓W之基體本體的厚度，例如為50~200μm。
接著，以被覆貫通孔V之內周面的方式，形成例如聚醯亞胺等之絶緣膜107，並於內周面被絶緣膜107所被覆的貫通孔V內，藉由電解電鍍法等形成貫通電極108(圖20(b))。
接著，藉由自支持晶圓SW將晶圓W剝離，薄化之，獲得形成有貫通電極108之晶圓W。藉由照射例如紫外線(UV光)，可降低光反應性之黏接劑G的黏接力而剝離之(圖20(c))。
本實施形態，如圖20(a)所示之電漿蝕刻步驟中，亦在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比的狀態下進行蝕刻，接著，在使此一流量比為較第1流量比更小之第2流量比的狀態下進行蝕刻。藉此，於蝕刻開始時，保護膜的堆積速度較保護膜的蝕刻速度更大，可於光阻層表面及貫通孔側壁，堆積保護膜。此外，隨著蝕刻的進行，保護膜的堆積速度變得較保護膜的蝕刻速度更小，故可抑制保護膜堆積於光阻層表面及貫通孔側壁。因此，可防止貫通孔的直徑尺寸沿著貫通孔的深度方向緩緩地減少而成為向前端逐漸變窄的形狀，並可簡單地使貫通孔側壁對晶圓表面垂直。
此外，本實施形態，如圖20(a)所示之電漿蝕刻步驟中，亦對晶圓施加第1磁場。第1磁場較既定磁場更大，既定磁場中，在使對於SF6氣體流量之O2氣體流量的流量比為第1流量比時，使電漿與光阻層反應藉以堆積保護膜的堆積速度、與蝕刻保護膜的蝕刻速度成為相等。藉此，可將保護膜的淨堆積速度調整為期望之速度，並可實質上地增加供給至貫通孔內之氟自由基F＊的量，增加蝕刻貫通孔的蝕刻速度。
以上，雖對本發明之最佳實施形態加以記述，但本發明並不限定為此一特定實施形態，可在專利申請範圍內所記載之本發明的要旨範圍內，進行各種變形．變更。
另，本實施形態，在對腔室內施加磁場的狀態下，對施行步驟S1~步驟S3的例子進行說明。然則，亦可在開始蝕刻時增高氧氣流量對於氟化硫氣體流量之流量比，藉以使保護膜的堆積速度相對地增大，並隨著蝕刻的進行，減少氧氣流量比，藉以使保護膜的堆積速度相對地減小。因此，亦可在未施加磁場的狀態下，施行步驟S1~步驟S3。
1‧‧‧腔室(處理容器)
1a‧‧‧上部
1b‧‧‧下部
2‧‧‧基座
3‧‧‧絶緣構件
4‧‧‧支持部
5‧‧‧對焦環
6‧‧‧靜電吸盤
6a‧‧‧電極
6b‧‧‧絶緣片
7‧‧‧滾珠螺桿
8‧‧‧伸縮囊
9‧‧‧伸縮護蓋
10‧‧‧擋板
11‧‧‧排氣口
12‧‧‧排氣系統
13‧‧‧閘閥
14‧‧‧匹配器
15‧‧‧第1高頻電源
16‧‧‧直流電源
17‧‧‧冷媒室
17a、17b‧‧‧配管
18‧‧‧氣體導入機構
19‧‧‧氣體供給管線
20‧‧‧沖淋頭
20a‧‧‧氣體導入口
21‧‧‧緩衝室
22‧‧‧氣體噴吐口
23‧‧‧蝕刻氣體供給系統
23a‧‧‧氣體供給配管
24‧‧‧環二極磁體
25‧‧‧匹配器
26‧‧‧第2高頻電源
31‧‧‧各向異性分段柱狀磁石
32‧‧‧殼體
35‧‧‧SF6氣體源
35a、36a、37a‧‧‧流量控制閥
36‧‧‧O2氣體源
37‧‧‧SiF4氣體源
40‧‧‧控制部
41‧‧‧製程控制器
42‧‧‧使用者介面
43‧‧‧記憶部
51‧‧‧基體(矽層)
51a‧‧‧穴部
51b‧‧‧側壁
51c‧‧‧底面
52‧‧‧第1硬罩膜
52a、53a、54a‧‧‧開口部
53‧‧‧第2硬罩膜
54‧‧‧遮罩膜(光阻層)
55‧‧‧保護膜
56‧‧‧配線金屬
101‧‧‧電晶體
102‧‧‧層間絶緣膜
103‧‧‧配線構造
104‧‧‧配線層
105‧‧‧貫通絶緣膜
106‧‧‧導通孔
B‧‧‧水平磁場
EL‧‧‧RF電場
G‧‧‧黏接劑
SW‧‧‧支持晶圓
V‧‧‧貫通孔
W‧‧‧晶圓
Wa‧‧‧表面
Wb‧‧‧背面
圖1 顯示適合第1實施形態之電漿蝕刻方法的電漿蝕刻裝置之構成的概略剖面圖。
圖2 示意安裝於圖1之電漿蝕刻裝置的環二極磁體之構成的橫剖面圖。
圖3 用於說明圖1之電漿蝕刻裝置的腔室內所形成之電場及磁場的圖。
圖4 顯示圖1之蝕刻裝置中的蝕刻氣體供給系統之構成的圖。
圖5 示意第1實施形態之電漿蝕刻方法其各步驟中的晶圓狀態之剖面圖(其1)。
圖6 示意第1實施形態之電漿蝕刻方法其各步驟中的晶圓狀態之剖面圖(其2)。
圖7 示意第1實施形態之電漿蝕刻方法其各步驟中的晶圓狀態之剖面圖(其3)。
圖8 示意第1實施形態之電漿蝕刻方法其各步驟中的晶圓狀態之剖面圖(其4)。
圖9 示意蝕刻矽層之步驟中的對於SF6氣體流量之O2氣體流量的流量比其時間變化之圖表。
圖10 比較例1之蝕刻矽層的步驟中之對於SF6氣體流量之O2氣體流量的流量比其時間變化之圖表。
圖11 比較例2之蝕刻矽層的步驟中之對於SF6氣體流量之O2氣體流量的流量比其時間變化之圖表。
圖12 顯示以OES量測比較例1之蝕刻矽層的步驟中之氧自由基的發光強度之結果的圖表。
圖13 顯示以OES量測比較例2之蝕刻矽層的步驟中之氧自由基的發光強度之結果的圖表。
圖14 示意比較例1之蝕刻矽層的步驟中之晶圓表面的狀態之圖。
圖15 示意比較例2之蝕刻矽層的步驟中之晶圓表面的狀態之圖。
圖16 顯示量測改變對於SF4氣體流量之O2氣體流量的流量比時，保護膜的堆積速度之結果的圖表。
圖17 示意對於SF6氣體流量之O2氣體流量的流量比、與保護膜的堆積速度及蝕刻速度的關係之圖表。
圖18 顯示以OES量測實施例1之蝕刻矽層的步驟中之氧自由基的發光強度之結果的圖表。
圖19(a)~(c) 示意包含第2實施形態之電漿蝕刻方法的半導體裝置之製造方法其各步驟中的晶圓狀態之剖面圖(其1)。
圖20(a)~(c) 示意包含第2實施形態之電漿蝕刻方法的半導體裝置之製造方法其各步驟中的晶圓狀態之剖面圖(其2)。

Claims (6)

  1. 一種電漿蝕刻方法，對於設置有由矽層構成，且該矽層之上方形成有圖案化為既定圖案之光阻層而成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化所得之電漿，以該光阻層為遮罩而蝕刻該矽層；該電漿蝕刻方法包含如下步驟：第1步驟，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比的狀態下，蝕刻該矽層；第2步驟，以使該流量比自該第1流量比成為較該第1流量比更小的第2流量比的方式，減少氧氣流量並蝕刻該矽層；以及第3步驟，在使該流量比為該第2流量比的狀態下，蝕刻該矽層。
  2. 如申請專利範圍第1項之電漿蝕刻方法，其中，在對該處理容器內支持該被處理基板之支持部供給具有第1頻率之第1高頻電力的狀態下，蝕刻該矽層；該第1步驟，包含如下步驟：第4步驟，在對該支持部，供給該第1高頻電力，同時供給具有較該第1頻率更低的第2頻率之第2高頻電力的狀態下，蝕刻該矽層；以及第5步驟，於該第4步驟後，在停止往該支持部之該第2高頻電力的供給，並對該支持部供給該第1高頻電力的狀態下，蝕刻該矽層。
  3. 如申請專利範圍第1或2項之電漿蝕刻方法，其中，由該第1步驟至該第3步驟之任一步驟，皆在將較既定磁場更大之第1磁場施加於該被處理基板的狀態下，蝕刻該矽層，於該此既定磁場中，在使該流量比為該第1流量比時，令該蝕刻氣體電漿化而得之電漿與該光阻層反應，俾使該被處理基板表面堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等。
  4. 如申請專利範圍第1或2項之電漿蝕刻方法，其中，該電漿蝕刻方法，蝕刻該矽層而形成穴部； 由該第1步驟至該第3步驟之任一步驟，皆在將較既定磁場更大之第1磁場施加於該被處理基板的狀態下，蝕刻該矽層，於此既定磁場中，在使該流量比為該第1流量比時，令該蝕刻氣體電漿化而產生之氧自由基與該光阻層反應，俾使於該光阻層的表面及形成之該穴部的側壁堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等。
  5. 一種電漿蝕刻方法，對設置有由矽層構成，且該矽層之上方形成圖案化為既定圖案之光阻層而成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化之電漿，以該光阻層為遮罩而蝕刻該矽層；於開始蝕刻時，將較既定磁場更大之第1磁場施加於該被處理基板，並在使該流量比為該第1流量比的狀態下，於該被處理基板表面堆積該保護膜，於此既定磁場中，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比時，令該蝕刻氣體電漿化之電漿與該光阻層反應，俾使於該被處理基板表面堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等；隨著蝕刻的進行，在對該被處理基板施加該第1磁場的狀態下，藉由減少氧氣流量，使該蝕刻速度較該堆積速度更相對地增大。
  6. 一種電漿蝕刻方法，對設置有由矽層構成，且該矽層之上方形成圖案化為既定圖案之光阻層而成的被處理基板之處理容器內，以既定流量供給包含氧氣與氟化硫氣體之蝕刻氣體，藉由將供給的該蝕刻氣體電漿化之電漿，以該光阻層為遮罩，蝕刻該矽層以形成穴部；於開始蝕刻時，將較既定磁場更大之第1磁場施加於該被處理基板，並在使該流量比為該第1流量比的狀態下，於該光阻層的表面及該穴部之側壁的背面堆積該保護膜，於此既定磁場中，在使氧氣流量對於氟化硫氣體流量之流量比為第1流量比時，令該蝕刻氣體電漿化而產生之氧自由基與該光阻層反應，俾使於該光阻層 的表面及形成之該穴部的側壁堆積保護膜的堆積速度、與蝕刻該保護膜的蝕刻速度成為相等；隨著該穴部的深度尺寸之增加，在對該被處理基板施加該第1磁場的狀態下，藉由減少氧氣流量，使該蝕刻速度較該堆積速度更相對地增大。
TW101120738A 2011-06-15 2012-06-08 電漿蝕刻方法 TWI450332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011133482A JP5830275B2 (ja) 2011-06-15 2011-06-15 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
TW201314766A true TW201314766A (zh) 2013-04-01
TWI450332B TWI450332B (zh) 2014-08-21

Family

ID=47357109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120738A TWI450332B (zh) 2011-06-15 2012-06-08 電漿蝕刻方法

Country Status (5)

Country Link
US (1) US9048191B2 (zh)
JP (1) JP5830275B2 (zh)
KR (1) KR101888717B1 (zh)
TW (1) TWI450332B (zh)
WO (1) WO2012173122A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150192702A1 (en) 2012-11-16 2015-07-09 Nalux Co., Ltd. Mold, optical element and method for manufacturing the same
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
CN105097406B (zh) * 2015-06-11 2017-06-09 京东方科技集团股份有限公司 平滑装置、平滑方法、薄膜晶体管、显示基板及显示装置
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
JP6832171B2 (ja) 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
CN108321101B (zh) * 2018-02-24 2020-09-11 惠科股份有限公司 一种电极组件和蚀刻设备
JP7110034B2 (ja) 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP2020203817A (ja) * 2019-06-19 2020-12-24 株式会社アルバック シリコンナノチューブの製造方法
TWI739341B (zh) * 2020-03-12 2021-09-11 馗鼎奈米科技股份有限公司 電漿蝕刻設備
CN115321471A (zh) * 2022-08-12 2022-11-11 成都市精鹰光电技术有限责任公司 一种干法刻蚀聚酰亚胺牺牲层的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087738A (ja) * 2002-08-26 2004-03-18 Tokyo Electron Ltd Ｓｉエッチング方法
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean
JP4371999B2 (ja) * 2004-12-28 2009-11-25 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
US7442274B2 (en) * 2005-03-28 2008-10-28 Tokyo Electron Limited Plasma etching method and apparatus therefor
JP2006278498A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法及びその装置
US20070202701A1 (en) * 2006-02-27 2007-08-30 Tokyo Electron Limited Plasma etching apparatus and method
JP4827083B2 (ja) * 2006-02-27 2011-11-30 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5033737B2 (ja) * 2008-08-18 2012-09-26 株式会社沖データ 半導体装置の製造方法、および半導体製造装置
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20140113450A1 (en) 2014-04-24
JP5830275B2 (ja) 2015-12-09
KR101888717B1 (ko) 2018-08-14
KR20140036217A (ko) 2014-03-25
TWI450332B (zh) 2014-08-21
WO2012173122A1 (ja) 2012-12-20
US9048191B2 (en) 2015-06-02
JP2013004679A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
TWI450332B (zh) 電漿蝕刻方法
KR101904576B1 (ko) 플라즈마 에칭 방법
JP6001529B2 (ja) プラズマエッチング装置及びプラズマエッチング方法
KR101384589B1 (ko) 반도체 장치의 제조 방법
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
US9324569B2 (en) Plasma etching method and plasma etching apparatus
TWI401741B (zh) Plasma etching method
TWI492299B (zh) Manufacturing method of semiconductor device
US7405162B2 (en) Etching method and computer-readable storage medium
US7902078B2 (en) Processing method and plasma etching method
KR102058592B1 (ko) 에칭 방법
KR100893959B1 (ko) 처리 방법 및 플라즈마 에칭 방법
US9653321B2 (en) Plasma processing method
JP7190988B2 (ja) エッチング方法及び基板処理装置