TW201314744A - 半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方法、電源裝置及放大器 - Google Patents

半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方法、電源裝置及放大器 Download PDF

Info

Publication number
TW201314744A
TW201314744A TW101126997A TW101126997A TW201314744A TW 201314744 A TW201314744 A TW 201314744A TW 101126997 A TW101126997 A TW 101126997A TW 101126997 A TW101126997 A TW 101126997A TW 201314744 A TW201314744 A TW 201314744A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
protective layer
oxygen
semiconductor
Prior art date
Application number
TW101126997A
Other languages
English (en)
Other versions
TWI482206B (zh
Inventor
Shuichi Tomabechi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201314744A publication Critical patent/TW201314744A/zh
Application granted granted Critical
Publication of TWI482206B publication Critical patent/TWI482206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體結晶基板包括一基體；及一藉由施加氮化物於該基體之一表面上來形成的保護層。在該基體之外週緣部份處之週緣區域內的該保護層是處於非晶狀態，該保護層係於該保護之內部區域內結晶，而該保護層之內部區域係指該保護層之週緣區域內部。

Description

半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方 法、電源裝置及放大器 發明領域
於此中所討論的實施例是有關於一種半導體結晶基板、一種半導體結晶基板之製造方法、一種半導體裝置之製造方法、一種電源裝置、及一種放大器。
發明背景
GaN、AlN、InN，它們是氮化物半導體，或者由它們之混合晶體製成的材料，具有一寬能隙(wide band gap)，而且是被使用作為高輸出電子裝置或短波長發光裝置。在這些當中，與場效電晶體(FET)有關，更特別地，與高電子遷移率電晶體(HEMT)有關的技術業已被發展作為高輸出電子裝置(見，例如，日本早期公開專利公告第2002-359256號案)。使用如此之氮化物半導體的一HEMT是被使用於高輸出/高效率放大器與高功率切換裝置。
在氮化物半導體當中，GaN具有一在一與c-軸平行之(0001)方向上的配向(吳氏形式(wurtzite form))。而因此，當由一AlGaN/GaN形成的異質結構被形成時，壓電極化(piezoelectric polarization)是由於AlGaN與GaN的晶格變形(lattice distortion)而被激發。據此，高濃度二維電子氣(2DEG)是被產生於一GaN層中在該介面附近。因此，GaN與包括GaN的材料是有希望作為高頻/電子裝置的材料。
使用如此之氮化物半導體之HEMT的一範例是藉由在 一由，例如，矽(Si)製成之基體上形成一AlN保護層與一AlGaN緩衝層，及在該AlGaN緩衝層上形成一GaN電子轉移層和一AlGaN電子供應層來形成。然而，當這些半導體層被致使外延地在一矽基體上生長時，由於在該等半導體層與該基體之間之晶格常數上的差異以及在該等半導體層與該基體之間之熱膨脹係數上的差異，變形是在該半導體層中產生。據此，被稱為所謂之裂痕的缺陷出現在該等半導體層的表面上。如在第1圖中所示，這些裂痕910是易於產生在一基體920的外週緣。這些裂痕910產生屑片與粉末，並且降低是為要被製造之半導體裝置之HEMT的良率。
為了防止該等裂痕910形成在該基體920的外週緣上，一種藉MOCVD(金屬有機化學蒸氣沉積)來沿著一基體之外週緣形成一像是氮化矽般之保護薄膜，並且致使外延生長的方法是被揭露(見，例如，日本早期公開專利公告第2009-256154號案)。
順便一提，如在第2圖中所示，當一像是氮化矽般的保護層930是形成在該基體920的外週緣上時，一緩衝層940與一半導體層941未外延地生長在該保護層930上，而因此該緩衝層940與該半導體層941未形成於該保護層930上。然而，在形成有該保護層930的區域附近，該來源氣體，其應被沉積在該形成有保護層930的區域內，是從該保護層930擴散出來。因此，會有緩衝層940與半導體層941不正常生長的情況。當不正常生長發生在保護層930附近時，緩衝層940與半導體層941在保護層930附近會變厚。再者，所形成 的緩衝層940與半導體層941會具有與希望值不同的摻雜密度與成份。再者，要僅在基體920之外週緣上形成保護層930是有技術上的困難，而因此成本會增加。
發明概要
據此，本發明之一特徵的目的是為提供一種防止裂痕沿著其之外週緣形成的半導體結晶基板與該半導體結晶基板的製造方法，以及一種以高良率與低成本製成的半導體裝置。
根據該等實施例之一特徵，一種半導體結晶基板包括一基體；及一藉由施加氮化物在該基體之一表面上來形成的保護層，其中，在該基體之外週緣部份處之週緣區域內的該保護層是處於一非晶狀態，而該保護層係於該保護層之內部區域內結晶，而該保護層之內部區域係指該保護層之週緣區域內部。
圖式簡單說明
第1圖描繪形成在一外延地長成在一基體上之半導體薄膜中的裂痕；第2圖描繪一層疊於一基體上的半導體層，一保護薄膜是形成在該基體的週緣上；第3A至3C圖描繪第一實施例之一種製造半導體結晶基板與半導體裝置之方法的製程(第一部份)；第4A和4C圖描繪該第一實施例之一種製造半導體結晶基板與半導體裝置之方法的製程(第二部份)； 第5圖描繪該第一實施例的半導體裝置；第6圖描繪一第二實施例的半導體裝置；第7圖描繪一第三實施例的分離封裝半導體裝置；第8圖是為該第三實施例之電源裝置的電路圖；及第9圖描繪該第三實施例之高頻放大器的結構。
較佳實施例之詳細說明
本發明的較佳實施例將會配合該等附圖來作說明。相同的元件是由相同的標號標示而且重覆的說明是被省略。
第一實施例
第一實施例之半導體結晶基板與該半導體結晶基板之製造方法的描述是配合第3A至5圖來提供。
首先，如在第3A圖中所示，一作用如一保護層的AlN層120是藉一ALD(原子層沉積)方法來形成於一作為一基體之具有一表面(111)的矽基體110上。在本實施例中，具有一表面(111)的矽基體110是被使用作為一基體；然而，該基體可以由矽以外的材料製成，像是藍寶石、碳化矽、與氮化鎵般。該AlN層120是被形成以緩和有關於一要形成於該AlN層120上之像是GaN般之半導體層的晶格常數、緩和熱膨脹係數、及防止一Ga原子從像是GaN般的該半導體層移動到該矽基體110。緊在該AlN層120藉著ALD方法來形成於該矽基體110上之後，該AlN層120是處於一多結晶狀態。
接著，如在第3B圖中所示，一SiN層130是形成在該AlN層120上。該SiN層130是藉著一像是濺鍍般的薄膜形成方法 來形成在該AlN層120的整個表面上。
接著，如在第3C圖中所示，該SiN層130之在該矽基體110之外週緣上的部份被移除。確切地，光阻是施加在該SiN層130上，而曝光與顯影是以曝光裝置執行，藉此在該矽基體110之週緣以外的區域內形成一光阻圖案(圖中未示)。隨後，藉由執行像是RIE(反應離子蝕刻)般的蝕刻，該SiN層130之在未形成有光阻圖案之區域內的部份是被移除。如上所述，該SiN層130之在矽基體110之週緣上的部份被移除，而一光罩層是由餘下的SiN層130a形成。該光阻圖案(圖中未示)隨後是以有機溶劑來移除。
接著，如在第4A圖中所示，該矽基體110之形成有作為光罩層之SiN層130a的表面是曝露於氧電漿(oxygen plasma)。據此，一未形成有SiN層130a且露出AlN層120的周圍區域120a是轉變成AlON或AlO。如上所述，藉由將該表面曝露於氧電漿，氧是被植入至該AlN層120的周圍區域120a內，而該AlN層120之在周圍區域120a的成份是轉變成AlON。因此，在該AlN層120中，與是為該AlN層120之該周圍區域120a以外之區域的內部區域120b比較起來，更多的氧被包括在該周圍區域120a中。
在本實施例中，一電漿CVD(化學蒸氣沉積)裝置是用來把該矽基體110之露出該AlN層120的表面曝露於氧電漿。該AlN層120之在周圍區域120a內的成份是轉變成AlON。如上所述，當該AlN層120之在周圍區域120a內的成份是轉變成AlON時，該周圍區域120a的結晶狀態變成非晶狀態。該AlN 層120之由作為光罩層之SiN層130a所覆蓋的區域未直接曝露於氧電漿，而因此AlN層120的這區域未轉變成AlON或AlO。再者，把氧植入至在矽基體110之週緣之AlN層120的方法可以是另一方法，像是離子植入氧至AlN層120的周圍區域120a內般。
接著，如在第4B圖中所示，在移去作為光罩層的SiN層130a之後，該基體被加熱。確切地，該SiN層130a是藉氫氟酸來移除，而該基體是置於一MOCVD裝置的腔室內部，且在該腔室內部的溫度是增加到大約1000℃來加熱該基體。藉由如上所述加熱該基體，該AlN層120之由作為光罩層之SiN層130a所覆蓋的內部區域120b是被重新排列(rearranged)和個別-結晶化(single-crystallized)。然而，在該周圍區域120a中，氧是被植入而成份是轉變成AlON，而因此該周圍區域120a在沒有個別-結晶化之下仍是處於非晶狀態。據此，一半導體結晶基板被產生，在其中，該AlN層120是形成在本實施例的半導體結晶基板上，即，該矽基體110，該AlN層120的周圍區域120a是處於非晶狀態，而該內部區域120b是結晶化。在本實施例中，該AlN層120的內部區域120b是重新排列和個別-結晶化，而因此加熱被執行大約數分鐘到數小時。
接著，如在第4C圖中所示，一是為一緩衝層的AlGaN層140、一是為一電子轉移層的GaN層150、和一是為一電子供應層的AlGaN層是藉MOCVD來形成與層疊在該AlN層120上。在本實施例中，有該AlGaN層140、該GaN層150、 與該AlGaN層160在它裡面層疊的一薄膜可以被描述為一半導體層170。據此，該半導體層170是外延地生長在該AlN層120的個別-結晶化內部區域120b上，而因此一結晶半導體層170b是形成。同時，該半導體層170是在沒有外延地生長之下沉積在該處於非晶狀態的周圍區域120a上，而因此一處於非晶狀態的半導體層170a是形成。
在該處於非晶狀態的半導體層170a上，重新排列未被產生，而因此裂痕被防止形成在該位於矽基體110之外週緣上的半導體層170上。再者，處於非晶狀態的半導體層170a也形成在該周圍區域120a上，而因此該結晶半導體層170b未不正常地生長在該內部區域120b上於該周圍區域120a附近。在本實施例中，是為一電子轉移層的該GaN層150是由具有大約1 μm至3 μm之厚度的i-GaN形成。是為一電子供應層的該AlGaN層160是由大約20 nm的n-Al20Ga80N形成，而且是摻雜有5x1018cm-3之作為雜質元件的Si。該緩衝層、該電子轉移層、與該電子供應層可以由不同的化合物半導體(compound semiconductive)材料製成，像是不同的氮化物半導體材料般。再者，該電子供應層可以由一取代AlGaN層160的InAlN層形成。
接著，如在第5圖中所示，一閘極電極181、一源極電極182、和一汲極電極183是形成在該AlGaN層160上，而該矽基體110是以一切割裝置分割。在本實施例的半導體裝置中，2DEG 150a是形成在該GaN層150中於該在GaN層150與AlGaN層160之間的介面附近。據此，是有可能製造是為本 實施例之半導體裝置之HEMT的半導體晶片。
在本實施例中，裂痕未形成在該於矽基體110之週緣上的半導體層170中，而因此在製造半導體裝置方面的良率是提升，而該半導體裝置是低成本地製成。
第二實施例
接著，一第二實施例的描述被提供。本實施例的半導體裝置是為一藉由形成一閘極凹坑和一絕緣薄膜來變成常關型的HEMT。
第6圖描繪是為本實施例之半導體裝置之HEMT的結構。在本實施例的半導體裝置中，一閘極凹坑261是形成在該AlGaN層160中，而一絕緣薄膜280是形成在該形成有閘極凹坑261的AlGaN層160上。該源極電極182與該汲極電極183是形成與該AlGaN層160接觸。
本實施例的半導體裝置是藉由形成該閘極凹坑261於該在第一實施例之第4C圖中所示的AlGaN層160中、形成該絕緣薄膜280、及形成該閘極電極181、該源極電極182、與該汲極電極183來製成。
該閘極凹坑261是藉著後面的方法來形成。首先，光阻是施加在該AlGaN層160的表面上，而曝光與顯影是由一曝光裝置執行，藉此形成一具有一在一要形成有閘極凹坑261之區域內之開孔的光阻圖案(圖中未示)。隨後，藉由執行像是RIE般的乾蝕刻，該AlGaN層160之未形成有光阻圖案的部份被移除。該光阻圖案(圖中未示)隨後是以有機溶劑移除。
形成該絕緣薄膜280的方法包含藉著CVD、ALD、與濺鍍來在該形成有閘極凹坑261的AlGaN層160上形成大約10 nm的氧化鋁薄膜。
在形成該閘極電極181的方法中，光阻是首先施加在該絕緣薄膜280上，而曝光和顯影是由曝光裝置執行，藉此形成一具有一位在要形成有閘極電極181之區域內之開孔的光阻圖案(圖中未示)。隨後，一金屬薄膜是藉著真空蒸氣沉積來形成在整個表面上，而剝離(lift-off)是藉由把這浸泡在一有機溶劑中來執行。
在形成該源極電極182與該汲極電極183的方法中，光阻是施加在該絕緣薄膜280上，而曝光與顯影是由一曝光裝置執行，藉此形成一具有位在要形成有源極電極182與汲極電極183之區域內之開孔的光阻圖案(圖中未示)。隨後，在光阻圖案之開孔之區域內的絕緣薄膜280是藉著蝕刻來被移除，一金屬薄膜是藉真空蒸氣沉積來形成在整個表面上，而剝離是藉由把這浸泡在一有機溶劑中來被執行。
據此，本實施例的半導體裝置被製成。除了以上之外的內容是與該第一實施例相同。
第三實施例
接著，一第三實施例的描述是被提供。本實施例是有關於一半導體裝置、一電源裝置、及一高頻放大器。
本實施例的半導體裝置是藉由分離地封裝該半導體裝置來形成。該分離地封裝的半導體裝置是配合第7圖來作說明。第7圖示意地描繪該分離地封裝之半導體裝置的內部， 在其中，該等電極的佈置是與第一和第二實施例的那些不同。
首先，依據第一和第二實施例製成的半導體裝置是藉切割裝置來切割，而一是為由GaN系統材料製成之HEMT的半導體晶片410是形成。該半導體晶片410是藉像是焊錫般的固晶劑430來固定在一導線架420上。該半導體晶片410相當於在第5圖中所示之第一實施例的半導體裝置，或者相當於在第6圖中所示之第二實施例的半導體裝置。
接著，該閘極電極181是藉導線431來連接到一閘極引腳421，該源極電極182是藉導線432來連接到一源極引腳422，而該汲極電極183是藉導線433來連接到一汲極引腳423。該等導線431,432，和433是由像是Al般的金屬材料形成。再者，在本實施例，該閘極電極181是為一閘極電極墊、該源極電極182是為一源極電極墊、而該汲極電極183是為一汲極電極墊。
接著，樹脂密封是藉轉移鑄模方法(transfer mold method)以壓模樹脂(mold resin)440執行。如上所述，一是為一由GaN系統材料製成之HEMT之分離封裝的半導體晶片是被製成。
接著，本實施例之電源裝置和高頻放大器的說明是被提供。本實施例的電源裝置和高頻放大器使用第一實施例之半導體裝置與第二實施例之半導體裝置中之任一者。
首先，請參閱第8圖所示，本實施例之電源裝置的說明是被提供。本實施例的電源裝置460包括一高壓一次側電路 (high voltage primary side circuit)461、一低壓二次側電路(low voltage secondary side circuit)462、及一置於該高壓一次側電路461與該低壓二次側電路462之間的變壓器463。該高壓一次側電路461包括一AC(交流)源464、一所謂的橋式整流電路465、數個切換元件(在第8圖的範例中為四個)466、及一切換元件467。該低壓二次側電路462包括數個切換元件468(在第11圖的範例中為三個)。在第8圖的範例中，該第一和第二實施例的半導體裝置被使用作為高壓一次側電路461的該等切換元件466和該切換元件467。該一次側電路461的切換元件466和467最好是常關半導體裝置。再者，在該低壓二次側電路462中使用的切換元件468是由矽製成之典型的MISFET(金屬絕緣半導體場效電晶體)。
接著，請參閱第9圖所示，本實施例之高頻放大器的說明是被提供。本實施例的高頻放大器470可以應用到行動電話之基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、混合器472、功率放大器473、和一定向耦合器474。該數位預失真電路471補償輸入訊號的非線性應力。該等混合器472把該等輸入訊號，它們的非線性應力已被補償，與AC訊號混合。該功率放大器473把已與AC訊號混合的該等輸入訊號放大。在第9圖的範例中，該功率放大器473包括第一和第二實施例的半導體裝置。該定向耦合器474監視輸入訊號和輸出訊號。在第9圖的電路中，例如，該開關可以被切換以致於輸出訊號是藉該等混合器472來與AC訊號混合並且是被發送到該數位預失真電路471。
根據該等實施例之一特徵，一種半導體結晶基板和一種半導體結晶基板的製造方法是被提供，在其中，裂痕被防止沿著該基板的外週緣形成，而一半導體裝置是在高良率與低成本下製成。
該半導體結晶基板、該半導體結晶基板的製造方法、該半導體裝置的製造方法、該電源裝置以及該放大器不受限為於此中所述的特定實施例，且變化與修改在沒有離開本發明的範圍之下是能夠完成。
110‧‧‧矽基體
111‧‧‧表面
120‧‧‧AlN層
120a‧‧‧周圍區域
120b‧‧‧內部區域
130‧‧‧SiN層
130a‧‧‧SiN層
140‧‧‧AlGaN層
150‧‧‧GaN層
150a‧‧‧2DEG
160‧‧‧AlGaN層
170‧‧‧半導體層
170a‧‧‧半導體層
170b‧‧‧結晶半導體層
181‧‧‧閘極電極
182‧‧‧源極電極
183‧‧‧汲極電極
261‧‧‧閘極凹坑
280‧‧‧絕緣薄膜
410‧‧‧半導體晶片
420‧‧‧導線架
421‧‧‧閘極引腳
422‧‧‧源極引腳
423‧‧‧汲極引腳
430‧‧‧固晶劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
440‧‧‧壓模樹脂
460‧‧‧電源裝置
461‧‧‧高壓一次側電路
462‧‧‧低壓二次側電路
464‧‧‧AC源
465‧‧‧橋式整流電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
910‧‧‧裂痕
920‧‧‧基體
930‧‧‧保護層
940‧‧‧緩衝層
941‧‧‧半導體層
第1圖描繪形成在一外延地長成在一基體上之半導體薄膜中的裂痕；第2圖描繪一層疊於一基體上的半導體層，一保護薄膜是形成在該基體的週緣上；第3A至3C圖描繪第一實施例之一種製造半導體結晶基板與半導體裝置之方法的製程(第一部份)；第4A和4C圖描繪該第一實施例之一種製造半導體結晶基板與半導體裝置之方法的製程(第二部份)；第5圖描繪該第一實施例的半導體裝置；第6圖描繪一第二實施例的半導體裝置；第7圖描繪一第三實施例的分離封裝半導體裝置；第8圖是為該第三實施例之電源裝置的電路圖；及第9圖描繪該第三實施例之高頻放大器的結構。
110‧‧‧矽基體
120‧‧‧AlN層
120a‧‧‧周圍區域
120b‧‧‧內部區域
130a‧‧‧SiN層
140‧‧‧AlGaN層
150‧‧‧GaN層
160‧‧‧AlGaN層
170‧‧‧半導體層
170a‧‧‧半導體層
170b‧‧‧結晶半導體層

Claims (23)

  1. 一種半導體結晶基板，包含：一基體；及一藉由施加氮化物於該基體之一表面上來形成的保護層，其中在該基體之外週緣部份處之週緣區域內的該保護層是處於一非晶狀態，且該保護層係於該保護層之內部區域內結晶，而該保護層之內部區域係指該保護層的週緣區域內部。
  2. 如申請專利範圍第1項所述之半導體結晶基板，其中該保護層是由一包括AlN的材料形成。
  3. 如申請專利範圍第1或2項所述之半導體結晶基板，其中該保護層的週緣區域比該保護層的內部區域包括更多的氧。
  4. 如申請專利範圍第1或2項所述之半導體結晶基板，其中該基體包括矽、藍寶石、碳化矽、與氮化鎵中之任一者。
  5. 如申請專利範圍第1或2項所述之半導體結晶基板，其中該基體是為一矽基體，且該基體的表面是為一(111)表面。
  6. 一種製造半導體結晶基板的方法，該方法包含：在一基體之一表面上以一包括氮化物的材料形成一保護層；植入氧於該保護層之在該基體之外週緣部份處的週 緣區域中；及在植入氧於該週緣區域中之後，在一溫度下加熱該基體，以使在該保護層之不包括該週緣區域之內部區域內的該保護層結晶。
  7. 如申請專利範圍第6項所述之方法，其中在該週緣區域中之氧的植入包括形成一光罩層於該內部區域內之保護層上，在一個形成有該光罩層的表面上，照射氧電漿或離子植入氧，以使該氧植入於該保護層的週緣區域中，並移除該光罩層。
  8. 如申請專利範圍第6或7項所述之方法，其中該保護層是由一包括AlN的材料形成。
  9. 如申請專利範圍第6或7項所述之方法，其中該基體包括矽、藍寶石、碳化矽、與氮化鎵中之任一者。
  10. 如申請專利範圍第6或7項所述之方法，其中該光罩層是由一包括SiN的材料形成。
  11. 一種製造半導體裝置的方法，該方法包含：於一基體之一表面上以一包括氮化物的材料形成一保護層；植入氧於該保護層之在該基體之外週緣部份處的週緣區域中；在植入氧於該週緣區域中之後，在一溫度下加熱該基體，以使在該保護層之不包括該週緣區域之內部區域 內的該保護層結晶；及在該基體的加熱後，藉由外延生長形成一緩衝層、一電子轉移層及一電子供應層。
  12. 如申請專利範圍第11項所述之方法，其中在該週緣區域中之氧的植入包括於該內部區域內的保護層上形成一光罩層，在一個形成有該光罩層的表面上，照射氧電漿或離子植入氧，以使該氧植入於該保護層的週緣區域中，及移除該光罩層。
  13. 如申請專利範圍第11或12項所述之方法，其中該保護層是由一包括AlN的材料形成。
  14. 如申請專利範圍第11或12項所述之方法，更包含：在緩衝層、電子轉移層及電子供應層藉由外延生長而形成後，於該電子供應層上形成一閘極電極、一源極電極及一汲極電極。
  15. 如申請專利範圍第11或12項所述之方法，其中該光罩層是由一包括SiN的材料形成。
  16. 如申請專利範圍第11或12項所述之方法，其中該緩衝層、該電子轉移層及該電子供應層是藉MOCVD來形成。
  17. 如申請專利範圍第11或12項所述之方法，其中該緩衝層是由一包括AlGaN的材料形成。
  18. 如申請專利範圍第11或12項所述之方法，其中該電子轉移層是由一包括GaN的材料形成。
  19. 如申請專利範圍第11或12項所述之方法，其中該電子供應層是由一包括AlGaN的材料形成。
  20. 如申請專利範圍第11或12項所述之方法，其中該電子供應層是由一包括InAlN的材料形成。
  21. 如申請專利範圍第11或12項所述之方法，其中該半導體裝置是為一HEMT，該電子供應層是由一包括AlGaN的材料形成，且該電子轉移層是由一包括GaN的材料形成。
  22. 一種電源裝置，包含：由申請專利範圍第11或12項所述之方法製成的半導體裝置。
  23. 一種放大器，包含：由申請專利範圍第11或12項所述之方法製成的半導體裝置。
TW101126997A 2011-09-16 2012-07-26 半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方法、電源裝置及放大器 TWI482206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011203793A JP5966289B2 (ja) 2011-09-16 2011-09-16 半導体基板の製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201314744A true TW201314744A (zh) 2013-04-01
TWI482206B TWI482206B (zh) 2015-04-21

Family

ID=47879807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126997A TWI482206B (zh) 2011-09-16 2012-07-26 半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方法、電源裝置及放大器

Country Status (5)

Country Link
US (1) US9379230B2 (zh)
JP (1) JP5966289B2 (zh)
KR (1) KR101473525B1 (zh)
CN (1) CN103000684B (zh)
TW (1) TWI482206B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014002026T5 (de) 2013-04-17 2016-01-14 Panasonic Intellectual Property Management Co., Ltd. Verbundhalbleitervorrichtung, Verfahren zu ihrer Herstellung und Halbleitervorrichtung vom mit Harz versiegelten Typ
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102018110240A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellung
CN117423613A (zh) * 2023-12-19 2024-01-19 荣芯半导体(淮安)有限公司 外延晶圆及其制造方法、半导体器件的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3884778B2 (ja) 1994-06-24 2007-02-21 ダイキン工業株式会社 横形スクロール圧縮機
KR100274408B1 (ko) * 1995-04-17 2000-12-15 야스카와 히데아키 반도체 장치 및 그 제조방법
JP4108817B2 (ja) * 1998-03-20 2008-06-25 富士通株式会社 マイクロ波・ミリ波回路装置とその製造方法
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
JP4751498B2 (ja) * 2000-03-30 2011-08-17 富士通株式会社 半導体三端子装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US6867114B2 (en) * 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
CN1725445A (zh) * 2004-07-23 2006-01-25 深圳大学 硅衬底上ⅲ族氮化物半导体外延生长技术
US7557430B2 (en) * 2006-05-25 2009-07-07 Skyworks Solutions, Inc. Semiconductor seal ring
JP2009256154A (ja) 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
KR20090115826A (ko) * 2008-05-04 2009-11-09 송준오 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
WO2010089632A1 (en) * 2009-02-03 2010-08-12 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
JPWO2011161975A1 (ja) * 2010-06-25 2013-08-19 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法

Also Published As

Publication number Publication date
CN103000684B (zh) 2016-03-23
JP5966289B2 (ja) 2016-08-10
US9379230B2 (en) 2016-06-28
KR20130030194A (ko) 2013-03-26
KR101473525B1 (ko) 2014-12-16
JP2013065720A (ja) 2013-04-11
CN103000684A (zh) 2013-03-27
TWI482206B (zh) 2015-04-21
US20130069072A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR101394206B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI549296B (zh) 半導體裝置及其製造方法
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
TWI487036B (zh) 化合物半導體裝置及其製造方法
TWI451500B (zh) 半導體裝置及半導體裝置的製造方法
TWI518900B (zh) 半導體裝置及半導體裝置的製造方法
US20130032818A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010232377A (ja) 半導体素子
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
TWI545220B (zh) 半導體結晶基板的製造方法、半導體裝置的製造方法、半導體結晶基板及半導體裝置
TWI482206B (zh) 半導體結晶基板、半導體結晶基板之製造方法、半導體裝置之製造方法、電源裝置及放大器
JP6930229B2 (ja) 半導体装置の製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2018041786A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP5742134B2 (ja) 半導体装置の製造方法
US10032899B2 (en) Semiconductor device and method therefor including multiple cap layers with amorphous layer
JP6360239B2 (ja) 半導体装置の製造方法および半導体装置
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器