TW201244102A - Lateral DMOS with capacitively depleted drift region - Google Patents

Lateral DMOS with capacitively depleted drift region Download PDF

Info

Publication number
TW201244102A
TW201244102A TW101108861A TW101108861A TW201244102A TW 201244102 A TW201244102 A TW 201244102A TW 101108861 A TW101108861 A TW 101108861A TW 101108861 A TW101108861 A TW 101108861A TW 201244102 A TW201244102 A TW 201244102A
Authority
TW
Taiwan
Prior art keywords
region
drift region
ldmos
ldmos device
doped polysilicon
Prior art date
Application number
TW101108861A
Other languages
English (en)
Other versions
TWI476922B (zh
Inventor
Lei Zhang
Yang Xiang
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201244102A publication Critical patent/TW201244102A/zh
Application granted granted Critical
Publication of TWI476922B publication Critical patent/TWI476922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201244102 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種半導體裝置，更具體地，涉及一種橫 向雙擴gj(金屬氧化物半導體（lateral double-diffused metal oxide semiconductor, LDMOS)裝置 〇 【先前技術】 隨著半導體技術的發展，高壓橫向雙擴散金屬氧化物 半導體 (lateral double-diffused metal oxide semiconductor, LDMOS )裝置得到了曰益廣泛的應用。 圖1示出了 一種現有LDMOS的橫斷面圖。如圖1所 示，該LDMOS包括P型基底或者p型外延層π。p型基 底或者外延層11內包括高壓N阱12和P型體區13。高 壓N阱12內包括N型汲極14。P型體區13內包括N型 源極15。在源極15和汲極14之間，且在高壓N阱12和 P型體區13之上’具有與源極15以及高壓N阱12鄰接 的閘介質層16a和位於閘介質層16a上方的閘極16b。較 佳地’在高壓N阱12之上，汲極14和源極1 5之間，具 有分別與汲極14和閘介質層16a鄰接的場氧化物層17。 場氧化物層1 7用於減小電晶體的寄生電容並提高閘極和 汲極1 4之間的擊穿電壓。
在圖1所示LDMOS中，高壓N阱12作爲漂移區， 將改變LDMOS中電場的分佈，提高LDMOS的擊穿電壓 BV。其中，漂移區的長度L和摻雜濃度C是影響LDMOS 201244102 擊穿電壓BV的兩個重要因素》漂移區的長度L越長，濃 度C越小，則擊穿電壓BV越高。另外，漂移區的長度L 和濃度C還影響LDMOS的另一關鍵參數——汲源導通電 阻Rds ( on )。漂移區的長度L越長，濃度C越小，則汲 源導通電阻Rds(on)越大。然而，對於LDMOS裝置， 應當盡可能減小導通電阻Rds ( on )。這是因爲汲源之間 的導通電阻越小，輸出電流則越大，從而可以具有更強的 驅動能力。因此，在提高擊穿電壓BV的同時，獲得較小 的導通電阻Rds (on)成爲了本領域技術人員始終追求的 目標。 【發明內容】 本發明的目的是提供一種提高擊穿電壓和減小導通電 阻的LDMOS裝置。 根據本發明的一方面，提供一種LDMOS裝置，包括 第一導電類型的半導體基底；在半導體基底中形成的相互 鄰接的第一導電類型的體區和第二導電類型的漂移區：在 體區中形成的第二導電類型的源極；在漂移區中形成的第 二導電類型的汲極；位於源極和汲極之間並且與源極鄰接 的閘介質層；以及位於閘介質層上方的閘極，其中，所述 第一導電類型與所述第二導電類型相反，其中，所述 LDMOS裝置還包括電容區域，所述電容區域位於所述源 極和汲極之間的漂移區中，包括摻雜多晶矽區域以及將多 晶矽區域與漂移區隔開的氧化物層。 -6- 201244102 在LDMOS裝置工作時，電容區域在漂移區中形成了 額外的耗盡層。因此，和現有技術中的LDMOS相比，根 據本發明實施例的新型LDMOS的漂移區更易在較低的汲 極電壓下被完全耗盡。本發明的LDMOS允許顯著提高漂 移區的摻雜濃度，在保持高擊穿電壓的同時減小了導通電 阻。 【實施方式】 以下將參照附圖更詳細地描述本發明。在各個附圖中 ，相同的元件採用類似的附圖標記來表示。爲了清楚起見 ，附圖中的各個部分沒有按比例繪製。 下面詳細說明本發明實施例的新型LDMOS裝置。在 接下來的說明中，一些具體的細節，例如實施例中的具體 摻雜類型，都用於對本發明的實施例提供更好的理解。本 技術領域的技術人員可以理解，即使在缺少一些細節或者 其他方法、材料等結合的情況下，本發明的實施例也可以 被實現。 圖2示出依據本發明第一實施例的新型LDMOS的橫 斷面圖。如圖2所示，根據本發明實施例的新型LDMOS 裝置在現有LDMOS裝置（見圖1)中引入電容區域18。 該電容區域18位於漂移區12的頂部，包括厚氧化物層 181和位於厚氧化物層181上方的摻雜多晶矽區域182, 該厚氧化物層1 8 1將摻雜多晶矽區域1 8 2與漂移區1 2之 間隔開。此處，摻雜多晶矽區域1 8 2、漂移區1 2和厚氧化 201244102 物層181構成電容器，摻雜多晶矽區域182和漂移區12 是該電容器的極板，而厚氧化物層181是該電容器的電介 質。 在工作中，通過在摻雜多晶矽區域182頂部形成的電 接觸（未示出），將摻雜多晶矽區域182偏置於預定電位 (例如接地），或者將摻雜多晶矽區域1 82浮置。由於摻 雜多晶矽區域182與漂移區12之間的電容耦合，將改變 漂移區12內的電場分佈。因此，和現有技術中的LDMOS 相比，根據本發明實施例的新型LDMOS的漂移區更易在 較低的汲極電壓下被完全耗盡。 具體來說，對於相同的漂移區長度L，在相同的汲源 電壓下，根據本發明實施例的新型LDMOS能夠顯著提高 漂移區的摻雜濃度C而不會導致LDMOS被擊穿。由於 LDMOS的導通電阻Rds(on)和漂移區的摻雜濃度C有 關，濃度C越高，導通電阻Rds ( on)越小，因而，根據 本發明實施例的新型LDMOS的導通電阻Rds( on)顯著 減小了。 另一方面，對於同樣摻雜濃度C的LDMOS，根據本 發明實施例的LDMOS的漂移區的長度L能夠做得更長， 因而可以獲得更高的擊穿電壓BV。 可見，根據本發明實施例的新型LDMOS使得其擊穿 電壓和導通電阻特性得到了提高，解決了現有技術中需要 犧牲擊穿電壓和導通電阻之一以提高另一參數特性的問題 -8- 201244102 圖3 ( a )〜3 ( e )示出了根據本發明第一實施例的製 作圖2所示新型LDMOS的流程圖。 步驟一：如圖3 ( a )所示，在P型基底/P型外延層 11內通過離子注入和熱推進形成深的輕摻雜N型漂移區 12° 步驟二：如圖3(b)所示，在漂移區12上通過生長 或者澱積形成場氧化物層17，並通過矽刻蝕在漂移區12 內形成電容區域1 8。 步驟三：如圖3(c)所示，在電容區域18通過生長 或者澱積形成厚氧化物層1 8 1。 步驟四：如圖3(d)所示，在厚氧化物層181上通過 多晶矽澱積和刻蝕形成多晶矽層182;同時，在漂移區12 、場氧化物層17以及P型基底/P型外延層11之上形成 LDMOS的與源極15以及高壓N阱12鄰接的閘介質層 16a和位於閘介質層16a上方的鬧極16b。 步驟五：如圖3(e)所示，通過離子注入和熱推進形 成LDMOS的P型體區13，汲區14，源區15以及導電溝 道。 圖3(a)〜3(e)示出了根據本發明第一實施例的製 作圖2所示新型LDMOS的流程圖。然而，本領域技術人 員應當理解，圖2所示新型LDMOS裝置並不限於圖3所 示製程或者流程，也可通過其他製程或流程實現。 圖4示出依據本發明第二實施例的新型LDMOS的橫 斷面圖。爲了簡明，對於圖4所示的依據本發明第二實施 -9- 201244102 例的新型LDMOS與圖2所示的依據本發明第一實施例的 新型LDM0S的相同之處不進行詳細描述。第二實施例的 新型LDMOS與第一實施例的新型LDM0S區別之處在於 電容區域18位於場氧化物層17的下方，並掩埋在漂移區 12中。電容區域18包括厚氧化物層181和由厚氧化物層 181包圍的摻雜多晶矽區域182，該厚氧化物層181將摻 雜多晶矽區域182與漂移區12之間隔開。此處，摻雜多 晶矽區域182、漂移區12和厚氧化物層181構成電容器， 摻雜多晶矽區域182和漂移區12是該電容器的極板，而 厚氧化物層181是該電容器的電介質。在某些實施例中， LDMOS可以不包括場氧化物層17，電容區域位於漂移區 1 2中。 在工作中，通過導電通道（Was )提供與摻雜多晶矽 區域182之間的電接觸（未示出），將摻雜多晶矽區域 1 82偏置於預定電位（例如接地），或者將摻雜多晶矽區 域182浮置。由於摻雜多晶矽區域182與漂移區12之間 的電容耦合，在漂移區12與摻雜多晶矽區域182之間形 成了額外的耗盡層。該額外的耗盡層向下延伸到漂移區12 與P型基底/P型外延層11之間形成的PN接面，並且向 上延伸到漂移區12的頂部。因此，和現有技術中的 LDMOS相比，根據本發明實施例的新型LDMOS的漂移區 更易在較低的汲極電壓下被完全耗盡。 可以優化漂移區12的長度L及其厚度，使得在工作 中上述額外的耗盡層可以分佈在漂移區12的整個厚度上 -10- 201244102 ，以達到完全耗盡漂移區的作用。掩埋的電容區域18在 工作中可以提供向上延伸和向下延伸的耗盡區，允許進一 步提高漂移區的摻雜濃度C而不會導致LDMOS被擊穿， 從而進一步減小汲源導通電阻Rds ( on )。 圖5示出依據本發明第三實施例的新型LDMOS的橫 斷面圖。爲了簡明，對於圖5所示的依據本發明第三實施 例的新型LDMOS與圖4所示的依據本發明第二實施例的 新型LDMOS的相同之處不進行詳細描述。第三實施例的 新型LDMOS與第二實施例的新型LDMOS區別之處在於 該LDMOS包括位於場氧化物層17的下方並掩埋在漂移區 12中的多個電容區域18。每一個電容區域18包括厚氧化 物層181和由厚氧化物層181包圍的摻雜多晶矽區域182 ，該厚氧化物層181將摻雜多晶矽區域182與漂移區12 之間隔開。此處，摻雜多晶矽區域1 82、漂移區1 2和厚氧 化物層181構成電容器，摻雜多晶矽區域182和漂移區12 是該電容器的極板，而厚氧化物層181是該電容器的電介 質。
在工作中，通過導電通道（vias)提供與摻雜多晶矽 區域1 82之間的電接觸（未示出），將摻雜多晶矽區域 1 82偏置於預定電位（例如接地），或者將摻雜多晶矽區 域182浮置。由於摻雜多晶矽區域182與漂移區12之間 的電容耦合，上述多個電容區域18在漂移區12與摻雜多 晶矽區域1 82之間形成了多個額外的耗盡層。該多個額外 的耗盡層相互疊加，向下延伸到漂移區1 2與P型基底/P -11 - 201244102 型外延層11之間形成的PN接面，並且向上延伸到漂移區 12的頂部。因此，和現有技術中的LDMOS相比，根據本 發明實施例的新型LDMOS的漂移區更易在較低的汲極電 壓下被完全耗盡。 可以優化漂移區12的長度L及其厚度，使得在工作 中上述額外的耗盡層可以分佈在漂移區12的整個厚度上 ，以達到完全耗盡漂移區的作用。多個掩埋的電容區域18 在工作中可以提供向上延伸和向下延伸並且相互疊加的多 個耗盡區，允許進一步提高漂移區的摻雜濃度C而不會導 致LDMOS被擊穿，從而進一步減小汲源導通電阻Rds.( on)。 上述本發明的說明書和實施方式僅僅以示例性的方式 對本發明實施例的LDMOS裝置及其製作方法進行了說明 ，並不用於限定本發明的範圍。對於公開的實施例進行變 化和修改都是可能的，其他可行的選擇性實施例和對實施 例中元件的等同變化可以被本技術領域的普通技術人員所 瞭解。本發明所公開的實施例的其他變化和修改並不超出 本發明的精神和保護範圍。 【圖式簡單說明】 圖1示出了 一種現有LDMOS的橫斷面圖。 圖2示出了根據本發明第一實施例的新穎LDMOS的 橫斷面圖。 圖3(a)〜3(e)示出了根據本發明第一實施例的製 -12- 201244102 作圖2所示LDMOS的製程流程圖。 圖4示出了根據本發明第二實施例的新型LDMOS的 橫斷面圖。 圖5示出了根據本發明第三實施例的新型LDMOS的 橫斷面圖》 【主要元件符號說明】 1 1 : P型基底/P型外延層 12 :高壓N阱 13 : P型體區 1 4 :汲區 1 5 ·源區 16a :閘介質層 16b :閘極 1 7 :場氧化物層 18 :電容區域 1 8 1 :厚氧化物層 1 8 2 :摻雜多晶矽區域 -13-

Claims (1)

  1. 201244102 七、申請專利範圍： 1. —種LDMOS裝置，包括第一導電類型的半導體基 底；在半導體基底中形成的相互鄰接的第一導電類型的體 區和第二導電類型的漂移區；在體區中形成的第二導電類 型的源極；在漂移區中形成的第二導電類型的汲極；位於 源極和汲極之間並且與源極和漂移區鄰接的閘介質層；以 及位於閘介質層上方的閘極，其中，該第一導電類型與該 第二導電類型相反， 其特徵在於，該LDMOS裝置還包括.電容區域，該電 容區域位於該源極和汲極之間的漂移區中，包括摻雜多晶 矽區域以及將多晶矽區域與漂移區隔開的氧化物層。 2. 如申請專利範圍第1項所述的LDMOS裝置，其中 ，該電容區域位於漂移區的頂部。 3. 如申請專利範圍第1項所述的LDMOS裝置，其中 ，該電容區域掩埋在漂移區內部。 4. 如申請專利範圍第3項所述的LDMOS裝置，其中 ，該電容區域包括兩個或更多個沿著漂移區的厚度方向設 置的電容區域。 5. 如申請專利範圍第1至4項中任一項所述的LDMOS 裝置，其中，在LDMOS裝置工作時，該摻雜多晶矽區域 偏置於預定電位。 6. 如申請專利範圍第5項所述的LDMOS裝置，其中 ，在LDMOS裝置工作時，該摻雜多晶矽區域接地。 7. 如申請專利範圍第1至4項中任一項所述的LDMOS -14- 201244102 裝置，其中，在LD MO S裝置工作時’該摻雜多晶矽區域 浮置。 8.如申請專利範圍第1項所述的LDMOS裝置，其中 ，該LDMOS裝置還包括場氧化物層，該場氧化物層位於 該源極和汲極之間，並且分別與汲極和閘介質層鄰接。 -15-
TW101108861A 2011-03-22 2012-03-15 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置 TWI476922B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110077379.2A CN102169903B (zh) 2011-03-22 2011-03-22 Ldmos器件

Publications (2)

Publication Number Publication Date
TW201244102A true TW201244102A (en) 2012-11-01
TWI476922B TWI476922B (zh) 2015-03-11

Family

ID=44490985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108861A TWI476922B (zh) 2011-03-22 2012-03-15 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置

Country Status (3)

Country Link
US (1) US20120241862A1 (zh)
CN (1) CN102169903B (zh)
TW (1) TWI476922B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983162A (zh) * 2011-09-05 2013-03-20 旺宏电子股份有限公司 半导体装置及其制造方法
CN103066109B (zh) * 2011-10-18 2015-09-30 旺宏电子股份有限公司 半导体结构及其形成方法
CN103187443B (zh) * 2011-12-30 2016-06-01 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
CN103296082B (zh) * 2012-02-27 2015-12-09 无锡华润上华半导体有限公司 金属氧化层半导体场效应晶体管
US8772867B2 (en) 2012-12-03 2014-07-08 Monolithic Power Systems, Inc. High voltage high side DMOS and the method for forming thereof
US9159795B2 (en) 2013-06-28 2015-10-13 Monolithic Power Systems, Inc. High side DMOS and the method for forming thereof
TWI511296B (zh) * 2013-10-31 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
CN104659031B (zh) * 2013-11-20 2018-02-06 上海华虹宏力半导体制造有限公司 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN104701366A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN103904123A (zh) * 2014-04-10 2014-07-02 无锡友达电子有限公司 一种有效减小导通电阻的薄栅氧n型ldmos结构
CN106158933B (zh) * 2015-04-09 2018-12-04 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率器件及其制备方法
US9853099B1 (en) * 2016-09-22 2017-12-26 Richtek Technology Corporation Double diffused metal oxide semiconductor device and manufacturing method thereof
CN107564965B (zh) * 2017-08-22 2020-03-31 电子科技大学 一种横向双扩散mos器件
CN107546274B (zh) * 2017-08-22 2020-01-17 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN110767548B (zh) * 2018-07-25 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110473910A (zh) * 2019-08-29 2019-11-19 电子科技大学 低栅电荷的横向双扩散场效应管
US11410998B2 (en) * 2020-02-20 2022-08-09 Globalfoundries U.S. Inc. LDMOS finFET structure with buried insulator layer and method for forming same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489203B2 (en) * 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
US6873011B1 (en) * 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
WO2006082568A2 (en) * 2005-02-07 2006-08-10 Nxp B.V. Method of manufacturing a lateral semiconductor device
CN100399581C (zh) * 2006-01-19 2008-07-02 电子科技大学 射频dmos功率器件
CN100438032C (zh) * 2006-02-22 2008-11-26 崇贸科技股份有限公司 具有辐射结构和隔离效果的高电压和低导通电阻晶体管
JP2008182106A (ja) * 2007-01-25 2008-08-07 Denso Corp 半導体装置
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101877315B (zh) * 2009-04-29 2011-09-28 上海华虹Nec电子有限公司 提高ldmos器件的崩溃电压的方法

Also Published As

Publication number Publication date
TWI476922B (zh) 2015-03-11
CN102169903A (zh) 2011-08-31
CN102169903B (zh) 2013-05-01
US20120241862A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
TWI476922B (zh) 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置
US9117841B2 (en) Mergeable semiconductor device with improved reliability
US8829608B2 (en) Semiconductor device
CN106057797B (zh) 混合型有源-场间隙延伸漏极mos晶体管
JP6299581B2 (ja) 半導体装置
JP5280056B2 (ja) Ｍｏｓ電界効果トランジスタ
JP2010505270A (ja) 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ
US9859414B2 (en) Semiconductor device
JP2011181805A (ja) 半導体装置
US8482066B2 (en) Semiconductor device
TW201947761A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP2009088199A (ja) 半導体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
US8723256B1 (en) Semiconductor device and fabricating method thereof
TWI447912B (zh) 半導體裝置及其製造方法
US9136158B2 (en) Lateral MOSFET with dielectric isolation trench
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
KR20160108835A (ko) 반도체 장치
US9653459B2 (en) MOSFET having source region formed in a double wells region
TW201601310A (zh) 半導體裝置
US9105721B2 (en) Semiconductor device and manufacturing method thereof
JP2014192361A (ja) 半導体装置およびその製造方法
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
TWI529943B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
US8530942B2 (en) Semiconductor device and method of fabricating the same